TWI766198B - 顯示面板及其製造方法 - Google Patents

顯示面板及其製造方法 Download PDF

Info

Publication number
TWI766198B
TWI766198B TW108138709A TW108138709A TWI766198B TW I766198 B TWI766198 B TW I766198B TW 108138709 A TW108138709 A TW 108138709A TW 108138709 A TW108138709 A TW 108138709A TW I766198 B TWI766198 B TW I766198B
Authority
TW
Taiwan
Prior art keywords
layer
light
patterned
shielding
doped region
Prior art date
Application number
TW108138709A
Other languages
English (en)
Other versions
TW202111978A (zh
Inventor
劉少偉
塗俊達
林富良
何子維
李曼曼
Original Assignee
大陸商友達光電（昆山）有限公司
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商友達光電（昆山）有限公司, 友達光電股份有限公司 filed Critical 大陸商友達光電（昆山）有限公司
Publication of TW202111978A publication Critical patent/TW202111978A/zh
Application granted granted Critical
Publication of TWI766198B publication Critical patent/TWI766198B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明提供一種顯示面板及其製造方法。該製造方法包括提供一基板；形成一第一圖案化遮光層；設置一緩衝層；形成一圖案化半導體層；設置一第一絕緣層；形成一第一圖案化金屬層；以所述第一圖案化金屬層為掩模而進行一第一離子濃度注入，形成一輕摻雜區與一溝道區於所述半導體層；設置一遮光材料層於所述第一圖案化金屬層上，且圖案化所述遮光材料層以形成一圖案化遮光材料層；以及以所述圖案化遮光材料層為掩模而進行一第二離子濃度注入，形成一重摻雜區於所述半導體層。

Description

顯示面板及其製造方法
本發明是有關於一種顯示面板及其製造方法，且特別是有關於一種具有低濃度摻雜區域薄膜電晶體的顯示面板及其製造方法。
隨著科技的發展，顯示裝置被廣泛應用在許多電子產品上，如手機、平板電腦、手錶等。為了提高顯示質量，大尺寸、高解析度、高亮度的低溫多晶矽薄膜電晶體顯示面板應運而生。
現有的低溫多晶矽薄膜電晶體顯示面板，一般在進行低濃度離子摻雜形成低濃度摻雜區域(LDD lightly doped drain)時，通常採用如下兩種方法：1、使用栅極金屬層作為掩模進行高濃度摻雜，再對栅極金屬層進行二次蝕刻，進一步縮減栅極金屬層的綫寬，以栅極金屬層作為掩模進行低濃度摻雜，形成低濃度摻雜區域；2、使用專用的光罩製作掩模層從而定義高濃度摻雜區域，去除掩模層後，使用栅極金屬層作為掩模進行低濃度摻雜，形成低濃度摻雜區域。上述的第一種方法會對所有的栅極金屬層造成影響，設計時需對所有的栅極金屬層走綫都要進行加粗以防止斷 綫，使得數據及移位寄存器扇出部分走綫的綫寬和綫距所占空間增大，越來越難以實現客戶未來更窄邊框的要求，嚴重影響產品競爭力，而且二次蝕刻使得對於有不同圖形密度的栅極金屬層有不同的蝕刻速率，因此需要針對不同部位進行分區補償，降低了出圖效率且增加了出錯概率；第二種方法需要額外增加一層光罩，成本較高。
因此，如何能在不增加專用光罩的基礎上，形成低濃度摻雜區域，且避免因使用二次蝕刻而帶來的弊端，增加產品競爭力。實為需要解决的問題之一。
為解决上述問題，本發明提供一種顯示面板及其製造方法，可以利用顯示面板製作流程中其他層別的光罩，定義薄膜電晶體中的低濃度摻雜區域，獲得更小綫寬和/或綫距的栅極金屬層，增加薄膜電晶體對側向光和正向光的光漏電保護，簡化出圖流程，提高效率，降低出錯概率。
本發明一實施例的顯示面板的製造方法，包括提供一基板；形成一第一遮光層於所述基板，且圖案化所述第一遮光層，以形成一第一圖案化遮光層；設置一緩衝層於所述基板，且所述緩衝層覆蓋所述第一圖案化遮光層；形成一半導體層於所述緩衝層，且圖案化所述半導體層，以形成一圖案化半導體層；設置一第一絕緣層於所述基板，且所述第一絕緣層覆蓋所述圖案化半導體層；設置一第一金屬層於所述第一絕緣層，且圖案化所述第一金屬層，以形成一第一 圖案化金屬層；以所述第一圖案化金屬層為掩模而進行一第一離子濃度注入，形成一輕摻雜區與一溝道區於所述半導體層；設置一遮光材料層於所述第一圖案化金屬層上，且圖案化所述遮光材料層以形成一圖案化遮光材料層；以及以所述圖案化遮光材料層為掩模而進行一第二離子濃度注入，形成一重摻雜區於所述半導體層。
本發明一實施例的一種顯示面板，具有多個薄膜電晶體，其中，所述薄膜電晶體包括一基板；一第一圖案化遮光層，設置於所述基板；一緩衝層，覆蓋所述第一圖案化遮光層；一半導體層，設置於所述緩衝層上方，使得所述緩衝層位於所述半導體層與所述第一圖案化遮光層之間，且所述半導體層具有一第一重摻雜區、一第一輕摻雜區、一第二重摻雜區、一第二輕摻雜區與一溝道區，所述溝道區位於所述第一輕摻雜區與所述第二輕摻雜區之間，且所述第一輕摻雜區分別鄰近於所述第一重摻雜區與所述溝道區，所述第二輕摻雜區分別鄰近於所述第二重摻雜區與所述溝道區；一第一絕緣層，設置於所述半導體層上方；一第一圖案化金屬層，設置於所述第一絕緣層上方，且所述第一圖案化金屬層與所述溝道區在所述基板的垂直投影面積彼此重叠；以及一第二圖案化遮光層，設置於所述第一圖案化金屬層上方，其中，所述第二圖案化遮光層於所述基板的投影面積的部分外輪廓與所述第一輕摻雜區鄰接於所述第一重摻雜區的交界處對齊；其中，所述第二圖案化遮光層於所述基板的投影面 積的另一部分外輪廓與所述第二輕摻雜區鄰接於所述第二重摻雜區的交界處對齊。
以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。
100‧‧‧顯示面板
101‧‧‧基板
102‧‧‧第一遮光層
103‧‧‧緩衝層
104‧‧‧半導體層
105‧‧‧第一絕緣層
106‧‧‧第一金屬層
107‧‧‧第二絕緣層
108‧‧‧遮光材料層
N+‧‧‧重摻雜區
N-‧‧‧輕摻雜區
CH‧‧‧溝道區
圖1A-圖1F是本發明一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。
圖2是本發明一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。
圖3是本發明另一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。
圖4是本發明另一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。
圖5A-圖5E是本發明又一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。
圖6是本發明又一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。
圖7A-圖7E是本發明再一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。
圖8A-圖8B是本發明再一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。
下面結合附圖對本發明的結構原理和工作原理作具體的描述。
本發明提供一種顯示面板的製造方法，特別是顯示面板中低溫多晶矽薄膜電晶體的製造方法，對於本領域技術人員而言，其他結構採用熟知的製造方法。
第一實施例
圖1A-圖1F是本發明一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。本實施例中的低溫多晶矽薄膜電晶體100的製造方法包括以下步驟。
如圖1A所示，首先提供一基板101，在基板101上形成一第一遮光層102，並對第一遮光層102進行圖案化，形成圖案化的第一遮光層102。其中，第一遮光層例如為遮光金屬層，可以為鈦、鉬、鉻、銥、鋁、銅、銀、金或上述的任意組合。
接下來，如圖1B所示，在基板101上形成一緩衝層103，緩衝層103覆蓋圖案化的第一遮光層102以及基板101。然後，在緩衝層103上形成一半導體層104，並圖案化半導體層104，形成一圖案化的半導體層104。其中，半導體層104可以採用非晶矽、多晶矽等半導體材料製成，本發明並不以此為限。
如圖1C所示，在半導體層104上形成一第一絕緣層105，第一絕緣層105覆蓋圖案化的半導體層104。再 在第一絕緣層105上形成一第一金屬層106，並且圖案化第一金屬層106，以形成一圖案化的第一金屬層106。
下一步，如圖1D所示，以圖案化的第一金屬層106作為掩模，對半導體層104進行低濃度離子注入，在半導體層104中形成一溝道區CH以及輕摻雜區N-。其中，輕摻雜區N-位於溝道區CH兩側，溝道區CH的位置與圖案化的第一金屬層106的位置相對應。
然後，如圖1E所示，形成一第二絕緣層107，第二絕緣層107覆蓋圖案化的第一金屬層106以及第一絕緣層105，再在第二絕緣層107上形成一遮光材料層108，並且對遮光材料層108進行圖案化，形成圖案化的遮光材料層108。其中，在本實施例中，遮光材料層108採用與第一遮光層102相同的膜層製成，並採用相同的光罩進行圖案化，使得圖案化的遮光材料層108與圖案化的第一遮光層102的位置相對應。
最後，如圖1F所示，採用圖案化的遮光材料層108作為掩模，對半導體層104進行高濃度離子注入，在半導體層104中的溝道區CH與輕摻雜區N-之間形成重摻雜區N+。
當然，形成低溫多晶矽薄膜電晶體100以及顯示面板還有很多其他的層，本發明僅示例性的進行描述，並不以此為限。
圖2是本發明一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。由圖2可以看出，由於採用遮光材料層 108作為離子注入掩模，因此，在第一金屬層106的上方還形成有一遮光材料層，可以進一步增加薄膜電晶體對側向光和正向光的光漏電保護。需要說明的是，圖1A-圖1F是沿圖2中剖面綫A-A’所示的剖面結構示意圖。
第二實施例
圖3是本發明另一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。結合圖1A-1F以及圖3，與第一實施例不同的是，在對遮光材料層108進行圖案化的過程中，採用過度蝕刻或過度曝光的方式進行，使得圖案化的遮光材料層108較圖案化的第一遮光層102的寬度小。然後，採用圖案化的遮光材料層108作為掩模，對半導體層104進行高濃度離子注入，在半導體層104中輕摻雜區N-的兩側形成重摻雜區N+。採用過度蝕刻或過度曝光方式對遮光材料層108進行圖案化，可以調整輕摻雜區N-的寬度，使得輕摻雜區N-的寬度較第一實施例中輕摻雜區N-的寬度更小。
圖4是本發明另一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。由圖4可以看出，遮光材料層108的寬度較第一遮光層102的寬度更小。需要說明的是，圖3是沿圖4中剖面綫B-B’所示的剖面結構示意圖。
第三實施例
圖5A-圖5E是本發明又一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。圖5A-圖5C的步驟與第一實施例中的步驟相同，在此不再贅述。
具體的，如圖5D所示，形成一第二絕緣層107，第二絕緣層107覆蓋圖案化的第一金屬層106以及第一絕緣層105，再在第二絕緣層107上形成一遮光材料層108，並且對遮光材料層108進行圖案化，形成圖案化的遮光材料層108。其中，在本實施例中，遮光材料層108採用光阻材料層，採用與第一遮光層相同的光罩進行圖案化，使得圖案化的遮光材料層108與圖案化的第一遮光層102的位置相對應。採用圖案化的遮光材料層108作為掩模，對半導體層104進行高濃度離子注入，在半導體層104中形成一溝道區CH與重摻雜區N+。其中，重摻雜區N+位於溝道區CH兩側，溝道區CH的位置與圖案化的遮光材料層108的位置相對應。另外，也可以對遮光材料層108進行過度蝕刻或過度曝光，使得圖案化的遮光材料層108的尺寸小於圖案化的第一遮光層102。
下一步，如圖5E所示，在進行高濃度離子注入步驟之後，將圖案化的遮光材料層108移除，然後，以圖案化的第一金屬層106作為掩模，對半導體層104進行低濃度離子注入。由此，在半導體層104中的溝道區CH兩側形成輕摻雜區N-。其中，輕摻雜區N-位於溝道區CH兩側，溝道區CH的位置與圖案化的第一金屬層106的位置相對應，重摻雜區N+位於輕摻雜區N-的兩側，且輕摻雜區N-位於溝道區CH與重摻雜區N+之間。
圖6是本發明又一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。由圖6可以看出，與第一實施例或第 二實施例不同的是，由於將遮光材料層108進行移除，本實施例中薄膜電晶體100中並不存在遮光材料層108，其結構與熟知的薄膜電晶體的結構相同。需要說明的是，圖5A-圖5E是沿圖6中剖面綫C-C’所示的剖面結構示意圖。
第四實施例
圖7A-圖7E是本發明再一實施例低溫多晶矽薄膜電晶體製造方法的流程圖。圖7A-圖7D的步驟與第一實施例中的步驟相同，在此不再贅述。
具體的，如圖7E所示，在圖案化的第一金屬層106上直接形成一遮光材料層108，並且對遮光材料層108進行圖案化，形成圖案化的遮光材料層108，圖案化的遮光材料層108覆蓋圖案化的第一金屬層106的上表面、兩側表面以及第一絕緣層105。其中，在本實施例中，遮光材料層108採用與第一遮光層102相同的膜層製成，或採用光阻材料層製成，並採用與第一遮光層102相同的光罩進行圖案化，在對遮光材料層108進行圖案化的過程中，採用過度蝕刻或過度曝光的方式進行。使得圖案化的遮光材料層108較圖案化的第一遮光層102的寬度小。然後，採用圖案化的遮光材料層108作為掩模，對半導體層104進行高濃度離子注入，在半導體層104中輕摻雜區N-兩側形成重摻雜區N+。其中，當遮光材料層108採用光阻材料層時，在進行高濃度離子注入步驟之後，需移除圖案化的遮光材料層108。
圖8A-圖8B是本發明再一實施例低溫多晶矽薄膜電晶體的結構俯視示意圖。當遮光材料層108採用遮光金 屬層時，由圖8A可以看出，薄膜電晶體100中，不僅包括第一遮光層102，也包括遮光材料層108，且遮光材料層108的寬度較第一遮光層102的寬度更小。當遮光材料層108採用光阻材料層時，由圖8B可以看出，薄膜電晶體100中，僅包括第一遮光層102，並不包括遮光材料層108。需要說明的是，圖7A-圖7E是沿圖8中剖面綫D-D’所示的剖面結構示意圖。
綜上，依照本發明的實施例，可以利用顯示面板製作流程中其他層別的光罩，定義薄膜電晶體中的低濃度摻雜區域，獲得更小綫寬和/或綫距的栅極金屬層，增加薄膜電晶體對側向光和正向光的光漏電保護，簡化出圖流程，提高效率，降低出錯概率。
當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情况下，熟悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬於本發明所附的申請專利範圍的保護範圍。
100:顯示面板
102:第一遮光層
104:半導體層
106:第一金屬層
108:遮光材料層
N+:重摻雜區
N-:輕摻雜區
CH:溝道區

Claims (15)

  1. 一種顯示面板的製造方法，包括以下步驟：提供一基板；形成一第一遮光層於所述基板，且使用一光罩圖案化所述第一遮光層，以形成一第一圖案化遮光層；設置一緩衝層於所述基板，且所述緩衝層覆蓋所述第一圖案化遮光層；形成一半導體層於所述緩衝層，且圖案化所述半導體層，以形成一圖案化半導體層；設置一第一絕緣層於所述基板，且所述第一絕緣層覆蓋所述圖案化半導體層；設置一第一金屬層於所述第一絕緣層，且圖案化所述第一金屬層，以形成一第一圖案化金屬層；以所述第一圖案化金屬層為掩模而進行一第一離子濃度注入，形成一輕摻雜區與一溝道區於所述半導體層；設置一遮光材料層於所述第一圖案化金屬層上，且使用圖案化所述第一遮光層的該光罩圖案化所述遮光材料層以形成一圖案化遮光材料層；以及以所述圖案化遮光材料層為掩模而進行一第二離子濃度注入，形成一重摻雜區於所述半導體層。
  2. 根據請求項1所述的製造方法，其中所述遮光材料層為遮光金屬層。
  3. 根據請求項1所述的製造方法，其中所述遮光材料層為光阻層。
  4. 根據請求項3所述的製造方法，其中在所述第一離子濃度注入步驟之前進行所述第二離子濃度注入步驟。
  5. 根據請求項4所述的製造方法，其中在所述第二離子注入步驟之後，移除所述光阻層。
  6. 根據請求項1所述的製造方法，其中所述第一離子濃度注入步驟之後及設置所述遮光材料層之前，還包括設置一第二絕緣層，所述第二絕緣層覆蓋所述第一圖案化金屬層。
  7. 根據請求項1所述的製造方法，其中所述第一圖案化金屬層與所述遮光材料層在垂直投影方向上具有重叠區域。
  8. 根據請求項7所述的製造方法，其中所述第一圖案化金屬層在垂直投影方向上的區域較所述遮光材料層在垂直投影方向上的區域小。
  9. 根據請求項1所述的製造方法，其中所述遮光材料層與所述第一遮光層在垂直投影方向上的區域重叠。
  10. 根據請求項9所述的製造方法，其中所述遮光材料層在垂直投影方向上的區域較所述第一遮光層在垂直投影方向上的區域小。
  11. 一種顯示面板，具有多個薄膜電晶體，所述薄膜電晶體包括：一基板； 一第一圖案化遮光層，設置於所述基板；一緩衝層，覆蓋所述第一圖案化遮光層；一半導體層，設置於所述緩衝層上方，使得所述緩衝層位於所述半導體層與所述第一圖案化遮光層之間，且所述半導體層具有一第一重摻雜區、一第一輕摻雜區、一第二重摻雜區、一第二輕摻雜區與一溝道區，所述溝道區位於所述第一輕摻雜區與所述第二輕摻雜區之間，且所述第一輕摻雜區分別鄰近於所述第一重摻雜區與所述溝道區，所述第二輕摻雜區分別鄰近於所述第二重摻雜區與所述溝道區；一第一絕緣層，設置於所述半導體層上方；一第一圖案化金屬層，設置於所述第一絕緣層上方，且所述第一圖案化金屬層與所述溝道區在所述基板的垂直投影面積彼此重叠；以及一第二圖案化遮光層，設置於所述第一圖案化金屬層上方，所述第二圖案化遮光層和所述第一圖案化遮光層是使用相同光罩的圖案化製程所形成，使得所述第二圖案化遮光層的圖案相同於所述第一圖案化遮光層的圖案；其中，所述第二圖案化遮光層於所述基板的投影面積的部分外輪廓與所述第一輕摻雜區鄰接於所述第一重摻雜區的交界處對齊；其中，所述第二圖案化遮光層於所述基板的投影面積的另一部分外輪廓與所述第二輕摻雜區鄰接於所述第二重摻雜區的交界處對齊。
  12. 根據請求項11所述的顯示面板，還包括一第二絕緣層，設置且覆蓋於所述第一圖案化金屬層，且所述第二絕緣層位於所述第一圖案化金屬層和所述第二圖案化遮光層之間。
  13. 根據請求項11所述的顯示面板，其中所述第二圖案化遮光層與所述第一圖案化遮光層在垂直投影方向上具有重叠區域。
  14. 根據請求項13所述的顯示面板，其中所述第二圖案化遮光層在垂直投影方向上的區域較所述第一圖案化遮光層在垂直投影方向上的區域小。
  15. 根據請求項11所述的顯示面板，其中所述第二圖案化遮光層與所述第一圖案化金屬層直接接觸，且所述第二圖案化遮光層覆蓋所述第一圖案化金屬層的上表面及側表面。
TW108138709A 2019-09-04 2019-10-25 顯示面板及其製造方法 TWI766198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910831105.4A CN110534532B (zh) 2019-09-04 2019-09-04 显示面板及其制造方法
CN201910831105.4 2019-09-04

Publications (2)

Publication Number Publication Date
TW202111978A TW202111978A (zh) 2021-03-16
TWI766198B true TWI766198B (zh) 2022-06-01

Family

ID=68666613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138709A TWI766198B (zh) 2019-09-04 2019-10-25 顯示面板及其製造方法

Country Status (2)

Country Link
CN (1) CN110534532B (zh)
TW (1) TWI766198B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200427089A (en) * 2003-05-20 2004-12-01 Toppoly Optoelectronics Corp Thin film transistor having self-aligned lightly-doped drain structure and its manufacturing method
US20070117239A1 (en) * 2005-11-22 2007-05-24 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR102442615B1 (ko) * 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
CN109148366A (zh) * 2018-09-18 2019-01-04 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN109616479A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 Ltps tft基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200427089A (en) * 2003-05-20 2004-12-01 Toppoly Optoelectronics Corp Thin film transistor having self-aligned lightly-doped drain structure and its manufacturing method
US20070117239A1 (en) * 2005-11-22 2007-05-24 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
CN110534532A (zh) 2019-12-03
TW202111978A (zh) 2021-03-16
CN110534532B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
JP4101787B2 (ja) マルチゲート構造の薄膜トランジスタおよびその製造方法
US7682881B2 (en) Thin film transistor substrate and method of manufacturing the same
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7537973B2 (en) Method for fabricating structure of thin film transistor array
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
TWI692800B (zh) 顯示裝置及顯示裝置之薄膜電晶體的製造方法
WO2019218566A1 (zh) Ltps tft基板的制作方法
US20050074914A1 (en) Semiconductor device and method of fabrication the same
JP5430075B2 (ja) マスク、それによって薄膜トランジスタを形成する方法及び薄膜トランジスタ
TWI578546B (zh) 薄膜電晶體的製造方法
US6878577B2 (en) Method of forming LDD of semiconductor devices
CN100589232C (zh) 薄膜晶体管结构、像素结构及其制造方法
EP3640976A1 (en) Mask and method for preparing array substrate
KR20120058109A (ko) 박막 트랜지스터 표시판의 제조 방법
CN114089571A (zh) 阵列基板及制作方法和显示面板
TWI766198B (zh) 顯示面板及其製造方法
US7098091B2 (en) Method for fabricating thin film transistors
US20150084056A1 (en) Thin film transistor array substrate and method for manufacturing the same
US20220115540A1 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
US20100068652A1 (en) Semiconductor device manufacturing method
CN108511457B (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
US6730548B1 (en) Method of fabricating a thin film transistor
KR100243912B1 (ko) 액정표시장치 및 그 제조방법
US10345697B2 (en) Mask plates and manufacturing methods of array substrates