KR100234891B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100234891B1
KR100234891B1 KR1019960031448A KR19960031448A KR100234891B1 KR 100234891 B1 KR100234891 B1 KR 100234891B1 KR 1019960031448 A KR1019960031448 A KR 1019960031448A KR 19960031448 A KR19960031448 A KR 19960031448A KR 100234891 B1 KR100234891 B1 KR 100234891B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
line
substrate
signal line
Prior art date
Application number
KR1019960031448A
Other languages
English (en)
Other versions
KR980010568A (ko
Inventor
류기현
이규현
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960031448A priority Critical patent/KR100234891B1/ko
Publication of KR980010568A publication Critical patent/KR980010568A/ko
Application granted granted Critical
Publication of KR100234891B1 publication Critical patent/KR100234891B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 화소전극을 신호선과는 다른 층에 위치시키되, 유기절연막을 개재하여 넓게 형성시킴으로써 화면의 개구율을 향상시키는 액정표시장치 및 그 제조방법에 관한 것이다.
이를 위하여 본 발명은 절연기판과, 상기 절연기판 상의 소정의 위치에 형성된 차광층과, 상기 차광층 상에 형성된 기판절연막과, 상기 기판절연막상으로 소오스전극, 드레인전극 및 게이트전극을 구비하여 형성되는 박막트랜지스터와, 상기 소오스전극에 연장형성되는 신호선과, 상기 게이트전극에 연장형성되는 주사선과, 상기 박막트랜지스터와 상기 주사선과 상기 신호선을 덮되, 유기절연물질로 형성되는 보호막과, 상기 보호막 상에 상기 드레인전극과 연결되는 화소전극을 구비하여 이루어진다.

Description

액정표시장치 및 그 제조방법
제1도는 종래의 액정표시장치를 설명하기 위한 단면도.
제2도는 신호선, 주사선 및 스토리지 전극라인을 나타내는 개략도.
제3도는 제1도에 나타낸 종래의 액정표시장치의 제조공정도.
제4도는 본 발명에 따른 액정표시장치의 실시예를 설명하기 위한 단면도.
제5도는 제4도에 나타낸 본 발명에 따른 액정표시장치의 제조공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1000 : 절연기판 11 : 차광층
12S : 소오스전극 12D : 드레인전극
12L : 신호선 13 : 화소전극
14 : 오믹콘택층 15 : 활성층
16 : 게이트전극 16L : 주사선
17a,17b,17c,17d : ITO 콘택층 21 : 스토리지 전극라인
100 : 기판절연막 200 : 게이트절연막
300 : 보호막 L : 공통배선
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 유기절연막을 사이에 두고 신호선에 화소전극을 중첩되게 형성시킴으로써 화소전극의 면적을 크게하여 화면의 개구율을 향상시키는 액정표시장치 및 그 제조방법에 관한 것이다.
제 1 도는 종래의 액정표시장치를 설명하기 위한 도면으로, 탑게이트(top gate) 구조를 가지는 박막트랜지스터부와 스토리지 전극라인의 끝단을 공통배선에 연결하는 공통배선 연결부(이하 공통배선에 연결되는 스토리지 전극라인의 끝단이 위치하는 부분을 공통배선 연결부라 한다.)를 나타낸 단면도이다. 도면에서 좌측은 박막트랜지스터부를, 우측은 공통배선 연결부를 나타낸다.
박막트랜지스터부는 투명절연기판(1000) 상의 소정의 위치에 차광층(11)과 스토리지 캐패시터의 제 1 전극으로 사용되는 스토리지 전극라인(21)이 형성되어 있고, 그 위로 전면이 평탄하도록 기판절연막(100)이 형성되어 있다. 상기 기판절연막(100)상에는 ITO(Indium Tin Oxide)로 이루어진 소오스 전극(12S), 소오스전극(12S)에 연결된 신호선(12L) 및 드레인전극(12D)이 분리되어 형성되어 있다. 그리고 드레인전극(12D)에는 드레인전극(12D)과 일체로 하여 형성된 화소전극(13)이 연장되어 있다. 즉, 화소전극(13)과 신호선(12S)은 동일층에 ITO라는 동일배선재로 형성된 것이다. 화소전극은 스토리지 캐패시터의 제 2 전극으로 사용된다. 그리고 소오스전극(12S)과 드레인전극(12D) 상에는 활성층(15), 게이트절연막(200)및 게이트전극(16)이 순차적으로 층을 이루어 형성되어 있다. 소오스전극(12S)과 드레인전극(12D)에 접하는 활성층(15)의 계면에는 결정화되어 있는 도핑된 고농도의 비정질 실리콘(n+ a-Si)으로 이루어진 오믹콘택층(14)이 형성되어 있다.
공통배선 연결부는 절연기판(1000) 상에 스토리지 전극라인(21)의 끝단이 위치하고, 그 위로 스토리지 전극라인(21)의 끝단 일부를 노출시키는 기판절연막(100)이 형성되어 있다. 스토리지 전극라인은 화소부의 각 주사선에 평행하도록 배열되어 각 끝단에서 하나의 공통배선에 각각 연결되어 공통전극과 접속된다.
액정표시장치에 형성되는 각 배선들은 제 2 도에 보인 바와 같이, 기판상에 복수개의 주사선(16L)이 일정한 간격을 두고 수평으로 배열되어 있고, 복수개의 신호선(12L)이 주사선(16L)에 수직으로 교차하여 배열되어 있다. 주사선의 끝단과 신호선의 끝단은 각각 주사선 패드부와 신호선 패드부에 위치하여 구동회로부에 연결된다. 그리고 주사선(16L)에 평행하게 복수개의 스토리지 전극라인(21)이 정렬되되, 각 스토리지 전극라인(21)의 일측 끝단은 공통배선(L)에 연결되어 있다. 이 공통배선(L)은 공통전극에 연결되어 각 스토리지 전극라인(21)이 공통전압을 가지게 한다.
제 3 도는 제 1 도에 나타낸 종래의 액정표시장치의 제조공정을 설명하기 위한 도면이다.
종래의 액정표시장치를 제조하기 위해서 우선, 제 3 도의 (a)와 같이, 절연기판 (1000)상에 크롬(Cr)이나 알미늄(A1)과 같은 금속물질을 증착한 후, 패터닝하여 소정의 위치에 차광층(11)과 스토리지 전극라인(21)을 형성한다. 이후, 전면에 상단이 평탄하도록 산화실리콘이나 질화실리콘과 같은 절연물질을 증착하여 기판절연막(100)을 형성한다.
그다음, 제 3 도의 (b)와 같이, 기판절연막(100)상에 ITO(Indium Tin Oxide)와 도핑된 비정질 실리콘을 순차적으로 증착한다. 이때 ITO와 도핑된 비정질 실리콘의 접촉저항을 감소시키기 위해 도핑된 비정질 실리콘을 결정(마이크로 크리스탈린 : microcrystalline)화 하는 공정을 추가로 실시한다. 이후 ITO와 결정화되어 있는 도핑된 비정질 실리콘을 패터닝하여 신호선(12L), 신호선(12L)에 연결되는 소오스전극(12S), 드레인전극(12D) 및 드레인전극(12D)과 일체를 이루는 화소전극(13)을 형성한다. 미설명 도면부호(14')는 패턴된 ITO 상에 잔류된 결정화되어 있는 도핑된 비정질 실리콘을 나타낸다.
상술된 바와 같이 신호선과 화소전극은 동일층에 동일물질로 형성되기 때문에 상호 근접한 위치에서는 숏트(short)가 일어나기 쉽다. 따라서 화소 전극의 면적크기를 적절하게 제한하여 신호선과 접촉되지 않도록 형성해야 한다.
이어서, 제 3 도의 (c)와 같이, 전면에 비정질 실리콘, 산화실리콘이나 질화실리콘과 같은 절연물질 및 알미늄과 같은 금속물질을 순차적으로 증착한후, 정의된 게이트와 주사선의 형상대로 상기 물질들을 패터닝한다. 이때 잔류된 결정화되어 있는 도핑된 비정질 실리콘도 같은 형상대로 함께 패터닝한다. 그 결과 소오스전극(12S)과 드레인전극(12D)의 상에는 오믹콘택층(14), 활성층(15), 게이트절연막(200)및 게이트전극(16)이 순차적으로 층을 이루어 형성되고, 주사선(도면에 나타내지 않았음)도 같은 구조로 형성된다.
그다음, 제 1 도와 같이, 공통배선 연결부에 위치한 스토리지 전극라인(21) 끝단 상에 위치한 기판절연막(100)부분을 제거하여 스토리지 전극라인(21) 끝단의 상단 일부가 노출되록 하는 콘택홀을 형성한다.
이후, 후속공정을 진행하여 액정표시장치의 하부기판을 제조한다.
상기와 같은 종래의 액정표시장치는 화소전극을 신호선과 동일층에 동일 배선재인 ITO로 형성하기 때문에 신호선과의 숏트발생을 방지하기 위하여 그 면적크기를 제한해야 했다. 따라서, 화소전극의 면적이 감소되어 개구율이 감소되었다. 뿐만 아니라 신호선을 ITO로하여 형성하였기 때문에 화면의 대면적화에 적당하지 않았다. 이는 ITO가 비록 도전성을 가지는 물질이라 하더라도 저저항 물질이 아니어서 장거리의 신호전달에는 한계를 나타내기 때문이다. 따라서 금속물질로 별도의 신호선을 설치해야 하는 복잡한 공정이 필요하였다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로 신호선과는 다른 층에 다른 물질로 화소전극을 형성시키되, 유전율이 작은 유기절연막을 개재함으로써 화소전극의 면적확대를 허용함으로써 개구율을 향상시키려 하는 것이다.
이를 위하여 본 발명의 액정표시장치는 절연기판과, 상기 절연기판 상의 소정의 위치에 형성된 차광층과, 상기 차광층 상에 형성된 기판절연막과, 상기 기판절연막 상으로 소오스전극, 드레인전극 및 게이트전극을 구비하여 형성되는 박막트랜지스터와, 상기 소오스전극에 연장형성되는 신호선과, 상기 게이트전극에 연장형성되는 주사선과, 상기 박막트랜지스터와 상기 주사선과 상기 신호선을 덮되, 유기절연물질로 형성되는 보호막과, 상기 보호막상에 상기 드레인전극과 연결되는 화소전극을 구비하여 이루어진다.
본 발명의 제조방법은 절연기판 상에 제 1 도전물질을 증착한후, 패터닝하여 소정의 위치에 차광층을 형성하는 공정과, 상기 차광층과 상기 절연기판의 노출된 부분에 제 1 절연물질을 증착하여 기판절연막을 형성하는 공정과, 상기 기판절연막 상에 제 2 도전물질을 증착한후, 패터닝하여 소오스전극, 상기 소오스전극에 연장되는 신호선 및 드레인전극을 형성하는 공정과, 전면에 비정질 실리콘, 제 2 절연물질 및 제 3 도전물질을 순차적으로 증착한후, 패터닝하여 상기 소오스전극과 상기 드레인전극의 소정부분에 중첩되는 활성층, 게이트절연막 및 게이트전극과 상기 게이트전극에 연장되는 주사선을 형성하는 공정과, 전면에 유기절연물질을 증착하여 보호막을 형성하는 공정과, 상기 보호막을 소정의 형상대로 패터닝하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 공정과, 전면에 ITO를 증착한 후, 패터닝하여 상기 보호막 상에 상기 드레인전극에 연결되는 화소전극을 형성하는 공정을 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
제 4 도는 본 발명에 따른 액정표시장치를 설명하기 위한 도면으로, 탑게이트 구조를 가지는 박막트랜지스터부, 공통배선 연결부, 신호선 패드부 및 주사선 패드부의 각 단면을 좌측에서부터 차례대로 나타낸 것이다.
박막트래지스터부는 절연기판(1000) 상의 소정의 위치에 차광층(11)이 형성되어 있고, 상기 차광층(11) 상에는 전면이 평탄하도록 형성된 기판절연막(100)이 위치한다. 그리고 기판절연막(100) 상으로 탑게이트 구조를 가지는 스태거형의 박막트랜지스터와 이에 연결되는 화소전극(13)이 형성되어 있다. 박막트랜지스터는 기판절연막(100) 상에 금속물질로 이루어진 신호선(12L), 신호선(12L)에 연결된 소오스전극(12S) 및 드레인전극(12D)이 형성되어 있고, 소오스전극(12S)과 드레인전극(12D) 상에는 활성층(15), 게이트 절연막(200) 및 게이트전극(16)이 순차적으로 층을 이루어 형성되어 있다. 소오스전극(12S)과 드레인전극(12D)에 접하는 활성층(15)의 계면에는 고농도로 도핑된 비정질 실리콘으로 이루어진 오믹콘택층(14)이 형성되어 있다. 박막트랜지스터 상부에는 전면이 평탄하도록 형성된 보호막(300)이 위치하고 있다. 이 보호막(300)은 유전율이 작은 유기물질로 이루어진 절연막이다. 그리고 보호막(300)의 콘택홀을 통하여 드레인전극(12D)에 연결되는 화소전극(13)이 보호막(300) 상에 형성되어 있다.
언급한 바와 같이, 신호선의 상부에는 유전율이 작은 유기물질로 이루어진 보호막이 형성되고 그 위로 화소전극이 형성되기 때문에 화소전극이 상기 신호선과 적절하게 중첩되도록 형성하여도 좋다. 이는 화소전극이 신호선과 다른 층에 형성되어 신호선과 집적 접촉하여 숏트가 일어나는 경우가 발생되지 않을 뿐만 아니라, 유전율이 작은 유기물질을 개재하여 형성되기 때문에 통상의 액정표시장치에 비하여 신호선과 화소전극이 형성하는 기생용량에 적게 영향을 받기 때문이다.
공통배선 연결부는 절연기판(1000) 상에 스토리지 전극라인(21) 끝단이 위치하여 있다. 그리고, ITO 콘택층(17b)이 스토리지 전극라인(21) 상에 위치한 중층의 기판절연막(100)과 보호막(300)에 공통으로 형성된 콘택홀을 통하여 스토리지 전극라인(21)의 상단 일부를 덮고 있다.
신호선 패드부는 절연기판(1000) 상에 기판절연막(100)이 형성되어 있고, 상기 기판절연막(100) 상으로 신호선(12L)의 끝단이 위치하여 있다. 그리고 ITO 콘택층(17c)이 보호막(300)의 콘택홀을 통하여 신호선(12L)의 끝단을 덮고 있다.
주사선 패드부는 절연기판(1000) 상에 기판절연막(100)이 형성되어 있고, 상기 기판절연막(100) 상에는 활성층(15), 게이트절연막(200), 게이트 전극에 연장되는 주사선(16L)이 차례로 층을 이루어 형성되어 있다. 그리고 ITO 콘택층(17C)이 보호막(300)의 콘택홀을 통하여 주사선(16L)의 끝단을 덮고 있다.
언급한 바와 본 발명은 구동회로부에 연결되는 각 금속배선을 ITO 콘택층으로 덮고 있기 때문에 탭본딩 공정시 오연결을 하여도 금속배선의 손상없이 재작업을 실시할 수 있다.
제 5 도는 제 4 도에 나타낸 본 발명에 따른 액정표시장치의 제조공정을 설명하기 위한 도면이다.
본 발명에 따른 액정표시장치를 제조하기 위해서 우선, 제 5 도의 (a)와 같이, 절연기판(10) 상에 알미늄과 같은 금속물질을 증착한후, 패터닝하여 소정의 위치에 차광층(11)과 스토리지 전극라인(21)을 형성한다. 이후, 전면에 상단이 평탄하도록 산화실리콘이나 질화실리콘과 같은 절연물질을 증착하여 기판절연막(100)을 형성한다.
그다음, 제 5 도의 (b)와 같이, 기판절연막(100) 상에 알미늄과 같은 금속물질과 도핑된 비정질 실리콘을 순차적으로 증착한후, 패터닝하여 소오스전극(12S), 소오스전극(12S)에 연결되는 신호선(12L) 및 드레인전극(12D)을 형성한다. 또한, 금속물질 상에 위치한 도핑된 비정질 실리콘(14')도 같은 형상으로 패턴한다.
언급한 바와 같이, 신호선을 저저항을 가지는 금속물질로 형성하면, 원거리에 있는 화소에까지 신호를 양호하게 전달할 수 있다. 따라서 신호선의 길이와 비례하여 실현되는 화소부, 즉 화면을 대면적화할 수 있다.
이어서, 제 5 도의 (c)와 같이, 전면에 비정질 실리콘, 질화실리콘이나 산화실리콘과 같은 절연물질 및 알미늄과 같은 금속물질을 순차적으로 증착한다. 이후, 정의된 게이트와 주사선의 형상대로 패터닝하여 소오스전극(12S)과 드레인전극(12D)의 상단에 오믹콘택층(14)이 위치하고, 그위로 활성층(15), 게이트절연막(200) 및 게이트전극(16)을 형성하고, 게이트전극(16)에 연장되는 주사선(16L)도 함께 형성한다.
이과정에서 신호선의 상단에 위치한 도핑된 비정질 실리콘도 함께 제거된다.
그다음, 제 5 도의 (d)와 같이, 전면에 상단이 평탄하도록 유전율이 작은 유기절연물질을 증착하여 보호막을 형성한다.
이후, 소정의 패턴대로 보호막만을 식각하거나 보호막과 기판절연막을 동시에 식각하여 드레인전극(12D)의 일부, 신호선 패드부에 위치한 신호선(12L)의 끝단, 주사선 패드부에 위치한 주사선(16L)의 끝단 및 공통배선 연결부에 위치한 스토리지 전극라인(21)의 끝단을 노출시키는 콘택홀을 형성시킨다.
도면에 보인 바와 같이, 공통배선 연결부에 위치한 스토리지 전극라인(21) 끝단 상에는 통상의 절연물질로 이루어진 기판절연막(100)과 유기절연물질로 이루어진 보호막(300)이 중층된 상태이기 때문에 다른 부분과는 달리 두 절연막을 모두 식각해야 원하는 스토리지 전극라인(21)의 끝단을 노출시키는 콘택홀을 형성할수 있다. 그런데 유기절연물질과 통상의 절연물질은 모두 같은 종류의 가스를 이용한 건식식각을 통하여 한꺼번에 제거할 수 있기 때문에, 식각공정은 용이하게 이루어질 수 있다. 이때 CF4+O2, SF6+O2, CHF3+O2, NF3+O2등을 반응가스로 사용한다.
이어서, 제 4 도에 보인 바와 같이, 전면에 ITO를 증착한후, 소정의 형상태로 패터닝하여 박막트랜지스터의 드레인전극(12D)에 연결되는 화소전극(13)을 형성하고, 동시에 공통배선 연결부에 위치한 스토리지 전극라인(21) 끝단의 상단을 덮는 ITO 콘택층(17b), 신호선 패드부에 위치한 신호선(12L) 끝단의 상단을 덮는 ITO 콘택층(17c) 및 주사선 패드부에 위치한 주사선(16L) 끝단의 상단을 덮는 ITO 콘택층(17d)을 함께 형성한다.
언급한 바와 같이, 화소전극은 종래의 액정표시장치와는 달리 신호선과는 다른 층에 형성한다. 따라서 신호선과의 숏트발생을 우려하지 않아도 되기 때문에 신호선과의 적절한 정도로 중첩하여 형성해도 좋다. 더구나 유전율이 작은 유기절연물질로 형성된 보호막을 개재하기 때문에 신호선과 화소전극의 기생용량을 어느 정도 허용하는 범위에서는 그 중첩면적을 넓힐 수 있다.
이후 후속공정을 진행하여 액정표시장치의 하부기판을 제조한다.
상술한 바와 같이, 본 발명은 유기절연막을 사이에 두고 화소전극과 신호선을 형성하기 때문에 화소전극이 신호선과 적절하게 중첩하는 것을 허용한다. 따라서 화소전극의 면적을 넓힐수 있고, 그에 따라서 개구율을 향상시킬수 있다.
또한, 이외에도 본 발명은 구동회로부에 연결되는 각 금속물질 즉, 공통배선 연결부에 위치한 스토리지 전극라인 끝단, 신호선 패드부에 위치한 신호선 끝단 및 주사선 패드부에 위치한 주사선 끝단을 덮는 ITO 콘택층을 형성한다. 따라서 탭본딩공정시, 오연결로 인한 재작업을 실시하는 공정에서 각 금속배선의 손상을 방지할수 있다. 그리고 신호선을 저저항을 가지는 금속물질로 형성하기 때문에 장거리에 있는 화소에까지 신호를 양호하게 전달할수 있어서, 화면을 대면적화하는 데에도 적당하다.

Claims (4)

  1. 절연기판과, 상기 절연기판 상의 소정의 위치에 형성된 차광층 및 스토리지 전극라인과, 상기 차광층 및 스토리지 전극라인을 덮는 기판절연막과, 상기 기판절연막 상에 소오스전극, 드레인전극 및 게이트전극을 구비하되, 상기 게이트전극이 상부에 위치하도록 형성되는 탑게이트형 구조의 박막트랜지스터와, 상기 소오스전극에 연장되어 형성되는 신호선과, 상기 게이트전극에 연장되어 형성되는 주사선과, 상기 박막트랜지스터, 상기 주사선 및 상기 신호선을 덮되, 유기절연물질로 형성되는 보호막과, 상기 보호막에 상기 드레인전극의 일부를 노출시키도록 형성되는 콘택홀과, 상기 기판절연막과 상기 보호막에 상기 스토리지 전극라인의 끝단을 노출시키도록 형성되는 콘택홀과, 상기 보호막 상에 상기 드레인전극의 노출부분에 연결되는 화소전극과, 상기 보호막 상에 상기 스토리지 전극라인의 끝단의 노출부분을 덮는 ITO 컨택층을 포함하는 액정표시장치.
  2. 상기 보호막에 상기 신호선의 끝단을 노출시키도록 형성되는 제 1 콘택홀과, 상기 보호막 상에 상기 신호선의 끝단의 노출부분을 덮는 제 1 ITO 컨택층과, 상기 보호막에 상기 주사선의 끝단을 노출시키도록 형성되는 제 2 콘택홀과 상기 보호막 상에 상기 주사선의 끝단의 노출부분을 덮는 제 2 ITO 컨택층을 더 포함하는 액정표시장치.
  3. 액정표시장치의 제조방법에 있어서, 절연기판 상에 차광층 및 스토리지 전극라인을 형성하는 공정과, 상기 차광층 및 스토리지 전극라인을 포함하는 기판의 노출된 전면을 덮는 기판 절연막을 형성하는 공정과, 상기 기판절연막 상에 소오스전극, 상기 소오스전극에 연장되는 신호선 및 드레인전극을 형성하는 공정과, 상기 소오스전극, 신호선 및 드레인전극을 포함하는 기판의 노출되 전면에 비정질 실리콘층, 절연물질층 및 도전물질층을 순차적으로 증착한 후, 사진식각하여 상기 소오스전극과 상기 드레인전극의 소정부분에 중첩되는 활성층, 게이트절연막 및 게이트전극과 상기 게이트전극에 연장되는 주사선을 형성하는 공정과, 상기 게이트전극 및 주사선을 포함하는 기판의 노출되 전면을 덮되, 유기절연물질로 구성되는 보호막을 형성하는 공정과, 상기 드레인전극의 일부를 노출시키는 콘택홀 및 상기 스토리지 전극라인의 끝단을 노출시키도록 형성되는 콘택홀을 각각 형성하는 공정과, 상기 보호막 상에 상기 드레인전극의 노출부분에 연결되는 화소전극 및 상기 스토리지 전극라인의 끝단의 노출부분을 덮는 ITO 컨택층을 포함하는 액정표시장치의 제조방법.
  4. 제3항에 있어서, 상기 보호막에 상기 신호선의 끝단과 상기 주사선의 끝단을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 공정과, 상기 보호막 상에 상기 신호선의 끝단의 노출된 부분을 덮는 제 1 ITO 콘택층과 상기 주사선 끝단의 노출된 부분을 덮는 제 2 ITO 콘택층을 형성하는 공정을 더 포함하는 액정표시장치의 제조방법.
KR1019960031448A 1996-07-30 1996-07-30 액정표시장치 및 그 제조방법 KR100234891B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031448A KR100234891B1 (ko) 1996-07-30 1996-07-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031448A KR100234891B1 (ko) 1996-07-30 1996-07-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980010568A KR980010568A (ko) 1998-04-30
KR100234891B1 true KR100234891B1 (ko) 1999-12-15

Family

ID=19468084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031448A KR100234891B1 (ko) 1996-07-30 1996-07-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100234891B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022237A (ko) * 1996-09-20 1998-07-06 김광호 액정 표시 장치

Also Published As

Publication number Publication date
KR980010568A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
KR100920483B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
US7381988B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
KR100225097B1 (ko) 액정표시장치 및 그 제조방법
US20040232443A1 (en) Wire structure a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JP2001194688A (ja) 液晶表示装置用薄膜トランジスタ基板
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7023501B2 (en) Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole
JP3761756B2 (ja) 液晶表示装置およびその製造方法
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100234891B1 (ko) 액정표시장치 및 그 제조방법
US7233379B2 (en) Pixel structure of liquid crystal display
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100225103B1 (ko) 액정표시장치 및 그 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR100870014B1 (ko) 박막 트랜지스터 기판
KR100306805B1 (ko) 박막트랜지스터의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17