JP2006220832A - トランジスタアレイパネル - Google Patents

Abstract

【課題】ゲートラインの左右の端部側の非表示領域を狭くすることができるトランジスタアレイパネルを提供すること。
【解決手段】トランジスタアレイパネル１においては、複数のゲートライン３と複数のデータライン４とが互いに絶縁されて直交し、これらの各交差部に複数の薄膜トランジスタ５がそれぞれ配置され、ゲート３１がゲートライン３に接続され、ソース３７がデータライン４に接続されている。データライン４に対して平行に設けられた複数の引き回し配線２１ａ，２１ｂが表示領域の右方に配列されている。奇数行目のゲートライン３ａに接続された引き回し配線２１ａがゲートライン３とともに絶縁性透明基板２上に形成され、偶数行目のゲートライン３ｂに接続された引き回し配線２１ｂがデータライン４とともにゲート絶縁膜３２上に形成されている。
【選択図】図２

Description

本発明は、アクティブマトリクス駆動方式のディスプレイパネルに用いられるトランジスタアレイパネルに関する。

アクティブマトリクス駆動方式の液晶ディスプレイパネルは、薄膜トランジスタ、画素電極等がアレイ状にパターニングされたトランジスタアレイパネルと、対向電極等がべた一面に形成された対向基板とを対向させ、トランジスタアレイパネルと対向基板との間に液晶を挟持した構造となっている（例えば、特許文献１参照。）。

図１８は、従来のトランジスタアレイパネル９０１の概略平面図である。トランジスタアレイパネル９０１の透明基板９０２上には、行方向に延在した複数のゲートライン９０３が配列されているが、これらは薄膜トランジスタのゲートと同時にパターニングされたものである。一方、列方向に延在した複数のデータライン９０４が配列されているが、これらは、薄膜トランジスタのソース・ドレインと同時に、ゲートライン９０３を被覆したゲート絶縁膜上に形成されたものである。薄膜トランジスタは複数のデータライン９０４と複数のゲートライン９０３との各交差部に形成されており、複数の薄膜トランジスタがマトリクス状に配列されている領域９０５が表示領域となる。表示領域９０５の下側には、ＩＣチップ型の駆動回路９０６が搭載され、データライン９０４が駆動回路９０６の出力端子に接続されている。一方、表示領域９０５の左側又は右側においては、ゲートライン９０３、薄膜トランジスタのゲートと同時にパターニングされた引き回し配線９０７がゲートライン９０３の端部にそれぞれ接続され、引き回し配線９０７がデータライン９０４に対して平行に設けられ、引き回し配線９０７が駆動回路９０６の出力端子に接続されている。引き回し配線９０７がデータライン９０４に対して平行に設けられているから、表示領域９０５の下側に駆動回路９０６を搭載するだけで、表示領域９０５の左右に走査用のドライバを搭載しなくても済み、表示領域９０５の左右の非表示領域を狭くすることができるという利点がある。
特開２００４−２２６９３１号公報

ところで、液晶ディスプレイパネルの大型化に伴い、ゲートライン９０３の数も増え、それに伴い引き回し配線９０７の数も増えていく。従って、液晶ディスプレイが大きくなるにつれて、表示領域９０５の左右の非表示領域が広くなってしまう。

そこで、本発明は、上記のような課題を解決しようとしてなされたものであり、ゲートラインの左右の端部側の非表示領域を狭くすることができるトランジスタアレイパネルを提供することを目的とする。

以上の課題を解決するために、請求項１に係る発明は、基板の上面及び該基板上に形成された１層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面と異なる他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、前記複数の面の各面上に形成された複数の引き回し配線が前記複数のデータラインに対して平行に設けられて前記複数のゲートラインの端部側に配列され、前記複数の引き回し配線の端部が前記複数のゲートラインの何れかにそれぞれ接続されたことを特徴とする。

請求項２に係る発明は、請求項１に記載のトランジスタアレイパネルにおいて、前記絶縁膜が２層以上であることを特徴とする。

請求項３に係る発明は、請求項１又は２に記載のトランジスタアレイパネルにおいて、前記複数の面のうち異なる面上に形成された前記複数の引き回し配線が前記絶縁膜を挟んで重なっていることを特徴とする。

請求項４に係る発明は、請求項１又は２に記載のトランジスタアレイパネルにおいて、前記複数の面のうち異なる面上に形成された前記複数の引き回し配線が前記絶縁膜を挟んで一部重なっていることを特徴とする。

請求項５に係る発明は、請求項１に記載のトランジスタアレイパネルにおいて、前記複数の引き回し配線が重ならずに配列されていることを特徴とする。

請求項６に係る発明は、請求項１〜５の何れか一項に記載のトランジスタアレイパネルにおいて、前記複数のゲートラインが形成された面に形成された引き回し配線及び前記複数のデータラインが形成された面に形成された引き回し配線は、それぞれ前記複数のゲートライン及び前記複数のデータラインと同一の材料で形成されたことを特徴とする。

請求項７に係る発明は、請求項６に記載のトランジスタアレイパネルにおいて、前記複数のゲートラインが形成された面に形成された引き回し配線及び前記複数のデータラインが形成された面に形成された引き回し配線は、それぞれ前記複数のゲートライン及び前記複数のデータラインと同時に形成されたことを特徴とする。

請求項１〜７に係る発明によれば、ゲートラインの端部側の非表示領域において、複数の引き回し配線が１層以上の絶縁膜を介在して別層に形成されているから、平面視して一の層に形成された引き回し配線と他の層に形成された引き回し配線との間隔を狭めたり、平面視して一の層に形成された引き回し配線と他の層に形成された引き回し配線とを重ねたりすることができる。即ち、平面視した場合の引き回し配線の集積密度を高めることができる。そのため、ゲートラインの端部側の非表示領域を狭くすることができる。

請求項８に係る発明は、基板の上面及び該基板上に形成された２層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面に隣接する他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、前記複数のデータラインに対して平行に設けられた複数の引き回し配線が前記複数の面のうち前記複数のゲートラインが形成された面又は前記複数のデータラインが形成された面と異なる別の一つの面上に配列され、前記複数の引き回し配線が前記複数のゲートラインにそれぞれ接続され、前記複数の引き回し配線が前記絶縁膜のうち少なくとも一つを挟んで前記複数のデータラインにそれぞれ重なっていることを特徴とする。

請求項８に係る発明によれば、表示領域内において引き回し配線がデータラインと重なっているので、ゲートラインの端部側の非表示領域に引き回し配線を形成しなくても済む。そのため、ゲートラインの端部側の非表示領域を狭くすることができる。

請求項９に係る発明は、基板の上面及び該基板上に形成された２層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面と異なる他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、直角に屈曲した複数の引き回し配線が前記複数の面のうち前記複数のゲートラインが形成された面又は前記複数のデータラインが形成された面と異なる別の一つの面上に配列され、前記複数の引き回し配線の端部が前記複数のゲートラインの端部にそれぞれ接続され、前記複数の引き回し配線はその端部から屈曲部にかけて前記絶縁膜のうち少なくとも一つを挟んで前記複数のゲートラインにそれぞれ重なり、前記屈曲部から他方の端部にかけて前記絶縁膜のうち少なくとも一つを挟んで前記複数のデータラインにそれぞれ重なっていることを特徴とする。

請求項９に係る発明によれば、表示領域内において引き回し配線がデータライン及びゲートラインと重なっているので、ゲートラインの端部側の非表示領域に引き回し配線を形成しなくてもよい。そのため、ゲートラインの端部側の非表示領域を狭くすることができる。

以上のように、本発明によれば、ゲートラインの端部側の非表示領域において引き回し配線の集積密度を高めることができたり、その非表示領域に引き回し配線を形成しなくともよかったりするので、非表示領域を狭くすることができる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

〔第１の実施の形態〕
図１は、本発明を適用したトランジスタアレイパネル１の等価回路図である。図１に示すように、このトランジスタアレイパネル１を平面視すると、絶縁性透明基板２に行方向に延在した複数のゲートライン（走査線）３と、列方向に延在した複数のデータライン（信号線）４とが形成され、これらゲートライン３とこれらデータライン４とはねじれの位置にある。具体的には、ゲートライン３とデータライン４が互いに絶縁され、ゲートライン３とデータライン４が平面視して互いに直交している。また、複数の薄膜トランジスタ５が絶縁性透明基板２上にマトリクス状に配列されており、各薄膜トランジスタ５がゲートライン３とデータライン４との各交差部においてゲートライン３とデータライン４に接続されている。ゲートライン３とデータライン４によって囲まれた各囲繞領域には、薄膜トランジスタ５に接続された画素電極６が配置され、複数の画素電極６が絶縁性透明基板２上にマトリクス状に配列されて表示領域が形成されている。

表示領域の上、下、左に沿って短絡用配線１０が配置され、表示領域の右に沿って短絡用配線１１が配置され、短絡用配線１０及び短絡用配線１１によって表示領域が囲繞されている。データライン４は短絡用配線１０の下辺部と絶縁されて交差し、短絡用配線１０とデータライン４との間には、高抵抗特性又は非線形抵抗特性を持つ保護素子７が接続されている。データライン４の下端部がデータ端子８となっており、データ端子８が短絡用配線１０よりも下側にあり、複数のデータ端子８が絶縁性透明基板２の下辺に沿って一列に配列されている。

ゲートライン３は短絡用配線１１と絶縁されて平面視して交差し、短絡用配線１１とゲートライン３との間には、高抵抗特性又は非線形抵抗特性を持つ保護素子９が接続されている。

複数のゲートライン３のうち奇数行目のゲートライン３（以下、奇数行目のゲートライン３の符号を３ａとする。）の右端部は、ゲートライン３ａと一体形成された引き回し配線２１ａの端部に接続され、複数のゲートライン３のうち偶数行目のゲートライン３（以下、偶数行目のゲートライン３の符号を３ｂとする。）の右端部は、ゲートライン３ｂとは別体形成された引き回し配線２１ｂの端部に接続されている。引き回し配線２１ａはデータライン４に対して平行になるよう列方向に延在しており、引き回し配線２１ａの下端部がアドレス端子２２ａとなっている。引き回し配線２１ｂもデータライン４に対して平行となるよう列方向に延在しており、引き回し配線２１ｂの下端部がアドレス端子２２ｂとなっている。これらアドレス端子２２ａ、アドレス端子２２ｂが絶縁性透明基板２の下辺に沿って配列されている。データ端子８、アドレス端子２２ａ、アドレス端子２２ｂが配列されている領域αにＩＣチップ型の駆動回路が搭載され、駆動回路の出力端子がデータ端子８、アドレス端子２２ａ、アドレス端子２２ｂに接続される。

図２は、トランジスタアレイパネル１の右縁部を示した平面図である。図３は、図２の切断線III−IIIに沿った面の矢視断面図である。図４は、図２の切断線IV−IVに沿った面の矢視断面図である。

何れの薄膜トランジスタ５も図３に示すように構成されている。図３に示すように、薄膜トランジスタ５は、ゲートライン３に接続されたゲート３１と、ゲート絶縁膜３２を挟んでゲート３１に対向配置した半導体膜３３と、半導体膜３３の中央部上に形成されたチャネル保護膜３４と、平面視してチャネル保護膜３４の両側に配置されるとともに互いに離間するよう半導体膜３３上に形成された不純物半導体膜３５，３６と、一方の不純物半導体膜３５上に形成されたソース３７と、他方の不純物半導体膜３６上に形成されたドレイン３８と、から構成されている。

ゲート３１は、低抵抗率な金属材料、合金等のような導電性材料からなり、より望ましくはクロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

ゲート絶縁膜３２は、酸化珪素、窒化珪素等の絶縁体を絶縁性透明基板２上にべた一面に成膜したものである。

半導体膜３３は、アモルファスシリコン又はポリシリコンからなるものである。

不純物半導体膜３５及び不純物半導体膜３６は、シリコン等の半導体に不純物（例えば、Ｇａ）をドープしたものである。

チャネル保護膜３４は、酸化珪素、窒化珪素等の絶縁体から形成されたものであり、不純物半導体膜３５及び不純物半導体膜３６のパターニングの際にエッチャントから半導体膜３３を保護するものである。

ソース３７及びドレイン３８は、低抵抗率な金属材料、合金等のような導電性材料からなり、より望ましくはクロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

薄膜トランジスタ５は絶縁膜３９によって被覆されている。絶縁膜３９は、酸化珪素、窒化珪素等の絶縁体をべた一面に成膜したものであり、複数の薄膜トランジスタ５をまとめて被覆している。

図２及び図３に示すように、行方向に一列に配列された複数の薄膜トランジスタ５のゲート３１は、共通のゲートライン３と一体形成されている。何れのゲート３１及び何れのゲートライン３も、絶縁性透明基板２上にべた一面に成膜された導電性膜（以下、この導電性膜をゲート膜と称する。）をパターニングすることによって形成されたものである。なお、図１に示した短絡用配線１０は、ゲート膜のパターニングによってゲート３１及びゲートライン３と同時にパターニングされたものである。

列方向に一列に配列された複数の薄膜トランジスタ５のドレイン３８は、共通のデータライン４と一体形成されている。何れのドレイン３８、何れのソース３７及び何れのデータライン４も、不純物半導体膜３５，３６を被覆するようにべた一面に成膜された導電性膜（以下、この導電性膜をドレイン膜と称する。）をパターニングすることによって形成されたものである。なお、図１に示した短絡用配線１１は、ドレイン膜のパターニングによってソース３７、ドレイン３８及びデータライン４と同時に形成されたものであり、短絡用配線１１と短絡用配線１０との交差部においてコンタクトホールがゲート絶縁膜３２に形成され、そのコンタクトホールを介して短絡用配線１１と短絡用配線１０が接続されている。

図２及び図３に示すように、ゲート絶縁膜３２上には、複数の画素電極６がマトリクス状に配列されている。これら画素電極６は、ゲート絶縁膜３２上にべた一面に成膜された透明導電性膜をパターニングすることによって形成されたものである。画素電極６は、酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、ＩＴＯ、亜鉛ドープ酸化インジウム、ＣＴＯ）からなる。これら画素電極６も絶縁膜３９によってまとめて被覆されている。本実施形態においては、ソース３７が画素電極６に接続され、ドレイン３８がデータライン４と一体形成されているが、逆にドレイン３８が画素電極６に接続され、ソース３７がデータライン４と一体形成されていても良い。

図２に示すように、隣り合うゲートライン３の間にはキャパシタライン４１が行方向に延在し、ゲートライン３とキャパシタライン４１が交互に配列されている。これらキャパシタライン４１は、ゲート膜のパターニングによってゲート３１及びゲートライン３と同時にパターニングされたものである。また、キャパシタライン４１は行方向に一列に配列された複数の画素電極６と重なるように幅広に設けられており、キャパシタライン４１の幅広となった部分と画素電極６がゲート絶縁膜３２を挟んで対向することでキャパシタが形成されている。キャパシタライン４１の右端部と短絡用配線１１が重なる箇所において、コンタクトホール４２がゲート絶縁膜３２に形成され、キャパシタライン４１と短絡用配線１１がコンタクトホール４２を介して接続されている。

短絡用配線１１の右方であってゲートライン３の右端部において、コンタクトホール４３がゲート絶縁膜３２に形成され、保護素子９の一方の電極９１がコンタクトホール４３を介してゲートライン３に接続されている。保護素子９の他方の電極９２は短絡用配線１１と一体形成され、電極９２と電極９１との間に抵抗体９３が接続されている。保護素子９の電極９１及び電極９２も、ドレイン膜のパターニングによってソース３７、ドレイン３８及びデータライン４と同時に形成されたものである。また、抵抗体９３は、薄膜トランジスタ５の半導体膜３３のもとなるべた一面の半導体膜をパターニングすることによって半導体膜３３と同時に形成されたものである。なお、データライン４に接続された保護素子７の両電極のうち一方の電極はデータライン４と一体形成されており、他方の電極はデータライン４とは別体であるがデータライン４と同時に形成されたものであり、その他方の電極がコンタクトホールを介して短絡用配線１０に接続され、保護素子７の抵抗体は半導体膜３３と同時に形成されたものである。

図２及び図４に示すように、短絡用配線１１の右方においては、複数の引き回し配線２１ａが絶縁性透明基板２上に形成されている。引き回し配線２１ａは、ゲートライン３ａと一体形成されており、ゲート膜のパターニングよりゲート３１及びゲートライン３と同時に形成されたものである。また、短絡用配線１１の右方においては、複数の引き回し配線２１ｂがゲート絶縁膜３２上に形成されている。引き回し配線２１ｂは、保護素子９の電極９１と一体形成されており、ドレイン膜のパターニングによりソース３７、ドレイン３８及びデータライン４と同時に形成されたものである。

図４に示すように、引き回し配線２１ａと引き回し配線２１ｂが別層であり、平面視して引き回し配線２１ａと引き回し配線２１ｂが重なった状態で形成されている。表示領域の右方において引き回し配線２１ａと引き回し配線２１ｂが重なった状態となっているから、表示領域の右方の非表示領域の左右幅を狭くすることができる。

図４のように平面視して引き回し配線２１ａと引き回し配線２１ｂが完全に重なっているのではなく、図５に示すように引き回し配線２１ａと引き回し配線２１ｂが部分的に重なるようにしても良い。引き回し配線２１ａと引き回し配線２１ｂが部分的に重なった場合においても、表示領域の右方の非表示領域の左右幅を狭くすることができ、更に引き回し配線２１ａと引き回し配線２１ｂとの間の寄生容量を減らすことができる。

また、図６に示すように、平面視して隣り合う引き回し配線２１ａの間に引き回し配線２１ｂが配置され、引き回し配線２１ａと引き回し配線２１ｂが重ならずに互い違いに配列されても良い。平面視して引き回し配線２１ａと引き回し配線２１ｂが重ならずに互い違いに配列された場合においても、表示領域の右方の非表示領域の左右幅を狭くすることができ、更に引き回し配線２１ａと引き回し配線２１ｂとの間の寄生容量をより一層減らすことができる。

図２に示すように、絶縁膜３９上には、矩形枠状のシール８１が表示領域を囲繞するように形成されている。このシール８１は、トランジスタアレイパネル１と対向基板を対向させた場合においてトランジスタアレイパネル１と対向基板との間に挟持された液晶を封止するものであり、トランジスタアレイパネル１と対向基板との間に液晶が封止されることで液晶ディスプレイパネルが構成される。なお、対向基板には、カラーフィルタ、ブラックマトリックス、透明対向電極、配向膜等が形成されている。

次に、トランジスタアレイパネル１の製造方法について説明する。
まず、気相成長法（スパッタリング法、ＣＶＤ法、ＰＶＤ法等）によって絶縁性透明基板２にゲート膜をべた一面に成膜し、フォトリソグラフィー法及びエッチング法によってゲート膜をパターニングする。これにより、複数のゲートライン３、複数の薄膜トランジスタ５のゲート３１、複数のキャパシタライン４１、複数の引き回し配線２１ａ及び短絡用配線１０を同時に形成する。ここで、引き回し配線２１ａについては奇数行目のゲートライン３ａと一体形成する。

次に、気相成長法によって絶縁性透明基板２上にゲート絶縁膜３２をべた一面に成膜し、ゲート絶縁膜３２により複数のゲートライン３、複数の薄膜トランジスタ５のゲート３１、複数のキャパシタライン４１、複数の引き回し配線２１ａ及び短絡用配線１０を被覆する。

次に、気相成長法によってゲート絶縁膜３２上にべた一面の半導体膜を成膜し、フォトリソグラフィー法及びエッチング法によってその半導体膜をパターニングする。これにより、複数の薄膜トランジスタ５の半導体膜３３、複数の保護素子９の抵抗体９３、複数の保護素子７の抵抗体を形成する。

次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、複数の薄膜トランジスタ５のチャネル保護膜３４を形成する。

次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、複数の薄膜トランジスタ５の不純物半導体膜３５，３６を形成する。

次に、気相成長法、フォトリソグラフィー法、エッチング法を順に行うことによって、複数の画素電極６を形成する。

次に、ゲート絶縁膜３２のうち各キャパシタライン４１の右端部に重なる部分にコンタクトホール４２を形成し、更に、ゲート絶縁膜３２のうち各ゲートライン３の右端部に重なる部分にコンタクトホール４３を形成する。

次に、気相成長法によってゲート絶縁膜３２上にドレイン膜をべた一面に成膜すると、コンタクトホール４２及びコンタクトホール４３にドレイン膜が埋まり、その後フォトリソグラフィー法及びエッチング法によってドレイン膜をパターニングする。これにより、短絡用配線１１、複数のデータライン４、複数の薄膜トランジスタ５のドレイン３８及びソース３７、複数の保護素子９の電極９１及び電極９２、複数の保護素子７の電極並びに複数の引き回し配線２１ｂを同時に形成する。ここで、引き回し配線２１ｂについては、コンタクトホール４３を介して偶数行目のゲートライン３ｂに接続される。

次に、気相成長法によりゲート絶縁膜３２上に絶縁膜３９をべた一面に成膜し、短絡用配線１０、複数のデータライン４、複数の薄膜トランジスタ５のドレイン３８及びソース３７、複数の保護素子９の電極９１及び電極９２、複数の保護素子７の電極並びに複数の引き回し配線２１ｂを絶縁膜３９により被覆する。

次に、絶縁膜３９のうち各データライン４の下端部及び各引き回し配線２１ｂの下端部に重なる部分にコンタクトホールを形成し、各データライン４のデータ端子８及び各引き回し配線２１ｂのアドレス端子２２ｂを露出させる。また、絶縁膜３９及びゲート絶縁膜３２のうち引き回し配線２１ａの下端部に重なる部分にコンタクトホールを形成し、各引き回し配線２１ａのアドレス端子２２ａを露出させる。

製造したトランジスタアレイパネル１に配向膜を形成し、トランジスタアレイパネル１と対向基板を対向させ、トランジスタアレイパネル１と対向基板との間に液晶を挟んで、液晶をシール８１により封止すれば、液晶ディスプレイパネルが出来上がる。

なお、上記実施形態では、奇数行目のゲートライン３ａに接続される引き回し配線２１ａをゲート膜から形成し、偶数行目のゲートライン３ｂに接続される引き回し配線２１ｂをドレイン膜から形成したが、逆に奇数行目のゲートライン３ａに接続される引き回し配線２１ａをドレイン膜から形成し、偶数行目のゲートライン３ｂに接続される引き回し配線２１ｂをゲート膜から形成しても良い。あるいは、上記実施形態では、ゲートライン３を奇数行目の群と偶数行目の群の２つの群に分けたが、分け方はこれに限るものではなく、全てのゲートライン３が２つの群に分かれていればよく、例えば、隣接するゲートライン３を同じ群に含めてもよい。

また、上記実施形態では、薄膜トランジスタ５は、ゲート３１がソース３７及びドレイン３８の下方にゲート絶縁膜３２を介して形成されるボトムゲート型としたが、ゲート３１がソース３７及びドレイン３８の上方にゲート絶縁膜３２を介して形成されるトップゲート型としてもよい。この場合、絶縁性透明基板２上にデータライン４及びドレイン膜から形成される引き回し配線２１ｂを形成し、その上にゲート絶縁膜３２を成膜し、ゲート絶縁膜３２上にゲートライン３及びゲート膜から形成される引き回し配線２１ａを形成する。上記何れの変形例においても、本実施例と同様に、短絡用配線１１の右方において引き回し配線２１ａ、引き回し配線２１ｂが重なって、あるいは重ならずに積層されているので、表示領域の右方非表示領域の左右幅を狭くすることができる。

〔第２の実施の形態〕
第２実施形態におけるトランジスタアレイパネル１０１について図７〜図９を用いて説明する。図７は、トランジスタアレイパネル１０１の等価回路図であり、図８は、トランジスタアレイパネル１０１の右縁部を示した平面図であり、図９は、図８の切断線IX−IXに沿った面の矢視断面図である。以下の説明において、トランジスタアレイパネル１０１については、第１実施形態におけるトランジスタアレイパネル１の何れかの部分に対応する部分に対して下二桁共通数字を付す。

トランジスタアレイパネル１０１の表示領域については、第１実施形態のトランジスタアレイパネル１の表示領域と同じように構成されている。即ち、薄膜トランジスタ１０５、画素電極１０６、ゲートライン１０３、データライン１０４、キャパシタライン１４１のパターニング及び材料は、それぞれ薄膜トランジスタ５、画素電極６、ゲートライン３、データライン４、キャパシタライン４１のパターニング及び材料と同じである。更に、表示領域の周囲については、保護素子１０９、保護素子１０７、短絡用配線１１０、短絡用配線１１１のパターニング及び材料は、それぞれ保護素子９、保護素子７、短絡用配線１０、短絡用配線１１のパターニング及び材料と同じである。

そして、表示領域の右方については、第１実施形態では、奇数行目のゲートライン３ａと一体となった引き回し配線２１ａがゲート膜から形成されたものであり、偶数行目のゲートライン３ｂに接続された引き回し配線２１ｂがドレイン膜から形成されたものであった。それに対して、第２実施形態では、ｎを任意の自然数とした場合、複数のゲートライン１０３のうち（３×ｎ−２）行目のゲートライン１０３（以下、（３×ｎ−２）行目のゲートライン１０３の符号を１０３ａとする。）に接続された引き回し配線１２１ａがゲート膜から形成されたものであり、（３×ｎ−１）行目のゲートライン１０３（以下、（３×ｎ−１）行目のゲートライン１０３の符号を１０３ｂとする。）に接続された引き回し配線１２１ｂがドレイン膜から形成されたものであり、（３×ｎ）行目のゲートライン１０３（以下、（３×ｎ）行目のゲートライン１０３の符号を１０３ｃとする。）に接続された引き回し配線１２１ｃがゲート膜及びドレイン膜とは別のメタル膜から形成されたものである。

引き回し配線１２１ａ、引き回し配線１２１ｂ、引き回し配線１２１ｃは何れも短絡用配線１１１の右方において列方向に延在している。また、引き回し配線１２１ａは、ゲートライン１０３ａと一体形成されており、引き回し配線１２１ｂは、ゲート絶縁膜１３２を貫通したコンタクトホール１４３を介してゲートライン１０３ｂに接続されている。引き回し配線１２１ｃは、絶縁膜１３９上に形成されており、ゲート絶縁膜１３２及び絶縁膜１３９を貫通したコンタクトホール１４４を介してゲートライン１０３ｃに接続されている。

図９に示すように、引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが重なっている。表示領域の右方において引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが重なった状態となっているから、表示領域の右方の非表示領域の左右幅を狭くすることができる。

図９に示すように引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが完全に重なっているのではなく、図１０に示すように引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが部分的に重なるようにしても良い。引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが部分的に重なった場合においても、表示領域の右方の非表示領域の左右幅を狭くすることができ、更に引き回し配線１２１ａ、引き回し配線１２１ｂ、引き回し配線１２１ｃの間の寄生容量を減らすことができる。

また、図１１に示すように、隣り合う引き回し配線１２１ａの間に引き回し配線１２１ｂ及び引き回し配線１２１ｃが配置され、隣り合う引き回し配線１２１ｂの間に引き回し配線１２１ａ及び引き回し配線１２１ｃが配置され、隣り合う引き回し配線１２１ｃの間に引き回し配線１２１ａ及び引き回し配線１２１ｂが配置され、引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが重ならずに互い違いに配列しても良い。引き回し配線１２１ａと引き回し配線１２１ｂと引き回し配線１２１ｃが重ならずに互い違いに配列した場合においても、表示領域の右方の非表示領域の左右幅を狭くすることができ、更に引き回し配線１２１ａ、引き回し配線１２１ｂ、引き回し配線１２１ｃの間の寄生容量をより一層減らすことができる。

なお、図９〜図１１の何れの場合でも、絶縁膜１３９上にパッシベーション膜１５０がべた一面に成膜され、パッシベーション膜１５０によって引き回し配線１２１ｃが被覆されている。

次に、トランジスタアレイパネル１０１の製造方法について説明する。
まず、絶縁性透明基板１０２にゲート膜をべた一面に成膜し、そのゲート膜をパターニングすることによって、複数のゲートライン１０３、複数の薄膜トランジスタ１０５のゲート１３１、複数のキャパシタライン１４１、複数の引き回し配線１２１ａ及び短絡用配線１１０を同時に形成する。ここで、引き回し配線１２１ａについては（３×ｎ−２）行目のゲートライン１０３ａと一体形成する。

次に、絶縁性透明基板１０２上にゲート絶縁膜１３２をべた一面に成膜する。
次に、複数の薄膜トランジスタ１０５の半導体膜１３３、複数の保護素子１０９の抵抗体１９３、複数の保護素子１０７の抵抗体を形成する。
次に、複数の薄膜トランジスタ１０５のチャネル保護膜１３４を形成する。
次に、複数の薄膜トランジスタ１０５の不純物半導体膜１３５，１３６を形成する。
次に、複数の画素電極１０６を形成する。

次に、ゲート絶縁膜１３２のうち各キャパシタライン１４１の右端部に重なる部分にコンタクトホール１４２を形成し、更に、ゲート絶縁膜１３２のうち各ゲートライン１０３の右端部に重なる部分にコンタクトホール１４３を形成する。

次に、ゲート絶縁膜１３２上にドレイン膜をべた一面に成膜し、ドレイン膜をパターニングすることにより、短絡用配線１１１、複数のデータライン１０４、複数の薄膜トランジスタ１０５のドレイン１３８及びソース１３７、複数の保護素子１０９の電極１９１及び電極１９２、複数の保護素子１０７の電極並びに複数の引き回し配線１２１ｂを同時に形成する。ここで、引き回し配線１２１ｂについては、コンタクトホール１４３を介して（３×ｎ−１）行目のゲートライン１０３ｂに接続される。

次に、ゲート絶縁膜１３２上に絶縁膜１３９をべた一面に成膜する。

次に、ゲート絶縁膜１３２及び絶縁膜１３９のうち各ゲートライン１０３の右端部に重なる部分にコンタクトホール１４４を形成する。

次に、クロム、クロム合金、アルミ、アルミ合金等からなるメタル膜を絶縁膜１３９上にべた一面に成膜し、そのメタル膜をパターニングすることにより、複数の引き回し配線１２１ｃを形成する。ここで、引き回し配線１２１ｃについては、コンタクトホール１４４を介して（３×ｎ）行目のゲートライン１０３ｃに接続される。

次に、絶縁膜１３９上にパッシベーション膜１５０をべた一面に成膜する。

次に、パッシベーション膜１５０のうち各引き回し配線１２１ｃの下端部に重なる部分にコンタクトホールを形成し、各引き回し配線１２１ｃのアドレス端子１２２ｃを露出させる。また、パッシベーション膜１５０及び絶縁膜１３９のうち各データライン１０４の下端部及び各引き回し配線１２１ｂに重なる部分にコンタクトホールを形成し、各データライン１０４のデータ端子１０８及び各引き回し配線１２１ｂのアドレス端子１２２ｂを露出させる。また、パッシベーション膜１５０、絶縁膜１３９及びゲート絶縁膜１３２のうち引き回し配線１２１ａの下端部に重なる部分にコンタクトホールを形成し、各引き回し配線１２１ａのアドレス端子１２２ａを露出させる。

製造したトランジスタアレイパネル１０１に配向膜を形成し、トランジスタアレイパネル１０１と対向基板を対向させ、トランジスタアレイパネル１０１と対向基板との間に液晶を挟んで、液晶をシール１８１により封止すれば、液晶ディスプレイパネルが出来上がる。

なお、上記実施形態では、（３×ｎ−２）行目のゲートライン１０３ａに接続される引き回し配線１２１ａをゲート膜から形成し、（３×ｎ−１）行目のゲートライン１０３ｂに接続される引き回し配線１２１ｂをドレイン膜から形成し、（３×ｎ）行目のゲートライン１０３ｃに接続される引き回し配線１２１ｃをメタル膜から形成したが、引き回し配線１２１ａ、引き回し配線１２１ｂ、引き回し配線１２１ｃのうち何れか一つをゲート膜から形成し、ゲート膜から形成した引き回し配線と異なる引き回し配線のうち何れか一つをドレイン膜から形成し、ゲート膜若しくはドレイン膜から形成した引き回し配線と異なる引き回し配線をメタル膜から形成しても良い。あるいは、上記実施形態では、ゲートライン１０３を（３×ｎ−２）行目の群と（３×ｎ−１）行目の群と（３×ｎ）行目の群の３つの群に分けたが、分け方はこれに限るものではなく、全てのゲートライン１０３が３つの群に分かれていればよく、例えば、隣接するゲートライン１０３を同じ群に含めてもよい。

また、上記実施形態では、引き回し配線１２１ｃをゲート絶縁膜１３２上に成膜された絶縁膜１３９上に形成したが、引き回し配線１２１ｃを絶縁性透明基板１０２上に形成し、絶縁性透明基板１０２上に引き回し配線１２１ｃを被覆してべた一面に絶縁膜１３９を成膜し、絶縁膜１３９上にゲートライン１０３及びゲート１３１を形成し、絶縁膜１３９上にゲートライン１０３及びゲート１３１を被覆してべた一面にゲート絶縁膜１３２を成膜し、ゲート絶縁膜１３２上にデータライン１０４、ドレイン１３８及びソース１３７を形成してもよく、あるいは、ゲートライン１０３及びゲート１３１を被覆してべた一面に成膜されたゲート絶縁膜１３２上に引き回し配線１２１ｃを形成し、ゲート絶縁膜１３２上に引き回し配線１２１ｃを被覆してべた一面に絶縁膜１３９を成膜し、絶縁膜１３９上にデータライン１０４、ドレイン１３８及びソース１３７を形成してもよい。更には、薄膜トランジスタ１０５は、ゲート１３１がソース１３７及びドレイン１３８の上方にゲート絶縁膜１３２を介して形成されるトップゲート型としてもよい。

更には、上記実施形態では、ゲートラインを３つの群に分けたが、これに限るものではなく、ゲートラインを４つ以上の群に分けてもよい。この場合、絶縁性透明基板１０２とパッシベーション膜１５０との間に一つ以上の別の絶縁膜を成膜し、絶縁性透明基板１０２、ゲート絶縁膜１３２、絶縁膜１３９及びこの一つ以上の別の絶縁膜の上に引き回し配線１２１を形成し、それぞれの層に形成された引き回し配線１２１と、これらの層のうち何れか一つの層に形成されたゲートライン１０３を１対１対応させて接続すればよい。上記何れの変形例においても、本実施例と同様に、短絡用配線１１１の右方において引き回し配線が複数の異なる層に形成されており、異なる層に形成された引き回し配線が重なって、あるいは重ならずに積層されているので、表示領域の右方非表示領域の左右幅を狭くすることができる。

〔第３の実施の形態〕
第３実施形態におけるトランジスタアレイパネル２０１について図１２〜図１４を用いて説明する。図１２は、トランジスタアレイパネル２０１の等価回路図であり、図１３は、トランジスタアレイパネル２０１の右縁部を示した平面図であり、図１４は、図１３の切断線XIV−XIVに沿った面の矢視断面図である。以下の説明において、トランジスタアレイパネル２０１については、第１実施形態におけるトランジスタアレイパネル１の何れかの部分に対応する部分に対して下二桁共通数字を付す。

第３実施形態におけるトランジスタアレイパネル２０１の薄膜トランジスタ２０５、画素電極２０６、ゲートライン２０３、データライン２０４、キャパシタライン２４１、保護素子２０９、保護素子２０７、短絡用配線２１０、短絡用配線２１１のパターニング及び材料は、それぞれ第１実施形態のトランジスタアレイパネル１の薄膜トランジスタ５、画素電極６、ゲートライン３、データライン４、キャパシタライン４１、保護素子９、保護素子７、短絡用配線１０、短絡用配線１１のパターニング及び材料と同じである。

また、第１実施形態においては、引き回し配線２１ａ及び引き回し配線２１ｂが表示領域の右方に形成されており、引き回し配線２１ａがゲート膜から形成されたものであり、引き回し配線２１ｂがドレイン膜から形成されたものであった。それに対して、第３実施形態においては、図１２〜図１４に示すように、複数の引き回し配線２２１が表示領域内において列方向に延在しており、複数の引き回し配線２２１がゲート膜及びドレイン膜とは別のメタル膜から形成されたものである。

引き回し配線２２１は絶縁膜２３９上に形成され、引き回し配線２２１はデータライン２０４に対して平行に設けられている。一本のデータライン２０４につき一本の引き回し配線２２１が絶縁膜２３９を挟んで対向し、平面視して一本の引き回し配線２２１につき一本のデータライン２０４が重なっている。

一本の引き回し配線２２１につき一本のゲートライン２０３が接続されている。具体的には、引き回し配線２２１とそれに対応するゲートライン２０３の交差部近傍においては、引き回し配線２２１が幅広に設けられ、平面視してその幅広の部分が薄膜トランジスタ２０５のゲート２３１に重なり、コンタクトホール２４５がゲート絶縁膜２３２及び絶縁膜２３９をそのゲート２３１まで貫通し、引き回し配線２２１がそのコンタクトホール２４５を通じて薄膜トランジスタ２０５のゲート２３１に接している。これにより、引き回し配線２２１がそれに対応するゲートライン２０３にゲート２３１を介して接続されている。

引き回し配線２２１の下端部がアドレス端子２２２となり、アドレス端子２２２が短絡用配線２１０よりも下側にあり、複数のアドレス端子２２２が絶縁性透明基板２０２の下辺に沿って一列に配列されている。また、これら引き回し配線２２１は、絶縁膜２３９上にべた一面に形成されたパッシベーション膜２５０によって被覆されている。

トランジスタアレイパネル２０１の製造方法について説明する。
まず、絶縁性透明基板２０２にゲート膜をべた一面に成膜し、そのゲート膜をパターニングすることによって、複数のゲートライン２０３、複数の薄膜トランジスタ２０５のゲート２３１、複数のキャパシタライン２４１及び短絡用配線２１０を同時に形成する。

次に、絶縁性透明基板２０２上にゲート絶縁膜２３２をべた一面に成膜する。
次に、複数の薄膜トランジスタ２０５の半導体膜２３３、複数の保護素子２０９の抵抗体２９３、複数の保護素子２０７の抵抗体を形成する。
次に、複数の薄膜トランジスタ２０５のチャネル保護膜２３４を形成する。
次に、複数の薄膜トランジスタ２０５の不純物半導体膜２３５，２３６を形成する。
次に、複数の画素電極２０６を形成する。

次に、ゲート絶縁膜２３２のうち各キャパシタライン２４１の右端部に重なる部分にコンタクトホール２４２を形成し、ゲート絶縁膜２３２のうち各ゲートライン２０３の右端部に重なる部分にコンタクトホール２４３を形成する。

次に、ゲート絶縁膜２３２上にドレイン膜をべた一面に成膜し、ドレイン膜をパターニングすることにより、短絡用配線２１１、複数のデータライン２０４、複数の薄膜トランジスタ２０５のドレイン２３８及びソース２３７、複数の保護素子２０９の電極２９１及び電極２９２並びに複数の保護素子２０７の電極を同時に形成する。

次に、ゲート絶縁膜２３２上に絶縁膜２３９をべた一面に成膜する。

次に、１本のゲートライン２０３につき１つのコンタクトホール２４５を絶縁膜２３９及びゲート絶縁膜２３９に貫通させる。

次に、クロム、クロム合金、アルミ、アルミ合金等からなるメタル膜を絶縁膜２３９上にべた一面に成膜し、そのメタル膜をパターニングすることにより、複数の引き回し配線２２１を形成する。ここで、引き回し配線２２１は、それに対応するコンタクトホール２４５を介してゲートライン２０３に接続される。

次に、絶縁膜２３９上にパッシベーション膜２５０をべた一面に成膜する。

次に、パッシベーション膜２５０のうち各引き回し配線２２１の下端部に重なる部分にコンタクトホールを形成し、各引き回し配線２２１のアドレス端子２２２を露出させる。また、パッシベーション膜２５０及び絶縁膜２３９のうち各データライン２０４の下端部に重なる部分にコンタクトホールを形成し、各データライン２０４のデータ端子２０８を露出させる。

製造したトランジスタアレイパネル２０１に配向膜を形成し、トランジスタアレイパネル２０１と対向基板を対向させ、トランジスタアレイパネル２０１と対向基板との間に液晶を挟んで、液晶をシール２８１により封止すれば、液晶ディスプレイパネルが出来上がる。

本実施形態では、引き回し配線２２１が表示領域に形成されているから、表示領域の左右の非表示領域の左右幅を狭くすることができる。更に、引き回し配線２２１がデータライン２０４に重なっているから、このトランジスタアレイパネル２０１を用いた液晶ディスプレイパネルの開口率が向上する。

尚、上記実施形態では、引き回し配線２２１をゲート絶縁膜２３２上に成膜された絶縁膜２３９上に形成したが、引き回し配線２２１を絶縁性透明基板２０２上に形成し、絶縁性透明基板２０２上に引き回し配線２２１を被覆してべた一面に絶縁膜２３９を成膜し、絶縁膜２３９上にゲートライン２０３及びゲート２３１を形成し、絶縁膜２３９上にゲートライン２０３及びゲート２３１を被覆してべた一面にゲート絶縁膜２３２を成膜し、ゲート絶縁膜２３２上にデータライン２０４、ドレイン２３８及びソース２３７を形成してもよい。更には、薄膜トランジスタ２０５は、ゲート２３１がドレイン２３８及びソース２３７の上方にゲート絶縁膜２３２を介して形成されるトップゲート型としてもよい。

また、上記実施形態では、引き回し配線２２１を絶縁膜２３９上にのみ形成したが、絶縁性透明基板２０２とパッシベーション膜２５０との間に一つ以上の別の絶縁膜を成膜し、絶縁性透明基板２０２、ゲート絶縁膜２３２、絶縁膜２３９及びこの一つ以上の別の絶縁膜の上面のうち、ゲートライン２０３若しくはデータライン２０４が形成された面と異なる二つ以上の面に引き回し配線２２１を形成し、それぞれの面に形成された引き回し配線２２１と、ゲートライン２０３を１対１対応させて接続してもよい。上記何れの変形例においても、本実施例と同様に、引き回し配線２２１がデータライン２０３上に重なって形成されているので、表示領域の左右の非表示領域の左右幅を狭くすることができる。

〔第４の実施の形態〕
第４実施形態におけるトランジスタアレイパネル３０１について図１５〜図１７を用いて説明する。図１５は、トランジスタアレイパネル３０１の等価回路図であり、図１６は、トランジスタアレイパネル３０１の右縁部を示した平面図であり、図１７は、図１６の切断線XVII−XVIIに沿った面の矢視断面図である。以下の説明において、トランジスタアレイパネル３０１については、第３実施形態におけるトランジスタアレイパネル２０１の何れかの部分に対応する部分に対して下二桁共通数字を付す。

第４実施形態におけるトランジスタアレイパネル３０１の薄膜トランジスタ３０５、画素電極３０６、ゲートライン３０３、データライン３０４、キャパシタライン３４１、保護素子３０９、保護素子３０７、短絡用配線３１０、短絡用配線３１１のパターニング及び材料は、それぞれ第３実施形態のトランジスタアレイパネル２０１の薄膜トランジスタ２０５、画素電極２０６、ゲートライン２０３、データライン２０４、キャパシタライン２４１、保護素子２０９、保護素子２０７、短絡用配線２１０、短絡用配線２１１のパターニング及び材料と同じである。

また、第３実施形態においては、表示領域内で引き回し配線２２１がそれに対応するゲートライン２０３に接続していた。それに対して、第４実施形態においては、図１５〜図１７に示すように、表示領域の右方の非表示領域で引き回し配線３２１がそれに対応するゲートライン３０３に接続している。

引き回し配線３２１の一部は表示領域内においてデータライン３０４に重なるよう列方向に延在しているが、対応するゲートライン３０３に交差する箇所で引き回し配線３２１が直角に屈曲している。この引き回し配線３２１は、屈曲部から右端部にかけてゲートライン３０３と重なっている。従って、引き回し配線３２１は、平面視してＬ字状に形成されている。

引き回し配線３２１の右端部は、短絡用配線３１１よりも右方に延出している。各引き回し配線３２１の右端部において、コンタクトホール３４５が絶縁膜３３９及びゲート絶縁膜３３２を貫通し、ゲートライン３０３にまで通じている。引き回し配線３２１の右端部が、それに対応するゲートライン３０３の右端部にコンタクトホール３４５を介して接続している。

トランジスタアレイパネル３０１の製造方法について説明する。
まず、絶縁性透明基板３０２にゲート膜をべた一面に成膜し、そのゲート膜をパターニングすることによって、複数のゲートライン３０３、複数の薄膜トランジスタ３０５のゲート３３１、複数のキャパシタライン３４１及び短絡用配線３１０を同時に形成する。

次に、絶縁性透明基板３０２上にゲート絶縁膜３３２をべた一面に成膜する。
次に、複数の薄膜トランジスタ３０５の半導体膜３３３、複数の保護素子３０９の抵抗体３９３、複数の保護素子３０７の抵抗体を形成する。
次に、複数の薄膜トランジスタ３０５のチャネル保護膜３３４を形成する。
次に、複数の薄膜トランジスタ３０５の不純物半導体膜３３５，３３６を形成する。
次に、複数の画素電極３０６を形成する。

次に、ゲート絶縁膜３３２のうち各キャパシタライン３４１の右端部に重なる部分にコンタクトホール３４２を形成し、ゲート絶縁膜３３２のうち各ゲートライン３０３の右端部に重なる部分にコンタクトホール３４３を形成する。

次に、ゲート絶縁膜３３２上にドレイン膜をべた一面に成膜し、ドレイン膜をパターニングすることにより、短絡用配線３１１、複数のデータライン３０４、複数の薄膜トランジスタ３０５のドレイン３３８及びソース３３７、複数の保護素子３０９の電極３９１及び電極３９２並びに複数の保護素子３０７の電極を形成する。

次に、ゲート絶縁膜３３２上に絶縁膜３３９をべた一面に成膜する。

次に、絶縁膜３３９及びゲート絶縁膜３３２のうち各ゲートライン３０３の右端部に重なる部分に、コンタクトホール３４５を形成する。

次に、クロム、クロム合金、アルミ、アルミ合金等からなるメタル膜を絶縁膜３３９上にべた一面に成膜し、そのメタル膜をパターニングすることにより、複数の引き回し配線３２１を形成する。ここで、引き回し配線３２１は、コンタクトホール３４５を介してそれに対応するゲートライン３０３に接続される。

次に、絶縁膜３３９上にパッシベーション膜３５０をべた一面に成膜する。

次に、パッシベーション膜３５０のうち各引き回し配線３２１の下端部に重なる部分にコンタクトホールを形成し、各引き回し配線３２１のアドレス端子３２２を露出させる。また、パッシベーション膜３５０及び絶縁膜３３９のうち各データライン３０４の下端部に重なる部分にコンタクトホールを形成し、各データライン３０４のデータ端子３０８を露出させる。

製造したトランジスタアレイパネル３０１に配向膜を形成し、トランジスタアレイパネル３０１と対向基板を対向させ、トランジスタアレイパネル３０１と対向基板との間に液晶を挟んで、液晶をシール３８１により封止すれば、液晶ディスプレイパネルが出来上がる。

本実施形態では、引き回し配線３２１が表示領域に形成されているから、表示領域の左右の非表示領域の左右幅を狭くすることができる。更に、引き回し配線３２１がゲートライン３０３及びデータライン３０４に重なっているから、このトランジスタアレイパネル３０１を用いた液晶ディスプレイパネルの開口率が向上する。更に、コンタクトホール３４５が表示領域の右方に形成されているから、第３実施形態のトランジスタアレイパネル２０１の開口率よりも、このトランジスタアレイパネル３０１の開口率が高い。

尚、上記実施形態では、引き回し配線３２１ｃをゲート絶縁膜３３２上に成膜された絶縁膜３３９上に形成したが、引き回し配線３２１ｃを絶縁性透明基板３０２上に形成し、絶縁性透明基板３０２上に引き回し配線３２１ｃを被覆してべた一面に絶縁膜３３９を成膜し、絶縁膜３３９上にゲートライン３０３及びゲート３３１を形成し、絶縁膜３３９上にゲートライン３０３及びゲート３３１を被覆してべた一面にゲート絶縁膜３３２を形成してもよく、あるいは、ゲートライン３０３及びゲート３３１を被膜してべた一面に成膜されたゲート絶縁膜３３２上に引き回し配線３２１ｃを形成し、ゲート絶縁膜３３２上に引き回し配線３２１ｃを被覆してべた一面に絶縁膜３３９を成膜し、絶縁膜３３９上にデータライン３０４、ドレイン３３８及びソース３３７を形成してもよい。更には、薄膜トランジスタは、ゲート３３１がソース３３７及びドレイン３３８の上方にゲート絶縁膜３３２を介して形成されるトップゲート型としてもよい。

また、上記実施形態では、引き回し配線３２１を絶縁膜３３９上にのみ形成したが、絶縁性透明基板３０２とパッシベーション膜３５０との間に一つ以上の別の絶縁膜を成膜し、絶縁性透明基板３０２、ゲート絶縁膜３３２、絶縁膜３３９及びこの一つ以上の別の絶縁膜の上面のうち、ゲートライン３０３若しくはデータライン３０４が形成された面と異なる二つ以上の面に引き回し配線３２１を形成し、それぞれの面に形成された引き回し配線３２１と、ゲートライン３０３を１対１対応させて接続してもよい。上記何れの変形例においても、本実施例と同様に、引き回し配線３２１がゲートライン３０３及びデータライン３０４に重なって形成されているので、表示領域の左右の非表示領域の左右幅を狭くすることができる。

第１実施形態におけるトランジスタアレイパネル１の等価回路図である。 トランジスタアレイパネル１の右縁部を示した平面図である。 図２の切断線III−IIIに沿った面の矢視断面図である。 図２の切断線IV−IVに沿った面の矢視断面図である。 変形例における図２の切断線IV−IVに沿った面の矢視断面図である。 別の変形例における図２の切断線IV−IVに沿った面の矢視断面図である。 第２実施形態におけるトランジスタアレイパネル１０１の等価回路図である。 トランジスタアレイパネル１０１の右縁部を示した平面図である。 図８の切断線IX−IXに沿った面の矢視断面図である。 変形例における図８の切断線IX−IXに沿った面の矢視断面図である。 別の変形例における図８の切断線IX−IXに沿った面の矢視断面図である。 第３実施形態におけるトランジスタアレイパネル２０１の等価回路図である。 トランジスタアレイパネル２０１の右縁部を示した平面図である。 図１３の切断線XIV−XIVに沿った面の矢視断面図である。 第４実施形態におけるトランジスタアレイパネル３０１の等価回路図である。 トランジスタアレイパネル３０１の右縁部を示した平面図である。 図１６の切断線XVII−XVIIに沿った面の矢視断面図である。 従来のトランジスタアレイパネル９０１の概略平面図である。

符号の説明

１、１０１、２０１、３０１ トランジスタアレイパネル
２、１０２、２０２、３０２ 絶縁性透明基板
３、１０３、２０３、３０３ ゲートライン
４、１０４、２０４、３０４ ドレインライン
５、１０５、２０５、３０５ 薄膜トランジスタ
２１ａ、２１ｂ、１２１ａ、１２１ｂ、１２１ｃ、２２１、３２１ 引き回し配線
３２、１３２、２３２、３３４ ゲート絶縁膜
３９、１３９、２３９、３３９ 絶縁膜

Claims (9)

1. 基板の上面及び該基板上に形成された１層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面と異なる他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、
   前記複数の面の各面上に形成された複数の引き回し配線が前記複数のデータラインに対して平行に設けられて前記複数のゲートラインの端部側に配列され、前記複数の引き回し配線の端部が前記複数のゲートラインの何れかにそれぞれ接続されたことを特徴とするトランジスタアレイパネル。
2. 前記絶縁膜が２層以上であることを特徴とする請求項１に記載のトランジスタアレイパネル。
3. 前記複数の面のうち異なる面上に形成された前記複数の引き回し配線が前記絶縁膜を挟んで重なっていることを特徴とする請求項１又は２に記載のトランジスタアレイパネル。
4. 前記複数の面のうち異なる面上に形成された前記複数の引き回し配線が前記絶縁膜を挟んで一部重なっていることを特徴とする請求項１又は２に記載のトランジスタアレイパネル。
5. 前記複数の引き回し配線が重ならずに配列されていることを特徴とする請求項１又は２に記載のトランジスタアレイパネル。
6. 前記複数のゲートラインが形成された面に形成された引き回し配線及び前記複数のデータラインが形成された面に形成された引き回し配線は、それぞれ前記複数のゲートライン及び前記複数のデータラインと同一の材料で形成されたことを特徴とする請求項１〜５の何れか一項に記載のトランジスタアレイパネル。
7. 前記複数のゲートラインが形成された面に形成された引き回し配線及び前記複数のデータラインが形成された面に形成された引き回し配線は、それぞれ前記複数のゲートライン及び前記複数のデータラインと同時に形成されたことを特徴とする請求項６に記載のトランジスタアレイパネル。
8. 基板の上面及び該基板上に形成された２層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面に隣接する他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、
   前記複数のデータラインに対して平行に設けられた複数の引き回し配線が前記複数の面のうち前記複数のゲートラインが形成された面又は前記複数のデータラインが形成された面と異なる別の一つの面上に配列され、前記複数の引き回し配線が前記複数のゲートラインにそれぞれ接続され、前記複数の引き回し配線が前記絶縁膜のうち少なくとも一つを挟んで前記複数のデータラインにそれぞれ重なっていることを特徴とするトランジスタアレイパネル。
9. 基板の上面及び該基板上に形成された２層以上の絶縁膜の上面によって規定される複数の面のうち一つの面上に形成された複数のゲートラインと、前記複数の面のうち前記複数のゲートラインが形成された面と異なる他の一つの面上に形成された複数のデータラインとが前記絶縁膜のうち少なくとも一つを介して互いに直交して前記基板上に設けられ、前記複数のゲートラインと前記複数のデータラインの各交差部に薄膜トランジスタが配置され、前記薄膜トランジスタのゲートが前記ゲートラインに接続され、前記薄膜トランジスタのソースとドレインとのうちの一方が前記データラインに接続されたトランジスタアレイパネルにおいて、
   直角に屈曲した複数の引き回し配線が前記複数の面のうち前記複数のゲートラインが形成された面又は前記複数のデータラインが形成された面と異なる別の一つの面上に配列され、前記複数の引き回し配線の端部が前記複数のゲートラインの端部にそれぞれ接続され、前記複数の引き回し配線はその端部から屈曲部にかけて前記絶縁膜のうち少なくとも一つを挟んで前記複数のゲートラインにそれぞれ重なり、前記屈曲部から他方の端部にかけて前記絶縁膜のうち少なくとも一つを挟んで前記複数のデータラインにそれぞれ重なっていることを特徴とするトランジスタアレイパネル。

Images