JP2010185903A - 表示装置、表示装置の製造方法、電子機器 - Google Patents

表示装置、表示装置の製造方法、電子機器 Download PDF

Info

Publication number
JP2010185903A
JP2010185903A JP2009028050A JP2009028050A JP2010185903A JP 2010185903 A JP2010185903 A JP 2010185903A JP 2009028050 A JP2009028050 A JP 2009028050A JP 2009028050 A JP2009028050 A JP 2009028050A JP 2010185903 A JP2010185903 A JP 2010185903A
Authority
JP
Japan
Prior art keywords
wiring
pixel
display
display device
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009028050A
Other languages
English (en)
Other versions
JP5439837B2 (ja
Inventor
Masaya Tamengi
真也 田面木
Hiroshi Sagawa
裕志 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009028050A priority Critical patent/JP5439837B2/ja
Priority to TW099102662A priority patent/TWI425694B/zh
Priority to KR1020100008982A priority patent/KR101669280B1/ko
Priority to CN2010101043773A priority patent/CN101800239B/zh
Priority to EP10152465.0A priority patent/EP2216822B1/en
Priority to US12/699,470 priority patent/US8513879B2/en
Publication of JP2010185903A publication Critical patent/JP2010185903A/ja
Priority to US13/965,687 priority patent/US9461200B2/en
Application granted granted Critical
Publication of JP5439837B2 publication Critical patent/JP5439837B2/ja
Priority to US15/244,904 priority patent/US9608051B2/en
Priority to US15/420,365 priority patent/US9954046B2/en
Priority to US15/923,540 priority patent/US10096666B2/en
Priority to US16/112,229 priority patent/US10522606B2/en
Priority to US16/692,850 priority patent/US10872946B2/en
Priority to US17/106,942 priority patent/US11257890B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】製造工程中の処理で画素の電極に悪影響を与えないようにすること。
【解決手段】本発明は、複数の画素部１１を備える表示領域１０と、表示領域１０の外側から表示領域１０内の各画素部１１に配置され、各画素部１１を駆動する信号を伝える配線５０と、表示領域１０の外側に設けられ、配線５０と導通していて配線５０に信号を与える入力部となる接続パッド４０と、表示領域１０の外側で配線５０の途中に設けられるスイッチ素子（保護回路２０等のスイッチ素子）と、スイッチ素子を遮光するとともに、接続パッド４０と導通し、かつ接続パッド４０上を覆うよう形成される遮光用被覆部とを有する表示装置である。
【選択図】図１

Description

本発明は、表示装置、表示装置の製造方法、電子機器に関する。詳しくは、製造工程中の処理で画素の電極表面に悪影響を与えない表示装置、表示装置の製造方法、電子機器に関する。
有機ＥＬ（Electro Luminescence）パネルは、有機電界発光層等が蒸着された各々の画素に、パネルの横側または上下側から金属配線を経由して電流を供給することによって映像を映し出す（特許文献１）。有機ＥＬパネルは大型化に伴い画素の必要輝度が上昇するため、供給する電流が増加する。また、１本の配線長が長くなるため配線抵抗が増加し、電流供給端からの電圧降下が大きくなる。
この電圧降下により、輝度ムラの発生や消費電力の増加という問題が生まれるので、電圧降下抑制を目的として電流金属層には低抵抗の材料が用いられる。低抵抗である金属は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）が挙げられる。これら候補の中で、Ｃｕは配線形成が非常に難しく、Ａｕ、Ａｇは高価であるという問題を持つため、低抵抗配線用金属としてはＡｌが多く使用されている。
Ａｌはウェットエッチング、ドライエッチングどちらも可能であり、また安価である。しかし、Ａｌ配線を単層で用いた場合にはヒロック、スパイク等の不良発生が懸念される。
ここで、ヒロックとは、製造プロセスの熱履歴によって配線表面に発生する半球状突起物のことであり、スパイクとは、Ａｌがシリコン（Ｓｉ）と接触した状態で熱処理されるとＳｉ内にＡｌが進入する現象のことである。
これらの不良に対する対策として、熱に強い高融点金属でＡｌ配線を挟む積層構造とすることが考えられている。その結果、Ａｌを電流供給金属層として用いた場合の上部金属層の表面は、対ヒロック、対スパイクを目的とした金属層が表れる。
また、上記電流供給金属層によって流れてきた電流は、画素の電極を経由し有機電界発光層へ注入される。画素の電極は有機電界発光層への注入が可能であるという特徴が必須であり、通常、正孔注入電極として仕事関数の高いＩＴＯ（Indium Tin Oxide）等が用いられている。その結果、画素の電極として用いられる金属層表面には、有機電界発光層への正孔注入能力の高い金属が表れることになる。
特開２００８−２５７０８６号公報
ここで、画素の開口部を規定する絶縁膜（開口部規定絶縁膜）は、感光性樹脂を塗布し、露光、剥離（現像）の工程を経て形成される。この開口部規定絶縁膜の剥離の際に、アノード電極と外部配線（例えば、フレキシブルケーブル）との接続用のパッド部が同時に剥離液に曝されることで電池腐食反応が起こり、アノード電極の表面性を悪化させている。アノード電極の表面性が悪化すると反射率の低下を招き、画素の輝度の低下を発生させる。
本発明は、製造工程中の処理で画素の電極に悪影響を与えないようにする技術の提供を目的とする。
本発明は、複数の画素部を備える表示領域と、表示領域の外側から表示領域内の各画素部に配置され、各画素部を駆動する信号を伝える配線と、表示領域の外側に設けられ、配線と導通していて配線に信号を与える入力部となる接続パッドと、表示領域の外側で配線の途中に設けられるスイッチ素子と、スイッチ素子を遮光するとともに、接続パッドと導通し、かつ接続パッド上を覆うよう形成される遮光用被覆部とを有する表示装置である。また、この表示装置を本体筐体に設けた電子機器でもある。
このような本発明では、スイッチ素子を遮光する遮光用被覆部が、配線と導通する接続パッドと導通し、接続パッド上を覆うよう設けられているため、接続パッドの表面を遮光用被覆部で保護することができる。
ここで、画素部がアノード電極とカソード電極との間に配置される有機電界発光層を備えている場合、遮光用被覆部をアノード電極と同一材料で形成することにより、アノード電極が露出した状態での現像工程で電池効果を発生させずに済む。
また、本発明は、基板上の画素ごとトランジスタを形成する工程と、トランジスタの上を第１絶縁膜で覆い表面を平坦化する工程と、第１絶縁膜の上の隣接画素の間に、各画素の開口部を規定する第２絶縁膜を形成する工程と、第２絶縁膜によって構成される各画素の開口部にアノード電極を形成する工程と、アノード電極の上に有機電界発光層を形成する工程と、有機電界発光層の上にカソード電極を形成する工程とを有する表示装置の製造方法である。
このような本発明では、各画素の開口部を規定する第２絶縁膜を形成した後、その開口部にアノード電極を形成するため、第２絶縁膜を形成する際の工程での影響をアノード電極に与えないようにすることができる。
本発明によれば、製造工程中の処理で画素の電極に悪影響を与えないようにすることができ、画素の表示性能を劣化させないようにすることが可能となる。
本実施形態に係る表示装置の平面構成を説明する図である。 本実施形態に係る表示装置の主要部の回路構成を説明する図である。 保護回路の構成の一例を説明するパターンレイアウト図である。 テストスイッチ回路の構成の一例を説明するパターンレイアウト図である。 本実施形態に係る表示装置の保護回路部分における遮光用被覆部を説明するパターンレイアウト図である。 本実施形態に係る表示装置のテストスイッチ回路部分における遮光用被覆部を説明するパターンレイアウト図である。 図６におけるＡ−Ａ’線断面図である。 図６におけるＢ−Ｂ’線断面図である。 遮光用被覆部の平面構成を説明する図である。 遮光用被覆部の他の例を説明する平面図である。 本実施形態に係る表示装置の製造方法を順に説明する模式断面図（その１）である。 本実施形態に係る表示装置の製造方法を順に説明する模式断面図（その２）である。 本実施形態に係る表示装置の製造方法を順に説明する模式断面図（その３）である。 本実施形態に係る表示装置の製造方法を順に説明する模式断面図（その４）である。 本実施形態に係る表示装置の製造方法の他の例を順に説明する模式断面図（その１）である。 本実施形態に係る表示装置の製造方法の他の例を順に説明する模式断面図（その２）である。 本実施形態に係る表示装置の製造方法の他の例を順に説明する模式断面図（その３）である。 フラット型のモジュール形状の例を示す模式図である。 本実施形態が適用されるテレビを示す斜視図である。 本実施形態が適用されるデジタルカメラを示す斜視図である。 本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。 本実施形態が適用されるビデオカメラを示す斜視図である。 本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図である。
以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
１．表示装置の全体構成（平面構成、回路構成、保護回路の構成、テストスイッチ回路の構成例）
２．遮光用被覆部の構成（保護回路部分、テストスイッチ回路部分の例）
３．遮光用被覆部の断面構造（接続パッド部、スイッチ素子部の例）
４．遮光用被覆部の平面構成（引き回しおよび接続パッド部の例、遮光用被覆部の他の例）
５．表示装置の製造方法（開口部規定絶縁膜の形成後にアノード電極を形成する例）
６．適用例（電子機器の例）
＜１．表示装置の全体構成＞
［平面構成］
図１は、本実施形態に係る表示装置の平面構成を説明する図である。すなわち、本実施形態に係る表示装置は、ガラス基板１の略中央に設けられる表示領域１０と、ガラス基板１上の表示領域１０の周辺に設けられる保護回路２０およびテストスイッチ回路（動作検査回路）３０と、電源や各種信号を外部から入力するケーブル（例えば、フレキシブルケーブルＦＣ）の各導体線と接続される接続パッド４０とを備えている。
表示領域１０には、複数の画素部１１が縦横マトリクスに配置されている。各画素部１１には、映像信号に応じて光を変調する変調層（例えば、有機電界発光層）が設けられており、各々の画素を駆動するための複数のＴＦＴ（Thin Film Transistor）が設けられている。ＴＦＴは、例えば、映像信号の書き込みトランジスタ、映像信号に応じて画素の変調層を駆動する駆動トランジスタである。
表示領域１０には、外側から内側の各画素に向けて配線５０が敷設されている。配線５０は、縦横の画素の間に対応して格子状に設けられている。配線５０には、画素の書き込みトランジスタを行単位で順次選択するための信号を入力する走査線と、画素の駆動トランジスタに電源電圧の制御信号を与える電源制御線と、画素の駆動トランジスタに表示ための信号（映像信号）を与える信号線と、電源電圧を供給する電源供給線とがある。
各配線５０は、表示領域１０の外側であるガラス基板１の外周部分に設けられる接続パッド４０まで引き回されている。このような配線５０のうち走査線および電源制御線の途中には、保護回路２０が接続されている。保護回路２０は、各配線５０の途中に設けられるスイッチ素子を備えている。このスイッチ素子によって、静電気等の高い電圧が印加された際には配線の表示領域側へ電荷が流れないよう保護している。
また、配線５０のうち信号線の一端側は、表示領域１０の外側で保護回路２０に接続されている。また、信号線の他端側は、表示領域１０の外側でテストスイッチ回路３０に接続されている。テストスイッチ回路３０は、動作検査を行う際、信号線に動作検査用の信号を送るためのスイッチ素子を備えている。配線５０は、このような保護回路２０やテストスイッチ回路３０を介して接続パッド４０まで引き回されている。
保護回路２０やテストスイッチ回路３０に設けられるスイッチ素子には、外部から不要な光が入射して誤動作を防ぐとともに、外光による反射光が表示領域へ入り込まないよう遮光膜によって覆われている。
本実施形態の表示装置では、このスイッチ素子を遮光する遮光膜が、接続パッド４０と導通し、かつ接続パッド４０上を覆うよう形成される遮光用被覆部として設けられている。これにより、接続パッド４０の表面を遮光用被覆部で保護することができ、遮光用被覆部を形成した後の製造工程で接続パッド４０の材料を表面に露出しなくて済むようになる。
ここで、画素部１１として、アノード電極とカソード電極との間に有機電界発光層が配置される有機ＥＬ表示装置では、遮光用被覆部をアノード電極と同一材料で形成する。これにより、接続パッド４０がアノード電極と同一材料の遮光用被覆部で覆われることになる。したがって、アノード電極が露出した状態での現像工程で、接続パッド４０上の露出材料とアノード電極の露出材料とが同一となって、電池効果を発生させずに済む。つまり、電池効果によってアノード電極の表面が分解され、凹凸となることを防止することができる。
［回路構成］
図２は、本実施形態に係る表示装置の主要部の回路構成を説明する図である。図２に示す回路構成は、有機ＥＬ表示装置の画素回路であり、説明を分かりやすくするため、縦横２×３の画素部１１を中心とした回路を示している。実際には、さらに多くの画素部１１が設けられているものである。また、信号線では、一端側に保護回路、他端側にテストスイッチ回路が設けられるが、図２では他端側のテストスイッチ回路のみを示す。
すなわち、各画素部１１には、少なくとも１つのトランジスタおよび容量を備えている。図２に示す各画素部１１では、書き込みトランジスタＴｒｗ、駆動トランジスタＴｒｄ、保持容量Ｃ、有機電界発光層ＥＬが設けられている。また、配線としては、画素部１１間の列方向に沿って信号線５３が配置され、画素部１１間の行方向に沿って走査線５１および電源制御線５２が配置されている。
走査線５１は、行方向に沿った複数の画素部１１の書き込みトランジスタＴｒｗのゲートに接続されている。また、信号線５３は、列方向に沿った複数の画素部１１の書き込みトランジスタＴｒｗのドレインに接続されている。書き込みトランジスタＴｒｗのソースは駆動トランジスタＴｒｄのゲートに接続されている。また、電源制御線５２は、行方向に沿った複数の画素部１１の駆動トランジスタＴｒｄのドレインに接続されている。駆動トランジスタＴｒｄのソースは有機電界発光層ＥＬのアノード電極に接続されている。また、保持容量Ｃは、駆動トランジスタＴｒｄのゲート−ソース間に接続されている。有機電界発光層ＥＬのカソード電極は各画素部で共通電位が印加されている。
本実施形態では、走査線５１および電源制御線５２の両端に接続パッド４０が設けられている。また、走査線５１および電源制御線５２における表示領域１０の外側で、接続パッド４０に到るまでの間に保護回路２０が設けられている。また、信号線５３の一端側に接続パッド４０が設けられ、他端側にテストスイッチ回路３０が設けられている。
このような回路構成において表示動作を行うには、走査線５１に対して順次選択信号が印加され、選択された列の画素部１１の表示が順次行われる。すなわち、走査線５１に選択信号が印加されると、その走査線５１に接続される画素部１１の書き込みトランジスタＴｒｗがＯＮとなる。そして、選択された列の画素部１１に順次信号線５３から対応画素部１１に応じた映像信号が送られ、ＯＮとなっている書き込みトランジスタＴｒｗから映像信号に応じた電荷が保持容量Ｃに送られる。さらに駆動トランジスタＴｒｄのゲートに映像信号に応じた電圧が印加され、この電圧に応じて電源制御線５２から電圧が有機電界発光層ＥＬのアノード電極に印加される。これにより、アノード−カソード間に映像信号に応じた電圧が印加され、有機電界発光が成される。この動作が、走査線５１に順次選択信号が送られる画素部１１で行われ、表示領域１０での映像表示が成されることになる。
［保護回路の構成］
図３は、保護回路の構成の一例を説明するパターンレイアウト図である。図中丸枠内にある回路図のように、保護回路は配線５０（走査線５１や電源制御線５２）に２つのスイッチ素子（トランジスタＴｒ２０１、Ｔｒ２０２）が接続された構成である。一方のトランジスタＴｒ２０１はドレインＤがＶｄｄ、ゲートＧおよびソースＳが共に配線５０に接続されている。また、他方のトランジスタＴｒ２０２はドレインＤが配線５０に接続され、ゲートＧおよびソースＳが共にＶｓｓに接続されている。
パターンレイアウトは、配線５０を中心として一方側にトランジスタＴｒ２０１が配置され、他方側にトランジスタＴｒ２０２が配置されている。ＶｄｄおよびＶｓｓを印加する配線２１、２２は第１金属層として構成され、配線５０（走査線５１や電源制御線５２）と交差するよう配置される。配線５０（走査線５１や電源制御線５２）は第２金属層として構成されている。
このようなパターンレイアウトにおいて、従来では、ＴＦＴで構成される２つのトランジスタＴｒ２０１、Ｔｒ２０２の上に、図中破線枠で示すような遮光膜６０が形成されている。遮光膜６０が設けられていることで、外部から不要な光がトランジスタＴｒ２０１、Ｔｒ２０２に入射して誤動作を起こすことを防ぐとともに、外光による反射光が表示領域へ入り込まないようにしている。
［テストスイッチ回路の構成］
図４は、テストスイッチ回路の構成の一例を説明するパターンレイアウト図である。図中丸枠内にある回路図のように、テストスイッチ回路３０は配線５０（信号線５３）にスイッチ素子（トランジスタＴｒ３０１）が接続された構成である。このトランジスタＴｒ３０１のソースＳが配線５０（信号線５２）に接続され、ゲートＧがテスト選択線Ｎtestに接続され、ドレインＤがテスト信号線Ｖtestに接続されている。
パターンレイアウトは、トランジスタＴｒ３０１のゲートＧが第１金属層として構成され、配線５０（信号線５３）、テスト選択線Ｎtestおよびテスト信号線Ｖtestの配線３１、３２が第２金属層として構成されている。画素部の動作検査を行うには、テスト選択線Ｎtestに所定の電圧を印加することでトランジスタＴｒ３０１を閉として、テスト信号線Ｖtestから供給されるテスト用の信号が配線５０（信号線５１）に送られる。これにより、画素部の回路にテスト用の信号が送られ、動作の検査が行われる。
このようなパターンレイアウトにおいて、従来では、ＴＦＴで構成されるトランジスタＴｒ３０１の上に、図中破線枠で示すような遮光膜６０が形成されている。遮光膜６０が設けられていることで、外部から不要な光がトランジスタＴｒ３０１に入射して誤動作を起こすことを防ぐとともに、外光による反射光が表示領域へ入り込まないようにしている。
＜２．遮光用被覆部の構成＞
［保護回路部分］
図５は、本実施形態に係る表示装置の保護回路部分における遮光用被覆部を説明するパターンレイアウト図である。先に説明したように、走査線５１や電源制御線５２には、各々２つのトランジスタＴｒ２０１、Ｔｒ２０２を有する保護回路２０が設けられている。また、走査線５１や電源制御線５２は、表示領域（図示せず）から保護回路２０を介して接続パッド４０まで引き回されている。
本実施形態では、遮光膜として保護回路２０の２つのトランジスタＴｒ２０１、Ｔｒ２０２の上を覆うとともに、接続パッド４０と導通し、かつ接続パッド４０の上を覆うよう形成される遮光用被覆部６１が図中破線で示すように設けられている。
このように、遮光用被覆部６１が設けられていることで、保護回路２０の２つのトランジスタＴｒ２０１、Ｔｒ２０２は遮光されるとともに、遮光用被覆部６１の電位がフローティングになることを防止できる。また、接続パッド４０の上に遮光用被覆部６１が設けられることで、接続パッド４０の材料が露出した状態で、製造工程を経過することを防止できる。
ここで、遮光用被覆部６１は、画素部の有機電界発光層に電圧を印加する電極の１つであるアノード電極と同一層で、かつ同一材料によって形成される。これにより、アノード電極が露出した状態での現像工程で、接続パッドと導通する露出材料（遮光用被覆部６１の材料）もアノード電極と同じ材料となるため、現像工程等での電池効果を発生させずに済むことになる。
[テストスイッチ回路部分]
図６は、本実施形態に係る表示装置のテストスイッチ回路部分における遮光用被覆部を説明するパターンレイアウト図である。先に説明したように、信号線５２には、トランジスタＴｒ３０１を有するテストスイッチ回路３０が設けられている。
本実施形態では、遮光膜としてテストスイッチ回路３０のトランジスタＴｒ３０１の上を覆うとともに、接続パッド４０と導通し、かつ接続パッド４０の上を覆うよう形成される遮光用被覆部６１が図中破線で示すように設けられている。
この遮光用被覆部６１と導通する接続パッド４０は、先に説明した保護回路２０での遮光用被覆部６１のように保護回路２０に接続される配線（走査線５１、電源制御線５２）と導通する接続パッド４０でなくてもよい。図６に示す例では、テストスイッチ回路３０の近傍にある電源供給線５４と導通する接続パッド４０と遮光用被覆部６１とが接続されている。
図１に示す表示装置の平面構成では、テストスイッチ回路３０が配置されるガラス基板１の左右端部、すなわちガラス基板１の左上と右上とにそれぞれ電源供給用のフレキシブルケーブルＦＣが接続されている。したがって、このフレキシブルケーブルＦＣの導体と接続する接続パッド４０がガラス基板１の左上と右上とにそれぞれ設けられている。
図６に示す例では、ガラス基板の左上および右上の各々に配置される接続パッド４０が示されている。これらの接続パッド４０に遮光用被覆部６１が接続され、これがテストスイッチ回路３０のトランジスタＴｒ３０１の上まで延びて遮光の役目を果たしている。
このように、遮光用被覆部６１が設けられていることで、テストスイッチ回路３０のトランジスタＴｒ３０１は遮光されるとともに、遮光用被覆部６１の電位がフローティングになることを防止できる。また、接続パッド４０の上に遮光用被覆部６１が設けられることで、接続パッド４０の材料が露出した状態で、製造工程を経過することを防止できる。
すなわち、先と同様に、遮光用被覆部６１は、画素部の有機電界発光層に電圧を印加する電極の１つであるアノード電極と同一層で、かつ同一材料によって形成される。これにより、アノード電極が露出した状態での現像工程で、接続パッドと導通する露出材料（遮光用被覆部６１の材料）もアノード電極と同じ材料となるため、現像工程等での電池効果を発生させずに済むことになる。
＜３．遮光用被覆部の断面構造＞
［接続パッド部］
図７は、図６におけるＡ−Ａ’線断面図である。すなわち、この図は、接続パッド部での断面となっている。接続パッド４０は、ガラス基板１上の第１金属層および第２金属層が所定の形状にパターニングされることで形成されている。隣接する接続パッド４０間はゲート絶縁膜やパッシベーション膜によって分離されており、絶縁平坦化膜のパターニングによって開口が規定されている。この開口部分に遮光用被覆部６１が設けられ、接続パッドの第２金属層と導通している。
ここで、接続パッド４０の第２金属層はチタン（Ｔｉ）が用いられている。なお、ヒロック等を防止する観点から、第２金属層としてチタン（Ｔｉ）−アルミニウム（Ａｌ）−チタン（Ｔｉ）の積層構造を用いてもよい。一方、有機電界発光層に電圧を与えるアノード電極はＡｌ合金であることから、これらが露出した状態で行われる製造工程において、電解質である剥離液中に浸漬されると、ＡｌとＴｉの酸化還元電位差により電流回路が形成される。このため、電池腐食反応が起こりアノード電極の表面の反射率が低下してしまう。
反射率の低下は、有機電界発光層の特性劣化や信頼性悪化を引き起こす。理由は、アノード電極の反射率の低下が起きると、反射率が低下していない場合と同様の輝度を得ようとした際に有機電界発光層に通常より大きな電流を流す必要が生じる。これにより、有機電界発光層の劣化が通常より早まり、また、表示装置の消費電力の上昇、発熱の上昇を引き起こすためである。
本実施形態では、接続パッド４０の第２金属層の上にアノード電極と同一の材料で形成される遮光用被覆部６１が設けられている。これにより、アノード電極と接続パッド４０とが露出した状態で行われる製造工程において、電解質である剥離液中に浸漬されても、同一金属によって電池腐食反応は生じないことになる。したがって、アノード電極の表面の反射率低下は発生しない。
［スイッチ素子部］
図８は、図６におけるＢ−Ｂ’線断面図である。すなわち、この図は、テストスイッチ回路のトランジスタＴｒ３０１の部分での断面となっている。トランジスタＴｒ３０１は、ガラス基板１の上に形成されたゲート電極（第１金属層）と、その上のゲート絶縁膜を介して形成された半導体層（μＣ−Ｓｉ：微結晶シリコン）と、半導体層を介して形成されるソース電極（第２金属層）およびドレイン電極（第２金属層）とによって構成される。
ソース電極およびドレイン電極の間となる半導体層上にはエッチングストッパが設けられ、また、ソース電極およびドレイン電極と半導体層との間にはｎ＋半導体層が設けられている。
トランジスタＴｒ３０１の上にはパッシベーション膜が形成され、その上に絶縁平坦化膜が形成されている。絶縁平坦化膜の表面は平坦化されており、この上に遮光用被覆部６１が形成されている。遮光用被覆部６１は、アノード電極と同一の材料で形成されている。さらに、その上に、開口部規定絶縁膜が形成されている。
なお、上記説明した接続パッド部およびトランジスタ部分での断面構造は、他の接続パッドや保護回路のトランジスタ部分であっても同様である。
＜４．遮光用被覆部の平面構成＞
［引き回しおよび接続パッド部］
図９は、遮光用被覆部の平面構成を説明する図で、引き回しおよび接続パッド部を示している。すなわち、遮光用被覆部６１は、接続パッド４０の上を覆う状態に形成されるとともに、接続パッド４０と導通するよう形成されている。また、遮光用被覆部６１は、配線５０の上方に敷設されており、コンタクト部で第２金属層である配線５０と接続されている。このように、配線５０と遮光用被覆部６１とが導通すると、遮光用被覆部６１がない場合に比べ、配線５０の抵抗値を下げることができる。
［遮光用被覆部の他の例］
図１０は、遮光用被覆部の他の例を説明する平面図である。この図では、保護回路２０のトランジスタＴｒ２０１、Ｔｒ２０２の上に設けられる遮光用被覆部６１を示すが、テストスイッチ回路のトランジスタの上に設けられる遮光用被覆部６１でも同様である。
遮光用被覆部６１は、スイッチ素子であるトランジスタＴｒ２０１、Ｔｒ２０２の上に設けられるとともに、接続パッド４０の上に設けられ、しかも接続パッド４０と導通している。ここで、図１０に示す例では、遮光用被覆部６１におけるトランジスタＴｒ２０１、Ｔｒ２０２上と接続パッド４０上とを接続する部分が、配線５０の直上ではなく、ずれた位置に配置されている。このような配置によって、遮光用被覆部６１が配線５０の直上にある場合に比べ、配線５０と遮光用被覆部６１との間の寄生容量の低減を図ることができる。
＜５．表示装置の製造方法＞
図１１〜図１４は、本実施形態に係る表示装置の製造方法を順に説明する模式断面図である。先ず、図１１に示すように、ガラス基板１の上に画素ごとのトランジスタを形成する。図１１では、ガラス基板１上に書き込みトランジスタＴｒｗおよび駆動トランジスタＴｒｄが形成されている。すなわち、ガラス基板１上に両トランジスタのゲート電極Ｇを第１金属層で形成し、ゲート絶縁膜を介して半導体層（μＣ−Ｓｉ：微結晶シリコン）を形成する。そして、ｎ＋半導体層を介してソース電極Ｓおよびドレイン電極Ｄを形成し、パッシベーション膜で覆う。
次に、図１２に示すように、ガラス基板１上に形成した書き込みトランジスタＴｒｗおよび駆動トランジスタＴｒｄを覆うパッシベーション膜の上に、第１絶縁膜７１を形成する。第１絶縁膜７１としては、ポリイミド樹脂、ポリベンズオキサゾール樹脂、ノボラック樹脂、ポリヒドロキシスチレンまたはアクリル樹脂等の感光性有機材料を用いる。この感光性有機材料をパッシベーション膜の上に塗布した後、露光、剥離を行い、その後に焼成する。これにより、第１絶縁膜７１は、表面が平坦化した絶縁平坦化膜となる。
次に、第１絶縁膜７１である絶縁平坦化膜の上に、第２絶縁膜７２を形成する。第２絶縁膜７２は、所定位置に開口を設けることで開口部規定絶縁膜となる。第２絶縁膜７２としては、ポリイミド樹脂、ポリベンズオキサゾール樹脂、ノボラック樹脂、ポリヒドロキシスチレンまたはアクリル樹脂等の感光性有機材料を用いる。この材料を絶縁平坦化膜の上に塗布した後、露光、剥離を行い、画素の表示部や補助配線の部分に開口を設けることで開口部規定絶縁膜とする。
次に、図１３に示すように、第２絶縁膜７２である開口部規定絶縁膜によって構成される開口に、アノード電極８１や電源補助配線８２を形成する。すなわち、画素の表示部となる開口にはアノード電極８１を形成し、その周辺に設けられる電源補助配線用の開口に電源補助配線８２を形成する。これらは、例えばスパッタにより成膜されたＡｌ合金に対し、レジスト塗布、露光、現像、エッチング、レジスト除去を行うことで所定のパターンに形成される。
ここで、レジスト膜を介したアノード電極８１の現像を行う際には、図示しない接続パッド部の表面がレジスト膜により覆われるため、接続パッドの表面がＴｉで形成されていても、現像保護されているため、現像液による電池効果は発生せず、アノード電極８１の腐食は発生しない。
次に、図１４に示すように、アノード電極８１および電源補助配線８２の上に、有機電界発光層の１つである共通層（正孔注入層および正孔輸送層）９１を形成する。さらに、その上に、発光層および電子輸送層を形成する。発光層および電子輸送層は、Ｂ（青）に対応した発光層および電子輸送層９２ｂと、Ｒ（赤）に対応した発光層および電子輸送層９２ｒと、Ｇ（緑）に対応した発光層および電子輸送層９２ｇとを対応する画素の位置に合わせて形成する。ここで、発光層および電子輸送層９２ｂ、９２ｒ、９２ｇの形成順は特に規定されるものではない。
そして、各色の発光層および電子輸送層９２ｂ、９２ｒ、９２ｇの上にカソード電極８３を形成する。
このような製造方法により、各画素の開口を規定する第２絶縁膜７２を形成した後、その開口にアノード電極８３を形成するため、第２絶縁膜７２を形成する際の工程での影響をアノード電極８３に与えないようにすることができる。これにより、アノード電極８３の表面の反射率の低下を発生させずに済む。アノード電極８３の表面の反射率の低下が発生しないことで、不要な輝度上昇を行うための電流増加が必要なく、有機電界発光層の劣化を抑制することができる。また、表示装置の消費電力の上昇、発熱の上昇も抑制することが可能となる。
ここで、本実施形態に係る表示装置の製造方法の別の例を図１５〜図１７に示す。先ず、図１５に示すように、ガラス基板１の上に画素ごとのトランジスタを形成する。図１５にでは、ガラス基板１上に書き込みトランジスタＴｒｗおよび駆動トランジスタＴｒｄが形成されている。すなわち、ガラス基板１上に両トランジスタのゲート電極Ｇを第１金属層で形成し、ゲート絶縁膜を介して半導体層（μＣ−Ｓｉ：微結晶シリコン）を形成する。そして、ｎ＋半導体層を介してソース電極Ｓおよびドレイン電極Ｄを形成し、パッシベーション膜で覆う。
次に、ガラス基板１上に形成した書き込みトランジスタＴｒｗおよび駆動トランジスタＴｒｄを覆うパッシベーション膜の上に、第１絶縁膜７１を形成する。第１絶縁膜７１としては、ポリイミド樹脂、ポリベンズオキサゾール樹脂、ノボラック樹脂、ポリヒドロキシスチレンまたはアクリル樹脂等の感光性有機材料を用いる。この感光性有機材料をパッシベーション膜の上に塗布した後、露光、剥離を行い、その後に焼成する。これにより、第１絶縁膜７１は、表面が平坦化した絶縁平坦化膜となる。
次に、第１絶縁膜７１である絶縁平坦化膜の上に、アノード電極８１および電源補助配線８２を形成する。これらは、例えばスパッタにより成膜されたＡｌ合金に対し、レジスト塗布、露光、現像、エッチング、レジスト除去を行うことで所定のパターンに形成される。
ここで、アノード電極８１および電源補助配線８２を形成する際、図示しない接続パッド部の表面にも同一材料を形成しておく。これにより、接続パッドの表面がアノード電極８１および電源補助配線８２と同一金属となり、現像液による電池効果は発生せず、アノード電極８１の腐食は発生しない。
次に、図１６に示すように、アノード電極８１および電源補助配線８１の上に第２絶縁膜７２を形成する。第２絶縁膜７２は、所定位置に開口を設けることで開口部規定絶縁膜となる。第２絶縁膜７２としては、ポリイミド樹脂、ポリベンズオキサゾール樹脂、ノボラック樹脂、ポリヒドロキシスチレンまたはアクリル樹脂等の感光性有機材料を用いる。この材料を絶縁平坦化膜の上に塗布した後、露光、剥離を行い、画素の表示部や補助配線の部分に開口を設けることで開口部規定絶縁膜とする。
次に、図１７に示すように、アノード電極８１および開口部規定絶縁膜である第２絶縁膜７２の上に、有機電界発光層の１つである共通層（正孔注入層および正孔輸送層）９１を形成する。さらに、その上に、発光層および電子輸送層を形成する。発光層および電子輸送層は、Ｂ（青）に対応した発光層および電子輸送層９２ｂと、Ｒ（赤）に対応した発光層および電子輸送層９２ｒと、Ｇ（緑）に対応した発光層および電子輸送層９２ｇとを対応する画素の位置に合わせて形成する。ここで、発光層および電子輸送層９２ｂ、９２ｒ、９２ｇの形成順は特に規定されるものではない。
そして、各色の発光層および電子輸送層９２ｂ、９２ｒ、９２ｇの上にカソード電極８３を形成する。
このような製造方法により、先の製造方法と同様、アノード電極８３の現像時に表面の腐食を発生させることがなくなり、アノード電極８３の表面の反射率の低下を発生させずに済む。アノード電極８３の表面の反射率の低下が発生しないことで、不要な輝度上昇を行うための電流増加が必要なく、有機電界発光層の劣化を抑制することができる。また、表示装置の消費電力の上昇、発熱の上昇も抑制することが可能となる。
＜６．適用例＞
［電子機器］
次に、本実施形態に係る表示装置を用いた電子機器への適用例について説明する。
本実施形態に係る表示装置は、図１８に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上２００２に、発光領域、薄膜トランジスタ等からなる画素をマトリックス状に集積形成した画素アレイ部２００２ａを設ける、この画素アレイ部（画素マトリックス部）２００２ａを囲むように接着剤２０２１を配し、ガラス等の対向基板２００６を貼り付けて表示モジュールとする。この透明な対向基板２００６には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部２００２ａへの信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）２０２３を設けてもよい。
以上説明した本実施形態に係る表示装置は、図１９〜図２３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
図１９は、本実施形態が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本実施形態に係る表示装置を用いることにより作成される。
図２０は、本実施形態が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本実施形態に係る表示装置を用いることにより作製される。
図２１は、本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本実施形態に係る表示装置を用いることにより作製される。
図２２は、本実施形態が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本実施形態に係る表示装置を用いることにより作製される。
図２３は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上部筐体１４１、下部筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本実施形態に係る表示装置を用いることにより作製される。
１…ガラス基板、１０…表示領域、２０…保護回路、３０…テストスイッチ回路、４０…接続パッド、５０…配線、６１…遮光用被覆部

Claims (9)

  1. 複数の画素部を備える表示領域と、
    前記表示領域の外側から前記表示領域内の各画素部に配置され、各画素部を駆動する信号を伝える配線と、
    前記表示領域の外側に設けられ、前記配線と導通していて前記配線に信号を与える入力部となる接続パッドと、
    前記表示領域の外側で前記配線の途中に設けられるスイッチ素子と、
    前記スイッチ素子を遮光するとともに、前記接続パッドと導通し、かつ前記接続パッド上を覆うよう形成される遮光用被覆部と
    を有する表示装置。
  2. 前記画素部がアノード電極とカソード電極との間に配置される有機電界発光層を備えており、
    前記遮光用被覆部が前記アノード電極と同一材料で形成されている
    請求項１記載の表示装置。
  3. 前記スイッチ素子は、前記画素部を駆動するトランジスタを保護する素子である
    請求項１または２記載の表示装置。
  4. 前記スイッチ素子は、前記画素部を駆動するトランジスタの動作検査を行う際に用いる素子である
    請求項１または２記載の表示装置。
  5. 前記配線は、前記画素部を駆動するトランジスタを順次選択するための走査線である
    請求項１または２記載の表示装置。
  6. 前記配線は、前記画素部を駆動するトランジスタに電源電圧の制御信号を与える電源制御線である
    請求項１または２記載の表示装置。
  7. 前記配線は、前記画素部を駆動するトランジスタに表示のための信号を与える信号線である
    請求項１または２記載の表示装置。
  8. 基板上の画素ごとトランジスタを形成する工程と、
    前記トランジスタの上を第１絶縁膜で覆い表面を平坦化する工程と、
    前記第１絶縁膜の上の隣接画素の間に、各画素の開口部を規定する第２絶縁膜を形成する工程と、
    前記第２絶縁膜によって構成される各画素の開口部にアノード電極を形成する工程と、
    前記アノード電極の上に有機電界発光層を形成する工程と、
    前記有機電界発光層の上にカソード電極を形成する工程と
    を有する表示装置の製造方法。
  9. 本体筐体に設けられる表示装置として、
    複数の画素部を備える表示領域と、
    前記表示領域の外側から前記表示領域内の各画素部に配置され、各画素部を駆動する信号を伝える配線と、
    前記表示領域の外側に設けられ、前記配線と導通していて前記配線に信号を与える入力部となる接続パッドと、
    前記表示領域の外側で前記配線の途中に設けられるスイッチ素子と、
    前記スイッチ素子を遮光するとともに、前記接続パッドと導通し、かつ前記接続パッド上を覆うよう形成される遮光用被覆部と
    を有する電子機器。
JP2009028050A 2009-02-10 2009-02-10 表示装置 Active JP5439837B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2009028050A JP5439837B2 (ja) 2009-02-10 2009-02-10 表示装置
TW099102662A TWI425694B (zh) 2009-02-10 2010-01-29 顯示裝置、顯示裝置的製造方法和電子設備
KR1020100008982A KR101669280B1 (ko) 2009-02-10 2010-02-01 표시 장치, 표시 장치의 제조 방법, 전자기기
CN2010101043773A CN101800239B (zh) 2009-02-10 2010-02-02 显示器件、显示器件的制造方法和电子装置
EP10152465.0A EP2216822B1 (en) 2009-02-10 2010-02-03 Display apparatus
US12/699,470 US8513879B2 (en) 2009-02-10 2010-02-03 Display apparatus, manufacturing method of display apparatus, and electronic device
US13/965,687 US9461200B2 (en) 2009-02-10 2013-08-13 Display apparatus, manufacturing method of display apparatus, and electronic device
US15/244,904 US9608051B2 (en) 2009-02-10 2016-08-23 Display apparatus, manufacturing method of display apparatus, and electronic device
US15/420,365 US9954046B2 (en) 2009-02-10 2017-01-31 Display apparatus, manufacturing method of display apparatus, and electronic device
US15/923,540 US10096666B2 (en) 2009-02-10 2018-03-16 Display apparatus, manufacturing method of display apparatus, and electronic device
US16/112,229 US10522606B2 (en) 2009-02-10 2018-08-24 Display apparatus, manufacturing method of display apparatus, and electronic device
US16/692,850 US10872946B2 (en) 2009-02-10 2019-11-22 Display apparatus, manufacturing method of display apparatus, and electronic device
US17/106,942 US11257890B2 (en) 2009-02-10 2020-11-30 Display apparatus, manufacturing method of display apparatus, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028050A JP5439837B2 (ja) 2009-02-10 2009-02-10 表示装置

Publications (2)

Publication Number Publication Date
JP2010185903A true JP2010185903A (ja) 2010-08-26
JP5439837B2 JP5439837B2 (ja) 2014-03-12

Family

ID=42139986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028050A Active JP5439837B2 (ja) 2009-02-10 2009-02-10 表示装置

Country Status (6)

Country Link
US (8) US8513879B2 (ja)
EP (1) EP2216822B1 (ja)
JP (1) JP5439837B2 (ja)
KR (1) KR101669280B1 (ja)
CN (1) CN101800239B (ja)
TW (1) TWI425694B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012086758A1 (ja) * 2010-12-24 2014-06-05 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス照明装置
JP2017123216A (ja) * 2016-01-04 2017-07-13 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置
KR101940570B1 (ko) * 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
TWI467755B (zh) * 2011-07-19 2015-01-01 Innolux Corp 有機電激發光顯示裝置
KR101884891B1 (ko) * 2012-02-08 2018-08-31 삼성디스플레이 주식회사 표시 장치
KR102195166B1 (ko) * 2013-12-26 2020-12-24 엘지디스플레이 주식회사 탑 에미션 방식의 유기 발광 표시 장치 및 탑 에미션 방식의 유기 발광 표시 장치 제조 방법
CN107768400B (zh) * 2016-08-19 2024-05-14 京东方科技集团股份有限公司 一种照明面板及照明装置
CN106097977B (zh) * 2016-08-22 2019-01-22 武汉华星光电技术有限公司 一种有机二极管显示驱动电路、显示面板及电子设备
CN107093618B (zh) * 2017-05-04 2019-12-17 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN110176203B (zh) * 2018-05-09 2021-03-16 京东方科技集团股份有限公司 阵列基板及显示装置
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置
CN110070801B (zh) * 2019-04-30 2023-04-18 武汉天马微电子有限公司 一种显示面板及显示装置
CN110061014B (zh) * 2019-04-30 2021-06-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN110189627B (zh) * 2019-05-30 2021-12-24 武汉天马微电子有限公司 一种显示面板及显示装置
JP7337198B2 (ja) * 2020-01-24 2023-09-01 京セラ株式会社 発光装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2001100655A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2004022635A (ja) * 2002-06-13 2004-01-22 Casio Comput Co Ltd アクティブ基板の配線構造
JP2008090147A (ja) * 2006-10-04 2008-04-17 Mitsubishi Electric Corp 接続端子基板及びこれを用いた電子装置
JP2008216975A (ja) * 2007-02-08 2008-09-18 Seiko Epson Corp 発光装置
JP2008233141A (ja) * 2007-03-16 2008-10-02 Epson Imaging Devices Corp 電気光学装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803536A (en) * 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
US5932469A (en) 1997-06-10 1999-08-03 University Of Florida Antimicrobial polypeptide, nucleic acid, and methods of use
JP3445121B2 (ja) * 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
EP1067188A1 (en) 1999-07-08 2001-01-10 Introgene B.V. Infection with chimaeric adenoviruses of cells negative for the adenovirus serotype 5 Coxsacki adenovirus receptor (CAR)
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100652037B1 (ko) 2000-08-26 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
CN1517069B (zh) * 2003-01-27 2012-03-28 佳能株式会社 放射线摄像装置和放射线摄像系统
KR100531294B1 (ko) 2003-06-23 2005-11-28 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조 방법
CN1906529B (zh) * 2003-11-18 2010-05-12 尼康股份有限公司 显示装置制造方法及显示装置
JP4418720B2 (ja) * 2003-11-21 2010-02-24 キヤノン株式会社 放射線撮像装置及び方法、並びに放射線撮像システム
US20050200296A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs
JP4845352B2 (ja) * 2004-06-15 2011-12-28 キヤノン株式会社 放射線撮像装置、その製造方法及び放射線撮像システム
KR20060015201A (ko) * 2004-08-13 2006-02-16 삼성전자주식회사 어레이 기판과, 이를 갖는 모기판 및 액정표시장치
JP5043380B2 (ja) * 2005-07-25 2012-10-10 キヤノン株式会社 放射線検出装置および放射線検出システム
KR101272336B1 (ko) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 평판표시장치
JP4579894B2 (ja) * 2005-12-20 2010-11-10 キヤノン株式会社 放射線検出装置及び放射線検出システム
KR101306860B1 (ko) * 2006-11-07 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US7839083B2 (en) * 2007-02-08 2010-11-23 Seiko Epson Corporation Light emitting device and electronic apparatus
KR101292043B1 (ko) * 2007-03-26 2013-08-01 엘지디스플레이 주식회사 유기 전계 발광소자 및 그 제조방법
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
KR101452370B1 (ko) 2007-04-25 2014-10-21 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
KR100830331B1 (ko) * 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
JP5235350B2 (ja) * 2007-08-07 2013-07-10 キヤノン株式会社 撮像装置及び放射線撮像システム
JP4428436B2 (ja) * 2007-10-23 2010-03-10 ソニー株式会社 表示装置および電子機器
JP5439837B2 (ja) * 2009-02-10 2014-03-12 ソニー株式会社 表示装置
KR101754701B1 (ko) * 2009-10-09 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2001100655A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2004022635A (ja) * 2002-06-13 2004-01-22 Casio Comput Co Ltd アクティブ基板の配線構造
JP2008090147A (ja) * 2006-10-04 2008-04-17 Mitsubishi Electric Corp 接続端子基板及びこれを用いた電子装置
JP2008216975A (ja) * 2007-02-08 2008-09-18 Seiko Epson Corp 発光装置
JP2008233141A (ja) * 2007-03-16 2008-10-02 Epson Imaging Devices Corp 電気光学装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012086758A1 (ja) * 2010-12-24 2014-06-05 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス照明装置
US9119272B2 (en) 2010-12-24 2015-08-25 Nec Lighting, Ltd. Organic electroluminescent element and organic electroluminescent lighting device
JP5988380B2 (ja) * 2010-12-24 2016-09-07 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス照明装置
JP2017123216A (ja) * 2016-01-04 2017-07-13 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Also Published As

Publication number Publication date
EP2216822B1 (en) 2017-05-03
US10522606B2 (en) 2019-12-31
US20170141174A1 (en) 2017-05-18
US20200091267A1 (en) 2020-03-19
US9954046B2 (en) 2018-04-24
KR20100091897A (ko) 2010-08-19
US20210111237A1 (en) 2021-04-15
US10872946B2 (en) 2020-12-22
CN101800239B (zh) 2012-07-18
EP2216822A2 (en) 2010-08-11
CN101800239A (zh) 2010-08-11
US9608051B2 (en) 2017-03-28
TWI425694B (zh) 2014-02-01
JP5439837B2 (ja) 2014-03-12
US10096666B2 (en) 2018-10-09
TW201034271A (en) 2010-09-16
KR101669280B1 (ko) 2016-10-25
US20180204900A1 (en) 2018-07-19
US20130328072A1 (en) 2013-12-12
EP2216822A3 (en) 2012-12-19
US8513879B2 (en) 2013-08-20
US20180366528A1 (en) 2018-12-20
US9461200B2 (en) 2016-10-04
US11257890B2 (en) 2022-02-22
US20160358994A1 (en) 2016-12-08
US20100201262A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
US11257890B2 (en) Display apparatus, manufacturing method of display apparatus, and electronic device
JP4752818B2 (ja) 有機ｅｌ表示装置、電子機器、有機ｅｌ表示装置用の基板および有機ｅｌ表示装置の製造方法
KR20240028379A (ko) 유기발광 표시장치
KR20190036617A (ko) 유기 발광 표시 장치
KR102569727B1 (ko) 표시장치
KR102638314B1 (ko) 유기발광 표시장치
US11411197B2 (en) Display device having reduced outgassing from organic layers
CN110047896B (zh) 显示基板及其制造方法、显示装置
KR102533228B1 (ko) 유기발광 표시장치
JP2008294290A (ja) 基板及び電気光学装置並びに電子機器
KR102538361B1 (ko) 유기발광 표시장치
KR102561547B1 (ko) 전계발광 표시장치
KR20210081941A (ko) 유기발광 표시장치
KR20200072177A (ko) 도전막 및 이를 포함하는 표시 패널
JP7086610B2 (ja) 表示装置
KR102637116B1 (ko) 유기발광 표시장치
KR102632250B1 (ko) 유기발광 표시장치
KR20230023840A (ko) 표시 장치 및 그 제조 방법
KR20210068708A (ko) 플렉서블 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R151 Written notification of patent or utility model registration

Ref document number: 5439837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113