CN107093618B - 像素电路结构及使用其的显示器件 - Google Patents

像素电路结构及使用其的显示器件 Download PDF

Info

Publication number
CN107093618B
CN107093618B CN201710309568.5A CN201710309568A CN107093618B CN 107093618 B CN107093618 B CN 107093618B CN 201710309568 A CN201710309568 A CN 201710309568A CN 107093618 B CN107093618 B CN 107093618B
Authority
CN
China
Prior art keywords
thin film
film transistor
circuit structure
pixel circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710309568.5A
Other languages
English (en)
Other versions
CN107093618A (zh
Inventor
肖丽
玄明花
陈小川
杨盛际
刘冬妮
付杰
王磊
卢鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710309568.5A priority Critical patent/CN107093618B/zh
Publication of CN107093618A publication Critical patent/CN107093618A/zh
Priority to US16/301,759 priority patent/US10553670B2/en
Priority to PCT/CN2018/078478 priority patent/WO2018201796A1/zh
Application granted granted Critical
Publication of CN107093618B publication Critical patent/CN107093618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

本公开提供一种像素电路结构及使用其的显示器件。像素电路结构包括：金属遮光层；形成在金属遮光层上的至少一个缓冲层；形成在所述至少一个缓冲层上的薄膜晶体管；形成在所述薄膜晶体管的栅极上的绝缘层；以及形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线电连接；其中所述金属遮光层与所述薄膜晶体管的电源线电连接。通过金属遮光层与所述薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降IR drop；同时增大存储电容Cst。

Description

像素电路结构及使用其的显示器件
技术领域
本公开涉及显示技术领域，具体而言，涉及一种像素电路结构及使用其的显示器件。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管)是近年来逐渐发展起来的显示照明技术，尤其在显示行业，是当今平板显示器研究领域的热点之一，与液晶显示器相比，由于其具有高响应、高对比度、可柔性化、低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED已经开始取代传统的LCD显示屏，被视为拥有广泛的应用前景，具有重要的研究意义。尤其是顶发射OLED器件，由于具有更高的开口率，和利用微腔效应实现光取出优化等优点，成为研究的主要方向。
与TFT-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光，OLED通常采用的低温多晶硅即LTPS(Low Temperature Poly-silicon)制程，若在中大尺寸的高PPI面板使用时，面板的负载较小尺寸会成倍增大，由于像素Pitch变小也会牺牲掉部分的Cst，这样会使显示性能大幅下降。
在中尺寸高PPI面板设计中，较小尺寸低分辨率的面板具有较大的RC load(电阻压降)，这样在LTPS OLED制程中会造成VDD(即薄膜晶体管的电源线)和Vdata(即显示数据线或者说显示信号线)等的IR drop较为严重，导致面板显示性能大幅下降，同时，在高PPI面板中，像素尺寸越来越小，信号线的宽度受工艺条件限制较大，会牺牲部分的Cst来保证像素电路结构的排布，为减小电阻负载及增加Cst，就必须从增加Mask即掩模或更换材料等方法进行改变，这样会大大增加了工艺制程的步骤，提高产品成本。
因此，设计一种新的像素电路结构及使用其的显示器件是目前亟待解决的技术问题。
在所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种像素电路结构及使用其的显示器件，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。
根据本公开的第一方面，提供一种像素电路结构，包括：
金属遮光层；
形成在金属遮光层上的至少一个缓冲层；
形成在所述至少一个缓冲层上的薄膜晶体管；
形成在所述薄膜晶体管的栅极上的绝缘层；以及
形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线电连接；
其中所述金属遮光层与所述薄膜晶体管的电源线电连接。
在本公开的一种示例性实施例中，通过过孔来进行所述金属遮光层与所述薄膜晶体管的电源线的所述电连接。
在本公开的一种示例性实施例中，所述金属遮光层还与显示数据线电连接，其中所述金属遮光层包括相互之间电绝缘的至少两个图案，所述金属遮光层中与所述显示数据线电连接的图案不同于与所述薄膜晶体管的电源线电连接的图案。
在本公开的一种示例性实施例中，通过过孔来进行所述金属遮光层与所述显示数据线的所述电连接。
在本公开的一种示例性实施例中，所述过孔位于所述薄膜晶体管的电源线或所述显示数据线在所述金属遮光层上的投影与所述金属遮光层的交叉处。
在本公开的一种示例性实施例中，所述薄膜晶体管为低温多晶硅薄膜晶体管。
在本公开的一种示例性实施例中，所述像素电路结构用于有机电致发光显示器件。
根据本公开的第二方面，提供一种显示器件，包括：
根据任一前述的像素电路结构；
形成在所述像素电路结构上的显示元件。
在本公开的一种示例性实施例中，所述显示元件包括：
形成在所述像素电路结构上的像素电极；
形成在所述像素电极上的发光层；以及
形成在所述发光层上的顶电极。
在本公开的一种示例性实施例中，所述发光层为有机发光层。
根据本公开的一些实施方式，通过金属遮光层与薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降；同时增大存储电容。
根据本公开的一些实施方式，通过金属遮光层与显示数据线电连接，形成金属遮光层与显示数据线并联，降低数据线电阻，减小面板负载，减小电阻压降。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
通过参照附图详细描述其示例实施例，本发明的上述和其它目标、特征及优点将变得更加显而易见。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出根据本公开一示例实施方式的像素电路结构的俯视图。
图2示出根据本公开一示例实施方式的像素电路结构的截面图。
图3示出使用根据本公开一示例实施方式的像素电路结构的显示器件的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。
需要指出的是，在附图中，为了图示的清晰可能会夸大层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本公开提供一种像素电路结构及使用其的显示器件。像素电路结构包括：金属遮光层；形成在金属遮光层上的至少一个缓冲层；形成在所述至少一个缓冲层上的薄膜晶体管(即TFT)；形成在所述薄膜晶体管的栅极上的绝缘层；以及形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线电连接；其中所述金属遮光层与所述薄膜晶体管的电源线(即通常所说的VDD线，为薄膜晶体管提供工作电压)电连接。通过金属遮光层与所述薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降IR drop；同时增大存储电容Cs；此外，同时通过金属遮光层与显示数据线电连接，也能够形成金属遮光层与显示数据线并联，降低数据线电阻，减小面板负载，减小电阻压降。
下面结合附图对本公开的像素电路结构及使用其的显示器件进行具体说明，其中，图1示出根据本公开一示例实施方式的像素电路结构的俯视图；图2示出根据本公开一示例实施方式的像素电路结构的截面图；图3示出包括根据本公开一示例实施方式的像素电路结构的显示器件的示意图。
首先结合图1-2就像素电路结构进行详细说明。
图1示出根据本公开一示例实施方式的像素电路结构的俯视图；图2示出根据本公开一示例实施方式的像素电路结构的截面图。其中所述像素电路结构可应用于采用低温多晶硅即LTPS(Low Temperature Poly-silicon)制程的显示器件的制造以保证在获得稳定的电流来控制发光的同时能够减小电阻压降和增大存储电容，但本发明不限于此，也可以应用于采用其他TFT制程的显示器件的制造；所述显示器件可为有机电致发光显示器件即OLED器件，但本发明不限于此，也可以为其他类型的显示器件。
如图1所示，像素电路结构包括：金属遮光层；形成在金属遮光层上的至少一个缓冲层；形成在所述至少一个缓冲层上的薄膜晶体管即TFT(图1为俯视图，仅示出薄膜晶体管的栅极)；形成在所述薄膜晶体管的栅极上的绝缘层；以及形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线(即通常所说的VDD线，为薄膜晶体管提供工作电压)电连接；其中所述金属遮光层与所述薄膜晶体管的电源线电连接。通过金属遮光层与所述薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降IR drop；同时增大存储电容Cs。
在本公开的一种示例性实施例中，通过过孔来进行所述金属遮光层与所述薄膜晶体管的电源线的所述电连接。通过过孔来进行所述金属遮光层与所述薄膜晶体管的电源线的电连接，可使用现有工艺的金属层结构，无需增加额外的金属层，从而在不改变原有的工艺流程及不增加成本的情况下实现减小电阻压降和增大存储电容的目的。但本发明不限于此，也可以采用其他的方式来进行所述金属遮光层与所述薄膜晶体管的电源线的电连接，都可实现减小电阻压降和增大存储电容的目的和技术效果。
图2是图1中所示的像素电路结构的俯视图中沿A-A’和B-B’方向的截面图。
如图2中沿A-A’方向的截面图所示，电源线通过穿过缓冲层的过孔2与金属遮光层电连接。
同样的，也可以通过过孔来进行所述第二栅极与所述薄膜晶体管的电源线电连接。如图2中沿B-B’方向的截面图所示，电源线通过穿过绝缘层的过孔1与第二栅极电连接。但本发明不限于此，也可以采用其他的方式来进行所述第二栅极与所述薄膜晶体管的电源线电连接。
在本公开的一种示例性实施例中，所述金属遮光层还与显示数据线电连接，其中所述金属遮光层包括相互之间电绝缘的至少两个图案，所述金属遮光层中与所述显示数据线电连接的图案不同于与所述薄膜晶体管的电源线电连接的图案。
进一步地，可以同时有多个金属遮光层中的图案与所述薄膜晶体管的电源线电连接，也可以同时有多个金属遮光层中的图案与所述显示数据线电连接，只要保证与所述显示数据线电连接的图案绝缘于与所述薄膜晶体管的电源线电连接的图案即可。
通过金属遮光层与显示数据线电连接，也能够形成金属遮光层与显示数据线并联，以实现降低数据线电阻，减小面板负载，减小电阻压降的技术效果。
在本公开的一种示例性实施例中，通过过孔来进行所述金属遮光层与所述显示数据线的所述电连接。如图2中沿A-A’方向的截面图所示，显示数据线通过穿过缓冲层的过孔3与金属遮光层电连接。但本发明不限于此，也可以采用其他的方式来进行所述金属遮光层与所述显示数据线的电连接。
在本公开的一种示例性实施例中，所述过孔位于所述薄膜晶体管的电源线或所述显示数据线在所述金属遮光层上的投影与所述金属遮光层的交叉处(如图1、2中的过孔1-3处所示)。
在本公开的一种示例性实施例中，所述薄膜晶体管为低温多晶硅薄膜晶体管即LTPS-TFT。但本发明不限于此，所述薄膜晶体管也可以为其他类型的TFT。
在本公开的一种示例性实施例中，所述像素电路结构用于有机电致发光显示器件。但本发明不限于此，所述像素电路结构也可以用于如液晶显示器、无机电致发光显示器等他类型的显示器件。
在此需要特别指出的是，电流驱动的TFT像素电路的具体实现驱动电路结构虽然有很多种，目前报道过的电流驱动型电路主要有三管TFT结构、四管TFT结构、五管甚至更多管TFT结构，但是不管是何种电流驱动型电路，只要通过金属遮光层与所述薄膜晶体管的电源线电连接和/或金属遮光层与显示数据线电连接，均可实现降低电源线电阻、减小面板负载、减小电阻压降IR drop同时增大存储电容Cs和/或降低数据线电阻、减小面板负载、减小电阻压降的技术效果，与具体采用多少管的TFT结构无关。
下面结合图3就使用上述实施方式所述的像素电路结构的显示器件进行详细说明。
图3示出使用根据本公开一示例实施方式的像素电路结构的显示器件的示意图。其中所述显示器件可为采用低温多晶硅即LTPS(Low Temperature Poly-silicon)制程制造的显示器件以保证在获得稳定的电流来控制发光的同时能够减小电阻压降和增大存储电容，但本发明不限于此，也可以为采用其他TFT制程制造的显示器件；此外，所述显示器件可为有机电致发光显示器件即OLED器件，但本发明不限于此，也可以为其他类型的显示器件。
如图3所示，显示器件，包括：根据上述实施方式所述的像素电路结构；形成在所述像素电路结构上的显示元件。
具体来说，像素电路结构至少包括：金属遮光层；形成在金属遮光层上的至少一个缓冲层；形成在所述至少一个缓冲层上的薄膜晶体管(图1为俯视图，仅示出薄膜晶体管的栅极)；形成在所述薄膜晶体管的栅极上的绝缘层；以及形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线电连接；其中所述金属遮光层与所述薄膜晶体管的电源线电连接。通过金属遮光层与所述薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降IRdrop；同时增大存储电容Cs。
所述显示元件包括：形成在所述像素电路结构上的像素电极，所述薄膜晶体管的源极与所述像素电极电连接以为所述显示元件提供驱动电流从而使所述显示元件发光；形成在所述像素电极上的发光层；以及形成在所述发光层上的顶电极。
顶电极为出光面，通常为透光率高的透明电极，常用的透明电极为氧化铟锡即ITO等。
在本公开的一种示例性实施例中，所述发光层为有机发光层。
使用前述实施方式所述的像素电路结构的显示器件可以实现在获得稳定的电流来控制发光的同时能够减小电阻压降和增大存储电容。
综上所述，根据本公开的一些实施方式，通过金属遮光层与薄膜晶体管的电源线电连接，形成金属遮光层与电源线并联，降低电源线电阻，减小面板负载，减小电阻压降；同时增大存储电容。
根据本公开的一些实施方式，通过金属遮光层与显示数据线电连接，形成金属遮光层与显示数据线并联，降低数据线电阻，减小面板负载，减小电阻压降。
根据本公开的一些实施方式，通过过孔来进行所述金属遮光层与所述薄膜晶体管的电源线和/或显示数据线的电连接，可使用现有工艺的金属层结构，无需增加额外的金属层，从而在不改变原有的工艺流程及不增加成本的情况下实现减小电阻压降和增大存储电容的目的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (9)

1.一种像素电路结构，包括：
金属遮光层，所述金属遮光层包括相互之间电绝缘的至少两个图案；
形成在金属遮光层上的至少一个缓冲层；
形成在所述至少一个缓冲层上的薄膜晶体管；
形成在所述薄膜晶体管的栅极上的绝缘层；以及
形成在所述绝缘层上与所述栅极形成存储电容的第二栅极，所述第二栅极与所述薄膜晶体管的电源线电连接；
其中所述金属遮光层与所述薄膜晶体管的电源线和显示数据线电连接；所述金属遮光层中与所述显示数据线电连接的图案不同于与所述薄膜晶体管的电源线电连接的图案。
2.根据权利要求1所述的像素电路结构，其特征在于，通过过孔来进行所述金属遮光层与所述薄膜晶体管的电源线的所述电连接。
3.根据权利要求1所述的像素电路结构，其特征在于，通过过孔来进行所述金属遮光层与所述显示数据线的所述电连接。
4.根据权利要求2或3所述的像素电路结构，其特征在于，所述过孔位于所述薄膜晶体管的电源线或所述显示数据线在所述金属遮光层上的投影与所述金属遮光层的交叉处。
5.根据权利要求1所述的像素电路结构，其特征在于，所述薄膜晶体管为低温多晶硅薄膜晶体管。
6.根据权利要求1所述的像素电路结构，其特征在于，所述像素电路结构用于有机电致发光显示器件。
7.一种显示器件，包括：
根据权利要求1-5任一项所述的像素电路结构；
形成在所述像素电路结构上的显示元件。
8.根据权利要求7所述的显示器件，其特征在于，所述显示元件包括：
形成在所述像素电路结构上的像素电极；
形成在所述像素电极上的发光层；以及
形成在所述发光层上的顶电极。
9.根据权利要求8所述的显示器件，其特征在于，所述发光层为有机发光层。
CN201710309568.5A 2017-05-04 2017-05-04 像素电路结构及使用其的显示器件 Active CN107093618B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710309568.5A CN107093618B (zh) 2017-05-04 2017-05-04 像素电路结构及使用其的显示器件
US16/301,759 US10553670B2 (en) 2017-05-04 2018-03-08 Pixel circuit structure and display device using the same
PCT/CN2018/078478 WO2018201796A1 (zh) 2017-05-04 2018-03-08 像素电路结构及使用其的显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710309568.5A CN107093618B (zh) 2017-05-04 2017-05-04 像素电路结构及使用其的显示器件

Publications (2)

Publication Number Publication Date
CN107093618A CN107093618A (zh) 2017-08-25
CN107093618B true CN107093618B (zh) 2019-12-17

Family

ID=59638055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710309568.5A Active CN107093618B (zh) 2017-05-04 2017-05-04 像素电路结构及使用其的显示器件

Country Status (3)

Country Link
US (1) US10553670B2 (zh)
CN (1) CN107093618B (zh)
WO (1) WO2018201796A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093618B (zh) * 2017-05-04 2019-12-17 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
EP3679422B1 (en) 2017-09-04 2024-02-21 BOE Technology Group Co., Ltd. Display substrate and display apparatus
CN107527927B (zh) * 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
JP2019117293A (ja) * 2017-12-27 2019-07-18 シャープ株式会社 表示装置用基板及び表示装置
CN108231847B (zh) * 2018-01-02 2020-07-10 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110770911A (zh) * 2018-04-02 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、及减少电阻压降和显示设备中的数据损耗的方法
CN110164914B (zh) * 2018-10-15 2022-02-08 京东方科技集团股份有限公司 半导体器件、显示面板、显示装置和制造方法
CN110047896B (zh) * 2019-04-25 2022-09-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110265483B (zh) * 2019-05-16 2021-09-28 北京大学深圳研究生院 显示装置及其制备方法
CN111146264B (zh) * 2020-02-06 2023-08-18 合肥鑫晟光电科技有限公司 Oled显示基板及其制作方法、显示装置
CN111524956B (zh) * 2020-05-09 2023-07-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
WO2022183343A1 (zh) * 2021-03-01 2022-09-09 京东方科技集团股份有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465675A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN105789244A (zh) * 2014-09-04 2016-07-20 乐金显示有限公司 有机发光显示面板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置
CN203367291U (zh) * 2013-07-29 2013-12-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
KR102192473B1 (ko) 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107093618B (zh) 2017-05-04 2019-12-17 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
KR102508724B1 (ko) * 2018-02-14 2023-03-14 삼성디스플레이 주식회사 지문 센싱 유닛 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789244A (zh) * 2014-09-04 2016-07-20 乐金显示有限公司 有机发光显示面板及其制造方法
CN104465675A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器

Also Published As

Publication number Publication date
WO2018201796A1 (zh) 2018-11-08
US10553670B2 (en) 2020-02-04
CN107093618A (zh) 2017-08-25
US20190288056A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
CN107093618B (zh) 像素电路结构及使用其的显示器件
CN107078135B (zh) 半导体装置、tft背板、显示器及其制造方法
CN106782416B (zh) 一种显示面板及显示装置
CN108417172B (zh) 阵列基板、显示屏及显示装置
CN107004682B (zh) 显示器背板以及包括该显示器背板的显示器
US20180226508A1 (en) Tft backplane and manufacturing method thereof
US20160071919A1 (en) Active Matrix Organic Light-Emitting Diode Display Substrate and Display Device
JP2020518942A (ja) エレクトロルミネッセンス表示パネル、その作製方法および表示装置
CN109448635B (zh) Oled显示面板
TWI696990B (zh) 像素驅動電路及其驅動方法和電晶體的版圖結構
JP7156952B2 (ja) 配線構造及びその製造方法、ｏｌｅｄアレイ基板及び表示装置
WO2008004348A1 (en) El display device
US11165038B2 (en) Display module and electronic device with auxiliary electrode layer on cathode layer
KR20160047078A (ko) 표시 패널 및 이를 포함하는 표시 장치
US20190245013A1 (en) Oled array substrate, production method thereof, and display apparatus
US20220208948A1 (en) Display substrate, and display apparatus
KR102658874B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102402602B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN113517327B (zh) 显示面板、显示装置及显示方法
KR102636037B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN114784073A (zh) 显示面板和显示装置
CN101312011B (zh) 影像显示系统
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
US20230317008A1 (en) Display device
US20240122007A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant