KR20090038670A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090038670A KR20090038670A KR1020070104092A KR20070104092A KR20090038670A KR 20090038670 A KR20090038670 A KR 20090038670A KR 1020070104092 A KR1020070104092 A KR 1020070104092A KR 20070104092 A KR20070104092 A KR 20070104092A KR 20090038670 A KR20090038670 A KR 20090038670A
- Authority
- KR
- South Korea
- Prior art keywords
- odd
- data link
- even data
- line
- data
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 30
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 102100022934 DPH3 homolog Human genes 0.000 description 5
- 102100022262 DnaJ homolog subfamily C member 24 Human genes 0.000 description 5
- 101000902716 Homo sapiens DPH3 homolog Proteins 0.000 description 5
- 101000902093 Homo sapiens DnaJ homolog subfamily C member 24 Proteins 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 102100036462 Delta-like protein 1 Human genes 0.000 description 3
- 101000928537 Homo sapiens Delta-like protein 1 Proteins 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 102100031599 2-(3-amino-3-carboxypropyl)histidine synthase subunit 1 Human genes 0.000 description 1
- 102100024830 2-(3-amino-3-carboxypropyl)histidine synthase subunit 2 Human genes 0.000 description 1
- 101000866191 Homo sapiens 2-(3-amino-3-carboxypropyl)histidine synthase subunit 1 Proteins 0.000 description 1
- 101000909233 Homo sapiens 2-(3-amino-3-carboxypropyl)histidine synthase subunit 2 Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 보다 자세하게는 화상을 표현하지 않는 비표시 영역의 면적을 축소 설계할 수 있는 액정표시장치용 어레이 기판에 관한 것이다.
이를 위해, 본 발명에서는 홀수 번째 위치하는 오드 데이터 배선, 오드 데이터 패드 및 오드 데이터 링크 배선과, 짝수 번째 위치하는 이븐 데이터 배선, 이븐 데이터 패드 및 이븐 데이터 링크 배선에 있어서, 데이터 링크 영역에 대응된 오드 및 이븐 데이터 링크 배선을 게이트 절연막을 사이에 두고, 서로 다른 층에 설계하는 것을 특징으로 한다.
전술한 구성은 오드 데이터 링크 배선과 이븐 데이터 링크 배선이 서로 다른 층에 구성되므로, 일부의 면적이 서로 중첩 설계되더라도 쇼트 불량이 발생될 염려가 없을 뿐만 아니라, 오드 데이터 링크 배선과 이븐 데이터 링크 배선 간 이격 거리를 고려할 필요가 없어 비표시 영역의 면적을 축소 설계할 수 있는 장점을 갖는다.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 자세하게는 화상을 표현하지 않는 비표시 영역의 면적을 축소 설계할 수 있는 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 평판형 표시장치의 하나인 액정표시장치는 음극선관(Cathode Ray Tube : CRT)에 비해 시인성이 우수하고 평균소비전력도 같은 화면크기의 음극선관에 비해 작을 뿐만 아니라 발열량도 작기 때문에 플라즈마 표시장치나 전계방출 표시장치와 함께 최근에 휴대폰이나 컴퓨터의 모니터, 텔레비전의 차세대 표시장치로서 각광받고 있다.
이러한 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 액정표시장치에 대해 설명하도록 한다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 나타낸 평면도이다.
도시한 바와 같이, 종래에 따른 액정표시장치용 어레이 기판(10)은 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된다.
상기 기판(10) 상의 표시 영역(AA)에는 일 방향으로 스캔 신호를 인가받는 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소 영역(P)을 정의하며, 데이터 신호를 인가받는 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)이 매트릭스 형태로 배치된다.
상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)의 교차지점에 일대일 대응하여 스위칭 역할을 하는 다수의 박막트랜지스터(T)가 구성되고, 상기 박막트랜지스터(T)는 화소 영역(P)에 대응하여 일대일 구성된 화소 전극(80)과 접촉된다.
한편, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)은 비표시 영역(NAA)에 대응된 제 1 내지 제 m 게이트 링 크 배선(GLL1 내지 GLLm) 및 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)을 통해 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)에 각각 접속된다.
이때, 상기 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)는 각각의 일부를 노출하는 제 1 내지 제 m 게이트 패드 콘택홀(미도시) 및 제 1 내지 제 n 데이터 패드 콘택홀(미도시)을 통해 화소 전극(80)과 동일층 동일 물질로 이루어진 제 1 내지 제 m 게이트 패드 전극(미도시) 및 제 1 내지 제 n 데이터 패드 전극(미도시)에 각각 대응되도록 접촉된다.
이러한 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 기판(10)과 이격된 일측에 위치하는 게이트 및 데이터 구동 회로부(미도시)와 탭(Tape Automated Bonding: TAB) 실장 공정을 통해 부착되는 바, 상기 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 게이트 및 데이터 구동 회로부(미도시)로부터의 스캔 및 데이터 신호를 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)으로 각각 전달하는 역할을 한다.
그러나, 전술한 구성을 갖는 액정표시장치용 어레이 기판에서는 제 1 내지 제 m 게이트 배선, 링크 배선 및 패드와 제 1 내지 제 n 데이터 배선, 링크 배선 및 패드가 동일층 동일 패턴으로 구성되므로 인해 비표시 영역에 대응된 면적을 축소 설계하는 데 한계에 봉착한 상황인 바, 이에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 2는 도 1의 A 부분을 확대한 도면으로, 비표시 영역을 중점적으로 나타내고 있다. 이때, 홀수 번째 위치하는 라인은 오드, 짝수 번째 위치하는 라인은 이븐이라 정의하도록 한다.
도 2에 도시한 바와 같이, 기판(10) 상의 표시 영역(AA)에는 일 방향으로 오드 및 이븐 게이트 배선(20a, 20b)과, 상기 오드 및 이븐 게이트 배선(20a, 20b)과 수직 교차하는 방향으로 오드 및 이븐 데이터 배선(30a, 30b)이 구성된다.
이때, 상기 오드 및 이븐 게이트 배선(20a, 20b)과 오드 및 이븐 데이터 배선(30a, 30b)의 교차지점에 대응하여 다수의 박막트랜지스터(T)가 구성되는 바, 상기 다수의 박막트랜지스터(T)는 이븐 게이트 배선(20b)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25) 상에 위치하는 다수의 반도체층(미도시)과, 상기 다수의 반도체층 상에서 서로 이격 구성된 다수의 소스 및 드레인 전극(32, 34)을 포함한다.
이때, 상기 반도체층은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(40)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다. 또한, 상기 드레인 전극(34)을 노출하는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 다수의 화소 전극(80)을 화소 영역(P)에 대응하여 일대일 구성한다.
이때, 상기 화소 전극(80)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 구성된다.
한편, 상기 기판(10) 상의 비표시 영역(NAA)에는 오드 및 이븐 데이터 배 선(30a, 30b)에서 연장 구성된 오드 및 이븐 데이터 링크 배선(50a, 50b)과 오드 및 이븐 데이터 패드(60a, 60b)가 각각 구성된다. 이때, 상기 비표시 영역(NAA)은 오드 및 이븐 데이터 링크 배선(50a, 50b)이 구성된 데이터 링크 영역(DLA)과, 오드 및 이븐 데이터 패드(60a, 60b)가 구성된 데이터 패드 영역(DPA)으로 세분화된다.
상기 오드 및 이븐 데이터 패드(60a, 60b)는 각각의 일부를 노출하는 오드 및 이븐 데이터 패드 콘택홀(DPH1, DPH2)을 통해 상기 화소 전극(80)과 동일층 동일 물질로 이루어진 오드 및 이븐 데이터 패드 전극(70a, 70b)에 각각 접촉된다.
여기서, 상기 오드 및 이븐 데이터 배선(30a, 30b)과 오드 및 이븐 데이터 링크 배선(50a, 50b)과 오드 및 이븐 데이터 패드(60a, 60b)는 각각에 대응하여 동일층 동일 패턴으로 구성되는 것이 일반적이다.
전술한 구성을 갖는 종래의 액정표시장치용 어레이 기판(10)에서는 비표시 영역(NAA)에 대응된 면적을 축소 설계하기 위해, 오드 및 이븐 데이터 패드(60a, 60b)의 면적을 축소 설계하는 방법이 제시되었으나, 상기 오드 및 이븐 데이터 패드(60a, 60b)의 면적을 축소 설계할 경우 저항의 증가에 따른 데이터 신호의 지연으로 잔상과 같은 화질 불량을 유발하는 문제가 있다. 또한, 상기 오드 및 이븐 데이터 링크 배선(50a, 50b)의 폭(CD)을 줄일 경우 라인 저항의 증가로 신호 지연이 야기될 우려가 있어 오드 및 이븐 데이터 링크 배선(50a, 50b)의 폭(CD)을 줄이는 데는 한계가 있다.
이에 대한 대안으로, 데이터 패드 영역(DPA)을 표시 영역(AA)에 가깝도록 설 계하는 방법, 즉 오드 및 이븐 데이터 링크 배선(50a, 50b)이 위치하는 데이터 링크 영역(DLA)을 축소 설계하는 방법이 제시되고 있다.
이때, 해상도에 따라 각 라인의 개수에 차이는 있을 수 있으나, 통상 데이터 패드 영역(DPA)과 표시 영역(AA)을 가깝게 설계하기 위해서는 오드 및 이븐 데이터 링크 배선(50a, 50b) 각각의 이격 거리(P1, P2, P3)를 줄일 수 밖에 없는 상황이다.
그러나, 상기 오드 및 이븐 데이터 링크 배선(50a, 50b) 각각의 이격 거리(P1, P2, P3)를 줄이다 보면, 오드 및 이븐 데이터 링크 배선(50a, 50b)을 형성하는 공정 과정에서 챔버 내부에 부유하는 미세 금속성 이물이 오드 및 이븐 데이터 링크 배선(50a, 50b)에 흡착 및 부착되어 오드 및 이븐 데이터 링크 배선(50a, 50b)이 서로 도통되는 쇼트 불량을 야기할 수 있다.
이러한 이유로, 종래의 액정표시장치용 어레이 기판에서는 비표시 영역에 대응된 면적을 축소 설계하는 데 어려움이 따르고 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 쇼트 불량 및 신호 지연이 발생하지 않으면서 비표시 영역의 면적을 축소 설계하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 화상을 구현하는 표시 영역과, 화상을 구현하지 않는 비표시 영역으로 구분된 기판과, 상기 기판 상의 표시 영역에 대응하여 일 방향으로 다수의 게이트 배선과, 상기 다수의 게이트 배선과 수직 교차하는 오드 및 이븐 데이터 배선과, 상기 다수의 게이트 배선과 상기 오드 및 이븐 데이터 배선의 교차지점에 위치하는 박막트랜지스터와, 상기 박막트랜지스터에 접촉된 화소 전극과;
상기 비표시 영역에 대응하여 상기 오드 데이터 배선과 이격 구성된 이븐 데이터 링크 배선과, 상기 이븐 데이터 링크 배선에서 동일 패턴으로 연장된 이븐 데이터 패드와, 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 및 패드를 전기적으로 연결하는 오드 브리지 패턴과, 상기 이븐 데이터 배선과 이격되고, 상기 이븐 데이터 링크 배선과 절연물질로 이루어진 게이트 절연막을 사이에 두고, 상기 이븐 데이터 링크 배선과 밀착 구성된 오드 데이터 링크 배선과, 상기 오드 데이터 링크 배선에서 동일 패턴으로 연장된 오드 데이터 패드와, 상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선 및 패드를 전기적으로 연결하는 이븐 브리지 패턴을 포함하는 것을 특징으로 한다.
이때, 상기 오드 브리지 패턴은 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 각각의 일부를 노출하는 제 1 및 제 2 콘택홀을 통해, 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선을 서로 연결한다.
상기 이븐 브리지 패턴은 상기 이븐 데이터 배선과 오드 데이터 링크 배선 각각의 일부를 노출하는 제 3 및 제 4 콘택홀을 통해, 상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선을 서로 연결한다.
또한, 상기 오드 및 이븐 데이터 링크 배선과 상기 오드 및 이븐 데이터 패드는 상기 오드 및 이븐 게이트 배선과 동일층 동일 물질로 구성되거나, 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성된다.
상기 이븐 데이터 링크 배선 및 패드가 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성될 때, 상기 제 3 및 제 4 콘택홀은 저항차를 맞추는 역할을 하고, 상기 오드 데이터 링크 배선 및 패드가 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성될 때, 상기 제 1 및 제 2 콘택홀은 저항차를 맞추는 역할을 한다.
상기 오드 및 이븐 브리지 패턴은 상기 화소 전극과 동일층 동일 물질로 구성되며, 상기 이븐 데이터 링크 배선과 상기 오드 데이터 링크 배선은 상기 게이트 절연막을 사이에 두고 교차 구성되는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조방법은 화상을 구현하는 표시 영역과, 화상을 구현하지 않는 비표시 영역으로 구분된 기판을 준비하는 단계와, 상기 기판 상의 표시 영역에 대응하여 일 방향으로 구성된 다수의 게이트 배선과, 상기 비표시 영역에 대응하여 전기적으로 절연된 이븐 데이터 링크 배선과, 상기 이븐 데이터 링크 배선에서 동일 패턴으로 연장된 이븐 데이터 패드를 형성하는 단계와;
상기 다수의 게이트 배선과 이븐 데이터 링크 배선 및 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 박막트랜지스터와, 상기 오드 및 이븐 게이트 배선과 수직 교차하는 오드 및 이븐 데이터 배선과, 상기 이븐 데이터 배선과 이격되고, 상기 이븐 데이터 링크 배선과 밀착 구성된 오드 데이터 링크 배선과, 상기 오드 데이터 링크 배선에서 동일 패턴으로 연장된 오드 데이터 패드를 형성하는 단계와, 상기 박막트랜지스터와 오드 및 이븐 데이터 배선과 오드 데이터 링크 배선 및 패드가 형성된 기판 상에 드레인 콘택홀과 제 1 내지 제 4 콘택홀을 포함하는 보호막을 형성하는 단계와;
상기 드레인 콘택홀과 제 1 내지 제 4 콘택홀을 통해, 상기 박막트랜지스터에 접촉된 화소 전극과, 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 및 패드를 전기적으로 연결하는 오드 브리지 패턴과, 상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선 및 패드를 전기적으로 연결하는 이븐 브리지 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 보호막은 상기 오드 및 이븐 데이터 패드 각각의 일부를 노출하는 오드 및 이븐 데이터 패드 콘택홀을 더욱 포함한다. 상기 오드 및 이븐 브리지 패턴은 상기 화소 전극과 동일층 동일 물질인 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 도전성 금속 물질로 형성된 것을 특징으로 한다.
또한, 상기 오드 데이터 링크 배선과 상기 이븐 데이터 링크 배선은 상기 게이트 절연막을 사이에 두고, 서로 교차되도록 형성된 것을 특징으로 한다.
본 발명에서는 첫째, 오드 및 이븐 데이터 링크 배선을 서로 다른 층으로 이원화하여 설계하는 것을 통해 데이터 링크 영역의 면적을 줄일 수 있다.
둘째, 오드 및 이븐 데이터 링크 배선을 서로 다른 층에 구성하는 것을 통해, 평면적으로 서로 교차되더라도 쇼트 불량이 발생하지 않는다.
셋째, 오드 및 이븐 브리지 패턴에 의해 오드 라인과 이븐 라인의 저항차를 맞출 수 있어 신호 지연과 같은 문제를 해결할 수 있다.
--- 제 1 실시예 ---
본 발명의 제 1 실시예는 오드 및 이븐 데이터 링크 배선을 서로 다른 층에 이원화하여 설계하는 것을 통해, 쇼트 불량 및 신호 지연과 같은 문제가 발생하지 않으면서 비표시 영역을 축소 설계할 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 상세히 설명하도록 한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판(100)은 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된다.
상기 기판(100) 상의 표시 영역(AA)에는 일 방향으로 스캔 신호를 인가받는 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소 영역(P)을 정의하며, 데이터 신호를 인가받는 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)이 매트릭스 형태로 배치된다.
상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)의 교차지점에 일대일 대응하여 스위칭 역할을 하는 다수의 박막트랜지스터(T)가 구성되고, 상기 박막트랜지스터(T)는 화소 영역(P)에 대응하여 일대일 구성된 화소 전극(180)과 접촉된다.
도면으로 상세히 제시하지는 않았지만, 횡전계 방식 액정표시장치용 어레이 기판(미도시)에서는 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 평행한 방향으로 이격 구성된 제 1 내지 제 m 공통 배선(미도시)과, 상기 제 1 내지 제 m 공통 배선(미도시)에서 제 1 내지 제 n 데이터 배선(DL1 내지 DLn) 방향으로 수직 연장된 다수의 공통 전극(미도시)을 더욱 포함하는 바, 이러한 횡전계 방식은 화소 영역(P)에 대응하여 교대로 배치된 공통 전극(미도시)과 화소 전극(180) 간의 수평 전계에 의해 액정(미도시)을 구동하게 된다.
한편, 상기 기판(100) 상의 비표시 영역(NAA)에는 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)에 연결된 제 1 내지 제 m 게이트 링크 배선(GLL1 내지 GLLm)과 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)를 구성한다. 또한, 상기 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)에 연결된 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)과 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)를 각각 구성한 다.
여기서, 상기 제 1 내지 제 n 데이터 배선, 링크 배선 및 패드(DL1 내지 DLn, DLL1 내지 DLLn, DP1 내지 DPn) 중 홀수 및 짝수 번째 위치하는 라인을 오드 및 이븐이라 정의하도록 한다.
이때, 본 발명에서는 오드 데이터 링크 배선과 이븐 데이터 링크 배선을 서로 다른 층에서 교차되도록 설계하는 것을 통해 데이터 링크 영역의 면적을 축소할 수 있는 것을 특징으로 한다.
이에 대해서는, 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 4는 도 3의 B 부분을 확대한 도면이고, 도 5a와 도 5b는 도 4의 Ⅴa-Ⅴa, Ⅴb-Ⅴb선을 따라 각각 절단하여 나타낸 단면도이다.
도 4에 도시한 바와 같이, 기판(100) 상의 표시 영역(AA)에는 일 방향으로 오드 및 이븐 게이트 배선(120a, 120b)과, 상기 오드 및 이븐 게이트 배선(120a, 120b)과 수직 교차하는 방향으로 오드 및 이븐 데이터 배선(130a, 130b)이 구성된다.
이때, 상기 오드 및 이븐 게이트 배선(120a, 120b)과 오드 및 이븐 데이터 배선(130a, 130b)의 교차지점에 대응하여 다수의 박막트랜지스터(T)가 구성되는 바, 상기 다수의 박막트랜지스터(T)는 이븐 게이트 배선(120b)에서 연장된 게이트 전극(125)과, 상기 게이트 전극(125) 상에 위치하는 다수의 반도체층(미도시)과, 상기 다수의 반도체층 상에서 서로 이격 구성된 다수의 소스 및 드레인 전극(132, 134)을 포함한다.
이때, 상기 반도체층은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 포함한다. 또한, 상기 드레인 전극(134)을 노출하는 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 다수의 화소 전극(180)을 화소 영역(P)에 대응하여 일대일 구성한다.
이때, 상기 화소 전극(180)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 구성된다.
상기 화소 전극(180)은 오드 게이트 배선(120a)과 중첩되도록 연장 구성하여 상기 오드 게이트 배선(120a)을 제 1 전극으로 하고, 상기 오드 게이트 배선(120a)과 중첩된 화소 전극(180)을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극 사이에 개재된 유전체층(미도시)을 포함하는 스토리지 커패시터(Cst)를 구성한다.
한편, 상기 비표시 영역(NAA)에는 오드 및 이븐 데이터 링크 배선(150a, 150b)과, 상기 오드 및 이븐 데이터 링크 배선(150a, 150b)과 동일 패턴으로 연장된 오드 및 이븐 데이터 패드(160a, 160b)가 각각 위치한다. 이때, 상기 비표시 영역(NAA)은 오드 및 이븐 데이터 링크 배선(150a, 150b)이 구성된 데이터 링크 영역(DLA)과, 오드 및 이븐 데이터 패드(160a, 160b)가 구성된 데이터 패드 영역(DPA)으로 세분화된다.
이때, 상기 오드 데이터 배선(130a)은 오드 브리지 패턴(190a)을 통해 이븐 데이터 링크 배선 및 패드(150b, 160b)에, 그리고 상기 이븐 데이터 배선(130b)은 이븐 브리지 패턴(190b)을 통해 오드 데이터 링크 배선 및 패드(150a, 160a)에 각 각 연결한다.
특히, 상기 데이터 링크 영역(DLA)에 대응된 오드 데이터 링크 배선(150a)과 이븐 데이터 링크 배선(150b)을 서로 다른 층에서 교차되도록 설계하는 것을 특징으로 한다.
이를 상세히 설명하면, 도 5a에 도시한 바와 같이 기판(100) 상부 표면에는 오드 게이트 배선(120a)과 이븐 데이터 링크 배선(150b), 그리고 상기 이븐 데이터 링크 배선(150b)에서 동일 패턴으로 연장된 이븐 데이터 패드(160b)가 구성된다.
상기 오드 게이트 배선(120a)과 이븐 데이터 링크 배선 및 패드(150b, 160b)상부 전면에는 산화 실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(145)이 구성된다.
이때, 상기 표시 영역(AA)에는 오드 게이트 배선(120a)과 게이트 절연막(145)을 사이에 두고 일부의 면적이 중첩된 오드 데이터 배선(130a)이 구성되고, 상기 데이터 링크 영역(DLA)에는 이븐 데이터 링크 배선(150b)과 게이트 절연막(145)을 사이에 두고 일부의 면적이 중첩된 오드 데이터 링크 배선(150a)이 위치한다.
또한, 상기 오드 데이터 배선(130a)과 오드 데이터 링크 배선(150a)의 상부에는 오드 데이터 배선(130a)과 이븐 데이터 링크 배선(150b) 각각의 일부를 노출하는 제 1 및 제 2 콘택홀(BH1, BH2)을 포함하는 보호막(155)이 위치한다.
상기 보호막(155)은 산화 실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기 절연물질 그룹 또는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된다.
이때, 상기 제 1 및 제 2 콘택홀(BH1, BH2)에 의해 노출된 오드 데이터 배선(130a)과 이븐 데이터 링크 배선(150b)은 화소 전극(180)과 동일층 동일 물질로 구성된 오드 브리지 패턴(190a)을 통해 전기적으로 연결된다.
또한, 상기 이븐 데이터 패드(160b)는 이의 일부를 노출하는 이븐 데이터 패드 콘택홀(DPH4)을 통해 이븐 데이터 패드 전극(170b)과 접촉된다.
한편, 도 5b에 도시한 바와 같이, 기판(100) 상부 표면에는 표시 영역(AA)과 데이터 링크 영역(DLA)에 대응하여 오드 게이트 배선(120a)과 이븐 데이터 링크 배선(150b)이 각각 위치하고, 상기 오드 게이트 배선(120a)과 이븐 데이터 링크 배선(150b) 상부 전면에는 게이트 절연막(145)이 위치한다.
상기 게이트 절연막(145) 상에는 오드 게이트 배선(120a)과 일부의 면적이 중첩된 이븐 데이터 배선(130b)과, 상기 이븐 데이터 배선(130b)과 일정 간격 이격되고 이븐 데이터 링크 배선(150b)과 일부의 면적이 중첩된 오드 데이터 링크 배선(150a)과, 상기 오드 데이터 링크 배선(150a)에서 동일 패턴으로 연장된 오드 데이터 패드(160a)가 각각 구성된다.
또한, 상기 이븐 데이터 배선(130b)과 오드 데이터 링크 배선 및 패드(150a, 160a) 상부에는 이븐 데이터 배선(130b)과 오드 데이터 링크 배선(150a) 각각의 일부를 노출하는 제 3 및 제 4 콘택홀(BH3, BH4)을 포함하는 보호막(155)이 위치한다.
이때, 상기 제 3 및 제 4 콘택홀(BH3, BH4)에 의해 노출된 이븐 데이터 배선(130b)과 오드 데이터 링크 배선(150a)은 화소 전극(180)과 동일층 동일 물질로 이루어진 이븐 브리지 패턴(190b)을 통해 전기적으로 연결된다.
또한, 상기 오드 데이터 패드(160a)는 이의 일부를 노출하는 오드 데이터 패드 콘택홀(DPH3)을 통해 오드 데이터 패드 전극(170a)과 접촉된다.
종합해 보건데, 본 발명에서는 데이터 링크 영역(DLA)에 대응된 오드 데이터 링크 배선(150a)과 이븐 데이터 링크 배선(150b)이 게이트 절연막(145)을 사이에 두고 서로 다른 층에서 교차 설계하는 것을 특징으로 한다. 이와 같은 구성은 오드 및 이븐 데이터 링크 배선(150a, 150b)을 평면적으로 서로 중첩되도록 설계하더라도 쇼트 불량이 발생될 염려가 없다.
이때, 상기 이븐 데이터 배선(130b)과 오드 데이터 링크 배선 및 패드(150a, 160a)는 동일층 동일 물질로 구성되지만, 오드 데이터 배선(130a)과 이븐 데이터 링크 배선 및 패드(150b, 160b)와의 저항차를 맞추기 위해 제 3 및 제 4 콘택홀(BH3, BH4)을 형성하고 이븐 브리지 패턴(190b)으로 이븐 데이터 배선(130b)과 오드 데이터 링크 배선(150a)을 전기적으로 연결 구성한다.
따라서, 전술한 구성은 종래와 달리 오드 데이터 링크 배선(150a)과 이븐 데이터 링크 배선(150b)의 이격 거리를 고려할 필요가 없으므로, 데이터 링크 영역(DLA)을 축소 설계할 수 있는 장점을 갖는다.
이때, 도면으로 상세히 제시하지는 않았지만, 오드 및 이븐 데이터 링크 배선(150a, 150b)을 일 직선 상에 설계하여 서로 중첩되는 면적은 최대화하고 이격 거리는 최소화하는 방법을 고려해 볼 수 있으나, 이 경우 오드 및 이븐 데이터 링크 배선(150a, 150b)과 이들 사이에 개재된 게이트 절연막(145)에 의한 기생 커패시턴스로 화질이 저하될 우려가 있으므로, 오드 및 이븐 데이터 링크 배선(150a, 150b) 간의 중첩 면적은 최소화하여 설계하는 것이 바람직하다.
따라서, 본 발명의 제 1 실시예에서는 오드 및 이븐 데이터 배선과 오드 및 이븐 데이터 링크 배선을 서로 다른 층에서 교차 구성하는 것을 통해 데이터 링크 영역의 면적을 축소 설계할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 6a 내지 도 6d와 도 7a 내지 도 7d와 도 8a 내지 도 8d는 도 4의 Ⅴa-Ⅴa, Ⅴb-Ⅴb, Ⅷ-Ⅷ선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도이다.
도 6a 내지 도 8a에 도시한 바와 같이, 기판(100) 상에 표시 영역(AA)과 상기 표시 영역(AA)을 제외한 데이터 링크 영역(DLA) 및 데이터 패드 영역(DPA)을 포함하는 비표시 영역(NAA)으로 구분하는 단계를 진행한다.
상기 다수의 영역으로 구분된 기판(100) 상에 구리(Cu), 몰리브덴(Mo), 몰리브덴 합금(MoTi), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 둘 이상의 합금으로 적층된 게이트 금속층(미도시)을 형성하고 이를 패턴하여, 상기 표시 영역(AA)에 대응하여 일 방향으로 오드 및 이븐 게이트 배선(도 4의 120a, 120b)과, 상기 오드 및 이븐 게이트 배선 (도 4의 120a, 120b)에서 연장된 게이트 전극(125)을 형성한다.
이와 동시에, 상기 비표시 영역(NAA)에 대응하여 전기적으로 절연된 아일랜드 형태의 이븐 데이터 링크 배선(150b)과 상기 이븐 데이터 링크 배선(150b)의 일 끝단에 위치하는 이븐 데이터 패드(160b)를 각각 형성한다.
다음으로, 상기 오드 및 이븐 게이트 배선(도 4의 120a, 120b)과 게이트 전극(125)과 이븐 데이터 링크 배선 및 패드(150b, 160b)가 형성된 기판(100) 상부 전면에 산화 실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 게이트 절연막(145)을 형성한다.
도 6b 내지 도 8b에 도시한 바와 같이, 상기 게이트 절연막(145)이 형성된 기판(100) 상에 순수 비정질 실리콘(a-Si:H)으로 이루어진 순수 비정질 실리콘층(미도시)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 불순물 비정질 실리콘층(미도시)을 차례로 적층 형성하고 이를 패턴하여, 상기 게이트 전극(125)과 게이트 절연막(145)을 사이에 두고 중첩 구성된 액티브층(140)과, 오믹 콘택층(141)을 형성한다.
다음으로, 상기 액티브 및 오믹 콘택층(140, 141)이 형성된 기판(100) 상에 구리(Cu), 몰리브덴(Mo), 몰리브덴 합금(MoTi), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 둘 이상의 합금으로 이루어진 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하여, 상기 표시 영역(AA)에 대응하여 오드 및 이븐 게이트 배선(도 4의 120a, 120b) 과 수직 교차하는 방향으로 오드 및 이븐 데이터 배선(130a, 130b)과, 상기 오드 및 이븐 데이터 배선(130a, 130b)에서 연장된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 형성한다.
이때, 상기 소스 및 드레인 전극(132, 134)의 이격된 사이로 노출된 오믹 콘택층(141)을 양측으로 분리 형성하고, 양측으로 분리된 오믹 콘택층(141)의 사이에 대응된 액티브층(140)을 과식각하여 이 부분을 채널(ch)로 활용한다.
여기서, 상기 액티브층(140)과 오믹 콘택층(141)을 포함하여 반도체층(142)이라 하며, 상기 게이트 전극(125), 소스 및 드레인 전극(132, 134)과 반도체층(142)은 스위칭 역할을 하는 박막트랜지스터(T)를 이룬다.
이와 동시에, 상기 비표시 영역(NAA)에 대응하여 이븐 데이터 링크 배선(150b)과 게이트 절연막(145)을 사이에 두고 교차 구성되며, 전기적으로 절연된 오드 데이터 링크 배선(150a)과, 상기 오드 데이터 링크 배선(150a)의 일 끝단에 위치하는 오드 데이터 패드(160a)를 각각 형성한다.
전술한 구성에서, 상기 비표시 영역(NAA) 특히, 데이터 링크 영역(DLA)에 대응된 오드 데이터 링크 배선(150a)과 이븐 데이터 링크 배선(150b)이 게이트 절연막(145)을 사이에 두고, 서로 교차되도록 설계하는 것을 특징으로 한다. 이와 같은 구성은 오드 및 이븐 데이터 링크 배선(150a, 150b)을 평면적으로 서로 중첩되도록 설계하더라도 쇼트 불량이 발생될 염려가 없다.
다음으로, 상기 오드 및 이븐 데이터 배선(130a, 130b)과 박막트랜지스터(T)와 오드 데이터 링크 배선 및 패드(150a, 160a)가 형성된 기판(100) 상부 전면에 산화 실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 또는 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나로 보호막(155)을 형성한다.
다음으로, 도 6c 내지 도 8c에 도시한 바와 같이, 상기 보호막(155)을 건식식각 공정으로 패턴하여, 상기 드레인 전극(134)과 오드 및 이븐 데이터 배선(130a, 130b)과 오드 및 이븐 데이터 링크 배선(150a, 150b)과 오드 및 이븐 데이터 패드(160a, 160b) 각각의 일부를 노출하는 드레인 콘택홀(CH2)과 제 1 내지 제 4 콘택홀(BH1, BH2, BH3, BH4)과 오드 및 이븐 데이터 패드 콘택홀(DPH3, DPH4)을 형성한다.
도 6d 내지 도 8d에 도시한 바와 같이, 상기 드레인 콘택홀(CH2)과 제 1 내지 제 4 콘택홀(BH1 내지 BH4)과 오드 및 이븐 데이터 패드 콘택홀(DPH3, DPH4)을 포함하는 보호막(155) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 도전성 금속 그룹 중 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하여, 상기 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 화소 전극(180)을 화소 영역(도 4의 P)에 대응하여 형성한다.
이와 동시에, 상기 데이터 링크 영역(DLA)에 대응하여 제 1 및 제 2 콘택홀(BH1, BH2)을 통해 오드 데이터 배선(130a)과 이븐 데이터 링크 배선(150b)을 서로 연결하는 오드 브리지 패턴(190a)과, 상기 제 3 및 제 4 콘택홀(BH3, BH4)을 통해 이븐 데이터 배선(130b)과 오드 데이터 링크 배선(150a)을 서로 연결하는 이븐 브리지 패턴(190b)을 각각 형성한다. 또한, 상기 데이터 패드 영역(DPA)에 대응하여 제 3 및 제 4 데이터 패드 콘택홀(DPH3, DPH4)을 통해 오드 및 이븐 데이터 패드(160a, 160b)에 각각 접촉하는 오드 및 이븐 데이터 패드 전극(170a, 170b)을 형성한다.
이때, 상기 화소 영역(도 4의 P)에 대응된 화소 전극(180)을 오드 게이트 배선(120a)과 중첩되도록 연장 형성하여, 상기 오드 게이트 배선(120a)을 제 1 전극으로 하고, 상기 오드 게이트 배선(120a)과 중첩된 화소 전극(180)을 제 2 전극으로 하며, 상기 제 1 및 제 2 전극 사이에 개재된 게이트 절연막(145) 및 보호막(155)을 유전체층으로 하는 스토리지 커패시터(Cst)를 형성한다.
이때, 상기 이븐 데이터 배선(130b)과 오드 데이터 링크 배선 및 패드(150a, 160a)는 동일층 동일 물질로 구성되지만, 오드 데이터 배선(130a)과 이븐 데이터 링크 배선 및 패드(150b, 160b)와의 저항차를 맞추기 위해 제 3 및 제 4 콘택홀(BH3, BH4)을 형성하고 이븐 브리지 패턴(190b)으로 이븐 데이터 배선(130b)과 오드 데이터 링크 배선(150a)을 전기적으로 연결한다.
따라서, 전술한 구성은 종래와 달리 오드 데이터 링크 배선(150a)과 이븐 데이터 링크 배선(150b)의 이격 거리를 고려할 필요가 없으므로, 데이터 링크 영역(DLA)을 축소 설계할 수 있는 장점을 갖는다.
이상으로, 본 발명에 따른 액정표시장치용 어레이 기판을 제작할 수 있다.
지금까지 살펴본 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판은 표시 영역에 대응된 드레인 콘택홀과 화소 전극을 형성하는 각각의 단계에, 제 1 내지 제 4 콘택홀과 오드 및 이븐 브리지 패턴이 형성되므로 추가적인 마스크 공정 없이 손쉽게 제작할 수 있다.
이때, 본 발명의 제 1 실시예에서는 액정표시장치용 어레이 기판을 5 마스크 공정으로 제작하는 과정을 일 예로 들어 설명하고 있으나, 4 마스크 공정으로 제작할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 제 1 실시예의 구성에서 데이터 링크 영역에 대응된 오드 데이터 링크 배선 및 패드는 오드 및 이븐 데이터 배선과, 이븐 데이터 링크 배선 및 패드는 오드 및 이븐 게이트 배선과 동일층 동일 물질로 설계한 것을 특징으로 한다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도로, 제 1 실시예와 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내고 있으며 중복 설명은 생략하도록 한다.
도시한 바와 같이, 기판(200) 상의 표시 영역(AA)에는 일 방향으로 오드 및 이븐 게이트 배선(220a, 220b)과, 상기 오드 및 이븐 게이트 배선(220a, 220b)과 수직 교차하는 방향으로 오드 및 이븐 데이터 배선(230a, 230b)이 구성된다.
상기 오드 및 이븐 게이트 배선(220a, 220b)과 오드 및 이븐 데이터 배선(230a, 230b)의 교차지점에는 다수의 박막트랜지스터(T)가 위치한다.
한편, 상기 비표시 영역(NAA)에는 오드 및 이븐 데이터 링크 배선(250a, 250b)과, 상기 오드 및 이븐 데이터 링크 배선(250a, 250b)과 동일 패턴으로 연장된 오드 및 이븐 데이터 패드(260a, 260b)가 각각 위치한다.
이때, 상기 오드 데이터 링크 배선 및 패드(250a, 260a)는 오드 및 이븐 게이트 배선(220a, 220b)과 동일층 동일 물질로 구성하고, 이븐 데이터 링크 배선 및 패드(250b, 260b)는 오드 및 이븐 데이터 배선(230a, 230b)과 동일층 동일 물질로 구성하는 것을 특징으로 한다.
따라서, 전술한 제 1 실시예와 마찬가지로, 상기 오드 데이터 배선(230a)은 오드 브리지 패턴(290a)을 통해 이븐 데이터 링크 배선 및 패드(250b, 260b)에, 그리고 상기 이븐 데이터 배선(230b)은 이븐 브리지 패턴(290b)을 통해 오드 데이터 링크 배선 및 패드(250a, 260a)에 각각 연결된다.
이때, 상기 이븐 데이터 링크 배선(250b)은 오드 데이터 배선(230a)과 동일층 동일 물질로 구성되지만, 오드 데이터 링크 배선(250a) 및 이븐 데이터 배선(230b)과의 저항차를 맞추기 위해 제 1 및 제 2 콘택홀(BH1, BH2)을 구성하고 오드 브리지 패턴(290a)으로 서로 연결 구성한다.
본 발명의 제 2 실시예에서는 제 1 실시예와 마찬가지로 데이터 링크 영역(DLA)에 대응된 오드 데이터 링크 배선(250a)과 이븐 데이터 링크 배선(250b)을 서로 다른 층에서 지그재그 형태로 교차 설계하는 것을 특징으로 한다.
--- 제 3 실시예 ---
본 발명의 제 3 실시예는 데이터 링크 영역에 대응된 오드 및 이븐 데이터 링크 배선을 게이트 절연막을 사이에 두고 서로 교차하지 않으면서 최대한 밀착 구 성하는 것을 특징으로 한다.
도 10은 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도로, 제 1 실시예와 동일한 명칭에 대해서는 도면 번호에 200을 더하여 나타내고 있으며 중복 설명은 생략하도록 한다.
도시한 바와 같이, 기판(300) 상의 표시 영역(AA)에는 일 방향으로 오드 및 이븐 게이트 배선(320a, 320b)과, 상기 오드 및 이븐 게이트 배선(320a, 320b)과 수직 교차하는 방향으로 오드 및 이븐 데이터 배선(330a, 330b)이 구성된다.
상기 오드 및 이븐 게이트 배선(320a, 320b)과 오드 및 이븐 데이터 배선(330a, 330b)의 교차지점에는 다수의 박막트랜지스터(T)가 위치한다.
한편, 상기 비표시 영역(NAA)에는 오드 및 이븐 데이터 링크 배선(350a, 350b)과, 상기 오드 및 이븐 데이터 링크 배선(350a, 350b)과 동일 패턴으로 연장된 오드 및 이븐 데이터 패드(360a, 360b)가 각각 위치한다.
이때, 상기 오드 데이터 링크 배선 및 패드(350a, 360a)는 오드 및 이븐 데이터 배선(330a, 330b)과 동일층 동일 물질로 구성하고, 이븐 데이터 링크 배선 및 패드(350b, 360b)는 오드 및 이븐 게이트 배선(320a, 320b)과 동일층 동일 물질로 구성한다.
여기서, 상기 오드 데이터 링크 배선(350a)과 이븐 데이터 링크 배선(350b)은 게이트 절연막(미도시)을 사이에 두고, 서로 중첩되는 부분이 발생되지 않도록 최대한 밀착 구성하는 것을 특징으로 하는 바, 이와 같은 구성은 오드 및 이븐 데이터 링크 배선(350a, 350b)과 게이트 절연막 간의 기생 커패시턴스의 발생을 최소 화할 수 있는 장점이 있다.
이때, 상기 오드 및 이븐 데이터 링크 배선(350a, 350b)의 상하 이격된 사이 공간에는 게이트 절연막이 위치하므로 공정 오차로 인해 오드 데이터 링크 배선과 이븐 데이터 링크 배선이 서로 중첩되더라도 쇼트 불량은 발생하지 않게 된다.
따라서, 전술한 제 1 실시예와 마찬가지로, 데이터 링크 영역의 면적을 축소 설계할 수 있는 장점을 갖는다.
도면으로 상세히 제시하지는 않았지만, 상기 오드 데이터 링크 배선 및 패드(350a, 360a)는 오드 및 이븐 게이트 배선(320a, 320b)과 동일층 동일 물질로 구성하고, 이븐 데이터 링크 배선 및 패드(350b, 360b)는 오드 및 이븐 데이터 배선(330a, 330b)과 동일층 동일 물질로 구성한 상태에서 최대한 밀착 구성하는 것 또한 본 발명의 권리 범위에 포함될 수 있다는 것은 자명한 사실일 것이다.
따라서, 본 발명의 제 2 및 3 실시예는 제 1 실시예의 구성을 다소 변형한 것으로 그 제조 방법은 제 1 실시예와 큰 차이를 보이지 않는 바, 제 2 및 제 3 실시예의 제조방법에 대한 설명은 생략하도록 한다.
본 발명의 제 1 내지 제 3 실시예에서 데이터 패드 영역에 대해서만 설명한 것은 게이트 패드 영역의 경우 데이터 패드 영역과 달리 공통 전극으로 신호를 전달하는 공통 배선을 더욱 포함하는 바, 본 발명의 제 1 및 제 2 실시예을 적용하는 데 다소 무리가 있을 수 있으나, 게이트 패드 영역에 대해서도 일부 적용할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.
따라서, 본 발명은 상기 실시예들에 한정되는 것은 아니며, 본 발명의 사상 및 정신을 벗어나지 않는 한도 내에서 다양한 변형 및 변경이 가능하다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 2는 도 1의 A 부분을 확대한 도면.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 4는 도 3의 B 부분을 확대한 도면.
도 5a와 도 5b는 도 4의 Ⅴa-Ⅴa, Ⅴb-Ⅴb선을 따라 각각 절단하여 나타낸 단면도.
도 6a 내지 도 6d는 도 4의 Ⅴa-Ⅴa선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 7a 내지 도 7d는 도 4의 Ⅴb-Ⅴb선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 8a 내지 도 8d는 도 4의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타 낸 공정 단면도.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 10은 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명*
100 : 기판 120a : 오드 게이트 배선
120b : 이븐 게이트 배선 125 : 게이트 전극
130a : 오드 데이터 배선 132 : 소스 전극
134 : 드레인 전극 140 : 액티브층
150a : 오드 데이터 링크 배선 150b : 이븐 데이터 링크 배선
160a : 오드 데이터 패드 160b : 이븐 데이터 패드
170a : 오드 데이터 패드 전극 170b : 이븐 데이터 패드 전극
180 : 화소 전극 190a : 오드 브리지 패턴
190b : 이븐 브리지 패턴 BH1 내지 BH4 : 제 1 내지 제 4 콘택홀
DPH3 : 오드 데이터 패드 콘택홀 DPH4 : 이븐 데이터 패드 콘택홀
CH2 : 드레인 콘택홀
Claims (12)
- 화상을 구현하는 표시 영역과, 화상을 구현하지 않는 비표시 영역으로 구분된 기판과;상기 기판 상의 표시 영역에 대응하여 일 방향으로 다수의 게이트 배선과, 상기 다수의 게이트 배선과 수직 교차하는 오드 및 이븐 데이터 배선과;상기 다수의 게이트 배선과 상기 오드 및 이븐 데이터 배선의 교차지점에 위치하는 박막트랜지스터와, 상기 박막트랜지스터에 접촉된 화소 전극과;상기 비표시 영역에 대응하여 상기 오드 데이터 배선과 이격 구성된 이븐 데이터 링크 배선과, 상기 이븐 데이터 링크 배선에서 동일 패턴으로 연장된 이븐 데이터 패드와;상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 및 패드를 전기적으로 연결하는 오드 브리지 패턴과;상기 이븐 데이터 배선과 이격되고, 상기 이븐 데이터 링크 배선과 절연물질로 이루어진 게이트 절연막을 사이에 두고, 상기 이븐 데이터 링크 배선과 밀착 구성된 오드 데이터 링크 배선과, 상기 오드 데이터 링크 배선에서 동일 패턴으로 연장된 오드 데이터 패드와;상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선 및 패드를 전기적으로 연결하는 이븐 브리지 패턴을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 오드 브리지 패턴은 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 각각의 일부를 노출하는 제 1 및 제 2 콘택홀을 통해, 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선을 서로 연결하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 이븐 브리지 패턴은 상기 이븐 데이터 배선과 오드 데이터 링크 배선 각각의 일부를 노출하는 제 3 및 제 4 콘택홀을 통해, 상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선을 서로 연결하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 오드 및 이븐 데이터 링크 배선과 상기 오드 및 이븐 데이터 패드는 상기 오드 및 이븐 게이트 배선과 동일층 동일 물질로 구성되거나, 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성되는 것을 특징으로 하는 액정표시장치 용 어레이 기판.
- 제 2 항 및 제 4 항에 있어서,상기 이븐 데이터 링크 배선 및 패드가 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성될 때, 상기 제 3 및 제 4 콘택홀은 저항차를 맞추는 역할을 하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 3 및 제 4 항에 있어서,상기 오드 데이터 링크 배선 및 패드가 상기 오드 및 이븐 데이터 배선과 동일층 동일 물질로 구성될 때, 상기 제 1 및 제 2 콘택홀은 저항차를 맞추는 역할을 하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 오드 및 이븐 브리지 패턴은 상기 화소 전극과 동일층 동일 물질로 구성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 이븐 데이터 링크 배선과 상기 오드 데이터 링크 배선은 상기 게이트 절연막을 사이에 두고 교차 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 화상을 구현하는 표시 영역과, 화상을 구현하지 않는 비표시 영역으로 구분된 기판을 준비하는 단계와;상기 기판 상의 표시 영역에 대응하여 일 방향으로 구성된 다수의 게이트 배선과, 상기 비표시 영역에 대응하여 전기적으로 절연된 이븐 데이터 링크 배선과, 상기 이븐 데이터 링크 배선에서 동일 패턴으로 연장된 이븐 데이터 패드를 형성하는 단계와;상기 다수의 게이트 배선과 이븐 데이터 링크 배선 및 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 박막트랜지스터와, 상기 오드 및 이븐 게이트 배선과 수직 교차하는 오드 및 이븐 데이터 배선과, 상기 이븐 데이터 배선과 이격되고, 상기 이븐 데이터 링크 배선과 밀착 구성된 오드 데이터 링크 배선과, 상기 오드 데이터 링크 배선에서 동일 패턴으로 연장된 오드 데이터 패드를 형성하는 단계와;상기 박막트랜지스터와 오드 및 이븐 데이터 배선과 오드 데이터 링크 배선 및 패드가 형성된 기판 상에 드레인 콘택홀과 제 1 내지 제 4 콘택홀을 포함하는 보호막을 형성하는 단계와;상기 드레인 콘택홀과 제 1 내지 제 4 콘택홀을 통해, 상기 박막트랜지스터에 접촉된 화소 전극과, 상기 오드 데이터 배선과 상기 이븐 데이터 링크 배선 및 패드를 전기적으로 연결하는 오드 브리지 패턴과, 상기 이븐 데이터 배선과 상기 오드 데이터 링크 배선 및 패드를 전기적으로 연결하는 이븐 브리지 패턴을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 보호막은 상기 오드 및 이븐 데이터 패드 각각의 일부를 노출하는 오드 및 이븐 데이터 패드 콘택홀을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,상기 오드 및 이븐 브리지 패턴은 상기 화소 전극과 동일층 동일 물질인 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 도전성 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 오드 데이터 링크 배선과 상기 이븐 데이터 링크 배선은 상기 게이트 절연막을 사이에 두고, 서로 교차되도록 형성된 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104092A KR101433109B1 (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| TW097136678A TWI384278B (zh) | 2007-10-16 | 2008-09-24 | 液晶顯示裝置及其製造方法 |
| US12/247,671 US8537320B2 (en) | 2007-10-16 | 2008-10-08 | Liquid crystal display device comprising first and second data link lines electrically connected to odd and even data lines respectively and crossing each other to connect even and odd data pad electrodes respectively |
| CN2008101699802A CN101414086B (zh) | 2007-10-16 | 2008-10-16 | 液晶显示设备及其制造方法 |
| US13/940,885 US8956900B2 (en) | 2007-10-16 | 2013-07-12 | Liquid crystal display device comprising first and second data link lines electrically connected to odd and even data lines respectively and crossing each other to connect even and odd data pad electrodes respectively |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070104092A KR101433109B1 (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090038670A true KR20090038670A (ko) | 2009-04-21 |
| KR101433109B1 KR101433109B1 (ko) | 2014-08-26 |
Family
ID=40533852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070104092A KR101433109B1 (ko) | 2007-10-16 | 2007-10-16 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8537320B2 (ko) |
| KR (1) | KR101433109B1 (ko) |
| CN (1) | CN101414086B (ko) |
| TW (1) | TWI384278B (ko) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110061122A (ko) * | 2009-12-01 | 2011-06-09 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20140008211A (ko) * | 2012-07-11 | 2014-01-21 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR20140026189A (ko) * | 2012-08-24 | 2014-03-05 | 엘지디스플레이 주식회사 | 액정표시패널 |
| KR20140065835A (ko) * | 2012-11-22 | 2014-05-30 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| KR20160083182A (ko) * | 2014-12-30 | 2016-07-12 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 |
| KR20160141368A (ko) * | 2015-05-31 | 2016-12-08 | 엘지디스플레이 주식회사 | 네로우 베젤 디스플레이 장치 |
| US10211274B2 (en) | 2015-07-31 | 2019-02-19 | Samsung Display Co., Ltd. | Organic light emitting display device |
| WO2020017835A1 (ko) * | 2018-07-19 | 2020-01-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2020032338A1 (ko) * | 2018-08-07 | 2020-02-13 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20230010792A (ko) * | 2017-12-28 | 2023-01-19 | 엘지디스플레이 주식회사 | 표시장치 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI392944B (zh) * | 2009-05-19 | 2013-04-11 | Au Optronics Corp | 面板、液晶顯示器及面板的形成方法 |
| KR20230155614A (ko) * | 2010-02-26 | 2023-11-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| CN102314003B (zh) * | 2010-06-29 | 2015-07-29 | 上海天马微电子有限公司 | 液晶显示面板及其液晶显示装置 |
| KR20120061129A (ko) * | 2010-10-25 | 2012-06-13 | 삼성모바일디스플레이주식회사 | 표시 장치 |
| JP5901007B2 (ja) * | 2011-09-12 | 2016-04-06 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR101885806B1 (ko) | 2012-05-01 | 2018-08-06 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US20140078185A1 (en) * | 2012-09-14 | 2014-03-20 | Chuan Pu | Systems, devices, and methods for improving image quality of a display |
| US9461072B2 (en) * | 2013-12-25 | 2016-10-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display array substrates and a method for manufacturing the same |
| KR102212323B1 (ko) * | 2014-02-10 | 2021-02-04 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9263477B1 (en) * | 2014-10-20 | 2016-02-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Tri-gate display panel |
| US10228595B2 (en) | 2014-11-21 | 2019-03-12 | Sharp Kabushiki Kaisha | Display device with layered wiring structure for external connection |
| WO2016080291A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| KR20160087020A (ko) * | 2015-01-12 | 2016-07-21 | 삼성디스플레이 주식회사 | 표시 패널 어셈블리의 제조 방법 |
| KR102326168B1 (ko) * | 2015-07-30 | 2021-11-17 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102513388B1 (ko) * | 2015-08-19 | 2023-03-23 | 엘지디스플레이 주식회사 | 협 베젤 구조를 갖는 평판 표시 장치 |
| CN105137632B (zh) * | 2015-09-08 | 2017-07-04 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| KR102649645B1 (ko) * | 2016-09-23 | 2024-03-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20180074905A (ko) * | 2016-12-23 | 2018-07-04 | 엘지디스플레이 주식회사 | 협 베젤 표시장치 |
| US10608017B2 (en) * | 2017-01-31 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| TWI616792B (zh) * | 2017-05-03 | 2018-03-01 | 友達光電股份有限公司 | 觸控顯示裝置的製造方法 |
| KR102385629B1 (ko) * | 2017-08-25 | 2022-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 |
| CN108281087B (zh) * | 2018-01-19 | 2020-02-21 | 昆山国显光电有限公司 | 阵列基板及制作方法及显示屏 |
| CN108878484A (zh) * | 2018-06-26 | 2018-11-23 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN109521611B (zh) * | 2018-12-20 | 2021-06-18 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| KR20200139301A (ko) | 2019-06-03 | 2020-12-14 | 삼성디스플레이 주식회사 | 표시장치 |
| CN111708231B (zh) * | 2020-06-30 | 2022-05-24 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6207100A (en) * | 1999-07-09 | 2001-01-30 | Shipley Company, L.L.C. | Method of forming a thin metal layer on an insulating substrate |
| KR100679518B1 (ko) * | 2000-07-13 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 액정표장치용 어레이기판과 그 제조방법 |
| KR100456151B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101051008B1 (ko) * | 2004-08-24 | 2011-07-21 | 삼성전자주식회사 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
| US20060139551A1 (en) * | 2004-12-27 | 2006-06-29 | Yohei Kimura | Display device |
| KR20070003178A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR101157973B1 (ko) * | 2005-11-01 | 2012-06-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
-
2007
- 2007-10-16 KR KR1020070104092A patent/KR101433109B1/ko active IP Right Grant
-
2008
- 2008-09-24 TW TW097136678A patent/TWI384278B/zh not_active IP Right Cessation
- 2008-10-08 US US12/247,671 patent/US8537320B2/en not_active Expired - Fee Related
- 2008-10-16 CN CN2008101699802A patent/CN101414086B/zh not_active Expired - Fee Related
-
2013
- 2013-07-12 US US13/940,885 patent/US8956900B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110061122A (ko) * | 2009-12-01 | 2011-06-09 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20140008211A (ko) * | 2012-07-11 | 2014-01-21 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR20140026189A (ko) * | 2012-08-24 | 2014-03-05 | 엘지디스플레이 주식회사 | 액정표시패널 |
| KR20140065835A (ko) * | 2012-11-22 | 2014-05-30 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| KR20160083182A (ko) * | 2014-12-30 | 2016-07-12 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 |
| KR20160141368A (ko) * | 2015-05-31 | 2016-12-08 | 엘지디스플레이 주식회사 | 네로우 베젤 디스플레이 장치 |
| US10211274B2 (en) | 2015-07-31 | 2019-02-19 | Samsung Display Co., Ltd. | Organic light emitting display device |
| KR20230010792A (ko) * | 2017-12-28 | 2023-01-19 | 엘지디스플레이 주식회사 | 표시장치 |
| WO2020017835A1 (ko) * | 2018-07-19 | 2020-01-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20200010697A (ko) * | 2018-07-19 | 2020-01-31 | 삼성디스플레이 주식회사 | 표시 장치 |
| EP3813137A4 (en) * | 2018-07-19 | 2021-08-11 | Samsung Display Co., Ltd. | DISPLAY DEVICE |
| KR20230062521A (ko) * | 2018-07-19 | 2023-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2020032338A1 (ko) * | 2018-08-07 | 2020-02-13 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101414086A (zh) | 2009-04-22 |
| CN101414086B (zh) | 2010-11-10 |
| KR101433109B1 (ko) | 2014-08-26 |
| TW200919017A (en) | 2009-05-01 |
| US20090096975A1 (en) | 2009-04-16 |
| US8956900B2 (en) | 2015-02-17 |
| TWI384278B (zh) | 2013-02-01 |
| US8537320B2 (en) | 2013-09-17 |
| US20130295702A1 (en) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090038670A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN111384110B (zh) | 电致发光显示装置 | |
| US7649586B2 (en) | Display device with floating transistor elements on alternating data lines | |
| CN107887416B (zh) | 背板基板和使用该背板基板的柔性显示器 | |
| JP5690916B2 (ja) | ディスプレイ装置用アレイ基板 | |
| CN106652927B (zh) | 阵列基板及显示装置 | |
| KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR100923056B1 (ko) | 표시 장치 및 이의 제조방법 | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR101163622B1 (ko) | 박막 트랜지스터 표시판 | |
| US20070273802A1 (en) | Display device with static electricity protecting circuit | |
| KR20070117268A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 | |
| KR101843872B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101750431B1 (ko) | 박막 트랜지스터 표시판 | |
| JP2011164329A (ja) | 電気光学表示パネル | |
| CN112071206B (zh) | 显示面板及显示装置 | |
| KR20080102730A (ko) | 표시장치 | |
| KR20060068442A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| KR101440432B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR101298278B1 (ko) | 신호 배선 및 이를 갖는 표시 기판 | |
| US10854159B2 (en) | Display apparatus | |
| KR20070038851A (ko) | 박막 트랜지스터 기판 | |
| KR20070080349A (ko) | 액정 표시 장치 | |
| KR102141553B1 (ko) | 액정표시장치용 어레이기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 6 |