KR20160087020A - 표시 패널 어셈블리의 제조 방법 - Google Patents

표시 패널 어셈블리의 제조 방법 Download PDF

Info

Publication number
KR20160087020A
KR20160087020A KR1020150004128A KR20150004128A KR20160087020A KR 20160087020 A KR20160087020 A KR 20160087020A KR 1020150004128 A KR1020150004128 A KR 1020150004128A KR 20150004128 A KR20150004128 A KR 20150004128A KR 20160087020 A KR20160087020 A KR 20160087020A
Authority
KR
South Korea
Prior art keywords
regions
driving
wirings
substrate
circuit board
Prior art date
Application number
KR1020150004128A
Other languages
English (en)
Inventor
이상명
서오성
유승준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150004128A priority Critical patent/KR20160087020A/ko
Priority to US14/946,936 priority patent/US9437621B2/en
Publication of KR20160087020A publication Critical patent/KR20160087020A/ko
Priority to US15/227,066 priority patent/US20160343731A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors

Abstract

본 발명에 따른 표시 패널 어셈블리의 제조 방법은 복수의 제1 영역들 및 상기 제1 영역들 사이의 복수의 더미 영역들로 구획되는 모기판을 준비하는 단계, 상기 각 제1 영역에 복수의 구동 배선들 및 상기 구동 배선들에 연결된 복수의 화소들을 형성하고, 상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계, 상기 연결 배선들에 구동 소자들을 연결하는 단계, 상기 제1 영역들 및 상기 더미 영역들을 분리하는 단계 및 상기 각 더미 영역에 형성된 구동 회로 기판을 상기 각 제1 영역에 형성된 박막 트랜지스터 기판에 연결하는 단계를 포함하고, 상기 구동 배선들, 상기 화소들 및 상기 연결 배선들은 동일한 공정으로 동시에 형성된다.

Description

표시 패널 어셈블리의 제조 방법{METHOD FOR MANUFACTURING DISPLAY PANEL ASSEMBLY}
본 발명은 표시 패널 어셈블리의 제조 방법에 관한 것으로, 보다 상세하게는 고 집적화된 회로 기판이 실장되는 표시 패널 어셈블리를 제조하는 방법에 관한 것이다.
표시 패널 어셈블리의 내에 실장되는 소자들이 소형화 및 고집적화됨에 따라, 소자들의 재료가 되는 각종 전자 칩 그리고 칩들을 실장하는 회로 기판의 크기가 작아지고, 두께가 얇아지고 있다.
데이터의 출력속도와 양이 증가되는 현대의 전자 제품들은 높은 배선 밀도(interconnection density)를 요구하며, 이를 충족시키기 위해서는 전자 칩 및 회로 기판에 배치되는 배선이 현재의 100㎛ 정도의 배선 선폭보다 더 작은 배선 선폭을 가져야 한다.
일반적으로, 회로 기판의 배선이 최소 선폭을 갖기 위해서는 기존의 PCB 기판위에 잉크젯 프린팅 방식으로 배선을 형성하는 후막공정방식(thick film process) 이 아닌 기판 위에 포토리소그래피(Photolithography)방식으로 배선을 형성하는 박막공정방식 (Thin film process) 이 사용될 수 있다.
본 발명의 목적은 고 집적화된 회로 기판이 실장되는 표시 패널 어셈블리의 제조 방법을 제공함에 있다.
본 발명에 따른 표시 패널 어셈블리의 제조 방법은 복수의 제1 영역들 및 상기 제1 영역들 사이의 복수의 더미 영역들로 구획되는 모기판을 준비하는 단계, 상기 각 제1 영역에 복수의 구동 배선들 및 상기 구동 배선들에 연결된 복수의 화소들을 형성하고, 상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계, 상기 연결 배선들에 구동 소자들을 연결하는 단계, 상기 제1 영역들 및 상기 더미 영역들을 분리하는 단계 및 상기 각 더미 영역에 형성된 구동 회로 기판을 상기 각 제1 영역에 형성된 박막 트랜지스터 기판에 연결하는 단계를 포함하고, 상기 구동 배선들, 상기 화소들 및 상기 연결 배선들은 동일한 공정으로 동시에 형성된다.
상기 각 제1 영역들은 상기 제1 방향으로 장변을 갖고, 상기 제1 방향과 교차하는 제2 방향으로 단변을 갖는다.
상기 더미 영역들은 상기 제2 방향에서 상기 제1 영역들 사이에 배치된 복수의 제2 영역들 및 상기 제1 방향에서 상기 제1 영역들 사이에 배치된 복수의 제3 영역들을 포함한다.
상기 모기판은 상기 제1 방향으로 연장되고, 상기 제1 영역들 및 상기 제2 영역들을 구획하는 복수의 제1 절단선들 및 상기 제2 방향으로 연장되고, 상기 제1 영역들 및 상기 제3 영역들을 구획하는 복수의 제2 절단선들을 포함하고, 상기 제1 영역들 및 상기 더미 영역들을 분리하는 단계는 상기 제1 절단선들을 따라 상기 모기판을 절단하여 상기 제1 영역들 및 상기 제2 영역들을 분리하는 단계 및 상기 제2 절단선들을 따라 상기 모기판을 절단하여 상기 제1 영역들 및 상기 제3 영역들을 분리하는 단계를 포함한다.
상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계는 상기 제2 영역에 상기 연결 배선들을 형성하는 단계를 포함하고, 상기 연결 배선들에 구동 소자들을 연결하는 단계는 상기 제2 영역의 상기 연결 배선들에 상기 구동 소자들을 연결하여 제1 인쇄 회로 기판을 형성하는 단계를 포함한다.
상기 구동 회로 기판을 상기 박막 트랜지스터 기판에 연결하는 단계는 상기 제1 인쇄 회로 기판을 데이터 구동부가 실장된 복수의 연성회로 기판을 통해 상기 박막 트랜지스터 기판에 연결하는 단계를 포함한다.
상기 제1 인쇄 회로 기판은 상기 연성 회로 기판을 통해 상기 박막 트랜지스터 기판의 장변에 연결된다.
상기 구동 배선들은 복수의 데이터 라인들을 포함하고, 상기 구동 소자들은 상기 연결 배선들을 통해 상기 데이터 구동부에 연결되고, 상기 데이터 구동부는 상기 구동 배선들에 연결된다.
상기 구동 배선들은 복수의 데이터 라인들을 포함한다.
상기 구동 소자는 타이밍 컨트롤러 및 전원 생성부를 포함한다.
ASG 형태의 게이트 구동부가 상기 화소들과 동시에 형성되는 단계를 더 포함한다.
본 발명의 다른 실시 예에 따르면, 상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계는 상기 제3 영역에 상기 연결 배선들을 형성하여 제2 인쇄 회로 기판을 형성하는 단계를 더 포함한다.
상기 구동 회로 기판을 상기 박막 트랜지스터 기판에 연결하는 단계는 상기 제2 인쇄 회로 기판을 게이트 구동부들이 실장된 복수의 연성 회로 기판을 통해 상기 박막 트랜지스터 기판에 연결하는 단계를 더 포함한다.
상기 제2 인쇄 회로 기판은 상기 연성 회로 기판을 통해 상기 박막 트랜지스터 기판의 단변에 연결된다.
상기 구동 배선들은 복수의 게이트 라인들을 더 포함하고, 상기 제3 영역의 상기 연결 배선들은 상기 게이트 구동부 및 상기 제2 영역의 연결 배선들과 연결된다.
상기 게이트 구동부는 상기 구동 배선들에 연결된다.
상기 구동 배선들, 상기 화소들 및 상기 연결 배선들은 포토 리소그래피 공정으로 형성된다.
상기 박막트랜지스터 기판과 대향되도록 컬러필터 기판을 배치하는 단계, 및 상기 박막 트랜지스터 기판 및 상기 컬러필터 기판 사이에 액정층을 배치하는 단계를 더 포함한다.
본 발명에 따른 표시 패널 어셈블리는 고집적화된 회로 기판이 실장될 수 있다.
도 1은 본 발명의 실시 예에 따른 모기판의 사시도이다.
도 2는 도 1에 도시된 제2 영역의 확대도이다.
도 3a 내지 도 3g는 도 2의 I-I'선의 단면을 이용하여 모기판에 금속 배선이 형성되는 과정을 예시적으로 설명하는 도면들이다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 표시 패널 어셈블리의 제조 방법을 단계별로 도시한 도면들이다.
도 5은 본 발명의 다른 실시 예에 따른 표시 패널 어셈블리의 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 모기판의 사시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 모기판(SUB)은 복수의 제1 영역들(P1), 복수의 제2 영역들(P2) 및 복수의 제3 영역들(P3)을 포함한다. 모기판(SUB)의 재질은 유리를 포함할 수 있다.
제1 영역들(P1)은 모기판(SUB) 상에서 매트릭스 형태로 배치될 수 있다. 제1 영역들(P1) 각각은 사각형 형상을 갖는다. 구체적으로, 제1 영역들(P1) 각각은 제1 방향(D1)으로 제1 길이(L1)을 갖고, 제2 방향(D2)으로 제2 길이(L2)을 갖는다. 제2 방향(D2)은 제1 방향(D1)과 교차되는 방향이다. 제1 길이(L1)는 제2 길이(L2)보다 길 수 있다.
제2 방향(D2)에서 서로 인접한 제1 영역들(P1)의 사이에는 제2 영역들(P2)이 배치될 수 있다. 제2 영역들(P2)들 각각은 직사각형 형상을 갖는다. 구체적으로, 제2 영역들(P2) 각각은 제1 방향(D1)으로 장변을 갖고, 제2 방향(D2)으로 단변을 갖는다. 제1 방향(D1)에서 제2 영역들(P2)은 제1 길이(L1)를 갖는다.
제1 방향(D1)에서 서로 인접한 제1 영역들(P1) 사이에는 제3 영역들(D3)이 배치될 수 있다. 제3 영역들(D3)은 직사각형 형상을 갖는다. 구체적으로, 제3 영역들(P3) 각각은 제1 방향(D1)으로 단변을 갖고, 제2 방향(D2)으로 장변을 갖는다. 제2 방향(D2)에서 제3 영역들(D3)은 제2 길이(L2)를 갖는다.
모기판(SUB)의 제1 영역(P1) 상에는 복수의 금속 배선들 및 금속 배선들에 연결되는 복수의 화소들이 형성될 수 있다. 제1 영역(P1) 상에 형성되는 금속 배선들은 구동 배선들일 수 있다.
제1 영역(P1) 상에 형성되는 금속 배선들 및 화소들은 포토 리소그래피(Photo Lithography) 공정을 통하여 형성될 수 있다.
제1 영역(P1) 상에 금속 배선들 및 화소들이 형성됨과 동시에 제2 영역들(P2) 상에도 포토 리소그래피 공정을 통하여 금속 배선들이 형성될 수 있다. 제2 영역(P2) 상에 형성되는 금속 배선들은 연결 배선들(CL)일 수 있다.
포토 리소그래피 공정에 관하여, 이하 도 3a 내지 도 3g 에서 보다 상세히 설명된다.
도 2는 도 1에 도시된 제2 영역의 확대도이다. 구체적으로, 도 2는 도 1에 도시된 제2 영역(P2)의 기판(SUB)에 형성된 연결 배선(CL)을 예시적으로 보여주는 도면이다.
도 2를 참조하면, 제2 영역(P2) 상에 복수의 연결 배선들(CL)이 형성될 수 있다. 연결 배선들(CL)은 기판(SUB)의 제2 영역(P2)의 중심부에서 하부로 연장된다. 구체적으로, 연결 배선들(CL)은 제2 영역(P2)의 중심부에서 하부로 연장된 후, 제1 방향(D1)으로 연장되고, 다시 하부 방향으로 꺾여서 하부로 연장될 수 있다. 그러나, 이에 한정되지 않고, 제2 영역(P2) 상에 형성되는 연결 배선(CL)은 여러 가지 형태로 설계되어 제2 영역(P2) 상에 형성될 수 있다.
도 3a 내지 도 3g는 도 2의 I-I'선의 단면을 이용하여 모기판에 금속 배선이 형성되는 과정을 예시적으로 설명하는 도면들이다.
도 3a 및 도 3b를 참조하면, 글라스 기판(10)이 준비된다. 글라스 기판(10)은 모기판(SUB)일 수 있다. 글라스 기판(10)은 유리를 포함한다.
글라스 기판(10) 상에 메탈층(20)이 도포된다. 메탈층(20)은 금속을 포함한다. 예시적으로, 메탈층(20)은 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 불화아르곤(ArF) 등을 포함할 수 있다.
도 3c 및 도 3d를 참조하면, 메탈층(20) 위에 포토 레지스트층(30)이 도포된다. 포토 레지스트층(30)은 스핀 코팅 방식으로 메탈층(20) 위에 도포될 수 있다.
포토 레지스트층(30)은 포지티브 포토 레지스트(Positive Photoresist) 또는 네거티브 포토 레지스트(Negative Photoresist)를 포함한다. 본 실시 예에서는 포지티브 포토 레지스트층(30)이 메탈층(20) 위에 도포되었다.
도포된 포토 레지스트층(30) 상에 마스크(40)가 배치된다. 마스크(40)는 소정의 패턴을 포함한다. 소정의 패턴은 실질적으로 기판(SUB) 상에 배치되는 회로 배선과 동일한 형상을 가질 수 있다.
마스크(40)가 배치된 포토 레지스트층(30)은 노광 과정을 거친다. 노광 시, 사용되는 광(LS)은 레이저 빔일 수 있다. 광(LS)은 포토 레지스트층(30)에 조사된다. 마스크(40)는 광(LS)을 차단하므로, 마스크(40)와 오버랩 되는 포토 레지스트층(30)에는 광(LS)이 조사되지 않고, 마스크(40)와 오버랩 되지 않는 포토 레지스트층(30)에 광(LS)이 조사된다.
도 3e를 참조하면, 노광된 포토 레지스트층(30)의 영역은 현상 과정을 거쳐 제거되고, 노광되지 않은 포토 레지스트층의 영역(30a)은 제거되지 않는다. 제거되지 않은 포토 레지스트층(30a)은 메탈층(20) 상에 배치된다.
도 3f를 참조하면, 잔존하는 포토 레지스트층(30a)을 마스크로 하여 메탈층(20)이 식각된다. 구체적으로, 잔존하는 포토 레지스트층(30a)과 오버랩되지 않는 메탈층(20)이 식각 공정을 통하여 제거된다.
도 3g를 참조하면, 도 3f에 도시된 포토 레지스트층(30a)이 제거되고, 글라스 기판(10) 상에 메탈층(20a)이 형성된다. 글라스 기판(10)은 모기판(SUB)의 제2 영역(P2)이고, 메탈층(20a)은 연결 배선(CL)일 수 있다.
도시되지 않았으나, 글라스 기판(10) 상에는 복수개의 메탈층들(20a)이 수직방향으로 적층될 수 있다. 메탈층들(20a) 사이에는 절연층들(미도시)이 배치될 수 있다. 절연층들은 메탈층들(20a)을 이격되도록 분리하는 역할을 한다. 절연층들은 스퍼터링 증착 공정에 의하여 형성되거나 절연물질을 일정한 두께로 도포시키는 스핀 코팅 공정에 의하여 형성될 수 있다.
따라서, 도 3a 내지 도 3g의 과정을 통하여 모기판(SUB) 상에 형성된 메탈층들(20a) 및 절연층들은 화소들, 구동 배선들 또는 소자의 전극 등으로 사용될 수 있다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 표시 패널 어셈블리의 제조 방법을 단계별로 도시한 도면들이다.
도 4a는 금속 배선이 형성된 모기판이 도시된 도면이다.
도 4a를 참조하면, 제1 영역(P1)에 복수의 화소들(PX) 및 복수의 구동 배선들(DL1~DLn, GL1~GLm)이 형성된다. 구동 배선들(DL1~DLn, GL1~GLm)은 데이터 라인들(DL1~DLn) 및 게이트 라인들(GL1~GLm)을 포함한다. 데이터 라인들(DL1~DLn)은 제1 방향(D1)으로 연장되고, 게이트 라인들(GL1~GLm)은 제2 방향(D2)으로 연장된다.
화소들(PX)은 데이터 라인들(DL1~DLn) 및 게이트 라인들(GL1~GLm)에 연결된다. 화소들(PX)은 각각 데이터 라인들(DL1~DLn) 중 대응하는 데이터 라인 및 게이트 라인들(GL1~GLm) 중 대응하는 게이트 라인에 연결된 박막 트랜지스터(TR) 및 박막 트랜지스터(TR)에 연결된 화소 전극(PE)을 포함한다.
박막 트랜지스터(TR)는 데이터 라인(DL1~DLn)에 연결된 소스 전극(미도시), 게이트 라인(GL1~GLm)에 연결된 게이트 전극(미도시) 및 화소 전극(PE)에 연결된 드레인 전극(미도시)을 포함한다.
소스 및 드레인 전극들은 데이터 라인들(DL1~DLn)과 동일한 층에 동일한 공정으로 형성된다. 게이트 전극은 게이트 라인(GL1~GLm)들과 동일한 층에 동일한 공정으로 형성된다.
데이터 라인들(DL1~DLn) 및 게이트 라인들(GL1~GLm)과 게이트 전극, 소스 전극 및 드레인 전극들은 포토 리소그래피 공정으로 형성될 수 있다. 따라서, 화소들(PX)의 형성 시, 화소들(PX)과 동시에 구동 배선들(DL1~DLn, GL1~GLm)이 포토 리소그래피 공정으로 형성될 수 있다. 즉, 제1 영역(P1)에 형성되는 화소들(PX), 구동 배선들(DL1~DLn, GL1~GLm) 및 제2 영역(P2)에 형성되는 연결 배선들(CL)은 서로 동일한 공정으로 동시에 형성될 수 있다.
모기판(SUB)의 제2 영역(P2)에는 제1 영역(P1)에 형성된 구동 배선들(DL1~DLn, GL1~GLm)을 구동소자들과 연결하는 연결 배선들(CL)이 형성된다.
도 4b는 구동 소자가 배치된 모기판이 도시된 도면이다.
도 4b를 참조하면, 연결 배선들(CL)의 형성 후, 제2 영역(P2)에 구동 소자들이 배치된다. 구동 소자들은 타이밍 컨트롤러(123)를 포함한다. 도면에는 설명의 편의를 위해 타이밍 컨트롤러(123)만 배치되었으나, 실질적으로 전원 발생부(미도시)도 제2 영역(P2)에 배치될 수 있다.
추가적으로, 제3 영역(P3)에 연결 배선들(CL)이 형성될 수 있다. 제3 영역(P3)에 연결 배선들(CL)이 형성된 후, 구동 소자들이 배치될 수 있다. 예시적으로, 제3 영역(P3) 상에 구동 소자로서 게이트 전압부(미도시)가 배치될 수 있다.
제2 영역(P2)에 형성된 연결 배선들(CL)은 데이터 라인들(DL1~DLn)과 연결될 수 있고, 제3 영역(P3)에 형성되는 연결 배선들(CL)은 제1 영역(P1)에 형성된 게이트 라인들(GL1~GLm)과 연결될 수 있다. 이러한 구성은 이하 도 5a 및 도 5b에서 보다 상세히 설명된다.
모기판(SUB)은 복수의 제1 절단선들(R1~R6) 및 복수의 제2 절단선들(C1~C4)을 더 포함한다. 제1 절단선들(R1~R6)은 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 배열된다. 제2 절단선들(C1~C4)은 제2 방향(D2)으로 연장되며, 제1 방향(D1)으로 배열된다.
모기판(SUB)은 제1 절단선들(R1~R6) 및 제2 절단선들(C1~C4)을 경계로 하여 제1 영역(P1), 제2 영역(P2) 및 제3 영역(P3)으로 분할되어 커팅될 수 있다. 모기판(SUB)을 커팅하는 방법에는 레이저 가공, 다이싱(Dicing), 스크라이빙(Scribing)등의 방법이 있다.
도 4c는 커팅된 모기판이 도시된 도면이다.
도 4c를 참조하면, 커팅된 제1 영역(P1)은 TFT 기판(110)일 수 있다. 커팅된 제2 영역(P2)은 데이터 회로 기판(120)일 수 있다. 커팅된 제3 영역(P3)은 게이트 회로 기판(130)일 수 있다.
도 4d는 데이터 회로 기판 및 게이트 회로 기판과 연결된 TFT 기판이 도시된 도면이다.
도 4d를 참조하면, 커팅된 TFT 기판(110)은 TFT 기판(110)은 데이터 회로 기판(120) 및 게이트 회로 기판(130)과 각각 연결된다. 구체적으로, 제1 방향(D1)에서 TFT 기판(110) 일측은 데이터 회로 기판(120)과 연결되고, 제2 방향(D2)에서 TFT 기판(110)의 일측은 게이트 회로 기판(130)과 연결된다.
TFT 기판(110)은 제1 및 제2 연성회로 기판들(FPCB1, FPCB2)에 의하여 각각 데이터 회로 기판(120) 및 게이트 회로 기판(130)과 연결된다. 구체적으로, 제1 방향(D1)에서 TFT 기판(110)의 일측변은 복수의 제1 연성회로 기판들(FPCB1)을 통하여 데이터 회로 기판(120)과 연결되고, 제2 방향(D2)에서 TFT 기판(110)의 일측변은 복수의 제2 연성회로 기판들(FPCB2)을 통하여 게이트 회로 기판(130)과 연결된다. 제1 연성회로 기판들(FPCB1) 및 제2 연성회로 기판들(FPCB2)은 가요성을 갖는다.
표시 패널 어셈블리(100)는 데이터 구동부(121) 및 게이트 구동부(131)를 더 포함한다. 데이터 구동부(121)는 복수의 데이터 구동칩들(122)을 포함하고, 게이트 구동부(131)는 복수의 게이트 구동칩들(132)을 포함한다. 데이터 구동칩들(122) 및 게이트 구동칩들(132)은 각각 대응되는 제1 및 제2 연성회로 기판들(FPCB1, FPCB2) 상에 실장되고, 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 TFT 기판(110)에 연결될 수 있다.
TFT 기판(110) 상에는 복수의 데이터 라인들(DL1~DLn)이 제2 방향(D2)으로 연장되고, 복수의 게이트 라인들(GL1~GLm)이 제1 방향(D1)으로 연장되어 배열된다. 이 때, n 및 m은 0보다 큰 정수이다.
데이터 라인들(DL1~DLn)과 게이트 라인들(GL1~GLm)은 절연층을 사이에 두고 교차될 수 있다. 데이터 라인들(DL1~DLn)은 데이터 구동부(121)에 연결되어 아날로그 형태의 데이터 전압들을 수신할 수 있다.
게이트 라인들(GL1~GLm)은 게이트 구동부(131)에 연결되어 순차적인 게이트 신호들을 수신할 수 있다. 데이터 라인들(DL1~DLn)과 게이트 라인들(GL1~GLm)이 교차되는 영역에는 박막트랜지스터(TR)와 화소전극(PX)이 각각 형성된다. 화소들(PX)은 데이터 라인들(DL1~DLn) 및 게이트 라인들(GL1~GLm)에 연결된다.
데이터 회로 기판(120)은 TFT 기판(110)에 제공되는 각종 전압을 생성하는 전압 생성부(미도시), 각종 신호를 전달하는 금속 배선들 및 게이트 구동부(131)와 데이터 구동부(121)에 제공되는 각종 제어신호를 출력하는 타이밍 컨트롤러(123)을 포함한다. 타이밍 컨트롤러(123)는 집적 회로 칩의 형태로 데이터 회로 기판(120) 상에 실장되어 게이트 구동부(131) 및 데이터 구동부(121)에 연결될 수 있다.
데이터 구동부(121)는 타이밍 컨트롤러로(123)부터 영상 신호들 및 데이터 제어 신호를 제공받는다. 데이터 구동부(121)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성한다. 데이터 구동부(121)는 데이터 전압들을 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 제공한다.
게이트 회로 기판(130)은 TFT 기판(110)에 형성되어 있는 박막트랜지스터(TR)를 온/오프시키는 게이트 신호 및 게이트 신호를 제어하기 위한 제어신호를 게이트 구동부(131)에 인가하는 연결 배선들(CL)을 포함한다.
게이트 구동부(131)는 데이터 회로 기판(120)에 실장된 타이밍 컨트롤러(123)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성한다. 게이트 신호들은 게이트 라인들(GL1~GLm)을 통해 순차적으로 그리고 행 단위로 화소들(PX)에 제공된다. 그 결과 화소들(PX)은 행 단위로 구동될 수 있다.
도 4e는 본 발명의 실시 예에 따른 표시 패널 어셈블리의 사시도이다.
본 발명의 실시 예에 따른 표시 패널 어셈블리(100)는 TFT 기판(110), 데이터 회로기판(120), 게이트 회로기판(130) 및 컬러필터 기판(140)을 더 포함할 수 있다.
컬러필터 기판(140)은 TFT 기판(110)과 대향되도록 배치된다. 도시되지 않았으나, TFT 기판(110)과 컬러필터 기판(140) 사이에 액정층이 주입된다.
TFT 기판(110) 상에는 소정의 색이 발현되는 RGB 색화소가 형성될 수 있다. 이 때, RGB 색화소는 화소들(PX)에 대응하여 TFT 기판(110) 상에 배치될 수 있다. 또한, 컬러필터 기판(140)의 전면에 공통 전극(미도시됨)이 도포될 수 있다. 공통 전극은 인듐 틴 옥사이드(Indium Tin Oxide)를 포함할 수 있다.
화소들(PX)은 게이트 라인들(GL1~GLm)을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들(DL1~DLm)을 통해 데이터 전압들을 제공받는다. 화소들(PX)은 데이터 전압들에 대응하는 계조를 표시한다.
구체적으로, 공통 전극에 공통 전압이 인가된다. 박막 트랜지스터(TR)는 대응하는 게이트 라인(GL1~GLm)을 통해 게이트 신호를 수신받아 턴온(turn on)된다. 턴온된 박막 트랜지스터(TR)는 데이터 라인(DL1~DLn)을 통해 수신된 데이터 전압을 화소 전극(PE)에 제공한다.
공통 전압과 화소 전압 간의 전압 레벨 차이에 의해 화소 전극(PE)과 공통 전극 사이에 전계가 형성된다. 화소 전극(PE)과 공통 전극 사이에 형성된 전계에 의해 액정층의 액정 분자들이 구동된다. 구동된 액정분자들에 의해 광투과율이 조절되어 영상이 표시된다.
본 발명의 실시 예에 따르면, 커팅 공정 전의 모기판(SUB)은 복수개의 제1 영역들(P1), 제2 방향(D2)에서 제1 영역들(P1) 사이에 배치된 제2 영역들(P2) 및 제1 방향(D1)에서 제1 영역(D1)들 사이에 제3 영역들(P3)을 포함한다.
별도의 기판을 사용하여 데이터 회로 기판(120) 및 게이트 회로 기판(130)을 제조할 경우, 추가적인 기판이 사용되므로 비용이 증가된다. 또한, 이러한 경우, 별도의 기판에 추가적인 공정을 이용하여 데이터 회로 기판(120) 및 게이트 회로 기판(130)이 제조된다. 따라서, 공정 시간이 증가된다.
그러나, 본 발명의 실시 예에 따르면, 추가적인 기판이 사용되지 않고, 동일한 모기판(SUB)에 TFT 기판(110), 데이터 회로 기판(120) 및 게이트 회로 기판(130)이 동일한 공정으로 동시에 제조될 수 있다. 따라서, 표시 패널 어셈블리(100)의 제조 시, 비용이 절감되고, 공정 시간이 단축될 수 있다.
또한, 본 발명의 실시 예에 따른 표시 패널 어셈블리(100)의 제조 방법에 의해 제조된 데이터 회로 기판(120) 및 게이트 회로 기판(130)은 TFT 기판(110) 공정 과정과 동일한 포토 리소그래피 공정으로 제조될 수 있다. 포토 리소그래피 공정으로 제조된 데이터 회로 기판(120) 및 게이트 회로 기판(130)은 잉크젯 공정으로 제조된 데이터 회로 기판 및 게이트 회로 기판보다 배선 설계의 고집적화가 가능하다.
도 5는 본 발명의 다른 실시 예에 따른 표시 패널 어셈블리의 평면도이다.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 표시 패널 어셈블리(100)는 TFT 기판(110) 및 데이터 회로기판(120)을 포함한다.
즉, 본 발명의 다른 실시 예에 따르면, 게이트 구동부(131)가 제2 연성회로기판(FPCB2)에 실장되는 것에 한정되지 않고, 게이트 구동부(131)가 화소들(PX)의 박막 트랜지스터들(TR)과 함께 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 TFT 기판(110)에 실장될 수 있다. 이 때, 게이트 회로 기판(130)이 삭제될 수 있다. 즉, 모기판(SUB)의 제3 영역(P3)에서 게이트 회로 기판(130)을 제조하기 위한 공정이 생략될 수 있다.
결과적으로, 본 발명의 실시 예들에 따른 표시 패널 어셈블리(100)의 제조 방법은 표시 패널 어셈블리(100)의 제조 비용을 절감하고, 공정 시간을 단축함과 동시에 고 집적화된 표시 패널 어셈블리(100)를 제조할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
SUB: 모기판 P1: 제1 영역
P2: 제2 영역 P3: 제3 영역
10: 글라스 기판 20: 메탈층
30: 포토 레지스트층 40: 마스크
100: 표시패널 어셈블리 110: TFT 기판
120: 데이터 인쇄회로 기판 121: 타이밍 컨트롤러
122: 데이터 구동칩 130: 게이트 인쇄회로 기판
132: 게이트 구동칩 140: 컬러필터 기판
LS: 광원 TR: 트랜지스터
PX: 화소 PE: 화소전극
CL: 연결 배선 FPCB: 연성회로 기판
DL1~DLn: 데이터 라인 GL1~GLm: 게이트 라인

Claims (17)

  1. 복수의 제1 영역들 및 상기 제1 영역들 사이의 복수의 더미 영역들로 구획되는 모기판을 준비하는 단계;
    상기 각 제1 영역에 복수의 구동 배선들 및 상기 구동 배선들에 연결된 복수의 화소들을 형성하고, 상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계;
    상기 연결 배선들에 구동 소자들을 연결하는 단계;
    상기 제1 영역들 및 상기 더미 영역들을 분리하는 단계; 및
    상기 각 더미 영역에 형성된 구동 회로 기판을 상기 각 제1 영역에 형성된 박막 트랜지스터 기판에 연결하는 단계를 포함하고,
    상기 구동 배선들, 상기 화소들 및 상기 연결 배선들은 동일한 공정으로 동시에 형성되는 표시 패널 어셈블리의 제조 방법.
  2. 제 1 항에 있어서,
    상기 각 제1 영역들은 상기 제1 방향으로 장변을 갖고, 상기 제1 방향과 교차하는 제2 방향으로 단변을 갖는 표시 패널 어셈블리의 제조 방법
  3. 제 2 항에 있어서,
    상기 더미 영역들은,
    상기 제2 방향에서 상기 제1 영역들 사이에 배치된 복수의 제2 영역들; 및
    상기 제1 방향에서 상기 제1 영역들 사이에 배치된 복수의 제3 영역들을 포함하는 표시 패널 어셈블리의 제조 방법.
  4. 제 3 항에 있어서,
    상기 모기판은,
    상기 제1 방향으로 연장되고, 상기 제1 영역들 및 상기 제2 영역들을 구획하는 복수의 제1 절단선들; 및
    상기 제2 방향으로 연장되고, 상기 제1 영역들 및 상기 제3 영역들을 구획하는 복수의 제2 절단선들을 포함하고,
    상기 제1 영역들 및 상기 더미 영역들을 분리하는 단계는,
    상기 제1 절단선들을 따라 상기 모기판을 절단하여 상기 제1 영역들 및 상기 제2 영역들을 분리하는 단계; 및
    상기 제2 절단선들을 따라 상기 모기판을 절단하여 상기 제1 영역들 및 상기 제3 영역들을 분리하는 단계를 포함하는 표시 패널 어셈블리의 제조 방법.
  5. 제 3 항에 있어서,
    상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계는,
    상기 제2 영역에 상기 연결 배선들을 형성하는 단계를 포함하고,
    상기 연결 배선들에 구동 소자들을 연결하는 단계는,
    상기 제2 영역의 상기 연결 배선들에 상기 구동 소자들을 연결하여 제1 인쇄 회로 기판을 형성하는 단계를 포함하는 표시 패널 어셈블리의 제조 방법.
  6. 제 5 항에 있어서,
    상기 구동 회로 기판을 상기 박막 트랜지스터 기판에 연결하는 단계는
    상기 제1 인쇄 회로 기판을 데이터 구동부가 실장된 복수의 연성회로 기판을 통해 상기 박막 트랜지스터 기판에 연결하는 단계를 포함하는 표시 패널 어셈블리의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제1 인쇄 회로 기판은
    상기 연성 회로 기판을 통해 상기 박막 트랜지스터 기판의 장변에 연결되는 표시 패널 어셈블리의 제조 방법.
  8. 제 7 항에 있어서,
    상기 구동 배선들은 복수의 데이터 라인들을 포함하고,
    상기 구동 소자들은 상기 연결 배선들을 통해 상기 데이터 구동부에 연결되고, 상기 데이터 구동부는 상기 구동 배선들에 연결되는 표시 패널 어셈블리의 제조 방법.
  9. 제 8 항에 있어서,
    상기 구동 배선들은 복수의 데이터 라인들을 포함하는 표시 패널 어셈블리의 제조 방법.
  10. 제 9 항에 있어서,
    상기 구동 소자는 타이밍 컨트롤러 및 전원 생성부를 포함하는 표시 패널 어셈블리.
  11. 제 10 항에 있어서,
    ASG 형태의 게이트 구동부가 상기 화소들과 동시에 형성되는 단계를 더 포함하는 표시 패널 어셈블리의 제조 방법.
  12. 제 10 항에 있어서,
    상기 각 더미 영역에 복수의 연결 배선들을 형성하는 단계는,
    상기 제3 영역에 상기 연결 배선들을 형성하여 제2 인쇄 회로 기판을 형성하는 단계를 더 포함하는 표시 패널 어셈블리의 제조 방법.
  13. 제 10 항에 있어서,
    상기 구동 회로 기판을 상기 박막 트랜지스터 기판에 연결하는 단계는,
    상기 제2 인쇄 회로 기판을 게이트 구동부들이 실장된 복수의 연성 회로 기판을 통해 상기 박막 트랜지스터 기판에 연결하는 단계를 더 포함하는 표시 패널 어셈블리의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제2 인쇄 회로 기판은
    상기 연성 회로 기판을 통해 상기 박막 트랜지스터 기판의 단변에 연결되는 표시 패널 어셈블리의 제조 방법.
  15. 제 14 항에 있어서,
    상기 구동 배선들은 복수의 게이트 라인들을 더 포함하고,
    상기 제3 영역의 상기 연결 배선들은 상기 게이트 구동부 및 상기 제2 영역의 연결 배선들과 연결되고,
    상기 게이트 구동부는 상기 구동 배선들에 연결되는 표시 패널 어셈블리의 제조 방법.
  16. 제 1 항에 있어서,
    상기 구동 배선들, 상기 화소들 및 상기 연결 배선들은 포토 리소그래피 공정으로 형성되는 표시 패널 어셈블리의 제조 방법.
  17. 제 1 항에 있어서,
    상기 박막트랜지스터 기판과 대향되도록 컬러필터 기판을 배치하는 단계; 및 상기 박막 트랜지스터 기판 및 상기 컬러필터 기판 사이에 액정층을 배치하는 단계를 더 포함하는 표시 패널 어셈블리의 제조 방법.
KR1020150004128A 2015-01-12 2015-01-12 표시 패널 어셈블리의 제조 방법 KR20160087020A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150004128A KR20160087020A (ko) 2015-01-12 2015-01-12 표시 패널 어셈블리의 제조 방법
US14/946,936 US9437621B2 (en) 2015-01-12 2015-11-20 Method of manufacturing components of display panel assembly from same mother substrate
US15/227,066 US20160343731A1 (en) 2015-01-12 2016-08-03 Method of manufacturing components of display panel assembly from same mother substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150004128A KR20160087020A (ko) 2015-01-12 2015-01-12 표시 패널 어셈블리의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160087020A true KR20160087020A (ko) 2016-07-21

Family

ID=56368074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150004128A KR20160087020A (ko) 2015-01-12 2015-01-12 표시 패널 어셈블리의 제조 방법

Country Status (2)

Country Link
US (2) US9437621B2 (ko)
KR (1) KR20160087020A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887534B2 (en) 2020-10-23 2024-01-30 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089104A (ko) * 2018-01-19 2019-07-30 삼성디스플레이 주식회사 표시 장치의 제조 방법
US20200409200A1 (en) * 2019-04-11 2020-12-31 Declan Paul O'Connor System And Method For The Right-Sizing Of LCD Screens, Screens Adapted For Dividing Into A Plurality Of Custom Sized Screens, And Right-Sized Screens Derived Therefrom

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981880A (en) 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
KR100715942B1 (ko) * 2000-11-27 2007-05-08 삼성전자주식회사 얼라인미스 개량을 위한 인쇄회로기판의 제조방법 및 이를채용한 액정표시장치
JP3939140B2 (ja) * 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
TW538662B (en) 2002-05-10 2003-06-21 Shang Chuen Weighting Machine Method of producing reinforced glass circuit boards
JP4259084B2 (ja) * 2002-10-16 2009-04-30 セイコーエプソン株式会社 表示体構造、表示体構造の製造方法および電子機器
TWI305124B (en) 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
US7768623B2 (en) * 2006-07-31 2010-08-03 Casio Computer Co., Ltd. Liquid crystal display apparatus forming assembly, liquid crystal cell, and liquid crystal display apparatus, and manufacturing method thereof
KR20080046891A (ko) 2006-11-23 2008-05-28 삼성전자주식회사 액정표시장치의 제조방법
KR101433109B1 (ko) * 2007-10-16 2014-08-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100941834B1 (ko) 2008-05-07 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 모기판 및 그 에이징 방법
US8189161B2 (en) * 2008-09-10 2012-05-29 Himax Technologies Limited Chip-on-glass panel device
KR20100084074A (ko) * 2009-01-15 2010-07-23 삼성에스디아이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR101766221B1 (ko) 2009-12-14 2017-08-23 엘지디스플레이 주식회사 액정표시장치용 기판 및 그를 이용한 액정표시장치와 그 제조방법
KR20140029717A (ko) 2012-08-29 2014-03-11 삼성전기주식회사 인쇄회로기판용 에폭시 수지 조성물, 절연필름, 프리프레그 및 다층 인쇄회로기판
KR102267708B1 (ko) * 2014-04-04 2021-06-23 삼성디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887534B2 (en) 2020-10-23 2024-01-30 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US9437621B2 (en) 2016-09-06
US20160343731A1 (en) 2016-11-24
US20160204127A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
JP4477603B2 (ja) 液晶表示装置及びその製造方法
US20170299929A1 (en) Liquid crystal display device
US7486367B2 (en) Display panel including signal lines having multiple conductive lines
EP3712874B1 (en) Array substrate, display panel and display device
KR20100108677A (ko) 액정표시장치
US9488887B2 (en) Display device
US9507231B2 (en) Display device
KR101159399B1 (ko) 박막트랜지스터 어레이기판 및 그의 제조방법
US8373837B2 (en) Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same
EP3021166B1 (en) Display device and method for fabricating the same
KR20160087020A (ko) 표시 패널 어셈블리의 제조 방법
KR102059788B1 (ko) 액정표시장치 및 그의 제조방법
TWI467522B (zh) 積體顯示模組
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR100831300B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법
JP4253181B2 (ja) 画像表示パネル、フォトマスク、画像表示装置、画像表示パネルを製造する方法
KR101212156B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR102371385B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR101328912B1 (ko) 액정표시장치
KR101048983B1 (ko) 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
US10497725B2 (en) Method of producing display panel board
US20140124785A1 (en) Semiconductor device and method for manufacturing same
KR20030095905A (ko) 라인 온 글래스형 액정패널 및 그 제조방법
KR101003651B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid