CN109491166B - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN109491166B
CN109491166B CN201811626135.3A CN201811626135A CN109491166B CN 109491166 B CN109491166 B CN 109491166B CN 201811626135 A CN201811626135 A CN 201811626135A CN 109491166 B CN109491166 B CN 109491166B
Authority
CN
China
Prior art keywords
signal
common electrode
test
testing
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811626135.3A
Other languages
English (en)
Other versions
CN109491166A (zh
Inventor
周亚萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811626135.3A priority Critical patent/CN109491166B/zh
Publication of CN109491166A publication Critical patent/CN109491166A/zh
Application granted granted Critical
Publication of CN109491166B publication Critical patent/CN109491166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)

Abstract

本申请提供一种阵列基板，阵列基板表面阵列分布有像素单元、公共电极、以及位于所述阵列基板边缘的测试电路；测试电路包括：至少三条并列设置的像素信号测试走线，像素信号测试走线的输入端接入第一测试信号，每条像素信号测试走线的输出端对应连接一种颜色的像素单元，每条像素信号测试走线的中部设置有像素测试焊点；以及公共电极信号测试走线，与像素信号测试走线并列设置，公共电极信号测试走线的输入端接入第二测试信号，公共电极信号测试走线的输出端连接公共电极，公共电极信号测试走线的中部设置有公共电极测试焊点。有益效果：改变阵列基板中公共电极信号测试走线的接线方式，降低了阵列基板产生静电释放较高风险的问题。

Description

阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板。
背景技术
显示面板的制备包括阵列基板工序、彩膜基板工序以及阵列基板与彩膜基板的成盒(cell)工序，一般在进行cell工序时要进行面板功能测试(cell test)。以通过celltest检测面板在阵列基板(array)、彩膜基板(Color Filter，CF)、成盒(cell)这三个工序中出现的不良，把不良产品取出。目前cell test常用的方法是在显示面板的周边区域设置有短路棒(Shorting Bar)，并将显示面板显示区域的所有的扫描线和数据线分别与shortingbar连接，然后再通过shorting bar进行R/G/B/W画面测试。一旦测试完成，就将显示面板中设置有短路棒(Shorting Bar)的区域采用激光切割设备切除。另外，在显示面板制备时，很多工序中都可能会产生静电，在液晶显示器(LiquidCrystal Display,简称LCD)领域，静电释放(Electro-Staticdischarge，简称ESD)作为电磁兼容性测试，已成为衡量面板优劣的一项重要手段。
对于液晶显示器来讲，为降低静电释放风险，在可操作区(Active area，简称AA)外围通常设计有静电释放防静电环设计(Electro-Static discharge Ring，简称ESDring)，而在外围走线中，两层金属跨线处发生静电释放的风险仍较高，因此，面板设计应尽量减少金属跨线。
在对65寸产品进行空气模式静电测试验证(±15KV)发现有源极一侧，及对应的成盒测试模块的跨线处炸伤有气泡，其成盒测试模块的跨线处的气泡最多，其静电释放最严重；当成盒测试模块的边框为塑胶前框时，电荷易发生累积，无法导出，成盒测试模块的金属跨线与反馈电容的公共线直接与成盒测试模块的公共线相连，三色背光源(Red GreenBlue-Light-Emitting Diode,简称RGB-LED)在短路棒(Shorting Bar)点灯后经激光切割后易发生移位，反馈电容公共线内的信号仍与成盒测试模块电路内相连，从而发生静电释放的风险较高。
综上所述，现有技术的液晶显示器产生静电释放较高风险的问题。
发明内容
本发明提出一阵列基板，所述阵列基板表面阵列分布有像素单元、公共电极、以及位于所述阵列基板边缘的测试电路，解决了现有技术阵列基板产生静电释放较高风险的问题。
本发明提供的技术方案如下：
一种阵列基板，所述阵列基板表面阵列分布有像素单元、公共电极、以及位于所述阵列基板边缘的测试电路；
所述测试电路包括：
至少三条并列设置的像素信号测试走线，所述像素信号测试走线的输入端接入第一测试信号，每条所述像素信号测试走线的输出端对应连接一种颜色的像素单元，每条所述像素信号测试走线的中部设置有像素测试焊点；以及，
公共电极信号测试走线，与所述像素信号测试走线并列设置，所述公共电极信号测试走线的输入端接入第二测试信号，所述公共电极信号测试走线的输出端连接所述公共电极，所述公共电极信号测试走线的中部设置有公共电极测试焊点。
在本申请所提供的阵列基板中，所述公共电极与像素单元一端扫描线交越、与多条扫描线电性连接且与所述像素测试焊点电性连接。
在本申请所提供的阵列基板中，所述阵列基板根据成盒测试过程包括两个状态：
静电释放状态，所述像素信号测试走线连接第一测试信号，所述像素单元与所述像素信号测试走线的输出端未断开，所述公共电极信号测试走线的输出端与所述公共电极未断开，所述公共电极信号测试走线的输入端连接所述第二测试信号；
激光切割后状态，所述像素单元与所述像素信号测试走线的输出端被切断，所述公共电极信号测试走线的输出端与所述公共电极被切断。
在本申请所提供的阵列基板中，当所述像素单元与所述像素信号测试走线的输出端处于静电释放状态时，所述像素信号测试走线的输入端接入第一测试信号，所述第一测试信号为低电平信号，所述第一测试信号依次经过所述像素信号测试走线的输入端、像素测试焊点、所述像素信号测试走线的输出端、所述像素单元；
当所述像素单元与所述像素信号测试走线的输出端处于激光切割后状态时，所述像素信号测试走线的输入端接收第一测试信号，所述第一测试信号为高电平信号，所述第一测试信号依次经过所述像素信号测试走线的输入端、像素测试焊点、所述数据线或扫描线一端输入至阵列基板的显示区。
在本申请所提供的阵列基板中，当所述公共电极信号测试走线的输出端与所述公共电极处于静电释放状态时，所述公共电极测试走线输入端接入第二测试信号，所述第二测试信号为低电平信号，所述第二测试信号依次经过所述公共电极信号测试走线的输入端、公共电极测试焊点、公共电极输出端、公共电极；
当所述公共电极信号测试走线的输出端与所述公共电极处于激光切割后状态时，所述公共电极测试走线的输入端接入第二测试信号，所述第二测试信号为高电平信号，所述第二测试信号依次经过所述公共电极信号测试走线的输入端、公共电极测试焊点、所述数据线或扫描线一端输入至阵列基板显示区。
在本申请所提供的阵列基板中，所述像素单元为R/G/B颜色的任意一种像素单元，所述像素单元并列设置。
在本申请所提供的阵列基板中，所述阵列基板还包括绑定区，设置于所述公共电极信号测试走线输出端，并与所述公共电极电连接。
在本申请所提供的阵列基板中，当阵列基板处于激光切割后状态时，所述公共电极信号测试走线与公共电极测试焊点断开，所述显示区由所述绑定区供电。
在本申请所提供的阵列基板中，所述像素单元包括薄膜晶体管、铟锡氧化物。
在本申请所提供的阵列基板中，所述像素测试焊点与所述公共电极测试焊点的焊垫上设置有覆晶薄膜。
本申请的有益效果为：本申请所提供的阵列基板的测试电路，位于所述阵列基板边缘，并且该测试电路中该至少三条并列设置的像素信号测试走线与该公共电极信号测试走线并列设置，减少阵列基板面内的金属跨线，改变公共电极信号测试走线的接线方式，进而降低了阵列基板产生静电释放较高风险的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的阵列基板结构示意图。
图2为本申请实施例所提供的阵列基板激光切割后状态结构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本申请所述的成盒测试电路用于液晶显示面板测试，所述液晶显示面板包括集成电路(Integrate Circuit，简称IC)、柔性印刷电路(Flexible Printed Circuit，简称FPC)以及阵列基板，其中，本申请实施例提供该阵列基板，该阵列基板边缘包括测试电路，该测试电路包含至少三条并列设置像素信号测试走线，以及与该像素信号测试走线并列设置的公共电极信号测试走线。
请参见图1，该图为本申请实施例所提供的阵列基板结构示意图，该阵列基板表面阵列分布有像素单元11、公共电极12、以及位于所述阵列基板边缘的测试电路10；
所述测试电路10包括：
至少三条并列设置的像素信号测试走线101，所述像素信号测试走线的输入端1011接入第一测试信号，每条所述像素信号测试走线的输出端1012对应连接一种颜色的像素单元11，每条所述像素信号测试走线101的中部设置有像素测试焊点1013；以及，
公共电极信号测试走线102，与所述像素信号测试走线101并列设置，所述公共电极信号测试走线的输入端1021接入第二测试信号，所述公共电极信号测试走线的输出端1022连接所述公共电极12，所述公共电极信号测试走线102的中部设置有公共电极测试焊点1023。
所述公共电极12与像素单元11一端扫描线交越、与多条扫描线电性连接且与所述像素测试焊点1013电性连接。
如前所述，该阵列基板应用于成盒测试电路中，以通过cell test检测面板在阵列基板(array)、彩膜基板(ColorFilter，简称CF)、成盒(cell)这三个工序中出现的不良，把不良产品取出。目前cell test常用的方法是在显示面板的周边区域设置有短路棒(Shorting Bar)，并将显示面板显示区域的所有的扫描线和信号线分别与shortingbar连接，然后再通过短路棒进行R/G/B/W画面测试。一旦测试完成，就将显示面板中设置有短路棒(Shorting Bar)的区域采用激光切割设备切除，以便进行下一步的驱动电路模块组接，即根据成盒测试的步骤，该阵列基板包括两个状态：
静电释放状态，所述像素信号测试走线101连接第一测试信号，所述像素单元11与所述像素信号测试走线的输出端1012未断开，所述公共电极信号测试走线的输出端1022与所述公共电极12未断开，所述公共电极信号测试走线的输入端1021连接所述第二测试信号。
在该静电释放状态下，所述阵列基板用于静电成盒测试，所述第一测试信号与所述第二测试信号均由短路棒提供，且所述第一测试信号与所述第二测试信号为低电平信号，然后再通过短路棒进行像素单元11的R/G/B/W画面测试。
激光切割后状态，所述像素单元11与所述像素信号测试走线的输出端1012被切断，且所述公共电极信号测试走线的输出端1022与所述公共电极12被切断。
该激光切割后状态发生于静电释放状态后，该状态是由激光切割设备对阵列基板中设置有短路棒的区域进行激光切除，即所述像素单元11与所述像素信号测试走线的输出端1012被切断，且所述公共电极信号测试走线的输出端1022与所述公共电极12被切断。
进一步的，当阵列基板处于静电释放状态时，所述像素信号测试走线的输入端1011接入第一测试信号，所述第一测试信号为低电平信号，由短路棒提供，所述第一测试信号依次经过所述像素信号测试走线的输入端1011、像素测试焊点1013、所述像素信号测试走线的输出端1012、所述像素单元11，所述像素单元11接收到第一测试信号并进行R/G/B的显示。
进一步的，所述像素单元11为单基色、双基色或三基色像素单元，即该像素单元11可显示对应的一种颜色，譬如红、绿、蓝三种颜色，所述像素单元11也并列设置，并由并列设置的像素信号测试走线包围。
与此同时，在该静电释放状态下，所述公共电极信号测试走线的输出端1022与所述公共电极12处于静电释放状态时，所述公共电极测试走线的输入端1022接入第二测试信号，所述第二测试信号为低电平信号，所述第二测试信号也由短路棒提供。所述第二测试信号依次经过所述公共电极信号测试走线的输入端1022、公共电极测试焊点1023、公共电极输出端1022、公共电极12，所述公共电极12接收到第二测试信号，所述第二测试信号通过扫描线、与多条扫描线(图中未示出)电性连接，且对像素单元并进行R/G/B的显示。
进一步的，所述像素单元11为R/G/B颜色的任意一种像素单元，所述像素单元并列设置，所述像素单元包括薄膜晶体管(Thin Film Transistor，简称TFT)、铟锡氧化物(Indium tin oxide，简称ITO)。
进一步的，所述像素测试焊点的焊垫上设置有覆晶薄膜(Chip On Film，简称COF)，以提供信号。在模组工艺中，仍需要进行液晶显示面板画面测试，当测试有不良产品时，需要在模组工艺或者成盒工艺中厘清造成不良产品的原因，当厘清成盒工艺的原因时，需要将覆晶薄膜去掉，在成盒工艺中的画面检测机中再次做画面检测。
当阵列基板的测试电路处于激光切割后状态时，所述像素信号测试走线的输入端1011接收第一测试信号，所述第一测试信号为高电平信号，由阵列基板的绑定区所提供。所述第一测试信号依次经过所述像素信号测试走线的输入端1011、像素测试焊点1013、所述数据线一端(图中未示出)输入至阵列基板显示区。
所述公共电极测试走线的输入端1021接入第二测试信号，所述第二测试信号为高电平信号，由阵列基板的绑定区所提供，所述第二测试信号依次经过所述公共电极信号测试走线的输入端1021、公共电极测试焊点1023、所述数据线或扫描线一端(图中未示出)输入至阵列基板显示区。
如图2所示，该图为本申请实施例所提供的阵列基板激光切割后状态结构图，即像素单元与所述像素信号测试走线的输出端2012被切断，所述公共电极信号测试走线的输出端2022与所述公共电极被切断。
当所述阵列基板处于激光切割后状态时，所述第一测试信号与所述第二测试信号由该阵列基板的绑定区203提供，所述阵列基板的显示区发亮并显示。
进一步的，该绑定区203连接印刷电路板(PrintCircuit Board,PCB)，该印刷电路板上设置有用于控制该阵列基板的驱动芯片(Integrate Circuit，简称IC)，除此之外，该阵列基板周围还包括驱动大规模集成电路(LargeScale IC，LSI)、带载封装包(TapeCarrier Package，简称TCP)。
需要指出的是，由于本申请实施例所提供的测试电路位于所述阵列基板边缘，所述阵列基板为广视角液晶显示器(Liquid Crystal Display，简称LCD)，即液晶也采用共面转换(In-plate Switch，简称IPS)技术。区别与传统的扭曲向列型(Twisted Nematic，简称TN)液晶显示器，控制液晶分子的两个电极像素电极和共有电极分别制作在上下两个基板上，即在图1中，所述像素单元11与所述公共电极12均制作于同一块基板上，在电场作用下液晶分子水平排列。在电场的作用下，所述像素单元11的电极与所述公共电极12之间加上横向电场来控制液晶分子的旋转。
在本实施例所提供的阵列基板中，由于将测试电路设置于所述阵列基板边缘，一定程度上减薄了显示屏模组的厚度。
进一步的，可在该液晶分子材料中加入一定浓度的液晶聚合物。利用紫外光处理形成聚合物网络可以对液晶分子起到锚定的作用，大大改善IPS型液晶显示器的响应速度。
需要指出，与现有技术的成盒测试电路不同的是，本申请实施例所提供的阵列基板的测试电路，位于所述阵列基板边缘，并且该测试电路中该至少三条并列设置的像素信号测试走线与该公共电极信号测试走线并列设置，减少阵列基板面内的金属跨线，改变公共电极信号测试走线的接线方式，进而降低了阵列基板产生静电释放较高风险的问题。
虽然本申请已以实施例披露如上，然而其并非用于限定本申请，任何本领域技术人员，在不脱离本申请的精神和范围内，当可做些许的更动与润饰，故本申请的保护范围当视所附的权利要求所界定的范围为准。

Claims (8)

1.一种阵列基板，其特征在于，所述阵列基板表面阵列分布有像素单元、公共电极、以及位于所述阵列基板边缘的测试电路；
所述测试电路包括：
至少三条并列设置的像素信号测试走线，所述像素信号测试走线的输入端接入第一测试信号，每条所述像素信号测试走线的输出端对应连接一种颜色的像素单元，每条所述像素信号测试走线的中部设置有像素测试焊点；以及，
公共电极信号测试走线，与所述像素信号测试走线并列设置，所述公共电极信号测试走线的输入端接入第二测试信号，所述公共电极信号测试走线的输出端连接所述公共电极，所述公共电极信号测试走线的中部设置有公共电极测试焊点；
所述阵列基板根据成盒测试包括静电释放状态和激光切割后状态，当阵列基板处于激光切割后状态时，所述像素单元与所述像素信号测试走线的输出端被切断，所述公共电极信号测试走线的输出端与所述公共电极被切断；
所述阵列基板还包括绑定区，设置于所述公共电极信号测试走线输出端，并与所述公共电极电连接，当阵列基板处于激光切割后状态时，所述公共电极信号测试走线与公共电极测试焊点断开，显示区由所述绑定区供电。
2.根据权利要求1所述的阵列基板，其特征在于，所述公共电极与像素单元一端扫描线交越、与多条扫描线电性连接且与所述像素测试焊点电性连接。
3.根据权利要求1所述的阵列基板，其特征在于，
所述像素信号测试走线连接第一测试信号，所述像素单元与所述像素信号测试走线的输出端未断开，所述公共电极信号测试走线的输出端与所述公共电极未断开，所述公共电极信号测试走线的输入端连接所述第二测试信号。
4.根据权利要求3所述的阵列基板，其特征在于，当所述像素单元与所述像素信号测试走线的输出端处于静电释放状态时，所述像素信号测试走线的输入端接入第一测试信号，所述第一测试信号为低电平信号，所述第一测试信号依次经过所述像素信号测试走线的输入端、像素测试焊点、所述像素信号测试走线的输出端、所述像素单元；
当所述像素单元与所述像素信号测试走线的输出端处于激光切割后状态时，所述像素信号测试走线的输入端接收第一测试信号，所述第一测试信号为高电平信号，所述第一测试信号依次经过所述像素信号测试走线的输入端、像素测试焊点、数据线或扫描线一端输入至阵列基板的显示区。
5.根据权利要求3所述的阵列基板，其特征在于，当所述公共电极信号测试走线的输出端与所述公共电极处于静电释放状态时，所述公共电极测试走线输入端接入第二测试信号，所述第二测试信号为低电平信号，所述第二测试信号依次经过所述公共电极信号测试走线的输入端、公共电极测试焊点、公共电极输出端、公共电极；
当所述公共电极信号测试走线的输出端与所述公共电极处于激光切割后状态时，所述公共电极测试走线的输入端接入第二测试信号，所述第二测试信号为高电平信号，所述第二测试信号依次经过所述公共电极信号测试走线的输入端、公共电极测试焊点、数据线或扫描线一端输入至阵列基板显示区。
6.根据权利要求3所述的阵列基板，其特征在于，所述像素单元为R/G/B颜色的任意一种像素单元，所述像素单元并列设置。
7.根据权利要求1所述的阵列基板，其特征在于，所述像素单元包括薄膜晶体管、铟锡氧化物。
8.根据权利要求1所述的阵列基板，其特征在于，所述像素测试焊点与所述公共电极测试焊点的焊垫上设置有覆晶薄膜。
CN201811626135.3A 2018-12-28 2018-12-28 阵列基板 Active CN109491166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811626135.3A CN109491166B (zh) 2018-12-28 2018-12-28 阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811626135.3A CN109491166B (zh) 2018-12-28 2018-12-28 阵列基板

Publications (2)

Publication Number Publication Date
CN109491166A CN109491166A (zh) 2019-03-19
CN109491166B true CN109491166B (zh) 2021-07-06

Family

ID=65713030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811626135.3A Active CN109491166B (zh) 2018-12-28 2018-12-28 阵列基板

Country Status (1)

Country Link
CN (1) CN109491166B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718021B (zh) * 2019-08-20 2021-02-01 友達光電股份有限公司 顯示面板
CN113448131A (zh) * 2021-06-23 2021-09-28 惠科股份有限公司 显示面板及其测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10246897A (ja) * 1997-03-06 1998-09-14 Sharp Corp 液晶表示装置の製造方法
CN101110443A (zh) * 2006-07-21 2008-01-23 三星电子株式会社 显示基板、其制造方法和具有显示基板的显示设备
CN103903547A (zh) * 2014-01-06 2014-07-02 友达光电股份有限公司 显示面板及其制作方法
CN105954899A (zh) * 2016-07-08 2016-09-21 武汉华星光电技术有限公司 液晶显示面板以及液晶显示器
CN108508663A (zh) * 2018-03-14 2018-09-07 深圳市华星光电技术有限公司 阵列基板、显示面板以及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
KR101033463B1 (ko) * 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
CN101770122B (zh) * 2008-12-31 2012-09-26 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和测试方法
CN104407456A (zh) * 2014-12-18 2015-03-11 深圳市华星光电技术有限公司 阵列基板及显示装置
CN107578735A (zh) * 2017-10-31 2018-01-12 武汉华星光电技术有限公司 一种阵列基板、测试方法及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10246897A (ja) * 1997-03-06 1998-09-14 Sharp Corp 液晶表示装置の製造方法
CN101110443A (zh) * 2006-07-21 2008-01-23 三星电子株式会社 显示基板、其制造方法和具有显示基板的显示设备
CN103903547A (zh) * 2014-01-06 2014-07-02 友达光电股份有限公司 显示面板及其制作方法
CN105954899A (zh) * 2016-07-08 2016-09-21 武汉华星光电技术有限公司 液晶显示面板以及液晶显示器
CN108508663A (zh) * 2018-03-14 2018-09-07 深圳市华星光电技术有限公司 阵列基板、显示面板以及显示装置

Also Published As

Publication number Publication date
CN109491166A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
KR100392575B1 (ko) 액정 표시 장치 및 그 제조 방법
EP2275861B1 (en) Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
KR101247023B1 (ko) 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법
CN101965606B (zh) 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
KR100372300B1 (ko) 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판
US20100006838A1 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
CN107942547B (zh) 点灯回点治具及其检测面板的方法
KR100640208B1 (ko) 액정표시패널의 검사용 범프 구조
CN101408681A (zh) 显示面板
CN109491166B (zh) 阵列基板
KR20010083971A (ko) 테이프 캐리어 패키지 및 그 제조방법
US20160343279A1 (en) Display device
JP4106193B2 (ja) 液晶表示装置及びその製造方法
KR20000012919A (ko) 액정 패널
JP3119357B2 (ja) 液晶表示装置
KR101165469B1 (ko) 액정표시장치
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR20120075096A (ko) 액정표시장치 및 그의 검사 방법
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
CN114167634B (zh) 显示面板和显示装置
JP2944399B2 (ja) パネルの実装構造および実装方法並びにフレキシブル配線板並びに駆動ｉｃ交換方法
KR102196180B1 (ko) 표시장치
JP3087730B2 (ja) 液晶表示装置の製造方法
KR20000007892A (ko) 액정 표시 장치용 패널
KR100954329B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant