KR101247023B1 - 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법 - Google Patents

액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법 Download PDF

Info

Publication number
KR101247023B1
KR101247023B1 KR1020117004004A KR20117004004A KR101247023B1 KR 101247023 B1 KR101247023 B1 KR 101247023B1 KR 1020117004004 A KR1020117004004 A KR 1020117004004A KR 20117004004 A KR20117004004 A KR 20117004004A KR 101247023 B1 KR101247023 B1 KR 101247023B1
Authority
KR
South Korea
Prior art keywords
wiring
wirings
gate
active matrix
matrix substrate
Prior art date
Application number
KR1020117004004A
Other languages
English (en)
Other versions
KR20110031503A (ko
Inventor
마사히로 요시다
다께히꼬 가와무라
가쯔히로 오까다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20110031503A publication Critical patent/KR20110031503A/ko
Application granted granted Critical
Publication of KR101247023B1 publication Critical patent/KR101247023B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액티브 매트릭스 기판(2)은, 인출 배선(611, 613, 615, 617)이 접속된 게이트 단자(51)에 접속되는 제1 접속 배선(641, 643, 645, 647)과, 인출 배선(612, 614, 616)이 접속된 게이트 단자(51)에 접속되는 제2 접속 배선(642, 644, 646)과, 서로 인접하는 2개의 제1 접속 배선 및 제2 접속 배선을 1개로 묶는 묶음 배선(651 내지 654)과, 묶음 배선 중에서 서로 인접하지 않는 묶음 배선(652, 654)에 검사 신호를 입력 가능한 제1 검사 배선(66)과, 묶음 배선 중 제1 검사 배선(66)이 접속되어 있지 않고 또한 서로 인접하지 않는 묶음 배선(651, 653)에 검사 신호를 입력 가능한 제2 검사 배선(67)을 구비한다.

Description

액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법{ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE, METHOD FOR INSPECTING THE ACTIVE MATRIX SUBSTRATE, AND METHOD FOR INSPECTING THE DISPLAY DEVICE}
본 발명은, 2층 이상의 층을 갖고, 표시 영역에 서로 평행하게 형성된 복수의 제1 배선과, 단자 배치 영역에 배치된 복수의 제1 단자를 각각 접속하는 복수의 제1 인출 배선을 각각의 층에 형성한 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법에 관한 것이다.
최근, 휴대 전화, PDA, 카 네비게이션 시스템, 퍼스널 컴퓨터 등의 각종 전자 기기에 있어서, 액정 패널이 폭넓게 사용되고 있다. 액정 패널은, 얇고 경량이며, 소비 전력이 적다는 장점이 있다. 이와 같은 액정 패널에, 드라이버를 실장하는 방식으로서, 액정 재료를 사이에 두고 대향하는 한 쌍의 기판의 한쪽 기판(액티브 매트릭스 기판)에 드라이버를 직접 실장하는 방식, 소위 COG(Chip On Glass) 방식이 알려져 있다(예를 들어, 일본 특허 공개 평9-329796호 공보, 일본 특허 공개 평8-328033호 공보 참조). 이 COG 방식을 사용함으로써, 액정 패널의 박형화, 소형화, 경량화, 배선간 및 단자간의 고정밀화를 실현할 수 있다.
또한, 최근, 휴대 전화, PDA 등의 소형의 전자 기기용에 사용되는 액정 패널은, 표시 화면의 종횡의 화소수가 160×120인 QQVGA 및 176×144인 QCIF 내지 320×240인 QVGA, 나아가 640×480인 VGA로 이행하고 있다. 이에 수반하여, 액정 패널을 구성하는 액티브 매트릭스 기판 상에 형성되는 배선이나 단자의 수가 증가하게 된다. 그러나, 최근, 액정 패널의 소형화, 고정밀화의 요청에 따르기 위해서는, 액티브 매트릭스 기판의 크기를 크게 할 수는 없다.
따라서, 표시 영역에 형성된 복수의 게이트 배선과, 단자 배치 영역에 배치된 복수의 게이트 단자를 각각 접속하는 복수의 인출 배선을, 2층 이상의 층(다층)에 각각 형성하는 액티브 매트릭스 기판이 알려져 있다(예를 들어, 일본 특허 공개 제2004-53702호 공보, 일본 특허 공개 제2005-91962호 공보 참조). 구체적으로는, 복수의 인출 배선 중 소정수의 인출 배선을 게이트 배선이 형성된 층과 동일한 층(제1 층)에 형성함과 함께, 잔여 인출 배선을 게이트 배선이 형성된 층과 다른 층(제2 층)에 형성한다. 또한, 제1 층에 형성된 인출 배선과, 제2 층에 형성된 인출 배선 사이에는, 절연 재료가 개재된다. 인출 배선을 다층화함으로써, 제1 층에 형성된 인출 배선과 제2 층에 형성된 인출 배선의 간격을 좁게 할 수 있으므로, 액티브 매트릭스 기판의 크기를 크게 하지 않고, 액정 패널의 소형화, 고정밀화를 실현할 수 있다.
그런데, 제1 층에 형성된 인출 배선과, 제2 층에 형성된 인출 배선 사이에는, 절연 재료가 개재하고 있으므로, 제1 층에 형성된 인출 배선과, 제2 층에 형성된 인출 배선 사이에서 단락(누설)은 발생하기 어렵다. 그러나, 동일한 층에 형성된 인접하는 인출 배선간에는, 액티브 매트릭스 기판의 제조시 등의 포토리소그래피 공정에 있어서의 더스트나, 에칭시의 막 남음 등이 원인이 되어, 단락이 발생할 우려가 있다. 특히, 최근에는, 상술한 바와 같이, 액정 패널의 소형화, 고정밀화가 요망되고 있어, 배선간의 간격은 최근 점점 좁아져 가고 있으므로, 동일한 층에 형성된 인접하는 인출 배선간의 단락도 발생하기 쉬워지고 있다. 이로 인해, 액티브 매트릭스 기판의 제조시 등의 검사 공정에 있어서, 인출 배선간의 단락의 검사가 중요해지고 있다. 즉, 실장 공정에 있어서, 배선의 단락이 발생하고 있는 불량한 액티브 매트릭스 기판 상에 드라이버를 실장하는 것은, 부재 비용이나 작업 비용의 손실이 되기 때문이다.
그러나, 인출 배선간의 단락의 검사가 중요해지고 있음에도 불구하고, 2층 이상의 층을 갖는 액티브 매트릭스 기판에 있어서, 동일한 층에 형성된 인접하는 인출 배선간의 단락을, 복수의 층의 각각에 대하여 검출하는 방법에 대해서는 확립되어 있지 않았다. 구체적으로 말하면, 2층 이상의 층을 갖는 종래의 액티브 매트릭스 기판에 있어서, 동일한 층에 형성된 인접하는 인출 배선의 각각에는, 동일한 검사 배선으로부터 동일한 검사 신호가 입력되어 있었으므로, 인출 배선의 단선을 검출할 수는 있었지만, 동일한 층에 형성된 인접하는 인출 배선간의 단락을 검출할 수는 없었다.
본 발명은, 상기한 문제점을 감안하여 이루어진 것이며, 그 목적은, 인출 배선이 복수의 층의 각각에 형성된 경우에 있어서, 동일한 층에 형성된 인접하는 인출 배선간의 단락을 간이한 구성으로 확실하게 검출할 수 있는 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위하여 본 발명에 있어서의 액티브 매트릭스 기판은, 표시 영역에 서로 평행하게 형성된 복수의 제1 배선과, 상기 표시 영역에 있어서 상기 복수의 제1 배선과 교차하도록, 또한 서로 평행하게 형성된 복수의 제2 배선과, 단자 배치 영역에 배치된 복수의 제1 단자와, 상기 단자 배치 영역에 배치된 복수의 제2 단자와, 상기 복수의 제1 배선과 상기 복수의 제1 단자를 각각 접속하는 복수의 제1 인출 배선과, 상기 복수의 제2 배선과 상기 복수의 제2 단자를 각각 접속하는 복수의 제2 인출 배선을 구비한 액티브 매트릭스 기판에 있어서, 상기 복수의 제1 인출 배선은, 복수의 제3 인출 배선과, 복수의 제4 인출 배선을 포함하고, 상기 제3 인출 배선은, 상기 제1 배선이 형성된 층과 동일한 층에 형성되어 있고, 상기 제4 인출 배선의 적어도 일부분은, 상기 제1 배선이 형성된 층과 절연 재료를 사이에 두고 다른 층에 형성되어 있고, 또한 상기 표시 영역 및 상기 단자 배치 영역 이외의 주변 배선 영역에 있어서 상기 제3 인출 배선과 상기 제4 인출 배선이, 1개마다 교대로 형성되어 있고, 상기 액티브 매트릭스 기판은, 상기 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자의 각각에 접속되는 복수의 제1 접속 배선과, 상기 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자의 각각에 접속되는 복수의 제2 접속 배선과, 서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선을 1개로 묶는 복수의 묶음 배선과, 상기 복수의 묶음 배선 중에서 서로 인접하지 않는 묶음 배선을 공통 접속하는 제1 공통 배선과, 상기 복수의 묶음 배선 중 상기 제1 공통 배선이 접속되어 있지 않고 또한 서로 인접하지 않는 묶음 배선을 공통 접속하는 제2 공통 배선을 구비한다.
본 발명의 액티브 매트릭스 기판에 따르면, 액티브 매트릭스 기판의 제조시 등의 검사 공정에 있어서, 제1 공통 배선 및 제2 공통 배선에 서로 독립된 검사 신호를 입력하면, 묶음 배선, 제1 접속 배선 및 제2 접속 배선을 통하여, 제3 인출 배선 및 제4 인출 배선에 검사 신호를 입력하는 것이 가능하다. 즉, 인접하는 제3 인출 배선에는, 서로 독립된 검사 신호를 입력하는 것이 가능하다. 또한, 제3 인출 배선은, 제1 배선이 형성된 층과 동일한 층에 형성된 배선이다. 이에 의해, 인접하는 제3 인출 배선간의 단락을 검출할 수 있다. 또한, 인접하는 제4 인출 배선에도, 서로 독립된 검사 신호를 입력하는 것이 가능하다. 또한, 제4 인출 배선은, 상기 제4 인출 배선의 적어도 일부분에 있어서, 제1 배선이 형성된 층과 절연 재료를 사이에 두고 다른 층에 형성된 배선이다. 이에 의해, 인접하는 제4 인출 배선간의 단락을 검출할 수 있다.
또한, 본 발명의 액티브 매트릭스 기판은, 서로 인접하는 2개의 제1 접속 배선 및 제2 접속 배선을 1개로 묶는 복수의 묶음 배선을 구비하고, 복수의 묶음 배선의 각각이 제1 공통 배선 또는 제2 공통 배선에 접속되는 형태이다. 이로 인해, 묶음 배선을 구비하지 않고, 복수의 제1 접속 배선 및 복수의 제2 접속 배선의 각각이, 제1 공통 배선 또는 제2 공통 배선에 직접 접속되는 형태와 비교하여, 배선간의 간격을 넓게 취할 수 있고, 또한 다른 층에 형성된 배선끼리를 전기적으로 접속하기 위한 배선층 전환부의 수를 저감시키는 것도 가능하다. 즉, 배선간(묶음 배선간)의 간격을 넓게 취할 수 있으므로, 배선간에 단락이 발생하기 어려워진다. 또한, 배선층 전환부의 수를 저감시킬 수 있으므로, 배선층 전환부의 접속 불량 등을 저감시킬 수 있다.
이 결과, 인출 배선이 복수의 층의 각각에 형성된 경우에 있어서, 동일한 층에 형성된 인접하는 인출 배선간의 단락을 간이한 구성으로 확실하게 검출할 수 있다.
상기 목적을 달성하기 위하여 본 발명에 있어서의 표시 장치는, 본 발명에 관한 액티브 매트릭스 기판을 구비한다. 또한, 상기 표시 장치는 액정 표시 장치인 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 있어서의 액티브 매트릭스 기판 또는 표시 장치의 검사 방법은, 상기의 액티브 매트릭스 기판, 또는 상기의 액티브 매트릭스 기판을 구비한 표시 장치의 검사 방법이며, 상기 제1 공통 배선 및 상기 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 상기 제3 인출 배선 및 상기 제4 인출 배선의 검사를 행하는 검사 공정과, 상기 검사 공정의 후에, 상기 복수의 제1 접속 배선 및 상기 복수의 제2 접속 배선을 절단하는 절단 공정을 포함한다.
본 발명의 액티브 매트릭스 기판 또는 표시 장치의 검사 방법에 따르면, 제1 공통 배선 및 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 인접하는 제3 인출 배선간의 단락 및 인접하는 제4 인출 배선간의 단락을 검출할 수 있다. 그리고, 절단 공정에 있어서, 복수의 제1 접속 배선 및 복수의 제2 접속 배선을 절단한다. 이에 의해, 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자와, 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자가 전기적으로 분리된다.
이상과 같이, 본 발명의 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스 기판의 검사 방법은, 인출 배선이 복수의 층의 각각에 형성된 경우에 있어서, 동일한 층에 형성된 인접하는 인출 배선간의 단락을 간이한 구성으로 확실하게 검출할 수 있다는 효과를 발휘한다.
도 1은, 본 발명의 제1 실시 형태에 관한 액정 패널의 개략 구성을 도시하는 평면도이다.
도 2는, 도 1 중에 나타낸 절단선 a-a'를 따라 절단한 단면도이다.
도 3은, 도 1 중에 나타낸 E1의 부분을 확대한 도면이다.
도 4는, 도 1 중에 나타낸 E2의 부분을 확대한 도면이다.
도 5는, 변경예에 관한 액정 패널의 개략 구성을 도시하는 평면도이다.
도 6은, 도 1 중에 나타낸 E1의 부분과 동일한 부분을 확대한 도면이다.
본 발명의 실시 형태에 있어서, 상기 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자와, 상기 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자가 전기적으로 도통하지 않도록, 상기 복수의 제1 접속 배선 및 상기 복수의 제2 접속 배선이 절단되어 있는 형태로 하는 것이 바람직하다. 이 형태에 따르면, 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자와, 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자는 전기적으로 분리되게 된다.
본 발명의 실시 형태에 있어서, 서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선 중, 적어도 어느 한쪽의 접속 배선에 저항 소자가 접속되는 형태로 하는 것이 바람직하다. 특히, 서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선의 각각에 저항 소자가 접속되는 형태로 하는 것이 바람직하다. 이 형태에 따르면, 액티브 매트릭스 기판의 제조시 등의 절단 공정에 있어서, 제1 접속 배선 및 제2 접속 배선 대신에, 묶음 배선을 절단하는 것이 가능해진다. 즉, 제1 접속 배선 및 제2 접속 배선을 절단하는 경우와 비교하여, 절단해야 할 배선의 수가 적어진다. 이 결과, 절단 공정에 걸리는 시간을 삭감할 수 있다. 또한, 절단해야 할 배선간의 간격을 넓게 취할 수 있으므로, 절단시에 발생하는 컷트 부스러기에 의해 인접하는 배선이 단락하는 등의 불량의 발생을 저감시킬 수 있다.
본 발명의 실시 형태에 있어서, 상기 제1 접속 배선에 접속된 저항 소자와, 상기 제2 접속 배선에 접속된 저항 소자는, 대략 동일한 저항값을 갖는 형태로 하는 것이 바람직하다. 이 형태에 따르면, 액티브 매트릭스 기판의 제조시 등의 검사 공정에 있어서, 인접하는 접속 배선에 대응하는 인출 배선, 및 그 인출 배선에 대응하는 제1 배선에 입력되는 검사 신호의 지연량을 대략 동등하게 할 수 있다. 이에 의해, 단선은 되지 않지만 배선 폭이 극소해진 경우 등의 불량을 검출할 수 있다.
본 발명의 실시 형태에 있어서, 상기 복수의 묶음 배선의 각각이 절단되어 있는 형태로 하는 것이 바람직하다. 이 형태에 따르면, 복수의 제3 인출 배선 및 복수의 제4 인출 배선의 각각이 접속된 제1 단자와, 제1 공통 배선 및 제2 공통 배선이 전기적으로 분리되게 된다.
본 발명의 실시 형태에 있어서, 상기 제1 배선은 게이트 배선이며, 상기 제2 배선은 소스 배선인 형태로 하는 것이 바람직하다. 여기서, 예를 들어, 제1 배선의 배선수와 제2 배선의 배선수가 서로 다른 형태에 있어서, 제1 배선의 배선수가 제2 배선의 배선수보다 많은 경우에, 제1 배선이 게이트 배선이면, 불량 발생률이 높은 게이트 배선간의 단락의 검사를 행할 수 있다. 이로 인해, 게이트 배선간의 단락이 발생하고 있는 불량한 액티브 매트릭스 기판 상에 게이트 배선용 구동 회로(드라이버)의 실장을 방지할 수 있다. 그로 인해, 부재 비용이나 작업 비용의 손실을 저감시킬 수 있다. 또한, 게이트 배선용 구동 회로는, 복수의 계조에 대응한 소스 신호(영상 신호)를 공급하는 소스 배선용 구동 회로에 비하여, 구성이 단순하다. 이로 인해, 단자 배치 영역의 축소화, 액티브 매트릭스 기판의 저비용화를 목적으로 하여, 제1 배선의 배선수가 제2 배선의 배선수보다 많은 경우에는, 제1 배선이 게이트 배선, 제2 배선이 소스 배선인 것이 바람직하다.
본 발명의 실시 형태에 있어서, 상기 제1 배선은 소스 배선이며, 상기 제2 배선은 게이트 배선인 형태로 하는 것이 바람직하다. 이 형태에 따르면, 소스 배선간의 단락의 검사를 행할 수 있다. 즉, 소스 배선용 구동 회로(드라이버)는 복수의 계조에 대응한 소스 신호(영상 신호)를 공급할 필요가 있으므로, 게이트 배선용 구동 회로에 비하여 구성이 복잡하다. 즉, 소스 배선용 구동 회로는 게이트 배선용 구동 회로에 비하여 고가이다. 이로 인해, 소스 배선간의 단락이 발생하고 있는 불량한 액티브 매트릭스 기판 상에 소스 배선용 구동 회로의 실장을 방지할 수 있다. 그로 인해, 부재 비용이나 작업 비용의 손실을 저감시킬 수 있다.
본 발명의 실시 형태에 있어서, 본 발명의 실시 형태에 관한 액티브 매트릭스 기판, 또는 본 발명의 실시 형태에 관한 액티브 매트릭스 기판을 구비한 표시 장치의 검사 방법이며, 상기 제1 공통 배선 및 상기 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 상기 제3 인출 배선 및 상기 제4 인출 배선의 검사를 행하는 검사 공정과, 상기 검사 공정 후에, 상기 복수의 묶음 배선을 절단하는 절단 공정을 포함하는 형태로 하는 것이 바람직하다. 이 형태에 따르면, 제1 공통 배선 및 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 인접하는 제3 인출 배선간의 단락 및 인접하는 제4 인출 배선간의 단락을 검출할 수 있다. 그리고, 절단 공정에 있어서, 복수의 묶음 배선을 절단한다. 이에 의해, 복수의 제3 인출 배선 및 복수의 제4 인출 배선의 각각이 접속된 제1 단자와, 제1 공통 배선 및 제2 공통 배선이 전기적으로 분리된다.
이하, 본 발명의 실시 형태에 대하여, 도면을 참조하면서 설명한다. 단, 이하에서 참조하는 각 도면은, 설명의 편의상, 본 발명의 일 실시 형태의 구성 부재 중, 본 발명을 설명하기 위하여 필요한 주요 부재만을 간략화하여 나타낸 것이다. 따라서, 본 발명에 관한 액티브 매트릭스 기판은, 본 명세서가 참조하는 각 도면에 도시되어 있지 않은 임의의 구성 부재를 구비할 수 있다. 또한, 각 도면 중 부재의 치수는, 실제의 구성 부재의 치수 및 각 부재의 치수 비율 등을 충실하게 나타낸 것은 아니다.
또한, 상기 제1 공통 배선 및 제2 공통 배선은, 본 실시 형태에 있어서는 제1 검사 배선 및 제2 검사 배선으로서 설명한다.
[실시 형태 1]
도 1은, 본 실시 형태에 관한 액정 패널(1)의 개략 구성을 도시하는 평면도이다. 도 1에 도시한 바와 같이, 액정 패널(1)은, 액티브 매트릭스 기판(2)과, 액티브 매트릭스 기판(2)에 대향하는 대향 기판(3)을 구비하고 있다. 액티브 매트릭스 기판(2)과 대향 기판(3) 사이에는, 도시하지 않은 액정 재료가 끼움 지지되어 있다. 또한, 본 실시 형태에 관한 대향 기판(3)에는, R(적색), G(녹색), B(청색)의 컬러 필터와, 이들 컬러 필터간의 광 누설을 방지하는 블랙 매트릭스를 포함하는 컬러 필터층이 형성되어 있다. 또한, 컬러 필터층 상에는, 공통 전극이 형성되어 있다.
여기서, 본 실시 형태에 관한 액정 패널(1)은, 예를 들어, 휴대 전화, PDA(Personal Digital Assistant), PHS(Personal Handy-phone System), HHT(Hand Held Terminal) 등의 휴대 단말기용 전자 기기에 사용된다. 또한, 본 실시 형태에 관한 액정 패널(1)은, 휴대 단말기용 전자 기기 이외에, 게임 단말기, 카 내비게이션 시스템, 퍼스널 컴퓨터, 텔레비전, 비디오 카메라, 디지털 카메라 등의 전자 기기에도 사용된다. 여기서, 액정 패널(1)을 구비한 전자 기기가, 본 발명에 관한 액정 표시 장치의 일 실시 형태가 된다. 또한, 본 실시 형태에 관한 액티브 매트릭스 기판(2)을 전계 방출 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이, 무기 EL 디스플레이 등의, 액정 패널(1) 이외의 패널(표시 장치)에 설치하도록 해도 된다.
액티브 매트릭스 기판(2)은, 표시 영역(4)과, 단자 배치 영역(5)과, 표시 영역(4)의 외측에 있으며, 또한 표시 영역(4)을 둘러싸는 주변 배선 영역(6)을 갖고 있다. 또한, 이하에서는, 액정 패널(1)의 한변을 제1 변(S1)(도 1에서는, 하변)으로 하고, 이 제1 변(S1)을 사이에 두고 좌우의 변을 각각 제2 변(S2), 제3 변(S3)으로 하고, 제1 변(S1)에 대향하는 변을 제4 변(S4)으로 한다.
여기서, 도 1에 도시한 바와 같이, 액티브 매트릭스 기판(2)의 제2 변(S2)(제3 변(S3))의 길이 H는, 대향 기판(3)의 제2 변(S2)(제3 변(S3))의 길이 L보다 길다. 이로 인해, 액티브 매트릭스 기판(2)과 대향 기판(3)이 도시하지 않은 액정 재료를 통하여 서로 접합된 경우에, 액티브 매트릭스 기판(2)의 단자 배치 영역(5)은, 대향 기판(3)보다 제1 변(S1)측에 위치하게 된다.
표시 영역(4)에는, 제1 게이트 배선(401 내지 407)과, 제2 게이트 배선(411 내지 417)과, 소스 배선(421, 422, 423,…42i)이 형성되어 있다. 여기서, 제1 게이트 배선(401 내지 407)에는, 일단부측에 게이트 신호의 입력 단부(431 내지 437)를 각각 갖고 있다. 또한, 제2 게이트 배선(411 내지 417)에는, 타단부측에 게이트 신호의 입력 단부(441 내지 447)를 각각 갖고 있다. 또한, 소스 배선(421, 422, 423,…42i)에는, 일단부측에 소스 신호의 입력 단부(451, 452, 453,…45i)를 각각 갖고 있다.
도 1에서는, 설명의 간략화를 위하여, 제1 게이트 배선(401 내지 407)을 7개, 제2 게이트 배선(411 내지 417)을 7개 도시하였지만, 표시 영역(4)에 형성되는 제1 게이트 배선 및 제2 게이트 배선의 수는, 실제로는 이것보다 많다. 단, 제1 게이트 배선 및 제2 게이트 배선의 수에 대해서는, 임의이며, 여기서는 특별히 한정되지 않는다.
또한, 이하에서는, 개개의 배선을 구별할 필요가 있는 경우에만, 예를 들어 소스 배선(421)과 같이, 각각을 구별하기 위한 첨자를 부여하여 설명하고, 특별히 구별할 필요가 없는 경우, 혹은 총칭하는 경우에는, 예를 들어 소스 배선(42)과 같이, 첨자를 부여하지 않고 설명한다. 또한, 이하에서는, 제1 게이트 배선(401 내지 407) 및 제2 게이트 배선(411 내지 417)을 구별할 필요가 없는 경우, 혹은 총칭하는 경우에는, 간단히 게이트 배선(40, 41)이라고 칭하여 설명한다.
여기서, 본 실시 형태에 있어서는, 제1 게이트 배선(401 내지 407)과, 제2 게이트 배선(411 내지 417)은 1개마다 교대로, 또한 서로 평행해지도록 표시 영역(4)에 형성되어 있다. 즉, 표시 영역(4)에는, 제4 변(S4)측으로부터 제1 변(S1)측을 향하여, 제1 게이트 배선(401), 제2 게이트 배선(411), 제1 게이트 배선(402), 제2 게이트 배선(412), 제1 게이트 배선(403), 제2 게이트 배선(413…)이 되도록 게이트 배선(40, 41)이 형성되어 있다. 또한, 소스 배선(421, 422, 423,…42i)은, 게이트 배선(40, 41)과 교차하도록, 또한 서로 평행하게 표시 영역(4)에 형성되어 있다.
또한, 본 실시 형태에 있어서는, 소스 배선(42)은 RGB마다 표시 영역(4)에 형성되어 있다. 즉, 표시 영역(4)에는, R용 소스 배선(42), G용 소스 배선(42), B용 소스 배선(42)이 형성되어 있다. 단, 모노크롬용 액정 패널(1)의 경우에는, 이에 한정되지 않는다. 또한, 표시 영역(4)에는, 게이트 배선(40, 41) 및 소스 배선(42) 이외에, 도시하지 않은 축적 용량 배선이 형성되어 있다. 축적 용량 배선은, 게이트 배선(40, 41)에 평행해지도록, 표시 영역(4)에 형성되어 있다.
또한, 게이트 배선(40, 41)과 소스 배선(42)의 교차 부분에는, 도시하지 않은 TFT(Thin Film Transistor)나 MIM(Metal Insulator Metal) 등의 스위칭 소자, 및 이 스위칭 소자에 접속되는 도시하지 않은 회소 전극(R, G 또는 B) 등이 형성되어 있다.
단자 배치 영역(5)은, 액티브 매트릭스 기판(2)에 있어서, 복수의 게이트 단자(51) 및 복수의 소스 단자(52)가 배치된 영역이다. 드라이버, 또는 드라이버가 설치된 플렉시블 배선 기판이, 단자 배치 영역(5)에 있어서 게이트 단자(51) 및 소스 단자(52)와 전기적으로 접속된다. 이로 인해, 게이트 단자(51)는 드라이버로부터 게이트 신호가 입력 가능한 단자가 된다. 또한, 소스 단자(52)는 드라이버로부터 소스 신호가 입력 가능한 단자가 된다. 또한, 드라이버는 COG(Chip On Glass) 방식으로 단자 배치 영역(5)에 접속하는 것이 가능하다. 또한, 드라이버가 설치된 플렉시블 배선 기판은, TCP(Tape Carrier Package) 방식으로 단자 배치 영역(5)에 접속하는 것이 가능하다. 또한, 접속하는 방식에 대해서는, 여기서는 특별히 한정되지 않는다.
또한, 도 1에서는, 단자 배치 영역(5)에 1개의 드라이버를 배치하는 것이 가능한 예를 나타내고 있지만, 이에 한정되지 않는다. 예를 들어, 액티브 매트릭스 기판(2) 상에 단자 배치 영역(5)을 복수 형성함으로써, 복수의 단자 배치 영역(5)의 각각에 복수의 드라이버를 각각 배치하는 것이 가능하도록 해도 된다.
주변 배선 영역(6)에는, 제1 게이트 배선(401 내지 407)의 일단부측에 갖는 게이트 신호의 입력 단부(431 내지 437)와, 게이트 단자(51)를 각각 접속하는 게이트용 우측 인출 배선(제1 인출 배선)(611 내지 617)이 형성되어 있다. 즉, 게이트용 우측 인출 배선(611 내지 617)은, 게이트 신호의 입력 단부(431 내지 437)로부터 제3 변(S3)측으로 인출되고, 제3 변(S3)을 따라 주변 배선 영역(6)에 형성되고, 그리고 게이트 단자(51)에 접속된다.
여기서, 게이트용 우측 인출 배선(611 내지 617)은, 게이트용 우측 제1 인출 배선(제3 인출 배선)(611, 613, 615, 617)과, 게이트용 우측 제2 인출 배선(제4 인출 배선)(612, 614, 616)을 포함한다. 게이트용 우측 제1 인출 배선(611, 613, 615, 617)은, 게이트 배선(40, 41)이 형성된 층과 동일한 층에 형성된 인출 배선이다. 또한, 이하에서는, 게이트 배선(40, 41)이 형성된 층을 「제1 층」이라고 칭한다. 또한, 게이트용 우측 제2 인출 배선(612, 614, 616)은, 상기 게이트용 우측 제2 인출 배선(612, 614, 616)의 적어도 일부분에 있어서, 게이트 배선(40, 41)이 형성된 층(제1 층)과 절연 재료를 사이에 두고 다른 층에 형성된 인출 배선이다. 또한, 이하에서는, 게이트 배선(40, 41)이 형성된 층과 다른 층을 「제2 층」이라고 칭한다. 즉, 제2 층에는, 소스 배선(42)이 형성되어 있다.
여기서, 게이트용 우측 제2 인출 배선(612, 614, 616)에는, 게이트 신호의 입력 단부(432, 434, 436)측에 형성된 배선층 제1 전환부(622, 624, 626)와, 게이트 단자(51)측에 형성된 배선층 제2 전환부(632, 634, 636)를 각각 갖고 있다. 본 실시 형태에 있어서는, 게이트용 우측 제2 인출 배선(612, 614, 616) 중, 게이트 신호의 입력 단부(432, 434, 436)와 배선층 제1 전환부(622, 624, 626) 사이의 배선은 제1 층에 형성되어 있고, 배선층 제1 전환부(622, 624, 626)와 배선층 제2 전환부(632, 634, 636) 사이의 배선은 제2 층에 형성되어 있고, 배선층 제2 전환부(632, 634, 636)와 게이트 단자(51) 사이의 배선은 제1 층에 형성되어 있다. 즉, 배선층 제1 전환부(622, 624, 626) 및 배선층 제2 전환부(632, 634, 636)의 각각에 있어서, 제1 층에 형성된 배선과 제2 층에 형성된 배선이 전기적으로 접속되게 된다.
또한, 전기적으로 접속하는 방법으로서, 제1 층에 형성된 배선과 제2 층에 형성된 배선을 절연 재료에 형성된 콘택트 홀을 통하여 직접 접속시키도록 해도 되고, 제1 층에 형성된 배선과 제2 층에 형성된 배선을 또한 다른 층에 형성된 전극을 통하여 전기적으로 접속시키도록 해도 된다. 즉, 전기적으로 접속하는 방법으로서, 여러 가지 임의의 방법을 사용하는 것이 가능하고, 여기서는 특별히 한정되지 않는다. 또한, 배선층 제1 전환부(622, 624, 626) 및 배선층 제2 전환부(632, 634, 636)의 위치에 대해서도 도 1에 나타내는 위치에 한정되는 것은 아니며, 임의이다.
도 2는, 도 1 중에 나타낸 절단선 a-a'를 따라 절단한 단면도이다. 도 2에 도시한 바와 같이, 액티브 매트릭스 기판(2) 상에는, 제1 층으로서, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)이 형성되어 있다. 또한, 절연막(절연 재료)(7)이, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)을 덮도록, 액티브 매트릭스 기판(2) 상에 형성되어 있다. 또한, 절연막(7) 상에는, 제2 층으로서, 게이트용 우측 제2 인출 배선(612, 614, 616)이 형성되어 있다. 또한, 보호막(8)이, 게이트용 우측 제2 인출 배선(612, 614, 616)을 덮도록 절연막(7) 상에 형성되어 있다. 즉, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)과, 게이트용 우측 제2 인출 배선(612, 614, 616) 사이에는 절연막(7)이 개재하고 있다.
이와 같이, 본 실시 형태에 있어서는, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)은 제1 층에 형성되고, 게이트용 우측 제2 인출 배선(612, 614, 616)의 적어도 일부분은 제2 층에 형성되어 있다. 이로 인해, 1개의 층에 모든 게이트용 우측 인출 배선(611 내지 617)이 형성되는 형태와 비교하여, 액티브 매트릭스 기판의 소형화, 고정밀화를 실현할 수 있다.
도 3은, 도 1 중 E1의 부분을 확대한 도면이다. 도 3에 도시한 바와 같이, 게이트용 우측 인출 배선(611 내지 617)이 접속된 복수의 게이트 단자(51)의 각각에는, 게이트용 우측 접속 배선(641 내지 647)이 더 접속되어 있다. 즉, 게이트용 우측 접속 배선(641 내지 647)은, 복수의 게이트 단자(51)의 각각으로부터 제1 변(S1)측(후술하는 검사 배선(66, 67)측)으로 인출되어 있다.
여기서, 게이트용 우측 접속 배선(641 내지 647)은, 게이트용 우측 제1 접속 배선(제1 접속 배선)(641, 643, 645, 647)과, 게이트용 우측 제2 접속 배선(제2 접속 배선)(642, 644, 646)을 포함한다. 게이트용 우측 제1 접속 배선(641, 643, 645, 647)은, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)이 접속된 게이트 단자(51)에 접속되는 접속 배선이다. 또한, 게이트용 우측 제2 접속 배선(642, 644, 646)은, 게이트용 우측 제2 인출 배선(612, 614, 616)이 접속된 게이트 단자(51)에 접속되는 접속 배선이다.
또한, 주변 배선 영역(6)에는, 서로 인접하는 2개의 게이트용 우측 제1 접속 배선 및 게이트용 우측 제2 접속 배선을 1개로 묶는 우측 묶음 배선(묶음 배선)(651 내지 654)이 형성되어 있다. 본 실시 형태에 있어서는, 우측 묶음 배선(651)은, 2개의 게이트용 우측 제1 접속 배선(641) 및 게이트용 우측 제2 접속 배선(642)을 1개로 묶고 있다. 또한, 우측 묶음 배선(652)은, 2개의 게이트용 우측 제1 접속 배선(643) 및 게이트용 우측 제2 접속 배선(644)을 1개로 묶고 있다. 또한, 우측 묶음 배선(653)은, 2개의 게이트용 우측 제1 접속 배선(645) 및 게이트용 우측 제2 접속 배선(646)을 1개로 묶고 있다. 또한, 우측 묶음 배선(654)은 게이트용 우측 제1 접속 배선(647)의 1개에만 접속되어 있다.
또한, 우측 묶음 배선(652, 654)에는, 게이트용 우측 제1 검사 배선(66)이 더 접속되어 있다. 또한, 우측 묶음 배선(651, 653)에는, 게이트용 우측 제1 검사 배선(66)을 걸쳐서 게이트용 우측 제2 검사 배선(67)이 접속되어 있다. 즉, 게이트용 우측 제1 검사 배선(66)은, 우측 묶음 배선(651 내지 654) 중에서 서로 인접하지 않는 우측 묶음 배선(652, 654)에 검사 신호를 입력 가능한 검사 배선이다. 또한, 게이트용 우측 제2 검사 배선(67)은, 우측 묶음 배선(651 내지 654) 중 게이트용 우측 제1 검사 배선(66)이 접속되어 있지 않고 또한 서로 인접하지 않는 우측 묶음 배선(651, 653)에 검사 신호를 입력 가능한 검사 배선이다.
또한, 우측 묶음 배선(651, 653)에는, 게이트용 우측 제1 검사 배선(66)을 사이에 두고, 게이트용 우측 제2 검사 배선(67)이 접속되어 있으므로, 우측 묶음 배선(651, 653)에는, 배선층 제3 전환부(681, 683)와, 배선층 제4 전환부(691, 693)를 각각 갖고 있다. 즉, 배선층 제4 전환부(691, 693)의 각각에 있어서, 우측 묶음 배선(651, 653)과 게이트용 우측 제2 검사 배선(67)이 전기적으로 접속되게 된다.
또한, 게이트용 우측 제1 검사 배선(66)에는, 게이트용 우측 제1 검사 패드(70)가 더 접속되어 있다. 게이트용 우측 제1 검사 패드(70)는 검사 신호가 입력 가능한 패드이다. 이에 의해, 우측 묶음 배선(652, 654) 및 게이트용 우측 접속 배선(643, 644, 647)을 통하여, 게이트용 우측 인출 배선(613, 614, 617)에는, 게이트용 우측 제1 검사 패드(70)로부터 검사 신호를 입력하는 것이 가능해진다. 또한, 게이트용 우측 제2 검사 배선(67)에는, 게이트용 우측 제2 검사 패드(71)가 더 접속되어 있다. 게이트용 우측 제2 검사 패드(71)도 검사 신호가 입력 가능한 패드이다. 이에 의해, 우측 묶음 배선(651, 653) 및 게이트용 우측 접속 배선(641, 642, 645, 646)을 통하여, 게이트용 우측 인출 배선(611, 612, 615, 616)에는, 게이트용 우측 제2 검사 패드(71)로부터 검사 신호를 입력하는 것이 가능해진다.
이상과 같이, 본 실시 형태에 관한 액티브 매트릭스 기판(2)은, 서로 인접하는 2개의 게이트용 우측 제1 접속 배선 및 게이트용 우측 제2 접속 배선을 1개로 묶는 우측 묶음 배선(651 내지 654)을 형성하고, 우측 묶음 배선(652, 654)이 게이트용 우측 제1 검사 배선(66)에, 우측 묶음 배선(651, 653)이 게이트용 우측 제2 검사 배선(67)에 접속되는 형태이다. 이로 인해, 우측 묶음 배선을 구비하지 않고, 게이트용 우측 접속 배선(641 내지 647)의 각각이, 게이트용 우측 제1 검사 배선(66) 또는 게이트용 우측 제2 검사 배선(67)에 직접 접속되는 형태와 비교하여, 배선간의 간격을 넓게 취할 수 있고, 또한 배선층 전환부의 수를 저감시키는 것도 가능해진다. 즉, 우측 묶음 배선(651 내지 654) 사이의 간격(도 3 중 K)을 넓게 취할 수 있으므로, 우측 묶음 배선(651 내지 654) 사이에서 단락이 발생하기 어려워진다. 또한, 배선층 전환부의 수를 저감시킬 수 있으므로, 배선층 전환부의 접속 불량 등을 저감시킬 수 있다. 이 결과, 액티브 매트릭스 기판(2)의 검사(단선, 단락 등)를 확실하게 행할 수 있으므로, 액정 패널(1)의 수율이 향상된다.
또한, 본 실시 형태에 관한 액티브 매트릭스 기판(2)은, 서로 인접하는 2개의 게이트용 우측 제1 접속 배선 및 게이트용 우측 제2 접속 배선을 1개로 묶는 우측 묶음 배선(651 내지 654)을 형성하고 있으므로, 게이트용 우측 제1 검사 배선(66)을 걸치는 배선의 수(즉, 우측 묶음 배선(651 내지 654)과 게이트용 우측 제1 검사 배선(66)의 교차부의 수)를 저감시킬 수 있다. 교차부의 수를 저감시킬 수 있으므로, 게이트용 우측 제1 검사 배선(66)에 걸리는 부하를 저감시킬 수 있다. 부하를 저감시킬 수 있으므로, 게이트용 우측 제1 검사 패드(70)로부터 게이트용 우측 제1 검사 배선(66)에 입력된 검사 신호의 지연을 저감시킬 수 있다. 이 결과, 원하는 검사 신호를 게이트 배선(40, 41)에 입력시킬 수 있으므로, 회소 전극과 소스 배선(42) 사이의 단락과 같은, 미세한 불량을 검출할 수 있다.
또한, 본 실시 형태에 관한 액티브 매트릭스 기판(2)에 따르면, 게이트용 우측 제1 검사 배선(66)은 우측 묶음 배선(652, 654)의 각각과 접속되어 있고, 게이트용 우측 제2 검사 배선(67)은 우측 묶음 배선(651, 653)의 각각과 접속되어 있다. 이로 인해, 액티브 매트릭스 기판(2)에서 발생한 정전기를, 게이트용 우측 제1 검사 배선(66) 및 게이트용 우측 제2 검사 배선(67)으로부터 제거 또는 분산할 수 있다. 액티브 매트릭스 기판(2)에서 발생한 정전기를 제거 또는 분산할 수 있으므로, 상기 정전기에 의한 배선의 단락이나 단선, TFT나 MIM의 특성의 변화 등을 억제할 수 있다.
또한, 후술하는 게이트용 좌측 접속 배선(751 내지 757), 좌측 묶음 배선(761 내지 764), 게이트용 좌측 제1 검사 배선(77) 및 게이트용 좌측 제2 검사 배선(78)에 대해서도, 상기와 마찬가지의 효과를 얻을 수 있다.
도 1로 복귀하여, 주변 배선 영역(6)에는, 제2 게이트 배선(411 내지 417)의 타단부측에 갖는 게이트 신호의 입력 단부(441 내지 447)와, 게이트 단자(51)를 각각 접속하는 게이트용 좌측 인출 배선(721 내지 727)이 형성되어 있다. 즉, 게이트용 좌측 인출 배선(721 내지 727)은, 게이트 신호의 입력 단부(441 내지 447)로부터 제2 변(S2)측으로 인출되어, 제2 변(S2)을 따라 주변 배선 영역(6)에 형성되고, 그리고 게이트 단자(51)에 접속된다.
여기서, 게이트용 좌측 인출 배선(721 내지 727)은, 게이트용 좌측 제1 인출 배선(721, 723, 725, 727)과, 게이트용 좌측 제2 인출 배선(722, 724, 726)을 포함한다. 게이트용 좌측 제1 인출 배선(721, 723, 725, 727)은, 제1 층에 형성된 인출 배선이다. 또한, 게이트용 좌측 제2 인출 배선(722, 724, 726)은, 제2 층에 형성된 인출 배선이다.
여기서, 게이트용 좌측 제2 인출 배선(722, 724, 726)에는, 게이트 신호의 입력 단부(442, 444, 446)측에 형성된 배선층 제5 전환부(732, 734, 736)와, 게이트 단자(51)측에 형성된 배선층 제6 전환부(742, 744, 746)를 각각 갖고 있다. 본 실시 형태에 있어서는, 게이트용 좌측 제2 인출 배선(722, 724, 726) 중, 게이트 신호의 입력 단부(442, 444, 446)와 배선층 제5 전환부(732, 734, 736) 사이의 배선은 제1 층에 형성되어 있고, 배선층 제5 전환부(732, 734, 736)와 배선층 제6 전환부(742, 744, 746) 사이의 배선은 제2 층에 형성되어 있고, 배선층 제6 전환부(742, 744, 746)와 게이트 단자(51) 사이의 배선은 제1 층에 형성되어 있다. 즉, 배선층 제5 전환부(732, 734, 736) 및 배선층 제6 전환부(742, 744, 746)의 각각에 있어서, 제1 층에 형성된 배선과 제2 층에 형성된 배선이 전기적으로 접속되게 된다.
도 4는, 도 1 중 E2의 부분을 확대한 도면이다. 도 4에 도시한 바와 같이, 게이트용 좌측 인출 배선(721 내지 727)이 접속된 복수의 게이트 단자(51)의 각각에는, 게이트용 좌측 접속 배선(751 내지 757)이 더 접속되어 있다. 즉, 게이트용 좌측 접속 배선(751 내지 757)은, 복수의 게이트 단자(51)의 각각으로부터 제1 변(S1)측(후술하는 검사 배선(77, 78)측)으로 인출되어 있다.
여기서, 게이트용 좌측 접속 배선(751 내지 757)은, 게이트용 좌측 제1 접속 배선(751, 753, 755, 757)과, 게이트용 좌측 제2 접속 배선(752, 754, 756)을 포함한다. 게이트용 좌측 제1 접속 배선(751, 753, 755, 757)은, 게이트용 좌측 제1 인출 배선(721, 723, 725, 727)이 접속된 게이트 단자(51)에 접속되는 접속 배선이다. 또한, 게이트용 좌측 제2 접속 배선(752, 754, 756)은, 게이트용 좌측 제2 인출 배선(722, 724, 726)이 접속된 게이트 단자(51)에 접속되는 접속 배선이다.
또한, 주변 배선 영역(6)에는, 서로 인접하는 2개의 게이트용 좌측 제1 접속 배선 및 게이트용 좌측 제2 접속 배선을 1개로 묶는 좌측 묶음 배선(761 내지 764)이 형성되어 있다. 본 실시 형태에 있어서는, 좌측 묶음 배선(761)은, 2개의 게이트용 좌측 제1 접속 배선(751) 및 게이트용 좌측 제2 접속 배선(752)을 1개로 묶고 있다. 또한, 좌측 묶음 배선(762)은, 2개의 게이트용 좌측 제1 접속 배선(753) 및 게이트용 좌측 제2 접속 배선(754)을 1개로 묶고 있다. 또한, 좌측 묶음 배선(763)은, 2개의 게이트용 좌측 제1 접속 배선(755) 및 게이트용 좌측 제2 접속 배선(756)을 1개로 묶고 있다. 또한, 좌측 묶음 배선(764)은, 게이트용 좌측 제1 접속 배선(757)의 1개에만 접속되어 있다.
또한, 좌측 묶음 배선(762, 764)에는, 게이트용 좌측 제1 검사 배선(77)이 더 접속되어 있다. 또한, 좌측 묶음 배선(761, 763)에는, 게이트용 좌측 제1 검사 배선(77)을 사이에 두고, 게이트용 좌측 제2 검사 배선(78)이 접속되어 있다. 즉, 게이트용 좌측 제1 검사 배선(77)은 좌측 묶음 배선(761 내지 764) 중에서 서로 인접하지 않는 좌측 묶음 배선(762, 764)에 검사 신호를 입력 가능한 검사 배선이다. 또한, 게이트용 좌측 제2 검사 배선(78)은, 좌측 묶음 배선(761 내지 764) 중 게이트용 좌측 제1 검사 배선(77)이 접속되어 있지 않고 또한 서로 인접하지 않는 좌측 묶음 배선(761, 763)에 검사 신호를 입력 가능한 검사 배선이다.
또한, 좌측 묶음 배선(761, 763)에는, 게이트용 좌측 제1 검사 배선(77)을 걸쳐서 게이트용 좌측 제2 검사 배선(78)이 접속되어 있으므로, 좌측 묶음 배선(761, 763)에는, 배선층 제7 전환부(791, 793)와, 배선층 제8 전환부(801, 803)를 각각 갖고 있다. 즉, 배선층 제8 전환부(801, 803)의 각각에 있어서, 좌측 묶음 배선(761, 763)과 게이트용 좌측 제2 검사 배선(78)이 전기적으로 접속되게 된다.
또한, 게이트용 좌측 제1 검사 배선(77)에는, 게이트용 좌측 제1 검사 패드(81)가 더 접속되어 있다. 게이트용 좌측 제1 검사 패드(81)는 검사 신호가 입력 가능한 패드이다. 이에 의해, 좌측 묶음 배선(762, 764) 및 게이트용 좌측 접속 배선(753, 754, 757)을 통하여, 게이트용 좌측 인출 배선(723, 724, 727)에는, 게이트용 좌측 제1 검사 패드(81)로부터 검사 신호를 입력하는 것이 가능해진다. 또한, 게이트용 좌측 제2 검사 배선(78)에는, 게이트용 좌측 제2 검사 패드(82)가 더 접속되어 있다. 게이트용 좌측 제2 검사 패드(82)도 검사 신호가 입력 가능한 패드이다. 이에 의해, 좌측 묶음 배선(761, 763) 및 게이트용 좌측 접속 배선(751, 752, 755, 756)을 통하여, 게이트용 좌측 인출 배선(721, 722, 725, 726)에는, 게이트용 좌측 제2 검사 패드(82)로부터 검사 신호를 입력하는 것이 가능해진다.
도 1로 복귀하여, 주변 배선 영역(6)에는, 소스 배선(421, 422, 423,…42i)의 일단부측에 갖는 소스 신호의 입력 단부(451, 452, 453,…45i)와, 소스 단자(52)를 각각 접속하는 소스용 인출 배선(831, 832, 833,…83i)이 형성되어 있다. 즉, 소스용 인출 배선(83)은 소스 신호의 입력 단부(45)로부터 제1 변(S1)측으로 인출되고, 그리고 소스 단자(52)에 접속된다.
여기서, 소스용 인출 배선(831, 832, 833,…83i)이 접속된 복수의 소스 단자(52)의 각각에는, 소스용 접속 배선(841, 842, 843,…84i)이 더 접속되어 있다. 즉, 소스용 접속 배선(841, 842, 843,…84i)은 복수의 소스 단자(52)의 각각으로부터 제1 변(S1)측(후술하는 검사 배선(85, 86)측)으로 인출되어 있다.
또한, 소스용 접속 배선(841, 843, 845,…84i)에는, 소스용 제1 검사 배선(85)이 더 접속되어 있다. 또한, 소스용 접속 배선(842, 844, 846,…84i-1)에는, 소스용 제2 검사 배선(86)이 더 접속되어 있다. 즉, 소스용 제1 검사 배선(85)은, 소스용 접속 배선(841, 842, 843,…84i) 중에서 서로 인접하지 않는 소스용 접속 배선(841, 843, 845,…84i)에 검사 신호를 입력 가능한 검사 배선이다. 또한, 소스용 제2 검사 배선(86)은, 소스용 접속 배선(841, 842, 843,…84i) 중 소스용 제1 검사 배선(85)이 접속되어 있지 않고 또한 서로 인접하지 않는 소스용 접속 배선(842, 844, 846,…84i-1)에 검사 신호를 입력 가능한 검사 배선이다.
또한, 소스용 제1 검사 배선(85)에는, 소스용 제1 검사 패드(87)가 더 접속되어 있다. 소스용 제1 검사 패드(87)는 검사 신호가 입력 가능한 패드이다. 이에 의해, 소스용 제1 검사 배선(85) 및 소스용 접속 배선(841, 843, 845,…84i)을 통하여, 소스용 인출 배선(831, 833, 835,…83i)에는, 소스용 제1 검사 패드(87)로부터 검사 신호를 입력하는 것이 가능해진다. 또한, 소스용 제2 검사 배선(86)에는, 소스용 제2 검사 패드(88)가 더 접속되어 있다. 소스용 제2 검사 패드(88)도, 검사 신호가 입력 가능한 패드이다. 이에 의해, 소스용 제2 검사 배선(86) 및 소스용 접속 배선(842, 844, 846,…84i-1)을 통하여, 소스용 인출 배선(832, 834, 836,…83i-1)에는, 소스용 제2 검사 패드(88)로부터 검사 신호를 입력하는 것이 가능해진다.
또한, 주변 배선 영역(6)에는, 게이트용 우측 인출 배선(611 내지 617) 및 게이트용 좌측 인출 배선(721 내지 727)을 둘러싸도록, 공통 검사 배선(89)이 형성되어 있다. 공통 검사 배선(89)에는, 공통 전극 패드(90, 91)가 접속되어 있다. 또한, 공통 검사 배선(89)에는, 트랜스퍼 패드(92, 93)가 더 접속되어 있다. 트랜스퍼 패드(92, 93)는, 대향 기판(3)에 형성되어 있는 도시하지 않은 공통 전극에 접속되어 있다. 이에 의해, 대향 기판(3)에 형성되어 있는 공통 전극에는, 공통 전극 패드(90, 91)로부터 공통 전압을 인가하는 것이 가능해진다.
다음에, 본 실시 형태에 관한 액정 패널(1)의 제조 방법에 대하여 설명한다. 또한, 이하에서는, 특히 액정 패널(1)의 전기적인 접속 상태를 검사하는 검사 공정에 대하여 상세하게 설명한다.
즉, 투명한 유리 기판 상에, 도전막, 절연막, 보호막 등의 박막을 적층하고, 액티브 매트릭스 기판(2)으로서 잘라내어지는 액티브 매트릭스 기판 영역이 복수 형성되는 액티브 매트릭스 기판용 베이스 기판을 제조한다. 또한, 투명한 유리 기판 상에, 블랙 매트릭스, 컬러 필터, 도전막, 배향막 등의 박막을 적층하고, 대향 기판(3)으로서 잘라내어지는 대향 기판 영역이 복수 형성되는 대향 기판용 베이스 기판을 제조한다. 양 베이스 기판 중 한쪽의 베이스 기판에 밀봉제를 도포한다. 그리고, 밀봉제를 도포한 후, 양 베이스 기판을 접합한다.
접합된 양 베이스 기판은, 액티브 매트릭스 기판(2)과 대향 기판(3)을 갖는 액정 패널(1)이 소정 매수(예를 들어, 좌우 방향으로 4매) 형성되는 마더 기판으로서 절단한다. 즉, 도 1에 도시하는 액정 패널(1)은, 액정 재료를 주입한 후의 마더 기판으로서 절단한 액정 패널의 1개를 나타내고 있다. 따라서, 도시는 생략하였지만, 도 1의 액정 패널(1)의 예를 들어 좌우에는 다른 액정 패널이 존재하고 있다. 그리고, 마더 기판으로서 절단된 액정 패널(1)의 각각에, 액티브 매트릭스 기판(2)과 대향 기판(3) 사이에 형성되는 주입구를 통하여, 예를 들어 진공 주입 방식을 사용함으로써 액정 재료를 주입한다. 또한, 진공 주입 방식 대신에, 적하 주입 방식을 사용함으로써 액정 재료를 주입해도 된다. 이 경우, 주입구는 불필요하고, 주입구 부분을 밀봉하는 공정도 불필요하다.
그리고, 단자 배치 영역(5)에 드라이버를 설치하기 전에, 액정 패널(1)의 전기적인 접속 상태를 검사하는 검사 공정이 행해진다. 즉, 검사 공정은, 액정 패널(1)의 액티브 매트릭스 기판(2)에 있어서의 배선의 단선ㆍ단락이나 회소 전극의 결함을 검사한다.
검사 방법으로서, 각 검사 패드(70, 71, 81, 82, 87, 88, 90, 91)에, 예를 들어, 검사용 프로브를 접촉시켜, 소정의 전압을 인가한다. 또한, 검사용 프로브를 각 검사 패드(70, 71, 81, 82, 87, 88, 90, 91)에 접촉시키는 순서에 대해서는, 여기서는 특별히 한정되지 않는다. 이에 의해, 게이트 배선(40, 41)에, 주사 신호로서 기능하는 게이트 신호가 입력된다. 또한, 이 검사 신호는, 각 회소가 갖는 스위칭 소자를 일정 기간 온시키는 신호이다. 또한, 소스 배선(42)에, 소스 신호로서 기능하는 검사 신호가 입력된다. 또한, 이 검사 신호는, 각 회소 영역의 액정을 원하는 방향으로 배향시키는 신호이다.
이로 인해, 각 회소의 스위칭 소자가 온 상태로 되어, 각 회소 전극에 소스 신호로서 기능하는 검사 신호가 입력됨으로써, 액정의 분자 배열 방향이 제어되고, 예를 들어, 액정 패널(1)의 배면으로부터 백라이트와 같은 조사 수단으로 조사하면, 액티브 매트릭스 기판(2)의 표시 영역(4)에 대응하는 액정 패널(1)의 표시 화면(이하, 「액정 패널(1)의 표시 화면」이라고 칭함)에 화상이 표시되게 된다. 따라서, 액정 패널(1)의 표시 화면 상에서, 예를 들어, 검사원의 육안 검사에 의해, 액정 패널(1)의 액티브 매트릭스 기판(2)에 있어서의 배선의 단선ㆍ단락을 검사하는 것이 가능해진다. 또한, 검사원의 육안 검사 대신에 또는 그에 부가하여, 화상 인식 장치를 사용해도 되고, 배선의 단선ㆍ단락을 전기적으로 검출하는 검출 장치 등을 사용하여 검사해도 된다.
여기서, 게이트용 우측 인출 배선(611 내지 617)의 단락의 검출 방법에 대하여 설명한다. 구체적으로는, 우선, 소스용 제1 검사 패드(87), 소스용 제2 검사 패드(88) 및 공통 전극 패드(90, 91)에, 검사용 프로브를 접촉시켜 둔다. 이 상태에서, 게이트용 우측 제1 검사 배선(66) 및 게이트용 우측 제2 검사 배선(67)에 서로 독립된 검사 신호를 입력한다. 예를 들어, 게이트용 우측 제2 검사 패드(71)에만 검사용 프로브를 접촉시키고, 게이트용 우측 제1 검사 패드(70)에는 검사용 프로브를 접촉시키지 않도록 한다. 이와 같이 하면, 우측 묶음 배선(651, 653) 및 게이트용 우측 접속 배선(641, 642, 645, 646)을 통하여, 게이트용 우측 인출 배선(611, 612, 615, 616)에는, 게이트용 우측 제2 검사 패드(71)로부터 검사 신호가 입력되게 된다. 한편, 게이트용 우측 제1 검사 패드(70)에는 검사용 프로브를 접촉시키고 있지 않으므로, 게이트용 우측 인출 배선(613, 614, 617)에는, 게이트용 우측 제1 검사 패드(70)로부터 검사 신호는 입력되지 않는다.
즉, 제1 층에 있어서, 게이트용 우측 제1 인출 배선(611, 613, 615, 617) 중, 게이트용 우측 제1 인출 배선(611, 615)에만 검사 신호가 입력되게 된다(도 2 참조). 이로 인해, 제1 층에 형성된 게이트용 우측 제1 인출 배선(611, 613, 615, 617) 사이가 단락되어 있었던 경우에는, 액정 패널(1)의 표시 화면에는, 검사 신호가 입력되어 있는 게이트용 우측 제1 인출 배선(611, 615)에 접속된 제1 게이트 배선(401, 405)에 대응하는 라인뿐만 아니라, 검사 신호가 입력되어 있지 않은 게이트용 우측 제1 인출 배선(613, 617)에 접속된 제1 게이트 배선(403, 407)에 대응하는 라인도 표시되게 된다. 그로 인해, 검사원은, 제1 층에 형성된 게이트용 우측 제1 인출 배선(611, 613, 615, 617) 사이의 단락을 검출할 수 있다.
또한, 제2 층에 있어서, 게이트용 우측 제2 인출 배선(612, 614, 616) 중, 게이트용 우측 제2 인출 배선(612, 616)에만 검사 신호가 입력되게 된다(도 2 참조). 이로 인해, 제2 층에 형성된 게이트용 우측 제2 인출 배선(612, 614, 616) 사이가 단락되어 있던 경우에는, 액정 패널(1)의 표시 화면에는, 검사 신호가 입력되어 있는 게이트용 우측 제2 인출 배선(612, 616)에 접속된 제1 게이트 배선(402, 406)에 대응하는 라인뿐만 아니라, 검사 신호가 입력되어 있지 않은 게이트용 우측 제2 인출 배선(614)에 접속된 제1 게이트 배선(404)에 대응하는 라인도 표시되게 된다. 그로 인해, 검사원은 제2 층에 형성된 게이트용 우측 제2 인출 배선(612, 614, 616) 사이의 단락을 검출할 수 있다.
또한, 상기와 마찬가지로, 예를 들어, 게이트용 좌측 제1 검사 패드(81)에만 검사용 프로브를 접촉시키고, 게이트용 좌측 제2 검사 패드(82)에는 검사용 프로브를 접촉시키지 않도록 한다. 이에 의해, 검사원은, 제1 층에 형성된 게이트용 좌측 제1 인출 배선(721, 723, 725, 727) 사이의 단락, 및 제2 층에 형성된 게이트용 좌측 제2 인출 배선(722, 724, 726) 사이의 단락을 검출할 수 있다.
또한, 게이트용 우측 인출 배선(611 내지 617)이 단선되어 있던 경우에는, 액정 패널(1)의 표시 화면에는, 단선된 게이트용 우측 인출 배선에 접속된 제1 게이트 배선에 대응하는 라인 전체가 표시되지 않게 된다. 또한, 이와 마찬가지로, 게이트용 좌측 인출 배선(721 내지 727)이 단선되어 있던 경우에는, 액정 패널(1)의 표시 화면에는, 단선된 게이트용 좌측 인출 배선에 접속된 제2 게이트 배선에 대응하는 라인 전체가 표시되지 않게 된다. 이에 의해, 검사원은, 게이트용 우측 인출 배선(611 내지 617) 및 게이트용 좌측 인출 배선(721 내지 727)의 단선을 검출할 수 있다.
또한, 게이트 배선(40, 41)이 단선되어 있던 경우에는, 액정 패널(1)의 표시 화면에는, 단선된 개소 이후의 게이트 배선에 대응하는 라인이 표시되지 않게 된다. 또한, 이와 마찬가지로, 소스 배선(42)이 단선되어 있던 경우에는, 액정 패널(1)의 표시 화면에는, 단선된 개소 이후의 소스 배선에 대응하는 라인이 표시되지 않게 된다. 이에 의해, 검사원은, 게이트 배선(40, 41) 및 소스 배선(42)의 단선을 검출할 수 있다. 또한, 소스용 제1 검사 배선(85) 및 소스용 제2 검사 배선(86)에 서로 독립된 검사 신호를 입력함으로써, 검사원은 소스 배선(42) 및 소스용 인출 배선(83)의 단락을 검출할 수 있다.
또한, 게이트 배선(40, 41) 및 소스 배선(42)에, 검사원이 원하는 펄스 파형의 검사 신호를 입력시킴으로써, 회소 전극과 소스 배선(42) 사이의 단락 등도 검출할 수 있다. 즉, 게이트 배선(40, 41), 소스 배선(42), 게이트용 우측 인출 배선(61) 및 게이트용 좌측 인출 배선(72)의 단락ㆍ단선의 검사뿐만 아니라, 회소 전극의 결함 등의 검사도 행할 수 있다.
그리고, 상기한 검사 공정이 종료되면, 게이트용 우측 접속 배선(641 내지 647) 및 게이트용 좌측 접속 배선(751 내지 757)을 절단하는 절단 공정이 행해진다. 구체적으로는, 게이트용 우측 접속 배선(641 내지 647)을 예를 들어 도 3에 도시하는 컷트 라인 C를 따라 레이저에 의해 절단한다. 이에 의해, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)의 각각이 접속된 게이트 단자(51)와, 게이트용 우측 제2 인출 배선(612, 614, 616)의 각각이 접속된 게이트 단자(51)가, 전기적으로 도통하지 않게 된다. 또한, 게이트용 좌측 접속 배선(751 내지 757)을 예를 들어 도 4에 도시하는 컷트 라인 C를 따라 레이저에 의해 절단한다. 이에 의해, 게이트용 좌측 제1 인출 배선(751, 753, 755, 757)의 각각이 접속된 게이트 단자(51)와, 게이트용 좌측 제2 인출 배선(752, 754, 756)의 각각이 접속된 게이트 단자(51)가 전기적으로 도통하지 않게 된다.
또한, 상기에서는, 접속 배선을 컷트 라인 C를 따라 레이저에 의해 절단하는 예에 대하여 설명하였지만, 예를 들어, 도 5에 도시한 바와 같은 액정 패널(1a)이면, 접속 배선을 분단 라인 D를 따라 예를 들어 휠 커터에 의해 기판과 함께 분단하도록 해도 된다. 이 경우, 접속 배선을 컷트 라인 C를 따라 레이저에 의해 절단할 필요가 없으므로, 액정 패널의 제조 공정을 간략화할 수 있다. 또한, 각 검사 패드(70, 71, 81, 82, 87, 88, 90, 91)가 형성된, 도 5 중의 A의 부분의 기판이 분리되므로, 표시 장치에 탑재되는 액정 패널의 외형을 작게 할 수 있다.
그리고, 상기의 절단 공정이 종료되면, 단자 배치 영역(5)에, 게이트 배선(40, 41) 및 소스 배선(42)을 구동 제어하는 드라이버를 실장하는 실장 공정이 행해진다. 그 후, 마더 기판으로부터 개개의 액정 패널(1)을 잘라낸다. 그리고, 잘라낸 액정 패널(1)에 편광판 등의 광학 필름을 부착한다. 이에 의해, 액정 패널(1)이 제조된다. 또한, 액정 패널(1)을 제조하는 방법은, 상기한 방법에 한정되는 것은 아니다. 예를 들어, 모노크롬용 액정 패널에서는, 대향 기판에는 컬러 필터를 적층하지 않아도 된다. 또한, 개개의 액정 패널을 잘라낸 후에 검사 공정, 실장 공정을 행해도 된다.
이상에 설명한 바와 같이, 본 실시 형태에 있어서의 액티브 매트릭스 기판(2)에 따르면, 인출 배선이 복수의 층의 각각에 형성된 경우에 있어서, 동일한 층에 형성된 인접하는 인출 배선간(게이트용 우측 제1 인출 배선간, 게이트용 우측 제2 인출 배선간, 게이트용 좌측 제1 인출 배선간, 게이트용 좌측 제2 인출 배선간)의 단락을 간이한 구성으로 확실하게 검출할 수 있다.
[실시 형태 2]
도 6은, 도 1 중에 나타낸 E1의 부분과 동일한 부분을 확대한 도면이다. 도 6에 도시한 바와 같이, 본 실시 형태에 관한 게이트용 우측 접속 배선(641 내지 647)의 각각에는, 저항 소자(R)가 더 접속되어 있다. 여기서, 저항 소자(R)는, 예를 들어, 화소 전극으로서 사용되는 ITO나 IZO 등에서 형성된 패턴, TFT의 반도체막에서 형성된 패턴, 다이오드, 트랜지스터, 임의의 패턴 등으로 구성된다. 또한, 본 실시 형태에 관한 게이트용 좌측 접속 배선(721 내지 727)의 각각에도, 저항 소자(R)가 더 접속되어 있다.
이하에서는, 게이트용 우측 접속 배선(641 내지 647) 및 우측 묶음 배선(651 내지 654) 각각의 경우에 대하여 설명하지만, 게이트용 좌측 접속 배선(751 내지 757) 및 좌측 묶음 배선(761 내지 764) 각각의 경우라도 마찬가지이다.
즉, 게이트용 우측 접속 배선(641 내지 647)의 각각에는 저항 소자(R)가 접속되어 있으므로, 절단 공정에 있어서, 게이트용 우측 접속 배선(641 내지 647) 대신에, 우측 묶음 배선(651 내지 654)을 절단하는 것이 가능해진다. 구체적으로는, 우측 묶음 배선(651 내지 654)을 예를 들어 도 6에 나타내는 컷트 라인 C'를 따라 레이저에 의해 절단한다. 또한, 실시 형태 1과 마찬가지로, 우측 묶음 배선(651 내지 654)을 분단 라인을 따라 예를 들어 휠 커터에 의해 기판과 함께 분단하도록 해도 된다.
이와 같이, 본 실시 형태에 있어서는, 우측 묶음 배선(651 내지 654)을 절단하므로, 실시 형태 1과 같이, 게이트용 우측 접속 배선(641 내지 647)을 절단하는 경우와 비교하여, 절단해야 할 배선의 수가 적어진다. 이 결과, 절단 공정에 걸리는 시간을 삭감할 수 있다.
또한, 본 실시 형태에 있어서는, 우측 묶음 배선(651 내지 654)을 절단해도, 게이트용 우측 제1 인출 배선(611, 613, 615, 617)의 각각이 접속된 게이트 단자(51)와, 게이트용 우측 제2 인출 배선(612, 614, 616)의 각각이 접속된 게이트 단자(51)가, 전기적으로 도통하게 된다. 그러나, 게이트용 우측 접속 배선(641 내지 647)의 각각에 접속되는 저항 소자(R)의 값을 충분히 크게 해 두면, 본 실시 형태에 관한 액정 패널(1)이 전자 기기에 조립된 경우라도, 상기 전자 기기의 동작에는 전혀 문제는 발생하지 않는다. 또한, 액정 패널(1)의 전기적인 접속 상태를 검사하는 검사 공정에 있어서도, 각 배선(게이트 배선, 소스 배선, 인출 배선 등)이 원하는 전위에 도달하도록 검사 신호를 각 검사 패드로부터 입력하면 되므로, 전혀 문제없이 검사를 행할 수 있다.
구체적으로는, 저항 소자(R)의 값이 수십 내지 수백 MΩ이면, 인접하는 배선으로부터 받는 전기적인 영향은 적어진다. 보다 구체적으로는, 수%(예를 들어 1%) 이하의 전위 변동만 받게 된다. 수% 이하의 전위 변동이면, 회소 전극의 충전율, 표시에 미치는 영향은 거의 없다. 이로 인해, 저항 소자(R)의 값이 수십 내지 수백 MΩ이면, 본 실시 형태에 관한 액정 패널(1)이 전자 기기에 조립된 경우라도, 상기 전자 기기의 동작에는 전혀 문제는 발생하지 않는다. 또한, 가령, 저항 소자(R)의 값이 수백 MΩ 이상이면, 검사 공정을 행한 후에 배선이나 회소 전극에 축적되는 전하의 제거가 어려워진다. 이 결과, 배선이나 회소 전극에 축적된 전하에 의해, 상기 배선의 단락이나 단선, TFT나 MIM의 특성의 변화 등이 발생하여, 표시 품위가 저하되어 버린다. 따라서, 저항 소자(R)의 값은, 상기한 바와 같이 수십 내지 수백 MΩ인 것이 바람직하다. 또한, 표시 영역(4)의 크기나 화소수에 의해, 저항 소자(R)의 값은, 수십 내지 수백 MΩ 중에서 적절하게 임의로 선택된다.
또한, 게이트용 우측 접속 배선(641 내지 647)의 각각에 저항 소자(R)가 접속되어 있으므로, 가령, 게이트용 우측 제1 검사 배선(66) 및 게이트용 우측 제2 검사 배선(67)으로부터 정전기가 침입한 경우라도, 상기 저항 소자(R)가 정전기에 대한 보호 소자로서 기능함으로써, 표시 영역(4)에의 정전기의 침입을 방지할 수 있다. 이에 의해, 액정 패널(1)의 표시 품위가 향상되고, 액정 패널의 수율을 향상시킬 수 있다.
또한, 게이트용 우측 제1 접속 배선(641, 643, 645, 647)에 접속되는 저항 소자(R)의 값과, 게이트용 우측 제2 접속 배선(642, 644, 646)에 접속되는 저항 소자(R)의 값은, 대략 동일한 값인 것이 바람직하다. 즉, 인접하는 접속 배선의 각각에 접속되는 저항 소자(R)의 값이 대략 동일한 값이면, 인접하는 접속 배선에 대응하는 인출 배선, 및 그 인출 배선에 대응하는 게이트 배선에 입력되는 검사 신호의 지연량을, 대략 동등하게 할 수 있다. 이로 인해, 액티브 매트릭스 기판(2)의 배선이 정상이면, 액정 패널(1)의 표시 화면에서는, 대략 동등한 표시를 하게 된다. 즉, 대략 동등한 표시를 하고 있지 않은 경우에는, 검사원은, 단선은 되지 않지만 배선 폭이 극소해진 경우 등의 불량이 발생한 것을 검출할 수 있다.
또한, 실시 형태 2에 있어서는, 서로 인접하는 2개의 접속 배선의 각각에 저항 소자가 접속되어 있는 예에 대하여 설명하였지만, 이에 한정되지 않는다. 즉, 서로 인접하는 접속 배선 중, 적어도 어느 한쪽의 접속 배선에 저항 소자가 접속되어 있으면 된다.
또한, 실시 형태 1 및 2에 있어서는, 대향 기판에 공통 전극을 형성하고, 대향 기판의 공통 전극에 공통 전압을 인가하는 예에 대하여 설명하였지만, 이에 한정되지 않는다. 예를 들어, 공통 전극이 액티브 매트릭스 기판에 형성되는 IPS(In Plane Switching) 모드의 액정 패널에도 본 발명을 적용할 수 있는 것은 물론이다. 여기서, IPS 모드의 액정 패널의 액티브 매트릭스 기판에는, 트랜스퍼 패드를 형성하지 않아도 된다. 또한, MVA(Multi-Domain Vertical Aligned) 모드의 액정 패널, OCB(Optically Compensated Bend) 모드의 액정 패널 등에도 본 발명을 적용할 수 있는 것은 물론이다.
또한, 실시 형태 1 및 2에 있어서는, R용 소스 배선, G용 소스 배선, B용 소스 배선이 표시 영역에 형성되어 있는 예에 대하여 설명하였지만, 이에 한정되지 않는다. 즉, R용 게이트 배선, G용 게이트 배선, B용 게이트 배선이 표시 영역에 형성되도록 해도 된다. 이 경우, 소스 배선은 RGB마다 설치할 필요는 없다.
또한, 각 게이트 배선에 접속되는 화소에 대응하는 색이 복수이며, 또한 각 소스 배선에 접속되는 화소에 대응하는 색이 복수이어도 된다.
또한, 표시 영역 내의 각 화소의 배열은, 스트라이프 형상으로 한정되지 않는다. 예를 들어, 1 라인마다 배치 피치가 어긋나는, 소위 델타 배열이어도 된다.
또한, 게이트 배선이나 소스 배선의 검사 신호의 입력 방법은, 도 1이나 도 5에 기재된 것에 한정되지 않는다. 검사 패드로부터 TFT 등의 스위칭 소자를 통하여, 게이트 배선이나 소스 배선에 검사 신호를 입력해도 된다. 또한, 게이트 배선이나 소스 배선의 구동 회로가, 액티브 매트릭스 기판 상에 직접 형성되어 있는 형태이어도 된다. 또한, 검사시에 이 구동 회로를 구동시키도록 해도 된다.
또한, 실시 형태 1 및 2에 있어서는, 각 검사 패드가 액티브 매트릭스 기판 상에 형성되어 있는 예에 대하여 설명하였지만, 이에 한정되지 않는다. 예를 들어, 액티브 매트릭스 기판과는 다른 기판 상에 각 검사 패드를 형성하고, 상기 액티브 매트릭스 기판 상에는, 각 검사 패드로부터 공급되는 검사 신호가 입력 가능한 검사 배선만이 형성되어 있어도 된다.
즉, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 청구항에 나타낸 범위에서 다양한 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적절히 변경한 기술적 수단을 조합하여 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
<산업상의 이용 가능성>
이상과 같이, 본 발명은, 인출 배선이 복수의 층의 각각에 형성된 경우에 있어서, 동일한 층에 형성된 인접하는 인출 배선간의 단락을 간이한 구성으로 확실하게 검출할 수 있는 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법으로서 유용하다.

Claims (12)

  1. 표시 영역에 서로 평행하게 형성된 복수의 제1 배선과,
    상기 표시 영역에 있어서 상기 복수의 제1 배선과 교차하도록, 또한 서로 평행하게 형성된 복수의 제2 배선과,
    단자 배치 영역에 배치된 복수의 제1 단자와,
    상기 단자 배치 영역에 배치된 복수의 제2 단자와,
    상기 복수의 제1 배선과 상기 복수의 제1 단자를 각각 접속하는 복수의 제1 인출 배선과,
    상기 복수의 제2 배선과 상기 복수의 제2 단자를 각각 접속하는 복수의 제2 인출 배선을 구비한 액티브 매트릭스 기판으로서,
    상기 복수의 제1 인출 배선은, 복수의 제3 인출 배선과, 복수의 제4 인출 배선을 포함하고,
    상기 제3 인출 배선은, 상기 제1 배선이 형성된 층과 동일한 층에 형성되어 있고, 상기 제4 인출 배선의 적어도 일부분은, 상기 제1 배선이 형성된 층과 절연 재료를 사이에 두고 다른 층에 형성되어 있고, 또한 상기 표시 영역 및 상기 단자 배치 영역 이외의 주변 배선 영역에 있어서 상기 제3 인출 배선과 상기 제4 인출 배선이, 1개마다 교대로 형성되어 있고,
    상기 액티브 매트릭스 기판은,
    상기 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자의 각각에 접속되는 복수의 제1 접속 배선과,
    상기 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자의 각각에 접속되는 복수의 제2 접속 배선과,
    서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선을 1개로 묶는 복수의 묶음 배선과,
    상기 복수의 묶음 배선 중에서 서로 인접하지 않는 묶음 배선을 공통 접속하는 제1 공통 배선과,
    상기 복수의 묶음 배선 중 상기 제1 공통 배선이 접속되어 있지 않고 또한 서로 인접하지 않는 묶음 배선을 공통 접속하는 제2 공통 배선을 구비한, 액티브 매트릭스 기판.
  2. 제1항에 있어서, 상기 복수의 제3 인출 배선의 각각이 접속된 복수의 제1 단자와, 상기 복수의 제4 인출 배선의 각각이 접속된 복수의 제1 단자가 전기적으로 도통하지 않도록, 상기 복수의 제1 접속 배선 및 상기 복수의 제2 접속 배선이 절단되어 있는, 액티브 매트릭스 기판.
  3. 제1항에 있어서, 서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선 중, 적어도 어느 한쪽의 접속 배선에 저항 소자가 접속되는, 액티브 매트릭스 기판.
  4. 제3항에 있어서, 서로 인접하는 2개의 상기 제1 접속 배선 및 상기 제2 접속 배선의 각각에 저항 소자가 접속되는, 액티브 매트릭스 기판.
  5. 제4항에 있어서, 상기 제1 접속 배선에 접속된 저항 소자와, 상기 제2 접속 배선에 접속된 저항 소자는, 동일한 저항값을 갖는, 액티브 매트릭스 기판.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 묶음 배선의 각각이 절단되어 있는, 액티브 매트릭스 기판.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 배선은 게이트 배선이며, 상기 제2 배선은 소스 배선인, 액티브 매트릭스 기판.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 배선은 소스 배선이며, 상기 제2 배선은 게이트 배선인, 액티브 매트릭스 기판.
  9. 제1항 내지 제5항 중 어느 한 항에 기재된 액티브 매트릭스 기판을 구비하는, 표시 장치.
  10. 제9항에 있어서, 상기 표시 장치는 액정 표시 장치인, 표시 장치.
  11. 제1항에 기재된 액티브 매트릭스 기판의 검사 방법으로서,
    상기 제1 공통 배선 및 상기 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 상기 제3 인출 배선 및 상기 제4 인출 배선의 검사를 행하는 검사 공정과,
    상기 검사 공정의 후에, 상기 복수의 제1 접속 배선 및 상기 복수의 제2 접속 배선을 절단하는 절단 공정을 포함하는, 액티브 매트릭스 기판의 검사 방법.
  12. 제3항 내지 제5항 중 어느 한 항에 기재된 액티브 매트릭스 기판의 검사 방법으로서,
    상기 제1 공통 배선 및 상기 제2 공통 배선에 서로 독립된 검사 신호를 입력함으로써, 상기 제3 인출 배선 및 상기 제4 인출 배선의 검사를 행하는 검사 공정과,
    상기 검사 공정의 후에, 상기 복수의 묶음 배선을 절단하는 절단 공정을 포함하는, 액티브 매트릭스 기판의 검사 방법.
KR1020117004004A 2008-07-23 2009-05-11 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법 KR101247023B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-190148 2008-07-23
JP2008190148 2008-07-23
PCT/JP2009/058777 WO2010010750A1 (ja) 2008-07-23 2009-05-11 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法

Publications (2)

Publication Number Publication Date
KR20110031503A KR20110031503A (ko) 2011-03-28
KR101247023B1 true KR101247023B1 (ko) 2013-03-25

Family

ID=41570217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004004A KR101247023B1 (ko) 2008-07-23 2009-05-11 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법

Country Status (8)

Country Link
US (2) US8502227B2 (ko)
EP (2) EP2317492B1 (ko)
JP (2) JP4982609B2 (ko)
KR (1) KR101247023B1 (ko)
CN (1) CN102099847B (ko)
BR (1) BRPI0917025A2 (ko)
RU (1) RU2475866C2 (ko)
WO (1) WO2010010750A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616116B2 (en) 2019-07-03 2023-03-28 Samsung Display Co., Ltd. Display device including dummy lines overlapping connection lines

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099847B (zh) * 2008-07-23 2013-03-13 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
US9276019B2 (en) * 2011-07-19 2016-03-01 Sharp Kabushiki Kaisha Method of manufacturing element substrate
KR101947163B1 (ko) 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140064553A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
US9785032B2 (en) 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
KR102231898B1 (ko) * 2013-12-13 2021-03-25 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102196179B1 (ko) * 2013-12-31 2020-12-29 엘지디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
KR20150084127A (ko) 2014-01-13 2015-07-22 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
JP6370057B2 (ja) * 2014-02-20 2018-08-08 三菱電機株式会社 アレイ基板およびアレイ基板の検査方法
WO2016185642A1 (ja) * 2015-05-21 2016-11-24 パナソニック液晶ディスプレイ株式会社 表示パネル
KR102412675B1 (ko) * 2015-06-03 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
JP6805604B2 (ja) * 2016-07-26 2020-12-23 セイコーエプソン株式会社 電気光学装置および電子機器
CN109390352A (zh) * 2017-08-09 2019-02-26 昆山国显光电有限公司 阵列基板及其制造方法、显示面板及其制造方法
KR102392373B1 (ko) * 2017-08-24 2022-04-29 삼성디스플레이 주식회사 표시 장치
CN108052462B (zh) * 2017-12-20 2019-12-10 苏州华兴源创科技股份有限公司 一种oled基板识别系统与方法
US10852591B2 (en) * 2018-06-29 2020-12-01 Sharp Kabushiki Kaisha Image display device
KR20200053720A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시장치
KR20200057141A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
CN109830197B (zh) * 2019-01-17 2022-03-15 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
TWI742519B (zh) * 2019-07-26 2021-10-11 友達光電股份有限公司 可撓性顯示裝置及其製造方法
CN111736380A (zh) * 2019-07-26 2020-10-02 友达光电股份有限公司 显示面板及其制造方法
KR102182538B1 (ko) * 2019-09-20 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102269139B1 (ko) * 2019-09-20 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
CN111508858B (zh) * 2020-05-06 2022-11-08 中国电子科技集团公司第四十四研究所 Emccd倍增区电极短路的检测方法
US11415854B2 (en) * 2020-06-29 2022-08-16 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156763A (ja) 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 液晶表示装置及びその欠陥修復方法
KR20060036655A (ko) * 2004-10-26 2006-05-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010800B2 (ja) * 1991-07-16 2000-02-21 日本電気株式会社 液晶表示装置及び液晶表示パネル
JP2758105B2 (ja) * 1992-04-28 1998-05-28 シャープ株式会社 アクティブマトリクス基板の検査方法及び検査装置
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JP3315834B2 (ja) 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3251474B2 (ja) 1995-09-06 2002-01-28 シャープ株式会社 アクティブマトリクス基板
JP3276557B2 (ja) 1996-05-23 2002-04-22 三菱電機株式会社 液晶表示装置
JPH09329796A (ja) * 1996-06-10 1997-12-22 Hitachi Ltd 液晶表示基板
JPH11119683A (ja) 1997-10-13 1999-04-30 Fujitsu Ltd 液晶表示パネルの検査方法
JP5053479B2 (ja) * 2000-09-14 2012-10-17 株式会社ジャパンディスプレイセントラル マトリクスアレイ基板及びその製造方法
JP2002116453A (ja) * 2000-10-05 2002-04-19 Matsushita Electric Ind Co Ltd 液晶画像表示装置とその製造方法、および画像検査方法
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드
JP2002328627A (ja) * 2001-04-27 2002-11-15 Seiko Epson Corp 表示装置の検査方法
JP2002341377A (ja) 2001-05-15 2002-11-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100923056B1 (ko) 2002-09-16 2009-10-22 삼성전자주식회사 표시 장치 및 이의 제조방법
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
JP2004325956A (ja) * 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法
JP4178090B2 (ja) 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
US7205209B2 (en) * 2004-05-11 2007-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup
JP4627065B2 (ja) * 2004-05-27 2011-02-09 シャープ株式会社 アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
JP4667846B2 (ja) * 2004-12-10 2011-04-13 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP2007219046A (ja) * 2006-02-15 2007-08-30 Epson Imaging Devices Corp 液晶表示パネル
JP2007256540A (ja) * 2006-03-22 2007-10-04 Sharp Corp 液晶表示装置の検査方法、及び液晶表示装置
CN101443700B (zh) 2006-07-31 2011-05-04 夏普株式会社 有源矩阵基板、显示装置、和有源矩阵基板的检查方法
JP5036865B2 (ja) * 2008-05-16 2012-09-26 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
CN102099847B (zh) * 2008-07-23 2013-03-13 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156763A (ja) 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 液晶表示装置及びその欠陥修復方法
KR20060036655A (ko) * 2004-10-26 2006-05-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616116B2 (en) 2019-07-03 2023-03-28 Samsung Display Co., Ltd. Display device including dummy lines overlapping connection lines

Also Published As

Publication number Publication date
RU2011106755A (ru) 2012-08-27
EP2797069A1 (en) 2014-10-29
US20110127536A1 (en) 2011-06-02
JPWO2010010750A1 (ja) 2012-01-05
US8502227B2 (en) 2013-08-06
JP5438798B2 (ja) 2014-03-12
EP2317492B1 (en) 2014-05-14
US20130299850A1 (en) 2013-11-14
CN102099847B (zh) 2013-03-13
KR20110031503A (ko) 2011-03-28
JP4982609B2 (ja) 2012-07-25
JP2012177927A (ja) 2012-09-13
WO2010010750A1 (ja) 2010-01-28
EP2317492A4 (en) 2011-12-21
BRPI0917025A2 (pt) 2016-02-16
RU2475866C2 (ru) 2013-02-20
CN102099847A (zh) 2011-06-15
EP2797069B1 (en) 2019-07-10
US9299877B2 (en) 2016-03-29
EP2317492A1 (en) 2011-05-04

Similar Documents

Publication Publication Date Title
KR101247023B1 (ko) 액티브 매트릭스 기판, 표시 장치, 액티브 매트릭스 기판의 검사 방법 및 표시 장치의 검사 방법
EP2275861B1 (en) Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
JP5285119B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2013011855A1 (ja) アクティブマトリクス型表示装置
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
KR20130020725A (ko) 액티브 매트릭스 기판, 표시 장치, 및 이것들의 검사 방법
US9405162B2 (en) Active matrix display device with auxiliary repair line
JP2010243526A (ja) 電気光学装置
JP2012226156A (ja) 液晶表示装置およびマザー基板
KR20120113942A (ko) 액정표시장치용 어레이 기판
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판
JP2022076989A (ja) 配線基板、表示パネル、および配線基板の欠陥修理方法
JP2007183446A (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法、電気光学装置用基板の製造方法
JP2005201958A (ja) 電気光学装置用基板、電気光学装置、検査装置、電子機器、検査方法及び電気光学装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 6