JP2014202838A - Ｔｆｔアレイ基板およびその製造方法 - Google Patents

Abstract

【課題】平坦化絶縁膜の上に共通電極および画素電極が配設された構造の液晶表示装置において、コンタクトホールにおける接続不良や抵抗の増大を防止する。
【解決手段】ＴＦＴアレイ基板は、感光性の有機樹脂材料を用いて形成された有機絶縁膜１０を有する。有機絶縁膜１０上には、共通電極１２および引き出し配線１１が形成され、共通電極１２の上方には層間絶縁膜１５を介して画素電極１６が形成されている。画素電極１６は層間絶縁膜１５に形成されたコンタクトホール３５を介して引き出し配線１１に接続する。引き出し配線１１および共通電極１２は、それぞれ有機絶縁膜１０に形成されたコンタクトホール３１，３２を通して、ドレイン電極８および共通配線３に接続する。有機絶縁膜１０に形成されたコンタクトホール３１，３２内において、共通電極１２および引き出し配線１１の上には、金属キャップ膜１３，１４が設けられている。
【選択図】図２

Description

本発明は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）アレイ基板およびそれを用いた液晶表示装置に関し、特に、平坦化絶縁膜上に絶縁膜を介して画素電極と共通電極を対向配置したフリンジフィールドスイッチング（ＦＦＳ：Fringe Field Switching）方式の薄膜トランジスタアレイ基板および液晶表示装置の構成に関するものである。

一般的に、液晶表示装置の表示モードを大別すると、ＴＮ（Twisted Nematic）方式と、ＩＰＳ（In-Plane Switching）方式やＦＦＳ方式（Fringe Field Switching）に代表される横電界方式とが存在する。横電界方式の液晶表示装置は、広視野角および高コントラストが得られる。

ＩＰＳ方式の液晶表示装置は、対向する基板間に挟持された液晶に横電界を印加して表示を行う表示方式であるが、横電界を印加する画素電極と共通電極とが同一層に設けられているため、画素電極の真上に位置する液晶分子を十分に駆動することができず、透過率は低くなる。

一方、ＦＦＳ方式では、共通電極と画素電極とが、層間絶縁膜を挟んで配設されるため、斜め電界（フリンジ電界）が発生し、画素電極の真上の液晶分子に対しても横方向の電界を印加することができ、十分に駆動することができる。よって、広視野角で、ＩＰＳ方式よりも高い透過率を得ることができる。

近年では、更なる低消費電力化、高開口率化の要求があり、厚い平坦化絶縁膜を用いたＦＦＳ方式の薄膜トランジスタ（ＴＦＴ）アレイ基板の構造が提案されている（例えば特許文献１〜２）。共通配線やソース配線、ＴＦＴ素子上に厚い平坦化絶縁膜を形成することにより、各信号線の寄生容量が低下し、消費電力を抑制することができる。また各配線による段差を埋めて、ＴＦＴアレイ基板の上面を平坦化できるため、これまで段差部分で生じていた液晶配向の乱れが解消され、表示に寄与しない領域が少なくなることで開口率が向上する。さらに、画素電極と信号線を遠ざける事で、信号線から生じる電界の影響を無くし、画素電極を信号線にオーバーラップさせて形成できる。その結果、画素電極を拡大させる事が可能となる。

特開２００９−１３３９５４号公報 特開２００７−２２６１７５号公報 特開２００８−１６５１３４号公報 特開２００９−０３６９４７号公報

ＦＦＳ方式の液晶装置は、上層に設けられたスリットを有する画素電極（または対向電極）と、絶縁膜を介して画素電極の下層に配設される対向電極（または画素電極）との間に発生するフリンジ電界で液晶を駆動する。画素電極および対向電極は、ＩＴＯやＩＺＯといった透明導電膜で形成され、画素開口率を低下させないようにしている。また、画素電極と対向電極とで保持容量を形成するため、ＴＮモードの液晶装置と異なり、画素内に保持容量を別途形成する必要がない。さらに、画素電極と対向電極との間の層間絶縁膜を薄くすると電界強度が高くなり、より低電圧で液晶を駆動させることができる。例えば層間絶縁膜の厚さを２００〜４００ｎｍにまで薄くすることが好ましいとされている。

しかし、上記した厚い平坦化絶縁膜を用いたＴＦＴアレイ基板では、コンタクトホールが深くなるために新たな課題が生じる。特許文献１または特許文献２の図７にあるように、画素電極や共通電極は、ＴＦＴのドレイン電極、共通配線とコンタクトホールを介して電気的に導通させる必要がある。感光性樹脂等からなる平坦化絶縁膜が形成されると、コンタクトホールのアスペクト比が大きい分、コンタクトホール内部で層間絶縁膜が均一に形成されにくい。さらに層間絶縁膜の膜厚を薄くすると、ピンホールなどといった被覆不良がコンタクトホールの底部やスロープ部分で発生しやすくなる。層間絶縁膜にピンホールが発生すると、上層の透明導電膜を加工する際にピンホールを通ってエッチング液が染み込み、下層の透明導電膜を溶解するため接続不良や抵抗増大を引き起こす。

このような課題に対して、例えば特許文献３では、電気的に隔離された上層電極の一部を用いて、コンタクトホール内をカバーする構造が提案されている。しかしながらガラス基板の大型化に伴う写真製版の重ね合わせ精度の問題や、隔離部にエッチング残渣が生じる場合を考えると完全ではない。

また、例えば特許文献４では、コンタクトホール内に液体材料からなる絶縁膜を形成し、埋め込むことを提案している。しかしながら、コンタクトホールを完全に埋め込むためには、相当量の液体材料を基板表面に塗布する必要があり、結果的には画素電極と対向電極の間にもその絶縁膜が残るので、画素電極と対向電極との間の絶縁膜の厚さのみを薄くすることは極めて困難である。また、液体材料は誘電率が低く、フリンジ電界が弱くなるので好ましいといえない。しかも液体材料は高価である。

また、平坦化絶縁膜を用いたＦＦＳ構造は製造する上でマスク枚数が多く、製造コストが高くなると行った問題もある。例えば、トップゲート構造のＴＦＴ素子を有するＴＦＴアレイ基板の形成は、（１）遮光電極のパターニング、（２）半導体層のパターニング、（３）ソース／ドレイン電極のパターニング、（４）ゲート電極のパターニング、（５）保護絶縁膜へのコンタクトホール形成、（６）平坦化絶縁膜へのコンタクトホール形成、（７）下層電極のパターニング、（８）層間絶縁膜へのコンタクトホールの形成、（９）上層電極のパターニング、といった９回の写真製版（フォトリソグラフィー）工程が必要である。コンタクトホールを形成した平坦化絶縁膜をマスクとして用いることで、上記の（５）と（６）を一括して行ったとしても、８回の写真製版工程が必要となる。

本発明は以上のような課題を解決するためになされたものであり、平坦化絶縁膜の上に共通電極および画素電極が配設された構造の液晶表示装置において、コンタクトホールにおける接続不良や抵抗の増大を防止することが可能なＴＦＴアレイ基板を提供することを第１の目的とする。また、ＴＦＴアレイ基板の製造に必要なマスク枚数を減らすことが可能なＴＦＴアレイ基板の製造方法を提供することを第２の目的とする。

本発明に係るＴＦＴアレイ基板は、ＴＦＴ素子と、共通電位が供給される共通配線と、感光性の有機樹脂材料を用いて形成され、前記ＴＦＴ素子のドレイン電極および共通配線を覆う有機絶縁膜と、前記有機絶縁膜内に形成され、前記ドレイン電極に達する第１コンタクトホールと、前記有機絶縁膜内に形成され、前記共通配線に達する第２コンタクトホールと、前記有機絶縁膜上に延在する第１電極および引き出し配線と、前記第１電極の上方に層間絶縁膜を介して延在し、前記層間絶縁膜に形成された第３コンタクトホールを通して前記引き出し配線に接続した第２電極とを備え、前記第１電極および前記引き出し配線の一方は、前記第１コンタクトホールを通して前記ドレイン電極に接続し、前記第１電極および前記引き出し配線の他方は、前記第２コンタクトホールを通して前記共通配線に接続し、前記第１コンタクトホールおよび前記第２コンタクトホール内において、前記第１電極および前記引き出し配線の上に金属キャップ膜が形成されているものである。

本発明に係るＴＦＴアレイ基板の製造方法の第１の態様は、（ａ）基板上に遮光膜および共通配線を形成する工程と、（ｂ）前記遮光膜および共通配線を覆う絶縁膜を形成する工程と、（ｃ）前記遮光膜の上方にＴＦＴ素子の半導体層を形成し、前記半導体層上に前記ＴＦＴ素子のソース電極およびドレイン電極を形成する工程と、（ｄ）前記工程（ｃ）の後に、前記基板の上面全体に感光性の有機樹脂材料を塗布し、ハーフトーン法で露光して現像することで、前記ドレイン電極上および前記共通配線上の前記有機樹脂材料を除去すると共に、前記ＴＦＴ素子の形成領域上に薄い有機樹脂材料を形成する工程と、（ｅ）前記有機樹脂材料をマスクにして、前記ドレイン電極上および共通配線上の前記絶縁膜を除去してコンタクトホールを形成する工程と、（ｆ）アッシングにより前記有機樹脂材料を薄くすることで前記薄い有機樹脂材料を除去した後、前記有機樹脂材料上に透明導電膜および金属膜を順番に成膜する工程と、（ｇ）前記金属膜上にフォトレジストを塗布し、ハーフトーン法で露光して現像することで、前記ＴＦＴ素子のゲート電極、引き出し配線および画素電極のパターンを有するレジストを形成すると共に、前記コンタクトホール内を除く前記画素電極の領域に薄いレジストを形成する工程と、（ｈ）前記レジストをマスクにして前記金属膜および前記透明導電膜をエッチングすることで前記ゲート電極、引き出し配線、画素電極を同時に形成する工程と、（ｉ）アッシングにより前記レジストを薄くして前記薄いレジストを除去した後、前記金属膜をエッチングすることで、前記コンタクトホール内を除く前記画素電極上の前記金属膜を除去する工程と、を備えるものである。

本発明に係るＴＦＴアレイ基板の製造方法の第２の態様は、（ａ）基板上に、酸化物半導体および第１金属膜を順番に形成する工程と（ｂ）前記第１金属膜上にフォトレジストを塗布し、ハーフトーン法で露光して現像することで、ＴＦＴ素子のソース電極およびドレイン電極、共通配線のパターンのレジストを形成しつつ、ＴＦＴ素子のチャネル領域に対応する領域上に薄いレジストを形成する工程と、（ｃ）前記レジストをマスクにして前記第１金属膜および酸化物半導体をエッチングすることで、前記ソース電極、前記ドレイン電極および前記共通配線を同時に形成する工程と、（ｄ）アッシングで前記レジストを薄くすることで前記薄いレジストを除去した後、前記レジストとマスクにして前記第１金属膜をエッチングすることにより、前記ＴＦＴ素子のチャネル領域上の第１金属膜を除去する工程とを備えるものである。

本発明に係るＴＦＴアレイ基板によれば、第１および第２コンタクトホール内において、第１電極および引き出し配線の上に金属キャップ膜が設けられている。そのため、第２電極のパターニングの際のエッチング液が層間絶縁膜のピンホールから侵入して第１電極および引き出し配線に到達することが防止される。よって、第１電極および引き出し配線の腐食を防止でき、コンタクト抵抗増大やコンタクト不良を防止できる。また、第１電極を薄くして透過率を上げる場合にも、金属キャップ膜により機械的強度を確保できるという利点もある。また引き出し配線１１を形成することで、第１または第２のコンタクトホールと第３コンタクトホールとの位置合わせ不良も防止できる。

また本発明に係るＴＦＴアレイ基板の製造方法によれば、ハーフトーン法を用いることにより本発明に係るＴＦＴアレイ基板を構成する電極や配線を一括して形成することが可能となり、写真製版工程を減らすことができる。

実施の形態１に係るＴＦＴアレイ基板の構成を示す平面図である。 実施の形態１に係るＴＦＴアレイ基板の構成を示す断面図である。 実施の形態１の効果を説明するための図である。 実施の形態１に係るＴＦＴアレイ基板の変形例を示す図である。 実施の形態１に係るＴＦＴアレイ基板の変形例を示す図である。 実施の形態２に係るＴＦＴアレイ基板の構成を示す平面図である。 実施の形態２に係るＴＦＴアレイ基板の構成を示す断面図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２に係るＴＦＴアレイ基板の製造工程図である。 実施の形態３に係るＴＦＴアレイ基板の構成を示す平面図である。 実施の形態３に係るＴＦＴアレイ基板の構成を示す断面図である。 実施の形態３に係るＴＦＴアレイ基板の製造工程図である。 実施の形態３に係るＴＦＴアレイ基板の製造工程図である。 実施の形態３に係るＴＦＴアレイ基板の製造工程図である。 実施の形態２および３に係るＴＦＴアレイ基板の変形例を示す平面図である。 実施の形態２および３に係るＴＦＴアレイ基板の変形例を示す断面図である。

＜実施の形態１＞
本発明は、ＴＦＴアレイ基板と対向基板との間に液晶が保持されたＦＦＳ方式の液晶表示装置に関するものであり、ＴＦＴアレイ基板の構造に特徴を有している。本実施の形態では、本発明を逆スタガ型のＴＦＴを備えるＴＦＴアレイ基板に適用した例を示す。

図１は、実施の形態１に係るＴＦＴアレイ基板の構成を示す平面図である。また、図２は当該ＴＦＴアレイ基板の断面図であり、図１に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線およびＺ１−Ｚ２線に対応する断面に対応している。

なお、図２のＸ１−Ｘ２線断面において、「ＴＦＴ部」は、後述するＴＦＴ素子５０の形成領域を示しており、「ドレイン電極コンタクト部」は、後述するドレイン電極コンタクトホール３１の形成領域を示しており、「透過画素部」は、後述する画素電極１６および共通電極１２の形成領域を示しており、「共通配線コンタクト部」は、後述する共通配線コンタクトホール３２の形成領域を示している。また、Ｙ１−Ｙ２線断面に対応する「ゲート端子部」は、後述するゲート端子電極１８およびゲート端子パッド２０の形成領域を示しており、Ｚ１−Ｚ２線断面に対応する「ソース端子部」は、後述するソース端子電極１９およびソース端子パッド２１の形成領域を示している。

図１に示すように、ＴＦＴアレイ基板には、複数のゲート配線５１と複数のソース配線５２とが交差するように配設され、その交点近傍にＴＦＴ素子５０が配設される。ゲート配線５１の一方の端部にはゲート端子電極１８が形成されており、ゲート端子電極１８の上には、コンタクトホール３３（以下「ゲート端子コンタクトホール」）介してゲート端子電極１８に接続するゲート端子パッド２０が形成されている。また、ソース配線５２の一方の端部にはソース端子電極１９が形成されており、ソース端子電極１９の上には、コンタクトホール３４（以下「ソース端子コンタクトホール」）を介してソース端子電極１９に接続するソース端子パッド２１が形成されている。

ＴＦＴ素子５０のゲート電極２は、ゲート配線５１に接続されている。すなわち、ゲート配線５１から分岐してＴＦＴ素子５０形成領域（ＴＦＴ部）へ延びた部分が、ＴＦＴ素子５０のゲート電極２となっている。なお、共通電位が供給される共通配線３も、ゲート電極２と同一層を用いて形成されている。

また、ＴＦＴ素子５０のソース電極７は、ソース配線５２に接続されている。すなわち、ソース配線５２から分岐してＴＦＴ素子５０の形成領域へ延びた部分が、ＴＦＴ素子５０のソース電極７となっている。なお、ＴＦＴ素子５０のドレイン電極８もソース配線５２と同一層を用いて形成されている。

図２のように、ＴＦＴ素子５０のゲート電極２は、ガラス等の透明絶縁性基板１上に形成されている。また、ゲート電極２の上には、ゲート絶縁膜４を介して半導体層５が形成されている。ソース電極７およびドレイン電極８は、半導体層５の上にオーミックコンタクト層６を介して形成されている。ソース電極７とドレイン電極８は互いに離間して対向配置されており、その間に露出した半導体層５の部分がＴＦＴ素子５０のチャネル領域となる。

ＴＦＴ素子５０、ゲート配線５１およびソース配線５２は、保護絶縁膜９で覆われ、さらにその上は平坦性を有する有機絶縁膜１０（平坦化絶縁膜）で覆われる。有機絶縁膜１０の上には、平板状の共通電極１２が形成されており、共通電極１２の上には層間絶縁膜１５を介して、スリットを有する櫛歯状の画素電極１６が形成されている。図１のように、共通電極１２および画素電極１６は、２本のゲート配線５１と２本のソース配線５２とで囲まれた画素領域のほぼ全体を覆うように配設される。

保護絶縁膜９および有機絶縁膜１０には、上記のゲート端子コンタクトホール３３およびソース端子コンタクトホール３４の他、ドレイン電極８に達するコンタクトホール３１（以下「ドレイン電極コンタクトホール」）、共通配線３に達するコンタクトホール３２（以下「共通配線コンタクトホール」）が形成される。

ドレイン電極コンタクトホール３１内を含む有機絶縁膜１０上には、画素電極１６とドレイン電極８とを接続させるための引き出し配線１１が、共通電極１２と同一層を用いて形成されている。また、図２のように、引き出し配線１１の上には、金属キャップ膜１３が設けられている。金属キャップ膜１３は、ドレイン電極コンタクトホール３１内に形成されると共に、ドレイン電極コンタクトホール３１の外側の引き出し配線１１上にも形成されている。すなわち、金属キャップ膜１３は、ドレイン電極コンタクトホール３１と平面的に重なる領域を有しながら、有機絶縁膜１０の上にも延在する。

引き出し配線１１および金属キャップ膜１３の上は層間絶縁膜１５で覆われるが、層間絶縁膜１５には引き出し配線１１上の金属キャップ膜１３に達するコンタクトホール３５（以下「引き出し配線コンタクトホール」）が形成されており、画素電極１６は、引き出し配線コンタクトホール３５を通して金属キャップ膜１３に接続されている。その結果、引き出し配線１１とドレイン電極８とが電気的に接続される。

共通電極１２は、共通配線コンタクトホール３２を通して共通配線３に接続される。図２のように、少なくとも共通配線コンタクトホール３２内の共通電極１２の上には、金属キャップ膜１４が設けられている。すなわち、金属キャップ膜１４は、共通配線コンタクトホール３２と平面的に重なる領域を有している。

なお、ゲート端子コンタクトホール３３を通してゲート端子電極１８に接続するゲート端子パッド２０、およびソース端子コンタクトホール３４を通してソース端子電極１９に接続するゲート端子パッド２０は、画素電極１６と同一層を用いて形成される。

ここで、図１および図２に示したＴＦＴアレイ基板の製造方法を説明する。

まず、ガラスよりなる透明絶縁性基板１の上に、ＤＣマグネトロンスパッタ法によって、Ａｌ合金（例えばＡｌ−Ｎｉ−Ｎｄ）膜を２００〜３００ｎｍ成膜する。そして、フォトレジストを用いた写真製版とウェットエッチングにより、Ａｌ合金膜をパターニングして、ゲート配線５１、ゲート電極２、共通配線３、ゲート端子電極１８を形成する。Ａｌ合金のエッチングにはＰＡＮ系エッチング液（リン酸、硝酸、酢酸の混酸）を用いた。

ここではゲート配線５１、ゲート電極２等の材料として、Ａｌ合金を用いたが、配線抵抗が十分に低ければ、他の材料を用いてもよい。Ａｌ−Ｎｉ−Ｎｄ合金は、主成分がＡｌであるため導電率が高く、添加されているＮｉによってＩＴＯ等の透明導電膜との電気的接合も可能な材料である。

次に、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、透明絶縁性基板１の上面全体を覆うようにゲート絶縁膜４としてのシリコン窒化膜を形成する。ゲート絶縁膜４の上に、半導体層５としての真性アモルファスシリコン膜と、オーミックコンタクト層６としてのリンドープされたｎ型アモルファスシリコン膜とを、プラズマＣＶＤ法を用いて連続成膜する。そしてそれらをフォトレジストを用いた写真製版およびドライエッチングによりパターニングして、ＴＦＴ素子５０の形成領域にそれらの半導体層５およびオーミックコンタクト層６のアイランドパターンを形成する。

続いて、Ｍｏ合金やクロム、Ａｌ合金（例えばＡｌ−Ｎｉ−Ｎｄ）等からなる金属膜を、ＤＣマグネトロンスパッタ法によって成膜する。ここでは、ＭｏＮｂ合金とＡｌーＮｉ−Ｎｄ合金とをそれぞれ１００ｎｍずつ重ねた積層構造を成膜した。

そして、その金属膜をフォトレジストを用いた写真製版およびウェットエッチングによりパターニングすることで、ソース配線５２、ソース電極７およびドレイン電極８を形成する。このとき、ウェットエッチングと同じフォトレジストパターンを用いるドライエッチングにより、ソース電極７とドレイン電極８との間のｎ型アモルファスシリコン膜（オーミックコンタクト層６）を除去して、半導体層５の表面（チャネル領域）を露出させる。

次に、透明絶縁性基板１の上面全体を覆うように、保護絶縁膜９を形成する。ここでは保護絶縁膜９として、プラズマＣＶＤ法を用いて形成した厚さ２００〜３００ｎｍのシリコン窒化膜を形成した。保護絶縁膜９は、半導体層５のチャネル領域やソース電極７およびドレイン電極８を外部からの不純物や水分から保護する目的で設けている。そのため、その上層の有機絶縁膜１０がその保護機能を十分に有している場合は、保護絶縁膜９は省略してもよい。

保護絶縁膜９の上に、有機絶縁膜１０の材料として、感光性を持ったアクリル系の有機樹脂材料をスピンコート法で２．０〜３．０μｍの厚さで塗布する。これにより、上記の製造過程でできた透明絶縁性基板１の上面の凹凸を覆って平坦化することができる。有機絶縁膜１０の材料としては、アクリル系の有機樹脂材料の他、オレフィン系材料やノボラック系材料、ポリイミド系材料、シロキサン系材料を用いることもできる。これら塗布型の有機絶縁材料は、誘電率が低く、配線容量を低く抑えることができる。よってそれらの材料を用いることにより、ＴＦＴアレイ基板を低い電圧で駆動させることが可能となり低消費電力化に寄与できる。

また、ゲート配線５１、ソース配線５２上に厚い有機絶縁膜１０を設けることで、ＴＦＴアレイ基板と対向基板との間に挟持される液晶分子が、ゲート配線５１およびソース配線５２が発生する電界の影響を受けにくくなる。そのため、有機絶縁膜１０上に形成される画素電極１６を、ソース配線５２と一部オーバーラップするように配置できるようになり、画素面積を大きくできるという利点も得られる。

次に写真製版と現像によって有機絶縁膜１０をパターニングし、ドレイン電極コンタクトホール３１、共通配線コンタクトホール３２、ゲート端子コンタクトホール３３およびソース端子コンタクトホール３４を形成する。図２では、図示の簡単のため、各コンタクトホールの側壁を垂直に示しているが、実際には、各コンタクトホールの側壁と透明絶縁性基板１の表面との角度は５０°〜７０°程度となり、各コンタクトホールはテーパー形状となる。

その後、大気下にて２００℃〜２３０℃のベーク処理を６０分程実施し、有機絶縁膜１０を焼き固める。ベークをすることで絶縁膜としての耐圧や強度が増す。それにより、この後の工程で有機絶縁膜１０をマスクとするドライエッチングを実施可能になる。

次に、平坦化有機絶縁膜１０をマスクとするドライエッチングにより、保護絶縁膜９とゲート絶縁膜４をエッチングする。このドライエッチングにより、ドレイン電極コンタクトホール３１がドレイン電極８に到達し、共通配線コンタクトホール３２が共通配線３に到達し、ソース端子コンタクトホール３４がソース端子電極１９に到達し、ゲート端子コンタクトホール３３がゲート端子電極１８に到達する。

続いて、有機絶縁膜１０上に、透明導電膜であるＩＴＯ膜を、ＤＣマグネトロンスパッタ法によって５０〜８０ｎｍ成膜する。スパッタガスとしてはＡｒに水蒸気を混合したものを用いた。このＩＴＯ膜を、フォトレジストを用いた写真製版およびウェットエッチングによりパターニングし、引き出し配線１１および共通電極１２を形成する。ＩＴＯ膜のウェットエッチング液としては、シュウ酸を用いた。

その後、Ａｌ−Ｎｉ−Ｎｄ膜を１００ｎｍ成膜し、フォトレジストを用いた写真製版およびウェットエッチングによりパターニングして、引き出し配線１１上の金属キャップ膜１３および共通電極１２上の金属キャップ膜１４を形成する。金属キャップ膜１３の端部は、図２のように引き出し配線１１の端部よりも内側にしてもよいし、引き出し配線１１よりも外側にして引き出し配線１１の端部が金属キャップ膜１３で覆われるようにしてもよい。なお、バックライトからの光を透過させ領域（透過画素部）では、Ａｌ−Ｎｉ−Ｎｄ（金属キャップ膜１３および金属キャップ膜１４）を除去する。

次に、透明絶縁性基板１の上面全体に層間絶縁膜１５を形成する。ここではプラズマＣＶＤ法を用いて、比誘電率が６〜７のシリコン窒化膜を２００〜３００ｎｍ成膜した。有機絶縁膜１０を構成する有機樹脂材料の熱耐性は２２０度〜２５０℃と低いため、このときの成膜温度は２２０℃とした。層間絶縁膜１５の誘電率が高いと、特にＦＦＳ方式の液晶表示装置ではフリンジ電界が強まり、低電圧で液晶を駆動することができる。

層間絶縁膜１５の形成後、フォトレジストを用いた写真製版およびドライエッチングにより、層間絶縁膜１５に引き出し配線コンタクトホール３５を形成する。このときゲート端子コンタクトホール３３およびソース端子コンタクトホール３４内に形成された層間絶縁膜１５も除去して、ゲート端子コンタクトホール３３およびソース端子コンタクトホール３４にそれぞれゲート端子電極１８およびソース端子電極１９を露出させる。

続いて、透明導電膜であるＩＴＯ膜をＤＣマグネトロン法により５０〜８０ｎｍ成膜する。このＩＴＯ膜を、フォトレジストを用いた写真製版およびウェットエッチングによりパターニングすることで、画素電極１６、ゲート端子パッド２０およびソース端子パッド２１を形成する。画素電極１６は、引き出し配線コンタクトホール３５を通して、引き出し配線１１上の金属キャップ膜１３に接続される。ゲート端子パッド２０は、ゲート端子コンタクトホール３３を通してゲート端子電極１８に接続される。ソース端子パッド２１は、ソース端子コンタクトホール３４を通してソース端子電極１９に接続される。

以上の工程により、図１および図２に示した実施の形態１に係るＴＦＴアレイ基板が完成する。

その後は、ＴＦＴアレイ基板上に配向膜を形成し、別途形成されたカラーフィルターや対向電極を有する対向基板とスペーサーを介して貼り合わせ、その間隙に液晶を注入することで液晶パネルを形成する。この液晶パネルをバックライトユニットや周辺回路と共に筐体に収納することにより、液晶表示装置が製造される。

以下、実施の形態１に係るＴＦＴアレイ基板が奏する効果について説明する。

厚さの大きい有機絶縁膜１０を備えるＴＦＴアレイ基板では、ドレイン電極コンタクトホール３１および共通配線コンタクトホール３２のアスペクト比が大きくなるため、それらの内部には層間絶縁膜１５が均一に成膜されにくく、部分的な薄膜化によってピンホールが発生しやすい。金属キャップ膜１３および金属キャップ膜１４を有さない従来のＴＦＴアレイ基板では、画素電極１６のパターニングの際に、層間絶縁膜１５のピンホールを通過して、ドレイン電極コンタクトホール３１内の引き出し配線１１や、共通配線コンタクトホール３２内の共通電極１２にまでエッチング液が到達し、それらが溶解（腐食）されて、接続不良や抵抗増大を引き起こす原因となっていた。

これに対し、本実施の形態では、ドレイン電極コンタクトホール３１内の引き出し配線１１は金属キャップ膜１３で覆われ、共通配線コンタクトホール３２内の共通電極１２は金属キャップ膜１４で覆われている。よって、層間絶縁膜１５のピンホールが生じても、画素電極１６のパターニングに用いるエッチング液が引き出し配線１１および共通電極１２に到達することが防止され、上記の問題の発生防止できる。また、この問題が解決されることにより、層間絶縁膜１５をさらに薄くしてフリンジ電界を強めることが可能になり、低電圧で液晶を駆動することも可能となる。さらに、透過率を上げる目的で共通電極１２を薄くした場合でも、金属キャップ膜１４により機械的強度を確保でき、共通配線コンタクトホール３２内での共通電極１２の断線を防止することができるという利点もある。

また、本実施の形態では、画素電極１６は、引き出し配線コンタクトホール３５を通して、引き出し配線１１ではなく、その上の金属キャップ膜１３に接続している。

それに対し、金属キャップ膜１３を有さない従来構造では、引き出し配線コンタクトホール３５の底部に、透明導電膜（例えばＩＴＯ）である引き出し配線１１が露出する。その場合、引き出し配線コンタクトホール３５をドライエッチングで形成する際に、引き出し配線コンタクトホール３５の底部の縁に、図３に示す「ノッチ」といわれる異常部が形成される。図３にノッチ形状の概略図を示す。図３では、引き出し配線１１（ＩＴＯ膜）上に、層間絶縁膜１５（ＳｉＮ膜）が直接形成されており、層間絶縁膜１５に引き出し配線コンタクトホール３５を形成する際にノッチが形成されている様子を示している。

通常、ＳｉＮ膜は、ＳｉＨ_４（シラン）、ＮＨ_３（アンモニア）、Ｎ_２（窒素）を成分ガスとしてプラズマＣＶＤ法で形成される。このとき、ＳｉＨ_４やＮＨ_３の分解で発生する水素ラジカルによって、透明酸化物導電膜であるＩＴＯを還元し、ＩＴＯからＯ（酸素）がプラズマ中に供給される。その結果、成膜の初期段階に形成されるＳｉＮ膜の部分（ＩＴＯに接する部分）は酸素を含んだ膜となり、他の部分よりもドライエッチレートが早い膜質となる。

そのため、引き出し配線コンタクトホール３５を形成する部分の層間絶縁膜１５（ＳｉＮ）が、引き出し配線１１（ＩＴＯ）の直上に形成されていると、引き出し配線コンタクトホール３５を形成する際のオーバーエッチングにより、引き出し配線コンタクトホール３５の底部の縁にノッチが形成される。本実施の形態では、引き出し配線コンタクトホール３５の底部に露出するのが金属キャップ膜１３（Ａｌ合金）であるため、そのような問題が発生せず、良好なコンタクトホール形状を得ることができ、引き出し配線コンタクトホール３５内での画素電極１６の断線などを防止できる。

本実施の形態では、画素電極１６（ＩＴＯ）は、引き出し配線コンタクトホール３５を通して金属キャップ膜１３（Ａｌ合金）に接続した例を示したが、図４のように、引き出し配線コンタクトホール３５内の金属キャップ膜１３の一部を除去し、引き出し配線１１（ＩＴＯ）を露出させてもよい。ＩＴＯ同士間の界面抵抗は、ＩＴＯと金属間の界面抵抗よりも低いため、画素電極１６と引き出し配線１１との接続抵抗を小さくすることができる。

例えば、金属キャップ膜１３をパターニングする際、引き出し配線コンタクトホール３５を形成する位置に、金属キャップ膜１３に、引き出し配線コンタクトホール３５の底部の内径よりも小さい開口を予め形成すればよい。金属キャップ膜１３に設ける開口を引き出し配線コンタクトホール３５の底部の内径より小さくすることで、引き出し配線コンタクトホール３５内でのノッチの発生を防止する効果も得られる。

本実施の形態では、引き出し配線１１を形成することで、ドレイン電極コンタクトホール３１と引き出し配線コンタクトホール３５の重ね合わせ不良を防止できる。また、この効果は、ドレイン電極コンタクトホール３１の巨大化を抑えることにも繋がる。例えば、引き出し配線１１を用いずに、ＴＦＴ素子５０のドレイン電極８に画素電極１６を直接接続させる場合、引き出し配線コンタクトホール３５とドレイン電極コンタクトホール３１とを同じ場所に形成する必要がある。その場合には、ドレイン電極コンタクトホール３１と引き出し配線コンタクトホール３５の位置合わせずれを考慮して、ドレイン電極コンタクトホール３１を必要以上に大きくする必要があるが、本実施の形態ではその必要がない。

本実施の形態では、引き出し配線１１および共通電極１２と金属キャップ膜１３および金属キャップ膜１４とを別々の写真製版工程でパターニングしたが、それらを連続成膜して、ハーフトーン法（グレートーン法を含む）を用いて一度の写真製版工程で形成してもよい。それにより、金属キャップ膜１３および金属キャップ膜１４を有さない従来構造の形成方法と同じ数のマスクにより、実施の形態１に係るＴＦＴアレイ基板を製造できる。

なお、図１および図２では、平板状の共通電極１２の上方に、スリットを有する画素電極１６を配置した例を示したが、これとは逆に、平板状の画素電極１６の上方にスリットを有する共通電極１２を配置してもよい。その場合、図５のように、画素電極１６は有機絶縁膜１０の上（層間絶縁膜１５の下）に形成され、ドレイン電極コンタクトホール３１を通してＴＦＴ素子５０のドレイン電極８に接続される。金属キャップ膜１３は、ドレイン電極コンタクトホール３１内の画素電極１６上に形成される。また、引き出し配線１１は、共通配線コンタクトホール３２を通して共通配線３に接続するように形成され、その上に金属キャップ膜１４が形成される。共通電極１２は、層間絶縁膜１５の上に形成され、引き出し配線コンタクトホール３５を通して引き出し配線１１上の金属キャップ膜１４に接続される。

＜実施の形態２＞
平坦化絶縁膜としての有機絶縁膜を用いるＦＦＳ方式のＴＦＴアレイ基板の形成は、写真製版工程の数（すなわちマスクの枚数）が多く必要であり、製造工期が長くなる上、製造コストが高くなる。そこで、実施の形態２では、必要なマスク枚数を減らし、製造工程を簡略化できる製造方法を提案する。

実施の形態２のＴＦＴアレイ基板は、トップゲート構造の順スタガ型のＴＦＴ素子を備える。ここでは、半導体層にアモルファスシリコンを用いるが、ポリシリコンや微結晶シリコンを用いてもよい。

図６は、実施の形態２に係るＴＦＴアレイ基板の構成を示す平面図である。また、図７は当該ＴＦＴアレイ基板の断面図であり、図６に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線およびＺ１−Ｚ２線に対応する断面に対応している。これらの図において、図１および図２に示したものと同様の機能を有する要素には同一符号を付している。

ＴＦＴ素子５０はトップゲート構造であるため、ゲート配線５１およびゲート電極２は、ソース配線５２、ソース電極７およびドレイン電極８よりも上層に形成される。また順スタガ型のＴＦＴ素子には、半導体層５（チャネル層）の下方に、光電流の発生を防止するための遮光膜２４が形成される。

また、ゲート電極２は、引き出し配線１１および共通電極１２と同一層で形成された下層２ａと、金属キャップ膜１３および金属キャップ膜１４と同一層で形成された上層２ｂとの二層構造となっている。同様に、ゲート端子電極１８も、引き出し配線１１および共通電極１２と同一層で形成された下層１８ａと、金属キャップ膜１３および金属キャップ膜１４と同一層で形成された上層１８ｂとの二層構造となる。

以下、実施の形態２に係るＴＦＴアレイ基板の製造方法を説明する。

まず、ガラスよりなる透明絶縁性基板１の上に、ＤＣマグネトロンスパッタ法によって、Ａｌ合金（例えばＡｌ−Ｎｉ−Ｎｄ）膜を２００ｎｍ成膜する。そして、フォトレジストを用いた写真製版とウェットエッチングにより、Ａｌ合金膜をパターニングして、遮光膜２４および共通配線３を形成する。厚さ２００ｎｍのＡｌ−Ｎｉ−Ｎｄ膜は、光を十分に遮光し、配線としても十分な導電率を得ることができる。

そして、プラズマＣＶＤ法を用いて、透明絶縁性基板１の上面全体を覆うように保護絶縁膜９としてのシリコン窒化膜を形成する。

次に、ＴＦＴ素子５０の半導体層５の材料である真性アモルファスシリコン膜、およびオーミックコンタクト層６の材料であるリンドープされたｎ型アモルファスシリコン膜を、プラズマＣＶＤ法を用いて連続成膜する。そして、それらをフォトレジストを用いた写真製版およびドライエッチングでパターニングし、ＴＦＴ素子５０の形成領域にそれらの半導体層５およびオーミックコンタクト層６のアイランドパターンを形成する。

続いて、ソース配線５２、ソース電極７、ドレイン電極８、ソース端子電極１９等の材料であるＭｏ合金やクロム、Ａｌ合金（例えばＡｌ−Ｎｉ−Ｎｄ）等からなる金属膜を、ＤＣマグネトロンスパッタ法によって成膜する。ここでは、ＭｏＮｂ合金とＡｌーＮｉ−Ｎｄ合金とをそれぞれ１００ｎｍずつ重ねた積層構造を成膜した。そして、その金属膜をフォトレジストを用いた写真製版およびウェットエッチングによりパターニングすることで、ソース配線５２、ソース電極７、ドレイン電極８およびソース端子電極１９を形成する。

このとき、ウェットエッチングと同じフォトレジストパターンを用いるドライエッチングにより、ソース電極７とドレイン電極８との間のｎ型アモルファスシリコン膜（オーミックコンタクト層６）を除去して、半導体層５の表面（チャネル領域）を露出させる。さらに、透明絶縁性基板１の上面全体を覆うように、プラズマＣＶＤ法を用いてゲート絶縁膜４としてのシリコン窒化膜を形成する。

次に、透明絶縁性基板１の上面全体を覆うように、アクリル系のポジ型感光性樹脂で構成される平坦化材料を塗布し、厚さ約２．５μｍの有機絶縁膜１０を形成する。次に、予め準備したフォトマスク２７を用いて有機絶縁膜１０の露光を行う。フォトマスク２７には、ドレイン電極コンタクトホール３１、共通配線コンタクトホール３２、ゲート端子コンタクトホール３３、ソース端子コンタクトホール３４を形成するための開口部が形成されている。この開口部以外は遮光膜パターンが形成されており、遮光膜パターンにより露光光が遮られる領域が、有機絶縁膜１０が残る領域となる。また、フォトマスク２７には、ＴＦＴ素子５０の形成領域に対応する部分に、露光光の光強度を低減させる半透過性のパターン（ハーフトーンマスク２７ａ）が設けられており、当該領域の有機絶縁膜１０は、はハーフトーンマスク２７ａにより減衰された光によって露光される（図８）。

フォトマスク２７を用いて有機絶縁膜１０の露光を行った後、水酸化テトラメチルアンモニウム（ＴＭＡＨ）が０．４ｗｔ％になるように水で薄めた、有機アルカリ系の現像液を用いて現像を行う。これにより、図９に示すように、ドレイン電極コンタクトホール３１、共通配線コンタクトホール３２、ゲート端子コンタクトホール３３、ソース端子コンタクトホール３４が形成される。このとき、ハーフトーンマスク２７ａを通して露光されたＴＦＴ素子５０の形成領域には、有機絶縁膜１０が未露光領域よりも薄く残る。本実施の形態では、ＴＦＴ素子５０の形成領域に、膜厚が約０．５μｍの薄い有機絶縁膜１０を残存させた。

次に、図１０に示すように、有機絶縁膜１０をマスクとするエッチングにより、ドレイン電極コンタクトホール３１、共通配線コンタクトホール３２、ゲート端子コンタクトホール３３、ソース端子コンタクトホール３４の底の保護絶縁膜９およびゲート絶縁膜４を除去する。それにより、ドレイン電極コンタクトホール３１にドレイン電極８が露出し、共通配線コンタクトホール３２に共通配線３が露出し、ゲート端子コンタクトホール３３には透明絶縁性基板１が露出し、ソース端子コンタクトホール３４にソース端子電極１９が露出する。このエッチング工程には、フッ素系ガスを用いたドライエッチング法を用いた。このドライエッチングにより有機絶縁膜１０の厚さが減少するが、ＴＦＴ素子５０の形成領域の薄い部分が完全に除去されないように、ドライエッチング条件を調整する。このドライエッチング工程の途中でＴＦＴ素子５０の形成領域の有機絶縁膜１０が消失すると、ゲート絶縁膜４の厚さが減少して、ＴＦＴ素子５０の特性が悪くなるためである。

その後、Ｏ_２アッシングにより全体的に有機絶縁膜１０の厚さを減少させることで、ＴＦＴ素子５０の形成領域上の薄い有機絶縁膜１０を除去する（図１１）。ＴＦＴ素子５０の形成領域上の有機絶縁膜１０を除去しなければ、ゲート絶縁膜４上に誘電率の低い有機絶縁膜１０が残存し、ゲート容量が低下してＴＦＴ素子５０のオン電流を下げてしまうからである。そのため、ＴＦＴ素子５０の形成領域の有機絶縁膜１０は、アッシングにより完全に除去することが望ましい。

次に、ＩＴＯからなる透明導電膜とＡｌ合金からなる金属膜を連続成膜する。その後、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を塗布し、厚さ約１．５μｍのフォトレジスト２８を形成する。そして、予め準備したフォトマスク２９を用いてフォトレジスト２８の露光を行う。フォトマスク２９には、ゲート電極２、引き出し配線１１、共通電極１２、ゲート端子電極１８のパターンを形成するための遮光膜パターンが形成されている。また、フォトマスク２９には、共通電極１２の形成領域に対応する部分に、半透過性のパターン（ハーフトーンマスク２９ａ）が設けられており、当該領域にはハーフトーンマスク２９ａにより減衰された光によって露光される（図１２）。

フォトマスク２９を用いてフォトレジスト２８の露光を行った後に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む有機アルカリ系の現像液を用いて現像を行う。これにより、図１２に示すように、ゲート電極２、引き出し配線１１、共通電極１２、ゲート端子電極１８に対応する部分以外のフォトマスク２９は除去される。このとき、ハーフトーンマスク２９ａで露光された共通電極１２の形成領域には、未露光領域よりも薄いフォトレジスト２８が残る。本実施の形態では、共通電極１２の形成領域に、膜厚が約０．２μｍの薄いフォトレジスト２８を残存させた。

続いて図１３に示すように、フォトレジスト２８をマスクにして、ＩＴＯ膜とＡｌ合金のウェットエッチングを行う。Ａｌ合金膜を燐酸、硝酸、酢酸の混合液を用いてエッチングを行い、その後ＩＴＯ膜はシュウ酸を用いてエッチングし、所望の形状にパターニングする。それにより、ゲート電極２、引き出し配線１１、共通電極１２、ゲート端子電極１８が形成される。ただし、共通電極１２上の全体にＡｌ合金が残存している。

その後、Ｏ_２アッシングを用いて、全体的にフォトレジスト２８の膜厚を減少させ、共通電極１２の形成領域上の薄いフォトレジスト２８を除去する（図１４）。このとき下層の有機絶縁膜１０が僅かに減少する。そして再び、燐酸、硝酸、酢酸の混合液を用いて、共通電極１２上のＡｌ合金膜をエッチングして除去する。このとき、アッシングによりフォトレジスト２８が後退たことで露出したＡｌ合金もエッチングされる。その後、フォトレジスト２８を除去する（図１５）。

その結果、ゲート電極２、引き出し配線１１、共通電極１２、ゲート端子電極１８が一括して形成される。引き出し配線１１上のＡｌ合金は、金属キャップ膜１３となり、ドレイン電極コンタクトホール３１内で引き出し配線１１上を覆っている。また、共通電極１２上に残存させたＡｌ合金は、金属キャップ膜１４となり、共通配線コンタクトホール３２内で共通電極１２上を覆っている。金属キャップ膜１３および金属キャップ膜１４は、実施の形態１と同様に、画素電極１６のパターニングの際のエッチング液により、引き出し配線１１および共通電極１２が腐食されるのを防止することができる。

その後、プラズマＣＶＤ法によりＳｉＮ膜を成膜することで層間絶縁膜１５を形成し、その層間絶縁膜１５に引き出し配線コンタクトホール３５を開口する。そして、透明導電膜であるＩＴＯ膜をＤＣマグネトロン法で５０〜８０ｎｍ成膜し、パターニングすることで、画素電極１６、ゲート端子パッド２０、ソース端子パッド２１を形成する。画素電極１６は引き出し配線コンタクトホール３５を介して、引き出し配線１１のＡｌ合金と電気的に接続される。

このように、本実施の形態によれば、通常９回の写真製版工程を経て製造する順スタガ型のＴＦＴ素子を備えるＴＦＴアレイ基板を、７回の写真製版工程で製造することが可能となる。

＜実施の形態３＞
実施の形態３では、さらにマスク枚数を低減できるＦＦＳ方式のＴＦＴアレイ基板製造方法を提案する。

実施の形態２のように、半導体層５として低温ポリシリコンやアモルファスシリコン、微結晶シリコン等を用いる場合は、それら材料のバンドギャップが狭いため、バックライト光によってキャリアが光励起される。その結果オフリーク電流が発生し、画像表示の際にクロストークや表示ムラといった問題が発生する。実施の形態２では、この問題を回避するために、半導体層５の下方に遮光膜２４を設けていた。

しかし、半導体層５にバンドギャップの広い酸化物半導体を用いる場合は、そのような問題がないため、遮光膜２４が不要になり、製造工程に必要なマスク枚数を減らすことができる。さらに、酸化物半導体は、高い移動度を有しているので、低消費電力で、高性能なＴＦＴアレイ基板が得られる。

図１６は、実施の形態３に係るＴＦＴアレイ基板の構成を示す平面図である。また、図１７は当該ＴＦＴアレイ基板の断面図であり、図１６に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線およびＺ１−Ｚ２線に対応する断面に対応している。これらの図において、図１および図２に示したものと同様の機能を有する要素には同一符号を付している。

実施の形態３でもＴＦＴ素子５０はトップゲート構造であるため、ゲート配線５１およびゲート電極２は、ソース配線５２、ソース電極７およびドレイン電極８よりも上層に形成される。本実施の形態では、ＴＦＴ素子５０の半導体層５は酸化物半導体を用い、その下方には遮光膜を設けていない。共通配線３は、ソース配線５２と同一層を用いて形成されており、ソース配線５２に並行に延在している。

ゲート電極２は、引き出し配線１１および共通電極１２と同一層で形成された下層２ａと、金属キャップ膜１３および金属キャップ膜１４と同一層で形成された上層２ｂとの二層構造となっている。同様に、ゲート端子電極１８も、引き出し配線１１および共通電極１２と同一層で形成された下層１８ａと、金属キャップ膜１３および金属キャップ膜１４と同一層で形成された上層１８ｂとの二層構造となる。また、共通配線３は、半導体層５と同一層で形成された下層３ａと、ソース電極７およびドレイン電極８と同一層で形成された上層３ｂとの二層構造となる。同様に、ソース端子電極１９も、半導体層５と同一層で形成された下層１９ａと、ソース電極７およびドレイン電極８と同一層で形成された上層１９ａとの二層構造となる。

以下、実施の形態３に係るＴＦＴアレイ基板の製造方法を説明する。

まず、ガラスよりなる透明絶縁性基板１の上に、半導体層５の材料となる酸化物半導体膜４１を形成する。本実施の形態では、Ｉｎ：Ｚｎ：Ｓｎ：Ｏの原子組成比が２：６：２：１３であるＩｎ−Ｚｎ−Ｓｎ−Ｏターゲット［ＩＮ_２Ｏ_３・（ＺｎＯ）_６・（ＳｎＯ_２）_２］を用い、ＤＣマグネトロンスパッタ法によって、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ膜を５０ｎｍ成膜した。このときＡｒガスを用いてスパッタリングすると、通常は、酸素の原子組成比が化学量論組成よりも少なく、酸素イオン欠乏状態（上記の例ではＯの組成比が１３未満）の酸化膜が形成されてしまう。従って、Ａｒガスに酸素ガスを混合させてスパッタリングすることが望ましい。本実施の形態では、Ａｒガスに対して分圧比で５％のＯ_２ガスを添加した混合ガスを用いてスパッタリングを実施した。成膜直後のＩｎ−Ｚｎ−Ｓｎ−Ｏ膜は非晶質構造であり、シュウ酸を含む薬液に可溶性を示す。一方で、ＰＡＮ系薬液では、液温２０℃から４０℃の範囲で５分間浸漬した後でも膜減りはほとんど認められず、エッチング加工をすることは不可能である。

酸化物半導体膜４１の上に、ソース配線５２、ソース電極７およびドレイン電極８の材料である金属膜４２を形成する。本実施の形態では、ＤＣマグネトロンスパッタ法により、ＭｏＮｂ合金とＡｌ−Ｎｉ−Ｎｄ合金とをそれぞれ１００ｎｍずつ重ねた積層構造を成膜した。

次に、図１８に示すように、酸化物半導体膜４１および金属膜４２上に、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を塗布し、厚さ約１．５μｍのフォトレジスト４３を形成する。そして、予め準備したフォトマスク４４を用いてフォトレジスト４３の露光を行う。フォトレジスト４３には、ソース電極７、ドレイン電極８、共通配線３、ソース端子電極１９のパターンを形成するための遮光膜パターンが形成されている。また、フォトマスク４４には、ＴＦＴ素子５０のチャネル領域（ソース電極７の形成領域とドレイン電極８の形成領域の間）に対応する部分に、半透過性のパターン（ハーフトーンマスク４４ａ）が設けられている。

フォトマスク４４を用いてフォトレジスト４３の露光を行った後、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む有機アルカリ系の現像液を用いて現像を行う。これにより、図１９に示すように、ソース電極７、ドレイン電極８、チャネル領域、共通配線３、ソース端子電極１９に対応する部分以外の酸化物半導体膜４１および金属膜４２は除去される。このとき、ハーフトーンマスク４４ａで露光されたチャネル領域に対応する部分では、未露光領域よりも薄くフォトレジスト４３が残る。本実施の形態では、その部分に厚さ約０．２μｍの薄いフォトレジスト４３を残存させた。

次に、Ａｌ合金膜とＭｏＮｂ膜を、ＰＡＮ系エッチング液（燐酸、硝酸、酢酸の混合液）を用いてエッチングを行う。続けて、同一のゲート絶縁膜４３で酸化物半導体膜４１（Ｉｎ−Ｚｎ−Ｓｎ−Ｏ膜）をシュウ酸でエッチングしてパターニングする。これにより、ソース電極７、ドレイン電極８、半導体層５、共通配線３、ソース端子電極１９が形成される。ただしこの時点では、ソース電極７とドレイン電極８とは分離されていない。

その後、Ｏ_２アッシングを用いて、全体的にフォトレジスト４３の膜厚を減少させ、ＴＦＴ素子５０のチャネル領域上のフォトレジスト４３を除去する。そして再び、燐酸、硝酸、酢酸の混合液を用いて、チャネル領域上のＭｏ合金およびＡｌ合金を除去し、ソース電極７とドレイン電極８とを分離する。このとき、アッシングによりレジストが後退したことで露出したＡｌ合金、Ｍｏ合金も除去される。（図２０）。その後、フォトレジスト４３を除去する。

以上により、ソース電極７、ドレイン電極８、半導体層５、共通配線３、ソース端子電極１９を同一層の材料で一括して形成することができる。

次に、プラズマＣＶＤ法を用いて、透明絶縁性基板１の上面全体を覆うようにゲート絶縁膜４としてのシリコン酸化膜を２５０ｎｍの厚さで形成する。酸化物半導体は水素によって還元されやすいので、このとき酸化物半導体層５が還元されて酸素欠乏状態になることが懸念される。半導体層５が酸素欠乏状態になると、導電率が上がり、ＴＦＴ素子５０のオフリーク電流が上昇するという問題が発生する。そのため、ここでは水素が少ないシリコン酸化膜を用いるのがよい。あるいは、酸化ガリウムやアルミナといった金属絶縁膜を用いてもよい。本実施の形態では、２００℃の温度でＳｉＨ_４（シラン）とＮ_２Ｏ（亜酸化窒素）を主成分ガスとしてシリコン酸化膜を形成した。２００℃以下で成膜すると、ＳｉＨ_４分解によって発生する水素ラジカルを、酸化物半導体層５まで熱拡散させないことができる。

この後、酸素と窒素の混合ガス雰囲気中で２５０℃〜３５０℃の温度でアニール処理を行う。アニール処理によってこれまでの製造過程でチャネル層に与えられたプラズマダメージ等を回復させることができる。また、プラズマダメージ以外にも、例えばソース電極７およびドレイン電極８を形成したときに、酸化物半導体層５との界面反応によって還元層（酸素欠乏層）ができてしまう。これは金属が界面において酸化層を形成する際、酸化物半導体中の酸素を奪うことによって発生する。還元層は導電率が高くなりオフリーク電流増大の原因となるが、アニールによって酸素を供給して、欠乏状態を回復させることができる。

次に、感光性の有機絶縁材料を塗布して有機絶縁膜１０を形成し、ドレイン電極コンタクトホール３１、共通配線コンタクトホール３２、ゲート端子コンタクトホール３３、ソース端子コンタクトホール３４を開口すると共に、ＴＦＴ素子５０の形成領域上の有機絶縁膜１０を除去する。その後、ＩＴＯからなる透明導電膜とＡｌ合金からなる金属膜を用いて、引き出し配線１１、ゲート電極２、共通電極１２、ゲート端子電極１８、金属キャップ膜１４を一括して形成する。そして、層間絶縁膜１５および引き出し配線コンタクトホール３５を形成して、画素電極１６を形成する。これら有機絶縁膜１０の形成以降の工程は、実施の形態２と同様であるため、ここでの説明は省略する。

なお、本実施の形態では、層間絶縁膜１５にはＳｉＮ膜を用い、ＴＦＴ素子５０も被覆することが望ましい。ゲート絶縁膜４は酸化シリコン膜であるため、水分（Ｈ２Ｏ）やナトリウム（Ｎａ）やカリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性（遮断性）が弱い。特に酸化物半導体膜はそれら不純物による影響を受けやすい。上層をバリア性に優れるＳｉＮ膜などを設ける事で、特性を安定化させることができる。

このように、本実施の形態によれば、コンタクト抵抗が安定化し、且つ高移動度、低消費電力、高開口率のＦＦＳモードのＴＦＴアレイ基板を、５回の写真製版で製造することが可能となる。

本実施の形態では酸化物半導体膜にＩｎ−Ｚｎ−Ｓｎ−Ｏターゲット［ＩＮ_２Ｏ_３・（ＺｎＯ）_６・（ＳｎＯ_２）_２］を用いたが、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏターゲット［ＩＮ_２Ｏ_３・Ｇａ_２Ｏ_３・（ＺｎＯ）_２］を用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏは一般的に、シュウ酸を含む薬液だけでなく、上記のＰＡＮ系薬液に対しても可溶である。その場合はソース・ドレイン電極にＡｌ合金を単層で用いて、有機アルカリ系の薬液でエッチングするとよい。例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む有機アルカリ系の現像液でも、Ａｌ合金をエッチングすることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏはアルカリ系の薬液に対して耐性があるため、選択的にエッチングすることができる。

また上記組成のものにＨｆ（ハフニウム）やＺｒ（ジルコニウム）等を添加し、バンドギャップを高めた酸化物半導体を用いてもよい。バンドギャップが大きくなると、光によるキャリア発生がさらに抑制され、ＴＦＴのオフリーク電流が下がる。よって表示ムラやクロストークといった問題に対するマージンが得られる。

また本実施の形態ではソース電極、ドレイン電極、チャネル領域、共通配線３、ソース端子電極を一括して形成した後、ゲート絶縁膜４を形成しているが、ゲート絶縁膜４を形成する前に、大気圧プラズマ処理や、Ｎ_２Ｏ、Ｏ_２といった酸素系ガスによるプラズマ処理を行ってもよい。ソース電極７およびドレイン電極８形成時の還元層（酸素欠乏層）を、より効果的に修復できる。この処理のプラズマダメージはその後のアニール処理によって回復が可能であるので問題ない。

＜変形例＞
実施の形態２（図６）および実施の形態３（図１６）では、共通電極１２が各画素単位で分離されていたが、隣接する画素間で繋げてもよい。図２１は、隣接する画素の共通電極１２を電気的に接続させた変形例を示す平面図である。また図２２は、図２１に示すＷ１−Ｗ２線に沿った断面図である。

図２１では、共通電極１２が、ソース配線５２および共通配線３を跨ぐように形成されている。つまり、ゲート配線５１の延在方向に隣接する各画素の共通電極１２が一体的に形成されている。例えば共通配線コンタクトホール３２内に異物などがあり、共通電極１２と共通配線３が電気的に接続されなかったとしても、隣接画素の共通電極１２から共通電位が供給されるので、画素単位の表示不良を無くすことができる。

また図２１においては、ゲート配線５１を乗り越えるように、隣接する画素の共通電極１２間同士を接続するブリッジ配線３０を形成している。ブリッジ配線３０は、画素電極１６と同一層を用いて形成している。

ブリッジ配線３０は、層間絶縁膜１５に形成されたコンタクトホール３６を通して隣接する２つの画素の共通電極１２に接続する。これにより、ソース配線５２の延在方向に隣接する画素の共通電極１２からも電位の供給が可能になり、より効果がある。特に表示装置が大型化すると、表示エリア外の電源から供給される電位は、表示エリア中央に近い位置ほど電圧降下が発生しやすい。本変形例を用いることで、共通電位を表示エリア内で均一に供給することが可能となり、表示ムラを軽減することが可能となる。

また図２２のように、コンタクトホール３６の形成箇所においても、共通電極１２上に金属キャップ層４５を配置することが望ましい。それにより、コンタクトホール３６の形成の際に、その底部の縁にノッチが形成されることを防止できる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 透明絶縁性基板、２ ゲート電極、３ 共通配線、４ ゲート絶縁膜、５ 半導体層、６ オーミックコンタクト層、７ ソース電極、８ ドレイン電極、９ 保護絶縁膜、１０ 有機絶縁膜、１１ 引き出し配線、１２ 共通電極、１３，１４ 金属キャップ膜、１５ 層間絶縁膜、１６ 画素電極、１８ ゲート端子電極、１９ ソース端子電極、２０ ゲート端子パッド、２１ ソース端子パッド、２４ 遮光膜、２５ 画素電極、２６ 櫛歯電極、２７，２９，４４ フォトマスク、２７ａ，２９ａ，４４ａ ハーフトーンマスク、２８，４３ フォトレジスト、３０ ブリッジ配線、３１ ドレイン電極コンタクトホール、３２ 共通配線コンタクトホール、３３ ゲート端子コンタクトホール、３４ ソース端子コンタクトホール、３５ 引き出し配線コンタクトホール、３６ コンタクトホール、４１ 酸化物半導体膜、４２ 金属膜、４５ 金属キャップ層、５０ ＴＦＴ素子、５１ ゲート配線、５２ ソース配線。

Claims (6)

1. ＴＦＴ素子と、
   共通電位が供給される共通配線と、
   感光性の有機樹脂材料を用いて形成され、前記ＴＦＴ素子のドレイン電極および共通配線を覆う有機絶縁膜と、
   前記有機絶縁膜内に形成され、前記ドレイン電極に達する第１コンタクトホールと、
   前記有機絶縁膜内に形成され、前記共通配線に達する第２コンタクトホールと、
   前記有機絶縁膜上に延在する第１電極および引き出し配線と、
   前記第１電極の上方に層間絶縁膜を介して延在し、前記層間絶縁膜に形成された第３コンタクトホールを通して前記引き出し配線に接続した第２電極とを備え、
   前記第１電極および前記引き出し配線の一方は、前記第１コンタクトホールを通して前記ドレイン電極に接続し、
   前記第１電極および前記引き出し配線の他方は、前記第２コンタクトホールを通して前記共通配線に接続し、
   前記第１コンタクトホールおよび前記第２コンタクトホール内において、前記第１電極および前記引き出し配線の上に金属キャップ膜が形成されている
   ことを特徴とするＴＦＴアレイ基板。
2. 前記引き出し配線上の前記金属キャップ膜は、
   前記第３コンタクトホールの底部にも形成されている
   請求項１記載のＴＦＴアレイ基板。
3. 前記第３コンタクトホールの底部の前記金属キャップ膜は、前記第３コンタクトホールの底部の内径よりも小さい開口を有している
   請求項２記載のＴＦＴアレイ基板。
4. （ａ）基板上に遮光膜および共通配線を形成する工程と、
   （ｂ）前記遮光膜および共通配線を覆う絶縁膜を形成する工程と、
   （ｃ）前記遮光膜の上方にＴＦＴ素子の半導体層を形成し、前記半導体層上に前記ＴＦＴ素子のソース電極およびドレイン電極を形成する工程と、
   （ｄ）前記工程（ｃ）の後に、前記基板の上面全体に感光性の有機樹脂材料を塗布し、ハーフトーン法で露光して現像することで、前記ドレイン電極上および前記共通配線上の前記有機樹脂材料を除去すると共に、前記ＴＦＴ素子の形成領域上に薄い有機樹脂材料を形成する工程と、
   （ｅ）前記有機樹脂材料をマスクにして、前記ドレイン電極上および共通配線上の前記絶縁膜を除去してコンタクトホールを形成する工程と、
   （ｆ）アッシングにより前記有機樹脂材料を薄くすることで前記薄い有機樹脂材料を除去した後、前記有機樹脂材料上に透明導電膜および金属膜を順番に成膜する工程と、
   （ｇ）前記金属膜上にフォトレジストを塗布し、ハーフトーン法で露光して現像することで、前記ＴＦＴ素子のゲート電極、引き出し配線および画素電極のパターンを有するレジストを形成すると共に、前記コンタクトホール内を除く前記画素電極の領域に薄いレジストを形成する工程と、
   （ｈ）前記レジストをマスクにして前記金属膜および前記透明導電膜をエッチングすることで前記ゲート電極、引き出し配線、画素電極を同時に形成する工程と、
   （ｉ）アッシングにより前記レジストを薄くして前記薄いレジストを除去した後、前記金属膜をエッチングすることで、前記コンタクトホール内を除く前記画素電極上の前記金属膜を除去する工程と、を備える
   ことを特徴とするＴＦＴアレイ基板の製造方法。
5. （ａ）基板上に、酸化物半導体および第１金属膜を順番に形成する工程と
   （ｂ）前記第１金属膜上にフォトレジストを塗布し、ハーフトーン法で露光して現像することで、ＴＦＴ素子のソース電極およびドレイン電極、共通配線のパターンのレジストを形成しつつ、ＴＦＴ素子のチャネル領域に対応する領域上に薄いレジストを形成する工程と、
   （ｃ）前記レジストをマスクにして前記第１金属膜および酸化物半導体をエッチングすることで、前記ソース電極、前記ドレイン電極および前記共通配線を同時に形成する工程と、
   （ｄ）アッシングで前記レジストを薄くすることで前記薄いレジストを除去した後、前記レジストとマスクにして前記第１金属膜をエッチングすることにより、前記ＴＦＴ素子のチャネル領域上の第１金属膜を除去する工程と、を備える
   ことを特徴とするＴＦＴアレイ基板の製造方法。
6. （ｅ）前記工程（ｄ）の後に、前記基板の上面全体に感光性の有機樹脂材料を塗布し、ハーフトーン法で露光して現像することで、前記ドレイン電極上および前記共通配線上の前記有機樹脂材料を除去すると共に、前記ＴＦＴ素子の形成領域上に薄い有機樹脂材料を形成する工程と、
   （ｆ）前記有機樹脂材料をマスクにして、前記ドレイン電極上および共通配線上の前記絶縁膜を除去してコンタクトホールを形成する工程と、
   （ｇ）アッシングにより前記有機樹脂材料を薄くすることで前記薄い有機樹脂材料を除去した後、前記有機樹脂材料上に透明導電膜および第２金属膜を順番に成膜する工程と、
   （ｈ）前記第２金属膜上にフォトレジストを塗布し、ハーフトーン法で露光して現像することで、前記ＴＦＴ素子のゲート電極、引き出し配線および画素電極のパターンを有するレジストを形成すると共に、前記コンタクトホール内を除く前記画素電極の領域に薄いレジストを形成する工程と、
   （ｉ）前記レジストをマスクにして前記第２金属膜および前記透明導電膜をエッチングすることで前記ゲート電極、引き出し配線、画素電極を同時に形成する工程と、
   （ｊ）アッシングにより前記レジストを薄くして前記薄いレジストを除去した後、前記第２金属膜をエッチングすることで、前記コンタクトホール内を除く前記画素電極上の前記第２金属膜を除去する工程と、をさらに備える
   請求項５記載のＴＦＴアレイ基板の製造方法。

Images