JP2001343670A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001343670A JP2001343670A JP2000166201A JP2000166201A JP2001343670A JP 2001343670 A JP2001343670 A JP 2001343670A JP 2000166201 A JP2000166201 A JP 2000166201A JP 2000166201 A JP2000166201 A JP 2000166201A JP 2001343670 A JP2001343670 A JP 2001343670A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- film transistor
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 71
- 239000010408 film Substances 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 description 62
- 238000000034 method Methods 0.000 description 21
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 19
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 19
- 229910004444 SUB1 Inorganic materials 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 製造工数を低減する。
【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の各画素領域に、ゲート信号線か
らの走査信号によって駆動される薄膜トランジスタと、
この薄膜トランジスタを介してドレイン信号線からの映
像信号が供給される画素電極と、この画素電極と保持容
量電極との間に形成される容量素子とを備え、該容量素
子は、該基板側から前記薄膜トランジスタの半導体層と
同層の半導体層、前記薄膜トランジスタのゲート絶縁膜
と同層の第１絶縁膜、前記保持容量電極、第２絶縁膜、
金属層が順次積層され、前記半導体層および金属層は互
いに接続されて構成され、前記金属層は画素領域の一部
を占有する反射板として構成されている。
ち一方の基板の液晶側の各画素領域に、ゲート信号線か
らの走査信号によって駆動される薄膜トランジスタと、
この薄膜トランジスタを介してドレイン信号線からの映
像信号が供給される画素電極と、この画素電極と保持容
量電極との間に形成される容量素子とを備え、該容量素
子は、該基板側から前記薄膜トランジスタの半導体層と
同層の半導体層、前記薄膜トランジスタのゲート絶縁膜
と同層の第１絶縁膜、前記保持容量電極、第２絶縁膜、
金属層が順次積層され、前記半導体層および金属層は互
いに接続されて構成され、前記金属層は画素領域の一部
を占有する反射板として構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、いわゆる部分透過型と称される液晶表示装置に関す
る。
り、いわゆる部分透過型と称される液晶表示装置に関す
る。
【０００２】
【従来の技術】いわゆる部分透過型と称される液晶表示
装置は、たとえば携帯電話用の小型液晶表示装置として
用いられており、必要に応じて太陽の反射光あるいは内
蔵するバックライトの光によって表示面の映像を認識で
きるようになっている。
装置は、たとえば携帯電話用の小型液晶表示装置として
用いられており、必要に応じて太陽の反射光あるいは内
蔵するバックライトの光によって表示面の映像を認識で
きるようになっている。
【０００３】すなわち、液晶を介して対向配置される各
透明基板のうち、その一方の透明基板の液晶側の面に
は、ｙ方向に延在されｘ方向に並設されるゲート信号線
とｘ方向に延在されｙ方向に並設されるドレイン信号線
とで囲まれた領域を画素領域とし、これら各画素領域に
は一方のゲート信号線からの走査信号の供給により駆動
される薄膜トランジスタと、この薄膜トランジスタを介
して一方のドレイン信号線からの映像信号が供給される
画素電極とが形成されている。
透明基板のうち、その一方の透明基板の液晶側の面に
は、ｙ方向に延在されｘ方向に並設されるゲート信号線
とｘ方向に延在されｙ方向に並設されるドレイン信号線
とで囲まれた領域を画素領域とし、これら各画素領域に
は一方のゲート信号線からの走査信号の供給により駆動
される薄膜トランジスタと、この薄膜トランジスタを介
して一方のドレイン信号線からの映像信号が供給される
画素電極とが形成されている。
【０００４】この画素電極はたとえばＩＴＯ（Indium-T
in-Oxide）のような透明電極からなり、他方の透明基板
の液晶側の面にて、各画素領域に共通に形成された透明
電極からなる対向電極との間に電界を発生せしめ、その
電界によって画素領域内の液晶の光透過率を制御するよ
うになっている。
in-Oxide）のような透明電極からなり、他方の透明基板
の液晶側の面にて、各画素領域に共通に形成された透明
電極からなる対向電極との間に電界を発生せしめ、その
電界によって画素領域内の液晶の光透過率を制御するよ
うになっている。
【０００５】そして、この各画素領域のそれぞれにおい
て、その約半分の領域にたとえば金属層からなる反射板
を形成することにより、その反射板が形成された部分に
おいて反射型の表示を行い得る機能を、該反射板が形成
されていない部分において透過型の表示を行い得る機能
を持たせるようにしている。
て、その約半分の領域にたとえば金属層からなる反射板
を形成することにより、その反射板が形成された部分に
おいて反射型の表示を行い得る機能を、該反射板が形成
されていない部分において透過型の表示を行い得る機能
を持たせるようにしている。
【０００６】この種の液晶表示装置の構成は、たとえば
特開平１１−１０１９９２号公報、あるいは特開平１１
−２４２２２６号公報に詳述されている。
特開平１１−１０１９９２号公報、あるいは特開平１１
−２４２２２６号公報に詳述されている。
【０００７】
【発明が解決しようとする課題】しかし、このような構
成の液晶表示装置は構造が複雑となり、製造工数が多く
なることから、コストが高くなってしまうことが指摘さ
れていた。本発明は、このような事情に基づいてなされ
たもので、その目的は製造工程の低減を図ることのでき
る液晶表示装置、およびその製造方法を提供することに
ある。
成の液晶表示装置は構造が複雑となり、製造工数が多く
なることから、コストが高くなってしまうことが指摘さ
れていた。本発明は、このような事情に基づいてなされ
たもので、その目的は製造工程の低減を図ることのでき
る液晶表示装置、およびその製造方法を提供することに
ある。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、基本的には、液晶を介して対向配置される各基
板のうち一方の基板の液晶側の各画素領域に、ゲート信
号線からの走査信号によって駆動される薄膜トランジス
タと、この薄膜トランジスタを介してドレイン信号線か
らの映像信号が供給される画素電極と、この画素電極と
保持容量電極との間に形成される容量素子とを備え、該
容量素子は、該基板側から前記薄膜トランジスタの半導
体層と同層の半導体層、前記薄膜トランジスタのゲート
絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２絶
縁膜、金属層が順次積層され、前記半導体層および金属
層は互いに接続されて構成され、前記金属層は画素領域
の一部を占有する反射板として構成されているととも
に、この金属層をも覆って画素領域に形成された第３絶
縁膜の上方に形成された画素電極と接続されていること
を特徴とするものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。すなわち、本発明による液晶表示
装置は、基本的には、液晶を介して対向配置される各基
板のうち一方の基板の液晶側の各画素領域に、ゲート信
号線からの走査信号によって駆動される薄膜トランジス
タと、この薄膜トランジスタを介してドレイン信号線か
らの映像信号が供給される画素電極と、この画素電極と
保持容量電極との間に形成される容量素子とを備え、該
容量素子は、該基板側から前記薄膜トランジスタの半導
体層と同層の半導体層、前記薄膜トランジスタのゲート
絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２絶
縁膜、金属層が順次積層され、前記半導体層および金属
層は互いに接続されて構成され、前記金属層は画素領域
の一部を占有する反射板として構成されているととも
に、この金属層をも覆って画素領域に形成された第３絶
縁膜の上方に形成された画素電極と接続されていること
を特徴とするものである。
【０００９】このように構成された液晶表示装置は、反
射板は容量素子の一つの電極を兼ねた構成となってい
る。このことは、容量素子の一つの電極を形成した際に
反射板が形成されることになり、製造工数の増加の低減
を図ることができることを意味する。
射板は容量素子の一つの電極を兼ねた構成となってい
る。このことは、容量素子の一つの電極を形成した際に
反射板が形成されることになり、製造工数の増加の低減
を図ることができることを意味する。
【００１０】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。 《全体構成》図３は、本発明による液晶表示装置の一実
施例を示す等価回路図である。同図は回路図ではある
が、実際の幾何学的配置に対応して描かれている。
の実施例を図面を用いて説明する。 《全体構成》図３は、本発明による液晶表示装置の一実
施例を示す等価回路図である。同図は回路図ではある
が、実際の幾何学的配置に対応して描かれている。
【００１１】同図において、透明基板ＳＵＢ１がある。
この透明基板ＳＵＢ１は液晶を介して他の透明基板（図
示せず）と対向配置されるようになっている。
この透明基板ＳＵＢ１は液晶を介して他の透明基板（図
示せず）と対向配置されるようになっている。
【００１２】この透明基板ＳＵＢ１の液晶側の面の周辺
を除く中央部には、図中ｘ方向に延在しｙ方向に並設さ
れるゲート信号線ＧＬ、およびｙ方向に延在しｘ方向に
並設されるドレイン信号線ＤＬが形成され、これら各信
号線で囲まれた領域によって画素領域が形成されてい
る。
を除く中央部には、図中ｘ方向に延在しｙ方向に並設さ
れるゲート信号線ＧＬ、およびｙ方向に延在しｘ方向に
並設されるドレイン信号線ＤＬが形成され、これら各信
号線で囲まれた領域によって画素領域が形成されてい
る。
【００１３】この画素領域はマトリクス状に複数配置さ
れて表示領域１３を構成するようになっている。
れて表示領域１３を構成するようになっている。
【００１４】そして、ゲート信号線ＧＬとこれに隣接す
る他のゲート信号線ＧＬとの間にはｘ方向に延在する保
持容量電極配線ＣＬが延在して形成され、この保持容量
電極配線ＣＬは各画素領域において後述する容量素子Ｃ
ａｄｄの一方の容量保持電極ＣＴを構成するようになっ
ている。
る他のゲート信号線ＧＬとの間にはｘ方向に延在する保
持容量電極配線ＣＬが延在して形成され、この保持容量
電極配線ＣＬは各画素領域において後述する容量素子Ｃ
ａｄｄの一方の容量保持電極ＣＴを構成するようになっ
ている。
【００１５】各画素領域には、一方のゲート信号線ＧＬ
からの走査信号の供給によって駆動される薄膜トランジ
スタＴＦＴと、この薄膜トランジスタＴＦＴを介して一
方のドレイン信号線ＤＬからの映像信号が供給される透
明の画素電極ＰＩＸとを備え、また、この画素電極ＰＩ
Ｘと前記保持容量電極配線ＣＬとの間には保持容量素子
Ｃａｄｄが形成されている。
からの走査信号の供給によって駆動される薄膜トランジ
スタＴＦＴと、この薄膜トランジスタＴＦＴを介して一
方のドレイン信号線ＤＬからの映像信号が供給される透
明の画素電極ＰＩＸとを備え、また、この画素電極ＰＩ
Ｘと前記保持容量電極配線ＣＬとの間には保持容量素子
Ｃａｄｄが形成されている。
【００１６】前記各ゲート信号線ＧＬは、その両端（図
中左および右側）において、透明基板ＳＵＢ１に搭載さ
れた半導体集積回路からなるゲート信号線駆動回路１５
に接続され、このゲート信号線駆動回路１５から出力さ
れる走査信号が順次供給されるようになっている。
中左および右側）において、透明基板ＳＵＢ１に搭載さ
れた半導体集積回路からなるゲート信号線駆動回路１５
に接続され、このゲート信号線駆動回路１５から出力さ
れる走査信号が順次供給されるようになっている。
【００１７】また、前記各ドレイン信号線ＤＬは、その
一端（図中下側）において、透明基板ＳＵＢ１に搭載さ
れた半導体集積回路からなるドレイン信号線駆動回路１
４に接続され、前記走査信号の供給のタイミングに合わ
せて映像信号が供給されるようになっている。
一端（図中下側）において、透明基板ＳＵＢ１に搭載さ
れた半導体集積回路からなるドレイン信号線駆動回路１
４に接続され、前記走査信号の供給のタイミングに合わ
せて映像信号が供給されるようになっている。
【００１８】さらに、前記保持容量電極配線ＣＬは、そ
の一端（図中左側）において、端子Ｖｃｏｍに接続され
るようになっている。
の一端（図中左側）において、端子Ｖｃｏｍに接続され
るようになっている。
【００１９】この端子Ｖｃｏｍは、透明基板ＳＵＢ１の
周辺に形成された入力端子１８、１９、１００と並設さ
れて形成され、透明基板ＳＵＢ１と対向配置される他の
透明基板の液晶側の面にて各画素領域に共通な透明の対
向電極（図示せず）と同じ電位に保持されるようになっ
ている。
周辺に形成された入力端子１８、１９、１００と並設さ
れて形成され、透明基板ＳＵＢ１と対向配置される他の
透明基板の液晶側の面にて各画素領域に共通な透明の対
向電極（図示せず）と同じ電位に保持されるようになっ
ている。
【００２０】なお、図中において、符号１６はドレイン
信号線ＤＬを充電するプリチャージ回路、符号１７は入
力端子１９、１００に入力されるデジタル信号（コント
ロール信号）をゲート信号線駆動回路１５およびドレイ
ン信号線駆動回路１４を動かすのに充分な電圧にするレ
ベルシフト回路である。
信号線ＤＬを充電するプリチャージ回路、符号１７は入
力端子１９、１００に入力されるデジタル信号（コント
ロール信号）をゲート信号線駆動回路１５およびドレイ
ン信号線駆動回路１４を動かすのに充分な電圧にするレ
ベルシフト回路である。
【００２１】《画素構成》図２は本発明による液晶表示
装置の画素領域の一実施例を示す平面図であり、そのI
−I線における断面を図１に示している。図２は、図３
に示した表示領域１３を構成する各画素領域のうち一の
画素領域の構成を示したもので、このため、この一の画
素領域の左右上下方向の各画素領域においても同様の構
成となっている。
装置の画素領域の一実施例を示す平面図であり、そのI
−I線における断面を図１に示している。図２は、図３
に示した表示領域１３を構成する各画素領域のうち一の
画素領域の構成を示したもので、このため、この一の画
素領域の左右上下方向の各画素領域においても同様の構
成となっている。
【００２２】図１および図２において、まず、透明基板
ＳＵＢ１の液晶側の面にはＳｉＯ2又はＳｉＮの単層あ
るいは積層膜からなる下地層ＳＩＯが形成されている。
この下地層ＳＩＯは透明基板ＳＵＢ１に含まれるイオン
性不純物が後述の薄膜トランジスタＴＦＴに影響を及ぼ
すのを回避するために形成されている。
ＳＵＢ１の液晶側の面にはＳｉＯ2又はＳｉＮの単層あ
るいは積層膜からなる下地層ＳＩＯが形成されている。
この下地層ＳＩＯは透明基板ＳＵＢ１に含まれるイオン
性不純物が後述の薄膜トランジスタＴＦＴに影響を及ぼ
すのを回避するために形成されている。
【００２３】そして、この下地層ＳＩＯの表面には、た
とえばポリシリコン層からなる半導体層ＡＳが形成され
ている。この半導体層ＡＳはたとえばプラズマＣＶＤ装
置によって成膜したアモルファスＳｉ膜をエキシマレー
ザによって多結晶化したものである。
とえばポリシリコン層からなる半導体層ＡＳが形成され
ている。この半導体層ＡＳはたとえばプラズマＣＶＤ装
置によって成膜したアモルファスＳｉ膜をエキシマレー
ザによって多結晶化したものである。
【００２４】この半導体層ＡＳは、後述するゲート信号
線ＧＬに隣接して形成される帯状の部分とこの部分に一
体となって画素領域のほぼ半分（図中上側）を占める矩
形状の部分とに形成されている。
線ＧＬに隣接して形成される帯状の部分とこの部分に一
体となって画素領域のほぼ半分（図中上側）を占める矩
形状の部分とに形成されている。
【００２５】帯状の部分の半導体層ＡＳは後述する薄膜
トランジスタＴＦＴの半導体層として形成され、矩形状
の部分の半導体層ＡＳは後述する容量素子Ｃａｄｄの一
対の電極のうち一方の電極として形成されるようになっ
ている。
トランジスタＴＦＴの半導体層として形成され、矩形状
の部分の半導体層ＡＳは後述する容量素子Ｃａｄｄの一
対の電極のうち一方の電極として形成されるようになっ
ている。
【００２６】そして、このように半導体層ＡＳが形成さ
れた透明基板ＳＵＢ１の表面には、該半導体層ＡＳをも
覆ってたとえばＳｉＯ2あるいはＳｉＮからなる第１絶
縁膜ＧＩが形成されている。
れた透明基板ＳＵＢ１の表面には、該半導体層ＡＳをも
覆ってたとえばＳｉＯ2あるいはＳｉＮからなる第１絶
縁膜ＧＩが形成されている。
【００２７】この第１絶縁膜ＧＩは前記薄膜トランジス
タＴＦＴのゲート絶縁膜として機能するとともに、後述
するゲート信号線ＧＬとドレイン信号線ＤＬの層間絶縁
膜の一つ、および後述する容量素子Ｃａｄｄの誘電体膜
の一つとして機能するようになっている。
タＴＦＴのゲート絶縁膜として機能するとともに、後述
するゲート信号線ＧＬとドレイン信号線ＤＬの層間絶縁
膜の一つ、および後述する容量素子Ｃａｄｄの誘電体膜
の一つとして機能するようになっている。
【００２８】そして、第１絶縁膜ＧＩの上面には、図中
ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが
形成され、このゲート信号線ＧＬは後述するドレイン信
号線ＤＬとともに矩形状の画素領域を画するようになっ
ている。
ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが
形成され、このゲート信号線ＧＬは後述するドレイン信
号線ＤＬとともに矩形状の画素領域を画するようになっ
ている。
【００２９】なお、このゲート信号線ＧＬは耐熱性を有
する導電膜であればよく、たとえばＡｌ、Ｃｒ、Ｔａ、
ＴｉＷ等が選択される。この実施例ではゲート信号線Ｇ
ＬとしてＴｉＷが用いられている。
する導電膜であればよく、たとえばＡｌ、Ｃｒ、Ｔａ、
ＴｉＷ等が選択される。この実施例ではゲート信号線Ｇ
ＬとしてＴｉＷが用いられている。
【００３０】このゲート信号線ＧＬはその一部が画素領
域内に延在され、前記帯状の半導体層ＡＳに交差するよ
うにして重畳されている。このゲート信号線ＧＬの延在
部ＧＬは薄膜トランジスタＴＦＴのゲート電極ＧＴとし
て形成されている。
域内に延在され、前記帯状の半導体層ＡＳに交差するよ
うにして重畳されている。このゲート信号線ＧＬの延在
部ＧＬは薄膜トランジスタＴＦＴのゲート電極ＧＴとし
て形成されている。
【００３１】なお、このゲート信号線ＧＬの形成後は、
第１絶縁膜ＧＩを介して不純物のイオン打ち込みをし、
前記半導体層ＡＳにおいて前記ゲート電極ＧＴの直下を
除く領域を導電化させることによって、薄膜トランジス
タＴＦＴのソース領域およびドレイン領域が形成される
とともに、前記容量素子Ｃａｄｄの一対の電極のうち一
方の電極が形成されるようになっている。
第１絶縁膜ＧＩを介して不純物のイオン打ち込みをし、
前記半導体層ＡＳにおいて前記ゲート電極ＧＴの直下を
除く領域を導電化させることによって、薄膜トランジス
タＴＦＴのソース領域およびドレイン領域が形成される
とともに、前記容量素子Ｃａｄｄの一対の電極のうち一
方の電極が形成されるようになっている。
【００３２】また、画素領域の中央における第１絶縁膜
ＧＩの上面には図中ｘ方向に延在する保持容量電極配線
ＣＬが形成され、この保持容量電極配線ＣＬは画素領域
の図中上側の領域に延在する保持容量電極ＣＴと一体に
形成されるようになっている。この保持容量電極配線Ｃ
Ｌ（保持容量電極ＣＴ）はゲート信号線ＧＬと同層でか
つ同一の材料で形成されている。
ＧＩの上面には図中ｘ方向に延在する保持容量電極配線
ＣＬが形成され、この保持容量電極配線ＣＬは画素領域
の図中上側の領域に延在する保持容量電極ＣＴと一体に
形成されるようになっている。この保持容量電極配線Ｃ
Ｌ（保持容量電極ＣＴ）はゲート信号線ＧＬと同層でか
つ同一の材料で形成されている。
【００３３】前記ゲート信号線ＧＬおよび保持容量電極
配線ＣＬ（保持容量電極ＣＴ）をも覆って前記第１絶縁
膜ＧＩの上面には第２絶縁膜ＩＮがたとえばＳｉＯ2あ
るいはＳｉＮによって形成されている。
配線ＣＬ（保持容量電極ＣＴ）をも覆って前記第１絶縁
膜ＧＩの上面には第２絶縁膜ＩＮがたとえばＳｉＯ2あ
るいはＳｉＮによって形成されている。
【００３４】さらに、この第２絶縁膜ＩＮの上面には、
画素領域のほぼ半分の領域（図中上側の領域）を占める
ようにしてたとえばアルミニュウム（Ａｌ）からなる金
属膜１０が形成されている。
画素領域のほぼ半分の領域（図中上側の領域）を占める
ようにしてたとえばアルミニュウム（Ａｌ）からなる金
属膜１０が形成されている。
【００３５】この金属膜１０は前記薄膜トランジスタＴ
ＦＴに近接する部分において、前記第２絶縁膜ＩＮおよ
び第１絶縁膜ＧＩに形成されたコンタクトホールＣＨ1
を通して前記半導体層ＡＳと接続されている。
ＦＴに近接する部分において、前記第２絶縁膜ＩＮおよ
び第１絶縁膜ＧＩに形成されたコンタクトホールＣＨ1
を通して前記半導体層ＡＳと接続されている。
【００３６】金属膜１０と接続される半導体層ＡＳは薄
膜トランジスタＴＦＴのソース領域に相当する部分とな
っており、これに対して該薄膜トランジスタＴＦＴのド
レイン領域は前記ゲート電極ＧＴと重畳される部分を間
にして反対側の半導体層ＡＳの領域でコンタクトホール
ＣＨ2を通して後述するドレイン信号線ＤＬに接続され
るようになっている。
膜トランジスタＴＦＴのソース領域に相当する部分とな
っており、これに対して該薄膜トランジスタＴＦＴのド
レイン領域は前記ゲート電極ＧＴと重畳される部分を間
にして反対側の半導体層ＡＳの領域でコンタクトホール
ＣＨ2を通して後述するドレイン信号線ＤＬに接続され
るようになっている。
【００３７】また、この金属膜１０は前記保持容量電極
ＣＴに重畳するようにして画素のほぼ中央部にまで延在
されている。
ＣＴに重畳するようにして画素のほぼ中央部にまで延在
されている。
【００３８】すなわち、この金属膜１０は反射型の画素
領域を形成するための反射板を構成するとともに、前記
容量素子Ｃａｄｄの他方の電極をも構成するようになっ
ている。
領域を形成するための反射板を構成するとともに、前記
容量素子Ｃａｄｄの他方の電極をも構成するようになっ
ている。
【００３９】容量素子Ｃａｄｄは、薄膜トランジスタＴ
ＦＴのソース領域と保持容量電極ＣＴとの間に、該保持
容量電極ＣＴを一方の電極、矩形状の半導体層ＡＳを他
方の電極、第１絶縁膜ＧＩを誘電体膜とする第１の容量
素子と、該保持容量電極ＣＴを一方の電極、金属膜１０
を他方の電極、第２絶縁膜ＩＮを誘電体膜とする第２の
容量素子とが並列に接続された２段構成の容量素子を構
成している（図１参照）。
ＦＴのソース領域と保持容量電極ＣＴとの間に、該保持
容量電極ＣＴを一方の電極、矩形状の半導体層ＡＳを他
方の電極、第１絶縁膜ＧＩを誘電体膜とする第１の容量
素子と、該保持容量電極ＣＴを一方の電極、金属膜１０
を他方の電極、第２絶縁膜ＩＮを誘電体膜とする第２の
容量素子とが並列に接続された２段構成の容量素子を構
成している（図１参照）。
【００４０】また、第２絶縁層ＩＮの上面には、図中ｙ
方向に延在しｘ方向に並設されるドレイン信号線ＤＬが
形成されている。このドレイン信号線ＤＬは前述したゲ
ート信号線ＧＬとで画素領域を画するようになってい
る。
方向に延在しｘ方向に並設されるドレイン信号線ＤＬが
形成されている。このドレイン信号線ＤＬは前述したゲ
ート信号線ＧＬとで画素領域を画するようになってい
る。
【００４１】ドレイン信号線ＤＬは、たとえばアルミニ
ュウム、ＴｉＷを下地層としたアルミニュウム、ＭｏＳ
ｉを下地層としたアルミニュウムが用いられている。ア
ルミニュウムがポリシリコン層と直接に接触するとたと
えば４００℃以上のプロセス温度では導通不良を生ずる
場合があることから、上述のような下地層を形成するこ
とが有効となる。
ュウム、ＴｉＷを下地層としたアルミニュウム、ＭｏＳ
ｉを下地層としたアルミニュウムが用いられている。ア
ルミニュウムがポリシリコン層と直接に接触するとたと
えば４００℃以上のプロセス温度では導通不良を生ずる
場合があることから、上述のような下地層を形成するこ
とが有効となる。
【００４２】このドレイン信号線ＤＬはその一部が第２
絶縁膜ＩＮおよび第１絶縁膜ＧＩに形成されたコンタク
トホールＣＨ2を通して前記薄膜トランジスタＴＦＴの
ドレイン領域（ドレイン信号線ＤＬと接続される側をド
レイン領域とこの明細書では定義する）に接続されてい
る。
絶縁膜ＩＮおよび第１絶縁膜ＧＩに形成されたコンタク
トホールＣＨ2を通して前記薄膜トランジスタＴＦＴの
ドレイン領域（ドレイン信号線ＤＬと接続される側をド
レイン領域とこの明細書では定義する）に接続されてい
る。
【００４３】そして、このドイレン信号線ＤＬおよび前
記金属膜１０をも覆って第２絶縁膜ＩＮの上面には第３
絶縁膜ＰＳＶが形成されている。この第３絶縁膜ＰＳＶ
はたとえばＳｉＯ2あるいはＳｉＮにより形成されてい
る。しかし、有機膜を塗布等によって形成するようにし
てもよい。塗布等により形成する有機膜の場合、その表
面を平坦化でき、液晶の配向を良好な状態とすることが
できる。
記金属膜１０をも覆って第２絶縁膜ＩＮの上面には第３
絶縁膜ＰＳＶが形成されている。この第３絶縁膜ＰＳＶ
はたとえばＳｉＯ2あるいはＳｉＮにより形成されてい
る。しかし、有機膜を塗布等によって形成するようにし
てもよい。塗布等により形成する有機膜の場合、その表
面を平坦化でき、液晶の配向を良好な状態とすることが
できる。
【００４４】この第３絶縁膜ＰＳＶの上面にはたとえば
ＩＴＯ（Indium-Tin-Oxide）膜からなる画素電極ＰＩＸ
が形成されている。
ＩＴＯ（Indium-Tin-Oxide）膜からなる画素電極ＰＩＸ
が形成されている。
【００４５】この場合、前記第３絶縁膜ＰＳＶが有機膜
で形成されている場合、その膜に発生するピンホールの
発生を大幅に抑制できるので、ＩＴＯ膜の画素電極ＰＩ
Ｘの形成のためのパターニングの際の前記金属膜１０へ
のダメージを防止することができる効果を奏する。
で形成されている場合、その膜に発生するピンホールの
発生を大幅に抑制できるので、ＩＴＯ膜の画素電極ＰＩ
Ｘの形成のためのパターニングの際の前記金属膜１０へ
のダメージを防止することができる効果を奏する。
【００４６】この画素電極ＰＩＸは薄膜トランジスタＴ
ＦＴに隣接する部分において前記第３絶縁膜ＰＳＶに形
成されたコンタクトホールＣＨ3を通して前記金属膜１
０と接続されている。
ＦＴに隣接する部分において前記第３絶縁膜ＰＳＶに形
成されたコンタクトホールＣＨ3を通して前記金属膜１
０と接続されている。
【００４７】これにより、画素電極ＰＩＸは前記金属膜
１０を介して薄膜トランジスタＴＦＴのソース領域と接
続されるようになり、該薄膜トランジスタＴＦＴがオン
した際にはドレイン信号線からの映像信号が該薄膜トラ
ンジスタＴＦＴを介して画素電極ＰＩＸに供給されるこ
とになる。
１０を介して薄膜トランジスタＴＦＴのソース領域と接
続されるようになり、該薄膜トランジスタＴＦＴがオン
した際にはドレイン信号線からの映像信号が該薄膜トラ
ンジスタＴＦＴを介して画素電極ＰＩＸに供給されるこ
とになる。
【００４８】ここで、画素電極ＰＩＸとの接続部におけ
る金属膜１０の表面には、選択的に形成された介在層１
１が形成されている。
る金属膜１０の表面には、選択的に形成された介在層１
１が形成されている。
【００４９】この介在層１１は、前記金属膜１０として
たとえばアルミニュウム（Ａｌ）等を用いた場合、画素
電極ＰＩＸであるＩＴＯ膜との接触が良好とならないこ
とから、たとえばモリブデンシリコン（ＭｏＳｉ）、あ
るいはチタンタングステン（ＴｉＷ）等の金属を介在さ
せるものである。
たとえばアルミニュウム（Ａｌ）等を用いた場合、画素
電極ＰＩＸであるＩＴＯ膜との接触が良好とならないこ
とから、たとえばモリブデンシリコン（ＭｏＳｉ）、あ
るいはチタンタングステン（ＴｉＷ）等の金属を介在さ
せるものである。
【００５０】この場合、この介在層１１は金属膜１０の
全域に形成することが製造工程の上で好ましいが、この
実施例では、画素電極ＰＩＸとの接続部を中心として一
定の範囲で選択的に設けている。
全域に形成することが製造工程の上で好ましいが、この
実施例では、画素電極ＰＩＸとの接続部を中心として一
定の範囲で選択的に設けている。
【００５１】この理由は、該金属膜１０を反射板として
機能させることから、仮に、該金属膜１０の全域に介在
層１１を形成した場合、その介在層１１によって光反射
率が低下する場合が通常であるからである。
機能させることから、仮に、該金属膜１０の全域に介在
層１１を形成した場合、その介在層１１によって光反射
率が低下する場合が通常であるからである。
【００５２】このことから、前記金属膜１０として反射
率の大きな材料を選択できるとともに、画素電極ＰＩＸ
との信頼性ある接続を図ることができるようになる。
率の大きな材料を選択できるとともに、画素電極ＰＩＸ
との信頼性ある接続を図ることができるようになる。
【００５３】また、本実施例では、前記介在層１１と同
一の材料からなる導電材をドレイン信号線ＤＬにも重畳
させて形成している。しかし、必ずしも形成しなくても
よいことはいうまでもない。
一の材料からなる導電材をドレイン信号線ＤＬにも重畳
させて形成している。しかし、必ずしも形成しなくても
よいことはいうまでもない。
【００５４】なお、前記画素電極ＰＩＸは、この画素電
極ＰＩＸが形成された透明基板ＳＵＢ１と液晶を介して
対向配置される他の透明基板（図示せず）の液晶側の面
に各画素領域に共通に形成された透明の対向電極との間
に電界を生じせしめ、この電界によって該液晶の光透過
率を制御せしめるようになっている。
極ＰＩＸが形成された透明基板ＳＵＢ１と液晶を介して
対向配置される他の透明基板（図示せず）の液晶側の面
に各画素領域に共通に形成された透明の対向電極との間
に電界を生じせしめ、この電界によって該液晶の光透過
率を制御せしめるようになっている。
【００５５】このように構成された液晶表示装置は、反
射板として機能する金属膜１０は液晶と直接接触しない
構成となっており、該液晶との間には第３絶縁膜ＰＳＶ
と酸化され難い材料からなる画素電極ＰＩＸとを介在さ
せた構成となっている。
射板として機能する金属膜１０は液晶と直接接触しない
構成となっており、該液晶との間には第３絶縁膜ＰＳＶ
と酸化され難い材料からなる画素電極ＰＩＸとを介在さ
せた構成となっている。
【００５６】このため、前記金属膜１０が他の金属との
間で液晶を介在させた電池作用が発生しにくい構成とな
っているから、該電池作用に原因する液晶の劣化等を防
止できる効果を奏する。
間で液晶を介在させた電池作用が発生しにくい構成とな
っているから、該電池作用に原因する液晶の劣化等を防
止できる効果を奏する。
【００５７】《製造方法》以下、図４ないし図６を用い
て上述した液晶表示装置の製造方法の一実施例を説明す
る。 工程１．（図４（ａ）） 主表面に下地層ＳＩＯが形成された透明基板ＳＵＢ１を
用意し、その下地層ＳＩＯの面の全域にわたってポリシ
リコン層を形成し、フォトリソグラフィ技術による選択
エッチング方法を用いて所定のパターンに半導体層ＡＳ
を形成する。なお、この場合のポリシリコン層はいわゆ
る真性の半導体層で不純物がドーピングされていないも
のとなっている。
て上述した液晶表示装置の製造方法の一実施例を説明す
る。 工程１．（図４（ａ）） 主表面に下地層ＳＩＯが形成された透明基板ＳＵＢ１を
用意し、その下地層ＳＩＯの面の全域にわたってポリシ
リコン層を形成し、フォトリソグラフィ技術による選択
エッチング方法を用いて所定のパターンに半導体層ＡＳ
を形成する。なお、この場合のポリシリコン層はいわゆ
る真性の半導体層で不純物がドーピングされていないも
のとなっている。
【００５８】工程２．（図４（ｂ）） 透明基板ＳＵＢ１の上面の全域に前記半導体層ＡＳをも
覆ってたとえばＳｉＯ 2からなる第１絶縁膜ＧＩを形成
する。
覆ってたとえばＳｉＯ 2からなる第１絶縁膜ＧＩを形成
する。
【００５９】工程３．（図４（ｃ）） 透明基板ＳＵＢ１の上面の全域にわたってたとえばＴｉ
Ｗ層を形成し、フォトリソグラフィ技術による選択エッ
チング方法を用いて所定パターンにし、ゲート信号線Ｇ
Ｌおよび保持容量電極配線ＧＬ（保持容量電極ＣＴ）を
形成する。
Ｗ層を形成し、フォトリソグラフィ技術による選択エッ
チング方法を用いて所定パターンにし、ゲート信号線Ｇ
Ｌおよび保持容量電極配線ＧＬ（保持容量電極ＣＴ）を
形成する。
【００６０】そして、このようなゲート信号線ＧＬ等が
形成された側の表面にたとえばイオン打ち込みによって
不純物を第１絶縁膜ＧＩの下層の前記半導体層ＡＳにド
ーピングを行う。
形成された側の表面にたとえばイオン打ち込みによって
不純物を第１絶縁膜ＧＩの下層の前記半導体層ＡＳにド
ーピングを行う。
【００６１】前記半導体層ＡＳは、前記ゲート電極ＧＴ
が形成されている部分においてこのゲート電極ＧＴがマ
スクとなって不純物がドーピングされない領域となり、
それ以外の領域にて不純物がドーピングされることにな
る。
が形成されている部分においてこのゲート電極ＧＴがマ
スクとなって不純物がドーピングされない領域となり、
それ以外の領域にて不純物がドーピングされることにな
る。
【００６２】すなわち、前記半導体層ＡＳは、ゲート電
極ＧＴが形成されている部分にて薄膜トランジスタＴＦ
Ｔのチャネル領域が形成され、その両脇にてソース領域
およびドレイン領域が形成されるとともに、それ以外の
領域にて該薄膜トランジスタＴＦＴのソース領域と接続
された保持容量素子Ｃａｄｄの一方の電極が形成される
ことになる。
極ＧＴが形成されている部分にて薄膜トランジスタＴＦ
Ｔのチャネル領域が形成され、その両脇にてソース領域
およびドレイン領域が形成されるとともに、それ以外の
領域にて該薄膜トランジスタＴＦＴのソース領域と接続
された保持容量素子Ｃａｄｄの一方の電極が形成される
ことになる。
【００６３】工程４．（図５（ｄ）） 透明基板ＳＵＢ１の上面の全域に前記保持容量電極ＣＴ
等をも覆ってたとえばＳｉＯ2からなる第２絶縁膜ＩＮ
を形成する。その後、フォトリソグラフィ技術による選
択エッチング方法を用いて前記第２絶縁膜ＩＮおよびそ
の下層の第１絶縁膜ＧＩを貫通するコンタクトホールＣ
Ｈ1を形成する。
等をも覆ってたとえばＳｉＯ2からなる第２絶縁膜ＩＮ
を形成する。その後、フォトリソグラフィ技術による選
択エッチング方法を用いて前記第２絶縁膜ＩＮおよびそ
の下層の第１絶縁膜ＧＩを貫通するコンタクトホールＣ
Ｈ1を形成する。
【００６４】工程５．（図５（ｅ）） 透明基板ＳＵＢ１の上面の全域にわたって、たとえばＴ
ｉＷを下地層とするアルミニゥム（Ａｌ）を形成し、フ
ォトリソグラフィ技術による選択エッチング方法を用い
て所定のパターンにし、ドレイン信号線ＤＬおよび金属
膜１０を形成する。
ｉＷを下地層とするアルミニゥム（Ａｌ）を形成し、フ
ォトリソグラフィ技術による選択エッチング方法を用い
て所定のパターンにし、ドレイン信号線ＤＬおよび金属
膜１０を形成する。
【００６５】工程６．（図５（ｆ）） 透明基板ＳＵＢ１の上面の全域にわたってたとえばモリ
ブデンシリコン（ＭｏＳｉ）からなる金属層を形成し、
フォトリソグラフィ技術による選択エッチング方法を用
いて介在層１１を選択的に形成する。
ブデンシリコン（ＭｏＳｉ）からなる金属層を形成し、
フォトリソグラフィ技術による選択エッチング方法を用
いて介在層１１を選択的に形成する。
【００６６】工程７．（図６（ｇ）） 透明基板ＳＵＢ１の上面の全域にたとえば樹脂材からな
る第３絶縁膜ＰＳＶを形成する。その後、フォトリソグ
ラフィ技術による選択エッチング方法を用いて前記第３
絶縁膜ＰＳＶを貫通するコンタクトホールＣＨ3を形成
し、このコンタクトホールＣＨ3から前記介在層１１の
一部を露出させる。
る第３絶縁膜ＰＳＶを形成する。その後、フォトリソグ
ラフィ技術による選択エッチング方法を用いて前記第３
絶縁膜ＰＳＶを貫通するコンタクトホールＣＨ3を形成
し、このコンタクトホールＣＨ3から前記介在層１１の
一部を露出させる。
【００６７】工程８．（図６（ｈ）） 透明基板ＳＵＢ１の上面の全域にＩＴＯ膜を形成する。
その後、フォトリソグラフィ技術による選択エッチング
方法を用いて該ＩＴＯ膜を所定のパターンにし、画素電
極ＰＩＸを形成する。
その後、フォトリソグラフィ技術による選択エッチング
方法を用いて該ＩＴＯ膜を所定のパターンにし、画素電
極ＰＩＸを形成する。
【００６８】この画素電極ＰＩＸは前記コンタクトホー
ルＣＨ3を通して前記介在層１１と接続されることにな
る。
ルＣＨ3を通して前記介在層１１と接続されることにな
る。
【００６９】このように構成された液晶表示装置の製造
方法によれば、金属膜１０は反射板として用いられると
ともに、保持容量素子Ｃａｄｄの一方の電極として用い
られるようになっている。
方法によれば、金属膜１０は反射板として用いられると
ともに、保持容量素子Ｃａｄｄの一方の電極として用い
られるようになっている。
【００７０】このため、従来のように反射板として用い
られる金属膜と保持容量素子Ｃａｄｄの一方の電極とし
て用いられる金属膜をそれぞれ別の工程として形成する
必要がなく、製造工数の低減を図ることができるという
効果を奏するようになる。
られる金属膜と保持容量素子Ｃａｄｄの一方の電極とし
て用いられる金属膜をそれぞれ別の工程として形成する
必要がなく、製造工数の低減を図ることができるという
効果を奏するようになる。
【００７１】実施例２．図７は本発明による液晶表示装
置の他の実施例を示す構成図で、同図（ａ）は図２と対
応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線に
よる断面図である。
置の他の実施例を示す構成図で、同図（ａ）は図２と対
応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線に
よる断面図である。
【００７２】図７において、図２と異なる構成は、反射
板の機能を兼ねる金属膜１０が、透過型の画素領域にま
で若干延在され、この結果、保持容量素子Ｃａｄｄを構
成する電極（ＡＳ、ＣＴ）による第２絶縁膜ＩＮの表面
に顕在する段差部を股ぐようにして形成されている。
板の機能を兼ねる金属膜１０が、透過型の画素領域にま
で若干延在され、この結果、保持容量素子Ｃａｄｄを構
成する電極（ＡＳ、ＣＴ）による第２絶縁膜ＩＮの表面
に顕在する段差部を股ぐようにして形成されている。
【００７３】このようにして形成された液晶表示装置
は、反射表示の画像を優先する場合において有益とな
る。そして、前記段差部での液晶の配向不良による表示
劣化は光透過領域における場合よりも光反射領域の場合
の方が目視し難いという効果も奏する。
は、反射表示の画像を優先する場合において有益とな
る。そして、前記段差部での液晶の配向不良による表示
劣化は光透過領域における場合よりも光反射領域の場合
の方が目視し難いという効果も奏する。
【００７４】実施例３．図８は、本発明による液晶表示
装置の他の実施例を示す構成図で、同図（ａ）は図２と
対応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線
による断面図である。
装置の他の実施例を示す構成図で、同図（ａ）は図２と
対応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線
による断面図である。
【００７５】図２の断面図である図１と比較して、異な
る構成はゲート信号線ＧＬおよび保持容量電極ＣＴをた
とえば反射率の高い材料、たとえばアルミニュウム、銀
等で形成し、該保持容量電極ＣＴを反射板として機能さ
せていることにある。
る構成はゲート信号線ＧＬおよび保持容量電極ＣＴをた
とえば反射率の高い材料、たとえばアルミニュウム、銀
等で形成し、該保持容量電極ＣＴを反射板として機能さ
せていることにある。
【００７６】この場合、図１において反射板として機能
させた金属膜１０は、半導体層ＡＳと画素電極ＰＩＸと
の接続を図るの中継層としての機能しか持たなくなるこ
とから、画素領域の中央部にまで延在されておらず、コ
ンタクトホールＣＨ1の周囲に形成されているに留まっ
ている。
させた金属膜１０は、半導体層ＡＳと画素電極ＰＩＸと
の接続を図るの中継層としての機能しか持たなくなるこ
とから、画素領域の中央部にまで延在されておらず、コ
ンタクトホールＣＨ1の周囲に形成されているに留まっ
ている。
【００７７】保持容量素子Ｃａｄｄは、上述した各実施
例の場合と異なり、多段構成となっておらず、第１絶縁
膜ＧＩを誘電体膜とし、一方の電極を半導体層ＡＳ、他
方の電極を保持容量電極ＣＴとする１段構成となってい
る。
例の場合と異なり、多段構成となっておらず、第１絶縁
膜ＧＩを誘電体膜とし、一方の電極を半導体層ＡＳ、他
方の電極を保持容量電極ＣＴとする１段構成となってい
る。
【００７８】また、この実施例の場合、金属膜１０は画
素領域内に大きく侵入しない程度に小さな面積となって
いることから、画素電極ＰＩＸとの接続を良好にする介
在層１１は該金属膜１０の全域に形成され、また、ドレ
イン信号線ＤＬ上にもそれと同一パターンで重畳されて
いる。
素領域内に大きく侵入しない程度に小さな面積となって
いることから、画素電極ＰＩＸとの接続を良好にする介
在層１１は該金属膜１０の全域に形成され、また、ドレ
イン信号線ＤＬ上にもそれと同一パターンで重畳されて
いる。
【００７９】このため、２層に形成した各材料層を一回
のフォトリソグラフィ技術による選択エッチグ方法を採
用でき、製造工数の増大を回避できる効果を奏する。
のフォトリソグラフィ技術による選択エッチグ方法を採
用でき、製造工数の増大を回避できる効果を奏する。
【００８０】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、その反射板を容量
素子の一方の電極と同時に形成できる構成となっている
ことから製造工程の低減を図ることができる。
本発明による液晶表示装置によれば、その反射板を容量
素子の一方の電極と同時に形成できる構成となっている
ことから製造工程の低減を図ることができる。
【００８１】また、反射板と画素電極との接続部には選
択的に設けた介在層を介してなされる構成となっている
ことから、反射板として反射率の大きな材料を選択でき
るとともに、画素電極との接続を信頼性よくできる。
択的に設けた介在層を介してなされる構成となっている
ことから、反射板として反射率の大きな材料を選択でき
るとともに、画素電極との接続を信頼性よくできる。
【００８２】さらに、反射板は画素電極に被覆された絶
縁膜の下層に形成する構成となっていることから、この
反射板の他の金属との電池作用を発生させ難い構成とな
り、該電池作用に基づく液晶の劣化を抑制することがで
きる。
縁膜の下層に形成する構成となっていることから、この
反射板の他の金属との電池作用を発生させ難い構成とな
り、該電池作用に基づく液晶の劣化を抑制することがで
きる。
【図１】本発明による液晶表示装置の画素の一実施例を
示す断面図である。
示す断面図である。
【図２】本発明による液晶表示装置の画素の一実施例を
示す平面図で、そのI−I線における断面図は図１に相当
する。
示す平面図で、そのI−I線における断面図は図１に相当
する。
【図３】本発明による液晶表示装置の一実施例を示す等
価回路図である。
価回路図である。
【図４】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図５および図６ともに一つの製造過
程を示している。
例を示す工程図で、図５および図６ともに一つの製造過
程を示している。
【図５】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図４および図６ともに一つの製造過
程を示している。
例を示す工程図で、図４および図６ともに一つの製造過
程を示している。
【図６】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図４および図５ともに一つの製造過
程を示している。
例を示す工程図で、図４および図５ともに一つの製造過
程を示している。
【図７】本発明による液晶表示装置の他の実施例を示す
構成図である。
構成図である。
【図８】本発明による液晶表示装置の他の実施例を示す
構成図である。
構成図である。
ＳＵＢ１……透明基板、ＡＳ……半導体層、ＧＬ……ゲ
ート信号線、ＤＬ……ドレイン信号線、ＣＬ……保持容
量電極配線、ＴＦＴ……薄膜トランジスタＴＦＴ、Ｃａ
ｄｄ……保持容量素子、ＰＩＸ……画素電極、１０……
金属層（反射板、容量素子の一方の電極）。
ート信号線、ＤＬ……ドレイン信号線、ＣＬ……保持容
量電極配線、ＴＦＴ……薄膜トランジスタＴＦＴ、Ｃａ
ｄｄ……保持容量素子、ＰＩＸ……画素電極、１０……
金属層（反射板、容量素子の一方の電極）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 裕 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 小村 真一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H091 FA14Y FB08 FC02 FC10 FC26 FC29 FD04 FD12 GA13 LA11 LA12 LA13 2H092 GA59 HA04 HA05 JA25 JA29 JA38 JA42 JA43 JA46 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA13 MA17 MA27 MA30 MA35 MA37 NA25 NA27 NA28 5C094 AA10 AA31 AA37 AA43 BA03 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 EB02 ED11 FB12 FB14 FB15 5F110 AA16 BB01 CC02 DD13 DD14 EE02 EE03 EE04 EE06 FF02 FF03 GG02 GG13 GG35 GG45 HJ13 HL03 HL05 HL06 HL11 NN03 NN23 NN24 NN27 NN36 NN43 NN44 NN46 NN47 NN73 PP03 QQ11
Claims (8)
- 【請求項１】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の各画素領域に、 ゲート信号線からの走査信号によって駆動される薄膜ト
ランジスタと、この薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と保持容量電極との間に形成される容量素子とを
備え、 該容量素子は、該基板側から前記薄膜トランジスタの半
導体層と同層の半導体層、前記薄膜トランジスタのゲー
ト絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２
絶縁膜、金属層が順次積層され、前記半導体層および金
属層は互いに接続されて構成され、 前記金属層は画素領域の一部を占有する反射板として構
成されていることを特徴とする液晶表示装置。 - 【請求項２】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の各画素領域に、 ゲート信号線からの走査信号によって駆動される薄膜ト
ランジスタと、この薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と保持容量電極との間に形成される容量素子とを
備え、 該容量素子は、該基板側から前記薄膜トランジスタの半
導体層と同層の半導体層、前記薄膜トランジスタのゲー
ト絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２
絶縁膜、金属層が順次積層され、前記半導体層および金
属層は互いに接続されて構成され、 前記金属層は画素領域の一部を占有する反射板として構
成されているとともに、この金属層をも覆って画素領域
に形成された第３絶縁膜の上方に形成された画素電極と
接続されていることを特徴とする液晶表示装置。 - 【請求項３】 前記金属層は第３絶縁膜に形成されたコ
ンタクトホールを通して画素電極と接続され、この画素
電極との接続は該金属層上に選択的に形成された導電層
が介在されてなされていることを特徴とする請求項２に
記載の液晶表示装置。 - 【請求項４】 画素領域は一方向に延在され該方向に交
差する方向に並設される複数のゲート信号線およびこれ
らゲート信号線と交差して並設される複数のドレイン信
号線とで囲まれる領域となっているとともに、前記保持
容量電極は前記ゲート信号線と同層に形成されているこ
とを特徴とする請求項１および２のうちいずれかに記載
の液晶表示装置。 - 【請求項５】 液晶を介して対向配置される各基板のう
ち一方の基板の該液晶側の画素領域内の一部に容量素子
と反射板とが形成されている液晶表示装置において、 前記一方の基板上に、半導体層を形成する工程と、この
半導体層をも覆って第１絶縁膜を形成する工程と、この
第１絶縁膜上に前記半導体層の少なくとも一部に重畳し
て保持容量電極を形成する工程と、この保持容量電極を
も覆って第２絶縁膜を形成する工程と、この第２絶縁膜
上に少なくとも前記保持容量電極と重畳して前記半導体
層と接続された金属層を形成する工程とからなり、 前記金属層は前記反射板として形成することを特徴とす
る液晶表示装置の製造方法。 - 【請求項６】 一方の基板の液晶側の画素領域内に薄膜
トランジスタが形成され、前記半導体層はこの薄膜トラ
ンジスタを構成する半導体層と同層であることを特徴と
する請求項５に記載の液晶表示装置の製造方法。 - 【請求項７】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の各画素領域に、 ゲート信号線からの走査信号によって駆動される薄膜ト
ランジスタと、この薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極と、この画
素電極と保持容量電極との間に形成される容量素子とを
備え、 該容量素子は、該基板側から前記薄膜トランジスタの半
導体層と同層の半導体層、前記薄膜トランジスタのゲー
ト絶縁膜と同層の第１絶縁膜、前記保持容量電極が順次
積層されて形成され、 前記保持容量電極は画素領域の一部を占有する反射板と
して構成されていることを特徴とする液晶表示装置。 - 【請求項８】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の各画素領域にて光反射型領域と
光透過型領域を有し、 これら各画素領域には、ゲート信号線からの走査信号に
よって駆動される薄膜トランジスタと、この薄膜トラン
ジスタを介してドレイン信号線からの映像信号が供給さ
れる画素電極と、を備え、 該画素電極と薄膜トランジスタとの接続は光反射型領域
内にてなされていることを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166201A JP4278834B2 (ja) | 2000-06-02 | 2000-06-02 | 液晶表示装置とその製造方法 |
| KR1020010030485A KR100547603B1 (ko) | 2000-06-02 | 2001-05-31 | 액정표시장치와 그 제조방법 |
| TW090113393A TW589499B (en) | 2000-06-02 | 2001-06-01 | Liquid crystal display device and a manufacturing method of the same |
| US09/870,750 US6657688B2 (en) | 2000-06-02 | 2001-06-01 | Liquid crystal display device with reflector forming part of capacity element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166201A JP4278834B2 (ja) | 2000-06-02 | 2000-06-02 | 液晶表示装置とその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001343670A true JP2001343670A (ja) | 2001-12-14 |
| JP2001343670A5 JP2001343670A5 (ja) | 2006-04-27 |
| JP4278834B2 JP4278834B2 (ja) | 2009-06-17 |
Family
ID=18669557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166201A Expired - Fee Related JP4278834B2 (ja) | 2000-06-02 | 2000-06-02 | 液晶表示装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6657688B2 (ja) |
| JP (1) | JP4278834B2 (ja) |
| KR (1) | KR100547603B1 (ja) |
| TW (1) | TW589499B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311445A (ja) * | 2001-04-16 | 2002-10-23 | Hitachi Ltd | 液晶表示装置 |
| JP2004302174A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| US7002651B2 (en) | 2003-05-23 | 2006-02-21 | Lg. Philips Lcd Co., Ltd. | Transflective type liquid crystal display device and method for manufacturing the same |
| JP2007193303A (ja) * | 2006-01-18 | 2007-08-02 | Au Optronics Corp | 液晶表示パネルおよび液晶表示パネルを組み込んだ液晶表示装置 |
| US7538845B2 (en) | 2004-10-29 | 2009-05-26 | Hitachi Displays, Ltd. | Liquid crystal display device having particular electrodes in transmission region and in reflection region |
| JP2010156963A (ja) * | 2008-12-05 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100984355B1 (ko) | 2003-11-06 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7812352B2 (en) | 2008-07-01 | 2010-10-12 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate |
| WO2011129128A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置 |
| KR101151799B1 (ko) * | 2005-11-09 | 2012-06-01 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2012119532A (ja) * | 2010-12-01 | 2012-06-21 | Seiko Epson Corp | 薄膜トランジスタ形成用基板、半導体装置、電気装置 |
| JP2014202838A (ja) * | 2013-04-03 | 2014-10-27 | 三菱電機株式会社 | Ｔｆｔアレイ基板およびその製造方法 |
| JP2014219688A (ja) * | 2003-08-08 | 2014-11-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776756B1 (ko) * | 2001-08-01 | 2007-11-19 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 이의 제조 방법 |
| JP3995476B2 (ja) * | 2001-12-28 | 2007-10-24 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| JP3953320B2 (ja) * | 2001-12-28 | 2007-08-08 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| TWI296062B (en) * | 2001-12-28 | 2008-04-21 | Sanyo Electric Co | Liquid crystal display device |
| JP4087620B2 (ja) * | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4237442B2 (ja) * | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
| JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| TWI230304B (en) * | 2002-03-04 | 2005-04-01 | Sanyo Electric Co | Display device with reflecting layer |
| JP3788387B2 (ja) | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| US20040141129A1 (en) * | 2003-01-17 | 2004-07-22 | Shih-Chang Chang | Method and structure of low reflection liquid crystal display unit |
| US7433005B2 (en) * | 2003-03-31 | 2008-10-07 | Sharp Kabushiki Kaisha | Liquid crystal display device having electrode units each provided with a solid part and an extending part and method of manufacturing the same |
| KR100558985B1 (ko) * | 2003-06-27 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| KR20070049740A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4927430B2 (ja) * | 2006-04-12 | 2012-05-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4187757B2 (ja) * | 2006-06-22 | 2008-11-26 | 日東電工株式会社 | 配線回路基板 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| CN102253546A (zh) * | 2007-11-13 | 2011-11-23 | 友达光电股份有限公司 | 像素结构 |
| US7796201B2 (en) * | 2008-03-17 | 2010-09-14 | Himax Display, Inc. | Pixel device having a capacitor comprising metal layers and a capacitor having poly-silicon layers |
| KR101113394B1 (ko) * | 2009-12-17 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정표시장치의 어레이 기판 |
| TWI392946B (zh) * | 2009-12-18 | 2013-04-11 | Au Optronics Corp | 畫素結構 |
| US8947337B2 (en) | 2010-02-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN112255833B (zh) * | 2020-10-22 | 2023-08-08 | 福州京东方光电科技有限公司 | 显示面板及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764110A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | アクティブマトリックス基板 |
| MY114271A (en) | 1994-05-12 | 2002-09-30 | Casio Computer Co Ltd | Reflection type color liquid crystal display device |
| JPH07311389A (ja) * | 1994-05-18 | 1995-11-28 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
| US5652667A (en) * | 1995-02-03 | 1997-07-29 | Victor Company Of Japan, Ltd. | Liquid crystal display apparatus |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| KR100386203B1 (ko) * | 1996-02-29 | 2003-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학장치및그제조방법 |
| JPH1031231A (ja) * | 1996-07-15 | 1998-02-03 | Sony Corp | 反射型ゲストホスト液晶表示装置及びその製造方法 |
| JPH1031233A (ja) * | 1996-07-15 | 1998-02-03 | Sony Corp | 反射型ゲストホスト液晶表示装置の製造方法 |
| JP4024901B2 (ja) * | 1997-05-22 | 2007-12-19 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス型液晶表示装置 |
| US6195140B1 (en) * | 1997-07-28 | 2001-02-27 | Sharp Kabushiki Kaisha | Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region |
| JP2955277B2 (ja) | 1997-07-28 | 1999-10-04 | シャープ株式会社 | 液晶表示装置 |
| JP3380482B2 (ja) | 1997-12-26 | 2003-02-24 | シャープ株式会社 | 液晶表示装置 |
-
2000
- 2000-06-02 JP JP2000166201A patent/JP4278834B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-31 KR KR1020010030485A patent/KR100547603B1/ko not_active IP Right Cessation
- 2001-06-01 US US09/870,750 patent/US6657688B2/en not_active Expired - Lifetime
- 2001-06-01 TW TW090113393A patent/TW589499B/zh not_active IP Right Cessation
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603190B2 (ja) * | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | 液晶表示装置 |
| JP2002311445A (ja) * | 2001-04-16 | 2002-10-23 | Hitachi Ltd | 液晶表示装置 |
| JP2004302174A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| US7002651B2 (en) | 2003-05-23 | 2006-02-21 | Lg. Philips Lcd Co., Ltd. | Transflective type liquid crystal display device and method for manufacturing the same |
| KR100760939B1 (ko) | 2003-05-23 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그의 제조방법 |
| JP2014219688A (ja) * | 2003-08-08 | 2014-11-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100984355B1 (ko) | 2003-11-06 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7538845B2 (en) | 2004-10-29 | 2009-05-26 | Hitachi Displays, Ltd. | Liquid crystal display device having particular electrodes in transmission region and in reflection region |
| US7768614B2 (en) | 2004-10-29 | 2010-08-03 | Hitachi Displays, Ltd. | Liquid crystal display device having particular electrodes in transmission region and in reflection region |
| KR101151799B1 (ko) * | 2005-11-09 | 2012-06-01 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US7701536B2 (en) | 2006-01-18 | 2010-04-20 | Au Optronics Corp. | Liquid crystal display panel and liquid crystal display device incorporating the same |
| JP2007193303A (ja) * | 2006-01-18 | 2007-08-02 | Au Optronics Corp | 液晶表示パネルおよび液晶表示パネルを組み込んだ液晶表示装置 |
| US7903213B2 (en) | 2006-01-18 | 2011-03-08 | Au Optronics Corp. | Liquid crystal display panel and liquid crystal display device incorporating the same |
| US7812352B2 (en) | 2008-07-01 | 2010-10-12 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate |
| JP2015187728A (ja) * | 2008-12-05 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2010156963A (ja) * | 2008-12-05 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8999750B2 (en) | 2008-12-05 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9201280B2 (en) | 2008-12-05 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2022122916A (ja) * | 2008-12-05 | 2022-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7558219B2 (ja) | 2008-12-05 | 2024-09-30 | 株式会社半導体エネルギー研究所 | 発光表示装置 |
| CN102822734A (zh) * | 2010-04-16 | 2012-12-12 | 夏普株式会社 | 电子基板的制造方法、液晶显示装置的制造方法、电子基板以及液晶显示装置 |
| WO2011129128A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置 |
| JP2012119532A (ja) * | 2010-12-01 | 2012-06-21 | Seiko Epson Corp | 薄膜トランジスタ形成用基板、半導体装置、電気装置 |
| JP2014202838A (ja) * | 2013-04-03 | 2014-10-27 | 三菱電機株式会社 | Ｔｆｔアレイ基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100547603B1 (ko) | 2006-02-01 |
| US6657688B2 (en) | 2003-12-02 |
| KR20010110165A (ko) | 2001-12-12 |
| US20020018152A1 (en) | 2002-02-14 |
| TW589499B (en) | 2004-06-01 |
| JP4278834B2 (ja) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001343670A (ja) | 液晶表示装置 | |
| CN100444013C (zh) | 液晶显示器件及其制造方法 | |
| US7511304B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| EP1087438A2 (en) | Semiconductor device and method of manufacturing therof | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| JP3617800B2 (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JP2003222854A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| US20090147203A1 (en) | Active matrix type liquid crystal display having aluminum and silver metal layers | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| US6300987B1 (en) | Thin film transistor array panels for liquid crystal displays | |
| JP2008139619A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000122093A (ja) | 反射型液晶表示装置 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000091585A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2006078643A (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 | |
| JPH06222390A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |