JP2009031468A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2009031468A
JP2009031468A JP2007194170A JP2007194170A JP2009031468A JP 2009031468 A JP2009031468 A JP 2009031468A JP 2007194170 A JP2007194170 A JP 2007194170A JP 2007194170 A JP2007194170 A JP 2007194170A JP 2009031468 A JP2009031468 A JP 2009031468A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
etching
etching stopper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007194170A
Other languages
English (en)
Other versions
JP4487318B2 (ja
Inventor
Masaaki Aota
雅明 青田
Satoshi Ishida
聡 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007194170A priority Critical patent/JP4487318B2/ja
Priority to US12/169,419 priority patent/US7952671B2/en
Priority to EP08252378A priority patent/EP2023194B1/en
Priority to DE602008000697T priority patent/DE602008000697D1/de
Priority to KR1020080072288A priority patent/KR100981485B1/ko
Priority to TW097128443A priority patent/TWI368096B/zh
Priority to CN2008101440342A priority patent/CN101354513B/zh
Publication of JP2009031468A publication Critical patent/JP2009031468A/ja
Application granted granted Critical
Publication of JP4487318B2 publication Critical patent/JP4487318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置において、電極間のコンタクト抵抗の増大を抑えると共に、歩留まりの低下を抑止する。
【解決手段】画素トランジスタTRを覆うパッシベーション膜17及び平坦化膜18に形成されたコンタクホールH8,H9を通して、ドレイン電極16Dに接続する第1のエッチングストッパー電極20Pと、引き出し線16Cに接続する共通電極20を形成する。その後、それらの電極20P,20を覆う絶縁膜21を形成し、絶縁膜21を選択的にドライエッチングする。その後、第1のエッチングストッパー電極20P上の残留堆積物DP2をウェットエッチングにより除去する。その後、第1のエッチングストッパー電極20Pと接続して絶縁膜21上に延びる画素電極22を形成する。
【選択図】図10

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置及びその製造方法に関する。
高いコントラスト及び広視野角が得られる液晶表示装置として、透明基板に対して略水平方向の電界を用いた液晶表示装置、即ち、FFS(Fringe-Field Switching)モードやIPS(In-Plain Switching)モード等により動作する液晶表示装置が知られている。
この液晶表示装置では、一方の透明基板に、表示信号が供給される画素電極と、共通電位が供給される共通電極の両者が配置される。画素電極は、その透明基板に形成された画素トランジスタのドレイン電極と接続され、共通電極は、その透明基板に形成され共通電位が供給される共通電極線の引き出し線と接続される。また、端子部には、外部接続用の下層電極及びそれに積層された上層電極が形成される。
ここで、ドレイン電極、引き出し線、下層電極は、一旦絶縁膜に覆われる。その後、絶縁膜に対してドライエッチングを行うことにより、ドレイン電極、引き出し線、下層電極を露出する各開口部が形成される。そして、ドレイン電極、引き出し線、下層電極は、各開口部を通して、それぞれ、画素電極、共通電極、上層電極と接続される。
なお、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置については、特許文献1に記載されている。
特開2002−296611号公報
しかしながら、上記液晶表示装置の製造方法では、画素トランジスタのドレイン電極と画素電極とを接続する工程において、それらの電極の間に、ドライエッチング時に生じた残留堆積物が介在することにより、コンタクト抵抗が増大する場合があった。また、端子部の下層電極と上層電極の間にも残留堆積物が介在し、コンタクト抵抗の増大のみならず、その残留堆積物を起因とした上層電極の剥離や接続不良が生じる場合があった。結果として、表示不良や信号伝送の遅延等の問題が生じていた。
この問題に対しては、上記残留堆積物をエッチングにより除去することが考えられる。しかし、残留堆積物をエッチングにより除去する際に、本来なら除去してはならない他の層も同時にエッチングしてしまうため、形成不良が生じて歩留まりが低下していた。
本発明の液晶表示装置の製造方法は、基板上にドレイン電極を有するスイッチング素子を形成する工程と、ドレイン電極を覆う第1の絶縁膜を形成する工程と、第1の絶縁膜にドレイン電極を露出する開口部を形成する工程と、開口部を覆いドレイン電極に接続する第1のエッチングストッパー電極を形成すると同時に、第1の絶縁膜上に共通電極を形成する工程と、第1のエッチングストッパー電極及び共通電極を覆って第2の絶縁膜を形成する工程と、第1のエッチングストッパー電極上の第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、第1のエッチング工程後に、第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、第2のエッチング工程後に、第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて共通電極と対向する画素電極を形成する工程と、を備えることを特徴とする。
また、本発明の液晶表示装置に製造方法は、基板上にスイッチング素子と共通電極線を形成する工程と、スイッチング素子のドレイン電極と共通電極線の引き出し線とを形成する工程と、ドレイン電極及び引き出し線を覆う第1の絶縁膜を形成する工程と、第1の絶縁膜にドレイン電極を露出する第1の開口部及び引き出し線を露出する第2の開口部を形成する工程と、第2の開口部を通して引き出し線に接続する第1のエッチングストッパー電極を形成すると同時に、第1の絶縁膜上に画素電極を形成する工程と、第1のエッチングストッパー電極及び画素電極を覆って第2の絶縁膜を形成する工程と、第1のエッチングストッパー電極上の第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、第1のエッチング工程後に、第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、第2のエッチング工程後に、第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする。
また、本発明の液晶表示装置に製造方法は、基板上にスイッチング素子を形成する工程と、スイッチング素子のドレイン電極と共通電極線を形成する工程と、ドレイン電極及び共通電極線を覆う第1の絶縁膜を形成する工程と、第1の絶縁膜にドレイン電極を露出する第1の開口部及び共通電極線を露出する第2の開口部を形成する工程と、第2の開口部を通して共通電極線に接続する第1のエッチングストッパー電極を形成すると同時に、第1の絶縁膜上に画素電極を形成する工程と、第1のエッチングストッパー電極及び画素電極を覆って第2の絶縁膜を形成する工程と、第1のエッチングストッパー電極上の第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、第1のエッチング工程後に、第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、第2のエッチング工程後に、第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする。
また、本発明の液晶表示装置は、基板上に配置されドレイン電極を有したスイッチング素子と、スイッチング素子を覆い、ドレイン電極上に第1の開口部を有する第1の絶縁膜と、第1の開口部に形成されドレイン電極に接続する第1のエッチングストッパー電極と、第1の絶縁膜上に配置された共通電極と、第1のエッチングストッパー電極及び共通電極を覆い、第1のエッチングストッパー電極上に第2の開口部が設けられた第2の絶縁膜と、第2の開口部を通して第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて共通電極と対向する画素電極と、を備えることを特徴とする。
また、本発明の液晶表示装置は、基板上に配置されドレイン電極を有したスイッチング素子と、基板上に配置された共通電極線と、共通電極線から延びる引き出し線と、スイッチング素子、ドレイン電極及び引き出し線を覆い、ドレイン電極上に第1の開口部が設けられ引き出し線上に第2の開口部が設けられた第1の絶縁膜と、第2の開口部に形成され引き出し線に接続する第1のエッチングストッパー電極と、第1の絶縁膜上に配置された画素電極と、第1のエッチングストッパー電極及び画素電極を覆い、第1のエッチングストッパー電極上に第3の開口部が設けられた第2の絶縁膜と、第3の開口部を通して第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて画素電極と対向する共通電極と、を備えることを特徴とする。
また、本発明の液晶表示装置は、基板上に配置されドレイン電極を有したスイッチング素子と、基板上に配置された共通電極線と、スイッチング素子、ドレイン電極及び共通電極線を覆い、ドレイン電極上に第1の開口部が設けられ共通電極線上に第2の開口部が設けられた第1の絶縁膜と、第2の開口部に形成され共通電極線に接続する第1のエッチングストッパー電極と、第1の絶縁膜上に配置された画素電極と、第1のエッチングストッパー電極及び画素電極を覆い、第1のエッチングストッパー電極上に第3の開口部が設けられた第2の絶縁膜と、第3の開口部を通して第1のエッチングストッパー電極に接続し、第2の絶縁膜上に延びて画素電極と対向する共通電極と、を備えることを特徴とする。
本発明によれば、透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置において、電極間のコンタクト抵抗の増大が抑えられるとともに、歩留まりの低下が抑止される。また、開口率の低下を回避できる。
以下に、本発明の第1の実施形態による液晶表示装置の平面構成について図面を参照して説明する。図1は、本実施形態による液晶表示装置の概略構成を示す平面図である。また、図2は、図1の表示部10Aに形成される複数の画素PXLの中から、3つの画素PXLのみ拡大して示した平面図であり、FFSモードにより動作する場合の構成を示している。図3は、図1の端子部10Tの複数の端子TLの中から、1つを拡大して示した平面図である。図1乃至図3では、説明の便宜上、主要な構成要素のみを図示している。
なお、以降の平面構成にかかる説明では、コンタクトホールH1〜H13の構成を補足するために、ゲート絶縁膜12、層間絶縁膜15、パッシベーション膜17、平坦化膜18についても参照しているが、これらの積層関係については、後述する液晶表示装置の製造方法にかかる説明において示す。
図1に示すように、この液晶表示装置には、複数の画素PXLが配置された表示部10Aと、外部接続用の複数の端子TLが配置された端子部10Tが配置されている。表示部10Aでは、図2に示すように、ゲート信号が供給されるゲート線13と、ソース信号(表示信号)が供給されるソース線16Sの交差点に対応して、各画素PXLが配置されている。
各画素PXLの第1の透明基板10上には、ゲート線13をゲート電極とした薄膜トランジスタ等の画素トランジスタTRが配置されている。画素トランジスタTRのソースはゲート絶縁膜12及び層間絶縁膜15に形成されたコンタクトホールH1を通してソース線16Sに接続され、そのドレインはゲート絶縁膜12及び層間絶縁膜15に形成されたコンタクトホールH2を通してドレイン電極16Dと接続されている。ドレイン電極16Dは、パッシベーション膜17に形成されたコンタクトホールH5及び平坦化膜18に形成されたコンタクトホールH8を通して、第1のエッチングストッパー電極20Pと接続されている。第1のエッチングストッパー電極20Pと同じ層には、それと同じ導電材料からなる共通電極20が形成されている。画素トランジスタTRは、本発明のスイッチング素子の一例である。
第1のエッチングストッパー電極20Pと共通電極20は、絶縁膜21に覆われている。第1のエッチングストッパー電極20Pは、絶縁層21に形成されたコンタクトホールH12を通して、絶縁膜21上に配置された画素電極22と接続されている。画素電極22は、複数のスリット部と線状部が平行に交互に延びる形状を有している。共通電極20は、表示部10Aの端部近傍に延在して共通電位が供給される共通電極線(不図示)と、コンタクトホール(不図示)を通して接続されている。また、共通電極20、絶縁膜21、画素電極22が、この順で積層されていることにより、ソース信号を一定期間保持する保持容量が形成されている。さらに、これとは別に、画素トランジスタTRのドレインと接続して、ソース信号を一定期間保持して画素電極22に供給するもう1つの保持容量(不図示)を形成してもよい。
一方、端子部10Tの端子TLは、図3に示すように、第1の透明基板10上において、表示部10Aの画素PXL等から端子部10Tに延びる配線14Aが配置されており、その一部と下層電極16Tが層間絶縁膜15に形成されたコンタクトホールH4を通して接続されている。下層電極16Tは、パッシベーション膜17に形成されたコンタクトホールH7を通して第2のエッチングストッパー電極20Tに接続されており、第2のエッチングストッパー電極20Tは、平坦化膜18に形成されたコンタクトホールH13を通して上層電極22Tと接続されている。上層電極22Tには、外部の駆動回路(不図示)から延びるFPC(Flexible Printed Circuit)、COG(Chip On Glass)等の端子(不図示)が接続される。
上記構成の画素PXLでは、ゲート線13から供給された画素選択信号に応じて、画素トランジスタTRがオンし、ソース線16S及び画素トランジスタTRを通してソース信号が画素電極22に供給される。このとき、共通電極20と画素電極22との間では、ソース信号に応じて、第1の透明基板10の略水平方向に沿って電界が生じ、その電界に応じて液晶(不図示)の配向方向が変化することにより、表示にかかる光学的制御が行われる。一方、端子TLには、FPC等を介して、駆動回路(不図示)から画素選択信号、ソース信号等の駆動信号が供給される。
以下に、この液晶表示装置の製造方法について断面図を参照して説明する。図4(A)乃至図9(A)、及び図10は、この液晶表示装置における表示部10Aの1つの画素PXLを示すと共に、表示部10Aの端部近傍に延在する共通電極線14についても並べて示している。また、図4(B)乃至図9(B)は、端子部10Tの端子TLの断面図を示している。なお、図4乃至図10では、図1乃至図3に示したものと同一の構成要素については同一の符号を付して参照している。
最初に、図4(A)及び図4(B)に示すように、表示部10Aの第1の透明基板10において、画素PXLの形成領域であって画素トランジスタTRが形成される領域に、能動層11が形成される。第1の透明基板10上には、能動層11上を覆ってゲート絶縁膜12が形成される。能動層11と重畳するゲート絶縁膜12上にはゲート線13が形成され、表示部10Aの端部近傍のゲート絶縁膜12上には、共通電極線14が形成される。また、端子部10Tの第1の透明基板10には、表示部10Aから延びる配線14Aと、その配線14A近傍における端子TLの膜厚を調整するための電極14Bが形成される。共通電極線14、配線14A、電極14Bは、好ましくはモリブデン又はモリブデン合金からなる。
ゲート絶縁膜12上には、ゲート線13、共通電極線14、配線14A、電極14Bを覆って、層間絶縁膜15が形成される。層間絶縁膜15上には、コンタクトホールH1を通して能動層11のソースと接続されるソース線16Sが形成され、コンタクトホールH2を通して能動層11のドレインと接続されるドレイン電極16Dが形成される。また、層間絶縁膜15上には、コンタクトホールH3を通して共通電極線14と接続される引き出し線16Cが形成される。
また、端子部10Tの層間絶縁膜15上には、コンタクトホールH4を通して配線14Aと接続され電極14B上に延びる下層電極16Tが形成される。ソース線16S、ドレイン電極16D、引き出し線16C、下層電極16Tは、いずれも同一の層で同時に形成されるものであり、チタン、アルミニウム、チタンがこの順で形成される積層体である。層間絶縁膜15上には、ソース線16S、ドレイン電極16D、引き出し線16C、下層電極16Tを覆って、絶縁膜であるパッシベーション膜17が形成される。パッシベーション膜17は、例えば300〜400℃の環境下で成膜されたシリコン窒化膜である。パッシベーション膜17は、本発明の第1の絶縁膜の一例である。
そして、パッシベーション膜17に対してレジスト層(不図示)をマスクとしたドライエッチングを行うことにより、表示部10Aのパッシベーション膜17には、ドレイン電極16Dを露出するコンタクトホールH5と、引き出し線16Cを露出するコンタクトホールH6が形成される。これと同時に、端子部10Tのパッシベーション膜17には、下層電極16Tを露出するコンタクトホールH7が形成される。
次に、上記レジスト層の除去後、コンタクトホールH5,H6,H7内及びパッシベーション膜17上に、それを覆う有機膜等の平坦化膜18が形成される。そして、平坦化膜18に対して他のレジスト層(不図示)をマスクとしたドライエッチングを行うことにより、コンタクトホールH5内でドレイン電極16Dを露出するコンタクトホールH8と、コンタクトホールH6内で引き出し線16Cを露出するコンタクトホールH9が形成される。また、端子部10Tでは平坦化膜18が除去され、再びコンタクトホールH7内で下層電極16Tが露出される。平坦化膜18は、本発明の第1の絶縁膜の一例である。
このドライエッチングの際に、コンタクトホールH7,H8,H9内では、ドレイン電極16Dの表面、引き出し線16Cの表面及び下層電極16Tの表面であるチタン上に、上記レジスト層の構成成分によるポリマー等の残留堆積物DP1が形成される。
なお、平坦化膜18を感光性樹脂膜で形成することにより、上記他のレジスト層を用いることなくコンタクトホールH8、H9を形成することも可能であるが、この場合においても残留堆積物DP1が形成される場合がある。
その後、上記レジスト層をマスクとして、HF等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物DP1がエッチング除去される。その際、残留堆積物DP1のパッシベーション膜17及び平坦化膜18に対するエッチングレートは大きいので、パッシベーション膜17及び平坦化膜18に対して問題となるようなオーバーエッチングが生じることはない。
次に、図5(A)及び図5(B)に示すように、コンタクトホールH8内に延在してドレイン電極16Dと接続された第1のエッチングストッパー電極20Pが形成される。また、これと同時に、コンタクトホールH9を通して引き出し線16Cと接続され平坦化膜18上に延び、第1のエッチングストッパー電極20Pと離間してこれを囲む共通電極20が形成される。また、これと同時に、端子部10Tでは、コンタクトホールH7を通して下層電極16Tに接続された第2のエッチングストッパー電極20Tが形成される。第1のエッチングストッパー電極20P、共通電極20、及び第2のエッチングストッパー電極20Tは、ITO(Indium Tin Oxide)等の透明導電材料からなる。第1のエッチングストッパー電極20P及び第2のエッチングストッパー電極20Tの膜厚は、好ましくは100nm程度である。
次に、図6(A)及び図6(B)に示すように、表示部10Aの平坦化膜18上に、第1のエッチングストッパー電極20P及び共通電極20を覆う絶縁膜21が形成される。これと同時に、端子部10Tでは、パッシベーション膜17上に、第2のエッチングストッパー電極20Tを覆う絶縁膜21が形成される。絶縁膜21は、例えば200℃程度の環境下で低温成膜されたシリコン窒化膜からなる。絶縁膜21は、本発明の第2の絶縁膜の一例である。
次に、図7(A)及び図7(B)に示すように、絶縁膜21上にレジスト層Rが形成される。レジスト層Rには、第1のエッチングストッパー電極20P上と、第2のエッチングストッパー電極20T上に、それぞれ、開口部H10,H11が形成される。
そして、図8(A)及び図8(B)に示すように、レジスト層Rをマスクとして、SFあるいはCF+O等のエッチングガスを用いて絶縁膜21に対するドライエッチングを行い、コンタクトホールH8内で第1のエッチングストッパー電極20Pを露出するコンタクトホールH12が形成される。これと同時に、コンタクトホールH7内で第2のエッチングストッパー電極20Tを露出するコンタクトホールH13が形成される。この絶縁膜21に対するドライエッチングは、本発明の第1のエッチング工程の一例である。表示部10Aでは、このドライエッチングの際に第1のエッチングストッパー電極20Pがエッチングストッパーとして機能し、ドライエッチングの進行を止めるため、平坦化膜18がエッチングガスに曝されることなく、良好なコンタクトホールの形状が維持される。
また、このドライエッチングの際には、第1のエッチングストッパー電極20Pの表面上、及び第2のエッチングストッパー電極20Tの表面上に、レジスト層Rの構成成分によるポリマー等の残留堆積物DP2が形成される。
その後、上記レジスト層Rをマスクとして、HF等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物DP2がエッチング除去される。このHF等をエッチング溶液としたウェットエッチングは、本発明の第2のエッチング工程の一例である。
その際、表示部10AのコンタクトホールH12内では、第1のエッチングストッパー電極20Pによりウェットエッチングの進行が止められて、パッシベーション膜17又は平坦化膜18に対するエッチングが抑止される。また、端子部10TのコンタクトホールH13内では、第2のエッチングストッパー電極20Tによりウェットエッチングの進行が止められて、パッシベーション膜17に対するエッチングが抑止される。
次に、レジスト層Rの除去後、図9(A)及び図9(B)に示すように、表示部10Aでは、コンタクトホールH12を通して第1のエッチングストッパー電極20Pと接続され絶縁膜21上に延びる画素電極22が形成される。画素電極22は、例えばITO等の透明導電材料からなり、複数のスリット部と線状部が平行に交互に配置されてなる。
これと同時に、端子部10Tでは、画素電極22と同一の透明導電材料により、コンタクトホールH13を通して第2のエッチングストッパー電極20Tと接続された上層電極22Tが形成される。こうして、端子部10Tには、上層電極を最上層の電極とした端子TLが形成される。
その後、図10に示すように、表示部10Aでは、第1の透明基板10に対向して第2の透明基板30が貼り合わされ、それらの基板の間に液晶LCが封止される。なお、上記各工程では、第1の偏光板PL1、第2の偏光板PL2、カラーフィルタ31、配向膜(不図示)等が適宜形成される。また、第1の透明基板10と対向して、バックライト等の光源BLが配置される。
こうして完成した液晶表示装置では、ドレイン電極16Dと画素電極22との間に、残留堆積物DP1,DP2が介在することがないため、それらの電極間のコンタクト抵抗の増大を抑止することができる。同様に、端子TLの下層電極16Tと上層電極22Tの間に、残留堆積物DP1,DP2が介在することがないため、それらの電極間のコンタクト抵抗の増大を抑止することができる。
仮に、上記構成のように第1のエッチングストッパー電極20P及び第2のエッチングストッパー電極20Tが形成されていないとすると、パッシベーション膜17又は平坦化膜18に対するエッチングによって形成不良が生じてしまう。即ち、歩留まりが低下してしまう。もしくは、この問題を避けるために残留堆積物DP2がエッチング除去されずに残されることにより、ドレイン電極16Dと画素電極22のコンタクト抵抗が増大してしまう。また、端子TLでは、上記と同様のコンタクト抵抗の増大に加えて、残留堆積物DP2を起因として上層電極22Tが剥離してしまう。本発明の上記工程によれば、第1のエッチングストッパー電極20P及び第2のエッチングストッパー電極20Tの形成により、これらの問題を同時に解消することができる。
また、図7及び図8の工程おいて、絶縁膜21に対してドライエッチングを行う際に、レジスト層Rのパターン、即ち開口部H10,H11のサイズや形成位置に誤差が生じた場合、図11(A)に示すように、コンタクトホールH8内で、平坦化膜18がエッチングされてしまう。エッチングされた箇所OEでは、図11(B)に示すように、その後の工程で形成される画素電極22において破断が生じることになる。即ち、画素PXLの表示不良を招くことになる。
この問題に対応するため、レジスト層Rの開口部H10,H11のサイズや形成位置について、設計の際にマージンを確保することが考えられる。しかし、このマージンにより、画素PXLの開口率が低下するという別の問題が生じていた。これに対して本発明では、第1のエッチングストッパー電極20P及び第2のエッチングストッパー電極20Tにより上記エッチングが抑止され、上記マージンを確保する必要がなくなるため、開口率の低下を回避することができる。
なお、本発明は、上記第1の実施形態において、共通電極20が絶縁膜21の上層に形成され、画素電極22が絶縁膜21の下層に形成される場合についても適用される。この場合について、以下に本発明の第2の実施形態として図面を参照して説明する。図12乃至図16は、本実施形態による液晶表示装置における表示部10Aの画素PXLを示すと共に、表示部10Aの端部近傍に延在する共通電極線14の近傍についても並べて示している。
なお、図12乃至図16では、図4乃至図10に示したものと同様の構成要素については、同一の符号を付して説明を省略する。
本実施形態による液晶表示装置の製造方法では、最初の工程は第1の実施形態で図4に示した工程と同様である。ここでは、それ以降の工程について説明する。ただし、図4の残留堆積物DP1はエッチング除去されたものとして説明する。また、端子部10Tにおける各工程は、図4(B)乃至図9(B)と同様であるため説明を省略する。図12乃至図16の各工程には、図5(B)乃至図9(B)の各工程がそれぞれ対応している。
本実施形態では、図12に示すように、まず、コンタクトホールH8を通してドレイン電極16Dと接続され平坦化膜18上に延びる画素電極50が形成される。これと同時に、コンタクトホールH9内に延在して引き出し線16Cと接続された第1のエッチングストッパー電極50Pが形成される。画素電極50、及び第1のエッチングストッパー電極50Pは、ITO(Indium Tin Oxide)等の透明導電材料からなる。画素電極50、及び第1のエッチングストッパー電極50Pは、端子部10Tの第2のエッチングストッパー電極20Tと同時に形成される。第1のエッチングストッパー電極50Pの膜厚は、好ましくは100nm程度である。
次に、図13に示すように、画素電極50及び第1のエッチングストッパー電極50Pを覆って、絶縁膜21が形成される。その後、図14に示すように、絶縁膜21上にレジスト層Rが形成される。レジスト層Rには、第1の実施形態における開口部H10(図7及び図8参照)の替わりに、第1のエッチングストッパー電極50P上に開口部H14が形成される。
そして、図15に示すように、レジスト層Rをマスクとして、絶縁膜21に対するドライエッチングが行われ、コンタクトホールH9内で第1のエッチングストッパー電極50Pを露出するコンタクトホールH15が形成される。この絶縁膜21に対するドライエッチングは、本発明の第1のエッチング工程の一例である。
このとき、第1のエッチングストッパー電極20Pの表面上には、レジスト層Rの構成成分によるポリマー等の残留堆積物DP2が形成される。
その後、上記レジスト層Rをマスクとして、HF等をエッチング溶液としたウェットエッチングが行われることにより、残留堆積物DP2がエッチング除去される。このHF等をエッチング溶液としたウェットエッチングは、本発明の第2のエッチング工程の一例である。
その際、コンタクトホールH15では、第1のエッチングストッパー電極50Pによりエッチングの進行が止められて、平坦化膜18又はパッシベーション膜17に対するエッチングが抑止される。
次に、レジスト層Rの除去後、図16に示すように、表示部10Aでは、コンタクトホールH15を通して第1のエッチングストッパー電極50Pと接続され絶縁膜21上に延びる共通電極52が形成される。共通電極52は、例えばITO等の透明導電材料からなり、複数のスリット部と線状部が平行に交互に配置されてなる。
その後、図10の工程と同様に、表示部10Aでは、第1の透明基板10に対向して第2の透明基板30を貼り合わせ、それらの基板の間に液晶LCが封止される。なお、上記各工程では、第1の偏光板PL1、第2の偏光板PL2、カラーフィルタ31、配向膜(不図示)等が適宜形成される。こうして完成した本実施形態による液晶表示装置においても、第1の実施形態と同等の効果が得られる。
さらに、本発明の第3の実施形態として、図4乃至図10の第1の実施形態において、共通電極14、コンタクトホールH3、及び引き出し線16Cが形成される替わりに、ドレイン電極16D、下層電極16Tと同じ層で形成された共通電極線が、共通電極20と重畳する位置の層間絶縁膜15上に配置されてもよい。
同様に、本発明の第4の実施形態として、図12乃至図16の第2の実施形態において、共通電極14、コンタクトホールH3、及び引き出し線16Cが形成される替わりに、ドレイン電極16D、下層電極16Tと同じ層で形成された共通電極線が、第1のエッチングストッパー電極50Pと重畳する位置の層間絶縁膜15上に配置されてもよい。これらの第3及び第4の実施形態においても、第1及び第2の実施形態と同等の効果が得られる。
なお、上記第1乃至第4の実施形態では、共通電極線14は表示部10Aの端部近傍に延在しているものとしたが、本発明はこれに限定されない。即ち、共通電極線14は、表示部10A内における画素PXL内又は画素PXLの近傍に延在して、共通電極20と接続されるものであってもよい。この場合、特に第2及び第4の実施形態では、複数のスリット部及び線状部を有した共通電極20を起因とする抵抗の増大を抑える効果が得られる。
また、上記第1乃至第4の実施形態では、第1のエッチングストッパー電極20P,50P、及び第2のエッチングストッパー電極20Tは、透明導電材料であるとしたが、非透明な導電材料であってもよい。
また、上記第1乃至第4の実施形態では、画素PXLはFFSモードにより動作するものとしたが、本発明はこれに限定されない。即ち、本発明は、第1の透明基板10に対して略水平方向の電界を用いて液晶LCを制御するものであれば、上記以外のモードで動作する液晶表示装置についても適用される。例えば、画素PXLはIPSモードにより動作するものであってもよい。この場合、同一の透明基板上に、線状の画素電極及び共通電極が、所定の間隔で交互に配置される。
本発明の第1の実施形態による液晶表示装置の概略構成を示す平面図である。 図1の表示部における画素を示す拡大平面図である。 図1の端子部における端子を示す拡大平面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第1の実施形態による液晶表示装置の製造方法を示す断面図である。 従来例による液晶表示装置の製造方法を示す断面図である。 本発明の第2の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第2の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第2の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第2の実施形態による液晶表示装置の製造方法を示す断面図である。 本発明の第2の実施形態による液晶表示装置の製造方法を示す断面図である。
符号の説明
10 第1の透明基板
10A 表示部 10T 端子部
11 能動層 12 ゲート絶縁膜
13 ゲート線 14 共通電極線
14A 配線 14B 電極
15 層間絶縁膜 16S ソース線
16D ドレイン電極 16C 引き出し線
16T 下層電極 17 パッシベーション膜
18 平坦化膜 20,52 共通電極
20P,50P 第1のエッチングストッパー電極
20T 第2のエッチングストッパー電極
21 絶縁膜 22,50 画素電極
22T 上層電極 30 第1の透明基板
31 カラーフィルタ R レジスト層
PL1 第1の偏光板 PL2 第2の偏光板
BL 光源 GL 画素選択信号線
TR 画素トランジスタ LC 液晶層
PXL 画素 TL 端子
H1〜H9,H12,13,H15 コンタクトホール
H10,H11,H14 開口部

Claims (11)

  1. 基板上にドレイン電極を有するスイッチング素子を形成する工程と、
    前記ドレイン電極を覆う第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に前記ドレイン電極を露出する開口部を形成する工程と、
    前記開口部を覆い前記ドレイン電極に接続する第1のエッチングストッパー電極を形成すると同時に、前記第1の絶縁膜上に共通電極を形成する工程と、
    前記第1のエッチングストッパー電極及び前記共通電極を覆って第2の絶縁膜を形成する工程と、
    前記第1のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、
    前記第1のエッチング工程後に、前記第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、
    前記第2のエッチング工程後に、前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記共通電極と対向する画素電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
  2. 前記スイッチング素子のドレイン電極と同時に外部接続用の下層電極を形成し、
    前記第1のエッチングストッパー電極と同時に前記下層電極に接続する第2のエッチングストッパー電極を形成し、
    前記第2の絶縁膜で前記第2のエッチングストッパー電極を覆い、
    前記第1のエッチング工程により、第2のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングし、
    前記第2のエッチング工程により、前記第2のエッチングストッパー電極上の残留物をエッチングにより除去し、
    前記第2のエッチング工程後に、前記画素電極の形成と同時に、前記第2のエッチングストッパー電極上に外部接続用の上層電極を形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。
  3. 基板上にスイッチング素子と共通電極線を形成する工程と、
    前記スイッチング素子のドレイン電極と前記共通電極線の引き出し線とを形成する工程と、
    前記ドレイン電極及び前記引き出し線を覆う第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に前記ドレイン電極を露出する第1の開口部及び前記引き出し線を露出する第2の開口部を形成する工程と、
    前記第2の開口部を通して前記引き出し線に接続する第1のエッチングストッパー電極を形成すると同時に、前記第1の絶縁膜上に画素電極を形成する工程と、
    前記第1のエッチングストッパー電極及び前記画素電極を覆って第2の絶縁膜を形成する工程と、
    前記第1のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、
    前記第1のエッチング工程後に、前記第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、
    前記第2のエッチング工程後に、前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
  4. 基板上にスイッチング素子を形成する工程と、
    前記スイッチング素子のドレイン電極と共通電極線を形成する工程と、
    前記ドレイン電極及び前記共通電極線を覆う第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に前記ドレイン電極を露出する第1の開口部及び前記共通電極線を露出する第2の開口部を形成する工程と、
    前記第2の開口部を通して前記共通電極線に接続する第1のエッチングストッパー電極を形成すると同時に、前記第1の絶縁膜上に画素電極を形成する工程と、
    前記第1のエッチングストッパー電極及び前記画素電極を覆って第2の絶縁膜を形成する工程と、
    前記第1のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、
    前記第1のエッチング工程後に、前記第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、
    前記第2のエッチング工程後に、前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記画素電極と対向する共通電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
  5. 前記ドレイン電極と同時に外部接続用の下層電極を形成し、
    前記第1のエッチングストッパー電極と同時に前記下層電極に接続する第2のエッチングストッパー電極を形成し、
    前記第2の絶縁膜で前記第2のエッチングストッパー電極を覆い、
    前記第1のエッチング工程により、第2のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングし、
    前記第2のエッチング工程により、前記第2のエッチングストッパー電極上の残留物をエッチングにより除去し、
    前記第2のエッチング工程後に、前記共通電極の形成と同時に、前記第2のエッチングストッパー電極上に外部接続用の上層電極を形成することを特徴とする請求項3又は請求項4に記載の液晶表示装置の製造方法。
  6. 前記第1のエッチング工程はドライエッチング工程であり、前記第2のエッチング工程はウェットエッチング工程であることを特徴とする請求項1乃至請求項5のいずれかに記載の液晶表示装置の製造方法。
  7. 前記第1のエッチングストッパー電極は前記開口部において第1の絶縁膜を覆っていることを特徴とする請求項1に記載の液晶表示装置の製造方法。
  8. 前記第1のエッチングストッパー電極は前記第2の開口部において第1の絶縁膜を覆っていることを特徴とする請求項3又は請求項4に記載の液晶表示装置の製造方法。
  9. 基板上に配置されドレイン電極を有したスイッチング素子と、
    前記スイッチング素子を覆い、前記ドレイン電極上に第1の開口部を有する第1の絶縁膜と、
    前記第1の開口部に形成され前記ドレイン電極に接続する第1のエッチングストッパー電極と、
    前記第1の絶縁膜上に配置された共通電極と、
    前記第1のエッチングストッパー電極及び前記共通電極を覆い、前記第1のエッチングストッパー電極上に第2の開口部が設けられた第2の絶縁膜と、
    前記第2の開口部を通して前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記共通電極と対向する画素電極と、を備えることを特徴とする液晶表示装置。
  10. 基板上に配置されドレイン電極を有したスイッチング素子と、
    前記基板上に配置された共通電極線と、
    前記共通電極線から延びる引き出し線と、
    前記スイッチング素子、ドレイン電極及び前記引き出し線を覆い、前記ドレイン電極上に第1の開口部が設けられ前記引き出し線上に第2の開口部が設けられた第1の絶縁膜と、
    前記第2の開口部に形成され前記引き出し線に接続する第1のエッチングストッパー電極と、
    前記第1の絶縁膜上に配置された画素電極と、
    前記第1のエッチングストッパー電極及び前記画素電極を覆い、前記第1のエッチングストッパー電極上に第3の開口部が設けられた第2の絶縁膜と、
    前記第3の開口部を通して前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記画素電極と対向する共通電極と、を備えることを特徴とする液晶表示装置。
  11. 基板上に配置されドレイン電極を有したスイッチング素子と、
    前記基板上に配置された共通電極線と、
    前記スイッチング素子、ドレイン電極及び前記共通電極線を覆い、前記ドレイン電極上に第1の開口部が設けられ前記共通電極線上に第2の開口部が設けられた第1の絶縁膜と、
    前記第2の開口部に形成され前記共通電極線に接続する第1のエッチングストッパー電極と、
    前記第1の絶縁膜上に配置された画素電極と、
    前記第1のエッチングストッパー電極及び前記画素電極を覆い、前記第1のエッチングストッパー電極上に第3の開口部が設けられた第2の絶縁膜と、
    前記第3の開口部を通して前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記画素電極と対向する共通電極と、を備えることを特徴とする液晶表示装置。
JP2007194170A 2007-07-26 2007-07-26 液晶表示装置及びその製造方法 Active JP4487318B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007194170A JP4487318B2 (ja) 2007-07-26 2007-07-26 液晶表示装置及びその製造方法
US12/169,419 US7952671B2 (en) 2007-07-26 2008-07-08 Liquid crystal display device having etching stopper electrode and method of manufacturing the liquid crystal display device
DE602008000697T DE602008000697D1 (de) 2007-07-26 2008-07-11 Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung der Flüssigkristallanzeigevorrichtung
EP08252378A EP2023194B1 (en) 2007-07-26 2008-07-11 Liquid crystal display device and method of manufacturing the liquid crystal display device
KR1020080072288A KR100981485B1 (ko) 2007-07-26 2008-07-24 액정 표시 장치 및 그 제조 방법
TW097128443A TWI368096B (en) 2007-07-26 2008-07-25 Method of manufacturing the liquid crystal display device
CN2008101440342A CN101354513B (zh) 2007-07-26 2008-07-25 液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194170A JP4487318B2 (ja) 2007-07-26 2007-07-26 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009031468A true JP2009031468A (ja) 2009-02-12
JP4487318B2 JP4487318B2 (ja) 2010-06-23

Family

ID=39884563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194170A Active JP4487318B2 (ja) 2007-07-26 2007-07-26 液晶表示装置及びその製造方法

Country Status (7)

Country Link
US (1) US7952671B2 (ja)
EP (1) EP2023194B1 (ja)
JP (1) JP4487318B2 (ja)
KR (1) KR100981485B1 (ja)
CN (1) CN101354513B (ja)
DE (1) DE602008000697D1 (ja)
TW (1) TWI368096B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256517A (ja) * 2009-04-23 2010-11-11 Hitachi Displays Ltd アクティブマトリクス型表示装置
JP2011059314A (ja) * 2009-09-09 2011-03-24 Hitachi Displays Ltd 液晶表示装置
JP2011100071A (ja) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2013073084A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
JP2014026131A (ja) * 2012-07-27 2014-02-06 Japan Display Inc 液晶表示装置およびその製造方法ならびに電子機器
JP2014149340A (ja) * 2013-01-31 2014-08-21 Japan Display Inc 液晶表示装置の製造方法および液晶表示装置
JP2014149908A (ja) * 2014-03-03 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014202838A (ja) * 2013-04-03 2014-10-27 三菱電機株式会社 Tftアレイ基板およびその製造方法
JP2015031714A (ja) * 2013-07-31 2015-02-16 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP2015511026A (ja) * 2012-02-28 2015-04-13 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製造方法、並びに表示装置
JP2015145908A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置
US9536903B2 (en) 2006-09-29 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9608008B2 (en) 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
US10249843B2 (en) 2015-09-25 2019-04-02 Samsung Display Co., Ltd. Display device with light transmission area

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101049003B1 (ko) 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101291716B1 (ko) * 2009-12-11 2013-07-31 엘지디스플레이 주식회사 높은 구동전압을 요구되는 액정 모드를 위한 액정표시장치
KR101633407B1 (ko) * 2009-12-28 2016-06-24 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판
KR20120002411A (ko) * 2010-06-30 2012-01-05 동우 화인켐 주식회사 복합구성 편광판 세트 및 이를 포함하는 ips 모드 액정표시장치
JP2012185307A (ja) * 2011-03-04 2012-09-27 Nec Saitama Ltd 画像表示ユニット、画像表示制御方法および画像表示制御プログラム
JP5318302B2 (ja) 2011-03-25 2013-10-16 シャープ株式会社 表示装置
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
KR101887371B1 (ko) * 2011-07-22 2018-08-13 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US9720295B2 (en) 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101863148B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101863153B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101295536B1 (ko) * 2012-03-26 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 제조 방법
KR101922088B1 (ko) * 2012-05-23 2018-11-27 삼성디스플레이 주식회사 액정 표시 장치
JP6072522B2 (ja) 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
CN103943628B (zh) 2013-10-14 2017-01-11 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
CN103928472A (zh) * 2014-03-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR101600306B1 (ko) * 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
TW201612606A (en) * 2014-09-29 2016-04-01 Au Optronics Corp Fabricating methods of pixel structure and liquid crystal display panel
KR102432645B1 (ko) * 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN105070684B (zh) 2015-07-17 2018-01-05 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN105261591B (zh) * 2015-08-19 2018-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2017077997A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
US10663821B2 (en) * 2015-11-06 2020-05-26 Sharp Kabushiki Kaisha Display board having insulating films and terminals, and display device including the same
CN105742292B (zh) * 2016-03-01 2019-02-19 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN105826330A (zh) * 2016-05-12 2016-08-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
JP2018120123A (ja) 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
CN106707587A (zh) * 2017-02-08 2017-05-24 厦门天马微电子有限公司 一种触控显示面板及装置
CN111527445A (zh) * 2017-12-28 2020-08-11 株式会社日本显示器 基板及电泳装置
CN109148481B (zh) * 2018-08-21 2020-09-01 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法
CN109686745A (zh) * 2018-12-26 2019-04-26 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
US11626520B2 (en) * 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449026B1 (en) * 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
JP4677654B2 (ja) 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
KR100620322B1 (ko) * 2000-07-10 2006-09-13 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정 표시장치 및 그 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
JP4556341B2 (ja) 2001-03-30 2010-10-06 セイコーエプソン株式会社 液晶表示装置および電子機器
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR100412619B1 (ko) 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4813842B2 (ja) 2005-07-29 2011-11-09 株式会社 日立ディスプレイズ 液晶表示装置
JP2007114360A (ja) * 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967598B2 (en) 2006-09-29 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10930683B2 (en) 2006-09-29 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10297618B2 (en) 2006-09-29 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US9842861B2 (en) 2006-09-29 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US9536903B2 (en) 2006-09-29 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010256517A (ja) * 2009-04-23 2010-11-11 Hitachi Displays Ltd アクティブマトリクス型表示装置
JP2011059314A (ja) * 2009-09-09 2011-03-24 Hitachi Displays Ltd 液晶表示装置
JP2011100071A (ja) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd 液晶表示装置
US8471992B2 (en) 2009-11-09 2013-06-25 Japan Display Central Inc. Liquid crystal display device and method for manufacturing the same
US9312283B2 (en) 2011-11-16 2016-04-12 Joled Inc. Method for producing display panel, and display panel
WO2013073084A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
JP2015511026A (ja) * 2012-02-28 2015-04-13 京東方科技集團股▲ふん▼有限公司 アレイ基板及びその製造方法、並びに表示装置
JP2014026131A (ja) * 2012-07-27 2014-02-06 Japan Display Inc 液晶表示装置およびその製造方法ならびに電子機器
JP2014149340A (ja) * 2013-01-31 2014-08-21 Japan Display Inc 液晶表示装置の製造方法および液晶表示装置
US9640557B2 (en) 2013-04-03 2017-05-02 Mitsubishi Electric Corporation TFT array substrate and method for producing the same
JP2014202838A (ja) * 2013-04-03 2014-10-27 三菱電機株式会社 Tftアレイ基板およびその製造方法
JP2015031714A (ja) * 2013-07-31 2015-02-16 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP2015145908A (ja) * 2014-01-31 2015-08-13 株式会社ジャパンディスプレイ 表示装置
US9837449B2 (en) 2014-01-31 2017-12-05 Japan Display Inc. Display device with contact between an electrode of a thin film transistor and a pixel electrode
US9608008B2 (en) 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
JP2014149908A (ja) * 2014-03-03 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
US10249843B2 (en) 2015-09-25 2019-04-02 Samsung Display Co., Ltd. Display device with light transmission area

Also Published As

Publication number Publication date
CN101354513A (zh) 2009-01-28
DE602008000697D1 (de) 2010-04-08
CN101354513B (zh) 2010-12-08
JP4487318B2 (ja) 2010-06-23
KR20090012131A (ko) 2009-02-02
US20090027579A1 (en) 2009-01-29
US7952671B2 (en) 2011-05-31
TW200916927A (en) 2009-04-16
TWI368096B (en) 2012-07-11
EP2023194B1 (en) 2010-02-24
EP2023194A1 (en) 2009-02-11
KR100981485B1 (ko) 2010-09-10

Similar Documents

Publication Publication Date Title
JP4487318B2 (ja) 液晶表示装置及びその製造方法
JP6076626B2 (ja) 表示装置及びその製造方法
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
TWI441198B (zh) 面板及其製法
US20180097044A1 (en) Backplane substrate and flexible display using the same
JP5907697B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
CN108490700B (zh) 电子装置及其制造方法
US10879339B2 (en) Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
WO2011132376A1 (ja) 薄膜トランジスタ基板
JP4722118B2 (ja) 液晶表示装置及びその製造方法
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP5863399B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP2007171314A (ja) 液晶表示装置とその製造方法
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
KR101854698B1 (ko) 어레이 기판 및 이의 제조방법
US9690154B2 (en) Liquid crystal display panel and method of manufacturing the same
WO2018188656A1 (zh) 阵列基板及显示装置
WO2016021320A1 (ja) アクティブマトリクス基板およびその製造方法
JP2007248903A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2011003650A (ja) 多層配線基板及びそれを備えた半導体装置
TWI323513B (en) Display panel and method for manufacturing thin film transistor substrate thereof
WO2019009167A1 (ja) 薄膜トランジスタアレイ基板及び表示装置
JP2009265149A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法
JP2008083328A (ja) 液晶装置の製造方法
JP2010112998A (ja) 電気光学装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4487318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250