KR20090012131A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090012131A
KR20090012131A KR1020080072288A KR20080072288A KR20090012131A KR 20090012131 A KR20090012131 A KR 20090012131A KR 1020080072288 A KR1020080072288 A KR 1020080072288A KR 20080072288 A KR20080072288 A KR 20080072288A KR 20090012131 A KR20090012131 A KR 20090012131A
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
etching
etching stopper
forming
Prior art date
Application number
KR1020080072288A
Other languages
English (en)
Other versions
KR100981485B1 (ko
Inventor
마사아키 아오타
사토시 이시다
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20090012131A publication Critical patent/KR20090012131A/ko
Application granted granted Critical
Publication of KR100981485B1 publication Critical patent/KR100981485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

투명 기판에 대해서 대략 수평 방향의 전계를 이용하여 액정을 제어하는 액정 표시 장치에 있어서, 전극간의 콘택트 저항의 증대를 억제함과 아울러, 양품률의 저하를 억제한다.
화소 트랜지스터 TR을 덮는 패시베이션막(17) 및 평탄화막(18)에 형성된 콘택트 홀 H8, H9를 통해, 드레인 전극(16D)에 접속하는 제 1 에칭 스토퍼 전극(20P)과, 인출선(16C)에 접속하는 공통 전극(20)을 형성한다.
그 후, 그들 전극(20P, 20)을 덮는 절연막(21)을 형성하고, 절연막(21)을 선택적으로 건식 에칭한다. 그 후, 제 1 에칭 스토퍼 전극(20P) 상의 잔류 퇴적물 DP2를 습식 에칭에 의해 제거한다. 그 후, 제 1 에칭 스토퍼 전극(20P)과 접속해 절연막(21) 상으로 연장되는 화소 전극(22)을 형성한다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 특히, 투명 기판에 대해서 대략 수평 방향의 전계를 이용하여 액정을 제어하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
높은 콘트라스트 및 넓은 시야각을 얻을 수 있는 액정 표시 장치로서, 투명 기판에 대하여 대략 수평 방향의 전계를 이용한 액정 표시 장치, 즉, FFS(Fringe-Field Switching) 모드나 IPS(In-Plain Switching) 모드 등에 의해 동작하는 액정 표시 장치가 알려져 있다.
이 액정 표시 장치에서는, 한쪽의 투명 기판에, 표시 신호가 공급되는 화소 전극과, 공통 전위가 공급되는 공통 전극의 양자가 배치된다. 화소 전극은 그 투명 기판에 형성된 화소 트랜지스터의 드레인 전극과 접속되고, 공통 전극은 그 투명 기판에 형성되어 공통 전위가 공급되는 공통 전극선의 리드선(lead line)과 접속된다. 또, 단자부에는, 외부 접속용의 하층 전극 및 거기에 적층된 상층 전극이 형성된다.
여기서, 드레인 전극, 리드선, 하층 전극은 일단 절연막으로 덮여진다. 그 후, 절연막에 대해서 건식 에칭을 행함으로써, 드레인 전극, 리드선, 하층 전극을 노출하는 각 개구부가 형성된다. 그리고, 드레인 전극, 리드선, 하층 전극은 각 개구부를 통해 각각 화소 전극, 공통 전극, 상층 전극과 접속된다.
또, 투명 기판에 대해서 대략 수평 방향의 전계를 이용하여 액정을 제어하는 액정 표시 장치에 대해서는 특허 문헌 1에 기재되어 있다.
[특허 문헌 1] 일본 특허 공개 제2002－296611호 공보
그러나, 상기 액정 표시 장치의 제조 방법에서는, 화소 트랜지스터의 드레인 전극과 화소 전극을 접속하는 공정에 있어서, 그들 전극 사이에, 건식 에칭시에 생긴 잔류 퇴적물이 개재되는 것에 의해, 콘택트 저항이 증대하는 경우가 있었다. 또한, 단자부의 하층 전극과 상층 전극 사이에도 잔류 퇴적물이 개재되어, 콘택트 저항의 증대뿐만 아니라, 그 잔류 퇴적물에 기인한 상층 전극의 박리나 접속 불량이 발생하는 경우가 있었다. 결과적으로, 표시 불량이나 신호 전송의 지연 등의 문제가 생기고 있었다.
이 문제에 대해서는, 상기 잔류 퇴적물을 에칭에 의해 제거하는 것을 생각할 수 있다. 그러나, 잔류 퇴적물을 에칭에 의해 제거할 때에, 본래라면 제거해서는 안되는 다른 층도 동시에 에칭되게 되기 때문에, 형성 불량이 생겨 양품률이 저하되고 있었다.
본 발명의 액정 표시 장치의 제조 방법은, 기판 상에 드레인 전극을 갖는 스위칭 소자를 형성하는 공정과, 드레인 전극을 덮는 제 1 절연막을 형성하는 공정과, 제 1 절연막에 드레인 전극을 노출하는 개구부를 형성하는 공정과, 개구부를 덮는 드레인 전극에 접속하는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 제 1 절연막 상에 공통 전극을 형성하는 공정과, 제 1 에칭 스토퍼 전극 및 공통 전극을 덮어 제 2 절연막을 형성하는 공정과, 제 1 에칭 스토퍼 전극 상의 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과, 제 1 에칭 공정 후에, 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과, 제 2 에칭 공정 후에, 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되어 공통 전극과 대향하는 화소 전극을 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치에 제조 방법은, 기판 상에 스위칭 소자와 공통 전극선을 형성하는 공정과, 스위칭 소자의 드레인 전극과 공통 전극선의 리드선을 형성하는 공정과, 드레인 전극 및 리드선을 덮는 제 1 절연막을 형성하는 공정과, 제 1 절연막에 드레인 전극을 노출시키는 제 1 개구부 및 리드선을 노출시키는 제 2 개구부를 형성하는 공정과, 제 2 개구부를 통해 리드선에 접속되는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 제 1 절연막 상에 화소 전극을 형성하는 공정과, 제 1 에칭 스토퍼 전극 및 화소 전극을 덮어 제 2 절연막을 형성하는 공정과, 제 1 에칭 스토퍼 전극 상의 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과, 제 1 에칭 공정 후에, 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과, 제 2 에칭 공정 후에, 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되는 화소 전극과 대향하는 공통 전극을 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치에 제조 방법은, 기판 상에 스위칭 소자를 형성하는 공정과, 스위칭 소자의 드레인 전극과 공통 전극선을 형성하는 공정과, 드레인 전극 및 공통 전극선을 덮는 제 1 절연막을 형성하는 공정과, 제 1 절연막 에 드레인 전극을 노출시키는 제 1 개구부 및 공통 전극선을 노출시키는 제 2 개구부를 형성하는 공정과, 제 2 개구부를 통해 공통 전극선에 접속되는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 제 1 절연막 상에 화소 전극을 형성하는 공정과, 제 1 에칭 스토퍼 전극 및 화소 전극을 덮어 제 2 절연막을 형성하는 공정과, 제 1 에칭 스토퍼 전극 상의 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과, 제 1 에칭 공정 후에, 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과, 제 2 에칭 공정 후에, 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되어 화소 전극과 대향하는 공통 전극을 형성하는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치는, 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와, 스위칭 소자를 덮고, 드레인 전극 상에 제 1 개구부를 갖는 제 1 절연막과, 제 1 개구부에 형성되고 드레인 전극에 접속되는 제 1 에칭 스토퍼 전극과, 제 1 절연막 상에 배치된 공통 전극과, 제 1 에칭 스토퍼 전극 및 공통 전극을 덮고, 제 1 에칭 스토퍼 전극 상에 제 2 개구부가 마련된 제 2 절연막과, 제 2 개구부를 통해 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되어 공통 전극과 대향하는 화소 전극을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치는, 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와, 기판 상에 배치된 공통 전극선과, 공통 전극선으로부터 연장되는 리드선과, 스위칭 소자, 드레인 전극 및 리드선을 덮고, 드레인 전극 상에 제 1 개구부가 마련되며 리드선 상에 제 2 개구부가 마련된 제 1 절연막과, 제 2 개구부에 형성되고 리드선에 접속되는 제 1 에칭 스토퍼 전극과, 제 1 절연막 상에 배치된 화소 전극과, 제 1 에칭 스토퍼 전극 및 화소 전극을 덮고, 제 1 에칭 스토퍼 전극 상에 제 3 개구부가 마련된 제 2 절연막과, 제 3 개구부를 통해 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되어 화소 전극과 대향하는 공통 전극을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치는, 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와, 기판 상에 배치된 공통 전극선과, 스위칭 소자, 드레인 전극 및 공통 전극선을 덮고, 드레인 전극 상에 제 1 개구부가 마련되고 공통 전극선 상에 제 2 개구부가 마련된 제 1 절연막과, 제 2 개구부에 형성되고 공통 전극선에 접속되는 제 1 에칭 스토퍼 전극과, 제 1 절연막 상에 배치된 화소 전극과, 제 1 에칭 스토퍼 전극 및 화소 전극을 덮고, 제 1 에칭 스토퍼 전극 상에 제 3 개구부가 마련된 제 2 절연막과, 제 3 개구부를 통해 제 1 에칭 스토퍼 전극에 접속되고, 제 2 절연막 상에 연장되어 화소 전극과 대향하는 공통 전극을 구비하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치는, 상기 기판 상에 배치되고, 상기 제 1 절연막으로 덮인 외부 접속용의 하층 전극과, 상기 제 1 절연막 상에 형성되고, 상기 제 1 절연막의 개구부를 통해 상기 하층 전극에 접속되는 제 2 에칭 스토퍼 전극과, 상기 제 2 절연막 상에 형성되고, 상기 제 2 절연막의 개구부에서 상기 제 2 에칭 스토퍼 전극과 접속되는 외부 접속용의 상층 전극을 구비하는 것을 특징으로 한다.
또, 본 발명의 액정 표시 장치는, 상기 기판에 대향 배치된 대향 기판과, 상기 기판과 상기 대향 기판 사이에 유지된 액정을 구비하며, 상기 공통 전극과 화소 전극간의 전계에 의해 상기 액정의 배향 방향을 제어하는 것을 특징으로 한다.
본 발명에 의하면, 투명 기판에 대해서 대략 수평 방향의 전계를 이용하여 액정을 제어하는 액정 표시 장치에 있어서, 전극간의 콘택트 저항의 증대가 억제됨과 아울러, 양품률의 저하가 억제된다. 또, 개구율의 저하를 회피할 수 있다.
이하에, 본 발명의 실시예 1에 따른 액정 표시 장치의 평면 구성에 대해 도면을 참조하여 설명한다. 도 1은 본 실시예에 따른 액정 표시 장치의 개략 구성을 나타내는 평면도이다. 또한, 도 2는 도 1의 표시부(10A)에 형성되는 복수의 화소 PXL 중에서 3개의 화소 PXL만 확대해 도시한 평면도이며, FFS 모드에 의해 동작하는 경우의 구성을 도시하고 있다. 도 3은 도 1의 단자부(10T)의 복수의 단자 TL 중에서 1개를 확대해 도시한 평면도이다. 도 1 내지 도 3에서는, 설명의 편의상, 주요한 구성 요소만을 도시하고 있다.
또, 이후의 평면 구성에 따른 설명에서는, 콘택트 홀 H1~H13의 구성을 보충하기 위해서, 게이트 절연막(12), 층간 절연막(15), 패시베이션막(17), 평탄화막(18)에 대해서도 참조하고 있지만, 이러한 적층 관계에 대해서는, 후술하는 액정 표시 장치의 제조 방법에 따른 설명에서 나타낸다.
도 1에 도시하는 바와 같이, 이 액정 표시 장치에는, 복수의 화소 PXL이 배치된 표시부(10A)와, 외부 접속용의 복수의 단자 TL이 배치된 단자부(10T)가 배치되어 있다. 표시부(10A)에서는, 도 2에 도시하는 바와 같이, 게이트 신호가 공급되는 게이트선(13)과, 소스 신호(표시 신호)가 공급되는 소스선(16S)의 교차점에 대응하여 각 화소 PXL이 배치되어 있다.
각 화소 PXL의 제 1 투명 기판(10) 상에는, 게이트선(13)을 게이트 전극으로 한 박막 트랜지스터 등의 화소 트랜지스터 TR이 배치되어 있다. 화소 트랜지스터 TR의 소스는 게이트 절연막(12) 및 층간 절연막(15)에 형성된 콘택트 홀 H1을 통해 소스선(16S)에 접속되고, 그 드레인은 게이트 절연막(12) 및 층간 절연막(15)에 형성된 콘택트 홀 H2를 통해 드레인 전극(16D)과 접속되어 있다. 드레인 전극(16D)은, 패시베이션막(17)에 형성된 콘택트 홀 H5 및 평탄화막(18)에 형성된 콘택트 홀 H8을 통해, 제 1 에칭 스토퍼 전극(20P)과 접속되어 있다. 제 1 에칭 스토퍼 전극(20P)과 동일한 층에는, 그것과 동일한 도전 재료로 이루어지는 공통 전극(20)이 형성되어 있다. 화소 트랜지스터 TR은 본 발명의 스위칭 소자의 일례이다.
제 1 에칭 스토퍼 전극(20P)과 공통 전극(20)은 절연막(21)으로 덮어져 있다. 제 1 에칭 스토퍼 전극(20P)은, 절연층(21)에 형성된 콘택트 홀 H12를 통해, 절연막(21) 상에 배치된 화소 전극(22)에 접속되어 있다. 화소 전극(22)은 복수의 슬릿부와 선 형상부가 평행하게 교대로 연장되는 형상을 갖고 있다. 공통 전극(20)은 표시부(10A)의 단부 근방으로 연장되어 공통 전위가 공급되는 공통 전극 선(도시하지 않음)과, 콘택트 홀(도시하지 않음)을 통해 접속되어 있다. 또한, 공통 전극(20), 절연막(21), 화소 전극(22)이 이 순서로 적층되어 있음으로써, 소스 신호를 일정 기간 보지(保持)하는 보지 용량이 형성되어 있다. 게다가, 이것과는 별도로, 화소 트랜지스터 TR의 드레인과 접속하여, 소스 신호를 일정 기간 보지해서 화소 전극(22)에 공급하는 또 하나의 보지 용량(도시하지 않음)을 형성하여도 좋다.
한편, 단자부(10T)의 단자 TL은, 도 3에 도시하는 바와 같이, 제 1 투명 기판(10) 상에서, 표시부(10A)의 화소 PXL 등으로부터 단자부(10T)로 연장되는 배선(14A)이 배치되어 있으며, 그 일부와 하층 전극(16T)이 층간 절연막(15)에 형성된 콘택트 홀 H4를 통해 접속되어 있다. 하층 전극(16T)은 패시베이션막(17)에 형성된 콘택트 홀 H7을 통해 제 2 에칭 스토퍼 전극(20T)에 접속되어 있고, 제 2 에칭 스토퍼 전극(20T)은 평탄화막(18)에 형성된 콘택트 홀 H13을 통해 상층 전극(22T)과 접속되어 있다. 상층 전극(22T)에는, 외부의 구동 회로(도시하지 않음)로부터 연장되는 FPC(Flexible Printed Circuit), COG(Chip On Glass) 등의 단자(도시하지 않음)가 접속된다.
상기 구성의 화소 PXL에서는, 게이트선(13)으로부터 공급된 화소 선택 신호에 따라, 화소 트랜지스터 TR이 온되고, 소스선(16S) 및 화소 트랜지스터 TR을 통해 소스 신호가 화소 전극(22)에 공급된다. 이 때, 공통 전극(20)과 화소 전극(22) 사이에서는, 소스 신호에 따라, 제 1 투명 기판(10)의 대략 수평 방향을 따라서 전계가 생기고, 그 전계에 따라 액정(도시하지 않음)의 배향 방향이 변화됨으 로써, 표시에 걸리는 광학적 제어가 행해진다. 한편, 단자 TL에는, FPC 등을 거쳐서, 구동 회로(도시하지 않음)로부터 화소 선택 신호, 소스 신호 등의 구동 신호가 공급된다.
이하에, 이 액정 표시 장치의 제조 방법에 대해 단면도를 참조하여 설명한다. 도 4(a) 내지 도 9(a), 및 도 10은 이 액정 표시 장치에 있어서의 표시부(10A)의 하나의 화소 PXL을 나타냄과 아울러, 표시부(10A)의 단부 근방으로 연장되는 공통 전극선(14)에 대해서도 나열하여 도시하고 있다. 또, 도 4(b) 내지 도 9(b)는 단자부(10T)의 단자 TL의 단면도를 나타내고 있다. 또, 도 4 내지 도 10에서는, 도 1 내지 도 3에 도시한 것과 동일한 구성 요소에 대해서는 동일한 부호를 부여하여 참조하고 있다.
먼저, 도 4(a) 및 도 4(b)에 도시하는 바와 같이, 표시부(10A)의 제 1 투명 기판(10)에 있어서, 화소 PXL의 형성 영역으로서 화소 트랜지스터 TR이 형성되는 영역에 능동층(11)이 형성된다. 제 1 투명 기판(10) 상에는, 능동층(11) 상을 덮어 게이트 절연막(12)이 형성된다. 능동층(11)과 중첩하는 게이트 절연막(12) 상에는 게이트선(13)이 형성되고, 표시부(10A)의 단부 근방의 게이트 절연막(12) 상에는 공통 전극선(14)이 형성된다. 또한, 단자부(10T)의 제 1 투명 기판(10)에는, 표시부(10A)로부터 연장되는 배선(14A)과, 그 배선(14A) 근방에서의 단자 TL의 막 두께를 조정하기 위한 전극(14B)이 형성된다. 공통 전극선(14), 배선(14A), 전극(14B)은, 바람직하게는 몰리브덴 또는 몰리브덴 합금으로 이루어진다.
게이트 절연막(12) 상에는, 게이트선(13), 공통 전극선(14), 배선(14A), 전 극(14B)을 덮어 층간 절연막(15)이 형성된다. 층간 절연막(15) 상에는, 콘택트 홀 H1을 통해 능동층(11)의 소스와 접속되는 소스선(16S)이 형성되고, 콘택트 홀 H2를 통해 능동층(11)의 드레인과 접속되는 드레인 전극(16D)이 형성된다. 또, 층간 절연막(15) 상에는, 콘택트 홀 H3을 통해 공통 전극선(14)과 접속되는 리드선(16C)이 형성된다.
또, 단자부(10T)의 층간 절연막(15) 상에는, 콘택트 홀 H4를 통해 배선(14A)과 접속되고 전극(14B) 상에 연장되는 하층 전극(16T)이 형성된다. 소스선(16S), 드레인 전극(16D), 리드선(16C), 하층 전극(16T)은 모두 동일한 층에서 동시에 형성되는 것이며, 티탄, 알루미늄, 티탄이 이 순서로 형성되는 적층체이다. 층간 절연막(15) 상에는, 소스선(16S), 드레인 전극(16D), 리드선(16C), 하층 전극(16T)을 덮어, 절연막인 패시베이션막(17)이 형성된다. 패시베이션막(17)은, 예를 들면 300~400℃의 환경 하에서 성막된 실리콘 질화막이다. 패시베이션막(17)은 본 발명의 제 1 절연막의 일례이다.
그리고, 패시베이션막(17)에 대해서 레지스터층(도시하지 않음)을 마스크로 한 건식 에칭을 행함으로써, 표시부(10A)의 패시베이션막(17)에는, 드레인 전극(16D)을 노출시키는 콘택트 홀 H5와, 리드선(16C)을 노출시키는 콘택트 홀 H6이 형성된다. 이것과 동시에, 단자부(10T)의 패시베이션막(17)에는, 하층 전극(16T)을 노출시키는 콘택트 홀 H7이 형성된다.
다음에, 상기 레지스터층의 제거 후, 콘택트 홀 H5, H6, H7 내 및 패시베이션막(17) 상에, 그것을 덮는 유기막 등의 평탄화막(18)이 형성된다. 그리고, 평탄 화막(18)에 대해서 다른 레지스터층(도시하지 않음)을 마스크로 한 건식 에칭을 행함으로써, 콘택트 홀 H5 내에서 드레인 전극(16D)을 노출시키는 콘택트 홀 H8과, 콘택트 홀 H6 내에서 리드선(16C)을 노출시키는 콘택트 홀 H9가 형성된다. 또, 단자부(10T)에서는 평탄화막(18)이 제거되어, 재차 콘택트 홀 H7 내에서 하층 전극(16T)이 노출된다. 평탄화막(18)은 본 발명의 제 1 절연막의 일례이다.
이 건식 에칭 시에, 콘택트 홀 H7, H8, H9 내에서는, 드레인 전극(16D)의 표면, 리드선(16C)의 표면 및 하층 전극(16T)의 표면인 티탄 상에, 상기 레지스터층의 구성 성분에 의한 폴리머 등의 잔류 퇴적물 DP1이 형성된다.
또, 평탄화막(18)을 감광성 수지막으로 형성함으로써, 상기 다른 레지스터층을 이용하지 않고 콘택트 홀 H8, H9를 형성하는 것도 가능하지만, 이 경우에 있어서도 잔류 퇴적물 DP1이 형성되는 경우가 있다.
그 후, 상기 레지스터층을 마스크로 하고, HF 등을 에칭 용액으로 한 습식 에칭이 행해지는 것에 의해, 잔류 퇴적물 DP1이 에칭 제거된다. 그 때, 잔류 퇴적물 DP1의 패시베이션막(17) 및 평탄화막(18)에 대한 에칭 레이트는 크기 때문에, 패시베이션막(17) 및 평탄화막(18)에 대해서 문제가 되는 오버 에칭(over etching)이 생기는 일은 없다.
다음에, 도 5(a) 및 도 5(b)에 도시하는 바와 같이, 콘택트 홀 H8 내에 연장되어 드레인 전극(16D)과 접속된 제 1 에칭 스토퍼 전극(20P)이 형성된다. 또한, 이와 동시에, 콘택트 홀 H9를 통해 리드선(16C)과 접속되고 평탄화막(18) 상에 연장되고, 제 1 에칭 스토퍼 전극(20P)과 이격되어 이것을 둘러싸는 공통 전극(20)이 형성된다. 또한, 이와 동시에, 단자부(10T)에서는, 콘택트 홀 H7을 통해 하층 전극(16T)에 접속된 제 2 에칭 스토퍼 전극(20T)이 형성된다. 제 1 에칭 스토퍼 전극(20P), 공통 전극(20), 및 제 2 에칭 스토퍼 전극(20T)은 ITO(Indium Tin Oxide) 등의 투명 도전 재료로 이루어진다. 제 1 에칭 스토퍼 전극(20P) 및 제 2 에칭 스토퍼 전극(20T)의 막 두께는, 바람직하게는 100㎚ 정도이다.
다음에, 도 6(a) 및 도 6(b)에 도시한 바와 같이, 표시부(10A)의 평탄화막(18) 상에, 제 1 에칭 스토퍼 전극(20P) 및 공통 전극(20)을 덮는 절연막(21)이 형성된다. 이와 동시에, 단자부(10T)에서는, 패시베이션막(17) 상에, 제 2 에칭 스토퍼 전극(20T)을 덮는 절연막(21)이 형성된다. 절연막(21)은, 예를 들면 200℃ 정도의 환경 하에서 저온 성막된 실리콘 질화막으로 이루어진다. 절연막(21)은 본 발명의 제 2 절연막의 일례이다.
다음에, 도 7(a) 및 도 7(b)에 도시한 바와 같이, 절연막(21) 상에 레지스터층 R이 형성된다. 레지스터층 R에는, 제 1 에칭 스토퍼 전극(20P) 상과 제 2 에칭 스토퍼 전극(20T) 상에 각각 개구부 H10, H11이 형성된다.
그리고, 도 8(a) 및 도 8(b)에 도시한 바와 같이, 레지스터층 R을 마스크로 하여, SF6 혹은 CF4＋O2 등의 에칭 가스를 이용하여 절연막(21)에 대한 건식 에칭을 행해서, 콘택트 홀 H8 내에서 제 1 에칭 스토퍼 전극(20P)을 노출시키는 콘택트 홀 H12가 형성된다. 이와 동시에, 콘택트 홀 H7 내에서 제 2 에칭 스토퍼 전극(20T)을 노출시키는 콘택트 홀 H13이 형성된다. 이 절연막(21)에 대한 건식 에칭은 본 발명의 제 1 에칭 공정의 일례이다. 표시부(10A)에서는, 이 건식 에칭 시에 제 1 에칭 스토퍼 전극(20P)이 에칭 스토퍼로서 기능하여, 건식 에칭의 진행을 중지시키기 때문에, 평탄화막(18)이 에칭 가스에 노출되지 않아, 양호한 콘택트 홀의 형상이 유지된다.
또한, 이 건식 에칭 시에는, 제 1 에칭 스토퍼 전극(20P)의 표면 상 및 제 2 에칭 스토퍼 전극(20T)의 표면 상에, 레지스터층 R의 구성 성분에 의한 폴리머 등의 잔류 퇴적물 DP2가 형성된다.
그 후, 상기 레지스터층 R을 마스크로 하여, HF 등을 에칭 용액으로 한 습식 에칭이 행해지는 것에 의해, 잔류 퇴적물 DP2가 에칭 제거된다. 이 HF 등을 에칭 용액으로 한 습식 에칭은 본 발명의 제 2 에칭 공정의 일례이다.
그 때, 표시부(10A)의 콘택트 홀 H12 내에서는, 제 1 에칭 스토퍼 전극(20P)에 의해 습식 에칭의 진행이 중지되어, 패시베이션막(17) 또는 평탄화막(18)에 대한 에칭이 억제된다. 또한, 단자부(10T)의 콘택트 홀 H13 내에서는, 제 2 에칭 스토퍼 전극(20T)에 의해 습식 에칭의 진행이 중지되어, 패시베이션막(17)에 대한 에칭이 억제된다.
다음에, 레지스터층 R의 제거 후, 도 9(a) 및 도 9(b)에 도시한 바와 같이, 표시부(10A)에서는, 콘택트 홀 H12를 통해 제 1 에칭 스토퍼 전극(20P)과 접속되고 절연막(21) 상에 연장되는 화소 전극(22)이 형성된다. 화소 전극(22)은, 예를 들면 ITO 등의 투명 도전 재료로 이루어지고, 복수의 슬릿부와 선 형상부가 평행하게 교대로 배치되게 된다.
이와 동시에, 단자부(10T)에서는, 화소 전극(22)과 동일한 투명 도전 재료에 의해, 콘택트 홀 H13을 통해 제 2 에칭 스토퍼 전극(20T)과 접속된 상층 전극(22T)이 형성된다. 이렇게 하여, 단자부(10T)에는, 상층 전극을 최상층의 전극으로 한 단자 TL이 형성된다.
그 후, 도 10에 도시한 바와 같이, 표시부(10A)에서는, 제 1 투명 기판(10)에 대향하여 제 2 투명 기판(30)이 부착되고, 그들 기판 사이에 액정 LC가 봉지된다. 또, 상기 각 공정에서는, 제 1 편광판 PL1, 제 2 편광판 PL2, 컬러 필터(31), 배향막(도시하지 않음) 등이 적절히 형성된다. 또, 제 1 투명 기판(10)과 대향하여 백라이트 등의 광원 BL이 배치된다.
이렇게 하여 완성한 액정 표시 장치에서는, 드레인 전극(16D)과 화소 전극(22) 사이에 잔류 퇴적물 DP1, DP2가 개재되는 일이 없기 때문에, 그들 전극간의 콘택트 저항의 증대를 억제할 수 있다. 마찬가지로, 단자 TL의 하층 전극(16T)과 상층 전극(22T) 사이에 잔류 퇴적물 DP1, DP2가 개재되는 일이 없기 때문에, 그들 전극간의 콘택트 저항의 증대를 억제할 수 있다.
만일, 상기 구성과 같이 제 1 에칭 스토퍼 전극(20P) 및 제 2 에칭 스토퍼 전극(20T)이 형성되어 있지 않는다고 하면, 패시베이션막(17) 또는 평탄화막(18)에 대한 에칭에 의해서 형성 불량이 발생하게 된다. 즉, 양품률이 저하되어 버린다. 또는, 이 문제를 회피하기 위해서 잔류 퇴적물 DP2가 에칭 제거되지 않고 남겨지는 것에 의해, 드레인 전극(16D)과 화소 전극(22)의 콘택트 저항이 증대하게 된다. 또, 단자 TL에서는, 상기와 같은 콘택트 저항의 증대에 부가하여, 잔류 퇴적물 DP2 에 기인하여 상층 전극(22T)이 박리되어 버린다. 본 발명의 상기 공정에 의하면, 제 1 에칭 스토퍼 전극(20P) 및 제 2 에칭 스토퍼 전극(20T)의 형성에 의해, 이러한 문제를 동시에 해소할 수 있다.
또, 도 7 및 도 8의 공정에 있어서, 절연막(21)에 대하여 건식 에칭을 행할 때에, 레지스터층 R의 패턴, 즉 개구부 H10, H11의 사이즈나 형성 위치에 오차가 생겼을 경우, 도 11(a)에 도시한 바와 같이, 콘택트 홀 H8 내에서 평탄화막(18)이 에칭되어 버린다. 에칭된 부분 OE에서는, 도 11(b)에 도시한 바와 같이, 그 후의 공정에서 형성되는 화소 전극(22)에서 파단(破斷)이 생기게 된다. 즉, 화소 PXL의 표시 불량을 초래하게 된다.
이 문제에 대응하기 위해, 레지스터층 R의 개구부 H10, H11의 사이즈나 형성 위치에 대하여, 설계 시에 마진을 확보하는 것을 생각할 수 있다. 그러나, 이 마진에 의해, 화소 PXL의 개구율이 저하된다고 하는 다른 문제가 생기고 있었다. 이에 반하여 본 발명에서는, 제 1 에칭 스토퍼 전극(20P) 및 제 2 에칭 스토퍼 전극(20T)에 의해 상기 에칭이 억제되어, 상기 마진을 확보할 필요가 없어지기 때문에, 개구율의 저하를 회피할 수 있다.
또, 본 발명은, 상기 실시예 1에 있어서, 공통 전극(20)이 절연막(21)의 상층에 형성되고, 화소 전극(22)이 절연막(21)의 하층에 형성되는 경우에 대해서도 적용된다. 이 경우에 대하여, 이하에 본 발명의 실시예 2로서 도면을 참조하여 설명한다. 도 12 내지 도 16은 본 실시예에 따른 액정 표시 장치에 있어서의 표시부(10A)의 화소 PXL을 나타냄과 아울러, 표시부(10A)의 단부 근방에 연장되는 공통 전극선(14)의 근방에 대해서도 나열하여 도시하고 있다.
또, 도 12 내지 도 16에서는, 도 4 내지 도 10에 도시한 것과 동일한 구성요소에 대해서는 동일한 부호를 부여하고 설명을 생략한다.
본 실시예에 따른 액정 표시 장치의 제조 방법에서는, 최초의 공정은 실시예 1에서 도 4에 나타낸 공정과 같다. 여기서는, 그 이후의 공정에 대해서 설명한다. 단, 도 4의 잔류 퇴적물 DP1은 에칭 제거된 것으로 하여 설명한다. 또, 단자부(10T)에 있어서의 각 공정은 도 4(b) 내지 도 9(b)와 같기 때문에 설명을 생략한다. 도 12 내지 도 16의 각 공정에는, 도 5(b) 내지 도 9(b)의 각 공정이 각각 대응하고 있다.
본 실시예에서는, 도 12에 도시한 바와 같이, 우선, 콘택트 홀 H8을 통해 드레인 전극(16D)과 접속되고 평탄화막(18) 상에 연장되는 화소 전극(50)이 형성된다. 이와 동시에, 콘택트 홀 H9 내에 연장되고 리드선(16C)과 접속된 제 1 에칭 스토퍼 전극(50P)이 형성된다. 화소 전극(50) 및 제 1 에칭 스토퍼 전극(50P)은 ITO(Indium Tin Oxide) 등의 투명 도전 재료로 이루어진다. 화소 전극(50) 및 제 1 에칭 스토퍼 전극(50P)은 단자부(10T)의 제 2 에칭 스토퍼 전극(20T)과 동시에 형성된다. 제 1 에칭 스토퍼 전극(50P)의 막 두께는, 바람직하게는 100㎚ 정도이다.
다음에, 도 13에 도시한 바와 같이, 화소 전극(50) 및 제 1 에칭 스토퍼 전극(50P)을 덮어, 절연막(21)이 형성된다. 그 후, 도 14에 도시한 바와 같이, 절연막(21) 상에 레지스터층 R이 형성된다. 레지스터층 R에는, 실시예 1에 있어서의 개구부 H10(도 7 및 도 8 참조) 대신에, 제 1 에칭 스토퍼 전극(50P) 상에 개구부 H14가 형성된다.
그리고, 도 15에 도시한 바와 같이, 레지스터층 R을 마스크로 하여, 절연막(21)에 대한 건식 에칭이 행해져, 콘택트 홀 H9 내에서 제 1 에칭 스토퍼 전극(50P)을 노출시키는 콘택트 홀 H15가 형성된다. 이 절연막(21)에 대한 건식 에칭은 본 발명의 제 1 에칭 공정의 일례이다.
이 때, 제 1 에칭 스토퍼 전극(20P)의 표면 상에는, 레지스터층 R의 구성 성분에 의한 폴리머 등의 잔류 퇴적물 DP2가 형성된다.
그 후, 상기 레지스터층 R을 마스크로 하여, HF 등을 에칭 용액으로 한 습식 에칭이 행해짐으로써, 잔류 퇴적물 DP2가 에칭 제거된다. 이 HF 등을 에칭 용액으로 한 습식 에칭은 본 발명의 제 2 에칭 공정의 일례이다.
그 때, 콘택트 홀 H15에서는, 제 1 에칭 스토퍼 전극(50P)에 의해 에칭의 진행이 중지되어, 평탄화막(18) 또는 패시베이션막(17)에 대한 에칭이 억제된다.
다음에, 레지스터층 R의 제거 후, 도 16에 도시한 바와 같이, 표시부(10A)에서는, 콘택트 홀 H15를 통해 제 1 에칭 스토퍼 전극(50P)과 접속되고 절연막(21) 상에 연장되는 공통 전극(52)이 형성된다. 공통 전극(52)은, 예를 들면 ITO 등의 투명 도전 재료로 이루어지고, 복수의 슬릿부와 선 형상부가 평행하게 교대로 배치되게 된다.
그 후, 도 10의 공정과 마찬가지로, 표시부(10A)에서는, 제 1 투명 기판(10)에 대향하여 제 2 투명 기판(30)을 부착되고, 그들 기판 사이에 액정 LC가 봉지된 다. 또, 상기 각 공정에서는, 제 1 편광판 PL1, 제 2 편광판 PL2, 컬러 필터(31), 배향막(도시하지 않음) 등이 적절히 형성된다. 이렇게 하여 완성한 본 실시예에 따른 액정 표시 장치에 있어서도, 실시예 1과 동등한 효과를 얻을 수 있다.
또, 본 발명의 실시예 3으로서, 도 4 내지 도 10의 실시예 1에 있어서, 공통 전극(14), 콘택트 홀 H3, 및 리드선(16C)이 형성되는 대신에, 드레인 전극(16D), 하층 전극(16T)과 동일한 층에서 형성된 공통 전극선이, 공통 전극(20)으로 중첩하는 위치의 층간 절연막(15) 상에 배치되어도 좋다.
마찬가지로, 본 발명의 실시예 4로서, 도 12 내지 도 16의 실시예 2에 있어서, 공통 전극(14), 콘택트 홀 H3, 및 리드선(16C)이 형성되는 대신에, 드레인 전극(16D), 하층 전극(16T)과 동일한 층에서 형성된 공통 전극선이, 제 1 에칭 스토퍼 전극(50P)과 중첩하는 위치의 층간 절연막(15) 상에 배치되어도 좋다. 이들 실시예 3 및 실시예 4에 대해도, 실시예 1 및 실시예 2와 동등한 효과를 얻을 수 있다.
또, 상기 실시예 1 내지 실시예 4에서는, 공통 전극선(14)은 표시부(10A)의 단부 근방에 연장되어 있는 것으로 했지만, 본 발명은 이것에 한정되지 않는다. 즉, 공통 전극선(14)은, 표시부(10A) 내에서의 화소 PXL 내 또는 화소 PXL의 근방에 연장되고, 공통 전극(20)과 접속되는 것이어도 좋다. 이 경우, 특히 실시예 2 및 실시예 4에서는, 복수의 슬릿부 및 선 형상부를 가진 공통 전극(20)에 기인한 저항의 증대를 억제하는 효과를 얻을 수 있다.
또, 상기 실시예 1 내지 실시예 4에서는, 제 1 에칭 스토퍼 전극(20P, 50P) 및 제 2 에칭 스토퍼 전극(20T)은 투명 도전 재료라고 했지만, 비투명한 도전 재료이어도 된다.
또, 상기 실시예 1 내지 실시예 4에서는, 화소 PXL은 FFS 모드에 의해 동작하는 것으로 했지만, 본 발명은 이것에 한정되지 않는다. 즉, 본 발명은, 제 1 투명 기판(10)에 대해서 대략 수평 방향의 전계를 이용하여 액정 LC를 제어하는 것이면, 상기 이외의 모드에서 동작하는 액정 표시 장치에 대해서도 적용된다. 예를 들면, 화소 PXL은 IPS 모드에 의해 동작하는 것이어도 된다. 이 경우, 동일한 투명 기판 상에, 선 형상의 화소 전극 및 공통 전극이 소정의 간격으로 교대로 배치된다.
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 개략 구성을 나타내는 평면도,
도 2는 도 1의 표시부에 있어서의 화소를 나타내는 확대 평면도,
도 3은 도 1의 단자부에 있어서의 단자를 나타내는 확대 평면도,
도 4는 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 5는 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 6은 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 7은 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 8은 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 9는 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 10은 본 발명의 실시예 1에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 11은 종래예에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 12는 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 13은 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 14는 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 15는 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도,
도 16은 본 발명의 실시예 2에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 제 1 투명 기판 10A : 표시부
10T : 단자부 11 : 능동층
12 : 게이트 절연막 13 : 게이트선
14 : 공통 전극선 14A : 배선
14B : 전극 15 : 층간 절연막
16S : 소스선 16D : 드레인 전극
16C : 리드선 16T : 하층 전극
17 : 패시베이션막 18 : 평탄화막
20, 52 : 공통 전극 20P, 50P : 제 1 에칭 스토퍼 전극
20T : 제 2 에칭 스토퍼 전극 21 : 절연막
22, 50 : 화소 전극 22T : 상층 전극
30 : 제 1 투명 기판 31 : 컬러 필터
R : 레지스터층 PL1 : 제 1 편광판
PL2 : 제 2 편광판 BL : 광원
GL : 화소 선택 신호선 TR : 화소 트랜지스터
LC : 액정층 PXL : 화소
TL : 단자 H1~H9, H12, H13, H15 : 콘택트 홀
H10, H11, H14 : 개구부

Claims (13)

  1. 기판 상에 드레인 전극을 갖는 스위칭 소자를 형성하는 공정과,
    상기 드레인 전극을 덮는 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막에 상기 드레인 전극을 노출시키는 개구부를 형성하는 공정과,
    상기 개구부를 덮는 상기 드레인 전극에 접속하는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 상기 제 1 절연막 상에 공통 전극을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 및 상기 공통 전극을 덮어 제 2 절연막을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 상의 상기 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과,
    상기 제 1 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과,
    상기 제 2 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상에 연장되어 상기 공통 전극과 대향하는 화소 전극을 형성하는 공정
    을 구비하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 스위칭 소자의 드레인 전극과 동시에 외부 접속용의 하층 전극을 형성하고,
    상기 제 1 에칭 스토퍼 전극과 동시에 상기 하층 전극에 접속되는 제 2 에칭 스토퍼 전극을 형성하고,
    상기 제 2 절연막으로 상기 제 2 에칭 스토퍼 전극을 덮고,
    상기 제 1 에칭 공정에 의해, 상기 제 2 에칭 스토퍼 전극 상의 상기 제 2 절연막을 선택적으로 에칭하고,
    상기 제 2 에칭 공정에 의해, 상기 제 2 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하며,
    상기 제 2 에칭 공정 후에, 상기 화소 전극의 형성과 동시에, 상기 제 2 에칭 스토퍼 전극 상에 외부 접속용의 상층 전극을 형성하는 것
    을 특징으로 하는 액정 표시 장치의 제조 방법.
  3. 기판 상에 스위칭 소자와 공통 전극선을 형성하는 공정과,
    상기 스위칭 소자의 드레인 전극과 상기 공통 전극선의 리드선(lead line)을 형성하는 공정과,
    상기 드레인 전극 및 상기 리드선을 덮는 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막에 상기 드레인 전극을 노출시키는 제 1 개구부 및 상기 리드선을 노출시키는 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부를 통해 상기 리드선에 접속되는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 상기 제 1 절연막 상에 화소 전극을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 및 상기 화소 전극을 덮어 제 2 절연막을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 상의 상기 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과,
    상기 제 1 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과,
    상기 제 2 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상으로 연장되어 상기 화소 전극과 대향하는 공통 전극을 형성하는 공정
    을 구비하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  4. 기판 상에 스위칭 소자를 형성하는 공정과,
    상기 스위칭 소자의 드레인 전극과 공통 전극선을 형성하는 공정과,
    상기 드레인 전극 및 상기 공통 전극선을 덮는 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막에 상기 드레인 전극을 노출시키는 제 1 개구부 및 상기 공통 전극선을 노출시키는 제 2 개구부를 형성하는 공정과,
    상기 제 2 개구부를 통해 상기 공통 전극선에 접속되는 제 1 에칭 스토퍼 전극을 형성함과 동시에, 상기 제 1 절연막 상에 화소 전극을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 및 상기 화소 전극을 덮어 제 2 절연막을 형성하는 공정과,
    상기 제 1 에칭 스토퍼 전극 상의 상기 제 2 절연막을 선택적으로 에칭하는 제 1 에칭 공정과,
    상기 제 1 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하는 제 2 에칭 공정과,
    상기 제 2 에칭 공정 후에, 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상으로 연장되어 상기 화소 전극과 대향하는 공통 전극을 형성하는 공정
    을 구비하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 드레인 전극과 동시에 외부 접속용의 하층 전극을 형성하고,
    상기 제 1 에칭 스토퍼 전극과 동시에 상기 하층 전극에 접속하는 제 2 에칭 스토퍼 전극을 형성하고,
    상기 제 2 절연막으로 상기 제 2 에칭 스토퍼 전극을 덮고,
    상기 제 1 에칭 공정에 의해, 상기 제 2 에칭 스토퍼 전극 상의 상기 제 2 절연막을 선택적으로 에칭하고,
    상기 제 2 에칭 공정에 의해, 상기 제 2 에칭 스토퍼 전극 상의 잔류물을 에칭에 의해 제거하며,
    상기 제 2 에칭 공정 후에, 상기 공통 전극의 형성과 동시에, 상기 제 2 에칭 스토퍼 전극 상에 외부 접속용의 상층 전극을 형성하는 것
    을 특징으로 하는 액정 표시 장치의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 에칭 공정은 건식 에칭 공정이고,
    상기 제 2 에칭 공정은 습식 에칭 공정인 것
    을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 에칭 스토퍼 전극은 상기 개구부에서 상기 제 1 절연막을 덮고 있는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 에칭 스토퍼 전극은 상기 제 2 개구부에서 상기 제 1 절연막을 덮고 있는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와,
    상기 스위칭 소자를 덮고, 상기 드레인 전극 상에 제 1 개구부를 갖는 제 1 절연막과,
    상기 제 1 개구부에 형성되고 상기 드레인 전극에 접속되는 제 1 에칭 스토퍼 전극과,
    상기 제 1 절연막 상에 배치된 공통 전극과,
    상기 제 1 에칭 스토퍼 전극 및 상기 공통 전극을 덮고, 상기 제 1 에칭 스토퍼 전극 상에 제 2 개구부가 마련된 제 2 절연막과,
    상기 제 2 개구부를 통해 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상에 연장되어 상기 공통 전극과 대향하는 화소 전극
    을 구비하는 것을 특징으로 하는 액정 표시 장치.
  10. 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와,
    상기 기판 상에 배치된 공통 전극선과,
    상기 공통 전극선으로부터 연장되는 리드선과,
    상기 스위칭 소자, 상기 드레인 전극 및 상기 리드선을 덮고, 상기 드레인 전극 상에 제 1 개구부가 마련되며 상기 리드선 상에 제 2 개구부가 마련된 제 1 절연막과,
    상기 제 2 개구부에 형성된 상기 리드선에 접속되는 제 1 에칭 스토퍼 전극과,
    상기 제 1 절연막 상에 배치된 화소 전극과,
    상기 제 1 에칭 스토퍼 전극 및 상기 화소 전극을 덮고, 상기 제 1 에칭 스토퍼 전극 상에 제 3 개구부가 마련된 제 2 절연막과,
    상기 제 3 개구부를 통해 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상에 연장되어 상기 화소 전극과 대향하는 공통 전극
    을 구비하는 것을 특징으로 하는 액정 표시 장치.
  11. 기판 상에 배치되고 드레인 전극을 갖는 스위칭 소자와,
    상기 기판 상에 배치된 공통 전극선과,
    상기 스위칭 소자, 상기 드레인 전극 및 상기 공통 전극선을 덮고, 상기 드레인 전극 상에 제 1 개구부가 마련되고 상기 공통 전극선 상에 제 2 개구부가 마련된 제 1 절연막과,
    상기 제 2 개구부에 형성되고 상기 공통 전극선에 접속되는 제 1 에칭 스토퍼 전극과,
    상기 제 1 절연막 상에 배치된 화소 전극과,
    상기 제 1 에칭 스토퍼 전극 및 상기 화소 전극을 덮고, 상기 제 1 에칭 스토퍼 전극 상에 제 3 개구부가 마련된 제 2 절연막과,
    상기 제 3 개구부를 통해 상기 제 1 에칭 스토퍼 전극에 접속되고, 상기 제 2 절연막 상에 연장되어 상기 화소 전극과 대향하는 공통 전극
    을 구비하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 기판 상에 배치된 상기 제 1 절연막으로 덮어진 외부 접속용의 하층 전극과,
    상기 제 1 절연막 상에 형성되고 상기 제 1 절연막의 개구부를 통해 상기 하층 전극에 접속되는 제 2 에칭 스토퍼 전극과,
    상기 제 2 절연막 상에 형성되고, 상기 제 2 절연막의 개구부에서 상기 제 2 에칭 스토퍼 전극과 접속되는 외부 접속용의 상층 전극을 더 구비하는 것
    을 특징으로 하는 액정 표시 장치.
  13. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 기판에 대향 배치된 대향 기판과,
    상기 기판과 상기 대향 기판 사이에 유지된 액정을 더 구비하며,
    상기 공통 전극과 상기 화소 전극간의 전계에 의해 상기 액정의 배향 방향을 제어하는 것
    을 특징으로 하는 액정 표시 장치.
KR1020080072288A 2007-07-26 2008-07-24 액정 표시 장치 및 그 제조 방법 KR100981485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00194170 2007-07-26
JP2007194170A JP4487318B2 (ja) 2007-07-26 2007-07-26 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090012131A true KR20090012131A (ko) 2009-02-02
KR100981485B1 KR100981485B1 (ko) 2010-09-10

Family

ID=39884563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072288A KR100981485B1 (ko) 2007-07-26 2008-07-24 액정 표시 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7952671B2 (ko)
EP (1) EP2023194B1 (ko)
JP (1) JP4487318B2 (ko)
KR (1) KR100981485B1 (ko)
CN (1) CN101354513B (ko)
DE (1) DE602008000697D1 (ko)
TW (1) TWI368096B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075190A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판
KR20130011794A (ko) * 2011-07-22 2013-01-30 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033829A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033828A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130094554A (ko) * 2012-02-16 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10437118B2 (en) 2011-09-27 2019-10-08 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
JP4911793B2 (ja) * 2009-11-09 2012-04-04 東芝モバイルディスプレイ株式会社 液晶表示装置
KR101049003B1 (ko) 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101291716B1 (ko) * 2009-12-11 2013-07-31 엘지디스플레이 주식회사 높은 구동전압을 요구되는 액정 모드를 위한 액정표시장치
KR20120002411A (ko) * 2010-06-30 2012-01-05 동우 화인켐 주식회사 복합구성 편광판 세트 및 이를 포함하는 ｉｐｓ 모드 액정표시장치
JP2012185307A (ja) * 2011-03-04 2012-09-27 Nec Saitama Ltd 画像表示ユニット、画像表示制御方法および画像表示制御プログラム
EP2690492A4 (en) 2011-03-25 2015-03-04 Sharp Kk DISPLAY DEVICE
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
WO2013073084A1 (ja) 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
KR101295536B1 (ko) 2012-03-26 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 제조 방법
KR101922088B1 (ko) * 2012-05-23 2018-11-27 삼성디스플레이 주식회사 액정 표시 장치
JP5947650B2 (ja) * 2012-07-27 2016-07-06 株式会社ジャパンディスプレイ 液晶表示装置および電子機器
JP6072522B2 (ja) 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
JP6138501B2 (ja) * 2013-01-31 2017-05-31 株式会社ジャパンディスプレイ 液晶表示装置の製造方法および液晶表示装置
JP6230253B2 (ja) 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
JP6188473B2 (ja) * 2013-07-31 2017-08-30 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
CN103943628B (zh) * 2013-10-14 2017-01-11 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
JP6336765B2 (ja) 2014-01-31 2018-06-06 株式会社ジャパンディスプレイ 表示装置
WO2015125685A1 (ja) 2014-02-21 2015-08-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP5809722B2 (ja) * 2014-03-03 2015-11-11 株式会社半導体エネルギー研究所 液晶表示装置
CN103928472A (zh) * 2014-03-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR101600306B1 (ko) * 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
TW201612606A (en) * 2014-09-29 2016-04-01 Au Optronics Corp Fabricating methods of pixel structure and liquid crystal display panel
KR102432645B1 (ko) * 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN105070684B (zh) 2015-07-17 2018-01-05 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN105261591B (zh) * 2015-08-19 2018-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102435391B1 (ko) 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
US20180314098A1 (en) * 2015-11-06 2018-11-01 Sharp Kabushiki Kaisha Display board and display device
CN108352138B (zh) * 2015-11-06 2020-09-29 夏普株式会社 显示基板以及显示装置
CN105742292B (zh) * 2016-03-01 2019-02-19 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN105826330A (zh) * 2016-05-12 2016-08-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
JP2018120123A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
CN106707587A (zh) * 2017-02-08 2017-05-24 厦门天马微电子有限公司 一种触控显示面板及装置
JP6959359B2 (ja) * 2017-12-28 2021-11-02 株式会社ジャパンディスプレイ 基板及び電気泳動装置
CN109148481B (zh) * 2018-08-21 2020-09-01 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板及其制作方法
CN109686745A (zh) * 2018-12-26 2019-04-26 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
US11626520B2 (en) * 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449026B1 (en) * 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
JP4677654B2 (ja) 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
KR100620322B1 (ko) * 2000-07-10 2006-09-13 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정 표시장치 및 그 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
JP4556341B2 (ja) 2001-03-30 2010-10-06 セイコーエプソン株式会社 液晶表示装置および電子機器
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR100412619B1 (ko) 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4813842B2 (ja) 2005-07-29 2011-11-09 株式会社 日立ディスプレイズ 液晶表示装置
JP2007114360A (ja) * 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075190A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판
KR20130011794A (ko) * 2011-07-22 2013-01-30 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033829A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR20130033828A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US10437118B2 (en) 2011-09-27 2019-10-08 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20130094554A (ko) * 2012-02-16 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20090027579A1 (en) 2009-01-29
EP2023194A1 (en) 2009-02-11
TW200916927A (en) 2009-04-16
US7952671B2 (en) 2011-05-31
KR100981485B1 (ko) 2010-09-10
CN101354513A (zh) 2009-01-28
EP2023194B1 (en) 2010-02-24
CN101354513B (zh) 2010-12-08
JP2009031468A (ja) 2009-02-12
JP4487318B2 (ja) 2010-06-23
DE602008000697D1 (de) 2010-04-08
TWI368096B (en) 2012-07-11

Similar Documents

Publication Publication Date Title
KR100981485B1 (ko) 액정 표시 장치 및 그 제조 방법
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
JP5389381B2 (ja) 表示基板及びその製造方法
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
KR101475299B1 (ko) 액정 표시 장치 및 그의 제조 방법
JP5392670B2 (ja) 液晶表示装置及びその製造方法
JP5907697B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
JP2007047259A (ja) 液晶表示装置
CN105047606A (zh) 显示装置的阵列基板的返工方法和通过其形成的阵列基板
KR101574097B1 (ko) 액정표시장치
JP2009031362A (ja) 配線基板、その製造方法、及び表示装置
KR20170038963A (ko) 액정 표시 장치
KR101854698B1 (ko) 어레이 기판 및 이의 제조방법
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR20130020068A (ko) 표시장치 및 그 제조방법
JP2005173613A (ja) 薄膜トランジスタ表示板
KR20160133607A (ko) 표시 장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
US20050218817A1 (en) Display device
CN108701432B (zh) 显示面板用基板的制造方法
KR20130020067A (ko) 표시장치 및 그 제조방법
JP2010112998A (ja) 電気光学装置の製造方法
KR100992140B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시장치, 액정 표시 패널의 불량 검사 방법
JP2008083328A (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 8