CN105261591B - 一种阵列基板及其制作方法、显示装置 - Google Patents
一种阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105261591B CN105261591B CN201510510958.XA CN201510510958A CN105261591B CN 105261591 B CN105261591 B CN 105261591B CN 201510510958 A CN201510510958 A CN 201510510958A CN 105261591 B CN105261591 B CN 105261591B
- Authority
- CN
- China
- Prior art keywords
- transparency conducting
- aperture
- insulating layer
- layer
- conducting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 238000000059 patterning Methods 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims description 63
- 238000009413 insulation Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000004070 electrodeposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 234
- 239000002184 metal Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 37
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、显示装置，本发明的阵列基板的制作方法包括依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤，其中，通过一次构图工艺形成第一透明导电层和第二绝缘层的图形。由于第一透明导电层和第二绝缘层的图形是通过一次构图工艺形成，因而，可减少一张mask，从而降低了生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前，薄膜晶体管液晶显示器(Thin Film Transistor-Liquid CrystalDisplay，简称TFT-LCD)按照显示模式可以分为：扭曲向列(TN，Twisted Nematic)型、平面转换(IPS，In Plane Switching)型和高级超维场开关(ADS,Advanced Super DimensionSwitch)型。其中，ADS型TFT-LCD主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。
现有的ADS型阵列基板通常包括：衬底基板以及设置在衬底基板上薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层，在制作该种结构的阵列基板时，至少需要6张mask(掩膜版)，制作成本较高。
发明内容
有鉴于此，本发明提供一种阵列基板及其制作方法、显示装置，用以解决现有的阵列基板制作成本高的问题。
为解决上述技术问题，本发明提供一种阵列基板的制作方法，包括依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤，其特征在于，通过一次构图工艺形成第一透明导电层和第二绝缘层的图形。
优选地，所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔的步骤，其中，所述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径。
优选地，所述第一透明导电层包括公共电极，所述第二透明导电层包括像素电极，所述公共电极为板状电极，所述像素电极为狭缝电极；
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
依次形成第一透明导电薄膜和第二绝缘薄膜；
在所述第二绝缘薄膜上涂覆光刻胶；
利用第一掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应公共电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域；
对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜上形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
优选地，所述依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管的图形；
在所述薄膜晶体管上形成第一绝缘层的图形，所述第一绝缘层上形成有第二过孔；
通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图形，其中，所述第一透明导电层和第二绝缘层上形成有第一过孔，所述第一过孔与至少部分所述第二过孔连通形成接触孔；
在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括像素电极，所述像素电极通过所述接触孔与所述漏电极连接。
优选地，所述制作方法还包括：
形成公共电极线的步骤，所述公共电极与所述公共电极线连接，所述公共电极线与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成。
优选地，所述第一透明导电层包括像素电极，所述第二透明导电层包括公共电极，所述像素电极为板状电极，所述公共电极为狭缝电极；
所述制作方法还包括：形成公共电极线的步骤，所述公共电极线与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成；
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
依次形成第一透明导电薄膜和第二绝缘薄膜；
在所述第二绝缘薄膜上涂覆光刻胶；
利用第二掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应像素电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域以及其他区域；
对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
优选地，所述依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管和公共电极线的图形，其中，所述薄膜晶体管的栅绝缘层上形成有第三过孔；
在所述薄膜晶体管上形成第一绝缘层，所述第一绝缘层上形成有第二过孔，所述第二过孔中包括对应所述公共电极线的过孔；
通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图像，所述第一透明导电层包括像素电极，所述像素电极通过所述第二过孔与所述漏电极连接；所述像素电极和第二绝缘层上形成有第一过孔，所述第一过孔、所述第二过孔与至少部分所述第三过孔连通形成接触孔；
在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括公共电极，所述公共电极通过所述接触孔与所述公共电极线连接。
优选地，所述制作方法还包括：
在所述第一绝缘层和所述第一透明导电层之间形成绝缘介质层的图形步骤。
本发明还提供一种阵列基板，采用上述制作方法制作而成，所述阵列基板包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层。
优选地，所述阵列基板还包括：贯穿所述第二绝缘层和所述第一透明导电层的第一过孔，其中，所述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径。
本发明还提供一种显示装置，包括上述阵列基板。
本发明的上述技术方案的有益效果如下：
由于第一透明导电层和第二绝缘层的图形是通过一次构图工艺形成，因而，可减少一张mask，从而降低了生产成本。
附图说明
图1A-图1E以及图2A-图2G位本发明实施例一的阵列基板的制作方法的流程示意图；
图3A-图3F为本发明实施例一的制备第一透明导电层和第二绝缘层的图形的方法示意图；
图4A、4B以及图5A、5B为本发明实施例二的阵列基板的制作方法的流程示意图。
具体实施方式
以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例提供一种阵列基板的制作方法，包括依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤，其中，通过一次构图工艺形成第一透明导电层和第二绝缘层的图形。
由于第一透明导电层和第二绝缘层的图形是通过一次构图工艺形成，因而，可减少一张mask，从而降低了生产成本。
在本发明的一些实施例中，第一透明导电层为公共电极所在层，第二透明导电层为像素电极所在层，且公共电极为板状电极，像素电极为狭缝电极。
在本发明的另一些实施例中，第一透明导电层为像素电极所在层，第二透明导电层为公共电极所在层，像素电极为板状电极，公共电极为狭缝电极。
无论在上述那两种类型的实施例中，当第二透明导电层需要与之前形成的其他膜层连接时，在形成第二透明导电层之前，需要形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔。
举例来说，当第二透明导电层为像素电极时，需要与之前形成薄膜晶体管的漏电极连接，因此需要形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔，以用于连接第二透明导电层和漏电极。
上述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，优选地，所述第二子孔的孔径大于所述第一子孔的孔径，以避免形成在所述第一过孔中的第二透明导电层与第一透明导电层短路。
为了使得所述第二子孔的孔径大于所述第一子孔的孔径，本发明实施例中，可以在制作所述第二绝缘层和所述第一透明导电层时，对第一透明导电层进行过刻处理。
下面分别对第一透明导电层为公共电极所在层，第二透明导电层为像素电极所在层的实施例，以及第一透明导电层为像素电极所在层，第二透明导电层为公共电极所在层的实施例，进行详细说明。
(一)所述第一透明导电层为公共电极所在层，所述第二透明导电层为像素电极所在层，所述公共电极为板状电极，所述像素电极为狭缝电极的实施例。
本实施例中，阵列基板的制作方法可以包括以下步骤：
步骤11：提供一衬底基板；
步骤12：在所述衬底基板上形成薄膜晶体管的图形；
步骤13：在所述薄膜晶体管上形成第一绝缘层的图形，所述第一绝缘层上形成有第二过孔；
步骤14：通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图形，所述第一透明导电层和第二绝缘层上形成有第一过孔，所述第一过孔与至少部分所述第二过孔连通形成接触孔；
步骤15：在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括像素电极，所述像素电极通过所述接触孔与所述漏电极连接。
其中，步骤14中通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤具体可以包括：
步骤141：依次形成第一透明导电薄膜和第二绝缘薄膜；
步骤142：在所述第二绝缘薄膜上涂覆光刻胶；
步骤143：利用第一掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应公共电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域；
步骤144：对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
步骤145：采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜上形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
步骤146：剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
通过上述方法，可通过一次构图工艺形成第一透明导电层和第二绝缘层的图形，减少mask数量，降低生产成本，另外，采用过刻工艺，使得形成在第一透明导电层上的第二子孔的孔径大于形成在第二绝缘层上的第一子孔的孔径，以避免形成在所述第一过孔中的第二透明导电层与第一透明导电层短路。
另外，为降低公共电极的电阻，本发明实施例的制作方法还可以包括：形成公共电极线的步骤，所述公共电极与所述公共电极线连接，所述公共电极线可与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成，以减少mask数量，降低生产成本。
本发明实施例中的阵列基板还可以包括多条栅线和多条数据线，所述栅线和数据线交叉限定出多个像素区域，可以在每一像素区域中设置一过孔，用于连接所述公共电极和所述公共电极线。当然，也可以在一部分像素区域中设置所述过孔，而在另一部分像素区域不设置所述过孔。
本发明实施例中的阵列基板包括显示区域和非显示区域，其中，上述栅线、数据线以及薄膜晶体管等均设置在显示区域，而非显示区域中则包括用于将栅线和数据线连接至驱动芯片的连接引线。
所述连接引线可以包括：栅线引线，所述栅线引线包括：栅金属部分和透明导电部分，其中，透明导电部分通过过孔与栅金属部分连接，所述栅金属部分与所述栅线、薄膜晶体管的栅电极由同一栅金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
所述连接引线还可以包括：数据线引线，所述数据线引线包括：源漏金属部分和透明导电部分，其中，透明导电部分通过过孔与源漏金属部分连接，所述源漏金属部分与所述数据线、薄膜晶体管的源电极和漏电极由同一源漏金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
为减少第一透明导电层与源/漏电极之间的电容，本发明实施例的阵列基板的制作方法还可以包括：在所述第一绝缘层和所述第一透明导电层之间形成绝缘介质层的图形的步骤。优选地，所述绝缘介质层为树脂(Resin)层。
上述实施例中的薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，下面以包括底栅型薄膜晶体管的阵列基板的制作方法为例，结合附图，对本发明的具体实施方式作进一步详细描述。
请参考图1A-图1E以及图2A-图2G，本发明实施例一的阵列基板的制作方法包括以下步骤：
步骤21：请参考图2A，提供一衬底基板101，所述衬底基板101包括显示区域和非显示区域，非显示区域由包括栅极引线区域和数据线引线区域；
步骤22：请参考图1A和图2B，通过一次构图工艺，在所述衬底基板101上形成栅金属层的图形，所述栅金属层包括：位于显示区域的栅电极1021、栅线1022和公共电极线1023，以及位于非显示区域的用于形成栅线引线的栅金属部分1024；
步骤23：请参考图2C，形成栅绝缘层103的图形，所述栅绝缘层103上形成有对应公共电极线1023的过孔201，以及对应栅金属部分1024的过孔202；
步骤24：请参考图1B和图2D，通过一次构图工艺，形成有源层104和源漏金属层的图形，其中，所述源漏金属层包括：位于显示区域的数据线1051、源电极1052和漏电极1053，以及位于非显示区域的用于形成数据线引线的源漏金属部分1054；
步骤25：请参考图1C和图2E，通过一次构图工艺，形成第一绝缘层106和绝缘介质层107的图形，其中，所述第一绝缘层106和所述绝缘介质层107上形成有对应公共电极线1023的过孔，对应所述栅金属部分的过孔，对应所述源漏金属部分的过孔303以及对应所述漏电极1053的过孔204；对应公共电极线1023的过孔与过孔201连通形成接触孔301；对应所述栅金属部分的过孔与过孔202连通形成接触孔302；
步骤26：请参考图1D和图2F，通过一次构图工艺，形成第一透明导电层108和第二绝缘层109的图形，其中，所述第一透明导电层108包括公共电极，所述公共电极为板状电极，通过接触孔301与公共电极线1023连接，所述第一透明导电层108和第二绝缘层109上形成有第一过孔，所述第一过孔对应漏电极1053位置，所述第一过孔包括形成在第二绝缘层109上的第一子孔，以及形成在第一透明导电层108上的第二子孔，所述第二子孔的孔径大于所述第一字孔的孔径；第一过孔与过孔204连通形成接触孔304；
步骤27：请参考图1E和图2G，通过一次构图工艺，形成第二透明导电层的图形，所述第二透明导电层包括像素电极1101、透明导电部分1102和透明导电部分1103，所述像素电极1101为狭缝电极，所述像素电极1101通过所述接触孔304与所述漏电极1053连接，所述透明导电部分1102通过接触孔302与所述栅金属部分1024连接，形成栅线引线，所述透明导电部分1103通过接触孔303与所述源漏金属部分1054连接，形成数据线引线。
请参考图3A-图3F，为本发明实施例一的制备第一透明导电层和第二绝缘层的图形的方法示意图，所述方法包括：
步骤261：请参考图3A，依次形成第一透明导电薄膜108’和第二绝缘薄膜109’；
步骤262：请参考图3B，在所述第二绝缘薄膜109’上涂覆光刻胶401；
步骤263：请参考图3C，利用第一掩膜版，对所述光刻胶401进行曝光和显影，形成光刻胶保留区域4011和光刻胶去除区域4012，所述光刻胶保留区域4011包括对应公共电极所在位置的区域，所述光刻胶去除区域4012包括对应第一过孔所在位置的区域；
步骤264：请参考图3D，对所述光刻胶去除区域4012的第二绝缘薄膜109’进行刻蚀，在所述第二绝缘薄膜109’上形成第一子孔；
步骤265：请参考图3E，采用过刻工艺对所述光刻胶去除区域4012的第一透明导电薄膜108’进行刻蚀，在所述第一透明导电薄膜108’上形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔1091’和所述第二子孔连通形成所述第一过孔501；
步骤266：请参考图3F，剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
(二)所述第一透明导电层为像素电极所在层，所述第二透明导电层为公共电极所在层，所述像素电极为板状电极，所述公共电极为狭缝电极的实施例。
本实施例中，阵列基板的制作方法可以包括以下步骤：
步骤31：提供一衬底基板；
步骤32：在所述衬底基板上形成薄膜晶体管和公共电极线的图形，其中，所述薄膜晶体管的栅绝缘层形成有第三过孔；优选地，所述公共电极线可以与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成；
步骤33：在所述薄膜晶体管上形成第一绝缘层的图形，所述第一绝缘层上形成有第二过孔，所述第二过孔位于漏电极所在区域；
步骤34：通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图形，所述第一透明导电层包括像素电极，所述像素电极通过所述第二过孔与所述漏电极连接；所述第一透明导电层和第二绝缘层上形成有第一过孔，所述第一过孔与至少部分所述第三过孔连通形成接触孔；
步骤35：在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括公共电极，所述公共电极通过所述接触孔与所述公共电极线连接。
其中，步骤34中通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤具体可以包括：
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
步骤341：依次形成第一透明导电薄膜和第二绝缘薄膜；
步骤342：在所述第二绝缘薄膜上涂覆光刻胶；
步骤343：利用第二掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应像素电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域以及其他区域；
步骤344：对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
步骤345：采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
步骤346：剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
通过上述方法，可通过一次构图工艺形成第一透明导电层和第二绝缘层的图形，减少mask数量，降低生产成本，另外，采用过刻工艺，使得形成在第一透明导电层上的第二子孔的孔径大于形成在第二绝缘层上的第一子孔的孔径，以避免形成在所述第一过孔中的第二透明导电层与第一透明导电层短路。
本发明实施例中的阵列基板还可以包括多条栅线和多条数据线，所述栅线和数据线交叉限定出多个像素区域，可以在每一像素区域中设置一过孔，用于连接所述公共电极和所述公共电极线。当然，也可以在一部分像素区域中设置所述过孔，而在另一部分像素区域不设置所述过孔。
本发明实施例中的阵列基板包括显示区域和非显示区域，其中，上述栅线、数据线以及薄膜晶体管等均设置在显示区域，而非显示区域中则包括用于将栅线和数据线连接至驱动芯片的连接引线。
所述连接引线可以包括：栅线引线，所述栅线引线包括：栅金属部分和透明导电部分，其中，透明导电部分通过过孔与栅金属部分连接，所述栅金属部分与所述栅线、薄膜晶体管的栅电极由同一栅金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
所述连接引线还可以包括：数据线引线，所述数据线引线包括：源漏金属部分和透明导电部分，其中，透明导电部分通过过孔与源漏金属部分连接，所述源漏金属部分与所述数据线、薄膜晶体管的源电极和漏电极由同一源漏金属薄膜形成，所述透明导电部分与所述第二透明导电层由同一透明导电薄膜形成。
为减少第一透明导电层与源/漏电极之间的电容，本发明实施例的阵列基板的制作方法还可以包括：在所述第一绝缘层和所述第一透明导电层之间形成绝缘介质层的图形的步骤。优选地，所述绝缘介质层为树脂(Resin)层。
上述实施例中的薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，下面以包括底栅型薄膜晶体管的阵列基板的制作方法为例，结合附图，对本发明的具体实施方式作进一步详细描述。
请参考图4A-图4B以及图5A-图5B，本发明实施例二的阵列基板的制作方法包括以下步骤：
步骤41：提供一衬底基板101，所述衬底基板101包括显示区域和非显示区域，非显示区域由包括栅极引线区域和数据线引线区域；该步骤与实施例一中的步骤21相同，因此请参考附图2A；
步骤42：通过一次构图工艺，在所述衬底基板101上形成栅金属层的图形，所述栅金属层包括：位于显示区域的栅电极1021、栅线1022和公共电极线1023，以及位于非显示区域的用于形成栅线引线的栅金属部分1024；该步骤与实施例一中的步骤22相同，因此请参考附图1A和2B；
步骤43：形成栅绝缘层103的图形，所述栅绝缘层103上形成有对应公共电极线1023的过孔201，以及对应栅金属部分1024的过孔202；该步骤与实施例一中的步骤23相同，因此请参考附图2C；
步骤44：通过一次构图工艺，形成有源层104和源漏金属层的图形，其中，所述源漏金属层包括：位于显示区域的数据线1051、源电极1052和漏电极1053，以及位于非显示区域的用于形成数据线引线的源漏金属部分1054；该步骤与实施例一中的步骤24相同，因此请参考附图1B和图2D；
步骤45：通过一次构图工艺，形成第一绝缘层106和绝缘介质层107的图形，其中，所述第一绝缘层106和所述绝缘介质层107上形成有对应公共电极线1023的过孔，对应所述栅金属部分的过孔，对应所述源漏金属部分的过孔303以及对应所述漏电极1053的过孔204；对应公共电极线1023的过孔与过孔201连通形成接触孔301；对应所述栅金属部分的过孔与过孔202连通形成接触孔302；该步骤与实施例一中的步骤25相同，因此请参考附图1C和图2E；
步骤46：请参考图4A和图5A，通过一次构图工艺，形成第一透明导电层108和第二绝缘层109的图形，其中，所述第一透明导电层108包括像素电极，所述像素电极为板状电极，通过过孔204与漏电极1053连接，所述第一透明导电层108和第二绝缘层109上形成有第一过孔，所述第一过孔对应公共电极线1023位置，所述第一过孔包括形成在第二绝缘层109上的第一子孔，以及形成在第一透明导电层108上的第二子孔，所述第二子孔的孔径大于所述第一字孔的孔径；第一过孔与接触孔301连通形成接触孔305；
步骤47：请参考图4B和图5B，通过一次构图工艺，形成第二透明导电层的图形，所述第二透明导电层包括公共电极1104、透明导电部分1102和透明导电部分1103，所述公共电极1104为狭缝电极，所述公共电极1104通过所述接触孔305与所述公共电极线1023连接，所述透明导电部分1102通过接触孔302与所述栅金属部分1024连接，形成栅线引线，所述透明导电部分1103通过接触孔303与所述源漏金属部分1054连接，形成数据线引线。
本发明实施例的制备第一透明导电层和第二绝缘层的图形的方法请参见图3A-图3F，在此不再重复描述。
本发明实施例还提供一种阵列基板，采用采用上述任一实施例所述的制作方法制作而成，所述阵列基板包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层。
优选地，所述阵列基板还包括：贯穿所述第二绝缘层和所述第一透明导电层的第一过孔，其中，所述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径。
本发明实施例还提供一种显示装置，包括上述阵列基板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板的制作方法，包括依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤，其特征在于，通过一次构图工艺形成第一透明导电层和第二绝缘层的图形；
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
形成贯穿所述第二绝缘层和所述第一透明导电层的第一过孔的步骤，其中，所述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径。
2.根据权利要求1所述的制作方法，其特征在于，所述第一透明导电层包括公共电极，所述第二透明导电层包括像素电极，所述公共电极为板状电极，所述像素电极为狭缝电极；
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
依次形成第一透明导电薄膜和第二绝缘薄膜；
在所述第二绝缘薄膜上涂覆光刻胶；
利用第一掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应公共电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域；
对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜上形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
3.根据权利要求2所述的制作方法，其特征在于，所述依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管的图形；
在所述薄膜晶体管上形成第一绝缘层的图形，所述第一绝缘层上形成有第二过孔；
通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图形，其中，所述第一透明导电层和第二绝缘层上形成有第一过孔，所述第一过孔与至少部分所述第二过孔连通形成接触孔；
在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括像素电极，所述像素电极通过所述接触孔与所述薄膜晶体管的漏电极连接。
4.根据权利要求3所述的制作方法，其特征在于，还包括：
形成公共电极线的步骤，所述公共电极与所述公共电极线连接，所述公共电极线与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成。
5.根据权利要求1所述的制作方法，其特征在于，所述第一透明导电层包括像素电极，所述第二透明导电层包括公共电极，所述像素电极为板状电极，所述公共电极为狭缝电极；
所述制作方法还包括：形成公共电极线的步骤，所述公共电极线与所述薄膜晶体管的栅电极或源/漏电极同层同材料，且通过一次构图工艺形成；
所述通过一次构图工艺形成第一透明导电层和第二绝缘层的图形的步骤包括：
依次形成第一透明导电薄膜和第二绝缘薄膜；
在所述第二绝缘薄膜上涂覆光刻胶；
利用第二掩膜版，对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域包括对应像素电极所在位置的区域，所述光刻胶去除区域包括对应第一过孔所在位置的区域以及其他区域；
对所述光刻胶去除区域的第二绝缘薄膜进行刻蚀，在所述第二绝缘薄膜上形成第一子孔；
采用过刻工艺对所述光刻胶去除区域的第一透明导电薄膜进行刻蚀，在所述第一透明导电薄膜形成第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径，所述第一子孔和所述第二子孔连通形成所述第一过孔；
剥离光刻胶，形成第一透明导电层和第二绝缘层的图形。
6.根据权利要求5所述的制作方法，其特征在于，所述依次形成薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管和公共电极线的图形，其中，所述薄膜晶体管的栅绝缘层上形成有第三过孔；
在所述薄膜晶体管上形成第一绝缘层，所述第一绝缘层上形成有第二过孔，所述第二过孔中包括对应所述公共电极线的过孔；
通过一次构图工艺在所述第一绝缘层上形成第一透明导电层和第二绝缘层的图像，所述第一透明导电层包括像素电极，所述像素电极通过所述第二过孔与所述漏电极连接；所述像素电极和第二绝缘层上形成有第一过孔，所述第一过孔、所述第二过孔与至少部分所述第三过孔连通形成接触孔；
在所述第二绝缘层上形成第二透明导电层的图形，所述第二透明导电层包括公共电极，所述公共电极通过所述接触孔与所述公共电极线连接。
7.根据权利要求1-6任一项所述的制作方法，其特征在于，还包括：
在所述第一绝缘层和所述第一透明导电层之间形成绝缘介质层的图形步骤。
8.一种阵列基板，其特征在于，采用如权利要求1-7任一项所述的制作方法制作而成，所述阵列基板包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层和第二透明导电层；
还包括：贯穿所述第二绝缘层和所述第一透明导电层的第一过孔，其中，所述第一过孔包括形成在所述第二绝缘层上的第一子孔以及形成在所述第一透明导电层上的第二子孔，所述第二子孔的孔径大于所述第一子孔的孔径。
9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510510958.XA CN105261591B (zh) | 2015-08-19 | 2015-08-19 | 一种阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510510958.XA CN105261591B (zh) | 2015-08-19 | 2015-08-19 | 一种阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105261591A CN105261591A (zh) | 2016-01-20 |
| CN105261591B true CN105261591B (zh) | 2018-05-22 |
Family
ID=55101213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510510958.XA Active CN105261591B (zh) | 2015-08-19 | 2015-08-19 | 一种阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105261591B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115332272B (zh) * | 2022-10-14 | 2023-01-24 | 广州华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
| CN101431045A (zh) * | 2007-11-05 | 2009-05-13 | 联华电子股份有限公司 | 控制孔径不同开口的相对孔径偏差比的方法 |
| CN102116984A (zh) * | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
-
2015
- 2015-08-19 CN CN201510510958.XA patent/CN105261591B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101354513A (zh) * | 2007-07-26 | 2009-01-28 | 爱普生映像元器件有限公司 | 液晶显示装置及其制造方法 |
| CN101431045A (zh) * | 2007-11-05 | 2009-05-13 | 联华电子股份有限公司 | 控制孔径不同开口的相对孔径偏差比的方法 |
| CN102116984A (zh) * | 2009-12-31 | 2011-07-06 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105261591A (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100544005C (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| CN101995709B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102944959B (zh) | 阵列基板、其制作方法、其测试方法及显示装置 | |
| CN104122713B (zh) | 一种液晶显示器阵列基板的制造方法 | |
| CN102540524B (zh) | 防止静电击穿的方法、阵列基板的制造方法和显示背板 | |
| CN103885221B (zh) | 大板加电线路及其制造方法 | |
| CN104914640A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN106057824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103715138A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102998856B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106298646B (zh) | Tft基板的制作方法 | |
| CN103901679A (zh) | 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法 | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| CN104749842A (zh) | 液晶显示设备及其制造方法 | |
| CN106094272A (zh) | 一种显示基板、其制作方法及显示装置 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107561804A (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN106783889A (zh) | 显示基板及其制备方法、显示装置 | |
| KR101069632B1 (ko) | 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법 | |
| CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
| CN104882452B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN104617049B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104155816A (zh) | 阵列基板以及具备该阵列基板的显示面板 | |
| CN105261591B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |