CN104201151B - 薄膜晶体管阵列基板及其像素暗点化处理方法 - Google Patents

薄膜晶体管阵列基板及其像素暗点化处理方法 Download PDF

Info

Publication number
CN104201151B
CN104201151B CN201410426119.5A CN201410426119A CN104201151B CN 104201151 B CN104201151 B CN 104201151B CN 201410426119 A CN201410426119 A CN 201410426119A CN 104201151 B CN104201151 B CN 104201151B
Authority
CN
China
Prior art keywords
film transistor
pixel
pixel electrode
thin film
lap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410426119.5A
Other languages
English (en)
Other versions
CN104201151A (zh
Inventor
高鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410426119.5A priority Critical patent/CN104201151B/zh
Priority to PCT/CN2014/086626 priority patent/WO2016029517A1/zh
Publication of CN104201151A publication Critical patent/CN104201151A/zh
Application granted granted Critical
Publication of CN104201151B publication Critical patent/CN104201151B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其像素暗点化处理方法，薄膜晶体管阵列基板包括数据线、扫描线、公共线、第一像素以及经过暗点化处理的像素；经过暗点化处理的像素是对薄膜晶体管阵列基板的第二像素进行暗点化处理来形成的，经过暗点化处理的像素包括第二薄膜晶体管和第二像素电极，其中，第二薄膜晶体管与扫描线和第二像素电极连接，第二薄膜晶体管与数据线处于断开连接状态，第二像素电极与公共线之间设置有绝缘层，第二像素电极与公共线处于电性连接状态。本发明对部分像素进行暗点化处理，从而使得经过暗点化处理的像素对应的区域显示为常暗态。

Description

薄膜晶体管阵列基板及其像素暗点化处理方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列基板及其像素暗点化处理方法。
【背景技术】
传统的薄膜晶体管阵列基板包含若干个像素，该像素包括像素电极、薄膜晶体管开关等器件。
传统的薄膜晶体管阵列基板在制作过程中，往往会发生部分像素的薄膜晶体管开关无法根据扫描信号进行正常的开关操作，此时，该像素则会成为缺陷像素，该缺陷像素往往会一直接收数据线的数据信号，从而一直处于亮态。
该缺陷像素的存在会影响显示面板的显示质量。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种薄膜晶体管阵列基板及其像素暗点化处理方法，其能对部分像素进行暗点化处理，从而使得经过暗点化处理的像素所对应的区域显示为常暗态。
为解决上述问题，本发明的技术方案如下：
一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：至少一数据线；至少一扫描线；至少一公共线；至少一第一像素，所述第一像素包括第一薄膜晶体管和第一像素电极，所述第一薄膜晶体管与所述数据线、所述扫描线和所述第一像素电极连接，所述第一像素电极与所述公共线绝缘；以及至少一经过暗点化处理的像素，所述经过暗点化处理的像素是对所述薄膜晶体管阵列基板的第二像素进行暗点化处理来形成的，所述经过暗点化处理的像素包括第二薄膜晶体管和第二像素电极，其中，所述第二薄膜晶体管与所述扫描线和所述第二像素电极连接，所述第二薄膜晶体管与所述数据线处于断开连接状态，所述第二像素电极与所述公共线之间设置有绝缘层，所述第二像素电极与所述公共线处于电性连接状态；所述第二薄膜晶体管的第二源极与所述数据线之间的第一连接线在断开处被切断；所述第二像素电极与所述公共线通过第二连接线建立电性连接；所述第二源极和第二栅极在第一方向上具有第一重叠部分，第二漏极和所述第二栅极在所述第一方向上也具有第二重叠部分，所述第一方向为垂直于所述第二像素电极所在的平面的方向；所述第二源极与所述第二栅极的所述第一重叠部分的面积为零，所述第一重叠部分的面积为零这一状态是通过激光切割、蚀刻将所述源极的所述第一重叠部分移除来形成的；所述第二漏极与所述第二栅极的所述第二重叠部分的面积也为零，所述第二重叠部分的面积为零这一状态也是通过激光切割或蚀刻将所述漏极的所述第二重叠部分移除来形成的。
在上述薄膜晶体管阵列基板中，所述断开连接状态是通过对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割，以使所述第二薄膜晶体管和所述数据线绝缘来形成的。
在上述薄膜晶体管阵列基板中，所述第二薄膜晶体管和所述数据线之间的所述第一连接线是利用第一激光来进行切割的。
在上述薄膜晶体管阵列基板中，所述电性连接状态是通过在所述第二像素电极的表面的预定位置上形成一凹洞，并在所述凹洞内设置电性连接件来形成的；其中，所述第二像素电极和所述公共线通过所述电性连接件电性连接。
在上述薄膜晶体管阵列基板中，所述凹洞是通过利用第二激光照射所述预定位置来形成的。
在上述薄膜晶体管阵列基板中，所述凹洞在第一方向上贯穿所述第二像素电极和所述绝缘层，所述第一方向为垂直于所述第二像素电极所在的平面的方向。
一种上述薄膜晶体管阵列基板的像素暗点化处理方法，所述方法包括：对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割，以使所述第二薄膜晶体管和所述数据线绝缘；在所述第二像素电极的表面的预定位置上形成一凹洞；在所述凹洞内设置电性连接件，以使所述第二像素电极和所述公共线通过所述电性连接件电性连接；
所述方法还包括以下步骤：通过激光切割、蚀刻将所述第二源极的所述第一重叠部分移除，以使所述第一重叠部分的面积为零，其中，所述第一重叠部分为所述第二源极和所述第二栅极在所述第一方向上重叠的部分；和/或通过激光切割或蚀刻将所述第二漏极的所述第二重叠部分移除，以使所述第二重叠部分的面积为零，其中，所述第二重叠部分为所述第二漏极和所述第二栅极在所述第一方向上重叠的部分。
在上述像素暗点化处理方法中，所述对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割的步骤包括：利用第一激光对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割。
在上述像素暗点化处理方法中，所述在所述第二像素电极的表面的预定位置上形成一凹洞的步骤包括：利用第二激光照射所述预定位置，以在所述预定位置上形成所述凹洞。
在上述像素暗点化处理方法中，所述凹洞在第一方向上贯穿所述第二像素电极和所述绝缘层，所述第一方向为垂直于所述第二像素电极所在的平面的方向。
相对现有技术，本发明能使得所述经过暗点化处理的像素中的第二像素电极的相对电势为0，所述经过暗点化处理的像素所对应的液晶分子无法通过所述第二像素电极的电压差变换进行偏转，因此，与所述经过暗点化处理的像素对应的区域显示为常暗态。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为本发明的薄膜晶体管阵列基板的示意图；
图2为图1中的第二像素在形成凹洞前的A-A’截面示意图；
图3为图1中的第二像素在形成凹洞后的A-A’截面示意图；
图4为在图1中的凹洞内设置电性连接件的第一实施例的A-A’截面示意图；
图5为在图1中的凹洞内设置电性连接件的第二实施例的A-A’截面示意图；
图6为图1中经过暗点化处理的像素的等效电路图；
图7为本发明的薄膜晶体管阵列基板的像素暗点化处理方法的流程图。
【具体实施方式】
本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。
参考图1，图1为本发明的薄膜晶体管阵列基板的示意图。
本实施例的薄膜晶体管阵列基板包括至少一数据线102、至少一扫描线101、至少一公共线103、至少一第一像素以及至少一经过暗点化处理的像素。
其中，所述第一像素包括第一薄膜晶体管104和第一像素电极106，所述第一薄膜晶体管104与所述数据线102、所述扫描线101和所述第一像素电极106连接，所述第一像素电极106与所述公共线103绝缘。具体地，所述第一薄膜晶体管104的第一栅极与所述扫描线101连接，所述第一薄膜晶体管104的第一源极与所述数据线102连接，所述第一薄膜晶体管104的漏记与所述第一像素电极106连接。所述第一像素电极106和所述公共线103之间设置有绝缘层201。
所述经过暗点化处理的像素是对所述薄膜晶体管阵列基板的第二像素进行暗点化处理来形成的，所述经过暗点化处理的像素包括第二薄膜晶体管105和第二像素电极107。
所述第二薄膜晶体管105与所述扫描线101和所述第二像素电极107连接，具体地，所述第二薄膜晶体管105的第二栅极1051与所述扫描线101连接，所述第二薄膜晶体管105的第二漏极1053与所述第二像素电极107连接。
所述第二薄膜晶体管105与所述数据线102处于断开连接状态，所述第二像素电极107与所述公共线103之间设置有所述绝缘层201，所述第二像素电极107与所述公共线103处于电性连接状态。
在本实施例中，所述断开连接状态是通过对所述第二薄膜晶体管105和所述数据线102之间的第一连接线进行切割，以使所述第二薄膜晶体管105和所述数据线102绝缘来形成的。
其中，所述第二薄膜晶体管105和所述数据线102之间的所述第一连接线是利用第一激光来进行切割的。
作为一种可替代方案，所述断开连接状态可以是通过刻蚀的方式对所述第一连接线进行切割来形成的，例如，可以是通过滴入第一腐蚀液体(例如，酸性液体)的方式对所述第一连接线进行切割来形成的。
参考图2至图4，图2为图1中的第二像素在形成凹洞110前的A-A’截面示意图，图3为图1中的第二像素在形成所述凹洞110后的A-A’截面示意图，图4为在图1中的所述凹洞110内设置电性连接件401的第一实施例的A-A’截面示意图。
在本实施例中，所述电性连接状态是通过在所述第二像素电极107的表面的预定位置109上形成所述凹洞110，并在所述凹洞110内设置所述电性连接件401来形成的。
在本实施例中，所述凹洞110是通过利用第二激光照射所述预定位置109来形成的。在利用第二激光照射所述预定位置109的过程中，所述第二激光的激发作用可能会使得所述第二像素电极107中部分的金属材料/金属氧化物材料被掀开，从而形成第一掀开部1071；或者，所述第二激光的激发作用可能会使得所述公共线103的部分金属材料/金属氧化物材料被掀开，从而形成第二掀开部。
所述第一掀开部1071往往会附着于所述凹洞110的洞口边缘，所述第二掀开部往往会附着于所述凹洞110的洞底边缘，部分所述第一掀开部1071或所述第二掀开部甚至会同时与所述第二像素电极107和所述公共线103接触，从而使得所述第二像素电极107和所述公共线103电性连接。
但是，部分所述第一掀开部1071或所述第二掀开部同时与所述第二像素电极107和所述公共线103接触这一事件是概率事件(即，很少会发生的事件)，本发明在所述凹洞110处设置所述电性连接件401是基于上述现象而作出的改进，因此，本发明的技术方案有利于确保所述经过暗点化处理的像素中的第二像素电极107与所述公共线103电性连接。
作为一种可替代方案，所述凹洞110可以是对所述预定位置109进行刻蚀来形成的，例如，所述凹洞110可以是通过在所述预定位置109滴入第二腐蚀液体(例如，酸性液体)来形成的。
其中，所述第二像素电极107和所述公共线103通过所述电性连接件401电性连接。所述预定位置109为所述第二像素电极107与所述公共线103的重叠部分中的一个区域。
所述凹洞110在第一方向上贯穿所述第二像素电极107和所述绝缘层201，所述第一方向为垂直于所述第二像素电极107所在的平面的方向。进一步地，所述凹洞110在所述第一方向上延伸至所述公共线103内部。
在本实施例中，所述电性连接件401填充所述凹洞110。所述电性连接件401为金属(例如，铁、铜等)、合金、导电胶等材料。
所述电性连接件401可以是通过激光气相成膜(Laser Chemical VaporDeposition)的方式在所述凹洞110处沉积导电材料(例如，铁、铜、合金、导电胶等)来形成的。
参考图5，图5为在图1中的所述凹洞110内设置所述电性连接件401的第二实施例的A-A’截面示意图。
在本实施例中，所述电性连接件401附着在所述凹洞110的底面和侧壁上，即，所述导电材料涂布在所述凹洞110的所述底面和所述侧壁上。所述导电材料可以通过溅射或喷涂的方式涂布在所述凹洞110的所述底面和所述侧壁上。
如图6所示，图6为图1中经过暗点化处理的像素的等效电路图。在本发明的薄膜晶体管阵列基板中，所述经过暗点化处理的像素包括第二薄膜晶体管105、液晶电容(由所述第二像素电极107和与所述薄膜晶体管阵列基板相对设置的彩色滤光片基板上的公共电极构成)601和存储电容602。所述第二薄膜晶体管105的所述第二源极1052与所述数据线102之间的所述第一连接线在断开处108被切断，即，所述第二源极1052与所述数据线102在所述断开处108断开连接；所述第二像素电极107与所述公共线103通过第二连接线建立电性连接。
实际上，在所述第二薄膜晶体管105中，所述第二源极1052和所述第二栅极1051在所述第一方向上具有第一重叠部分，所述第二漏极1053和所述第二栅极1051在所述第一方向上也具有第二重叠部分；因此，所述第二源极1052和所述第二栅极1051构成栅源电容Cgs(图中未示出)，所述第二漏极1053和所述第二栅极1051构成栅漏电容Cgd(图中未示出)。
在接收到扫描信号后，所述第二薄膜晶体管105会打开所述第二源极1052和所述第二漏极1053之间的电流通道，为了避免所述栅源电容上的电荷通过所述电流通道流通到所述第二漏极1053，并传输给所述第二像素电极107，在本发明的薄膜晶体管阵列基板中，所述第二源极1052与所述第二栅极1051的所述第一重叠部分的面积为零，即，所述栅源电容消失(不存在)。所述第一重叠部分的面积为零这一状态是通过激光切割、蚀刻等方式将所述源极的所述第一重叠部分移除来形成的。
同样，为了避免所述栅漏电容上的电荷传输给所述第二像素电极107，在本发明的薄膜晶体管阵列基板中，所述第二漏极1053与所述第二栅极1051的所述第二重叠部分的面积也为零，即，所述栅漏电容消失(不存在)。同样，所述第二重叠部分的面积为零这一状态也是通过激光切割或蚀刻等方式将所述漏极的所述第二重叠部分移除来形成的。
在本发明的薄膜晶体管阵列基板中，所述经过暗点化处理的像素中的第二像素电极107的相对电势为0。在本发明的薄膜晶体管阵列基板所对应的液晶盒(Liquid CrystalCell)通电后，所述经过暗点化处理的像素所对应的像素电压为0，所述经过暗点化处理的像素所对应的液晶分子无法通过所述第二像素电极107的电压差变换进行偏转，因此，所述液晶盒中与所述经过暗点化处理的像素对应的区域显示为常暗态。
图7为本发明的薄膜晶体管阵列基板的像素暗点化处理方法的流程图。
本实施例的薄膜晶体管阵列基板的像素暗点化处理方法包括以下步骤：
步骤701，对所述第二薄膜晶体管105和所述数据线102之间的所述第一连接线进行切割，以使所述第二薄膜晶体管105和所述数据线102绝缘；
步骤702，在所述第二像素电极107的表面的预定位置109上形成一凹洞110；
步骤703，在所述凹洞110内设置所述电性连接件401，以使所述第二像素电极107和所述公共线103通过所述电性连接件401电性连接。
在本实施例中，所述对所述第二薄膜晶体管105和所述数据线102之间的所述第一连接线进行切割的步骤包括：
利用第一激光对所述第二薄膜晶体管105和所述数据线102之间的所述第一连接线进行切割。
或者，作为一种可替代方案，通过刻蚀的方式对所述第一连接线进行切割，例如，通过滴入第一腐蚀液体(例如，酸性液体)的方式对所述第一连接线进行切割。
在本实施例中，所述在所述第二像素电极107的表面的预定位置109上形成所述凹洞110的步骤包括：
利用第二激光照射所述预定位置109，以在所述预定位置109上形成所述凹洞110。
或者，作为一种可替代方案，对所述预定位置109进行刻蚀，以在所述预定位置109上形成所述凹洞110，例如，在所述预定位置109滴入第二腐蚀液体(例如，酸性液体)来形成所述凹洞110。
其中，所述预定位置109为所述第二像素电极107与所述公共线103的重叠部分中的一个区域。
在本实施例中，所述凹洞110在第一方向上贯穿所述第二像素电极107和所述绝缘层201，所述第一方向为垂直于所述第二像素电极107所在的平面的方向。
进一步地，所述凹洞110在所述第一方向上延伸至所述公共线103内部。
在本实施例中，所述在所述凹洞110内设置所述电性连接件401的步骤包括：
通过激光气相成膜的方式在所述凹洞110处沉积导电材料(例如，铁、铜、合金、导电胶等)来形成所述电性连接件401。
其中，所述电性连接件401可以填充所述凹洞110。
此外，作为一种可替代方案，所述在所述凹洞110内设置所述电性连接件401的步骤包括：
通过溅射或喷涂的方式将所述导电材料涂布在所述凹洞110的所述底面和所述侧壁上，以形成所述电性连接件401。
其中，所述电性连接件401附着在所述凹洞110的底面和侧壁上，即，所述导电材料涂布在所述凹洞110的所述底面和所述侧壁上。
本发明的薄膜晶体管阵列基板的像素暗点化处理方法还包括以下步骤：
通过激光切割、蚀刻等方式将所述源极的所述第一重叠部分移除，以使所述第一重叠部分的面积为零，其中，所述第一重叠部分为所述第二源极1052和所述第二栅极1051在所述第一方向上重叠的部分；和/或
通过激光切割或蚀刻等方式将所述漏极的所述第二重叠部分移除，以使所述第二重叠部分的面积为零，其中，所述第二重叠部分为所述第二漏极1053和所述第二栅极1051在所述第一方向上重叠的部分。
上述技术方案有利于避免所述栅源电容上的电荷通过所述电流通道流通到所述第二漏极1053，并传输给所述第二像素电极107，以及有利于避免所述栅漏电容上的电荷传输给所述第二像素电极107。
本发明的上述技术方案有利于确保所述经过暗点化处理的像素中的所述第二像素电极107与所述公共线103电性连接，从而确保对所述第二像素进行暗点化处理的成功率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：
至少一数据线；
至少一扫描线；
至少一公共线；
至少一第一像素，所述第一像素包括第一薄膜晶体管和第一像素电极，所述第一薄膜晶体管与所述数据线、所述扫描线和所述第一像素电极连接，所述第一像素电极与所述公共线绝缘；以及
至少一经过暗点化处理的像素，所述经过暗点化处理的像素是对所述薄膜晶体管阵列基板的第二像素进行暗点化处理来形成的，所述经过暗点化处理的像素包括第二薄膜晶体管和第二像素电极，其中，所述第二薄膜晶体管与所述扫描线和所述第二像素电极连接，所述第二薄膜晶体管与所述数据线处于断开连接状态，所述第二像素电极与所述公共线之间设置有绝缘层，所述第二像素电极与所述公共线处于电性连接状态；
所述第二薄膜晶体管的第二源极与所述数据线之间的第一连接线在断开处被切断；
所述第二像素电极与所述公共线通过第二连接线建立电性连接；
所述第二源极和第二栅极在第一方向上具有第一重叠部分，第二漏极和所述第二栅极在所述第一方向上也具有第二重叠部分，所述第一方向为垂直于所述第二像素电极所在的平面的方向；
所述第二源极与所述第二栅极的所述第一重叠部分的面积为零，所述第一重叠部分的面积为零这一状态是通过激光切割、蚀刻将所述源极的所述第一重叠部分移除来形成的；
所述第二漏极与所述第二栅极的所述第二重叠部分的面积也为零，所述第二重叠部分的面积为零这一状态也是通过激光切割或蚀刻将所述漏极的所述第二重叠部分移除来形成的。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述断开连接状态是通过对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割，以使所述第二薄膜晶体管和所述数据线绝缘来形成的。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述第二薄膜晶体管和所述数据线之间的所述第一连接线是利用第一激光来进行切割的。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述电性连接状态是通过在所述第二像素电极的表面的预定位置上形成一凹洞，并在所述凹洞内设置电性连接件来形成的；
其中，所述第二像素电极和所述公共线通过所述电性连接件电性连接。
5.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述凹洞是通过利用第二激光照射所述预定位置来形成的。
6.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述凹洞在第一方向上贯穿所述第二像素电极和所述绝缘层，所述第一方向为垂直于所述第二像素电极所在的平面的方向。
7.一种如权利要求1所述的薄膜晶体管阵列基板的像素暗点化处理方法，其特征在于，所述方法包括：
对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割，以使所述第二薄膜晶体管和所述数据线绝缘；
在所述第二像素电极的表面的预定位置上形成一凹洞；
在所述凹洞内设置电性连接件，以使所述第二像素电极和所述公共线通过所述电性连接件电性连接；
所述方法还包括以下步骤：
通过激光切割、蚀刻将所述第二源极的所述第一重叠部分移除，以使所述第一重叠部分的面积为零，其中，所述第一重叠部分为所述第二源极和所述第二栅极在所述第一方向上重叠的部分；和/或
通过激光切割或蚀刻将所述第二漏极的所述第二重叠部分移除，以使所述第二重叠部分的面积为零，其中，所述第二重叠部分为所述第二漏极和所述第二栅极在所述第一方向上重叠的部分。
8.根据权利要求7所述的像素暗点化处理方法，其特征在于，所述对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割的步骤包括：
利用第一激光对所述第二薄膜晶体管和所述数据线之间的所述第一连接线进行切割。
9.根据权利要求7所述的像素暗点化处理方法，其特征在于，所述在所述第二像素电极的表面的预定位置上形成一凹洞的步骤包括：
利用第二激光照射所述预定位置，以在所述预定位置上形成所述凹洞。
10.根据权利要求7所述的像素暗点化处理方法，其特征在于，所述凹洞在第一方向上贯穿所述第二像素电极和所述绝缘层，所述第一方向为垂直于所述第二像素电极所在的平面的方向。
CN201410426119.5A 2014-08-26 2014-08-26 薄膜晶体管阵列基板及其像素暗点化处理方法 Expired - Fee Related CN104201151B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410426119.5A CN104201151B (zh) 2014-08-26 2014-08-26 薄膜晶体管阵列基板及其像素暗点化处理方法
PCT/CN2014/086626 WO2016029517A1 (zh) 2014-08-26 2014-09-16 薄膜晶体管阵列基板及其像素暗点化处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410426119.5A CN104201151B (zh) 2014-08-26 2014-08-26 薄膜晶体管阵列基板及其像素暗点化处理方法

Publications (2)

Publication Number Publication Date
CN104201151A CN104201151A (zh) 2014-12-10
CN104201151B true CN104201151B (zh) 2017-05-17

Family

ID=52086423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410426119.5A Expired - Fee Related CN104201151B (zh) 2014-08-26 2014-08-26 薄膜晶体管阵列基板及其像素暗点化处理方法

Country Status (2)

Country Link
CN (1) CN104201151B (zh)
WO (1) WO2016029517A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104730790B (zh) 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN109817663B (zh) * 2017-11-20 2020-12-29 上海和辉光电股份有限公司 一种调整oled面板的方法及像素排列结构
CN108646476B (zh) * 2018-03-22 2020-12-25 南京中电熊猫液晶显示科技有限公司 一种液晶面板的断线修复方法
CN109613771B (zh) * 2018-12-29 2021-07-23 苏州华星光电技术有限公司 液晶面板暗点化修复方法
CN110133927A (zh) * 2019-04-30 2019-08-16 深圳市华星光电半导体显示技术有限公司 显示面板及其修复方法
CN111933582B (zh) * 2020-08-17 2024-06-11 京东方科技集团股份有限公司 像素暗点化处理方法、阵列基板及其制作方法及显示装置
CN114023761A (zh) * 2021-09-28 2022-02-08 惠科股份有限公司 阵列基板、显示面板及其坏点修复方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931189A (zh) * 2012-11-01 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制作和维修方法、显示装置
CN103235428A (zh) * 2013-05-06 2013-08-07 深圳市华星光电技术有限公司 液晶面板的暗点修复方法及液晶面板
CN103760727A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062139A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 리페어 방법
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
US7592627B2 (en) * 2006-01-30 2009-09-22 Wintek Corporation Pixel structure of thin film transistor liquid crystal display
CN102495502B (zh) * 2011-11-18 2014-05-14 昆山龙腾光电有限公司 液晶显示装置及其像素修补方法
CN102707467B (zh) * 2012-06-18 2015-02-11 深圳市华星光电技术有限公司 液晶面板的亮点修补方法以及经亮点修补后的液晶面板
CN103309104A (zh) * 2013-06-28 2013-09-18 京东方科技集团股份有限公司 薄膜晶体管像素结构以及亮点修复方法
CN103943564B (zh) * 2014-02-24 2017-02-08 上海中航光电子有限公司 一种tft阵列基板及其制作方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931189A (zh) * 2012-11-01 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制作和维修方法、显示装置
CN103235428A (zh) * 2013-05-06 2013-08-07 深圳市华星光电技术有限公司 液晶面板的暗点修复方法及液晶面板
CN103760727A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法

Also Published As

Publication number Publication date
WO2016029517A1 (zh) 2016-03-03
CN104201151A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN104201151B (zh) 薄膜晶体管阵列基板及其像素暗点化处理方法
CN105161503B (zh) 非晶硅半导体tft背板结构
CN102495502B (zh) 液晶显示装置及其像素修补方法
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US10185192B2 (en) Thin film transistor array substrate, method for manufacturing the same and method for maintaining the same, and display panel
CN102931189B (zh) 阵列基板及其制作和维修方法、显示装置
CN102655156A (zh) 一种阵列基板及其制造方法
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN104345511B (zh) 像素结构及其制造方法、显示面板
CN104576658A (zh) 一种阵列基板及其制作方法及显示器
CN106783889A (zh) 显示基板及其制备方法、显示装置
CN107179640A (zh) 阵列基板、阵列基板的维修方法、显示面板和显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN106847829A (zh) 一种阵列基板及阵列基板的制作方法
CN107195635A (zh) 薄膜晶体管阵列基板及其制备方法
CN106876260A (zh) 一种闸电极结构及其制造方法和显示装置
CN102798999A (zh) 一种阵列基板十字线修复方法、阵列基板和液晶显示器
CN105655408A (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN105161455A (zh) 一种ffs阵列基板及其制造方法和显示装置
CN105655358B (zh) 一种阵列基板及制备方法、显示面板和显示装置
CN103257499A (zh) Tft-lcd阵列基板及其制造方法
US20170160613A1 (en) Tft substrates, tft transistors and the manufacturing methods thereof
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN110797302B (zh) 有源矩阵基板的制造方法及有源矩阵基板
CN110223990B (zh) 顶栅结构及其制备方法、阵列基板、显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170517