CN102931189A - 阵列基板及其制作和维修方法、显示装置 - Google Patents

Abstract

本发明提供一种阵列基板，包括引线和像素电极，所述引线和像素电极之间具有绝缘层，其中，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。相应地，提供一种包括上述阵列基板的显示装置、上述阵列基板的维修方法以及制作方法。本发明所述阵列基板以及采用本发明所述制作方法制成的阵列基板在消除亮点像素瑕疵时不增加现有制作工艺、可靠性高、方便省时。

Description

阵列基板及其制作和维修方法、显示装置

技术领域

本发明涉及显示器制造技术领域，具体涉及一种阵列基板、包括所述阵列基板的显示装置、所述阵列基板的维修方法以及制作方法。

背景技术

随着显示器制造技术的发展，液晶显示器技术发展迅速，已经取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器技术领域中，TFT-LCD（Thin Film Transistor LiquidCrystal Display，薄膜晶体管液晶显示器）以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑、手机等领域。

显示面板是TFT-LCD的主要部件，一般由制作完成的阵列基板和彩膜基板对盒组装并灌注液晶而成。在阵列基板的制作过程中，如果其中的TFT元件（每个TFT元件均包括栅极、半导体层、源极与漏极）发生损坏，例如出现源漏残留（SD remain）等问题时，在后续的成盒检测工艺（Cell Test，用来检测完成液晶成盒工艺的显示面板是否合格）中给予不同的检测信号，该损坏的TFT元件所在像素区域会透射出比其他正常TFT元件所在像素区域明亮得多的光，即产生亮点像素瑕疵（Bright Pixel Defect）现象，严重影响显示面板品质。为解决上述问题，需要消除亮点像素瑕疵，即需要对该损坏的TFT元件所在像素区域进行灭点化处理。

以ADS（ADvanced Super Dimension Switch，高级超维场转换技术，简称ADS）模式TFT-LCD为例，现有的像素区域灭点化处理方法为源/漏极（source/drain）切断法，即切断源极、切断漏极、分别切断源极与漏极、或者清除位于过孔中和/或过孔周边的像素电极以切断像素电极与漏极之间的连接（像素电极可以经过过孔与漏极相连，且每个TFT元件均对应一个像素电极，也即每个像素区域均对应一个像素电极），从而切断数据线与像素电极之间的连接，使所述像素电极处于“悬空状态”，并使得该像素电极所对应的具有亮点像素瑕疵的像素区域成为暗像素。但实际应用过程中发现，由于残存静电等因素，部分经源/漏极切断法处理后的像素区域仍具有亮点像素瑕疵。

发明内容

本发明所要解决的技术问题是针对现有技术中所存在的上述缺陷，提供一种阵列基板、包括所述阵列基板的显示装置、所述阵列基板的维修方法以及制作方法，用于实现消除亮点像素瑕疵的问题。

解决本发明技术问题所采用的技术方案：

所述阵列基板包括引线和像素电极，所述引线和像素电极之间具有绝缘层，其中，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。

优选地，所述绝缘层上设置有通孔，所述像素电极设置在绝缘层上未设置有通孔处，以使得所述像素电极与引线能够通过在所述通孔中设置导电材料导通。

优选地，所述绝缘层上设置有通孔，所述阵列基板还包括设置在所述通孔中的连通层，所述像素电极设置在绝缘层上未设置有通孔处，且所述连通层与像素电极分隔设置，以使得所述像素电极与引线能够通过在所述连通层与像素电极的分隔处设置导电材料导通。

优选地，所述通孔侧壁与通孔底面的夹角为钝角。

更优选地，所述通孔侧壁与通孔底面的夹角为110°~120°。

优选地，所述阵列基板应用的显示面板为常黑模式，所述引线为公共电极线或公共电极；

或者，所述阵列基板应用的显示面板为常白模式，所述引线为栅线。

优选地，所述绝缘层包括栅极绝缘层和钝化层，所述钝化层设置在像素电极与栅极绝缘层之间；

或者，所述绝缘层为栅极绝缘层。

本发明同时提供一种包括上述阵列基板的显示装置。

本发明同时还提供一种阵列基板的维修方法，包括如下步骤：

A.在上述阵列基板中具有亮点像素瑕疵的像素区域设置导电材料，以使得所述阵列基板中具有亮点像素瑕疵的像素区域所对应的像素电极与引线之间能够经所述导电材料导通。

优选地，所述导电材料为钨粉或钛粉。

优选地，所述步骤A之前还包括如下步骤：

A-1.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极；

或者，A-2.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极；

或者，A-3.分别切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极和漏极；

或者，A-4.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极与该像素区域对应的像素电极之间的连接。

本发明同时还提供一种阵列基板的制作方法，其中，包括：在基板上形成包括位于不同层的引线图形和像素电极图形的步骤；所述引线图形和像素电极图形之间具有绝缘层；

所述像素电极图形与所述引线图形分隔设置且所述像素电极与引线之间能够导通。

优选地，在所述绝缘层上形成通孔；

所述像素电极图形形成在绝缘层上未设置有通孔处，以使得所述像素电极与引线能够通过在所述通孔中设置导电材料导通；

或者，

在所述绝缘层的通孔中形成连通层图形，所述像素电极图形形成在绝缘层上未设置有通孔处，并使得所述像素电极与连通层分隔设置，以使得所述像素电极与引线能够通过在所述连通层与像素电极的分隔处设置导电材料导通。

优选地，所述像素电极图形与连通层图形在同一次构图工艺

中形成；所述像素电极与连通层采用相同材料。

优选地，所述通孔的侧壁与通孔底面的夹角为钝角。

更优选地，所述通孔的侧壁与通孔底面的夹角为110°～120°。

优选地，所述阵列基板应用的显示面板为常黑模式，所述引线为公共电极线或公共电极；

或者，所述阵列基板应用的显示面板为常白模式，所述引线为栅线。

优选地，所述绝缘层包括栅极绝缘层和钝化层；

在所述引线图形上形成栅极绝缘层图形，在所述栅极绝缘层图形上形成钝化层图形；

或者，所述绝缘层为栅极绝缘层。

有益效果：

1）本发明所述阵列基板及采用本发明所述制作方法制成的阵列基板，只需在具有亮点像素瑕疵的像素区域设置导电材料以使得像素电极与公共电极/公共电极线/栅线导通即可实现像素区域灭点化，可靠性高、方便省时且有助于操作标准化，且不会损伤公共电极/公共电极线/栅线，故不会影响公共电极/栅线信号；

2）本发明所述阵列基板在现有阵列制作工艺中即可实现，不需要追加或调整工艺，如形成在绝缘层上的通孔的大小及其侧壁与其底面之间夹角α的角度等技术参数也可以直接在现有过孔工艺（所述过孔为像素电极与TFT元件中漏极的连接孔）中形成，且不影响像素区域的透过率。

附图说明

图1为本发明实施例2中阵列基板的结构示意图；

其中，图1（a）为实施例2阵列基板的一个亚像素中的像素电极平面图；图1（b）为图1（a）的A-A向剖视图；

图2为本发明实施例2中另一阵列基板的结构示意图；

其中，图2（a）为实施例2中另一阵列基板的一个亚像素中的像素电极平面图；图2（b）为图2（a）的A-A向剖视图；

图3、图4为图1所示阵列基板消除亮点像素瑕疵后的结构示意图；

图5为图2所示阵列基板消除亮点像素瑕疵后的结构示意图；

图6为图1所示阵列基板上形成取向膜后的结构示意图；

图7为本发明实施例4中阵列基板的结构示意图；

其中，图7（a）为实施例4中阵列基板的一个亚像素中的像素电极平面图；图7（b）为图7（a）的A-A向剖视图；

图8为本发明实施例4中另一阵列基板的结构示意图；

其中，图8（a）为实施例4中另一阵列基板的一个亚像素中的像素电极平面图；图8（b）为图8（a）的A-A向剖视图；

图9为图7所示阵列基板消除亮点像素瑕疵后的结构示意图；

图10为图8所示阵列基板消除亮点像素瑕疵后的结构示意图；

图11为本发明实施例7中阵列基板的制作方法流程图；

图12为本发明实施例8中阵列基板的制作方法流程图。

图中：1－像素电极；2－钝化层；3－栅极绝缘层；4－公共电极线；5－钨粉；6－取向膜；7－连通层。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和实施例对本发明所述阵列基板、包括所述阵列基板的显示装置、所述阵列基板的维修方法以及制作方法作进一步详细描述。

实施例1：

本实施例提供一种阵列基板，包括引线和像素电极，所述引线和像素电极之间具有绝缘层，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。

其中，若由所述阵列基板和彩膜基板组成的显示面板（即阵列基板应用的显示面板）为常黑模式（如阵列基板采用ADS模式）时，则所述引线为公共电极线或公共电极。这是由于采用常黑模式时，其阵列基板在像素电极与公共电极之间的电压差为零或接近于零时，该像素电极对应的像素区域不透光；在像素电极与公共电极之间的电压差较大时，该像素电极对应的像素区域透光。而所述引线为公共电极或公共电极线时（公共电极与公共电极线是相连通的），则所述像素电极与公共电极或公共电极线导通后，破坏了像素电极与公共电极之间形成的水平电场，使得所述像素电极与公共电极之间形成的水平电场的电压差为零，导致该像素电极对应的像素区域不透光，从而彻底确保实现该像素区域灭点化。

若所述阵列基板和彩膜基板组成的显示面板（即阵列基板应用的显示面板）为常白模式（如TN模式），则所述引线为栅线。这是由于采用常白模式时，其阵列基板在像素电极与公共电极之间的电压差较大时，该像素电极对应的像素区域不透光；在像素电极与公共电极之间的电压差为零或接近于零时，该像素电极对应的像素区域透光。而所述引线为栅线时，从TN(Twisted Nematic，扭曲向列，简称TN）模式像素的工作原理及TN模式产品实际电路设计出发，常采取无论栅线处于扫描状态（即开状态）还是非扫描状态（即关状态），栅线与公共电极的电压差都较大的设计，故所述像素电极与栅线导通后，所述像素电极与公共电极之间的电压差较大，导致该像素电极对应的像素区域不透光，从而彻底确保实现该像素区域灭点化。

可选地，所述绝缘层包括栅极绝缘层和钝化层，所述钝化层设置在像素电极与栅极绝缘层之间；

或者，所述绝缘层为栅极绝缘层。

本实施例还提供一种包括上述阵列基板的显示装置。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实施例还提供一种上述阵列基板的维修方法，包括如下步骤：

S101.在上述阵列基板中具有亮点像素瑕疵的像素区域设置导电材料，以使得所述阵列基板中具有亮点像素瑕疵的像素区域所对应的像素电极与引线之间能够经所述导电材料导通。

为进一步确保消除亮点像素瑕疵的成功率，优选在步骤S101之前还包括步骤S100，具体为：

S100-1.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极；

或者，S100-2.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极；

或者，S100-3.分别切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极和漏极；

或者，S100-4.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极与该像素区域对应的像素电极之间的连接。

其中，所述导电材料可采用多种方法来设置，例如采用化学气相沉积法、物理气相沉积法、电镀法、涂覆法或者粘着法（如粘着导电胶）等方法。优选采用激光化学气相沉积法（L-CVD，Laser-Chemical Vapor Deposition），所述激光CVD法具体为：利用激光的化学效应将金属化和物分解成金属粉末并沉积在需要连接的部分。

优选所述导电材料为金属材料，更优选所述导电材料为钨粉或钛粉。

可以看出，上述阵列基板的维修方法在实现像素区域灭点化时方便、省时且可靠性高，有助于操作标准化，且不会损伤引线。

针对阵列基板中具有亮点像素瑕疵的像素区域可采用如下方法来消除亮点像素瑕疵（即实现像素区域灭点化）：

若所述阵列基板和彩膜基板组成的显示面板（即阵列基板应用的显示面板）为常黑模式（如ADS模式），先将具有亮点像素瑕疵的像素区域进行源/漏极切断法（即上述步骤S100）处理，然后使得所述阵列基板中具有亮点像素瑕疵的像素区域所对应的像素电极与引线之间能够经所述导电材料导通，也可以采用激光将该像素区域对应的像素电极与公共电极线熔接导通（即激光打孔熔接法），即使得所述像素电极与公共电极的电压一致，从而实现像素区域灭点化，该方法从ADS模式像素的工作原理出发，彻底防止了已处于“悬空状态”的像素区域中亮点的发生。

若所述阵列基板和彩膜基板组成的显示面板（即阵列基板应用的显示面板）为常白模式（如TN模式），先将具有亮点像素瑕疵的像素区域进行源/漏极切断法（即上述步骤S100）处理，使得所述阵列基板中具有亮点像素瑕疵的像素区域所对应的像素电极与引线之间能够经所述导电材料导通，也可以采用激光将与该像素区域对应的像素电极和栅线（Gate line）熔接导通，即使得所述像素电极与栅线的电压一致，该方法从TN模式像素的工作原理及通常TN模式的电路设计出发（以一种23.6Inch TN液晶显示器为例，在任何情况下其栅信号与公共电极信号的电压差的绝对值总是大于像素全黑时的像素电压与公共电极的电压差的绝对值），能彻底防止已处于“悬空状态”的像素区域中亮点的发生，从而实现像素区域灭点化。

需要说明的是，本发明可以采用设置导电材料与激光打孔熔接结合使用，以进一步提高亮点像素瑕疵的修复成功率。

实施例2：

本实施例提供一种ADS模式阵列基板，如图1（图1(a)和图1(b)）所示，所述阵列基板包括公共电极线4、设置在公共电极线4上的栅极绝缘层3、设置在栅极绝缘层3上的钝化层2以及设置在钝化层2上的像素电极1。其中，所述栅极绝缘层3及钝化层2上设置有通孔，所述通孔在栅极绝缘层3及钝化层2上的相对位置相同，且所述像素电极1设置在钝化层2上未设置有通孔处，以使得所述像素电极1与公共电极线4能够通过在所述通孔中设置导电材料导通。

在图1中，所述像素电极1在靠近通孔一侧的边缘与该通孔的边缘之间相隔一段距离（该距离可由本领域技术人员根据阵列基板的实际结构合理设置）；当然，所述阵列基板还可以采用图2所示结构，即所述像素电极1在靠近通孔一侧的边缘与所述通孔的边缘重合。图1中示出的是一个亚像素的像素电极区域。

其中，所述通孔的横截面可以为圆形、矩形或任意多边形。

所述通孔侧壁与通孔底面的夹角α优选为钝角。所述通孔侧壁与通孔底面的夹角α更优选为110°～120°。这是由于当所述像素电极1与公共电极线4经导电材料导通时，所述通孔侧壁的坡度较缓，可确保导电材料在采用激光CVD法沉积时能够更加均匀且可靠地沉积在所述通孔的侧壁上，从而确保像素电极1与公共电极线4导通的成功率。

一般情况下，所述通孔只需采用一个即可保证像素电极1与公共电极线4导通，但为了更加保险起见，所述通孔还可以采用多个。

所述通孔的大小及其侧壁与其底面之间夹角α的角度等技术参数也可以直接在现有过孔工艺（所述过孔为像素电极与TFT元件中漏极的连接孔）中形成，也即所述通孔与所述过孔在同一次构图工艺中形成，可见本实施例所述阵列基板在现有阵列制作工艺中即可实现，不需要追加或调整工艺。

需要说明的是，本实施例所述ADS模式阵列基板中可不包括钝化层2，所述像素电极1直接设置在栅极绝缘层3上；所述公共电极线4可替换为公共电极。

本实施例还提供一种上述阵列基板的维修方法，包括如下步骤：

S200.与实施例1中的步骤S100相同，不再赘述。

S201.如图3、5所示，在上述阵列基板中具有亮点像素瑕疵的像素区域中沉积钨粉5，即在该像素区域中栅极绝缘层3及钝化层2上的通孔中及通孔周边沉积钨粉5，以使得所述像素区域所对应的像素电极1与公共电极线4之间（或者与公共电极之间）能够通过所述钨粉5导通。所述钨粉5可以沉积薄薄一层，只要保证像素电极1与公共电极线4之间（或者与公共电极）导通即可，当然，为了进一步确保导通成功率，可以增加钨粉使用量，例如使钨粉5将整个通孔内部及通孔周边均覆盖（如图4所示）。

需要说明的是，由于所述阵列基板可不包括钝化层2，则步骤S201中，钨粉5沉积在该像素区域中栅极绝缘层3上的通孔中及通孔周边。

所述阵列基板在消除了所有的亮点像素瑕疵之后，可与制作完成的彩膜基板一起进入液晶成盒工艺（Cell）。在液晶成盒工艺过程中，需要对阵列基板上设置有TFT元件的一侧涂覆取向膜6（PI），故所述阵列基板中不具有亮点像素瑕疵的像素区域，即未沉积钨粉的像素区域中栅极绝缘层3及钝化层2上的通孔（或者栅极绝缘层3上的通孔）会被取向膜6所覆盖（如图6所示），从而实现了位于所述通孔底部的公共电极线4（或者公共电极）与后续成盒工艺中灌注的液晶的隔离，进而不会影响最后形成的液晶显示器产品的品质及显示效果，且在工艺上简单易行。

本实施例中的其他结构、方法及作用都与实施例1相同，这里不再赘述。

实施例3：

本实施例提供一种TN模式阵列基板以及该TN模式阵列基板的维修方法，该阵列基板及其维修方法分别与实施例2中的阵列基板及其维修方法的区别在于：将实施例2中所提及的公共电极线/公共电极均替换为栅线。

本实施例中的其他结构、方法及作用都与实施例2相同，这里不再赘述。

实施例4：

本实施例提供一种ADS模式阵列基板，如图7所示，所述阵列基板包括公共电极线4、设置在公共电极线4上的栅极绝缘层3、设置在栅极绝缘层3上的钝化层2、以及设置在钝化层2上的像素电极1和连通层7。其中，所述栅极绝缘层3及钝化层2上设置有通孔，所述通孔在栅极绝缘层3及钝化层2上的相对位置相同，所述像素电极1设置在钝化层2上未设置有通孔处，所述连通层7设置在所述栅极绝缘层3及钝化层2上的通孔中，且所述连通层7与像素电极1分隔设置（分隔距离d可由本领域技术人员根据阵列基板的实际结构合理设置），以使得所述像素电极1与公共电极线4能够通过在所述连通层7与像素电极1的分隔处设置导电材料导通。在图7中，所述连通层7设置在所述通孔中；当然所述阵列基板还可以采用图8所示结构，即所述连通层7设置在所述通孔中及通孔周边。

其中，所述通孔的横截面可以为圆形、矩形或任意多边形等。

所述通孔侧壁与通孔底面的夹角α优选为钝角。所述通孔侧壁与通孔底面的夹角α更优选为110°～120°。为了进一步提升导通成功率，所述通孔还可以采用多个。

为了节省工艺，所述像素电极1与连通层7的材料优选为相同材料。

所述通孔的大小及其侧壁与其底面之间夹角α的角度等技术参数也可以直接在现有过孔工艺（所述过孔为像素电极与TFT元件中漏极的连接孔）中形成，也即所述通孔与所述过孔在同一次构图工艺中形成，可见本实施例所述阵列基板在现有阵列制作工艺中即可实现，不需要追加或调整工艺。

需要说明的是，本实施例所述ADS模式阵列基板中可不包括钝化层2，所述像素电极1直接设置在栅极绝缘层3上；所述公共电极线4可替换为公共电极。

本实施例还提供一种上述阵列基板的维修方法，包括如下步骤：

S300.与实施例1中的步骤S100相同，不再赘述。

S301.如图9、10所示，在上述阵列基板中具有亮点像素瑕疵的像素区域中沉积钨粉5，即在该像素区域对应的像素电极1与连通层7的分隔处沉积钨粉5，以使得所述像素电极1与连通层7通过钨粉5导通，而连通层7经栅极绝缘层3及钝化层2上的通孔与公共电极线4（或者与公共电极）连接，故使得所述像素电极1与公共电极线4（或者与公共电极）导通。所述钨粉5的厚度只需保证像素电极1与公共电极线4（或者与公共电极）之间导通即可。

需要说明的是，由于所述阵列基板可不包括钝化层2，则步骤S301中，连通层7经栅极绝缘层3上的通孔与公共电极线4（或者与公共电极）连接。

本实施例中的其他结构、方法及作用都与实施例1相同，这里不再赘述。

实施例5：

本实施例提供一种TN模式阵列基板以及该TN模式阵列基板的维修方法，该阵列基板及其维修方法分别与实施例4中的阵列基板及其维修方法的区别在于：将实施例4中所提及的公共电极线/公共电极均替换为栅线。

本实施例中的其他结构、方法及作用都与实施例4相同，这里不再赘述。

实施例6：

本实施例提供一种阵列基板的制作方法，包括：在基板上形成包括位于不同层的引线图形和像素电极图形的步骤；

所述引线图形和像素电极图形之间具有绝缘层；

所述像素电极图形与所述引线图形分隔设置且所述像素电极与引线之间能够导通。

可选地，所述绝缘层包括栅极绝缘层和钝化层，所述绝缘层的形成方法为：在所述引线图形上形成栅极绝缘层图形，在所述栅极绝缘层图形上形成钝化层图形；

或者，所述绝缘层为栅极绝缘层。

优选采用设置导电材料的方式使所述像素电极与引线导通。所述导电材料优选为金属材料，所述金属材料更优选为钨粉或钛粉。

本实施例中，若所述阵列基板应用的显示面板为常黑模式，则所述引线为公共电极线或公共电极；若所述阵列基板应用的显示面板为常白模式，则所述引线为栅线。

实施例7：

如图11所示，本实施例提供一种阵列基板的制作方法，包括如下步骤：

S401.在基板上形成包括引线图形。

S402.在所述引线图形上形成绝缘层图形，并在绝缘层上形成通孔。

所述通孔侧壁与通孔底面的夹角α优选为钝角。所述通孔侧壁与通孔底面的夹角α更优选为110°～120°。

所述通孔的大小及其侧壁与其底面之间夹角α的角度等技术参数也可以直接在现有过孔工艺（所述过孔为像素电极与TFT元件中漏极的连接孔）中形成，也即所述通孔与所述过孔在同一次构图工艺中形成，可见本实施例所述阵列基板在现有阵列制作工艺中即可实现，不需要追加或调整工艺。

S403.在所述绝缘层图形上形成像素电极图形，且所述像素电极形成在绝缘层上未设置有通孔处，以使得所述像素电极与引线能够通过在所述通孔中设置导电材料导通。

本实施例中的其他结构、方法及作用都与实施例6相同，这里不再赘述。

实施例8：

如图12所示，本实施例提供一种阵列基板的制作方法，包括如下步骤：

S501.在基板上形成包括引线图形。

S502.在所述引线图形上形成绝缘层图形，并在绝缘层上形成通孔。

所述通孔侧壁与通孔底面的夹角α优选为钝角。所述通孔侧壁与通孔底面的夹角α更优选为110°~120°。

所述通孔的大小及其侧壁与其底面之间夹角α的角度等技术参数也可以直接在现有过孔工艺（所述过孔为像素电极与TFT元件中漏极的连接孔）中形成，也即所述通孔与所述过孔在同一次构图工艺中形成，可见本实施例所述阵列基板在现有阵列制作工艺中即可实现，不需要追加或调整工艺。

S503.在所述绝缘层图形上形成像素电极图形，所述像素电极形成在绝缘层上未设置有通孔处，在所述绝缘层的通孔中形成连通层图形，并使得所述像素电极与连通层分隔设置，以使得所述像素电极与引线能够通过在所述连通层与像素电极的分隔处设置导电材料导通，即通过设置导电材料的方式使像素电极与连通层导通，进而使得像素电极与引线导通（连通层与引线经通孔相连）。

所述像素电极图形与连通层图形优选在同一次构图工艺中形成；所述像素电极与连通层的材质相同。也就是说，可以在制作像素电极图形的同时制作出连通层图形，因此本实施例所述阵列基板相对于现有的制作工艺而言既没有增加成本、工艺，也没有改变其多层结构的材质。

本实施例中的其他结构、方法及作用都与实施例6相同，这里不再赘述。

本发明实施例中例举的阵列基板结构是典型的结构，而膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素（比如栅极、源极、漏极和像素电极等），确保面板正常驱动即可。所以维修区域结构也相应的有很多变化，比如引线不一定在下方，例如采用ADS模式时，可能板状的像素电极在狭缝公共电极的下方；采用TN模式时，也可能像素电极在栅线在下方。本发明实施例的阵列基板结构（包括依据本发明阵列基板的制造方法获得的阵列基板的结构）中，只要确保像素电极和引线彼此绝缘，且可以被导通即可。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (17)

1.一种阵列基板，包括引线和像素电极，所述引线和像素电极之间具有绝缘层，其特征在于，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。

2.根据权利要求1所述的阵列基板，其特征在于，所述绝缘层上设置有通孔，所述像素电极设置在绝缘层上未设置有通孔处，以使得所述像素电极与引线能够通过在所述通孔中设置导电材料导通。

3.根据权利要求1所述的阵列基板，其特征在于，所述绝缘层上设置有通孔，所述阵列基板还包括设置在所述通孔中的连通层，所述像素电极设置在绝缘层上未设置有通孔处，且所述连通层与像素电极分隔设置，以使得所述像素电极与引线能够通过在所述连通层与像素电极的分隔处设置导电材料导通。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述通孔侧壁与通孔底面的夹角为钝角。

5.根据权利要求4所述的阵列基板，其特征在于，所述通孔侧壁与通孔底面的夹角为110°~120°。

6.根据权利要求1-3中任一项所述的阵列基板，其特征在于，

所述阵列基板应用的显示面板为常黑模式，所述引线为公共电极线或公共电极；

或者，所述阵列基板应用的显示面板为常白模式，所述引线为栅线。

7.根据权利要求1-3中任一项所述的阵列基板，其特征在于，

所述绝缘层包括栅极绝缘层和钝化层，所述钝化层设置在像素电极与栅极绝缘层之间；

或者，所述绝缘层为栅极绝缘层。

8.一种显示装置，其特征在于，包括如权利要求1-7中任一项所述的阵列基板。

9.一种阵列基板的维修方法，其特征在于，包括如下步骤：

A.在权利要求1-7中任一项所述的阵列基板中具有亮点像素瑕疵的像素区域设置导电材料，以使得所述阵列基板中具有亮点像素瑕疵的像素区域所对应的像素电极与引线之间能够经所述导电材料导通。

10.根据权利要求9所述的方法，其特征在于，

所述步骤A之前还包括如下步骤：

A-1.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极；

或者，A-2.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极；

或者，A-3.分别切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的源极和漏极；

或者，A-4.切断所述具有亮点像素瑕疵的像素区域中薄膜晶体管的漏极与该像素区域对应的像素电极之间的连接。

11.一种阵列基板的制作方法，其特征在于，包括：在基板上形成包括位于不同层的引线图形和像素电极图形的步骤；所述引线图形和像素电极图形之间具有绝缘层；

所述像素电极图形与所述引线图形分隔设置且所述像素电极与引线之间能够导通。

12.根据权利要求11所述的制作方法，其特征在于，

在所述绝缘层上形成通孔；

所述像素电极图形形成在绝缘层上未设置有通孔处，以使得所述像素电极与引线能够通过在所述通孔中设置导电材料导通；

或者，

在所述绝缘层的通孔中形成连通层图形，所述像素电极图形形成在绝缘层上未设置有通孔处，并使得所述像素电极与连通层分隔设置，以使得所述像素电极与引线能够通过在所述连通层与像素电极的分隔处设置导电材料导通。

13.根据权利要求12所述的制作方法，其特征在于，

所述像素电极图形与连通层图形在同一次构图工艺中形成；所述像素电极与连通层采用相同材料。

14.根据权利要求12或13所述的制作方法，其特征在于，所述通孔的侧壁与通孔底面的夹角为钝角。

15.根据权利要求14所述的制作方法，其特征在于，所述通孔的侧壁与通孔底面的夹角为110°~120°。

16.根据权利要求11-15中任一项所述的制作方法，其特征在于，

所述阵列基板应用的显示面板为常黑模式，所述引线为公共电极线或公共电极；

或者，所述阵列基板应用的显示面板为常白模式，所述引线为栅线。

17.根据权利要求11-15中任一项所述的制作方法，其特征在于，

所述绝缘层包括栅极绝缘层和钝化层；

在所述引线图形上形成栅极绝缘层图形，在所述栅极绝缘层图形上形成钝化层图形；

或者，所述绝缘层为栅极绝缘层。

Images