CN111933582B - 像素暗点化处理方法、阵列基板及其制作方法及显示装置 - Google Patents
像素暗点化处理方法、阵列基板及其制作方法及显示装置 Download PDFInfo
- Publication number
- CN111933582B CN111933582B CN202010825875.0A CN202010825875A CN111933582B CN 111933582 B CN111933582 B CN 111933582B CN 202010825875 A CN202010825875 A CN 202010825875A CN 111933582 B CN111933582 B CN 111933582B
- Authority
- CN
- China
- Prior art keywords
- fracture
- array substrate
- active layer
- substrate
- darkening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000003672 processing method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000002245 particle Substances 0.000 claims abstract description 45
- 238000005452 bending Methods 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 238000012545 processing Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 7
- 239000000112 cooling gas Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 74
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请涉及显示领域，提供一种像素暗点化处理方法、阵列基板及其制作方法及显示装置，该像素暗点化处理方法，用于对阵列基板上出现亮点不良的子像素单元进行暗点化处理，包括：在子像素单元的薄膜晶体管的第一绝缘层和有源层上形成断口；在有源层靠近断口的位置形成向远离阵列基板的衬底基板的方向弯曲的弯曲部，弯曲部用于在后续进行掺杂工艺时使断口两侧的掺杂粒子彼此隔离。应用本申请，可以在后续进行掺杂工艺时对切口两侧的掺杂粒子进行隔离，以提高暗点化成功率。
Description
技术领域
本发明涉及显示装置技术领域，具体地，涉及一种像素暗点化处理方法、阵列基板及其制作方法及显示装置。
背景技术
在制作阵列基板时，形成栅极后，通常会对不良亚像素进行电路维修，其中，对于不可采用常规的维修方式进行维修的常亮亚像素，则采用暗点化工艺进行处理，使常亮亚像素变暗区域正常显示。但是，在实际应用过程中，经常会出现暗点化失败的现象。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一，提出了一种像素暗点化处理方法、阵列基板及其制作方法及显示装置，可以在后续进行掺杂工艺时对切口两侧的掺杂粒子进行隔离，以提高暗点化成功率。
为实现本申请的目的，第一方面提供一种像素暗点化处理方法，用于对阵列基板上出现亮点不良的子像素单元进行暗点化处理，包括：
在所述子像素单元的薄膜晶体管的第一绝缘层和有源层上形成断口；
在所述有源层靠近所述断口的位置形成向远离所述阵列基板的衬底基板的方向弯曲的弯曲部，所述弯曲部用于在后续进行掺杂工艺时使所述断口两侧的掺杂粒子彼此隔离。
可选地，所述在所述有源层靠近所述断口的位置形成向远离所述阵列基板的衬底基板的方向弯曲的弯曲部，进一步包括：
对所述有源层靠近所述断口的部分进行加热，使所述有源层靠近所述断口的部分向靠近所述断口的方向发生热膨胀，形成延伸部；
对所述有源层进行冷却，使所述延伸部向远离所述衬底基板的方向弯曲，形成所述弯曲部。
可选地，采用飞秒激光设备对所述有源层靠近所述断口的部分进行加热。
可选地，所述激光采用紫外线或红外线进行激光照射。
可选地，所述激光的扫描速率的取值范围为8000μm/s-12000μm/s。
可选地，所述对所述有源层进行冷却，进一步包括：
将冷却气体输送至所述有源层的上方，对所述有源层进行冷却指定时长，使所述延伸部向远离所述断口的方向发生收缩。
可选地，所述断口与所述薄膜晶体管的栅极层在平行所述衬底基板的方向上的距离的取值范围为1μm-2μm。
为实现本申请的目的，第二方面提供一种阵列基板的制作方法，包括：应用第一方面所述的像素暗点化处理方法，对阵列基板上出现亮点不良的子像素单元进行暗点化处理。
为实现本申请的目的，第三方面提供一种阵列基板，包括衬底基板和设置在所述衬底基板上的多个薄膜晶体管，至少一个所述薄膜晶体管上设置有用于实现暗点化的断口；且所述薄膜晶体管的有源层靠近所述断口的位置形成向远离所述衬底基板的方向弯曲的弯曲部，所述弯曲部用于在后续进行掺杂工艺时对所述断口两侧的掺杂粒子进行隔离。
为实现本申请的目的，第四方面提供一种显示装置，包括阵列基板和封装结构，所述阵列基板为如第三方面所述的阵列基板。
本申请具有以下有益效果：
本实施例提供的像素暗点化处理方法，在断口处形成有源层的延伸部，并将延伸部形成向远离断口方向弯曲的弯曲部，使得断口处两侧的掺杂粒子均沿着弯曲部分布，而断口内的掺杂粒子仅分布在断口底部的中部，即断口内的掺杂粒子与两侧的掺杂粒子在弯曲部被断开，从而实现了断口两侧的掺杂粒子彼此隔离。且弯曲部可以使断口处形成上窄下宽的坑洞，即可以使断口处坑洞的面积缩小，可以有效减小后续各膜层(如层间第一绝缘层)在断口处的图形化形变范围，以更有利于工艺实施。
附图说明
图1为现有技术中暗点化失败的原理示意图；
图2为本申请实施例提供的像素暗点化处理方法的工艺流程示意图；
图3为本申请实施例提供的像素暗点化处理方法的处理逻辑示意图；
图4为采用本实施例提供的像素暗点化处理方法得到的薄膜晶体管的实际电子扫描显微镜图像；
图5为本申请实施例提供的像素暗点化处理方法提高暗点化成功率的原理示意图；
图6为采用本申请实施例提供的像素暗点化处理方法能够减小图形化形变范围的原理示意图；
图7A为分别采用紫外线或红外线进行激光照射的暗点化处理方法(其它参数默认取最优值)及现有的暗点化处理方法得到的暗点化成功率对比结果图；
图7B为采用不同激光扫描速率的暗点化处理方法(其它参数默认取最优值)得到的暗点化成功率对比结果图；
图7C为采用不同激光能量的暗点化处理方法(其它参数默认取最优值)得到的暗点化成功率对比结果图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例对暗点化失败的原因进行研究分析，结果发现：现有技术中采用切断的方式进行暗点化时，对于阵列基板上具有亮点不良的子像素单元的TFT(Thin FilmTransistor，薄膜晶体管)，如图1所示，采用激光切除造成亮点不良的TFT的栅极层下面的部分有源层20和部分第一绝缘层30，以形成断口101，则有源层20和第一绝缘层30被切除的部位形成凹坑，如图1所示，由于激光能量呈现高斯分布，靠近断口101处的有源层20往往存在上翻翘曲，且断口101两侧的有源层20均向远离断口101的方向弯曲，从而使得凹坑呈现“上宽下窄”的形态。则在下一步进行掺杂工艺时，掺杂粒子22在有源层20下面的缓冲层10(通常为氧化硅材质)上聚集并连通，会将缓冲层10由绝缘改性为导电，重新将断口101TFT导通，从而导致暗点化工艺失败。
基于上述暗点化工艺失败的原因，本实施例提供一种像素暗点化处理方法，用于对阵列基板上出现亮点不良的子像素单元进行暗点化处理以提高暗点化工艺的成功率，如图2和图3所示，该方法包括以下步骤：
在子像素单元的薄膜晶体管的第一绝缘层30和有源层20上形成断口101；
在有源层20靠近断口101的位置形成向远离阵列基板的衬底基板的方向弯曲的弯曲部21，弯曲部21用于在后续进行掺杂工艺时使断口101两侧的掺杂粒子22彼此隔离。
在本实施例中，每个子像素单元可以包括多个薄膜晶体管，该多个薄膜晶体管共同控制子像素单元的色彩显示，所以，在采用切断式暗点化工艺对亮点不良的子像素单元进行维修时，可以在该多个薄膜晶体管中的任一个上形成断口101(只要可以使亮点暗化)。对于顶栅结构的薄膜晶体管，暗点化工艺通常在形成栅极层之后进行，为了将有源层20与源极漏极层之间的电连接断开，可以切除薄膜晶体管上有源层20与源极漏极层电连接的过孔部位，即与过孔对应的部分有源层20和第一绝缘层30，其中，第一绝缘层30可位于有源层20与栅极层50(如图4所示)之间。
例如，在实际应用中，具有亮点不良的子像素单元可以具有7个薄膜晶体管，该7个薄膜晶体管可以沿着亮点电路的电流方向排列，具体可在第6个薄膜晶体管上形成断口101，以保证切断效果(由于亮点电路可能具有并列的子电路，可能在前面的某个薄膜晶体管上形成断口101时不能将亮点有效暗化)。具体可以采用激光设备，如Nano(IR)-Block(红外纳米激光器)对薄膜晶体管进行双向切除，以形成断口101。优选地，如图4所示，为采用本实施例提供的像素暗点化处理方法得到的薄膜晶体管的实际电子扫描显微镜图像，由于本实施例中过孔的位置可以设置在：与薄膜晶体管的栅极层50在平行衬底基板的方向上的距离的取值范围为1μm-2μm处，所以，断口101的具体位置可以被设置为：断口101与薄膜晶体管的栅极层50在平行衬底基板的方向上的距离的取值范围为1μm-2μm，如此，可以保证有源层20与源极漏极层之间电导通的过孔恰位于断口101内，从而保证在此处设置断口101可以实现亮点的有效暗点化。
可以理解的是，本实施例中，可以采用掺杂改性的多晶硅作为有源层20，上述掺杂工艺可以是P型掺杂和N型掺杂中的一种或两种，则掺杂粒子22可以是三价杂质元素(如硼、镓等)和五价杂质元素(如磷、砷等)中的一种或多种。
在本实施例中，如图3和图4所示，由于在有源层20靠近断口101的位置形成向远离阵列基板的衬底基板的方向弯曲的弯曲部21，弯曲部21可以用于在后续进行掺杂工艺时使断口101两侧的掺杂粒子22彼此隔离，所以在后续进行掺杂工艺时，掺杂粒子22的分布可如图5和图6所示，在断口101处，两侧的掺杂粒子22均沿着弯曲部21分布，而断口101内的掺杂粒子22仅分布在断口101底部的中部，即断口101内的掺杂粒子22与两侧的掺杂粒子22在弯曲部21被断开，从而实现了断口101两侧的掺杂粒子22彼此隔离。且弯曲部21可以使断口101处形成上窄下宽的坑洞，即可以使断口101处坑洞的面积缩小，如图6所示，可以有效减小后续各膜层，如第二绝缘层40，在断口101处的图形化形变范围，以更有利于工艺实施。
于本实施例一具体实施方式中，在有源层20靠近断口101的位置形成向远离阵列基板的衬底基板的方向弯曲的弯曲部21，可以进一步包括以下处理：对有源层20靠近断口101的部分进行加热，使有源层20靠近断口101的部分向靠近断口101的方向发生热膨胀，形成延伸部；对有源层20进行冷却，使延伸部向远离衬底基板的方向弯曲，形成弯曲部21。
如图2所示，图中箭头所指为激光照射的方向，本实施例可以但不限于采用飞秒激光(Femto激光)，从第一绝缘层30上面向下照射，以对有源层20靠近断口101的部分(如箭头下面的部位)进行加热，使有源层20向平行衬底基板的方向发生热膨胀，对于有源层20靠近断口101的部位，则会向靠近断口101的方向发生热膨胀，以在断口101内形成延伸部。且由于飞秒激光的能量较弱，可以实现对有源层20的加热，而避免直接将有源层20熔化。
然后可以将冷却气体输送至有源层20的上方，冷却气体可以从激光加热时的通道渗入到有源层20的上表面(远离衬底基板的表面)，以对有源层20进行冷却，可以保持对有源层20进行指定时长的冷却，以保证延伸部可以向远离断口101的方向发生收缩。其中，冷却气体可以但不限于是氮气；指定时长可以大于或等于10s(秒)，以达到使延伸部向远离断口101的方向发生收缩形成弯曲部21的效果。
具体地，由于暗点化成功率的高低与弯曲部21的结构具有直接关系，例如，断口101两侧的弯曲部21形成的夹角(通常为大于90°的钝角)越大，则两侧的弯曲部21之间沿平行衬底基板发方向的距离越小，断口101处的坑洞上部越窄，越容易将断口101内的掺杂粒子22与两侧的掺杂粒子22在弯曲部21断开，使断口101两侧的掺杂粒子22彼此隔离，提高暗点化成功率；如图6所示，也可以使断口101处坑洞的面积更小，可以更有效减小后续各膜层(如第二绝缘层40)在断口101处的图形化形变范围。因此，本实施例对飞秒激光的参数进行设计，以能够尽可能提高本实施例的暗点化处理方法的暗点化成功率，例如，可以改变激光光束的尺寸，以聚焦形成较大的圆焦点，以增大有源层20的受热面积；上述飞秒激光可以采用紫外线或红外线进行激光照射，照射使用的飞秒激光的能量为0.04瓦/秒-0.1瓦/秒；激光的扫描速率的取值范围为8000μm/s-12000μm/s，可以选择适当的扫描速率不断地匀速扫描加热位置。
本实施例还分别以现有的暗点化处理方法与本实施例提供的几种实施方式的暗点化处理方法进行对比试验，结果如图7A-7C所示，图7A为分别应用上述加热过程采用紫外线或红外线进行激光照射的暗点化处理方法(其它参数默认取最优值)及现有的暗点化处理方法得到的暗点化成功率对比结果图；图7B为采用不同激光扫描速率的暗点化处理方法(其它参数默认取最优值)得到的暗点化成功率对比结果图；图7C为采用不同激光能量的暗点化处理方法(其它参数默认取最优值)得到的暗点化成功率对比结果图。由图7A可知，无论上述加热过程采用紫外线还是红外线进行激光照射的暗点化处理方法相对现有的暗点化处理方法，暗点化成功率都有明显提高，且采用红外线进行激光照射的暗点化处理方法相对采用紫外线进行激光照射的暗点化处理方法，暗点化成功率更高。由图7B可知，激光扫描速率在8000μm/s-12000μm/s(微米/秒)范围内，暗点化成功速率随着扫描速率的增加而增加。由图7C可知，激光能量为0.04瓦/秒-0.1瓦/秒之间变化时，若激光能量较小则可能弯曲部21的弯曲角度较小，弯曲部隔离掺杂粒子22的能力也较小，则会使暗点化成功率降低；若激光能量较高，则可能使弯曲部21熔化，继而使弯曲部21变小或消失，也无法实现对掺杂粒子22的隔离作用，则也会使暗点化成功率降低。所以，暗点化成功率会呈现先逐渐增大又逐渐减小的趋势，本实施例中在激光能量为0.08瓦/秒时暗点化成功率最高。
综上可知，本实施例提供的像素暗点化处理方法，在断口101处形成有源层20的延伸部，并将延伸部形成向远离断口101方向弯曲的弯曲部21，使得断口101处两侧的掺杂粒子22均沿着弯曲部21分布，而断口101内的掺杂粒子22仅分布在断口101底部的中部，即断口101内的掺杂粒子22与两侧的掺杂粒子22在弯曲部21被断开，从而实现了断口101两侧的掺杂粒子22彼此隔离。且弯曲部21可以使断口101处形成上窄下宽的坑洞，即可以使断口101处坑洞的面积缩小，可以有效减小后续各膜层(如第二绝缘层40)在断口101处的图形化形变范围，以更有利于工艺实施。
基于上述像素暗点化处理方法实施例相同的构思，本实施例还提供一种阵列基板的制作方法，该方法包括：应用上述任一实施方式的像素暗点化处理方法，对阵列基板上出现亮点不良的子像素单元进行暗点化处理。
本实施例提供的阵列基板的制作方法，应用上述像素暗点化处理方法对阵列基板上出现亮点不良的子像素单元进行暗点化处理，所以，至少具有上述像素暗点化处理方法的有益效果，在此不再赘述。
基于上述像素暗点化处理方法实施例相同的构思，本实施例还提供一种阵列基板，包括衬底基板和设置在衬底基板上的多个薄膜晶体管，至少一个薄膜晶体管上设置有用于实现暗点化的断口101；且薄膜晶体管的有源层20靠近断口101的位置形成向远离衬底基板的方向弯曲的弯曲部21，弯曲部21用于在后续进行掺杂工艺时对断口101两侧的掺杂粒子22进行隔离。
本实施例提供的阵列基板，其进行暗点化时，在断口101处形成有源层20的延伸部，并将延伸部形成向远离断口101方向弯曲的弯曲部21，使得断口101处两侧的掺杂粒子22均沿着弯曲部21分布，而断口101内的掺杂粒子22仅分布在断口101底部的中部，即断口101内的掺杂粒子22与两侧的掺杂粒子22在弯曲部21被断开，从而实现了断口101两侧的掺杂粒子22彼此隔离，防止掺杂粒子22在第一绝缘层30表面聚集，使缓冲层10改性成导电层，致使暗点化失败等。且弯曲部21可以使断口101处形成上窄下宽的坑洞，即可以使断口101处坑洞的面积缩小，可以有效减小后续各膜层(如第二绝缘层40)在断口101处的图形化形变范围，以更有利于工艺实施。
基于上述阵列基板实施例相同的构思，本实施例还提供一种显示装置，该显示装置包括阵列基板和封装结构，阵列基板上述阵列基板实施例提供的阵列基板。
本实施例提供的显示装置，包括上述的阵列基板，至少可以实现上述阵列基板的有益效果，在此不再赘述。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种像素暗点化处理方法，用于对阵列基板上出现亮点不良的子像素单元进行暗点化处理，其特征在于，包括：
在所述子像素单元的薄膜晶体管的第一绝缘层和有源层上形成断口；
在所述有源层靠近所述断口的位置形成向远离所述阵列基板的衬底基板的方向弯曲的弯曲部，所述弯曲部用于在后续进行掺杂工艺时使所述断口内的掺杂粒子和所述断口两侧的掺杂粒子彼此隔离；所述断口内的掺杂粒子分布在所述断口底部的中部，所述断口两侧的掺杂粒子均沿着所述弯曲部分布；
所述断口与所述薄膜晶体管的栅极层在平行于所述衬底基板的方向上的距离为1-2μm。
2.根据权利要求1所述的方法，其特征在于，所述在所述有源层靠近所述断口的位置形成向远离所述阵列基板的衬底基板的方向弯曲的弯曲部，进一步包括：
对所述有源层靠近所述断口的部分进行加热，使所述有源层靠近所述断口的部分向靠近所述断口的方向发生热膨胀，形成延伸部；
对所述有源层进行冷却，使所述延伸部向远离所述衬底基板的方向弯曲，形成所述弯曲部。
3.根据权利要求2所述的方法，其特征在于，采用飞秒激光设备对所述有源层靠近所述断口的部分进行加热。
4.根据权利要求3所述的方法，其特征在于，所述激光采用紫外线或红外线进行激光照射。
5.根据权利要求3所述的方法，其特征在于，所述激光的扫描速率的取值范围为8000μm/s-12000μm/s。
6.根据权利要求2所述的方法，其特征在于，所述对所述有源层进行冷却，进一步包括：
将冷却气体输送至所述有源层的上方，对所述有源层进行冷却指定时长，使所述延伸部向远离所述断口的方向发生收缩。
7.根据权利要求1所述的方法，其特征在于，所述断口与所述薄膜晶体管的栅极层在平行所述衬底基板的方向上的距离的取值范围为1μm-2μm。
8.一种阵列基板的制作方法，其特征在于，包括：应用权利要求1-7任一项所述的像素暗点化处理方法，对阵列基板上出现亮点不良的子像素单元进行暗点化处理；
所述制作方法包括：在所述子像素单元的薄膜晶体管的第一绝缘层和有源层上形成断口；
在所述有源层靠近所述断口的位置形成向远离所述阵列基板的衬底基板的方向弯曲的弯曲部，所述弯曲部用于在后续进行掺杂工艺时使所述断口内的掺杂粒子和所述断口两侧的掺杂粒子彼此隔离；所述断口内的掺杂粒子分布在所述断口底部的中部，所述断口两侧的掺杂粒子均沿着所述弯曲部分布；
所述断口与所述薄膜晶体管的栅极层在平行于所述衬底基板的方向上的距离为1-2μm。
9.一种阵列基板，其特征在于，应用如权利要求8所述的制作方法制备所述衬底基板，所述阵列基板包括衬底基板和设置在所述衬底基板上的多个薄膜晶体管，其特征在于，至少一个所述薄膜晶体管上设置有用于实现暗点化的断口；且所述薄膜晶体管的有源层靠近所述断口的位置形成向远离所述衬底基板的方向弯曲的弯曲部，所述弯曲部用于在后续进行掺杂工艺时对所述断口两侧的掺杂粒子进行隔离。
10.一种显示装置，其特征在于，包括阵列基板和封装结构，所述阵列基板为如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825875.0A CN111933582B (zh) | 2020-08-17 | 2020-08-17 | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825875.0A CN111933582B (zh) | 2020-08-17 | 2020-08-17 | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933582A CN111933582A (zh) | 2020-11-13 |
| CN111933582B true CN111933582B (zh) | 2024-06-11 |
Family
ID=73310618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010825875.0A Active CN111933582B (zh) | 2020-08-17 | 2020-08-17 | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933582B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240524A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 薄膜半導体装置及びその製造方法 |
| JP2002353139A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の形成方法および薄膜トランジスタの製造方法 |
| CN104201151A (zh) * | 2014-08-26 | 2014-12-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其像素暗点化处理方法 |
| CN104751760A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 具有冗余晶体管结构的显示装置 |
| KR20160130073A (ko) * | 2015-04-30 | 2016-11-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법 |
-
2020
- 2020-08-17 CN CN202010825875.0A patent/CN111933582B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240524A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 薄膜半導体装置及びその製造方法 |
| JP2002353139A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の形成方法および薄膜トランジスタの製造方法 |
| CN104751760A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 具有冗余晶体管结构的显示装置 |
| CN104201151A (zh) * | 2014-08-26 | 2014-12-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其像素暗点化处理方法 |
| WO2016029517A1 (zh) * | 2014-08-26 | 2016-03-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其像素暗点化处理方法 |
| KR20160130073A (ko) * | 2015-04-30 | 2016-11-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933582A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US7439115B2 (en) | Semiconductor fabricating apparatus | |
| US8696808B2 (en) | Laser irradiation apparatus | |
| US6962860B2 (en) | Method of manufacturing a semiconductor device | |
| CN101743629B (zh) | 具备薄膜晶体管的半导体装置及其制造方法 | |
| JP5718026B2 (ja) | 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 | |
| US7037809B2 (en) | Method of manufacturing semiconductor device using a laser irradiation process | |
| US8044372B2 (en) | Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment | |
| CN107710417B (zh) | 半导体装置的制造方法 | |
| CN1828832B (zh) | 激光设备和用其制造薄膜晶体管的方法 | |
| KR20090042787A (ko) | 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법 | |
| CN111933582B (zh) | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 | |
| KR101041144B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 | |
| US20090042376A1 (en) | Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation | |
| US20090042353A1 (en) | Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation | |
| CN102097318A (zh) | 半导体器件的制作方法 | |
| JP3967259B2 (ja) | 半導体装置の作製方法 | |
| US7863193B2 (en) | Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation | |
| KR100782769B1 (ko) | 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법 | |
| US7659187B2 (en) | Method of forming PN junctions including a post-ion implant dynamic surface anneal process with minimum interface trap density at the gate insulator-silicon interface | |
| JP2004193201A6 (ja) | レーザー照射方法 | |
| KR20070071967A (ko) | 다결정 실리콘 필름 제조방법의 제조방법 | |
| CN102067285A (zh) | 结晶膜的制造方法及制造装置 | |
| JP2004079625A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 | |
| KR20120119367A (ko) | 레이저 빔 조사 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |