CN101266951B - 显示装置的栅极驱动电路以及制作显示装置的器件的方法 - Google Patents

Abstract

一种显示装置的栅极驱动电路以及制作显示装置的器件的方法。该方法依序形成一绝缘层、一半导体层、一欧姆接触层、第二导电层与一光刻胶图案，其中该光刻胶图案包括第一厚度区，以及第二厚度区位于该第一厚度区的外围，且该第二厚度区的厚度小于该第一厚度区的厚度。该驱动电路则包括一具有下拉晶体管的栅极驱动电路结构，其设于一周边区内，该下拉晶体管包括一栅极、一半导体岛状结构、一源极与一漏极，且该半导体岛状结构是突出于该栅极、该源极与该漏极的边缘。本发明的方法是利用具有不同厚度的光刻胶图案进行微影与刻蚀制造工艺加以制作，故其所形成的显示装置的器件较不会有金属图案损失的问题。

Description

显示装置的栅极驱动电路以及制作显示装置的器件的方法

技术领域

本发明是关于一种显示装置的栅极驱动电路，以及一种制作显示装置的器件的方法，尤指一种具有高下拉(pull-down)能力的下拉晶体管电路模块，以及一种可避免金属图案损失(metal loss)的制作显示装置的器件的方法。

背景技术

请参考图1。图1绘示了显示面板的栅极驱动电路(Gate Driver On Array，GOA)的电路图。如图1所示，栅极驱动电路的作用在于产生固定时序的脉波，且此脉波会传送至栅极线，以驱动显示面板的像素区的薄膜晶体管的开启。栅极驱动电路主要包含复数条信号线(例如L1、L2、L3与L4)，以及复数个薄膜晶体管(例如T1、T2、T3与T4)。信号线L1是用以传输电压信号Vss、信号线L2是用于传输起始脉冲(start pulse)信号Vst、信号线L3是用以传输时脉(clock)信号Vck，而信号线L4是用以传输反向时脉(complementary clock)信号Vxck。薄膜晶体管T1是为起始开关(starting switch)、而薄膜晶体管T2是为脉冲开关(pulse switch)。当起始脉冲信号Vst开启薄膜晶体管T1时，薄膜晶体管T2亦会被开启使得时脉信号Vck通过，并提供电压信号V_N至显示面板的第N条栅极线。薄膜晶体管T3、T4是作为下拉模块(pull-down module)，其作用在于将传送至栅极线的信号的电压下拉以维持在参考电压，亦即电压信号Vss的准位，例如-6V。精确地说，薄膜晶体管T4可将节点Q1的电压下拉至电压信号Vss的准位，而薄膜晶体管T3可将节点Q2的电压下拉至电压信号Vss的准位。

已知薄膜晶体管T3、T4在关闭期间无法发挥下拉作用，然而起始脉冲信号Vst或时脉信号Vck却可能在此段期间内产生异常波形，导致像素区的薄膜晶体管发生误动作而开启，因此已知下拉模块的薄膜晶体管的下拉能力仍需进一步提升。

另外，在已知显示面板的微影暨刻蚀制造工艺中，如四道掩膜制造工艺(4PEP array process)，实际制作出的金属图案往往会小于原先设定的图案尺寸，产生所谓金属图案损失的问题，特别是对于第二层金属图案(metal 2)而言，此问题会更加严重。因此，对于显示面板像素区的薄膜晶体管、栅极驱动电路的薄膜晶体管，以及其它如光刻胶间隔物底座(photo spacer stage)等器件的可靠度均会造成不良的影响。

发明内容

本发明的目的之一在于提供一种显示装置的栅极驱动电路以及一种制作显示装置的器件的方法，以解决已知技术所面临的问题。

为达上述目的，本发明提供一种制作显示装置的器件的方法。首先提供一基板，并于该基板上形成第一导电层。随后图案化该第一导电层，以形成第一导电结构。接着依序于该第一导电结构上形成一绝缘层、一半导体层、一欧姆接触层、第二导电层与一光刻胶图案，其中该光刻胶图案包括第一厚度区，以及第二厚度区位于该第一厚度区的外围，且该第二厚度区的厚度小于该第一厚度区的厚度，其中该第一厚度区以及第二厚度区均位于该第一导电结构的正上方。

为达上述目的，本发明另提供一种显示装置的栅极驱动电路。上述显示装置的栅极驱动电路包括一基板，以及一栅极驱动电路结构，设于一周边区内。该栅极驱动电路结构包括一下拉晶体管，且该下拉晶体管包括一栅极、一绝缘层、一半导体岛状结构，以及一源极与一漏极。该半导体岛状结构是突出于该栅极的边缘，且亦突出于该源极的边缘与该漏极的边缘。

本发明显示装置的下拉晶体管的半导体岛状结构是突出于栅极以及源极与漏极，因此具有较佳的下拉能力。另外，本发明的方法是利用具有不同厚度的光刻胶图案进行微影与刻蚀制造工艺加以制作，故其所形成的显示装置的器件较不会有金属图案损失的问题。

附图说明

图1绘示了显示面板的栅极驱动电路的电路图；

图2至图6为本发明制作显示装置的光刻胶间隔物底座的方法示意图；

图7至图13为本发明另一实施侧制作显示装置的栅极驱动电路的下拉晶体管的方法示意图；

图14至图20为本发明制作显示装置的像素晶体管的方法示意图；

图21至图23为本发明显示装置的栅极驱动电路的较佳实施例的示意图。

附图标号

10基板                12第一导电结构

14绝缘层              16半导体层

18欧姆接触层          20第二导电层

22光刻胶图案          22A第一厚度区

22B第二厚度区         24光刻胶间隔物底座

30基板                32第一导电结构

34绝缘层              36半导体层

38欧姆接触层          40第二导电层

42光刻胶图案          42A第一厚度区

42B第二厚度区         42C第三厚度区

44下拉晶体管          50基板

52第一导电结构        54绝缘层

56半导体层             58欧姆接触层

60第二导电层           62光刻胶图案

62A第一厚度区          62B第二厚度区

62C第三厚度区          64像素晶体管

70显示装置             72基板

74周边区               76显示区

80栅极驱动电路结构     90栅极

92绝缘层               94半导体岛状结构

94A半导体层            94B欧姆接触层

96A源极                96B漏极

具体实施方式

下文将列举本发明的数个较佳实施例，并配合所附图示、器件符号等，详细说明本发明的构成内容及所欲达成的功效。

请参考图2至图6。图2至图6为本发明制作显示装置的光刻胶间隔物底座的方法示意图。首先，如图2所示，提供基板10，其中本实施例的基板10是作为液晶显示面板的薄膜晶体管基板，但并不以此为限。接着于基板10上形成第一导电层(图未示)，并利用微影暨刻蚀技术，图案化第一导电层，以形成第一导电结构12。随后，依序于第一导电结构12上形成绝缘层14、半导体层16、欧姆接触层18、第二导电层20与光刻胶图案22。于本实施例中，第一导电结构12与第二导电层20是为金属材质。光刻胶图案22包括第一厚度区22A，以及第二厚度区22B位于第一厚度区22A的外围，且第二厚度区22B的厚度小于第一厚度区22A的厚度。在本实施例中，第一厚度区22A的厚度大致介于1.5至2.5微米之间，而第二厚度区22B的厚度大致介于5000至6000埃之间，但本发明的方法并不以此为限。另外，光刻胶图案22可利用灰阶掩膜进行制作，例如：半色调掩膜或相位移掩膜，但并不以此为限。

接着，如图3所示，利用光刻胶图案22作为刻蚀遮罩，以进行湿刻蚀制造工艺，亦即针对未被光刻胶图案22遮盖的第二导电层20进行湿刻蚀，并保留被光刻胶图案22遮盖的第二导电层20。

随后，如图4所示，随后进行灰化(PR ashing)处理，亦即去除部分光刻胶材料，以缩减光刻胶图案22的厚度。于完成灰化处理后，第二厚度区22B的厚度仍小于第一厚度区22A的厚度。此外于本实施例中，为了确保第二导电层20不致于产生金属图案损失，光刻胶图案22在第二厚度区22B的厚度仅仅是缩减而已，其尺寸甚至并没有改变。然而，在其它实施例中，可透过调整灰化处理的方式，例如使用干刻蚀方式进行灰化处理，改变第二厚度区22B的尺寸或厚度，例如：缩小或完全消失，以掌握金属图案损失的状况。

请再参考图5，利用光刻胶图案22与第二导电层20作为刻蚀遮罩，以进行干刻蚀制造工艺，亦即针对未被光刻胶图案22与第二导电层20遮盖的欧姆接触层18与半导体层16进行干刻蚀。

最后，如图6所示，进行去光刻胶(PR strip)制造工艺，例如利用干刻蚀或湿刻蚀制造工艺，以去除光刻胶图案22。藉此，即可得到一由第一导电结构12、绝缘层14、半导体层16、欧姆接触层18与第二导电层20所堆迭形成的光刻胶间隔物底座24。

请参考图7至图13。图7至图13为本发明另一实施例，其是为制作显示装置的栅极驱动电路的下拉晶体管的方法示意图。首先，如图7所示，提供基板30。接着于基板30上形成第一导电层(图未示)，并利用微影暨刻蚀技术图案化第一导电层，以形成第一导电结构32，其中第一导电结构32是作为栅极。随后，依序于第一导电结构32上形成绝缘层34、半导体层36、欧姆接触层38、第二导电层40与光刻胶图案42。于本实施例中，第一导电层与第二导电层40是为金属材质，而绝缘层34是作为栅极绝缘层。另外，光刻胶图案42包括第一厚度区42A、第二厚度区42B位于第一厚度区42A的外围，以及第三厚度区42C，大致对应于第一导电结构32的中央部分。以较佳的实施方式而言，第二厚度区42B与第三厚度区42C的厚度均小于第一厚度区42A的厚度，且第二厚度区42B与第三厚度区42C两者的厚度约略相同，但本发明并不以此实施方式为限。在本实施例中，第一厚度区42A的厚度大致介于1.5至2.5微米之间，第二厚度区42B的厚度大致介于5000至6000埃之间，且第三厚度区42C的厚度亦大致介于5000至6000埃之间，但本发明的实施方式并不以此为限。光刻胶图案42可利用灰阶掩膜加以制作，例如：半色调掩膜或相位移掩膜，但并不以此为限。

接着，如图8所示，利用光刻胶图案42作为刻蚀遮罩，以进行湿刻蚀制造工艺，亦即针对未被光刻胶图案42遮盖的第二导电层40进行湿刻蚀，并保留被光刻胶图案42遮盖的第二导电层40。

随后，如图9所示，针对光刻胶图案42进行灰化处理，以薄化第一厚度区42A的光刻胶图案42，并去除掉第二厚度区42B与第三厚度区42C的光刻胶图案42。因此，于光刻胶灰化处理后，光刻胶图案42曝露出部分的第二导电层40。于本实施例中，灰化处理完全去除了第二厚度区42B与第三厚度区42C的光刻胶图案42，藉以于后续制造工艺中制作出外突的的半导体层，然而若有其它考量，亦可透过调整灰化处理对第二厚度区42B与第三厚度区42C的尺寸或厚度等作不同改变，例如：缩小或薄化。

接着，如图10所示，利用第二导电层40作为刻蚀遮罩，针对未被第二导电层40遮盖的欧姆接触层38与半导体层36进行干刻蚀。

然后，如图11所示，再利用光刻胶图案42作为刻蚀遮罩，针对未被光刻胶图案42遮盖的第二导电层40进行干刻蚀，包含位于第一厚度区42A外侧(对应于原第二厚度区42B)的第二导电层40，以及位于第一厚度区42A之间(对应于原第三厚度区42C)的第二导电层40，以形成源极40A与漏极40B，并使得欧姆接触层38与半导体层36突出于第二导电层40的外侧。在本实施例中，源极40A与漏极40B的外侧在水平方向上，是突出于下方作为栅极的第一导电结构32，即栅极的尺寸小于源极40A与漏极40B的尺寸。然而，源极40A与漏极40B的外侧在水平方向上，亦可设计成未突出于下方作为栅极的第一导电结构32；换言之，栅极的尺寸是宽于源极40A与漏极40B的尺寸。

接着，如图12所示，再利用光刻胶图案42为刻蚀遮罩，针对未被第二导电层40覆盖的欧姆接触层38进行干刻蚀，以去除未被第二导电层40覆盖的欧姆接触层38，使得欧姆接触层38的形状与源极40A以及漏极40B的形状对应，然而半导体层36则保持突出于第二导电层40的外侧。值得注意的是，于此阶段的刻蚀制造工艺中，少部分的半导体层36亦可能一并被刻蚀掉，但大部分的半导体层36仍能保持完整的结构，以作为薄膜晶体管的通道。

最后，如图13所示，去除光刻胶图案42后，即可得到一由第一导电结构32(栅极)、绝缘层34、半导体层36、欧姆接触层38、源极40A与漏极40B所构成的显示装置的栅极驱动电路的下拉晶体管44。

请再参考图14至图20。图14至图20为本发明制作显示装置的像素晶体管的方法示意图。首先，如图14所示，提供基板50。接着于基板50上形成第一导电层(图未示)，并利用微影暨刻蚀技术图案化第一导电层，以形成第一导电结构52，其中第一导电结构52是作为栅极。随后，依序于第一导电结构52上形成绝缘层54、半导体层56、欧姆接触层58、第二导电层60与光刻胶图案62。于本实施例中，第一导电结构52与第二导电层60是为金属材质，而绝缘层54是作为栅极绝缘层。光刻胶图案62包括第一厚度区62A、第二厚度区62B位于第一厚度区62A的外围，以及第三厚度区62C，大致对应于第一导电结构52的中央部分。以较佳的实施方式而言，第二厚度区62B与第三厚度区62C的厚度均小于第一厚度区62A的厚度，而第二厚度区62B的厚度稍大于第三厚度区62C的厚度，但并不以此为限。在本实施例中，第一厚度区62A的厚度大致介于1.5至2.5微米之间，第二厚度区62B的厚度则大致介于5000至6000埃之间，第三厚度区62C的厚度亦大致介于5000至6000埃之间，但光刻胶图案62的厚度并不以此为限，可视情况或需求而加以变更。另外，光刻胶图案62可利用灰阶掩膜加以制作，例如：半色调掩膜或相位移掩膜，但并不以此为限。

接着，如图15所示，利用光刻胶图案62作为刻蚀遮罩，针对未被光刻胶图案62遮盖的第二导电层60进行湿刻蚀制造工艺，以去除未被光刻胶图案62遮盖的第二导电层60，并保留被光刻胶图案62遮盖的第二导电层60。

随后，如图16所示，针对光刻胶图案62进行灰化处理，以薄化第一厚度区62A与第二厚度区62B的光刻胶图案62，并去除第三厚度区62C的光刻胶图案62，其中于完成灰化处理后，第二厚度区62B的厚度仍小于第一厚度区62A的厚度，且光刻胶图案62曝露出部分第二导电层60(亦即对应于原第三厚度区62C的第二导电层60)。值得注意的是，于本实施例中，为了确保第二导电层60不致于产生金属图案损失，第二厚度区62B的光刻胶图案62并未完全消失，而仅仅是厚度缩小而已，故可避免金属图案损失的状况。

接者，如图17所示，利用第二导电层60作为刻蚀遮罩，针对未被第二导电层60遮盖的欧姆接触层58与半导体层56进行干刻蚀。

然后，如图18所示，再利用光刻胶图案62作为刻蚀遮罩，针对未被光刻胶图案62的第一厚度区62A与第二厚度区62B遮盖的第二导电层60进行干刻蚀，以去除位于第一厚度区60A之间(对应于原第三厚度区62C)的第二导电层60，以形成源极60A与漏极60B。在本实施例中，源极60A与漏极60B的外侧在水平方向上，是突出于下方作为栅极的第一导电结构52，即栅极的尺寸小于源极60A与漏极60B的尺寸。然而，源极60A与漏极60B的外侧在水平方向上，然而亦可设计成未突出于下方作为栅极的第一导电结构52；换言之，栅极的尺寸是宽于源极60A与漏极60B的尺寸。

接着，如图19所示，再利用光刻胶图案62为刻蚀遮罩，针对位于第一厚度区60A之间的欧姆接触层58进行干刻蚀，以去除位于第一厚度区60A之间的欧姆接触层58，使得欧姆接触层58的形状与源极60A以及漏极60B的形状对应。值得注意的是，于此阶段的刻蚀制造工艺中，少部分的半导体层56亦可能一并被刻蚀掉，但大部分的半导体层56仍能保持完整的结构以作为薄膜晶体管的通道。

最后，如图20所示，去除光刻胶图案62后，即可得到一由第一导电结构52(栅极)、绝缘层54、半导体层56、欧姆接触层58、源极60A与漏极60B所构成的显示装置的像素晶体管64。

请参考图21至图23。图21至图23为本发明显示装置的栅极驱动电路的较佳实施例的示意图，其中图21为显示装置的示意图、图22为栅极驱动电路的示意图、图23为下拉晶体管的示意图。本实施例的显示装置70(例如液晶显示面板)包括基板72，且基板72上包括周边区74与显示区76，如第21图所示。显示装置70包括栅极驱动电路结构80，设置于设于周边区74内，而栅极驱动电路结构80包括下拉晶体管T3与T4，其中如图23所示，下拉晶体管T3(或T4)包括基板72、栅极90位于基板72上、绝缘层92位于基板70与栅极90上、半导体岛状结构94位于绝缘层92上，以及源极96A与漏极96位于半导体岛状结构94上，其中半导体岛状结构94包括半导体层94A位于绝缘层92上，以及欧姆接触层94B位于半导体层94A与源极96A/漏极96B之间。在本实施例中，半导体岛状结构94大致突出于栅极90的边缘约2.5至3.5微米。以较佳的实施方式而言，半导体岛状结构94亦可突出于源极96A或漏极96B的边缘，甚至突出达4至5微米，但本发明的实施方式并不以此为限。

另外，如图22所示，栅极驱动电路结构80亦包括一信号源S1、一负电源S2以及节点Q1、Q2，其中信号源S1连接至下拉晶体管T3与T4的栅极，并将时脉信号Vck、反向时脉信号Vxck与第N+1条栅极线的电压信号V_N+1传送至下拉晶体管T3与T4；负电源S2将电压信号Vss传送至下拉晶体管T3与T4的源极；节点Q1与下拉晶体管T3的漏极电性连接；节点Q2与下拉晶体管T4的漏极电性连接。

综上所述，本发明显示装置的下拉晶体管的半导体岛状结构是突出于栅极以及源极与漏极，因此具有较佳的下拉能力。另外，本发明的方法利用具有不同厚度的光刻胶图案进行微影与刻蚀制造工艺，用来形成上述显示装置的下拉晶体管以及光刻胶间隔物底座，具有避免金属图案损失的功用。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何具有本发明所属技术领域的通常知识者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，并可思揣其他不同的实施例，因此本发明的保护范围当视前附权利要求所界定者为准。

Claims (26)

1.一种制作显示装置的器件的方法，该方法包括：

提供一基板；

于该基板上形成第一导电层；

图案化该第一导电层，以形成第一导电结构；以及

依序于该第一导电结构上形成一绝缘层、一半导体层、一欧姆接触层、第二导电层与一光刻胶图案，其中该光刻胶图案包括第一厚度区，以及第二厚度区位于所述的第一厚度区的外围，且该第二厚度区的厚度小于所述的第一厚度区的厚度，其中该第一厚度区以及第二厚度区均位于该第一导电结构的正上方。

2.如权利要求1所述的方法，其特征在于，所述的第一厚度区的厚度介于1.5至2.5微米之间，所述的第二厚度区的厚度介于5000至6000埃之间。

3.如权利要求1所述的方法，其特征在于，该方法另包含：

针对未被所述的光刻胶图案遮盖的所述的第二导电层进行湿刻蚀。

4.如权利要求3所述的方法，其特征在于，该方法另包括于针对所述的第二导电层进行湿刻蚀后，针对所述的光刻胶图案进行灰化处理，以薄化所述的第一厚度区与所述的第二厚度区，其中于所述的光刻胶图案完成灰化处理后，所述的第二厚度区的厚度仍小于所述的第一厚度区的厚度。

5.如权利要求4所述的方法，其特征在于，该方法另包括于针对所述的光刻胶图案进行灰化处理后，针对未被所述的光刻胶图案与所述的第二导电层遮盖的所述的半导体层与所述的欧姆接触层进行干刻蚀。

6.如权利要求5所述的方法，其特征在于，该方法另包括于针对未被所述的光刻胶图案与所述的第二导电层遮盖的所述的半导体层与所述的欧姆接触层进行干刻蚀后，去除所述的光刻胶图案。

7.如权利要求6所述的方法，其特征在于，该显示装置的所述的器件是为一光刻胶间隔物底座，且该光刻胶间隔物底座是由所述的第一导电结构、所述的绝缘层、所述的半导体层、所述的欧姆接触层与所述的第二导电层所堆迭形成。

8.如权利要求3所述的方法，其特征在于，该光刻胶图案另包括第三厚度区，对应于该第一导电结构的中央部分，其中所述的第三厚度区的厚度小于所述的第一厚度区的厚度。

9.如权利要求8所述的方法，其特征在于，所述的第三厚度区的厚度介于5000至6000埃之间。

10.如权利要求8所述的方法，其特征在于，该方法另包括于针对所述的第二导电层进行湿刻蚀后，针对所述的光刻胶图案进行灰化处理，以薄化所述的第一厚度区，并去除所述的第二厚度区与所述的第三厚度区，其中于所述的光刻胶图案完成灰化处理后，曝露出部分所述的第二导电层。

11.如权利要求10所述的方法，其特征在于，该方法另包括于针对所述的光刻胶图案进行灰化处理后，针对未被所述的第二导电层遮盖的所述的半导体层与所述的欧姆接触层进行干刻蚀。

12.如权利要求11所述的方法，其特征在于，该方法另包括于针对未被所述的第二导电层遮盖的所述的半导体层与所述的欧姆接触层进行干刻蚀后，针对未被所述的光刻胶图案的所述的第一厚度区遮盖的所述的第二导电层进行干刻蚀，以形成一源极与一漏极。

13.如权利要求12所述的方法，其特征在于，该方法另包括于针对未被所述的光刻胶图案的所述的第一厚度区遮盖的所述的第二导电层进行干刻蚀后，针对未被所述的源极与所述的漏极遮盖的所述的欧姆接触层进行刻蚀，以去除所述的光刻胶图案。

14.如权利要求13所述的方法，其特征在于，所述的第一导电结构是为一栅极，所述的显示装置的所述的器件为一栅极驱动电路的一下拉晶体管，且该下拉晶体管是由所述的栅极、所述的绝缘层、所述的半导体层、所述的欧姆接触层、所述的源极与所述的漏极所构成。

15.如权利要求8所述的方法，其特征在于，该方法另包括于针对该第二导电层进行湿刻蚀后，针对所述的光刻胶图案进行灰化处理，以薄化所述的第一厚度区与所述的第二厚度区，并去除所述的第三厚度区，其中所述的光刻胶图案曝露出部分所述的第二导电层，且于所述的光刻胶图案完成灰化处理后，所述的第二厚度区的厚度仍小于所述的第一厚度区的厚度。

16.如权利要求15所述的方法，其特征在于，该方法另包括于针对所述的光刻胶图案进行灰化处理后，针对未被所述的第二导电层遮盖的所述的半导体层与所述的欧姆接触层进行干刻蚀。

17.如权利要求16所述的方法，其特征在于，该方法另包括于针对未被该第二导电层遮盖的该半导体层与该欧姆接触层进行干刻蚀后，针对未被该光刻胶图案的该第一厚度区与该第二厚度区遮盖的该第二导电层进行干刻蚀，以形成一源极与一漏极。

18.如权利要求17所述的方法，其特征在于，该方法另包括于针对未被该光刻胶图案的该第一厚度区与所述的第二厚度区遮盖的所述的第二导电层进行干刻蚀后，针对未被所述的源极与所述的漏极遮盖的所述的欧姆接触层进行刻蚀处理，以去除所述的光刻胶图案。

19.如权利要求18所述的方法，其特征在于，所述的第一导电结构是为一栅极，所述的显示装置的所述的器件为一像素晶体管，且该像素晶体管是由所述的栅极、所述的绝缘层、所述的半导体层、所述的欧姆接触层、所述的源极与所述的漏极所构成。

20.一种显示装置的栅极驱动电路，其特征在于，该驱动电路包括：

一基板，包括一周边区；以及

一栅极驱动电路结构，设于所述的周边区内，所述的栅极驱动电路结构包括一下拉晶体管，所述的下拉晶体管包括一栅极、一绝缘层、一半导体岛状结构，以及一源极与一漏极；

其中，所述的半导体岛状结构是突出于所述的栅极的边缘，且亦突出于所述的源极的边缘与所述的漏极的边缘。

21.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该栅极驱动电路结构包括一信号源电性连接至所述的栅极。

22.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该栅极驱动电路结构包括一负电源电性连接至所述的源极。

23.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该栅极驱动电路结构包括一节点，电性连接至所述的漏极。

24.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该半导体岛状结构突出于所述的栅极的边缘2.5至3.5微米。

25.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该半导体岛状结构突出于所述的源极的边缘4至5微米。

26.如权利要求20所述的显示装置的栅极驱动电路，其特征在于，该半导体岛状结构突出于所述的漏极的边缘4至5微米。

Images