KR100670060B1

KR100670060B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Info

Publication number: KR100670060B1
Application number: KR1020000021083A
Authority: KR
Inventors: 정창오; 사공동식
Original assignee: 삼성전자주식회사
Priority date: 2000-04-20
Filing date: 2000-04-20
Publication date: 2007-01-16
Also published as: KR20010097215A

Abstract

절연 기판 위에 게이트선과 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 형성한다. 저항성 접촉층 및 게이트 절연막 위에 크롬, 티타늄 또는 몰리브덴 중 어느 하나를 포함하는 하부막과 알루미늄 합금막을 포함하는 상부막으로 이루어진 이중막으로 데이터선과 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 그 위에 보호막을 증착하고 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다. 보호막 위에 IZO와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 여기서, 게이트 배선과 데이터 배선의 상부막을 알루미늄 합금막으로 형성하되, 첨가 성분이 Ti, Ta, Zr 및 Cu와 같은 전이 금속 또는 Nd 및 Y와 같은 희토류 금속 중 하나 이상을 포함하도록 하고 그 함량을 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%으로 하여 IZO 막과의 접촉 저항을 줄이며 제조 공정을 단순화한다.

알루미늄 합금막, 전이 금속, 희토류 금속, IZO, 접촉 저항

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{manufacturing method of a thin film transistor array panel for a liquid crystal display}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,

도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,

도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,

도 4a는 도 3a 다음 단계에서의 배치도이고,

도 4b는 도 4a에서 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,

도 5a는 도 4a 다음 단계에서의 배치도이고,

도 5b는 도 5a에서 Ⅴb-Ⅴb 선을 따라 잘라 도시한 단면도이고,

도 6a는 도 5a 다음 단계에서의 배치도이고,

도 6b는 도 6a에서 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,

도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,

도 8은 도 7에서 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이고,

도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 게이트 배선을 형성한 이후의 공정을 도시한 단면도이고,

도 10a는 도 9 다음 단계에서의 배치도이고,

도 10b는 도 10a에서 Ⅹb-Ⅹb 선을 따라 잘라 도시한 단면도이고,

도 11a는 도 10a 다음 단계에서의 배치도이고,

도 11b는 도 11a에서 XⅠb-XⅠb 선을 따라 잘라 도시한 단면도이고,

도 12a는 데이터 배선의 재료로 알루미늄 합금막을 사용하여 증착했을 때의 단면도이고,

도 12b는 도 12a에서 열처리를 실시한 후의 단면도이고,

도 13은 첨가 성분의 함량을 변화시켜 알루미늄 합금막을 증착한 후 열처리 온도에 따른 비저항값을 도시한 그래프이다.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 접촉부의 접촉 특성을 향상시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.

액정 표시 장치는 전극이 형성되어 있는 두 장의 절연 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 빛의 양을 조절하는 표시 장치이다.

이러한 액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선과 외부로부터 주사 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선, 데이터선과 외부로부터 화상 신호를 인가받아 데이터선에 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있고, 박막 트랜지스터에 의해 제어되어 화상 신호를 인가받는 화소 전극이 형성되어 있다.

이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 발생한다. 이러한 신호의 지연을 줄이기 위해서 배선의 저항을 줄이는 것이 바람직하며, 이를 위해 배선의 재료로 알루미늄(Al)막 또는 알루미늄 합금(Al alloy)막을 사용한다.

그러나, 이때 패드를 보완하기 위해서 화소 전극과 동일한 층으로 패드를 덮는 보조 패드를 형성하는데, 화소 전극을 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전막으로 형성하고 배선을 알루미늄 또는 알루미늄 합금으로 형성했을 때 다음과 같은 문제점이 있다. 게이트 패드의 알루미늄막이 ITO 막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해지며, 데이터 배선 하부의 비정질 규소층의 규소와 알루미늄막의 알루미늄의 반응으로 인하여 접촉 부분의 저항이 높아지고 ITO 막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해진다. 또한, IZO막의 경우에는 접촉부에서 산화 또는 부식을 일으키지는 않으나, 접촉 저항이 커지는 문제점이 있다.

이러한 문제점을 해결하기 위해 배선을 알루미늄막 또는 알루미늄 합금막과 같은 단일층으로 형성하지 않고 이중층 이상으로 형성하는 방법이 제시되었다.

종래 기술의 한 예로서, 게이트 배선의 알루미늄 합금막 상부에 크롬(Cr)막을 형성하고, 데이터 배선의 알루미늄막 합금막 상부 및 하부에 크롬막을 형성하는 방법을 들 수 있는데, 이는 공정 수가 많아 생산성 및 수율이 떨어지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 배선과 투명 도전막의 접촉부에서의 접촉 저항을 개선하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 공정을 단순화하는 것이다.

이러한 과제를 달성하기 위하여 본 발명에서는 배선을 알루미늄 합금막으로 형성하며 첨가 성분의 함량을 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%로 한다.

본 발명에 따르면, 절연 기판 위에 게이트선과 이에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 알루미늄 합금막을 포함하는 제1 도전막으로 이루어진 데이터선과 이에 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하고, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극을 형성한다. 여기서, 알루미늄 합금막은 알루미늄을 주성분으로 하고 첨가 성분의 함량이 1at% 내지 10at%인 것이 바람직하며, 화소 전극은 IZO로 이루어질 수 있다.

이때, 첨가 성분의 함량을 1at% 내지 6at%로 할 수도 있으며, 첨가 성분은 Ti, Ta, Zr 및 Cu와 같은 전이 금속과 Nd 및 Y와 같은 희토류 금속 중 하나 이상의 원소를 포함하는 것이 바람직하다.

알루미늄 합금막을 알루미늄-네오디뮴막으로 형성하는 경우에는 네오디뮴의 함량을 2at% 내지 6at%로 하며 또한, 알루미늄 합금막을 2at% 내지 6at%의 네오디뮴과 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하여 형성할 수도 있다.

여기서, 게이트 절연막은 320℃ 내지 370℃에서 형성하며, 보호막은 200℃ 내지 280℃에서 형성할 수 있다.

알루미늄 합금막 하부에는 크롬막, 티타늄막 및 몰리브덴막 중 어느 하나를 포함하는 제2 도전막을 형성할 수 있다.

여기서, 게이트 배선은 알루미늄 합금의 단일막으로 이루어질 수 있고, 알루미늄 합금은 알루미늄을 주성분으로 하고 첨가 성분의 함량이 1at% 내지 10at%인 것이 바람직하다.

첨가 성분의 함량을 1at% 내지 6at%으로 할 수도 있고, 첨가 성분은 Ti, Ta, Zr 및 Cu와 같은 전이 금속과 Nd 및 Y와 같은 희토류 금속 중 하나 이상의 원소를 포함하는 것이 바람직하다.

알루미늄 합금을 알루미늄-네오디뮴으로 형성하는 경우에는 네오디뮴의 함량 을 2at% 내지 6at%로 하며 또한, 알루미늄 합금을 2at% 내지 6at%의 네오디뮴과 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하여 형성할 수도 있다.

한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함할 수 있으며, 보호막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있고, 보호막 위에 화소 전극과 동일한 층으로 제2 및 제3 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다. 이때, 보조 게이트 패드 및 보조 데이터 패드는 IZO로 이루어지는 것이 바람직하다.

반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 반도체층과 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성할 수도 있다.

이러한 본 발명에서 게이트 배선 및 데이터 배선을 첨가 성분의 함량이 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%인 알루미늄 합금막으로 형성하면, 게이트 절연막 및 반도체층과 보호막 형성 시에 배선의 표면에 형성되는 화합물이 완충층으로 작용하여 배선과 IZO 막의 접촉 저항을 줄일 수 있으며, 공정을 단순화할 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

먼저, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치 의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄 합금막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 다수의 게이트선(21), 게이트선(21)의 분지인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다. 이때, 알루미늄 합금막은 알루미늄을 주성분으로 하고 첨가 성분은 티타늄(Ti), 탄탈륨(Ta), 지르코늄(Zr) 및 구리(Cu)와 같은 전이 금속 또는 네오디뮴(Nd) 및 이트륨(Y)과 같은 희토류 금속 중 하나 이상의 원소를 포함하는 것이 바람직하다. 첨가 성분의 함량은 1at% 내지 10at% 이며, 더욱 바람직하게는 1at% 내지 6at%이다. 여기서, 알루미늄 합금막이 알루미늄-네오디뮴막과 같이 이원계로 형성되는 경우에는 네오디뮴의 함량이 2at% 내지 6at%이며, 삼원계로 형성되는 경우에는 네오디뮴과 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하며, 그 두 원소의 함량은 2at% 내지 6at%인 것이 바람직하다.

한편, 게이트 배선(21, 22, 23)을 알루미늄 또는 알루미늄 합금, 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨 등의 금속 또는 도전체로 이루어질 수도 있다.

게이트 배선(21, 22, 23)은 질화규소(SiN_X) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.

게이트 전극(22) 상부의 게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.

저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에는 크롬, 티타늄 및 몰리브덴 중의 어느 한 금속을 포함하는 하부막(65)과 알루미늄-네오디뮴막과 같은 알루미늄 합금막을 포함하는 상부막(66)으로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 다수의 데이터선(61), 데이터선(61)의 분지인 소스 전극(62), 게이트 전극(21)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.

여기서, 하부막(65)은 저항성 접촉층(52, 53)의 규소와 상부막(66)의 알루미늄의 반응을 방지하기 위해 형성된 것이다. 한편, 알루미늄-네오디뮴막(66)은 알루미늄을 주성분으로 하고 네오디뮴의 함량이 2at% 내지 6at% 인 것이 바람직하며, 알루미늄-네오디뮴막 외에도 다른 알루미늄 합금막으로 형성될 수 있다. 이때는 알루미늄을 주성분으로 하고 티타늄, 탄탈륨, 지르코늄 및 구리와 같은 전이 금속 또는 이트륨과 같은 희토류 금속 중 하나 이상의 원소를 포함하며, 첨가 성분의 함 량이 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%이다. 여기서, 알루미늄 합금막이 삼원계로 형성되는 경우에는 네오디뮴과 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하며 그 두 원소의 함량은 2at% 내지 6at%인 것이 바람직하다.

데이터 배선(61, 62, 63, 64), 저항성 접촉층(52, 53) 및 게이트 절연막(30) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.

보호막(70) 위에는 IZO와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.

화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.

이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서 게이트 배선(21, 22, 23) 및 데이터 배선(61, 62, 63, 64)이 알루미늄-네오디뮴막과 같은 알루미늄 합금막으로 형성되어 있으면, 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(51)과 보호막(70) 형성 시에 실시하는 열처리를 통해 알루미늄 합금막 표면에 만들어지는 화합물에 의해 접촉 구멍(72, 73, 74)에서 접촉하는 IZO로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)와의 접촉 저항을 줄일 수 있다. 여기서, 알루미늄 합금막의 첨가 성분의 함량은 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%으로 하며, 이에 대하여는 이후에 상세히 설명하기로 한다.

그러면, 이와 같은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.

먼저, 도 3a 및 도 3b에서와 같이 절연 기판(10) 위에 알루미늄-네오디뮴막을 포함하는 알루미늄 합금막과 같은 게이트 배선용 도전체층을 스퍼터링 따위의 방법으로 1000Å 내지 3000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 배선(21, 22, 23)을 형성한다.

다음, 도 4a 및 도 4b에서와 같이 게이트 절연막(30), 비정질규소층 및 n형 불순물이 도핑된 비정질규소층을 화학 기상 증착법 따위를 이용하여 각각 1500Å 내지 5000Å, 500Å 내지 1500Å, 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 사진 식각 공정으로 패터닝하여 게이트 전극(22) 상부에 반도체층(41) 및 저항성 접촉층(51)을 형성한다. 이때, 게이트 절연막(30)을 형성할 때의 온도는 320℃ 내지 370℃이며, 반도체층(41)과 저항성 접촉층(51)을 형성할 때의 온도는 이보다 낮다.

다음, 도 5a 및 도 5b에서와 같이 크롬, 티타늄 및 몰리브덴 중의 어느 한 도전체층(65)과 알루미늄-네오디뮴막을 포함하는 알루미늄 합금막(66)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 차례로 증착하고 사 진 식각 공정으로 두 층(65, 66)을 패터닝하여 데이터 배선(61, 62, 63, 64)을 형성한다. 다음, 소스 전극(62) 및 드레인 전극(63) 사이에 드러난 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리하고 반도체층(41)을 드러낸다.

다음, 도 6a 및 도 6b에서와 같이 보호막(70)을 증착하고 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다. 여기서, 보호막(70)은 200℃ 내지 280℃의 온도에서 형성하며, 이때 데이터 배선(61, 62, 63, 64)의 알루미늄-네오디뮴막(66)의 표면에 Al₄Nd 화합물이 만들어진다. 이에 대하여는 이후에 도 12a 내지 도 13을 참조하여 설명한다.

다음, 도 1 및 도 2에서와 같이 IZO와 같은 투명 도전 물질을 증착하고 제5 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.

그러면, 알루미늄-네오디뮴막(66)의 표면에 Al₄Nd 화합물이 만들어지는 과정에 대하여 상세히 설명한다.

도 12a는 알루미늄 합금막을 증착했을 때의 단면도이고, 도 12b는 도 12a에서 열처리를 실시한 후의 단면도이고, 도 13은 첨가 성분의 함량을 변화시켜 알루미늄 합금막을 증착한 후 열처리 온도에 따른 비저항값을 도시한 그래프이다.

먼저, 도 12a에서와 같이 증착된 알루미늄-네오디뮴막(66)은 다수의 그레인(grain)(100)으로 형성되어 있고, 그레인(100) 사이에 그레인 경계(grain boundary)(110)가 있다. 이러한 구조를 갖는 알루미늄-네오디뮴막(66)은 보호막(70) 형성 시의 온도인 200℃ 내지 280℃에서 도 12b에서와 같은 구조로 바뀐다. 도 12b에서와 같이 그레인(101)의 크기는 커지며, 네오디뮴 원소가 그레인 경계(111)로 빠져나가 그레인 경계(111) 및 알루미늄-네오디뮴막(120) 표면에 Al₄Nd 화합물이 만들어진다. 그러면, 알루미늄-네오디뮴막(66)을 증착한 후 열처리를 실시했을 때 네오디뮴의 함유량에 따른 알루미늄-네오디뮴막(66)의 저항을 도 13을 참조하여 설명한다.

도 13에서 가로 방향 축은 네오디뮴 함량을 나타내고 세로 방향 축은 알루미늄-네오디뮴막(66)의 비저항값을 나타내며, 그래프 a, b, c, d, e는 각각 알루미늄-네오디뮴막을 증착했을 때와 100℃, 200℃, 300℃, 400℃에서 열처리한 후의 비저항을 도시한 것이다. 도 13에서와 같이, 열처리를 실시하지 않거나(그래프 a) 100℃ 정도에서 실시한 경우(그래프 b)의 저항값은 크지만, 200℃ 이상의 온도에서 실시한 경우(그래프 c, d, e)에는 저항값이 작아짐을 알 수 있다. 이는 열처리를 통해 충분한 양의 Al₄Nd가 형성되었기 때문이며, 네오디뮴의 함량이 1at% 내지 10at%이므로 200℃ 내지 280℃의 열처리에서도 충분한 양의 Al₄Nd가 형성되기 때문이다. 이와 같이 형성된 Al₄Nd에 의해 알루미늄-네오디뮴막(66)의 저항값이 작아지므로 알루미늄-네오디뮴막(66)과 IZO막과의 접촉 저항을 낮출 수 있다.

여기서, Nd의 함량이 너무 높으면 열처리 후 저항이 낮게 떨어지지 않으므로 1at% 내지 10at%, 더욱 바람직하게는 2at% 내지 6at%으로 한다.

한편, 게이트 배선(21, 22, 23)을 네오디뮴의 함량이 1at% 내지 10at%, 더욱 바람직하게는 2at% 내지 6at%인 알루미늄-네오디뮴막으로 형성했을 때도 320℃ 내지 370℃에서 게이트 절연막(30)을 형성할 때와 이보다 낮은 온도에서 반도체층(41) 및 저항성 접촉층(51)을 형성할 때 Al₄Nd 화합물이 형성되어 저항이 낮아지므로 이후에 형성되는 IZO막과의 접촉 저항을 낮출 수 있다.

이와 같은 액정 표시 장치용 박막 트랜지스터 기판을 네 번의 사진 식각 공정으로 제조할 수도 있다. 이에 대하여 도 7 내지 도 11b를 참조하여 설명한다.

도 7 및 도 8에서와 같이, 네 번의 사진 식각 공정으로 제조된 박막 트랜지스터 기판의 구조는 본 발명의 실시예와 유사하다.

단, 데이터 배선(61, 62, 63, 64) 하부에 저항성 접촉층(52, 53)과 반도체층(41)이 있으며, 저항성 접촉층(52, 53)의 모양은 데이터 배선(61, 62, 63, 64)의 모양과 동일하고, 반도체층(41)의 모양은 박막 트랜지스터의 채널부, 즉 소스 전극(62)과 드레인 전극(63) 사이 부분을 제외하고는 데이터 배선(61, 62, 63, 64)의 모양과 동일하다.

그러면, 네 번의 사진 식각 공정을 이용한 박막 트랜지스터 기판의 제조 방법에 대하여 도 9a 내지 도 11b, 앞서의 도 7 및 도 8을 참조하여 간략히 설명한다.

먼저, 절연 기판(10) 위에 알루미늄-네오디뮴막을 포함하는 알루미늄 합금막과 같은 게이트 배선용 도전체층을 증착하고 제1 사진 식각을 실시하여 게이트 배선(21, 22, 23)을 형성한다. 이는 본 발명의 제1 실시예와 동일하므로 앞서의 도 3a 및 도 3b를 참조하면 된다.

다음, 도 9에서와 같이 게이트 배선(21, 22, 23)을 덮는 게이트 절연막(30)을 증착하고, 비정질규소층(40), n형 불순물이 도핑되어 있는 비정질규소층(50)을 차례로 증착한다. 도핑된 비정질 규소층(50) 위에는 크롬, 티타늄 및 몰리브덴 중의 어느 한 도전체층(65)과 알루미늄-네오디뮴막(66)을 차례로 증착한 후, 제2 사진 공정으로 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다. 감광막 패턴(112, 114) 중에서 소스 전극(62)과 드레인 전극(63) 사이의 채널부(C)에 위치한 감광막 패턴(114)은 데이터 배선(61, 62, 63, 64)이 형성될 부분(A)에 위치한 감광막 패턴(112)보다 두께가 얇고, 그 외의 기타 부분(B)의 감광막은 두께가 없거나 다른 부분보다 얇다. 이때, 사용되는 마스크는 노광하는 빛의 해상도보다 작은 패턴이나 슬릿을 포함하거나 반투과막을 포함하는 것이 바람직하다.

다음, 감광막 패턴(112, 114)을 마스크로 하여 다음과 같은 식각 공정을 실시한다. 먼저, 기타 부분(B)의 노출되어 있는 도전체층(65, 66)을 제거하여 그 하부의 도핑된 비정질규소층(50)을 노출시킨다. 이때, 기타 부분(B)에 얇은 감광막이 남아 있다면 도전체층(65, 66)을 제거하기 전에 이를 먼저 제거한다. 다음, 기타 부분(B)의 노출되어 있는 도핑된 비정질규소층(50) 및 그 하부의 비정질규소층(40)을 채널부(C)의 감광막(114)과 함께 식각한다. 이렇게 하면, 채널부(C)의 도전체층(66)이 드러나고, 기타 부분(B)의 도핑된 비정질규소층(50)과 비정질규소층(40)은 제거되어 게이트 절연막(30)이 드러난다. 이때, 기타 부분(B)에서 게이트 절연막(30)이 드러날 수도 있지만, 비정질규소층(40)이 약간 남아 있 을 수도 있다. 다음, 채널부(C)의 도전체층(65, 66)과 그 하부의 도핑된 비정질규소층(50)을 식각하여 분리하고 비정질규소층(40)을 드러낸다. 기타 부분에 비정질규소층(40)이 남아 있다면 제거한다. 이렇게 하여, 도 10a 및 도 10b에서와 같이 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 완성한 후, 그 위에 남아 있는 감광막 패턴(112)을 제거한다.

다음, 도 11a 및 도 11b에서와 같이 보호막(70)을 증착한 후 제3 사진 식각을 실시하여 접촉 구멍(72, 73, 74)을 형성한다.

다음, 앞서의 도 7 및 도 8에서와 같이 IZO와 같은 투명 도전 물질을 증착한 후 제4 사진 식각을 실시하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.

이와 같이 본 발명에서는 게이트 배선과 데이터 배선의 상부막을 첨가 성분의 함량이 1at% 내지 10at%, 더욱 바람직하게는 1at% 내지 6at%인 알루미늄 합금막으로 형성하여 IZO 막과의 접촉 저항을 줄이며, 제조 공정을 단순화할 수 있다.

Claims

절연 기판 위에 게이트선과 이에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,

게이트 절연막을 형성하는 단계,

반도체층을 형성하는 단계,

알루미늄 합금막을 포함하는 제1 도전막으로 이루어진 데이터선과 이에 연결되어 있는 소스 전극 및 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,

상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,

상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하며,

상기 알루미늄 합금막은 알루미늄을 주성분으로 하고 전이 금속 또는 희토류 금속 중 하나 이상의 원소를 포함하는 첨가 성분의 함량이 1at% 내지 10at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 화소 전극은 IZO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 첨가 성분의 함량이 1at% 내지 6at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
삭제
제1항에서,

상기 전이 금속은 Ti, Ta, Zr 및 Cu를 포함하며, 상기 희토류 금속은 Nd 및 Y를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 알루미늄 합금막은 알루미늄-네오디뮴막이며, 상기 네오디뮴의 함량이 2at% 내지 6at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 알루미늄 합금막은 상기 네오디뮴과 상기 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하여 형성하며 그 함량이 2at% 내지 6at%인 액정 표시 장치 용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 게이트 절연막은 320℃ 내지 370℃에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 보호막은 200℃ 내지 280℃에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 알루미늄 합금막 하부에 형성되어 있으며, 크롬막, 티타늄막 및 몰리브덴막 중 어느 하나를 포함하는 제2 도전막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 게이트 배선은 알루미늄 합금의 단일막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제11항에서,

상기 알루미늄 합금은 알루미늄을 주성분으로 하고 첨가 성분의 함량이 1at% 내지 10at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제12항에서,

상기 첨가 성분의 함량이 1at% 내지 6at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제12항에서,

상기 첨가 성분은 전이 금속 또는 희토류 금속 중 하나 이상의 원소를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제14항에서,

상기 전이 금속은 Ti, Ta, Zr 및 Cu를 포함하며, 상기 희토류 금속은 Nd 및 Y를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제12항에서,

상기 알루미늄 합금은 알루미늄-네오디뮴이며, 상기 네오디뮴의 함량이 2at% 내지 6at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제12항에서,

상기 알루미늄 합금은 상기 네오디뮴과 상기 전이 금속 또는 희토류 금속 중의 어느 하나를 포함하여 형성하며 그 함량이 2at% 내지 6at%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,

상기 보호막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있고,

상기 보호막 위에 상기 화소 전극과 동일한 층으로 형성되어 있으며, 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제18항에서,

상기 보조 게이트 패드 및 상기 보조 데이터 패드는 IZO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제1항에서,

상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제20항에서,

상기 반도체층과 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.