KR940011795B1 - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940011795B1 KR940011795B1 KR1019910024467A KR910024467A KR940011795B1 KR 940011795 B1 KR940011795 B1 KR 940011795B1 KR 1019910024467 A KR1019910024467 A KR 1019910024467A KR 910024467 A KR910024467 A KR 910024467A KR 940011795 B1 KR940011795 B1 KR 940011795B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- thin film
- film transistor
- film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title description 15
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011651 chromium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 박막 트랜지스터 제조공정 단면도.
제2도는 본 발명의 박막 트랜지스터 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 게이트
3 : 게이트 절연막 4 : 반도체층
5 : 저항 접촉층 6 : 표시 전극
7 : 베리드 메탈 8 : 소오스/드레인 전극
9 : 보호막층 10 : 절연막
본 발명은 박막 트랜지스터에 관한 것으로 특히 액정을 사용한 액티브 표시소자에 사용되는 박막 트랜지스터 제조방법에 관한 것이다.
제1도는 종래의 박막 트랜지스터 제조공정 단면도로써, 제1(a)도와 같이 유리기판(1)에 게이트(2)를 형성하고 그위에 게이트 절연막(3)과 반도체층(4), 저항접촉층(5)을 차례로 증착한 뒤 제1(b)도와 같이 반도체층(4)과 저항 접촉층(5)을 패터닝하여 제1(c)도와 같이 ITO(Indium Tin Oxide)을 증착하고 패터닝하여 상기 반도체층(4)을 식각제거했던 부위에 표시전극(6)을 형성한다.
그리고 제1(d)도와 같이 전표면에 베리어 메탈(barrier metal)인 크롬(7)과 소오스/드레인 전극(8)인 알루미늄을 연속 증착한 후 채널영역과 불필요한 부분을 포토/에치 공정으로 제거한 다음 제1(e)도와 같이 보호막층(9)을 형성하여 박막 트랜지스터를 완성한다.
이와 같이 제조된 종래의 박막 트랜지스터의 동작은 게이트(2)에 문턱전압(threshold voltage) 이상의 전압이 인가되면 소오스와 드레인전극 사이에 있는 반도체층에 채널이 형성되어 소오스전극에서 드레인전극으로 전류가 흐르게 되어 박막 트랜지스터가 스위칭소자로서 작동을 하게 된다.
그러나 종래의 박막 트랜지스터에 있어서는 소오스/드레인 전극으로 사용하는 알루미늄(Al)가 픽셀(pixel)전극으로 사용하는 ITO가 수용액(PR Stripper)속에서 반응하여 형성되는 갈바닉 전지(galvanic cell)에 의해서 인듐이 석출되어 알루미늄과 ITO가 서로 연결되는 부분이 베리어 메틸로 크롬을 사용하더라도 검게 변하며, 특별한 포토 레지스트 제거용 수용액을 사용하지 않으면 ITO가 에칭되는 문제가 발생한다. 따라서 박막 트랜지스터 패널(Panel)의 수명 및 재현성(Reliability)을 떨어뜨리고 생산성이 감소하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로써, 픽셀전극이 박막 트랜지스터 제작중 받는 데미지(Damage)에 의해서 감소되는 생산성(Yield) 및 TFT-LCD(Thin Film Transistor Liquid Crystal Display)의 수명단축을 해결하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 베리어 메탈을 형성한 뒤 픽셀전극이 ITO막위에 절연막을 형성하고 소오스/드레인 알루미늄을 증착하여 알루미늄과 ITO사이에 발생하는 갈바닉 전지현상을 방지하는 제조방법이다.
이와 같은 방법을 첨부된 제2도를 참조하여 보다 상세히 설명하면 다음과 같다.
제2(a)도와 같이 유리기판(1)에 게이트(2)를 형성하고 제2(b)도와 같이 전표면에 게이트 절연막(3)과, 반도체층(4), 저항 접촉층(5)을 차례로 증착한다. 그리고 제2(c)도와 같이 포토/에치 공정으로 반도체층(4)과 저항접촉층(5)의 불필요한 부분을 제거하고 제2(d)도와 같이 반도체층(4)이 제거된 부분에 ITO를 증착한 다음 패터닝하여 반도체층(4)과 격리되게 표시전극(6)을 형성한다.
그후 제2(e)도와 같이 크롬(Cr)을 증착하고 채널영역과 불필요한 부분을 제거하여 베리드 메탈(7)을 형성한 뒤 제2(f)도와 같이 베리어 메탈(7)을 마스크로 하여 상기 저항접촉층(5)의 채널영역부위를 에치한다. 그다음 제2(e)도와 같이 질화막을 증착하여 포토/에치 공정으로 채널 영역과 표시전극(6)의 상측부위에 절연막(10)을 형성한뒤, 제2(h)도와 같이 금속을 증착 패터닝하여 소오스/드레인 전극(8)을 형성하고 제2(i)도와 같이 보호막층(9)을 형성하여 표시전극(6) 윗부분의 불필요한 부분을 제거한다. 이때 표시전극(6) 윗부분의 상기 절연막(10)도 함께 제거한다.
이상에서 설명한 바와 같이 본 발명의 박막 트랜지스터 제조방법에 있어서는 베리어 메탈인 크롬을 형성한 후 픽셀 전극인 ITO막 위에 절연막(10)을 증착하고 소오스/드레인 메탈인 알루미늄을 증착함으로 알루미늄과 ITO사이에서 발생하는 갈바닉 전지 현상을 막을 수 있고, 포토 레지스트 제거용 수용액을 특별한 것으로 사용하지 않아도 ITO막 에칭문제를 해결할 수 있을 뿐만 아니라 표시전극(ITO)을 보호하기 위해 증착한 절연막을 보호막 에칭시 에칭해버리기 때문에 투과율을 높일 수 있다.
또한 표시전극에 전압이 인가되었을때 절연막이 있을때보다 없을때가 쉽게 방전되므로 박막 트랜지스터 패널의 화질을 향상시킬 수 있다. 따라서 전체적으로도 생산성을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 기판상에 게이트 전극을 형성하고, 전표면에 게이트 절연막, 반도체층, 저항접촉층을 차례로 증착하는 공정과, 상기 반도체층과 저항접촉층의 불필요한 부분을 제거하고 상기 게이트 절연막상의 소정의 부위에 표시전극을 형성하는 공정과, 전표면에 금속을 증착하고 패터닝하여 베리어 메탈을 형성한뒤 베리어 메탈을 마스크로 하여 채널영역의 상기 저항접촉층을 제거하는 공정과, 표시전극의 상측부위와 채널영역에 절연막을 형성하고 베리어 메탈 상측부위에 소오스/드레인 전극을 형성하는 공정과, 전표면에 보호막을 형성하는 공정으로 이루어짐을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024467A KR940011795B1 (ko) | 1991-12-26 | 1991-12-26 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024467A KR940011795B1 (ko) | 1991-12-26 | 1991-12-26 | 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014941A KR930014941A (ko) | 1993-07-23 |
| KR940011795B1 true KR940011795B1 (ko) | 1994-12-26 |
Family
ID=19326092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910024467A KR940011795B1 (ko) | 1991-12-26 | 1991-12-26 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011795B1 (ko) |
-
1991
- 1991-12-26 KR KR1019910024467A patent/KR940011795B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014941A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750087B2 (en) | Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same | |
| KR101575750B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| EP1338914A2 (en) | Method for manufacturing liquid crystal display | |
| US5441905A (en) | Process of making self-aligned amorphous-silicon thin film transistors | |
| KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US6576925B2 (en) | Thin film transistor, liquid crystal display panel, and manufacturing method of thin film transistor | |
| US6693297B2 (en) | Thin film transistor formed by an etching process with high anisotropy | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| KR940011795B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP2008203589A (ja) | 液晶表示装置及びその製造方法 | |
| EP0570928B1 (en) | Method of manufacturing thin film transistor panel | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR20030077372A (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070928 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |