CN1936664A - 用于柔性显示装置的显示面板的制造方法 - Google Patents

用于柔性显示装置的显示面板的制造方法 Download PDF

Info

Publication number
CN1936664A
CN1936664A CNA2006101595185A CN200610159518A CN1936664A CN 1936664 A CN1936664 A CN 1936664A CN A2006101595185 A CNA2006101595185 A CN A2006101595185A CN 200610159518 A CN200610159518 A CN 200610159518A CN 1936664 A CN1936664 A CN 1936664A
Authority
CN
China
Prior art keywords
board
sputter
flexible base
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101595185A
Other languages
English (en)
Inventor
金成镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1936664A publication Critical patent/CN1936664A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种液晶显示器面板的制造方法，包括通过在约80℃到约150℃之间的温度下溅镀在柔性塑料基板上形成至少一薄膜。该溅镀是在抽真空到约1×10－6托至约9×10－6真空的溅镀室内。溅镀靶和溅镀在基板上的薄膜包括的材料有导电的或绝缘的、有机的或无机的、金属或金属合金、反射式金属或透明导电的，或者其结合。薄膜和图案的形成使用层叠的或液体膜的光刻。薄膜可以溅镀在基板的相对侧并可以是多层的。

Description

用于柔性显示装置的显示面板的制造方法
本申请要求基于2005年9月23日在韩国知识产权局提交的韩国专利中请10-2005-0088798的优先权及利益，其全部内容在此引入作为参考。
技术领域
本发明涉及一种柔性显示装置的制造方法。更具体的说，本发明涉及用于包括塑料基板的柔性显示装置的显示面板的制造方法。
背景技术
液晶显示器和有机发光二极管(OLED)显示器是目前广泛使用的平板显示器的代表。
液晶显示器通常包括其中形成有例如公共电极和彩色滤光片的上面板；其中形成有薄膜晶体管和象素电极的下面板；以及设置在两个显示面板之间的液晶层。如果在象素电极和公共电极之间产生了电势差，在液晶层中会产生电场。该电场决定液晶层中的液晶分子的取向或排列方向，而入射光的透射由液晶分子的排列方向决定。因此，通过调整在两个电极之间的电势差可以显示出想要的图象。
OLED显示器包括空穴注入电极(阳极)、电子注入电极(阴极)、及形成在其间的有机发光层。OLED显示是自发光显示，其通过从阳极注入的空穴和从阴极注入的电子的复合在有机发光层中发出光线。
这种显示装置具有有限的便携性和屏幕尺寸，因为它们通常使用沉重的易碎的玻璃基板。因此，发展了一种使用轻重量、抗冲击及柔性塑料基板的显示装置。然而，当向这种塑料施加高温时，该塑料具有弯曲或膨胀的特性。因此，难以在塑料上形成薄膜图案例如电极或信号线，并且希望提供一种使用较低温度制造显示面板的方法。
发明内容
本发明一示例性实施例提供一种用于液晶显示器的显示面板的制造方法，包括在溅镀室内安装柔性基板，以及通过在基板上溅镀靶而沉积出薄膜，其中进行溅镀的温度在约80℃到约150℃之间。
根据本发明一实施例，该方法可进一步包括在该薄膜上层叠感光膜并用光刻工序对该感光膜构型。
可以在抽真空到约1×10-6托至约9×10-6托真空的溅镀室内进行溅镀。靶可以设置在基板的两侧，可以在基板的两侧同时形成所述薄膜。
本发明另一实施例提供一种用于液晶显示器的显示面板的制造方法，包括：准备柔性基板；在基板上形成栅极线；在基板上沉积栅极绝缘层；在栅极绝缘层上形成半导体层；在该半导体层上形成数据线和漏电极；以及形成电连接到漏电极的象素电极。至少栅极线的形成、栅极绝缘层的沉积、半导体层的形成、包括源电极的漏电极和数据线的形成，以及象素电极的形成，的其中之一包括在约80℃到约150℃之间的温度下的溅镀。
根据本发明一实施例，准备柔性基板可包括在溅镀室中安装基板、用溅镀工序在基板的两面上沉积保护层，其中可以从设置在基板的两面上的两个靶同时溅镀该保护层。该溅镀可以在抽真空到约1×10-6托至约9×10-6托真空的溅镀室内进行。
至少栅极线的形成、半导体层的形成、包括源电极的漏电极和数据线的形成、以及象素电极的形成的其中之一可包括在用溅镀工序沉积的目标层上层叠感光膜，以及用光刻对该感光膜构型。
本发明的又一实施例提供一种用于液晶显示器的显示面板的制造方法，包括：准备柔性基板；在该基板上形成栅极线；在该基板上沉积栅极绝缘层；在该栅极绝缘层上沉积半导体层和欧姆接触层；在该欧姆接触层上沉积导电层；在该导电层上形成第一感光膜图案；使用第一感光膜图案作为蚀刻掩模蚀刻该导电层、该欧姆接触层和该半导体层；通过移除第一感光膜图案到预定厚度形成第二感光膜图案；使用该第二感光膜图案作为蚀刻掩模蚀刻该导电层并露出欧姆接触层的一部分；在该导电层上形成象素电极。至少栅极线的形成、栅极绝缘层的沉积、半导体层和欧姆接触层的沉积、导电层的沉积、以及象素电极的形成包括在约80℃到约150℃之间的温度下的溅镀。该溅镀可以在抽真空到约1×10-6托至约9×10-6托真空的溅镀室内进行。
根据本发明一实施例，柔性基板的准备可包括在溅镀室中安装基板，以及用溅镀工序在基板的两面上沉积保护层，其中可以从设置在基板的两侧上的两个靶同时溅镀保护层。
附图说明
图1示出用于根据本发明一示例性实施例的液晶显示器的薄膜晶体管阵列面板的布局图；
图2和3示出沿图1的II-II线和III-III线取的薄膜晶体管阵列面板的剖视图；
图4示出根据本发明一示例性实施例的显示面板的制造方法的布局图；
图5和6示出沿图4的V-V线和VI-VI线取的薄膜晶体管阵列面板的剖视图；
图7A到7F示出用于根据本发明一示例性实施例的柔性显示装置的显示面板的制造方法的剖视图；
图8、11和14依次示出根据本发明一示例性实施例的液晶显示器的薄膜晶体管阵列面板的制造方法的布局图；
图9和10示出沿图8的IX-IX线和X-X线取的薄膜晶体管阵列面板的剖视图；
图12和13示出沿图11的XII-XII线和XIII-XIII线取的薄膜晶体管阵列面板的剖视图；
图15和16示出沿图14的XV-XV线和XVI-XVI线取的薄膜晶体管阵列面板的剖视图；
图17示出用于根据本发明另一示例性实施例的液晶显示器的薄膜晶体管阵列面板的布局图；
图18和19示出沿图17的XVIII-XVIII线和XIX-XIX线取的薄膜晶体管阵列面板的剖视图；
图20、23和26依次示出根据本发明另一示例性实施例的液晶显示器的薄膜晶体管阵列面板的制造方法的布局图；
图21和22示出沿图20的XXI-XXI线和XXII-XXII线取的薄膜晶体管阵列面板的剖视图；
图24和25示出沿图23的XXIV-XXIV线和XXV-XXV线取的薄膜晶体管阵列面板的剖视图；
图27和28示出沿图26的XXVII-XXVII线和XXVIII-XXVIII线取的薄膜晶体管阵列面板的剖视图。
具体实施方式
本发明的实施例提供一种制造柔性显示装置的方法，该柔性显示装置具有的优点为在塑料基板上形成精确的薄膜图案，同时在这样形成薄膜时避免塑料基板的热变形。
现在，参考附图，其中示出了本发明的优选实施例，下面将更充分地描述本发明的实施例。就象本领域技术人员能认识到的那样，可以以各种不同的方式修改所描述的实施例，均不偏离本发明的精神或范围。
在图示中，为了清楚起见，层、膜、面板、区域等的厚度可能被夸大。在整个说明书中，相同的附图标记标示相同的元件。可以理解，当一个元件例如层、膜、区域或基板被叫做在另一元件“之上”时，它可以直接在该另一元件上，或者也可以有介于其间的元件。相反，当一个元件被叫做“直接”在另一元件“之上”上，就没有介于其间的元件。
首先，参考图1到3，将要详细描述根据本发明一示例性实施例的薄膜晶体管阵列面板。图1是根据本发明一示例性实施例的，用于液晶显示器的薄膜晶体管阵列面板的布局图。图2和3是沿图1的II-II线和III-III线取的薄膜晶体管阵列面板的剖视图。
在柔性基板110，例如塑料基板上形成多个栅极线121和多个存储电极线131。栅极线121传递栅极信号并主要沿水平方向延伸。每个栅极线121包括宽的末端部分129用于连接多个栅电极124，其向下突出到其他层或者到外部的驱动电路。
用于产生栅极信号的栅极驱动电路(未示出)可以安装在附接到基板110的柔性印刷电路膜(未示出)上，可以直接安装到基板110上，或者可以集成到基板110上。当栅极驱动电路集成到基板110上时，栅极线121延伸以直接连接到其上。
每个存储电极线131包括支线，其接受预定电压并基本平行于栅极线121延伸，从其中分出多个电极对例如第一和第二存储电极133a和133b。每个存储电极线131位于两个相邻栅极线121之间，而支线几乎位于两个栅极线121的下线中。每个存储电极133a和133b具有连接到支线上的固定端和在其相反侧的自由端。第一存储电极133a的固定端有宽广的面积，其自由端被分成两个部分：直的电极部分和弯的电极部分。然而，可以改变存储电极线131的形状和位置。
栅极线121和存储电极线131可以由示例性的导电材料层制成，包括但不限制，铝金属例如铝(Al)或铝合金；银金属，例如银(Ag)或银合金；铜金属，例如铜(Cu)或铜合金；钼金属，例如钼(Mo)或钼合金；或者金属例如铬(Cr)、铊(Ta)，或钛(Ti)。然而，每个栅极线121和存储电极线131可以具有多层结构，其包括至少两个具有不同物理特性的导电层(未示出)。例如，为了减小信号延迟或电压降，多层结构的一示例性的导电层可以由具有低电阻的金属形成，包括但不限制，铝金属、银金属或铜金属。另外，希望用其他材料形成另一示例性的具有出色的物理、化学以及电接触特性的导电材料层，特别是ITO(氧化铟锡)和IZO(氧化锌锡)，包括但不限于，钼金属或金属例如铬(Cr)、铊(Ta)或钛(Ti)。一示例性多层导体可包括下层的铬层和上层的铝(或铝合金)层；另一示例性多层导体可包括下层的铝(或铝合金)层和上层的钼(或钼合金)层。然而，栅极线121和存储电极线131可以由其他导电材料制成，包括金属。
栅极线121和存储电极线131的侧表面向基板110的表面倾斜，其倾斜角最好在约30°到约80°之间。
绝缘层140形成在栅极线121和存储电极线131上。对于层140，合适的材料包括但不限于氮化硅(SiNx)和氧化硅(SiOx)。在栅极绝缘层140上形成多个半导体条151。每个半导体条151基本在垂直方向上延伸，并包括多个朝向栅电极124延伸的凸起154。每个半导体条151的一部分包括覆盖栅极线121的一部分和存储电极线131的一部分的展开部分。最好，半导体条151由合适的材料例如氢化非晶硅(缩写为a-Si)制成。
多个欧姆接触条和岛161和165形成在半导体条151上。欧姆接触161和165可以由材料例如硅化物，或其中以高浓度掺杂了n型掺杂物例如磷的n+氢化非晶硅，制成。欧姆接触条161具有多个凸起163，凸起163和欧姆接触岛165成对形成并设置在半导体151的凸起154上。
半导体151和欧姆接触161和165的侧表面也向基板110的表面倾斜，其倾斜角在约30°到约80°之间。
多个数据线171和多个漏电极175形成在欧姆接触161和165以及栅极绝缘层140上。每个数据线171传递数据信号并基本在垂直方向上延伸而与栅极线121交叉。每个数据线171还与存储电极线131交叉，并设置在相邻存储电极133a和133b之间。每个数据线171包括宽的末端部分179用于连接多个源电极173，其朝向栅电极124延伸。而且，数据线171可以被弯成‘J’形以连接其他层或者连接外部驱动电路。用于产生数据信号的数据驱动电路(未示出)可以安装在附接到基板110的柔性印刷电路膜(未示出)上，可以直接安装到基板110上，或者可以集成到基板110上。当数据驱动电路集成到基板110上时，数据线171延伸以直接连接到其上。
每个源电极173和漏电极175被分隔开并形成在栅电极124上，漏电极175面对源电极173并与数据线171隔开。每个示例性的源电极可包括一U形部分。每个示例性的漏电极175可包括一个宽的末端部分和一个条形末端部分。该宽的末端部分与存储电极线131部分重叠，该条形末端部分的一部分与源电极173的‘U’形部分相间错杂。
栅电极124、源电极173和漏电极175与半导体151的凸起154一起，形成薄膜晶体管(TFT)，TFT的通道形成在凸起154中在源电极173和漏电极175之间。
数据线171和漏电极175优选由耐热金属制成，包括但不限于钼、铬、钽或钛或耐热金属合金。另外，数据线171和漏电极175可具有包括耐热金属层(未示出)和低阻抗导电层(未示出)的多层结构。多层结构可包括两层或更多层导电材料。示例性的双层结构可包括但不限于，由铝或铝合金制成的上层，以及由铬、铬合金、钼、钼合金制成的下层。示例性的三层结构可包括但不限于，由钼或钼合金制成的上层和下层；以及由铝或铝合金制成的中间层。然而，数据线171和漏电极175也可以由其他合适的导电材料制成，包括耐热金属及它们的合金。
数据线171和漏电极175的侧表面优选也相对于基板110的表面倾斜，希望的倾斜角在约30°到约80°之间。
为了减小接触电阻，欧姆接触161和165分别设置在下面的半导体条151和上面的数据线171以及漏电极175之间。虽然半导体条151在大多数地方可以比数据线171更窄，如上所述，半导体条151的宽度在靠近栅极线121处变得较大，以平滑表面的轮廓，由此使数据线171断线最小化。半导体条151可包括一些没有覆盖数据线171和漏电极175的露出的部分，例如位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175和半导体条151的露出的部分上。钝化层180由绝缘体制成，其可以是无机绝缘体或有机绝缘体，并可以具有平的表面。
合适的示例性的无机绝缘体包括但不限于，氮化硅和氧化硅。当使用有机绝缘体时，希望该有机绝缘体是感光的并展示出约4.0或更小的介电常数。钝化层180可以是多层膜结构，其包括每个有机绝缘体和无机绝缘体的至少一层膜。例如，较有利的是包括无机绝缘体的下层膜其使有机绝缘体对半导体条151的露出部分的潜在损害最小化，以及有机绝缘体的上层膜其向钝化层180的最终的多层膜结构提供有机绝缘体的出色的绝缘特性。
用于露出数据线171和漏电极175的每个末端部分的多个接触孔182和185形成在钝化层180上。在钝化层180和栅极绝缘层140中形成了用于露出栅极线121的末端部分129的多个接触孔181；用于露出存储电极线131围绕第一存储电极133a的固定端的部分的多个接触孔183a；以及用于露出第一存储电极133a的自由端的突出的多个接触孔183b。
在钝化层180上，形成了多个象素电极191、多个上跨桥83和多个接触助体81和82。取决于要制造的显示器的类型，象素电极191、上跨桥83和接触助体81和82，可以由透明的导电材料例如ITO或IZO，或者由反射式金属例如铝、银或铬或者铝、银或铬的合金制成。
象素电极191通过接触孔185被物理及电学连接到漏电极175上使得象素电极191从漏电极175接收数据电压。象素电极191被施加数据电压，其与被施加公共电压的相对的显示面板(未示出)上的公共电极(未示出)协同，产生电场，所述电场决定设置在其间的液晶层(未示出)的液晶分子(未示出)的取向。是液晶分子的确定的取向，改变了通过液晶层的光线的极化。在TFT关闭后储存施加的电压并被叫作“液晶电容”的电容由象素电极191和公共电极形成。
象素电极191和连接到其上的漏电极175与存储电极133a和133b以及存储电极线131部分重叠。存储电极线131与象素电极191以及电连接到其上的漏电极175形成另外的电容，叫作“存储电容”。该“存储电容”通常提高液晶电容的电压储存能力。
接触助体81通过接触孔181连接到栅极线121的末端部分129；接触助体82通过接触孔182连接到数据线171的末端部分179。接触助体81和82可以分别补充在外部装置和栅极线121的末端部分129以及数据线171的末端部分179之间的粘结。另外，接触助体81和82可以分别保护末端部分129和179。
存储电极线131的露出的部分和存储电极133b的自由端的露出的末端部分位于栅极线121的相对侧。上跨桥83与栅极线121交叉并设置有到线131的露出的部分的接触孔183a以及到电极133b的露出的部分的接触孔183b，使得由此电极线131的露出的部分和电极133b的露出的末端部分成为互连的。存储电极133a和133b、存储电极线131、以及上跨桥83可用于修补栅极线121、数据线171，或TFT的缺陷。
下面，参考图4到18，具体描述根据图1到3所示的示例性实施例的薄膜晶体管阵列面板的制造方法。
图4、8、11和14依次示出根据本发明一示例性实施例的薄膜晶体管阵列面板的制造方法的布局图。图5和6示出沿图4的V-V线和VI-VI线取的薄膜晶体管阵列面板的剖视图。图9和10示出沿图8的IX-IX线和X-X线取的薄膜晶体管阵列面板的剖视图。图12和13示出沿图11的XII-XII线和XIII-XIII线取的薄膜晶体管阵列面板的剖视图。图15和16示出沿图14的XV-XV线和XVI-XVI线取的薄膜晶体管阵列面板的剖视图。图7A到7F示出根据本发明一示例性实施例的薄膜图案的形成方法。
参考图4到6，栅极线121和存储电极线131形成在柔性基板110上。栅极线121可包括栅电极124和末端部分129；存储电极线131可包括存储电极133a和133b。
参考图7A，柔性基板110固定在溅镀室内，通过同时溅镀设置在基板110的每侧上的靶10，保护层110a沉积在基板110的两个相对表面上。按照本发明的实施例，基板110可以由柔性材料例如塑料制成。保护层110a通常将从外部环境通过到达形成在基板表面的TFT的氧气或水减到最少，由此保护后面形成的TFT的性能。较有利的，合适的示例性保护层110a可以包括但不限于，氧化硅(SiO2)或氮化硅(SiNOx)。
最好，溅镀在约80℃到约150℃之间的温度下完成。一方面，如果溅镀温度太低，例如在80℃以下，可能难以完成溅镀。另一方面，如果溅镀温度太高，例如在约150℃以上，基板110可能变形，例如变弯或膨胀。此外，最好溅镀在溅镀室内完成，所述溅镀室可抽真空到在约1×10-6托至约9×10-6托之间。
在将保护层11pa沉积在柔性基板110上以后，希望在进行包括形成薄膜在内的接下来的处理之前，将柔性基板110附接到支撑体(未示出)上。支撑体可以是例如玻璃基板。
接着，如图7B所示，在溅镀过程期间基板110可以向金属靶20暴露，该靶20帮助在基板110上形成金属层120，如图7C所示。最好，金属靶20在约80℃到约150℃之间的温度下在溅镀室中溅镀，所述溅镀室可以抽真空到在约1×10-6托至约9×10-6托之间的真空。
参考图7D，感光膜130层叠在基板110上。膜130可以先以薄膜形态制造，使用这样的方法即向膜120施加压力同时设置在基板的上方和下方的两个辊在相反方向上转动，来向基板110施加膜120可能是较方便的。感光膜130也可置在金属层120上。
接着，参考图7E，使用掩模400，通过对感光膜130曝光，以及通过对曝光后的感光膜130显影，形成想要的感光膜图案。
最后，如图7F所示，通过使用感光膜图案作为蚀刻阻挡层，蚀刻金属层120由此形成金属膜图案122，然后移除残留的感光膜130。
虽然感光膜130可以是薄片膜，也可以使用液体感光材料。
参考图7A到7F所说明的用于形成金属膜图案122的方法，可用于形成栅极线121和存储电极线131。除了栅极线121和存储电极线131，以此方式可以形成栅电极124、栅极线末端部分129、以及存储电极133a和133b。
图8到10示出在基板110上沉积栅极绝缘层140，并在其上形成多个掺杂半导体条164，以及包括凸起154的本征半导体条151。通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶来沉积栅极绝缘层140，所述溅镀室可被抽真空到在在约1×10-6托至约9×10-6托之间的真空。也可以通过在约80℃到约150℃之间的温度下在溅镀室中溅镀来在层140上沉积本征半导体条151和掺杂半导体条164，所述溅镀室可被抽真空到在在约1×10-6托至约9×10-6托之间的真空。此后，如图7D到7F所示，在感光膜130被层叠到其中形成薄膜的基板110上以后，通过光刻工序形成本征半导体条151和掺杂半导体条164。
参考图11到13，形成多个漏电极175和多个数据线171。源电极173和末端部分179可以和数据线171一起形成。每个数据线171和漏电极175是通过沉积薄膜而形成，所述沉积是通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。在层叠并粘附感光膜130以后，可以用光刻工序形成栅极线121和存储电极线131。
下面，希望移除掺杂半导体条164的没有覆盖数据线171和漏电极175的部分，由此露出下面的本征半导体154的一部分，并完成多个欧姆接触岛165和多个欧姆接触条161，包括凸起163。
如图14到16所示，沉积钝化层180，然后构型钝化层180和栅极绝缘层140以形成多个接触孔181、182、183a、183b和185。接触孔181被形成以露出栅极线121的末端部分129。接触孔182被形成以露出数据线171的末端部分179。接触孔183a被形成以露出存储电极线131围绕第一存储电极133a的固定端的部分。接触孔183b被形成以露出第一存储电极133a的自由端的突出的部分。接触孔185被形成以露出漏电极175。可通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶来沉积钝化层180，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。感光膜130被层叠到其中形成钝化层180的基板110上，此后，通过光刻工序形成接触孔181、182、183a、183b和185。
最后，如图1到3所示，多个象素电极191、多个接触助体81和82，以及多个上跨桥83形成在钝化层180上，该形成是通过使用溅镀工序在约80℃到约150℃之间的温度下在可被抽真空到在约1×10-6托至约9×10-6托之间的真空的溅镀室中沉积ITO或IZO透明导电层，然后通过在将感光膜130层叠和粘附在该透明导电层上以后完成光刻工序。
虽然用于形成示例性薄膜晶体管阵列面板的所有前述的薄膜沉积工序的示例性实施例，都描述为使用在预定温度及预定真空度下的选定的溅镀工序，这样选定的溅镀工序可仅用在一个薄膜沉积工序中，并仍然在本发明的范围内。类似地，按照本发明的实施例，并不要求在所有的用于形成薄膜晶体管阵列面板的光刻工序中都使用感光膜130。
如此处所述，本发明的实施例包括多层的薄膜结构，例如双层机构或三层结构。虽然多层薄膜结构的限定的一些薄膜层可以使用选定的溅镀工序来形成，多层薄膜结构的其他选定的薄膜层可以通过例如在基板110上层叠感光膜并通过光刻工序构型该感光膜来形成。
接下来，参考图17到28，描述用于根据本发明另一示例性实施例的液晶显示器的薄膜晶体管阵列面板的制造方法。图17示出用于根据本发明另一示例性实施例的液晶显示器的薄膜晶体管阵列面板的布局图。图18和19示出沿图17的XVIII-XVIII线和XIX-XIX线取的薄膜晶体管阵列面板的剖视图。图20、23和26依次示出根据本发明另一示例性实施例的液晶显示器的薄膜晶体管阵列面板的制造方法的布局图。图21和22示出沿图20的XXI-XXI线和XXII-XXII线取的薄膜晶体管阵列面板的剖视图，图24和25示出沿图23的XXIV-XXIV线和XXV-XXV线取的薄膜晶体管阵列面板的剖视图，图27和28示出沿图26的XXVII-XXVII线和XXVIII-XXVIII线取的薄膜晶体管阵列面板的剖视图。
如图17到19所示，根据本实施例的薄膜晶体管阵列面板的层结构与图1到3所示的相同。多个栅极线121和多个维持电极线131以和前述实施例相似的方式形成在基板110上。每个栅极线121包括多个栅电极124和一个末端部分129。每个存储电极线131包括多个存储电极133a和133b。在栅极线121和存储电极线131上依次形成栅极绝缘层140；多个半导体条151，包括凸起154；多个欧姆接触条161；以及多个欧姆接触岛165，包括凸起163。
在欧姆接触161和165上形成多个漏电极175和多个数据线171，包括源电极173和末端部分179，而钝化层180形成于其上。和前述的示例性实施例相似，多个接触孔181、182、183a、183b和185形成在钝化层180和栅极绝缘层140上。同样，多个象素电极191、多个上跨桥83和多个接触助体81和82形成在钝化层180上。
然而，和图1到4中示出的液晶显示器不同，半导体条151可具有和数据线171、漏电极175以及下面的欧姆接触161和165基本相同的平面形状。然而，每个半导体条151具有在源电极173和漏电极175之间的部分，以及没有被数据线171和漏电极175覆盖的露出来的部分。
在图7A、20、21和22的上下文中，描述根据一示例性实施例的用于液晶显示器的薄膜晶体管阵列面板的制造方法。
首先，如图7A，通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶来沉积保护层110a到柔性基板110的两个相对表面上，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。
参考图20到22，栅极线121和电极线131形成在柔性基板110上。栅极线121包括栅电极124和末端部分129。存储电极线131包括存储电极133a和133b。此时，也通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶来沉积导电层，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。如图7D到7F所示，在将感光膜130层叠到基板110上以后，形成一导电层，通过光刻工序在该层上构型出栅极线121和存储电极线131。
接下来，参考图23到25，使用选定的溅镀工序通过在约80℃到约150℃之间的温度下在溅镀室中溅镀合适的材料例如氮化硅(SiNx)来沉积栅极绝缘层140，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。此后，使用前述的选定的溅镀工序沉积每个本征半导体层和掺杂半导体层，同样连续沉积数据金属层。
此后用单一一个光刻工序形成数据线171、漏电极175、半导体层151和欧姆接触层161和165。在这一光刻工序步骤中使用的感光膜，依赖于其在TFT上的位置，可以具有不同的厚度。感光膜可包括具有第一厚度的第一部分和具有第二厚度的第二部分，其中第一厚度大于第二厚度。最好，一般具有第一厚度的第一部分位于其中数据线171和漏电极175所位于的配线区域中。类似地，希望将具有第二厚度的第二部分定位于TFT的通道区域处。
一种已知的通过其可取决于膜的位置选择性地改变感光膜的厚度的方法，包括，例如一种方法其在掩模中除了光透射区域和光阻挡区域以外，提供一半透明区域。另一种已知的用于选择性地改变感光膜的厚度的方法，可包括使用具有光透射图案的薄膜，例如狭缝图案或格子图案；使用具有适度的透射率的区域的薄膜；以及使用在半透明区域种提供适度厚度的薄膜。最好，在使用狭缝图案时，狭缝的宽度或者狭缝之间的间隔小于在光刻工序种使用的曝光器的解析度。已知的通过其可选择性地改变感光膜的厚度的方法的另一个例子包括使用能回流的感光膜。就是说，在将可回流的感光膜形成为第一厚度的仅使用光透射区域和光阻挡区域的正常的曝光掩模以后，通过回流该感光膜以及通过让该感光膜流入到其中通常没有存在感光膜的区域中，形成具有第二厚度的薄的部分。
较有利的，在剩余部分中露出的数据金属层可以通过使用感光膜的第一部分用蚀刻除去。类似地，使用感光膜的第一部分蚀刻可能会残留的掺杂了掺杂物的本征半导体层和非晶硅层可以被干蚀刻。接着，除去存在于通道部分中的感光膜的第二部分。此时，感光膜的第一部分中的厚度也变得略微薄一些。此后，通过使用被除去的第一部分来蚀刻感光膜的第二部分，数据金属图案被分成源电极173和漏电极175。在曝光了在通道区域中在掺杂了掺杂物的非晶硅上的源电极173和漏电极175之间的图案以后，通过使用第一感光膜作为蚀刻掩模蚀刻位于通道区域中的掺杂非晶硅图案来露出本征半导体部分154。
下面，参考图26到图28，沉积钝化层180，然后构型钝化层180和栅极绝缘层140以形成多个接触孔181、182、183a、183b和185。接触孔181被形成以露出栅极线121的末端部分129。接触孔182被形成以露出数据线171的末端部分179。接触孔183a被形成以露出存储电极线131围绕第一存储电极133a的固定端的部分。接触孔183b被形成以露出第一存储电极133a的自由端的突出的部分。接触孔185被形成以露出漏电极175。可通过在约80℃到约150℃之间的温度下在溅镀室中溅镀靶来沉积钝化层180，所述溅镀室可被抽真空到在约1×10-6托至约9×10-6托之间的真空。感光膜130被层叠到其中形成钝化层180的基板110上，此后，通过光刻工序形成接触孔181、182、183a、183b和185。
最后，如图1到3所示，多个象素电极191、多个接触助体81和82，以及多个上跨桥83形成在钝化层180上。象素电极191、多个接触助体81和82，以及多个上跨桥83的形成是通过在约80℃到约150℃之间的温度下在可被抽真空到在约1×10-6托至约9×10-6托之间的真空的溅镀室中溅镀而形成透明导电层，然后通过在将感光膜130层叠和粘附在该透明导电层上以后完成光刻工序。
在当前的示例性实施例中仅描述了薄膜晶体管阵列面板，但本发明的选定的实施例可用于制造其他显示面板，对于这些显示面板用这里描述的方法来形成薄膜可以是合适的，其包括但不限于在液晶显示器中设置在薄膜晶体管阵列面板对面的显示面板，以及用于OLED显示器的显示面板。
以这种方式，通过使用选定的溅镀工序可以在柔性基板上形成精确的薄膜图案，所述基板在现有的薄膜形成工序中可能由于产生的热而变弯或膨胀，在该选定的溅镀工序中薄膜在通常低于现有的薄膜形成工序的温度下被沉积在该柔性基板上。
已经连同目前认为是实用的示例性实施例描述了本发明，应该理解，本发明并不限于所公开的实施例，而是相反，要覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (14)

1.一种用于液晶显示器的显示面板的制造方法，包括：
在溅镀室内安放柔性基板；及
通过溅镀靶来在该柔性基板上沉积薄膜，
其中该溅镀是在约80℃到约150℃之间的温度下进行的。
2.如权利要求1所述的方法，还包括在该薄膜上层叠感光膜以及用光刻工序构型该感光膜。
3.如权利要求1所述的方法，其中该溅镀是在抽真空到约1×10-6托至约9×10-6真空的溅镀室内进行的。
4.如权利要求1所述的方法，其中该溅镀靶设置在柔性基板的相对侧。
5.如权利要求1所述的方法，其中所述薄膜是同时在柔性基板的相对表面上形成。
6.一种用于液晶显示器的显示面板的制造方法，包括：
准备柔性基板；
在该柔性基板上形成栅极线；
在该柔性基板上沉积栅极绝缘层；
在该栅极绝缘层上形成半导体层；
在该半导体层上形成数据线和漏电极；及
形成电连接到漏电极上的象素电极，
其中至少栅极线的形成、栅极绝缘层的沉积、半导体层的形成、包括源电极的数据线和漏电极的形成，以及象素电极的形成的其中之一包括在约80℃到约150℃之间的温度下的溅镀。
7.如权利要求6所述的方法，其中准备柔性基板包括：
将柔性基板安放在溅镀室内；及
用选定的溅镀工序在基板的相对表面上沉积保护层，
其中保护层是同时从设置在基板的相对侧上的两个靶溅镀的。
8.如权利要求6所述的方法，其中该溅镀是在抽真空到约1×10-6托至约9×10-6真空的溅镀室内进行的。
9.如权利要求7所述的方法，其中该溅镀是在抽真空到约1×10-6托至约9×10-6真空的溅镀室内进行的。
10.如权利要求6所述的方法，其中至少栅极线的形成、半导体层的形成、包括源电极的数据线和漏电极的形成，以及象素电极的形成的其中之一包括在用选定溅镀工序沉积的目标层上层叠感光膜并用光刻构型该感光膜。
11.一种用于液晶显示器的显示面板的制造方法，包括：
准备柔性基板；
在该柔性基板上形成栅极线；
在该柔性基板上沉积栅极绝缘层；
在该栅极绝缘层上沉积半导体层和欧姆接触层；
在该欧姆接触层上沉积导电层；
在该导电层上形成第一感光膜图案；
使用第一感光膜图案作为蚀刻掩模蚀刻该导电层、该欧姆接触层以及该半导体层；
通过除去该第一感光膜图案到预定厚度形成第二感光膜图案；
使用第二感光膜图案作为蚀刻掩模蚀刻该导电层并露出欧姆接触层的一部分；及
在该导电层上形成象素电极，
其中至少栅极线的形成、栅极绝缘层的沉积、半导体层和欧姆接触层的沉积、导电层的沉积，以及象素电极的形成的其中之一包括在约80℃到约150℃之间的温度下的溅镀。
12.如权利要求11所述的方法，其中准备柔性基板包括：
将柔性基板安放在溅镀室内；及
用选定的溅镀工序在柔性基板的相对表面上沉积保护层，
其中保护层是同时从设置在柔性基板的相对侧上的两个靶溅镀的。
13.如权利要求11所述的方法，其中该溅镀是在抽真空到约1×10-6托至约9×10-6真空的溅镀室内进行的。
14.如权利要求12所述的方法，其中该溅镀是在抽真空到约1×10-6托至约9×10-6真空的溅镀室内进行的。
CNA2006101595185A 2005-09-23 2006-09-25 用于柔性显示装置的显示面板的制造方法 Pending CN1936664A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050088798A KR20070034280A (ko) 2005-09-23 2005-09-23 가요성 표시 장치용 표시판의 제조 방법
KR88798/05 2005-09-23

Publications (1)

Publication Number Publication Date
CN1936664A true CN1936664A (zh) 2007-03-28

Family

ID=37894596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101595185A Pending CN1936664A (zh) 2005-09-23 2006-09-25 用于柔性显示装置的显示面板的制造方法

Country Status (5)

Country Link
US (1) US7572658B2 (zh)
JP (1) JP2007086789A (zh)
KR (1) KR20070034280A (zh)
CN (1) CN1936664A (zh)
TW (1) TW200714953A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106291995A (zh) * 2015-05-12 2017-01-04 上海和辉光电有限公司 一种激光修补线缺陷的方法
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JP2008281799A (ja) * 2007-05-11 2008-11-20 Ulvac Japan Ltd 液晶表示装置の製造方法
TWI384434B (zh) * 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
WO2010041403A1 (ja) * 2008-10-10 2010-04-15 株式会社ニコン 可撓性基板、表示素子の製造方法及び表示素子の製造装置
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置
CN114442387A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JPH0756131A (ja) 1993-08-12 1995-03-03 Tonen Chem Corp 透明導電膜の製造方法
JPH08124850A (ja) 1994-10-28 1996-05-17 Toshiba Microelectron Corp 半導体装置の製造方法
JPH09195035A (ja) 1996-01-10 1997-07-29 Teijin Ltd 透明導電性フィルムの製造装置
KR19980083821A (ko) 1997-05-19 1998-12-05 서상기 스퍼터링법에 의한 전자파 차폐용 금속박막 제조장치 및 제조방법
JP2000129436A (ja) 1998-08-19 2000-05-09 Asahi Glass Co Ltd インライン型スパッタリング装置およびスパッタリング方法
JP4138971B2 (ja) 1998-11-06 2008-08-27 株式会社アルバック プラスチック製基材の表面処理法および被覆プラスチック物品
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
KR20010028341A (ko) 1999-09-21 2001-04-06 주덕영 분말 타겟을 이용한 투명전도성 박막의 저온 제조 방법
US6720119B2 (en) * 2000-07-27 2004-04-13 Fuji Xerox Co., Ltd. Method of fabricating high-dielectric color filter
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100376960B1 (ko) 2001-03-27 2003-03-29 임조섭 플라스틱 기판상에 전자파 차폐용 기능막을 형성하는방법과 이를 통한 전자파 차폐 장치
US20020195928A1 (en) * 2001-06-25 2002-12-26 Grace Anthony J. Electroluminescent display device and method of making
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6893544B2 (en) 2001-08-14 2005-05-17 Samsung Corning Co., Ltd. Apparatus and method for depositing thin films on a glass substrate
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US7335921B2 (en) * 2002-05-08 2008-02-26 Zeolux Corporation Lighting devices using feedback enhanced light emitting diode
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100686494B1 (ko) * 2002-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
KR20030037240A (ko) 2003-03-27 2003-05-12 (주) 월드비젼 연속 증착 방식에 의한 전자파 차폐용 기능성 박막 제조 방법 및 그 제조 장치
KR100593804B1 (ko) 2003-04-01 2006-06-28 아이티엠 주식회사 플라스틱 기판 상의 고 응착력 박막 형성 방법
US20050099615A1 (en) * 2003-06-03 2005-05-12 Fusao Ishii System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes
KR100514000B1 (ko) 2003-08-20 2005-09-13 학교법인 성균관대학 박막트랜지스터 및 그 제조방법
KR100691507B1 (ko) 2003-12-01 2007-03-09 삼성전자주식회사 플라스틱 기판의 적층 방법 및 이를 이용한 유연성을 갖는기판의 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106291995A (zh) * 2015-05-12 2017-01-04 上海和辉光电有限公司 一种激光修补线缺陷的方法
CN107993918A (zh) * 2017-11-09 2018-05-04 信利半导体有限公司 一种柔性显示器的制备方法

Also Published As

Publication number Publication date
KR20070034280A (ko) 2007-03-28
TW200714953A (en) 2007-04-16
US20070072323A1 (en) 2007-03-29
JP2007086789A (ja) 2007-04-05
US7572658B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
CN1936664A (zh) 用于柔性显示装置的显示面板的制造方法
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN101071263B (zh) 制造显示面板的设备和方法
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
US8865533B2 (en) Thin film transistor array panel and method of manufacturing the same
JP4210658B2 (ja) 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板
JP2008053727A (ja) 可撓性表示装置用表示板の製造方法
KR20070009325A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US20060221291A1 (en) Display device and manufacturing method thereof with an improved seal between the panels
JP2006337983A (ja) 可撓性表示装置の製造方法
US20060073645A1 (en) Manufacturing method of a thin film transistor array panel
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
CN1963649B (zh) 用于液晶显示器的薄膜晶体管阵列板及其制造方法
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8202758B2 (en) Thin film transistor array panel and method of manufacturing the same
CN101017835A (zh) 薄膜晶体管面板及其制造方法
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101197052B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070328