KR20060112793A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

Abstract

기판 위에 게이트선 및 돋움을 형성하고 그 위에 게이트 절연막을 형성한 후, 게이트 절연막 위에 반도체를 형성한다. 다음, 크롬(Cr)을 포함하는 하부막과 알루미늄(Al) 또는 알루미늄 합금을 포함하는 상부막으로 이루어져 있고, 반도체 위에 적어도 일부분 위치하며 서로 분리되어 있는 데이터선 및 드레인 전극을 형성한다. 데이터선 및 드레인 전극 위에 보호막을 적층하고 패터닝하여 드레인 전극 또는 데이터선 일부의 하부막 일부를 노출하는 접촉 구멍을 형성한다. 이어, 접촉 구멍을 통하여 드레인 전극 또는 데이터선과 연결되는 도전체를 형성한다. 접촉 구멍 아래에 돋움을 형성하거나 접촉 구멍에 상부막 일부를 남겨 둠으로써 접촉 구멍의 높이를 높여 감광막을 얇게 도포함으로써 접촉 구멍의 측벽 경사를 완만하게 할 수 있고, 그 위의 화소 전극을 포함한 도전성 전극의 단선을 방지할 수 있다.

2중막, 알루미늄(Al), 크롬(Cr), 비저항, 식각, 테이퍼, 보호막

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고,

도 3은 도 1 및 도 2의 두 표시판을 포함하는 액정 표시 장치의 배치도이고,

도 4a, 도 4b 및 도 4c는 각각 도 3의 액정 표시 장치를 IVa-IVa' 선, IVb-IVb' 선 및 IVc-IVc' 선을 따라 잘라 도시한 단면도이고,

도 5a, 도 5b 및 도 5c는 각각 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 화소 전극과 드레인 전극의 접촉부의 배치도이고,

도 6a, 도 6b 및 도 6c는 각각 도 5a, 도 5b 및 도 5c의 접촉부를 VIa-VIa' 선, VIb-VIb' 선 및 VIc-VIc' 선을 따라 잘라 도시한 단면도이고,

도 7, 도 9 및 도 11은 각각 도 1 내지 도 4c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,

도 8a, 도 8b 및 도 8c는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa' 선, VIIIb-VIIIb' 선 및 VIIIc-VIIIc' 선을 따라 잘라 도시한 단면도이고,

도 10a, 도 10b 및 도 10c는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이고,

도 12a, 도 12b 및 도 12c는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선, XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이고,

도 13a, 도 13b 및 도 13c는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선, XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서, 도 12a, 도 12b 및 도 12c의 다음 단계에서의 도면이고,

도 14는 도 1 내지 도 4c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 13a, 도 13b 및 도 13c의 다음 단계에서의 도면이고,

도 15a, 도 15b 및 도 15c는 각각 도 14에 도시한 박막 트랜지스터 표시판을 XIVa-XIVa' 선, XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이다.

<도면부호의 설명>

11, 12: 편광판 11, 21: 배향막

81, 82: 접촉 보조 부재 83: 연결 다리

110, 210: 기판 121, 129: 게이트선

123: 돋움 124: 게이트 전극

131: 유지 전극선 133a, 133b: 유지 전극

133c: 연결부 134: 돌출부

140: 게이트 절연막 151, 154: 반도체

161, 163, 165: 저항성 접촉 부재

171, 171p, 171q, 179, 179p, 179q: 데이터선

173, 173p, 173q: 소스 전극

175, 175p, 175q, 176q, 176q1, 177q, 178q1, 178q2: 드레인 전극

180: 보호막

181, 182, 183a, 183b, 185: 접촉 구멍

190: 화소 전극 220: 차광 부재

230: 색 필터 250: 덮개막

270: 공통 전극

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭 하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.

한편, 액정 표시 장치의 면적이 점점 대형화됨에 따라, 박막 트랜지스터와 연결되는 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가로 인한 신호 지연 등의 문제를 해결하기 위해서는, 데이터선 등을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.

배선 재료 중 현재 널리 사용되는 금속은 알루미늄(Al) 또는 알루미늄 합금 이다. 그러나, 알루미늄의 경우 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등으로 이루어진 화소 전극과 접촉할 경우 접촉 저항이 높아 직접 접촉하여 사용할 수 없다. 이를 개선하기 위해 알루미늄이나 알루미늄 합금 아래에 접촉 저항이 낮은 크롬(Cr) 등을 두고 접촉부에서 알루미늄 또는 알루미늄 합금 층을 식각해 없애 화소 전극이 크롬 등에 직접 접촉하도록 한다.

화소 전극과 크롬(Cr) 등과의 접촉을 형성하기 위해 둘 사이에 존재하는 질화 규소 등의 보호막을 건식 식각하는데 보호막을 식각할 때 사용하는 식각 기체는 크롬을 식각하지 못하고 크롬 표면에서 튕겨져 나와 보호막의 아래쪽을 깎아낸다. 이 때문에 보호막의 아래 부분이 위 부분보다 많이 깎이는 이른바 역경사가 생기고 결국 보호막 위에 형성되어 크롬과 접촉하는 화소 전극 등이 이 역경사 부분에서 끊어지기 쉽다.

본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 데이터선 등과 ITO 또는 IZO 층과의 접촉 저항을 낮추는 동시에 ITO 또는 IZO 층의 단선을 막는 것이다.

이러한 과제를 해결하기 위하여 본 발명의 실시예에서는 접촉부에 돋움을 삽입하거나 접촉부에 데이터선 등의 상부막 일부를 남겨 접촉부에서의 보호막의 측벽 경사를 완만하게 한다.

본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선 및 돋움, 상기 게이트선 및 상기 돋움 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 적어도 일부분 상기 반도체 위에 형성되어 있으며, 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 또는 상기 데이터선 일부의 하부막을 드러내고, 상기 돋움 위에 위치하는 적어도 하나의 경계선을 가지는 접촉 구멍을 가지는 보호막, 그리고 상기 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선과 연결되어 있는 도전체를 포함한다.

본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 적어도 일부분 상기 반도체 위에 형성되어 있으며, 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 또는 상기 데이터선 일부의 하부막 일부 및 상부막 일부를 동시에 드러내는 접촉 구멍을 가지는 보호막, 그리고 상기 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선과 연결되어 있는 도전체를 포함한다. 또한 상기 게이트 절연막과 상기 기판 사이에 형성되어 있으며 상기 접촉 구멍의 경계와 중첩하는 돋움을 더 포함할 수 있다.

상기 하부막은 크롬(Cr)을 포함하고 상기 상부막은 알루미늄(Al)을 포함할 수 있고,

상기 데이터선 및 상기 드레인 전극과 상기 반도체 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.

본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선 및 돋움을 형성하는 단계, 상기 게이트선 및 돋움 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극의 상부막 일부를 제거하여 상기 데이터선 및 상기 드레인 전극을 완성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막을 패터닝하여 상기 드레인 전극 일부의 하부막을 노출하는 제1 접촉 구멍 및 상기 데이터선 일부의 하부막을 노출하는 제2 접촉 구멍을 형성하는 단계, 그리고 상기 보호막 위에 상기 제1 접촉 구멍 또는 제2 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선의 하부막과 접촉하는 도전체를 형성하는 단계를 포함하며, 상기 제1 또는 제2 접촉 구멍은 적어도 한 경계가 상기 돋움 위에 위치한다.

상기 제1 또는 제2 접촉 구멍은 상기 드레인 전극 또는 상기 데이터선의 하부막 일부 및 상부막 일부를 동시에 노출할 수 있다.

본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드 레인 전극의 상부막 일부를 제거하여 상기 데이터선 및 상기 드레인 전극을 완성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계, 상기 보호막을 패터닝하여 상기 드레인 전극 또는 상기 데이터선의 하부막 일부 및 상부막 일부를 동시에 노출하는 접촉 구멍을 형성하는 단계, 그리고 상기 보호막 위에 상기 접촉 구멍을 통하여 상기 데이터선 또는 상기 드레인 전극의 하부막과 접촉하는 도전체를 형성하는 단계를 포함하는 방법으로 할 수 있다.

상기 데이터선 및 상기 드레인 전극의 하부막은 크롬(Cr)을 포함하고 상부막은 알루미늄(Al)을 포함할 수 있다.

상기 반도체층을 형성하는 단계, 상기 저항성 접촉 부재를 형성하는 단계, 상기 데이터선과 상기 드레인 전극을 형성하는 단계 및 상기 데이터선과 상기 드레인 전극을 완성하는 단계는, 상기 반도체층, 저항성 접촉층, 하부 도전막 및 상부 도전막을 차례로 적층하는 단계, 상기 상부 도전막, 상기 하부 도전막 및 상기 저항성 접촉층을 사진 식각하여 상기 저항성 접촉 부재 및 상기 드레인 전극을 형성하는 단계, 상기 반도체층 및 상기 상부 도전막을 사진 식각하는 단계를 포함할 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

우선 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 4c를 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고, 도 3은 도 1 및 도 2의 두 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 4a, 도 4b 및 도 4c는 각각 도 3의 액정 표시 장치를 IVa-IVa' 선, IVb-IVb' 선 및 IVc-IVc' 선을 따라 잘라 도시한 단면도이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.

먼저, 도 1과 도 3 내지 도 4c를 참고하여 박막 트랜지스터 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode line)(131) 및 복수의 돋움(123)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b) 및 연결부(connection)(133c)를 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 위쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있으며 한 쪽 유지 전극(133b)의 고정단과 자유단은 면적이 넓고, 유지 전극(133b)의 자유단 끝에는 돌출부(134)가 있다. 연결부(133c)는 인접한 유지 전극(133a, 133b)의 자유단을 연결한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.

돋움(booster)(123)은 게이트선(121)과 인접한 부분에 위치하며, 사각형 등 임의의 형태를 가질 수 있다. 기판(110) 끝 부분 등에도 있을 수 있다.

게이트선(121), 유지 전극선(131) 및 돋움(123)은 알루미늄(Al)이나 알루미 늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121), 유지 전극선(131) 및 돋움(123)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트선(121), 유지 전극선(131) 및 돋움(123)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30ㅀ 내지 80ㅀ 정도인 것이 바람직하다.

게이트선(121), 유지 전극선(131) 및 돋움(123) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(projection)(154)를 포함한다.

반도체(151) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 면에 대하여 30ㅀ 내지 80ㅀ 정도의 경사각으로 기울어진 것이 바람직하다

저항성 접촉 부재(161, 165) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며, 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)의 줄기선 및 연결부(133c)와 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되 어 이와 직접 연결될 수 있다.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다. 드레인 전극(175)의 넓은 끝 부분의 위쪽 경계는 반도체(151)의 돌출부(154) 경계와 일치한다.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 그리고 데이터선(171) 및 드레인 전극(175)은 전체적으로 반도체(151) 위에 위치한다.

데이터선(171) 및 드레인 전극(175)은 물리적 성질이 다른 두 개의 도전막, 즉 하부막(171p, 175p)과 그 위의 상부막(171q, 175q)을 포함한다. 상부막(171q, 175q)은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지고, 하부막(171p, 175p)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하다. 이러한 조합의 좋은 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막을 들 수 있다. 상부막은 하부막보다 더 두꺼울 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 앞서 언급한 여러 물질들로 만들어진 단일막 구조를 가질 수 있으며 이외에도 여러 가지 다양한 여러 가지 금속 또는 도전체로 만들어질 수 있다.

드레인 전극(175)의 상부막(175q) 및 데이터선(171) 끝 부분(179)의 상부막(179q) 일부가 제거되어 하부막(175p, 179p)이 노출되어 있다. 특히, 드레인 전극(175)의 넓은 끝 부분에서는 상부막(175q)이 두 갈래(176q, 177q)로 갈라져 가장자리에만 있고 중앙 및 위쪽 가장자리에는 존재하지 않는다. 드레인 전극(175)의 넓은 끝 부분의 상부막(175q)이 없는 곳 아래에 돋움(123)이 위치한다. 이에 따라 노출된 하부막(175p) 중에서 돋움(123) 위에 위치한 부분은 다른 부분보다 높이가 높다. 데이터선(171)의 끝 부분(179)의 상부막(179q)이 없는 곳 아래에도 돋움(도시하지 않음)이 위치할 수 있다.

도 4a 내지 도 4c에서 소스 전극(173)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30ㅀ 내지 80ㅀ 정도의 경사각으로 기울어진 것이 바람직하다.

저항성 접촉 부재(161,165)는 그 아래의 반도체(151) 및 반도체(151)의 돌출부(154)와 그 위의 데이터선(171), 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이 부분 등 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)로 가리지 않고 노출된 부분을 가지고 있다.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규 소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 데이터선(171) 끝 부분(179)의 하부막(179p) 및 드레인 전극(175)의 하부막(175p)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183b), 그리고 유지 전극(133b) 자유단의 돌출부 일부를 드러내는 복수의 접촉 구멍(183a)이 형성되어 있다.

접촉 구멍(185)은 돋움(123) 위에 위치한다. 즉, 접촉 구멍(185)의 경계선이 돋움(123)의 경계선 안에 위치한다. 이렇게 구성하는 경우, 접촉 구멍(185) 형성을 위한 보호막 사진 식각 공정시 돋움(123) 상부의 PR(Photo resist)의 두께가 상대적으로 얇아 PR의 측벽이 완만하게 형성되고 이에 따라 식각되는 보호막 접촉 구멍(185)의 측벽 역시 완만한 경사를 이루게 된다. 한편, 접촉 구멍(175)의 경계 선 중 적어도 하나만 돋움(123) 위에 위치해도 된다. 접촉 구멍(182) 역시 돋움(도시하지 않음) 위에 위치하여 접촉 구멍(182)의 측벽이 완만한 경사를 이룰 수 있다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO, IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 이들의 합금 등의 반사성 금속으로 만들어질 수 있다.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)의 하부막(175p)과 접촉한다. 앞서 설명한 것처럼 접촉 구멍(185) 측벽의 경사가 완만하므로 접촉 구멍(185)에서의 화소 전극(190)의 단선이 쉽게 발생하지 않아 불량을 막을 수 있다.

화소 전극(190)은 드레인 전극(175)을 통하여 데이터 전압을 인가 받아서 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 액정층(3)의 액정 분자들의 방향을 결정한다. 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.

화소 전극(190)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(190)의 왼쪽 및 오른쪽 변은 유지 전극(133a, 133b)보다 데이터선(171)에 인접한다. 화소 전극(190)이 유지 전극선(131)과 중첩하여 이루는 축전 기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.

화소 전극(190)은 왼쪽 모퉁이가 모따기된(chamfered) 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121)에 대하여 약 45ㅀ의 각도를 이룬다.

화소 전극(190)에는 중앙 절개부(cutout)(91), 하부 절개부(92a) 및 상부 절개부(92b)가 형성되어 있으며, 화소 전극(190)은 이들 절개부(91, 92a, 92b)에 의하여 복수의 영역(partition)으로 분할된다. 절개부(91, 92a, 92b)는 화소 전극(190)을 이등분하는 가로 중심선에 대하여 거의 반전 대칭을 이루고 있다.

하부 및 상부 절개부(92a, 92b)는 대략 화소 전극(190)의 오른쪽 변에서부터 왼쪽 변으로 비스듬하게 뻗어 있으며, 화소 전극(190)의 가로 중심선에 대하여 하반부와 상반부에 각각 위치하고 있다. 하부 및 상부 절개부(92a, 92b)는 게이트선(121)에 대하여 약 45ㅀ의 각도를 이루며 서로 수직하게 뻗어 있다.

중앙 절개부(91)는 가로부 및 한 쌍의 사선부를 포함한다. 가로부는 화소 전극(190)의 가로 중심선을 따라 짧게 뻗으며, 한 쌍의 사선부는 가로부에서 화소 전극(190)의 오른쪽을 향하여 각각 하부 및 상부 절개부(92a, 92b)와 거의 나란하게 뻗어 있다.

따라서, 화소 전극(190)의 하반부는 하부 절개부(92a)에 의하여 두 개의 영역으로 나누어지고, 상반부 또한 상부 절개부(92b)에 의하여 두 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소 전극(190)의 크기, 화소 전극(190)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소 에 따라서 달라지며, 기울어진 방향도 달라질 수 있다.

연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 돌출부(134)의 노출된 부분에 연결되어 있다. 유지 전극(133a, 133b))을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

다음, 공통 전극 표시판(200)에 대하여 도 2 내지 도 4b를 참고하여 설명한다.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 그러나 차광 부재(22)는 게이트선(121) 및 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.

기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치한다. 그러나 색필터(230)는 화소 전극 (190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 기본색(primary color) 예를 들면 적색, 녹색 및 청색 등의 삼원색 중 하나를 표시할 수 있다.

색필터(230)의 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 색필터(23)에 함유된 색소가 빠져 나와 액정층(3)을 오염시키는 것을 방지하고 평탄면을 제공한다.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.

공통 전극(270)에는 복수 벌의 절개부(71, 72a, 72b) 집합이 형성되어 있다.

한 벌의 절개부(71, 72a, 72b)는 하나의 화소 전극(190)과 마주 보며, 중앙 절개부(71), 하부 절개부(72a) 및 상부 절개부(72b)를 포함한다. 절개부(71, 72a, 72b) 각각은 화소 전극(190)의 인접 절개부(91, 92a, 92b) 사이 또는 절개부(92a, 92b)와 화소 전극(190)의 모따기된 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72a, 72b)는 화소 전극(190)의 하부 절개부(92a) 또는 상부 절개부(92b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.

하부 및 상부 절개부(72a, 72b) 각각은 사선부와 가로부 및 세로부를 포함한다. 사선부는 대략 화소 전극(190)의 왼쪽 변에서 위쪽 또는 아래쪽 변을 향하여 화소 전극(190)의 하부 또는 상부 절개부(92a, 92b)와 거의 나란하게 뻗는다. 가로부 및 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.

중앙 절개부(71)는 중앙 가로부, 한 쌍의 사선부 및 한 쌍의 종단 세로부를 포함한다. 중앙 가로부는 대략 화소 전극(190)의 왼쪽 변에서부터 화소 전극(190)의 가로 중심선을 따라 오른쪽으로 뻗으며, 한 쌍의 사선부는 중앙 가로부의 끝에서 화소 전극(190)의 오른쪽 변을 향하여 각각 하부 및 상부 절개부(72a, 72b)와 거의 나란하게 뻗는다. 종단 세로부는 사선부의 각 끝에서부터 화소 전극(190)의 오른쪽 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.

절개부(71, 72a, 72b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71, 72a, 72b)와 중첩하여 절개부(71, 72a, 72b) 부근의 빛샘을 차단할 수 있다.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있는데 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.

액정 표시 장치는 편광자(12, 22), 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전기장(전계)가 생성된다. 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 방향을 바꾸고자 한다.

한편, 공통 전극(270) 및 화소 전극(190)의 절개부(71, 72a, 72b, 91, 92a, 92b)와 이들과 평행한 화소 전극(190)의 빗변은 전기장을 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(71, 72a, 72b, 91, 92a, 92b)의 빗변과 화소 전극(190)의 빗변에 수직이다.

도 3에 도시한 바와 같이, 하나의 절개부 집합(71, 72a, 72b, 91, 92a, 92b)은 화소 전극(190)을 각각 두 개의 경사진 주 변을 가지는 복수의 부영역(sub-area)으로 나누며, 각 부영역의 액정 분자들의 경사 방향은 전기장의 수평 성분에 의하여 결정되는 방향으로 결정되는데 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.

적어도 하나의 절개부(71, 72a, 72b, 91, 92a, 92b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전기장 생성 전극(190, 270)의 위 또는 아래에 배치될 수 있다.

절개부(71, 72a, 72b, 91, 92a, 92b)의 모양 및 배치는 변형될 수 있다.

그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 화소 전극과 드레인 전극의 접촉부에 대하여 도 5a 내지 도 6c를 참고로 하여 설명한다.

도 5a, 도 5b 및 도 5c는 각각 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 화소 전극과 드레인 전극의 접촉부의 배치도이고, 도 6a, 도 6b 및 도 6c는 각각 도 5a, 도 5b 및 도 5c의 접촉부를 VIa-VIa' 선, VIb-VIb' 선 및 VIc-VIc' 선을 따라 잘라 도시한 단면도이다.

도 5a 내지 도 6c에 나타낸 접촉부의 구조는 도 1 내지 도 4c에 도시한 접촉부의 구조와 대부분 동일하나, 드레인 전극(175)의 상부막(175q)의 일부가 돋움(123) 위로 뻗어 접촉 구멍(185)에 의하여 노출된다. 상부막(175q)의 일부가 남는 모양은 다양할 수 있는데, 도 5a에서와 같이 상부막(175q)의 한 쪽 갈래(176q)에서 막대 모양으로 돌출한 돌출부(178q1)가 있을 수 있고, 도 5b에서와 같이 한 쪽 갈래(176q)에서 다른 쪽 갈래(177q)로 연결된 다리(178q2)일 수 있다. 또는 도 5c에서와 같이 상부막(175q)의 한 쪽 갈래(176q1)가 다른 쪽(177q)보다 폭이 넓어질 수 있다.

도 5a 내지 도 6c에 나타낸 접촉부의 경우에는 보호막(180)의 접촉 구멍(185) 측벽의 경사가 더욱더 완만해진다. 이 경우 접촉 구멍(185) 밑의 돋움(123)도 없을 수 있다.

그러면, 도 1 내지 도 4c의 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 7 내지 도 15c 및 앞서의 도 1 내지 도 6c를 참조하여 상세하게 설명한다.

도 7, 도 9 및 도 11은 각각 도 1 내지 도 4c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 8a, 도 8b 및 도 8c는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa' 선, VIIIb-VIIIb' 선 및 VIIIc-VIIIc' 선을 따라 잘라 도시한 단면도이고, 도 10a, 도 10b 및 도 10c는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이고, 도 12a, 도 12b 및 도 12c는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선, XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이고, 도 13a, 도 13b 및 도 13c는 각각 도 11에 도시한 박막 트랜지스터 표시판을 XIIa-XIIa' 선, XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서, 도 12a, 도 12b 및 도 12c의 다음 단계에서의 도면이고, 도 14는 도 1 내지 도 4c에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 도 13a, 도 13b 및 도 13c의 다음 단계에서의 도면이고, 도 15a, 도 15b 및 도 15c는 각각 도 14에 도시한 박막 트랜지스터 표시판을 XIVa-XIVa' 선, XIVb-XIVb' 선 및 XIVc-XIVc' 선을 따라 잘라 도시한 단면도이다.

먼저, 도 7 내지 도 8c에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 게이트 전극(124)을 포함하는 복수의 게이트선(121), 복수의 돋움(123) 및 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.

이어, 도 9 내지 도 10c에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층을 화학 기상 증착법(chemical vapor deposition)을 이용하여 각각 약 1,500 ?? 내지 약 6,000 ??, 약 500 ?? 내지 약 2,000 ??, 약 300 ?? 내지 약 600 ??의 두께로 연속 증착한다.

이어 스퍼터링 따위의 방법으로 도전체층을 적층한다. 도전체층은 크롬(Cr)을 포함하는 하부 도전막 및 알루미늄(Al) 또는 알루미늄 합금을 포함하는 상부 도전막을 포함하며 그 두께는 약 3,000 ?? 일 수 있다.

도전체층 위에 감광막을 1 ??m 내지 2 ??m의 두께로 도포한 후, 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막(52)을 형성한다. 다음 도전체층을 식각하여 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 이어 노출된 불순물 비정질 규소층을 식각하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 형성한다.

다음 도 11 내지 도 12c에서 보는 바와 같이 감광막(54)을 형성한 후 상부 도전막을 식각하여 드레인 전극(175)의 상부막(175q)과 데이터선(171)의 끝 부분(179)의 상부막(179q)을 완성한다. 이 때 도 5a 내지 도 6c에 도시한 바와 같은 모양으로 상부막(175q)을 패터닝 할 수 있다. 그런 다음 진성 비정질 규소층(150)에서 데이터선(171), 드레인 전극(175) 및 감광막(54)으로 덮이지 않고 노출된 부분을 건식 식각으로 제거하여 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다. 이 때 드레인 전극(175)의 넓은 끝 부분에서 위쪽 변은 감광막(54)이 없는 대신 하부막(175p)이 존재하므로 반도체(151)와 드레인 전극(175)의 경계가 일치한다.

다음, 도 13a 내지 도 13c에 도시한 바와 같이 보호막(180)을 적층하고 감광막(56)을 도포한다. 이 때 도 13b에서 보는 바와 같이 돋움(123)에 의해 높이가 높아진 드레인 전극(175)의 하부막(175p) 위에 있는 감광막(56)의 두께(T1)는 돋움(123)이 없을 때보다 그 두께(T1)가 얇다. 보통 감광막(56)의 두께(T1)가 얇을수록 감광막(56) 측벽의 경사는 완만하고, 식각하고자 하는 보호막(180) 측벽의 경사는 감광막(56)의 측벽 경사와 유사한 형상으로 식각되므로 보호막(180)의 측벽 경사도 완만하게 된다.

다음, 도 14 내지 도 15c에 도시한 바와 같이 감광막(56)을 식각 마스크로 삼아 보호막(180)과 게이트 절연막(140)을 식각하여 복수의 접촉 구멍(181, 182, 185)를 형성한다. 앞서 설명한 바와 같이 접촉 구멍(185) 측벽의 경사는 완만하게 된다. 특히 도 5a 내지 도 6c에 도시한 바와 같이 상부막(175q) 일부가 접촉 구멍(185)에 의하여 노출되는 경우 드레인 전극(175)의 하부막(175q)의 높이가 더 높아지고 접촉 구멍(185) 부근에서 감광막(56)이 더욱더 얇아질 수 있으므로 접촉 구멍(185) 측벽의 경사는 더욱더 완만해질 수 있다. 마찬가지로 데이터선(171)의 끝부분(179) 아래에 돋움(도시하지 않음)이 있는 경우 접촉 구멍(182) 부근에서의 감광막(도시하지 않음)이 얇게 도포되고 접촉 구멍(182) 측벽의 경사도 완만해질 수 있다.

다음, 도 1 내지 도4c에 도시한 바와 같이 IZO 또는 ITO층을 스퍼터링으로 적층하고 감광막을 이용한 사진 공정으로 패터닝하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.

이와 같이, 본 발명의 실시예에서는 데이터선층이 하부막이 크롬(Cr), 상부막이 알루미늄(Al)이나 알루미늄의 합금 등 2중층 구조일 때, 드레인 전극과 화소 전극이 접촉하는 접촉 구멍에서 하부에 돋움을 형성하거나 데이터선층의 상부막 일부를 남기는 방법 등을 이용하여 접촉 구멍 측벽의 경사를 완만하게 할 수 있고, 이로써 화소 전극의 단선을 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

1. 기판 위에 형성되어 있는 게이트선 및 돋움,

   상기 게이트선 및 상기 돋움 위에 형성되어 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있는 반도체,

   적어도 일부분 상기 반도체 위에 형성되어 있으며, 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극,

   상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 또는 상기 데이터선 일부의 하부막을 드러내고, 상기 돋움 위에 위치하는 적어도 하나의 경계선을 가지는 접촉 구멍을 가지는 보호막, 그리고

   상기 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선과 연결되어 있는 도전체

   를 포함하는 박막 트랜지스터 표시판.
2. 기판 위에 형성되어 있는 게이트선,

   상기 게이트선 위에 형성되어 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있는 반도체,

   적어도 일부분 상기 반도체 위에 형성되어 있으며, 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극,

   상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전 극 또는 상기 데이터선 일부의 하부막 일부 및 상부막 일부를 동시에 드러내는 접촉 구멍을 가지는 보호막, 그리고

   상기 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선과 연결되어 있는 도전체

   를 포함하는 박막 트랜지스터 표시판.
3. 제2항에서,

   상기 게이트 절연막과 상기 기판 사이에 형성되어 있으며 상기 접촉 구멍의 경계와 중첩하는 돋움을 더 포함하는 박막 트랜지스터 표시판.
4. 제1항 내지 제3항 중 어느 한 항에서,

   상기 하부막은 크롬(Cr)을 포함하고 상기 상부막은 알루미늄(Al)을 포함하는 박막 트랜지스터 표시판.
5. 제1항 내지 제3항 중 어느 한 항에서,

   상기 데이터선 및 상기 드레인 전극과 상기 반도체 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
6. 기판 위에 게이트선 및 돋움을 형성하는 단계,

   상기 게이트선 및 돋움 위에 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 반도체층을 형성하는 단계,

   상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,

   상기 저항성 접촉 부재 위에 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,

   상기 데이터선 및 상기 드레인 전극의 상부막 일부를 제거하여 상기 데이터선 및 상기 드레인 전극을 완성하는 단계,

   상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계,

   상기 보호막을 패터닝하여 상기 드레인 전극 일부의 하부막을 노출하는 제1 접촉 구멍 및 상기 데이터선 일부의 하부막을 노출하는 제2 접촉 구멍을 형성하는 단계, 그리고

   상기 보호막 위에 상기 제1 접촉 구멍 또는 제2 접촉 구멍을 통하여 상기 드레인 전극 또는 상기 데이터선의 하부막과 접촉하는 도전체를 형성하는 단계

   를 포함하며,

   상기 제1 또는 제2 접촉 구멍은 적어도 한 경계가 상기 돋움 위에 위치하는

   박막 트랜지스터 표시판의 제조 방법.
7. 제6항에서,

   상기 제1 또는 제2 접촉 구멍은 상기 드레인 전극 또는 상기 데이터선의 하부막 일부 및 상부막 일부를 동시에 노출하는 박막 트랜지스터 표시판의 제조 방법.
8. 기판 위에 게이트선을 형성하는 단계,

   상기 게이트선 위에 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 반도체층을 형성하는 단계,

   상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,

   상기 저항성 접촉 부재 위에 하부막 및 상부막을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,

   상기 데이터선 및 상기 드레인 전극의 상부막 일부를 제거하여 상기 데이터선 및 상기 드레인 전극을 완성하는 단계,

   상기 데이터선 및 상기 드레인 전극 위에 보호막을 적층하는 단계,

   상기 보호막을 패터닝하여 상기 드레인 전극 또는 상기 데이터선의 하부막 일부 및 상부막의 일부를 동시에 노출하는 접촉 구멍을 형성하는 단계, 그리고

   상기 보호막 위에 상기 접촉 구멍을 통하여 상기 데이터선 또는 상기 드레인 전극의 하부막과 접촉하는 도전체를 형성하는 단계

   를 포함하는

   박막 트랜지스터 표시판의 제조 방법.
9. 제6항 내지 제8항 중 어느 한 항에서,

   상기 데이터선 및 상기 드레인 전극의 하부막은 크롬(Cr)을 포함하고 상부막은 알루미늄(Al)을 포함하는 박막 트랜지스터 표시판의 제조 방법.
10. 제6항 내지 제9항 중 어느 한 항에서,

    상기 반도체층을 형성하는 단계, 상기 저항성 접촉 부재를 형성하는 단계, 상기 데이터선과 상기 드레인 전극을 형성하는 단계 및 상기 데이터선과 상기 드레인 전극을 완성하는 단계는,

    상기 반도체층, 저항성 접촉층, 하부 도전막 및 상부 도전막을 차례로 적층하는 단계,

    상기 상부 도전막, 상기 하부 도전막 및 상기 저항성 접촉층을 사진 식각하여 상기 드레인 전극 및 상기 저항성 접촉 부재를 형성하는 단계,

    상기 반도체층 및 상기 상부 도전막을 사진 식각하는 단계

    를 포함하는 박막 트랜지스터 표시판의 제조 방법.

Images