JP6577097B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6577097B2 JP6577097B2 JP2018132306A JP2018132306A JP6577097B2 JP 6577097 B2 JP6577097 B2 JP 6577097B2 JP 2018132306 A JP2018132306 A JP 2018132306A JP 2018132306 A JP2018132306 A JP 2018132306A JP 6577097 B2 JP6577097 B2 JP 6577097B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 196
- 239000000758 substrate Substances 0.000 claims description 163
- 239000004973 liquid crystal related substance Substances 0.000 claims description 75
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 439
- 239000010410 layer Substances 0.000 description 182
- 238000005530 etching Methods 0.000 description 82
- 238000000034 method Methods 0.000 description 81
- 239000010409 thin film Substances 0.000 description 66
- 239000007789 gas Substances 0.000 description 64
- 239000012535 impurity Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 40
- 229910052739 hydrogen Inorganic materials 0.000 description 35
- 239000001257 hydrogen Substances 0.000 description 34
- 238000004519 manufacturing process Methods 0.000 description 33
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 239000011521 glass Substances 0.000 description 19
- 230000006870 function Effects 0.000 description 18
- 229910000077 silane Inorganic materials 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- 239000000460 chlorine Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 14
- 229920001940 conductive polymer Polymers 0.000 description 13
- 238000000151 deposition Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910052990 silicon hydride Inorganic materials 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 238000004380 ashing Methods 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 4
- 229910052794 bromium Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007865 diluting Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011630 iodine Substances 0.000 description 4
- 229910052740 iodine Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 MoSiO Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000128 polypyrrole Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- GGJOARIBACGTDV-UHFFFAOYSA-N germanium difluoride Chemical compound F[Ge]F GGJOARIBACGTDV-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
たアクティブマトリクス型の表示装置(液晶表示装置や発光表示装置)が盛んに開発され
ている。
配置することができる高精細なフォトリソグラフィ技術が要求される。
率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭に
おける第1世代の300×400mmから、2000年には第4世代となり680×88
0mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが
取れるように生産技術が進歩してきた。今後、さらにマザーガラス基板のサイズは、大型
化するため、例えば第10世代の3mを超えるサイズの基板にも対応する必要がある。
薄膜に対してフォトリソグラフィ技術により得られるレジストマスクを用いてエッチング
して配線を形成する。
トエッチング方法とが挙げられる。ウェットエッチング方法は等方性エッチングのため、
レジストマスクで保護された配線層の側面がある程度削り取られてしまい、微細化には不
向きとされている。
、異方性エッチングである。異方性エッチングであるため、微細化には等方性エッチング
であるウェットエッチング方法と比べて有利とされている。
が特許文献1に開示されている。
置したフォトマスク或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用し
たTFT作製工程が特許文献2に開示されている。
に異ならせる技術が特許文献3で開示されている。
いてソース電極またはドレイン電極を形成する技術が特許文献4に開示されている。
となってしまう。例えば、RIEドライエッチング方法を用いる場合、現像したレジスト
を加熱して溶かしてレジスト形状を変形させた後、エッチングを行うことでレジスト形状
を反映させて配線の側面をテーパー形状としている。この場合、レジストを加熱するプロ
セスが増加することとなる。また、溶かしてレジスト面積を拡大させるため、隣り合う配
線の間隔を狭くすることが困難である。また、多層配線を形成する場合、配線を形成しよ
うとする領域の下方に配線がある場合には、レジストを溶かす際に下方の配線も加熱され
るため、レジスト加熱温度が不均一となり場所によってレジストが溶けて広がる割合が変
化してしまい、所望の配線形状を得ることが困難である。
る1枚のマザーガラス基板全面に渡って一様な放電を得ることが困難である。
薄い半導体層をその上に形成する一方、テーパー形状とすると配線幅が広がるため、開口
率の低下を招く恐れがある。また、テーパー形状とすると配線幅が広がるため、その配線
と絶縁膜を介して重なる他の配線が存在すると、不要な寄生容量が形成される。この寄生
容量を小さくするために、異なる層に配置する配線同士が重ならないように各層の配線の
レイアウトを行うと、開口率の低下を招くこととなってしまう。
置したフォトマスクを用いる場合、選択的に配線の断面形状を異ならせることができる。
この場合、配線の側面が2段の階段状の部分と、そうでない部分との2種類の断面形状の
配線となってしまう。
望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とす
る。
所定の線幅で遮光材料からなるラインおよびスペースが繰り返し形成された光強度低減機
能を有する半透過部とを備えた露光マスクを用いる。ラインおよびスペースで形成された
半透過部を備えた露光マスクをグレートーン露光用マスクともいい、この露光マスクを用
いた露光をグレートーン露光ともいう。
期的あるいは非周期的に配置された開口パターンを有している。なお、露光装置の解像限
界以下のラインおよびスペースから成るマスクの開口のスペースで構成される光強度低減
機能を有する補助パターンの光強度は、10〜70%の範囲で調整可能となっている。
スクは、ハーフトーン露光用マスクともいい、この露光マスクを用いた露光をハーフトー
ン露光ともいう。半透過膜としては、MoSiNの他に、MoSi、MoSiO、MoS
iON、CrSiなどを用いることができる。
称して、便宜上、多階調マスクと呼ぶ。
かる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形
成する。本発明は、グレートーン露光用マスクまたはハーフトーン露光用マスクを用いる
ことで1つのフォトレジスト層を2つの異なる膜厚に現像し、フォトレジスト層の両端に
それぞれ1つの段差を形成するのではない。
グレートーン露光(またはハーフトーン露光)が行われ、同時に第2の領域の部分には通
常の露光が行われる。その後、現像を行い、金属膜を選択的にエッチングすることで、場
所によって側面形状(具体的には基板主平面に対する角度)が異なる1本の配線を得る。
この方法により、意図的に配線の側面形状を異ならせることができ、実施者にとって、所
望の配線を得ることができる。
域の配線における側面の幅よりも広くなる。また、第1の領域は、基板主平面に対する側
面の角度が第2の領域よりも小さくなる。
に対する側面の角度の差が10°より大きくなるようにすることが好ましい。
の領域として電気特性の優れた薄膜トランジスタを形成し、画素電極の間に延材するゲー
ト配線となる領域を第2の領域としてテーパー部の幅を狭くすることで開口率を向上させ
る。また、ゲート配線は配線抵抗を低減させ、且つ、開口率を向上させるために、テーパ
ー部の幅を狭くすることが好ましい。なお、トータルのゲート配線幅は、ゲート電極のト
ータルの電極幅よりも広くすることで、配線抵抗を低減できる。
有し、配線は、配線側部の幅の広い領域と配線側部の幅の狭い領域とを有し、配線側部の
幅が広い領域は、半導体層と少なくとも一部重なり、且つ、配線側部の幅が狭い領域の配
線幅方向断面の側面角度と比べて配線幅方向断面の側面角度が10°以上小さいことを特
徴とする半導体装置である。
の範囲とし、配線側部の幅が狭い領域の配線幅方向断面の側面角度は、60°から90°
の範囲とする。なお、配線幅方向断面の側面角度が、90°であれば配線の断面形状は長
方形または正方形であり、90°未満であれば配線の断面形状は、上辺が底辺より短い台
形である。
nmと薄いため、ゲート配線側部の幅の広い領域の配線幅方向断面の側面角度は、10°
から50°の範囲として、ゲート配線の端部または側面と重なる半導体層の一部が薄膜化
しないようにすることが好ましい。
どの他の配線を形成する場合にも本発明を用いることができる。
く、一方の側面と他方の側面の基板主平面に対する角度を異ならせることもできる。この
場合、配線の断面形状は、底辺に接する2つの内角が異なる台形と言える。
介して第1の配線と電気的に接続する第2の配線とを有し、第2の配線の断面形状におけ
る2つの端部のうち、一方の側面と他方の側面との基板主平面に対する角度が異なる半導
体装置である。
2の配線の断面形状における2つの端部のうち、基板主平面に対する角度が小さい一方の
側面と接する。このような構成とすることによって第2の配線の一方の側面と重なる透明
導電膜との電気的な接続を確実に行い、透明導電膜の断線を低減する。
用いることで1つのフォトレジスト層を3つ以上の異なる膜厚に現像し、フォトレジスト
層の両端にそれぞれ2つ以上の段差を形成する。このフォトレジスト層をマスクとして導
電層をエッチングすると、得られる配線の断面形状は、一方の側面に段差を2つ以上有す
る階段状となる。勿論、この断面形状を有する配線は、選択的に形成することができるた
め、同一絶縁膜表面上に第1の配線と、第1の配線と断面形状の異なる第2の配線とを有
し、第1の配線の断面形状は、長方形または台形であり、第2の配線の断面形状は、一方
の側面に段差を2つ以上有する階段状であり、第1の配線と第2の配線は、同じ材料であ
る半導体装置とすることができる。配線の断面形状をテーパー形状とする場合、テーパー
の端部の位置がエッチング時間によって左右され、特にテーパー角60°未満とするとト
ータルの配線幅にバラツキが生じる恐れや、側面が湾曲した曲面となって裾状となり、断
面積が減少して配線抵抗が増大する恐れがあるが、階段状とすることで、エッチング時間
が多少違っても一定の配線幅を得ることができる。即ち、第2の配線の断面形状を階段状
の配線層とすることでエッチング条件のマージンを十分にとることができる。さらに、第
2の配線の断面形状において2つの段差を有する端部とすることで、テーパー角50°未
満のテーパー形状を有する配線と同程度の段差被覆性を確保することができる。
の断面形状を一方の側面に段差を2つ以上有する階段状とすることもできる。
成し、多階調マスクを用いて、1回の露光を行い、断面における側面と基板主平面とがな
す角が異なる第1のレジストマスクと第2のレジストマスクを現像し、第1のレジストマ
スクと第2のレジストマスクをマスクとして導電層をエッチングしてそれぞれ配線を形成
し、現像後の第1のレジストマスクの側断面の角度と、第2のレジストマスクの側断面の
角度との差は10°よりも大きい半導体装置の作製方法である。
いて、1回の露光を行い、断面における側面と基板主平面とがなす角が異なる第1のレジ
ストマスクと第2のレジストマスクを現像し、第1のレジストマスクと第2のレジストマ
スクをマスクとして導電層をエッチングして1本の配線を形成し、現像後の第1のレジス
トマスクの側断面の角度と、第2のレジストマスクの側断面の角度との差は10°よりも
大きい半導体装置の作製方法である。
、第2のレジストマスクの断面形状は、台形である。或いは、上記作製方法において、第
1のレジストマスクの断面形状は、長方形または台形であり、第2のレジストマスクの断
面形状は、一方の側面に段差を2つ以上有する階段状である。
成し、発明者らの深い検討の後、発明された事項である。
面における角度が決定されるため、同一基板上に、同じエッチング工程で形成される配線
の側面形状は、全ての配線において一定とすることを意図している。従って、意図的に配
線の側面形状を場所によって異ならせる本発明とは大きく異なっている。
そのレジストマスクの形状を反映させて配線の側面も階段状としている。特許文献2及び
特許文献4に開示されている配線の段差は一つであり、両端のそれぞれ設けられている。
同じエッチング工程で形成される配線の側面と基板主平面とがなす角度は同じである。
にデバイスを配置した場合の基板面を基準とする方向を指す。
膜トランジスタのチャネルを形成する部分を指し、ゲート配線とは、それ以外の部分を指
す。なお、同じ導電材料からなる一つのパターンの一部がゲート電極であり、その他の部
分がゲート配線となる。
を主成分とする半導体膜を用いることができる。珪素を主成分とする半導体膜としては、
非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを用い
ることができ、具体的にはアモルファスシリコン、微結晶シリコン、多結晶シリコン、単
結晶シリコンなどを用いることができる。また、金属酸化物を主成分とする半導体膜とし
ては、酸化亜鉛(ZnO)や亜鉛とガリウムとインジウムの酸化物(In−Ga−Zn−
O)等を用いることができる。
例えば、トップゲート型TFTや、ボトムゲート型(逆スタガ型)TFTや、順スタガ型
TFTを用いることが可能である。また、シングルゲート構造のトランジスタに限定され
ず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート
型トランジスタとしてもよい。
にそれぞれ精密に配線の側面の角度を異ならせた配線を作製することができる。
本実施の形態は、薄膜トランジスタを有する画素部と、FPCなどを用いて外部装置と接
続するための接続配線を有する端子部とを同一基板上に形成する作製工程を図1に示す。
、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基
板を用いることができる。基板101がマザーガラスの場合、基板の大きさは、第1世代
(320mm×400mm)、第2世代(400mm×500mm)、第3世代(550
mm×650mm)、第4世代(680mm×880mm、または730mm×920m
m)、第5世代(1000mm×1200mmまたは1100mm×1250mm)、第
6世代1500mm×1800mm)、第7世代(1900mm×2200mm)、第8
世代(2160mm×2460mm)、第9世代(2400mm×2800mm、245
0mm×3050mm)、第10世代(2950mm×3400mm)等を用いることが
できる。
ば、絶縁体からなる下地膜や半導体層、または導電膜を既に形成していてもよい。
層103はタングステン、チタン、クロム、タンタル、またはモリブデンなどの高融点金
属、又は窒化タンタルなどの高融点金属を主成分とする合金もしくは化合物を200nm
〜600nmの厚さで形成する。また、配線の低抵抗化を図るために、アルミニウム、金
、銅などの金属膜と上記高融点金属の積層としてもよい。
示すマスク400を用いて露光を行う。ここでは、膜厚1.5μmのレジスト膜を塗布し
、露光は、解像度が1.5μmの露光機を用いる。露光に用いる光は、i線(波長365
nm)であり、露光エネルギーは、70〜140mJ/cm2の範囲から選択する。また
、i線に限定されず、i線とg線(波長436nm)とh線(波長405nm)とを混合
させた光を露光に用いてもよい。
する補助パターン(グレートーン)を設置したものを用いて画素部の薄膜トランジスタの
ゲート電極のテーパ角を10°から50°の範囲とする。
と、光強度低減機能を有する補助パターンとして、スリットが設けられた半透過部401
aとが設置されている。露光マスク400の断面図において、遮光部401bの幅をt2
と示し、半透過部401aの幅をt1とt3と示す。ここでは露光マスクの一部としてグ
レートーンを用いた例を示したが、半透膜を用いるハーフトーンを用いてもよい。
ト膜403に非露光領域403a、403bと露光領域403cが形成される。露光時に
は、光が遮光部401bの回り込みや半透過部401aを通過することによって図1(A
)に示す露光領域403cが形成される。
素部に第1のレジストマスク404aと、端子部に第2のレジストマスク404bとがそ
れぞれ第1の導電層103上に得られる。露光エネルギーなどの露光条件を調節すること
で段差を一つ有する端部ではなく、テーパー形状の第1のレジストマスク404aを得る
ことができる。グレートーンが設けられていない領域のフォトマスクで露光された端子部
においては、第1のレジストマスク404aよりも断面の側面角度が大きい第2のレジス
トマスク404bが形成される。
り第1の導電層103のエッチングを行う。なお、エッチング条件によっては、絶縁表面
を有する基板101もエッチングされて、部分的に膜厚が薄くなる。そのため予め、基板
101の最表面の層、または基板101上に、エッチングされてもよい絶縁膜を有してい
るとよい。エッチングガスには、四弗化炭素(CF4)、弗化硫黄(SF6)、塩素(C
l2)、酸素(O2)を用いる。また、ICPエッチング装置と比べて広い面積に渡って
一様な放電が得られやすいドライエッチング装置を用いる。そのようなドライエッチング
装置としては、上部電極を接地させ、下部電極に13.56MHzの高周波電源を接続し
、さらに下部電極に3.2MHzの低周波電源を接続したECCP(Enhanced
Capacitively Coupled Plasma)モードのエッチング装置が
最適である。このエッチング装置であれば、例えば基板101として、第10世代の3m
を超えるサイズの基板を用いる場合にも対応することができる。
を除去する。こうして図1(C)で示すように、基板101上に第1の配線層107aと
第2の配線層107bがそれぞれ形成される。ここでは、画素部に形成される第1の配線
層107aのテーパ角θ1を約50°とし、端子部に形成される第2の配線層107bの
テーパ角θ2を約70°とする。後の工程で、第1の配線層107a上には半導体膜や配
線を形成するので、段切れ防止のため両側面のテーパ角を小さく加工することは効果的で
ある。また、第2の配線層107bは隣接して複数配置され、FPCなどと接続されるた
め、隣り合う第2の配線層107b間で短絡が生じないように両側面のテーパ角を大きく
加工することは効果的である。また、複数の第2の配線層107bを狭い範囲に並べたい
場合、隣接する第2の配線層107bの間隔を狭くすることができるため、両側面のテー
パ角を大きく加工することは効果的である。
適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクルのパターン構成は
、ポジ型レジストを前提にしている。
絶縁膜102を積層する。ゲート絶縁膜102はCVD法やスパッタリング法等を用いて
、窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ここでは、窒化酸
化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲
として酸素が15〜30原子%、窒素が20〜35原子%、Siが25〜35原子%、水
素が15〜25原子%の範囲で含まれるものをいう。
絶縁膜を成膜する真空チャンバーとは異なる真空チャンバーで非晶質半導体膜105を成
膜する。
質半導体膜105を成膜する真空チャンバーとは異なる真空チャンバーで一導電型を付与
する不純物が添加された半導体膜を成膜する。
加すれば良く、水素化珪素にフォスフィンガスなどの不純物気体を加えれば良い。一導電
型を付与する不純物が添加された半導体膜は2nm以上50nm以下の厚さで形成する。
一導電型を付与する不純物が添加された半導体膜の膜厚を、薄くすることでスループット
を向上させることができる。
。レジストマスクは、フォトリソグラフィ技術またはインクジェット法により形成する。
ここでは、第2のフォトマスクを用いて、一導電型を付与する不純物が添加された半導体
膜上に塗布されたレジストを露光現像して、レジストマスクを形成する。
晶質半導体膜105をエッチングして、島状の半導体層を形成する。この後、レジストマ
スクを除去する。
うに第2の導電層を形成する。第2の導電層は、アルミニウム、若しくは銅、シリコン、
チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防
止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。ここ
では、第2の導電層としては、図示しないが、3層が積層した構造の導電膜を示し、第2
の導電層の1層目と3層目にモリブデン膜、第2の導電層の2層目にアルミニウム膜を用
いる。第2の導電層は、スパッタリング法や真空蒸着法で形成する。
マスクを形成し、第2の導電層の一部をエッチングして一対のソース電極又はドレイン電
極109、110を形成する。第2の導電層をウエットエッチングすると、第2の導電層
の端部が選択的にエッチングされる。この結果、レジストマスクより面積の小さいソース
電極及びドレイン電極109、110を形成することができる。
をエッチングして、一対のソース領域又はドレイン領域106、108を形成する。さら
に、当該エッチング工程において、非晶質半導体膜105の一部もエッチングする。ソー
ス領域及びドレイン領域の形成工程と、非晶質半導体膜105の窪み(溝)とを同一工程
で形成することができる。非晶質半導体膜105の窪み(溝)の深さを非晶質半導体膜1
05の一番膜厚の厚い領域の1/2〜1/3とすることで、ソース領域及びドレイン領域
の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を
低減することができる。この後、レジストマスクを除去する。
06、108、非晶質半導体膜105、及びゲート絶縁膜102を覆う絶縁膜111を形
成する。絶縁膜111は、ゲート絶縁膜102と同じ成膜方法を用いて形成することがで
きる。なお、ゲート絶縁膜102は、大気中に浮遊する有機物や金属物、水蒸気などの汚
染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
択的にエッチングして画素部にソース電極またはドレイン電極109を露呈する第1のコ
ンタクトホールと、絶縁膜111及びゲート絶縁膜102を選択的にエッチングして端子
部に第2の配線層107bを露呈させる第2のコンタクトホールを形成する。コンタクト
ホールの形成後にレジストマスクは除去する。
を用いて透明導電膜の一部をエッチングして画素部にソース電極またはドレイン電極10
9に電気的に接続する画素電極112と、端子部に第2の配線層107bと電気的に接続
する接続電極113を形成する。画素電極112及び接続電極113の形成後にレジスト
マスクは除去する。ここまでの工程を終えた断面図が図1(D)に相当する。
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウ
ム錫酸化物などの透光性を有する導電性材料を用いることができる。また、透明導電膜は
、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することが
できる。導電性組成物を用いて形成した画素電極112は、シート抵抗が10000Ω/
□以下、波長550nmにおける透光率が70%以上であることが好ましい。また、導電
性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
。
M写真を図2に示す。
のチタン膜を成膜した。そして、チタン膜上にレジスト膜を形成した。
、第1のエッチング条件としてBCl3ガスの流量を40sccmとし、Cl2ガスの流
量を40sccmとし、65秒のエッチングを行った後、第2のエッチング条件としてB
Cl3ガスの流量を70sccmとし、Cl2ガスの流量を10sccmとしてエッチン
グを行った。
る。図2(A)の配線のテーパー角は、約50°である。
た領域の配線の断面が図2(B)に相当する。遮光部の幅は3μmである。図2(B)の
配線のテーパー角は約40°である。
ンマスクを用いて露光した領域の配線の断面が図2(C)に相当する。遮光部の幅は3μ
mである。図2(C)の配線のテーパー角は約30°である。
得られる配線幅とテーパー角を異ならせることができる。なお、グレートーンのライン幅
やスペース幅を変えて実験を行ったところ、側面に一つの段差を有する配線形状や、突出
した部分を有する配線形状となることもある。
ー角の異なるレジストが得られ、そのレジスト形状を反映した配線が得られるように、実
施者が適宜、マスクの設計や、エッチング条件を調節することが望ましい。
本実施の形態では、薄膜トランジスタを覆う層間絶縁膜上に配線を形成する際、画素部と
端子部とで断面形状を異ならせる例を図3を用いて説明する。
る。また、図3において、図1と共通の部分には同じ符号を用いて説明する。
化膜を形成する例である。
第4のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜111及び平坦化膜
114を選択的にエッチングして画素部にソース電極またはドレイン電極109を露呈す
る第1のコンタクトホールを形成し、ゲート絶縁膜102、絶縁膜111、及び平坦化膜
114を選択的にエッチングして端子部に第2の配線層107bを露呈する第2のコンタ
クトホールを形成する。
が図3(A)に相当する。
ク410を用いて露光を行う。
する補助パターン(グレートーン)を設置したものを用いて端子部の接続電極の一方の側
面のテーパ角を10°から50°の範囲とする。
と、光強度低減機能を有する補助パターンとして、スリットが設けられた半透過部411
bとが設置されている。ここでは露光マスクの一部としてグレートーンを用いた例を示し
たが、半透膜を用いるハーフトーンを用いてもよい。
非露光領域413a、413bと露光領域413cが形成される。露光時には、光が遮光
部411aの回り込みや半透過部411bを通過することによって図3(B)に示す露光
領域413cが形成される。
クと、端子部に第4のレジストマスクとがそれぞれ第3の導電層115上に得られる。露
光エネルギーなどの露光条件を調節することで段差を一つ有する端部ではなく、一方の側
面がテーパー形状である第4のレジストマスクを得ることができる。
ッチングにより第3の導電層115のエッチングを行う。また、ICPエッチング装置と
比べて広い面積に渡って一様な放電が得られやすいドライエッチング装置を用いる。その
ようなドライエッチング装置としては、上部電極を接地させ、下部電極に13.56MH
zの高周波電源を接続し、さらに下部電極に3.2MHzの低周波電源を接続したECC
P(Enhanced Capacitively Coupled Plasma)モ
ードのエッチング装置が最適である。このエッチング装置であれば、例えば基板101と
して、第10世代の3mを超えるサイズの基板を用いる場合にも対応することができる。
レジストマスクも第3の導電層115のエッチングの際にエッチングされて第1の接続電
極116上に第3のレジストマスク414a、第2の接続電極117上に第4のレジスト
マスク414bが残存する。第2の接続電極117は、第4のレジストマスクの形状を反
映して一方の側面のみがテーパー形状となっている。また、グレートーンが設けられてい
ない領域のフォトマスクで露光された画素部においては、第1の接続電極116の面積が
小さくなるようにエッチングされ、開口率の向上に寄与することができる。
を除去する。
を用いて透明導電膜の一部をエッチングして画素部に第1の接続電極116を覆って電気
的に接続する画素電極118と、端子部に第2の接続電極117と電気的に接続する第3
の接続電極119を形成する。画素電極118及び第3の接続電極119の形成後にレジ
ストマスクは除去する。ここまでの工程を終えた断面図が図3(D)に相当する。第3の
接続電極119は、第2の接続電極117のテーパ形状となっている部分と重なるように
設けることで、第3の接続電極119の段切れ防止を図っている。
。
M写真を図4に示す。
のチタン膜を成膜した。そして、チタン膜上にレジスト膜を形成した。
、第1のエッチング条件としてBCl3ガスの流量を40sccmとし、Cl2ガスの流
量を40sccmとし、65秒のエッチングを行った後、第2のエッチング条件としてB
Cl3ガスの流量を70sccmとし、Cl2ガスの流量を10sccmとしてエッチン
グを行った。
幅0.5μmを2回繰り返して配置したグレートーンマスクを用いて露光した領域の配線
の断面が図4(A)に相当する。一方のテーパ角は約70°であり、もう一方のテーパ角
は約35°である。
ーンマスクを用いて露光した領域の配線の断面が図4(B)に相当する。一方のテーパ角
は約70°であり、もう一方の側面は一方よりもなだらかになっており、異なるテ―パ角
を有している。もう一方の側面は、基板から近い側のテーパ角は約30°であり、基板か
ら遠い側のテーパ角は約60°である。
したグレートーンマスクを用いて露光した場合、側面に一つの段差を有する配線形状が得
られた。このようにライン幅とスペース幅が変われば、得られる配線形状が大きく変わっ
てしまう。従って、実施者は最適なライン幅とスペース幅を選定し、エッチング条件の最
適化を図ることが重要である。
を備えた露光マスクの一例について図5を用いて説明する。
光強度分布214の一例を図5(B)に示す。図5(A)に示す露光マスクは、遮光部P
、半透過部Q、透過部Rを備えている。図5(A)に示す露光マスクの半透過部Qは、縞
状(ストライプ状、スリット状)にライン203、205、207およびスペース201
、204、206が繰り返し設けられ、ラインおよびスペースが遮光部Pの端部202に
平行な方向に配置されている。この半透過部において、遮光材料からなるライン205の
幅がL、遮光材料間のスペース204の幅がW2である。ライン203は遮光材料からな
り、遮光部Pと同じ遮光材料を用いて設けることができる。ライン203は矩形状に形成
されているが、これに限定されない。一定の幅を有していればよい。例えば、角が丸みを
帯びた形状でもよい。
2が広くなっており、スペース204の幅W2よりスペース206の幅W3が広くなって
いる。また、図5(A)の露光マスクにおいては、ラインの幅は同じとしている。
のであれば、特に限定されない。例えば、図5(C)に示すように、ラインではなく、先
端が鋭角である遮光部215を有する露光マスクを用いて、露光を行い、図5(B)に示
す光強度分布とする。また、図5(D)に示すような複数の枝部を備えた遮光部216を
有する露光マスクを用いて図5(B)に示す光強度分布とする。
本実施の形態は実施の形態2と一部異なる例であり、図6を用いて説明する。図6(A)
は図3(A)と同一であるため、ここでは詳細な説明を省略し、同じ部分には同じ符号を
用いて説明する。
同じ段階とする。
ッチングする。本実施の形態においては、画素部において一方のみにテーパ角を有する第
1の接続電極120を形成し、端子部において、両端に同じテーパ角を有する第2の接続
電極121を形成する例である。
を除去する。
を用いて透明導電膜の一部をエッチングして画素部に第1の接続電極120の一部と重な
り、電気的に接続する画素電極122と、端子部に第2の接続電極121と電気的に接続
する第3の接続電極123を形成する。
ている部分と重なるように設けることで、画素電極122の段切れ防止を図っている。
。
本実施の形態は、露光マスクに半透過膜からなる光強度低減機能を有する補助パターン(
ハーフトーン膜)を設置したものを用いる例である。
ジスト膜を形成する。
、421bと、光強度低減機能を有する補助パターンとして、半透膜(ハーフトーン膜と
もいう)が設けられた部分(半透過部422a、422bとも呼ぶ)とが設置されている
。露光マスク420の断面図において、遮光部421bと半透過部422b、において遮
光部421bと半透過部422bとが重なった領域の幅をt2と示し、半透過部422a
、において一層の領域の幅をt1とt3と示す。つまり、半透過部422aにおいて遮光
部421aと重ならない領域の幅をt1、t3と示す。
非露光領域423a、423bと露光領域423cが形成される。露光時には、光が遮光
部421a、421bの回り込みや半透過部422a、422bを通過することによって
図7(A)に示す露光領域423cが形成される。
ーパー形状を両側側部に有するレジストマスク424aと、断面がほぼ長方形のレジスト
マスク424bとが第1の導電層103上に得られる。
り第1の導電層103のエッチングを行う。
を除去する。こうして図7(C)で示すように、基板101上に第1の配線層124aと
第2の配線層124bがそれぞれ形成される。ここでは、画素部に形成される第1の配線
層124aのテーパ角を約60°とし、端子部に形成される第2の配線層124bの側面
の角度を約90°とする。
に用いることが可能な素子基板を形成する。
ることができる。
本実施の形態は、配線として、2つの段差を有する断面形状と、台形の断面形状と、1つ
の段差を有する断面形状の3種類を同じマスクで形成する例である。
ジスト膜を形成する。
膜の露光を行うと、レジスト膜に非露光領域433a、433b、433dと露光領域4
33cが形成される。露光時には、光が遮光部431bの回り込みや半透過部431a、
431cを通過することによって図8(A)に示す露光領域433cが形成される。
する補助パターン(グレートーン)を設置したものを用いて画素部の薄膜トランジスタの
ゲート電極の両端に2つの段差を形成する。第1のフォトマスクとしては、図5(A)に
示すパターンを遮光部の両側に配置したものを用いる。ラインの幅やスペースの幅や露光
条件を変えることで、図5(B)に示す光強度分布と異なる分布、例えば図5(E)に示
す2つの段差を持たせる光強度分布217とする。また、図5(A)に示す露光マスクは
一例であり、例えば、図5(C)に示すように、ラインではなく、先端が鋭角である遮光
部215を有する露光マスクを用いて、露光を行い、図5(E)に示す光強度分布として
もよい。また、図5(D)に示すような複数の枝部を備えた遮光部216を有する露光マ
スクを用いて図5(E)に示す光強度分布としてもよい。
ート電極とは異なる半透過部431cを用いることによって形成する。
素部に第1のレジストマスク434aと、画素部のゲート配線部に第2のレジストマスク
434bと、端子部に第3のレジストマスク434cとがそれぞれ第1の導電層103上
に得られる。露光エネルギーなどの露光条件を調節することで端部に段差を2つ有する第
1のレジストマスク434aを得ることができる。グレートーンが設けられていない領域
のフォトマスクで露光された画素部のゲート配線部においては、台形状の第2のレジスト
マスク434bが形成される。また、端子部には、端部に段差を1つ有する第3のレジス
トマスク434cを得ることができる。
チングにより第1の導電層103のエッチングを行う。
を除去する。こうして図8(C)で示すように、基板101上に第1の配線層125aと
第2の配線層125bと第3の配線層125cがそれぞれ形成される。ここでは、画素部
に形成される第1の配線層125aを2つの段差を有する端部とし、画素部のゲート配線
部に形成される第2の配線層125bの側面を台形状とし、端子部に形成される第3の配
線層125cを1つの段差を有する端部とする。テーパー形状とする場合、テーパーの端
部の位置がエッチング時間によって左右され、特にテーパー角60°未満とするとトータ
ルの配線幅にバラツキが生じる恐れがあるが、階段状の配線層とすることで、エッチング
時間が多少違っても一定の配線幅を得ることができる。即ち、階段状の配線層とすること
でエッチング条件のマージンを十分にとることができる。さらに、第1の配線層125a
を2つの段差を有する端部とすることで、テーパー角50°未満のテーパー形状を有する
配線層と同程度の段差被覆性を確保することができる。なお、画素部のゲート配線部に形
成される第2の配線層125bの側面角度は、60°から90°の範囲である。
的に形成することができる。
に用いることが可能な素子基板を形成する。
由に組み合わせることができる。
本実施の形態では、液晶表示装置に用いられる薄膜トランジスタの作製工程について、図
9乃至図14を用いて説明する。図9乃至図11は、薄膜トランジスタの作製工程を示す
断面図であり、図12は、一画素における薄膜トランジスタ及び画素電極の接続領域の上
面図である。また、図13は、微結晶シリコン膜の成膜方法を示すタイミングチャートで
ある。また、図14は、電極または配線を形成する際に用いるエッチング装置の断面図で
ある。
動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同
じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、nチャネル
型の薄膜トランジスタを用いて説明する。
ウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラス
など、フュージョン法やフロート法で作製される無アルカリガラス基板等を用いることが
できる。基板50がマザーガラスの場合、基板の大きさは、第1世代(320mm×40
0mm)、第2世代(400mm×500mm)、第3世代(550mm×650mm)
、第4世代(680mm×880mm、または730mm×920mm)、第5世代(1
000mm×1200mmまたは1100mm×1250mm)、第6世代1500mm
×1800mm)、第7世代(1900mm×2200mm)、第8世代(2160mm
×2460mm)、第9世代(2400mm×2800mm、2450mm×3050m
m)、第10世代(2950mm×3400mm)等を用いることができる。
ムなどの金属材料またはその合金材料を用いて形成する。ゲート電極51は、スパッタリ
ング法や真空蒸着法で基板50上に導電膜を形成し、当該導電膜上に実施の形態1に示す
多階調マスクによりレジストマスクを形成し、当該マスクを用いて導電膜をエッチングす
ることで、形成する。なお、ゲート電極51の密着性向上と下地への拡散を防ぐバリアメ
タルとして、上記金属材料の窒化物膜を、基板50及びゲート電極51の間に設けてもよ
い。ここでは、多階調マスクであるフォトマスクを用いて形成したレジストマスクを用い
て基板50上に形成された導電膜をエッチングしてゲート電極51を形成し、ゲート電極
と側面の角度が異なる配線(ゲート配線、引き回し配線、容量配線など)も同時に形成す
る。
6MHzの高周波電源132を接続し、さらに下部電極135に3.2MHzの低周波電
源131を接続したECCP(Enhanced Capacitively Coup
led Plasma)モードのエッチング装置である。このエッチング装置であれば、
例えば基板50として、第10世代の3mを超えるサイズの基板を用いる場合にも対応す
ることができる。
にゲートバルブ133が設けられており、ゲートバルブ133は基板のロード室またはア
ンロード室、或いは搬送室と連結している。また、チャンバー130内部はターボ分子ポ
ンプなどの真空排気手段により減圧可能となっている。また、チャンバー130内には、
上部電極137と下部電極135とからなる一対の平行平板電極を有している。
を導入する開口が複数設けられている。また、上部電極137の中空部分に供給するエッ
チングガスはガス供給管及びバルブを介して連結しているガス供給機構139から供給さ
れる。また、ガス供給機構139は、ガス供給源138と連結されている。
しないが、下部電極135には、被処理基板136を保持するための静電チャックなどの
基板保持手段と、温度調節するための加熱手段または冷却手段とを有している。また、上
部電極137に温度調節するための加熱手段または冷却手段を設けてもよい。
40aと高周波電源132とが接続されている。高周波電源132は、13.56MHz
のプラズマ形成用の高周波電力を下部電極に供給する。また、この給電線には、第2の整
合器140bと低周波電源131とが接続されている。低周波電源131は、例えば、3
.2MHzの高周波電力を下部電極に供給し、プラズマ形成用の高周波電力に重畳される
ようになっている。
このエッチング装置を用いることで、第10世代の3mを超えるサイズの基板を用いても
面内均一性を確保することができる。
こまでの工程を終えた断面図が図9(A)に相当する。
て、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することが
できる。ゲート絶縁膜に形成されるピンホール等による層間ショートを防ぐため、異なる
絶縁層を用いて多層とすることが好ましい。ここでは、ゲート絶縁膜52a、52b、5
2cとして、窒化珪素膜、酸化窒化珪素膜、窒化珪素膜の順に積層して形成する形態を示
す。
あって、濃度範囲として酸素が55〜65原子%、窒素が1〜20原子%、Siが25〜
35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。
の1層目は、基板からの不純物(例えばアルカリ金属など)の拡散を防ぐために、窒化珪
素膜または窒化酸化珪素膜が好ましい。また、ゲート絶縁膜の1層目は、ゲート電極の酸
化防止の他、ゲート電極にアルミニウムを用いる場合にヒロック防止ができる。また、微
結晶半導体膜と接するゲート絶縁膜の3層目は、0nmより厚く5nm以下、望ましくは
約1nmとする。ゲート絶縁膜の3層目は、微結晶半導体膜との密着性を向上させるため
に設けるものである。また、ゲート絶縁膜の3層目を窒化珪素膜とすることで後に行われ
る熱処理による微結晶半導体膜の酸化防止を図ることができる。例えば、酸素の含有量が
多い絶縁膜と微結晶半導体膜とを接した状態で熱処理を行うと、微結晶半導体膜が酸化す
る恐れがある。
することが好ましい。マイクロ波プラズマCVD装置で形成した酸化窒化珪素膜、窒化酸
化珪素膜は、耐圧が高く、薄膜トランジスタの信頼性を高めることができる。
場合、交流駆動させるため、窒化珪素膜の単層のみでもよい。
を成膜する真空チャンバーとは異なる真空チャンバーで微結晶半導体膜53を成膜するこ
とが好ましい。
13の説明は真空チャンバーを大気圧から真空排気200する段階から示されており、そ
の後に行われるプレコート1201、基板搬入1202、下地前処理1203、成膜処理
1204、基板搬出1205、クリーニング1206の各処理が時系列的に示されている
。ただし、大気圧から真空排気することに限定されず、常時ある程度の真空度に真空チャ
ンバーを保っておくことが、量産を行う上好ましい、または短時間で到達真空度を下げる
上で好ましい。
る超高真空排気を行う。この段階が図13の真空排気1200に対応する。このような超
高真空排気を行う場合、クライオポンプを併用し、ターボ分子ポンプによる排気を行い、
さらにクライオポンプを使って真空排気することが好ましい。ターボ分子ポンプを2台直
列に連結して真空排気することも有効である。また、真空チャンバーにベーキング用のヒ
ータを設けて加熱処理して真空チャンバー内壁からの脱ガス処理を行うことが好ましい。
また、基板を加熱するヒータも動作させて温度を安定化させる。基板の加熱温度は100
℃〜300℃、好ましくは120℃〜220℃で行う。
る。プレコート1201として、水素または希ガスを導入してプラズマを発生させて真空
チャンバーの内壁に付着した気体(酸素及び窒素などの大気成分、若しくは真空チャンバ
ーのクリーニングに使用したエッチングガス)を除去した後、シランガスを導入して、プ
ラズマを生成する。シランガスは酸素、水分等と反応するので、シランガスを流し、さら
にシランプラズマを生成することで真空チャンバー内の酸素、水分を除去することができ
る。また、プレコート1201の処理をしておくことで、微結晶シリコン膜中に真空チャ
ンバーを構成する部材の金属元素を不純物として取り込んでしまうのを防ぐことができる
。すなわち、真空チャンバー内をシリコンで被覆しておくことで、真空チャンバー内がプ
ラズマにより食刻されるのを防ぐことができ、後に成膜する微結晶シリコン膜中に含まれ
る不純物濃度を低減することができる。プレコート1201は、真空チャンバーの内壁を
基板上に堆積されるべき膜と同種の膜で被覆する処理が含まれている。
べき基板は、真空排気されたロード室に保管されているので、基板を搬入したとしても真
空チャンバー内の真空度が著しく悪化することはない。
る場合において、特に有効な処理であり行うことが好ましい。すなわち、ガラス基板表面
、絶縁膜の表面若しくは非晶質シリコンの表面上に微結晶シリコン膜をプラズマCVD法
で成膜する場合には、不純物や格子不整合などの要因により堆積初期段階において非晶質
層が形成されてしまう恐れがある。この非晶質層の厚さを極力低減し、可能であれば無く
すために下地前処理1203を行うことが好ましい。下地前処理としては希ガスプラズマ
処理、水素プラズマ処理若しくはこの両者の併用により行うことが好ましい。希ガスプラ
ズマ処理としては、アルゴン、クリプトン、キセノンなど質量数の大きい希ガス元素を用
いることが好ましい。表面に付着した酸素、水分、有機物、金属元素などの不純物をスパ
ッタリングの効果で除去するためである。水素プラズマ処理は、水素ラジカルにより、表
面に吸着した上記不純物の除去と、絶縁膜若しくは非晶質シリコン膜に対するエッチング
作用により清浄な被成膜表面を形成するのに有効である。また、希ガスプラズマ処理と水
素プラズマ処理を併用することにより微結晶核生成の促進を助長する。
に、微結晶シリコン膜の成膜初期においてアルゴンなどの希ガスを供給し続けることは有
効である。
う。本実施の形態では、成膜速度は低いが品質のよい第1の成膜条件でゲート絶縁膜界面
付近の膜を形成し、その後、高い成膜速度の第2の成膜条件に変えて膜を堆積する。
い。従って、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、または周波数
が1GHz以上のマイクロ波プラズマCVD装置により形成し、代表的には、SiH4、
Si2H6などの水素化珪素を水素で希釈してプラズマ生成することで成膜することがで
きる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから
選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができ
る。これらのときの水素化珪素に対して水素の流量比を12倍以上1000倍以下、好ま
しくは50倍以上200倍以下、更に好ましくは100倍とする。なお、水素化珪素の代
わりに、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いることができる
。
も高いイオン化エネルギーを持ち、そのイオン化エネルギーよりも少し低い、約20eV
の準位に準安定状態があるので、放電持続中においては、イオン化にはその差約4eVし
か必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特
性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを
形成することができるので、微結晶シリコン膜を堆積する基板の面積が大きくなってもプ
ラズマ密度の均一化を図る効果を奏する。
などの水素化ゲルマニウム、フッ化ゲルマニウムを混合して、エネルギーバンド幅を1.
5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。シリコンに炭素又はゲ
ルマニウムを加えるとTFTの温度特性を変えることができる。
倍以下に希釈し、基板の加熱温度は100℃〜300℃、好ましくは120℃〜220℃
とする。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進
するためには120℃〜220℃で成膜を行うことが好ましい。
、成膜速度は低いが品質のよい微結晶半導体膜23が成膜されている。この第1の成膜条
件で得られる微結晶半導体膜23の品質が、後に形成されるTFTのオン電流増大および
電界効果移動度の向上に寄与するため、膜中の酸素濃度が1×1017/cm以下となる
ように十分酸素濃度を低減させることが重要である。また、上記手順により、酸素だけで
なく、窒素、及び炭素が微結晶半導体膜の膜中に混入する濃度を低減することができるた
め、微結晶半導体膜がn型化になることを防止することができる。
段階での断面図が図9(C)に相当する。微結晶半導体膜53の膜厚は、50nm〜50
0nm(好ましくは100nm〜250nm)の厚さとすれば良い。なお、本実施の形態
では、微結晶半導体膜53の成膜時間は、第1の成膜条件で成膜が行われる第1の成膜期
間と第2の成膜条件で成膜が行われる第2の成膜期間とを有する。
に希釈し、基板の加熱温度は100℃〜300℃、好ましくは120℃〜220℃とする
。なお、容量結合型(平行平板型)のCVD装置を用い、ギャップ(電極面と基板表面の
間隔)を20mmとし、真空チャンバー内の真空度100Paとし、基板温度300℃と
し、60MHzの高周波電力を20W加え、シランガス(流量8sccm)を水素(流量
400sccm)で50倍に希釈して微結晶シリコン膜を成膜する。また、上記成膜条件
でシランガスの流量のみを4sccmに変更して100倍に希釈して微結晶シリコン膜を
成膜すると成膜速度が遅くなる。水素流量を固定し、シラン流量を増やすことで成膜速度
が増大する。成膜速度を低下させることで、結晶性が向上する。
基板表面の間隔)を20mmとし、第1の成膜条件を真空チャンバー内の真空度100P
aとし、基板温度100℃とし、60MHzの高周波電力を30W加え、シランガス(流
量2sccm)を水素(流量400sccm)で200倍に希釈する条件とし、ガス流量
を変えて成膜速度を速める第2の成膜条件として4sccmのシランガスを水素(流量4
00sccm)で100倍に希釈する条件で成膜を行う。
料ガス及び高周波電力の供給を止めて基板搬出1205を行う。引き続き次の基板に対し
て成膜処理を行う場合には、基板搬入1202の段階に戻り同じ処理が行われる。真空チ
ャンバー内に付着した被膜や粉末を除去するには、クリーニング1206を行う。
エッチングを行う。また、ClF3のようにプラズマを利用しなくてもエッチングが可能
なガスを導入して行う。クリーニング1206においては基板加熱用のヒータを切って、
温度を下げて行うことが好ましい。エッチングによる反応副生成物の生成を抑えるためで
ある。クリーニング1206の終了後はプレコート1201に戻り、次の基板に対して上
述した同様の処理を行えば良い。NF3は窒素を組成に含んでいるため、成膜室中の窒素
濃度を低減するためにはプレコートを行って十分に窒素濃度を下げることが望ましい。
半導体膜53を成膜する真空チャンバーとは異なる真空チャンバーでバッファ層54を成
膜することが好ましい。バッファ層54の真空チャンバーと別にすることで、微結晶半導
体膜53を成膜する真空チャンバーは基板導入前に超高真空にする専用チャンバーとする
ことができ、不純物汚染を極力抑え、且つ、超高真空に到達する時間を短縮することがで
きる。超高真空に到達するためにベークを行う場合、チャンバー内壁温度が下がって安定
になるまで時間がかかるため、特に有効である。また、真空チャンバーを別々とすること
で、得ようとする膜質に合わせてそれぞれ高周波電力の周波数を異ならせることができる
。
素化珪素の流量の1倍以上10倍以下、更に好ましくは1倍以上5倍以下の流量の水素を
用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と、
フッ素、塩素、臭素、またはヨウ素を含む気体(F2、Cl2、Br2、I2、HF、H
Cl、HBr、HI等)を用いることで、フッ素、塩素、臭素、またはヨウ素を含む非晶
質半導体膜を形成することができる。なお、水素化珪素の代わりに、SiH2Cl2、S
iHCl3、SiCl4、SiF4等を用いることができる。
ッタリングして非晶質半導体膜を形成することができる。また、雰囲気中にフッ素、塩素
、臭素、またはヨウ素を含む気体(F2、Cl2、Br2、I2、HF、HCl、HBr
、HI等)を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導
体膜を形成することができる。
め、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、またはマイクロ波プラ
ズマCVD法で形成する場合は、結晶粒を含まない非晶質半導体膜となるように、成膜条
件を制御することが好ましい。
チングする。そのときに、微結晶半導体膜53が露呈しないようにバッファ層54の一部
が残存する厚さで形成することが好ましい。代表的には、100nm以上400nm以下
、好ましくは200nm以上300nm以下の厚さで形成することが好ましい。薄膜トラ
ンジスタの印加電圧の高い(例えば15V程度)表示装置、代表的には液晶表示装置にお
いて、バッファ層54の膜厚を上記範囲に示すように厚く形成すると、耐圧が高くなり、
薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避す
ることができる。
ない。一導電型を付与する不純物が添加された半導体膜55から一導電型を付与する不純
物が微結晶半導体膜53へ拡散しないように、バッファ層54がバリア層として機能して
いる。バッファ層を設けない場合、微結晶半導体膜53と一導電型を付与する不純物が添
加された半導体膜55とが接してしまうと、後のエッチング工程や加熱処理により不純物
が移動し、しきい値制御が困難になる恐れがある。
53に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導
体と微結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触
れると結晶粒は酸化され、酸化珪素が形成されてしまう。
て大きく(非晶質半導体膜のエネルギーギャップは1.6eV以上1.8eV以下、微結
晶半導体膜53のエネルギーギャップは1.1eV以上1.5eV以下)、また抵抗が高
く、移動度が低く、微結晶半導体膜53の1/5〜1/10である。このため、後に形成
される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜53
との間に形成されるバッファ層は高抵抗領域として機能し、微結晶半導体膜53がチャネ
ル形成領域として機能する。このため、薄膜トランジスタのオフ電流を低減することがで
きる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装置
のコントラストを向上させることができる。
00℃の温度にて成膜することが好ましい。この成膜処理により水素が微結晶半導体膜5
3に供給され、微結晶半導体膜53を水素化したのと同等の効果が得られる。すなわち、
微結晶半導体膜53上にバッファ層54を堆積することにより、微結晶半導体膜53に水
素を拡散させて、ダングリングボンドの終端を行うことができる。
54を成膜する真空チャンバーとは異なる真空チャンバーで一導電型を付与する不純物が
添加された半導体膜55を成膜することが好ましい。この段階での断面図が図9(D)に
相当する。バッファ層54を成膜する真空チャンバーとは異なる真空チャンバーで一導電
型を付与する不純物が添加された半導体膜55を成膜することでバッファ層の成膜時に一
導電型を付与する不純物が混入しないようにすることができる。
タを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素に
PH3などの不純物気体を加えれば良い。また、pチャネル型の薄膜トランジスタを形成
する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にB2H
6などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜5
5は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を付与する
不純物が添加された半導体膜55は2nm以上50nm以下の厚さで形成する。一導電型
を付与する不純物が添加された半導体膜の膜厚を、薄くすることでスループットを向上さ
せることができる。
5上にレジストマスク56を形成する。レジストマスク56は、フォトリソグラフィ技術
またはインクジェット法により形成する。ここでは、第2のフォトマスクを用いて、一導
電型を付与する不純物が添加された半導体膜55上に塗布されたレジストを露光現像して
、レジストマスク56を形成する。
を付与する不純物が添加された半導体膜55をエッチングし分離して、図10(B)に示
すように、微結晶半導体膜61、バッファ層62、及び一導電型を付与する不純物が添加
された半導体膜63を形成する。この後、レジストマスク56を除去する。
62上に形成されるソース領域及びドレイン領域と微結晶半導体膜61との間にリーク電
流が生じること防止することが可能である。また、ソース電極及びドレイン電極と、微結
晶半導体膜61との間にリーク電流が生じるのを防止することが可能である。微結晶半導
体膜61及びバッファ層62の端部側面の傾斜角度は、30°〜90°、好ましくは45
°〜80°である。このような角度とすることで、段差形状によるソース電極またはドレ
イン電極の段切れを防ぐことができる。
及びゲート絶縁膜52cを覆うように導電膜65a〜65cを形成する。導電膜65a〜
65cは、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モ
リブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金
の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加さ
れた半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、または
これらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成し
た積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面
を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟ん
だ積層構造としてもよい。ここでは、導電膜としては、導電膜65a〜65c3層が積層
した構造の導電膜を示し、導電膜65a、65cにモリブデン膜、導電膜65bにアルミ
ニウム膜を用いた積層導電膜や、導電膜65a、65cにチタン膜、導電膜65bにアル
ミニウム膜を用いた積層導電膜を示す。導電膜65a〜65cは、スパッタリング法や真
空蒸着法で形成する。
てレジストマスク66を形成し、導電膜65a〜65cの一部をエッチングして一対のソ
ース電極及びドレイン電極71a〜71cを形成する。導電膜65a〜65cをウエット
エッチングすると、選択的にエッチングされる。この結果、導電膜65a〜65cを等方
的にエッチングするため、レジストマスク66より面積の小さいソース電極及びドレイン
電極71a〜71cを形成することができる。
物が添加された半導体膜63をエッチングして、一対のソース領域及びドレイン領域72
を形成する。さらに、当該エッチング工程において、バッファ層62の一部もエッチング
する。一部エッチングされた、窪み(溝)が形成されたバッファ層をバッファ層73と示
す。ソース領域及びドレイン領域の形成工程と、バッファ層の窪み(溝)とを同一工程で
形成することができる。バッファ層の窪み(溝)の深さをバッファ層73の一番膜厚の厚
い領域の1/2〜1/3とすることで、ソース領域及びドレイン領域の距離を離すことが
可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができ
る。この後、レジストマスク66を除去する。
スト除去工程で完全には除去されず、残渣が残ることを防ぐためにバッファ層73を50
nm程度エッチングする。レジストマスク66は、導電膜65a〜65cの一部のエッチ
ング処理と、ソース領域及びドレイン領域72の形成時のエッチング処理の2回に用いら
れており、どちらもドライエッチングを用いる場合には、残渣が残りやすいため、残渣を
完全に除去する際にエッチングされてもよいバッファ層73の膜厚を厚く形成することは
有効である。また、バッファ層73は、ドライエッチングの際にプラズマダメージが微結
晶半導体膜61に与えられることを防止することもできる。
領域及びドレイン領域72、バッファ層73、微結晶半導体膜61、及びゲート絶縁膜5
2cを覆う絶縁膜76を形成する。絶縁膜76は、ゲート絶縁膜52a、52b、52c
と同じ成膜方法を用いて形成することができる。なお、絶縁膜76は、大気中に浮遊する
有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好
ましい。また、絶縁膜76に窒化珪素膜を用いることで、バッファ層73中の酸素濃度を
5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下
とすることができる。
ス領域及びドレイン領域72の端部は一致せずずれた形状となることで、ソース電極及び
ドレイン電極71a〜71cの端部の距離が離れるため、ソース電極及びドレイン電極間
のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極7
1a〜71cの端部と、ソース領域及びドレイン領域72の端部は一致せずずれた形状で
あるため、ソース電極及びドレイン電極71a〜71c及びソース領域及びドレイン領域
72の端部に電界が集中せず、ゲート電極51と、ソース電極及びドレイン電極71a〜
71cとの間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐
圧の高い薄膜トランジスタを作製することができる。
、バッファ層、ソース領域及びドレイン領域、ソース電極及びドレイン電極が積層され、
チャネル形成領域として機能する微結晶半導体膜の表面をバッファ層が覆う。また、バッ
ファ層の一部には窪み(溝)が形成されており、当該窪み以外の領域がソース領域及びド
レイン領域で覆われる。即ち、バッファ層に形成される窪みにより、ソース領域及びドレ
イン領域の距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低
減することができる。また、バッファ層の一部をエッチングすることにより窪みを形成す
るため、ソース領域及びドレイン領域の形成工程において発生するエッチング残渣を除去
することができるため、残渣を介してソース領域及びドレイン領域にリーク電流(寄生チ
ャネル)が発生することを回避することができる。
の間に、バッファ層が形成されている。また、微結晶半導体膜の表面がバッファ層で覆わ
れている。高抵抗のバッファ層は、微結晶半導体膜と、ソース領域及びドレイン領域との
間にまで延在しているため、薄膜トランジスタにリーク電流が発生することを低減するこ
とができると共に、高い電圧の印加による劣化を低減することができる。また、バッファ
層と、微結晶半導体膜と、ソース領域及びドレイン領域は、全てゲート電極と重なる領域
上に形成される。従って、ゲート電極の端部形状に影響されない構造と言える。ゲート電
極を積層構造とした場合、下層としてアルミニウムを用いると、ゲート電極側面にアルミ
ニウムが露出し、ヒロックが発生する恐れがあるが、さらにソース領域及びドレイン領域
をゲート電極端部とも重ならない構成とすることで、ゲート電極側面と重なる領域でショ
ートが発生することを防ぐことができる。また、微結晶半導体膜の表面に水素で表面が終
端された非晶質半導体膜がバッファ層として形成されているため、微結晶半導体膜の酸化
を防止することが可能であると共に、ソース領域及びドレイン領域の形成工程に発生する
エッチング残渣が微結晶半導体膜に混入することを防ぐことができる。このため、電気特
性が優れ、且つ耐圧に優れた薄膜トランジスタである。
積を縮小することができる。
76の一部をエッチングしてコンタクトホールを形成し、当該コンタクトホールにおいて
ソース電極またはドレイン電極71cに接する画素電極77を形成する。なお、図11(
C)は、図12の鎖線A−Bの断面図に相当する。
ン電極71cの端部の外側に位置することが分かる。また、バッファ層73の端部はソー
ス電極及びドレイン電極71c及びソース領域及びドレイン領域72の端部の外側に位置
する。また、ソース電極及びドレイン電極の一方はソース領域及びドレイン領域の他方を
囲む形状(具体的には、U字型、C字型)である。このため、キャリアが移動する領域の
面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トラン
ジスタの面積を縮小することができる。また、ゲート電極上において、微結晶半導体膜、
ソース電極及びドレイン電極が重畳されているため、ゲート電極の凹凸の影響が少なく、
被覆率の低減及びリーク電流の発生を抑制することができる。なお、ソース電極またはド
レイン電極の一方は、ソース配線またはドレイン配線としても機能する。
ているゲート電極側部の幅よりも狭い。こうすることで画素部の開口率の向上を図ってい
る。また、微結晶半導体膜と重なっているゲート電極の側面の角度(テーパー角)は、微
結晶半導体膜と重なっていないゲート配線側面よりも小さい。こうすることで、上方に形
成される膜の被覆性を良好なものとしている。
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したイ
ンジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
物を用いて形成することができる。導電性組成物を用いて形成した画素電極77は、シー
ト抵抗が10000Ω/□以下、波長550nmにおける透光率が70%以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下
であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
した後、インジウム錫酸化物膜上にレジストを塗布する。次に、第5のフォトマスクを用
いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用
いてインジウム錫酸化物膜をエッチングして画素電極77を形成する。
の形態5と自由に組み合わせることができる。
本形態は基板を真空チャンバーに搬入する前に、水素または希ガスを導入してプラズマを
発生させて真空チャンバーの内壁に付着した気体(酸素及び窒素などの大気成分、若しく
は真空チャンバーのクリーニングに使用したエッチングガス)を除去した後、水素とシラ
ンガスと微量のフォスフィン(PH3)ガスを導入する例を示す。実施の形態2とは一部
工程が違うのみであるので、異なる工程のみを以下に詳細に図15を用いて説明する。図
15において、実施の形態2と同じ部分には同じ符号を用いる。
。ここでは、600mm×720mmのサイズの無アルカリガラス基板を用いる。また、
ここでは、大面積の基板を用いて表示画面が大きい表示装置を作製する例であるので、電
気抵抗の低いアルミニウムからなる第1の導電層351aと、第1の導電層351aより
も耐熱性の高いモリブデンからなる第2の導電層351bとを積層させたゲート電極とす
る。エッチング装置は、図14に示すECCPモードのエッチング装置を用いる。
する。液晶表示装置のスイッチング素子に用いる場合、交流駆動させるため、ゲート絶縁
膜352は、窒化珪素膜の単層のみとすることが望ましい。ここでは、ゲート絶縁膜35
2として、単層の窒化珪素膜(誘電率7.0、厚さ300nm)をプラズマCVD法によ
り形成する。ここまでの工程を終えた断面図が図15(A)に相当する。
を成膜する真空チャンバーとは異なる真空チャンバーで微結晶半導体膜を成膜する。
を発生させて真空チャンバーの内壁に付着した気体(酸素及び窒素などの大気成分、若し
くは真空チャンバーのクリーニングに使用したエッチングガス)を除去した後、水素とシ
ランガスと微量のフォスフィン(PH3)ガスを導入する。シランガスは、真空チャンバ
ー内の酸素、水分等と反応させることができる。微量のフォスフィンガスは、後に成膜さ
れる微結晶半導体膜中にリンを含ませることができる。
微量のフォスフィンガスに曝した後、微結晶半導体膜を成膜する。微結晶半導体膜は、代
表的には、SiH4、Si2H6などの水素化珪素を水素で希釈してプラズマ生成するこ
とで成膜することができる。シランガスの流量の100倍を超え2000倍以下の流量の
水素を用いて、リン及び水素を含む微結晶半導体膜353を形成することができる。微量
のフォスフィンガスに曝すことにより、結晶核発生を助長して微結晶半導体膜353を成
膜する。この微結晶半導体膜353は、リンの濃度がゲート絶縁膜界面から離れる距離の
増大に従って減少する濃度プロファイルを示す。
更に好ましくは1倍以上5倍以下の流量の水素を用いて、水素を含む非晶質シリコンから
なるバッファ層54を積層する。ここまでの工程を終えた断面図が図15(C)に相当す
る。
体膜353及びバッファ層54を成膜する真空チャンバーとは異なる真空チャンバーで一
導電型を付与する不純物が添加された半導体膜55を成膜する。半導体膜55の成膜以降
の工程は、実施の形態6と同一であるため、ここでは詳細な説明は省略する。
態5または実施の形態6と自由に組み合わせることができる。
実施の形態2とは異なる薄膜トランジスタの作製方法について、図16乃至図18を用い
て説明する。ここでは、上記実施の形態6と比べフォトマスク数を削減することが可能な
プロセスを用いて薄膜トランジスタを作製する工程について示す。
ジストを塗布し、多階調マスクを用いたフォトリソグラフィ工程により形成したレジスト
マスクを用いて導電膜の一部をエッチングして、ゲート電極51を形成する。ここでは図
示しないが、適宜、テーパー角が異なる側面を有するゲート電極またはゲート配線を形成
する。次に、ゲート電極51上に、ゲート絶縁膜52a、52b、52cを順に形成する
。
2の成膜条件で成膜を行って、実施の形態6に示した図9(C)と同様に、微結晶半導体
膜53を形成する。次に、実施の形態6に示した図9(D)と同様に、微結晶半導体膜5
3上に、バッファ層54、一導電型を付与する不純物が添加された半導体膜55を順に形
成する。
形成する。次に、図16(A)に示すように、導電膜65a上にレジスト80を塗布する
。
、ポジ型レジストを用いて示す。
て、レジスト80を露光する。
異なる領域を有するレジストマスク81を形成することができる。
電型を付与する不純物が添加された半導体膜55、及び導電膜65a〜65cをエッチン
グし分離する。この結果、図17(A)に示すような、微結晶半導体膜61、バッファ層
62、一導電型を付与する不純物が添加された半導体膜63、及び導電膜85a〜85c
を形成することができる。
さが薄くなる。このとき、膜厚の薄い領域のレジスト(ゲート電極51の一部と重畳する
領域)は除去され、図17(A)に示すように、分離されたレジストマスク86を形成す
ることができる。
の結果、図17(B)に示すような、一対のソース電極及びドレイン電極92a〜92c
を形成することができる。レジストマスク86を用いて導電膜85a〜85cをウエット
エッチングすると、導電膜85a〜85cの端部が選択的にエッチングされる。この結果
、レジストマスク86より面積の小さいソース電極及びドレイン電極92a〜92cを形
成することができる。
63をエッチングして、一対のソース領域及びドレイン領域88を形成する。なお、当該
エッチング工程において、バッファ層62の一部もエッチングする。一部エッチングされ
たバッファ層をバッファ層87と示す。なお、バッファ層87には凹部が形成される。ソ
ース領域及びドレイン領域の形成工程と、バッファ層の窪み(溝)とを同一工程で形成す
ることができる。ここでは、バッファ層87の一部が、レジストマスク81と比較して面
積が縮小したレジストマスク86で一部エッチングされたため、ソース領域及びドレイン
領域88の外側にバッファ層87が突出した形状となる。この後、レジストマスク86を
除去する。また、ソース電極及びドレイン電極92a〜92cの端部と、ソース領域及び
ドレイン領域88の端部は一致せずずれており、ソース電極及びドレイン電極92a〜9
2cの端部の外側に、ソース領域及びドレイン領域88の端部が形成される。
ス領域及びドレイン領域88の端部は一致せずずれた形状となることで、ソース電極及び
ドレイン電極92a〜92cの端部の距離が離れるため、ソース電極及びドレイン電極間
のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極9
2a〜92cの端部と、ソース領域及びドレイン領域88の端部は一致せずずれた形状で
あるため、ソース電極及びドレイン電極92a〜92c及びソース領域及びドレイン領域
88の端部に電界が集中せず、ゲート電極51と、ソース電極及びドレイン電極92a〜
92cとの間でのリーク電流を防止することができる。
トマスクを用いて薄膜トランジスタを形成することができる。
領域及びドレイン領域88、バッファ層87、微結晶半導体膜90、及びゲート絶縁膜5
2c上に絶縁膜76を形成する。
エッチングしてコンタクトホールを形成する。次に、当該コンタクトホールにおいてソー
ス電極またはドレイン電極71cに接する画素電極77を形成する。ここでは、画素電極
77としては、スパッタリング法によりインジウム錫酸化物膜を成膜した後、インジウム
錫酸化物膜上にレジストを塗布する。次に、第4のフォトマスクを用いてレジストを露光
及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてインジウム錫酸
化物膜をエッチングして画素電極77を形成する。
子基板を形成することができる。
態5、実施の形態6、または実施の形態7と自由に組み合わせることができる。
本実施の形態では、多階調マスクを用いて保持容量を形成する工程と薄膜トランジスタと
画素電極のコンタクトを形成する工程について示す。なお、図19において、実施の形態
6と同一の箇所は、実施の形態6と同じ符号を用いる。
深さの異なる開口を有する第1の層間絶縁膜84aを形成する。ここでは容量部となる容
量配線の側面の角度は、図19(A)に示すように、ゲート電極の側面の角度よりも大き
い。多階調マスクにより配線側面の角度を異ならせて配線幅を場所毎に制御することで画
素部の開口率を向上させている。この段階の断面図が図19(A)に相当する。
表面を露呈する第1の開口と、第1の導電層78aと第2の導電層78bとの積層からな
る容量配線上に第1の開口よりも浅い深さの第2の開口が設けられる。なお、容量配線の
第1の導電層78aと第2の導電層78bは、それぞれゲート電極の第1の導電層51a
と第2の導電層51bと同じ工程で形成される。
してソース電極またはドレイン電極71cの一部を露呈させる。
をアッシングする。同時に第1の開口も拡大するが、絶縁膜76に形成した開口のサイズ
は変わらないため、段差が形成される。
ングにより第1の層間絶縁膜は第2の層間絶縁膜84bに縮小される。また、保持容量7
5は、誘電体として絶縁膜76とゲート絶縁膜52を用い、一対の電極として容量配線と
画素電極77とを用いる。
態5、実施の形態6、実施の形態7、または実施の形態8と自由に組み合わせることがで
きる。
本実施の形態では、表示装置の一形態として、実施の形態6で示す薄膜トランジスタを有
する液晶表示装置について、以下に示す。
。VA型の液晶表示装置とは、液晶パネルの液晶分子の配列を制御する方式の一種である
。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が
垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの領域
(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマ
ルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設
計が考慮された液晶表示装置について説明する。
素電極が形成される基板側の平面図であり、図中に示す切断線A−Bに対応する断面構造
を図20に表している。また、図22は対向電極が形成される基板側の平面図である。以
下の説明ではこれらの図を参照して説明する。
成された基板600と、対向電極640等が形成される対向基板601とが重ね合わせら
れ、液晶が注入された状態を示している。
色膜634、第2の着色膜636、第3着色膜638、対向電極640が形成されている
。この構造により、液晶の配向を制御するための突起644とスペーサ642の高さを異
ならせている。画素電極624上には配向膜648が形成され、同様に対向電極640上
にも配向膜646が形成されている。この間に液晶層650が形成されている。
い。さらには、スペーサ642を基板600上に形成される画素電極624上に形成して
もよい。
0が形成される。画素電極624は、TFT628、配線、及び保持容量部630を覆う
絶縁膜620、絶縁膜を覆う第3絶縁膜622をそれぞれ貫通するコンタクトホール62
3で、配線618と接続する。また、多階調マスクを用いて、配線618とTFT628
のソース電極またはドレイン電極を選択的にエッチングし、配線618の側面角度は、T
FT628のソース電極またはドレイン電極の側面角度よりも大きくして開口率向上に寄
与している。TFT628は実施の形態6で示す薄膜トランジスタを適宜用いることがで
きる。また、保持容量部630は、実施の形態2に従ってTFT628のゲート配線60
2と同じ多階調マスクで形成した第1の容量配線604と、ゲート絶縁膜606と、配線
616、618と同様に形成した第2の容量配線617で構成される。また、第1の容量
配線604の側面角度は、TFT628の配線616、618の側面角度よりも大きくし
て開口率向上に寄与している。
れている。
て形成する。画素電極624にはスリット625を設ける。スリット625は液晶の配向
を制御するためのものである。
それぞれTFT628、画素電極624及び保持容量部630と同様に形成することがで
きる。TFT628とTFT629は共に配線616と接続している。この液晶パネルの
画素(ピクセル)は、画素電極624と画素電極626により構成されている。画素電極
624と画素電極626はサブピクセルである。
。対向電極640は、画素電極624と同様の材料を用いて形成することが好ましい。対
向電極640上には液晶の配向を制御する突起644が形成されている。また、遮光膜6
32の位置に合わせてスペーサ642が形成されている。
配線602、配線616と接続している。この場合、第1の容量配線604と第3の容量
配線605の電位を異ならせることで、液層素子651と液晶素子652の動作を異なら
せることができる。すなわち、第1の容量配線604と第3の容量配線605の電位を個
別に制御することにより液晶の配向を精密に制御して視野角を広げている。
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶パネルの視野角を広げている。
されない。
あり、図中に示す切断線A−Bに対応する断面構造を図24に表している。以下の説明で
はこの両図を参照して説明する。なお、図24及び図25において、図20と同じ部位に
は同じ符号を用いる。
ている。データ線として機能する配線616は、TFT628と接続している。TFT6
28は実施の形態2に示すTFTのいずれかを適用することができる。
ている。また、第2の着色膜636と対向電極640の間には平坦化膜637が形成され
、液晶の配向乱れを防いでいる。液晶層650は画素電極624と対向電極640の間に
形成されている。
れている。
防ぐための遮蔽膜(ブラックマトリクス)などが形成されていても良い。また、基板60
0の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基
板601の対向電極640が形成されている面とは逆の面に、偏光板を貼り合わせておく
。
は、オフ電流が少なく、電気特性が優れ、信頼性の高い薄膜トランジスタを用いているた
め、コントラストが高く、視認性の高い液晶表示装置である。また、多階調マスクを用い
て、配線の側面角度を場所毎に調節することで、開口率の高い液晶表示装置を実現してい
る。また、多階調マスクを用いて、配線の側面角度を場所毎に調節することで、配線端部
の上方での断線や、短絡不良を低減している。
内の液晶分子に対して水平方向に電界を加えることで液晶を駆動して階調表現する方式で
ある。この方式によれば、視野角を約180度にまで広げることができる。
態5、実施の形態6、実施の形態7、実施の形態8、または実施の形態9と自由に組み合
わせることができる。
本発明の液晶表示装置の一形態である表示パネルの構成について、以下に示す。
れた画素部6012と接続している表示パネルの形態を示す。画素部6012及び走査線
駆動回路6014は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結
晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線
駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆
動回路の動作を安定させることができる。なお、信号線駆動回路6013は、単結晶の半
導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはSOIを
用いたトランジスタであっても良い。画素部6012と、信号線駆動回路6013と、走
査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC6015を介し
て供給される。
い。
形成された基板上に貼り合わせる必要はなく、例えばFPC上に貼り合わせるようにして
も良い。図26(B)に、信号線駆動回路6023のみを別途形成し、基板6021上に
形成された画素部6022及び走査線駆動回路6024と接続している液晶表示装置パネ
ルの形態を示す。画素部6022及び走査線駆動回路6024は、微結晶半導体膜を用い
た薄膜トランジスタを用いて形成する。信号線駆動回路6023は、FPC6025を介
して画素部6022と接続されている。画素部6022と、信号線駆動回路6023と、
走査線駆動回路6024とに、それぞれ電源の電位、各種信号等が、FPC6025を介
して供給される。
いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部
と電気的に接続するようにしても良い。図26(C)に、信号線駆動回路が有するアナロ
グスイッチ6033aを、画素部6032、走査線駆動回路6034と同じ基板6031
上に形成し、信号線駆動回路が有するシフトレジスタ6033bを別途異なる基板に形成
して貼り合わせる液晶表示装置パネルの形態を示す。画素部6032及び走査線駆動回路
6034は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回
路が有するシフトレジスタ6033bは、FPC6035を介して画素部6032と接続
されている。画素部6032と、信号線駆動回路と、走査線駆動回路6034とに、それ
ぞれ電源の電位、各種信号等が、FPC6035を介して供給される。
板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。また接続す
る位置は、電気的な接続が可能であるならば、図26に示した位置に限定されない。また
、コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。
を有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レ
ベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタと
アナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコー
ダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代
わりにラッチ等を用いても良い。
態5、実施の形態6、実施の形態7、実施の形態8、実施の形態9または実施の形態10
と自由に組み合わせることができる。
本発明の表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図27を
用いて説明する。図27(A)は、第1の基板4001上に形成された微結晶半導体膜を
有する薄膜トランジスタ4010及び液晶素子4013を、第2の基板4006との間に
シール材4005によって封止した、パネルの上面図であり、図27(B)は、図27(
A)のA−A’における断面図相当する。
むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動
回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走
査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板400
6とによって、液晶4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶
半導体膜で形成された信号線駆動回路4003が実装されている。なお本実施の形態では
、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第1の基板40
01に貼り合わせる例について説明するが、単結晶半導体を用いた薄膜トランジスタで信
号線駆動回路を形成し、貼り合わせるようにしても良い。図27では、信号線駆動回路4
003に含まれる、多結晶半導体膜で形成された薄膜トランジスタ4009を例示する。
、薄膜トランジスタを複数有しており、図27(B)では、画素部4002に含まれる薄
膜トランジスタ4010とを例示している。薄膜トランジスタ4010は微結晶半導体膜
を用いた薄膜トランジスタに相当する。
膜トランジスタ4010と配線4041を介して電気的に接続されている。そして液晶素
子4013の対向電極4031は第2の基板4006上に形成されている。画素電極40
30と対向電極4031と液晶4008とが重なっている部分が、液晶素子4013に相
当する。
ステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとして
は、FRP(Fiberglass−Reinforced Plastics)板、P
VF(ポリビニルフルオライド)フィルム、ポリエステルフィルム、またはアクリル樹脂
フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエス
テルフィルムで挟んだ構造のシートを用いることもできる。
距離(セルギャップ)を制御するために設けられている。なお絶縁膜を選択的にエッチン
グすることで得られるスペーサを用いていても良い。
4002に与えられる各種信号及び電位は、引き回し配線4014、4015を介して、
FPC4018から供給されている。
と同じ導電膜から形成されている。また、引き回し配線4014、4015は、配線40
41と同じ導電膜で形成されている。実施の形態1に示すように、多階調マスクを用いる
ことによって、引き回し配線4014、4015の側面の角度は、配線4041よりも大
きい。隣り合う引き回し配線間で短絡が生じないように両側面の垂直に加工することは効
果的である。
電気的に接続されている。
更にカラーフィルタや遮蔽膜を有していても良い。
ている例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
ある。
本発明により得られる表示装置等によって、アクティブマトリクス型表示装置モジュール
に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施
できる。
トディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カー
ステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話ま
たは電子書籍等)などが挙げられる。それらの一例を図28に示す。
に、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付
けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面20
03が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備え
られている。このように、テレビジョン装置を完成させることができる。
が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004
を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から
受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもで
きる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作
機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する
表示部2007が設けられていても良い。
パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成
において、主画面2003を視野角の優れた液晶表示パネルで形成し、サブ画面2008
を低消費電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先
させるためには、主画面2003を発光表示パネルで形成し、サブ画面を発光表示パネル
で形成し、サブ画面は点滅可能とする構成としても良い。
じめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の
表示媒体としても様々な用途に適用することができる。
示部2302、操作部2303などを含んで構成されている。表示部2302においては
、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。
を含んでいる。表示部2402に、上記実施の形態に示す表示装置を適用することにより
、量産性を高めることができる。
102:ゲート絶縁膜
103:第1の導電層
106:ソース領域及びドレイン領域
107a:第1の配線層
107b:第2の配線層
108:ソース領域及びドレイン領域
109:ソース電極またはドレイン電極
110:ソース電極またはドレイン電極
111:絶縁膜
112:画素電極
113:接続電極
116:第1の接続電極
117:第2の接続電極
118:画素電極
119:第3の接続電極
Claims (2)
- 基板上方の第1の配線層と、
前記第1の配線層上方の第1の絶縁層と、
前記第1の絶縁層上方の半導体層と、
前記半導体層に電気的に接続された第2の配線層と、
前記半導体層に電気的に接続された第3の配線層と、
前記第1の絶縁層上方、前記半導体層上方、前記第2の配線層上方、及び前記第3の配線層上方の第2の絶縁層と、
前記第2の絶縁層上方の液晶素子と、を有し、
前記液晶素子は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極により電界が加えられる液晶層と、を有し、
前記第1の電極は、開口部を有し、
前記半導体層のチャネル形成領域は、前記第1の配線層と重なる領域を有し、
前記半導体層のチャネル形成領域は、前記第1の電極と重なる領域を有し、
前記第3の配線層は、第1の領域と、第2の領域と、を有し、
前記第1の領域は、前記第1の配線層と重なり、かつ、前記半導体層上方に位置し、
前記第2の領域は、前記第1の配線層と重ならず、
前記第1の領域における前記第3の配線層の側面は、前記第2の領域における前記第3の配線層の側面よりもテーパ角が小さい半導体装置。 - 基板上方の第1の配線層と、
前記第1の配線層上方の第1の絶縁層と、
前記第1の絶縁層上方の半導体層と、
前記半導体層に電気的に接続された第2の配線層と、
前記半導体層に電気的に接続された第3の配線層と、
前記第1の絶縁層上方、前記半導体層上方、前記第2の配線層上方、及び前記第3の配線層上方の第2の絶縁層と、
前記第2の絶縁層上方の第3の絶縁層と、
前記第3の絶縁層上方の液晶素子と、を有し、
前記液晶素子は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極により電界が加えられる液晶層と、を有し、
前記第1の電極は、開口部を有し、
前記半導体層のチャネル形成領域は、前記第1の配線層と重なる領域を有し、
前記半導体層のチャネル形成領域は、前記第1の電極と重なる領域を有し、
前記第3の配線層は、第1の領域と、第2の領域と、を有し、
前記第1の領域は、前記第1の配線層と重なり、かつ、前記半導体層上方に位置し、
前記第2の領域は、前記第1の配線層と重ならず、
前記第1の領域における前記第3の配線層の側面は、前記第2の領域における前記第3の配線層の側面よりもテーパ角が小さく、
前記第2の絶縁層は、窒化珪素を含み、
前記第3の絶縁層は、有機樹脂を含む半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312818 | 2007-12-03 | ||
JP2007312818 | 2007-12-03 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081269A Division JP6371436B2 (ja) | 2007-12-03 | 2017-04-17 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019151106A Division JP6997143B2 (ja) | 2007-12-03 | 2019-08-21 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019008298A JP2019008298A (ja) | 2019-01-17 |
JP2019008298A5 JP2019008298A5 (ja) | 2019-02-28 |
JP6577097B2 true JP6577097B2 (ja) | 2019-09-18 |
Family
ID=40674919
Family Applications (11)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008303733A Active JP5377940B2 (ja) | 2007-12-03 | 2008-11-28 | 半導体装置 |
JP2013197743A Active JP5689935B2 (ja) | 2007-12-03 | 2013-09-25 | 半導体装置 |
JP2015014978A Active JP5951812B2 (ja) | 2007-12-03 | 2015-01-29 | 半導体装置の作製方法 |
JP2016114255A Active JP6131369B2 (ja) | 2007-12-03 | 2016-06-08 | 半導体装置と半導体装置の作製方法 |
JP2017081269A Active JP6371436B2 (ja) | 2007-12-03 | 2017-04-17 | 半導体装置 |
JP2018132306A Active JP6577097B2 (ja) | 2007-12-03 | 2018-07-12 | 半導体装置 |
JP2019151106A Active JP6997143B2 (ja) | 2007-12-03 | 2019-08-21 | 表示装置 |
JP2021204306A Active JP7137683B2 (ja) | 2007-12-03 | 2021-12-16 | 表示装置 |
JP2022139972A Active JP7311692B2 (ja) | 2007-12-03 | 2022-09-02 | 表示装置 |
JP2023111714A Active JP7432787B2 (ja) | 2007-12-03 | 2023-07-06 | 表示装置 |
JP2024015853A Active JP7489558B2 (ja) | 2007-12-03 | 2024-02-05 | 液晶表示装置 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008303733A Active JP5377940B2 (ja) | 2007-12-03 | 2008-11-28 | 半導体装置 |
JP2013197743A Active JP5689935B2 (ja) | 2007-12-03 | 2013-09-25 | 半導体装置 |
JP2015014978A Active JP5951812B2 (ja) | 2007-12-03 | 2015-01-29 | 半導体装置の作製方法 |
JP2016114255A Active JP6131369B2 (ja) | 2007-12-03 | 2016-06-08 | 半導体装置と半導体装置の作製方法 |
JP2017081269A Active JP6371436B2 (ja) | 2007-12-03 | 2017-04-17 | 半導体装置 |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019151106A Active JP6997143B2 (ja) | 2007-12-03 | 2019-08-21 | 表示装置 |
JP2021204306A Active JP7137683B2 (ja) | 2007-12-03 | 2021-12-16 | 表示装置 |
JP2022139972A Active JP7311692B2 (ja) | 2007-12-03 | 2022-09-02 | 表示装置 |
JP2023111714A Active JP7432787B2 (ja) | 2007-12-03 | 2023-07-06 | 表示装置 |
JP2024015853A Active JP7489558B2 (ja) | 2007-12-03 | 2024-02-05 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090140438A1 (ja) |
JP (11) | JP5377940B2 (ja) |
KR (1) | KR101517529B1 (ja) |
CN (1) | CN101452906B (ja) |
Families Citing this family (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2010047288A1 (en) * | 2008-10-24 | 2010-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductordevice |
US8741702B2 (en) | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR101643835B1 (ko) | 2009-07-10 | 2016-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR101739154B1 (ko) * | 2009-07-17 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
WO2011007682A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
KR102181301B1 (ko) | 2009-07-18 | 2020-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
KR101782176B1 (ko) | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI559501B (zh) * | 2009-08-07 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
JP5642447B2 (ja) | 2009-08-07 | 2014-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI529914B (zh) * | 2009-08-07 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
TWI528527B (zh) * | 2009-08-07 | 2016-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
EP2284891B1 (en) | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
WO2011027702A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011027676A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011027701A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
KR101707433B1 (ko) * | 2009-09-04 | 2017-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
EP2478563B1 (en) * | 2009-09-16 | 2021-04-07 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing a samesemiconductor device |
KR102111264B1 (ko) * | 2009-09-16 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
US9715845B2 (en) * | 2009-09-16 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
WO2011037008A1 (en) | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device |
WO2011043163A1 (en) | 2009-10-05 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101623619B1 (ko) * | 2009-10-08 | 2016-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층 및 반도체 장치 |
CN102648524B (zh) | 2009-10-08 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体器件、显示装置和电子电器 |
WO2011043194A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102295450B1 (ko) * | 2009-10-09 | 2021-08-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
CN102576736B (zh) * | 2009-10-09 | 2015-05-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
WO2011048945A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
KR20170143023A (ko) * | 2009-10-21 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
KR102142450B1 (ko) | 2009-10-30 | 2020-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
JP5601821B2 (ja) * | 2009-11-11 | 2014-10-08 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
KR101800854B1 (ko) * | 2009-11-20 | 2017-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
US8395156B2 (en) * | 2009-11-24 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2011065059A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置 |
KR102183102B1 (ko) | 2009-11-27 | 2020-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
KR102426613B1 (ko) * | 2009-11-28 | 2022-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR20120099475A (ko) * | 2009-12-04 | 2012-09-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
WO2011068028A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, semiconductor device, and method for manufacturing the same |
KR101797253B1 (ko) * | 2009-12-04 | 2017-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR101763660B1 (ko) * | 2009-12-18 | 2017-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 그 구동 방법 |
KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
KR101866734B1 (ko) * | 2009-12-25 | 2018-06-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8476744B2 (en) * | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
US20130092923A1 (en) * | 2010-01-13 | 2013-04-18 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing the same |
KR101701208B1 (ko) | 2010-01-15 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 |
WO2011089841A1 (en) | 2010-01-22 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101993584B1 (ko) * | 2010-01-22 | 2019-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
TWI525377B (zh) * | 2010-01-24 | 2016-03-11 | 半導體能源研究所股份有限公司 | 顯示裝置 |
KR102008754B1 (ko) | 2010-01-24 | 2019-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치와 이의 제조 방법 |
JP5740169B2 (ja) * | 2010-02-19 | 2015-06-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
US8383434B2 (en) * | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
KR20130008037A (ko) * | 2010-03-05 | 2013-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하는 방법 |
WO2011118510A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
SE537101C2 (sv) | 2010-03-30 | 2015-01-07 | Fairchild Semiconductor | Halvledarkomponent och förfarande för utformning av en struktur i ett målsubstrat för tillverkning av en halvledarkomponent |
US9035315B2 (en) * | 2010-04-30 | 2015-05-19 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for manufacturing semiconductor device |
JP5697534B2 (ja) * | 2010-05-14 | 2015-04-08 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
KR20180135118A (ko) * | 2010-07-02 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
TWI419095B (zh) * | 2010-10-25 | 2013-12-11 | Au Optronics Corp | 顯示器 |
US8872186B2 (en) * | 2010-11-26 | 2014-10-28 | Sharp Kabushiki Kaisha | Display device and method for manufacturing same |
JP5653745B2 (ja) * | 2010-12-22 | 2015-01-14 | 日東電工株式会社 | 光導波路の製法 |
US20120193656A1 (en) * | 2010-12-29 | 2012-08-02 | Au Optronics Corporation | Display device structure and manufacturing method thereof |
CN102184928A (zh) * | 2010-12-29 | 2011-09-14 | 友达光电股份有限公司 | 显示元件及其制造方法 |
KR20210034703A (ko) * | 2011-01-28 | 2021-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
JP2012191008A (ja) * | 2011-03-10 | 2012-10-04 | Sony Corp | 表示装置および電子機器 |
TWI605590B (zh) | 2011-09-29 | 2017-11-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US20130189022A1 (en) * | 2011-11-30 | 2013-07-25 | Component Re-Engineering Company, Inc. | Hermetically Joined Plate And Shaft Devices |
JP6009182B2 (ja) * | 2012-03-13 | 2016-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6100071B2 (ja) * | 2012-04-30 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR102316107B1 (ko) * | 2012-05-31 | 2021-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102830587A (zh) * | 2012-09-11 | 2012-12-19 | 京东方科技集团股份有限公司 | 一种掩模板、彩色滤光片、液晶显示设备及制作方法 |
TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
KR101987384B1 (ko) * | 2012-11-23 | 2019-06-11 | 엘지디스플레이 주식회사 | 표시장치 |
JP6011296B2 (ja) * | 2012-12-07 | 2016-10-19 | 富士ゼロックス株式会社 | 発光部品、プリントヘッドおよび画像形成装置 |
KR101795194B1 (ko) * | 2012-12-28 | 2017-11-07 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 및 그의 제조 방법 |
US8853071B2 (en) * | 2013-03-08 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connectors and methods for forming the same |
JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6023657B2 (ja) * | 2013-05-21 | 2016-11-09 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びその製造方法 |
US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
KR102246102B1 (ko) | 2013-11-26 | 2021-04-30 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105499069B (zh) * | 2014-10-10 | 2019-03-08 | 住友重机械工业株式会社 | 膜形成装置及膜形成方法 |
EP3243107A1 (en) * | 2015-01-05 | 2017-11-15 | Marsupial Holdings LLC | Multi-tone amplitude photomask |
US9893060B2 (en) * | 2015-12-17 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN107949915B (zh) | 2016-03-14 | 2021-04-27 | 富士电机株式会社 | 半导体装置及制造方法 |
JP6425676B2 (ja) * | 2016-03-17 | 2018-11-21 | 三菱電機株式会社 | 表示装置の製造方法 |
US9916986B2 (en) * | 2016-06-27 | 2018-03-13 | International Business Machines Corporation | Single or mutli block mask management for spacer height and defect reduction for BEOL |
CN106444274A (zh) * | 2016-09-05 | 2017-02-22 | 深圳市国华光电科技有限公司 | 一种掩模板、采用其制备下基板的方法和该方法的应用 |
CN106505033B (zh) * | 2016-11-16 | 2019-06-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
US11387264B2 (en) | 2016-11-21 | 2022-07-12 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and manufacturing method |
JP6487123B2 (ja) * | 2017-01-31 | 2019-03-20 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置およびその製造方法 |
CN110419266A (zh) * | 2017-03-16 | 2019-11-05 | 堺显示器制品株式会社 | 有机el设备的制造方法、成膜方法及成膜装置 |
CN109935516B (zh) * | 2019-04-01 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
CN110098246A (zh) * | 2019-05-30 | 2019-08-06 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及光罩 |
CN110993614B (zh) * | 2019-11-27 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板制备装置及方法 |
CN110993661A (zh) * | 2019-12-02 | 2020-04-10 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
CN115206994A (zh) * | 2021-04-09 | 2022-10-18 | 株式会社日本显示器 | 显示装置 |
WO2023182360A1 (ja) * | 2022-03-24 | 2023-09-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713191A (ja) * | 1993-06-28 | 1995-01-17 | Casio Comput Co Ltd | アクティブマトリックス液晶表示素子 |
TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
JPH09263974A (ja) * | 1996-03-29 | 1997-10-07 | Sanyo Electric Co Ltd | Cr膜のエッチング方法 |
KR100249187B1 (ko) * | 1996-07-13 | 2000-03-15 | 구본준 | 박막액정표시장치(tft-lcd)및그제조방법 |
JPH10282520A (ja) * | 1997-04-03 | 1998-10-23 | Hitachi Ltd | 液晶表示装置 |
JPH11237646A (ja) * | 1998-02-24 | 1999-08-31 | Toshiba Corp | 液晶表示装置 |
US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
JP3754216B2 (ja) | 1998-12-24 | 2006-03-08 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
JP4292350B2 (ja) | 1999-04-22 | 2009-07-08 | 栄 田中 | 液晶表示装置とその製造方法 |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JP2002111001A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 配線基板及び配線基板の製造方法 |
JP3771456B2 (ja) * | 2001-03-06 | 2006-04-26 | 株式会社日立製作所 | 液晶表示装置及び薄膜トランジスタの製造方法 |
JP2003149674A (ja) | 2001-11-13 | 2003-05-21 | Hitachi Ltd | 液晶表示装置 |
JP2003223119A (ja) * | 2002-01-30 | 2003-08-08 | Toshiba Corp | 表示装置およびその製造方法 |
JP4012405B2 (ja) * | 2002-02-01 | 2007-11-21 | 達碁科技股▲ふん▼有限公司 | 薄膜トランジスタ液晶表示装置の製造方法 |
JP4004835B2 (ja) | 2002-04-02 | 2007-11-07 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタアレイ基板の製造方法 |
KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100905472B1 (ko) * | 2002-12-17 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
JP4118706B2 (ja) * | 2003-02-25 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP2005092045A (ja) * | 2003-09-19 | 2005-04-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US7760317B2 (en) * | 2003-10-14 | 2010-07-20 | Lg Display Co., Ltd. | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
KR101090246B1 (ko) | 2003-12-10 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR20050080276A (ko) * | 2004-02-09 | 2005-08-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
US7319236B2 (en) * | 2004-05-21 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
TWI247930B (en) * | 2004-08-10 | 2006-01-21 | Ind Tech Res Inst | Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics |
JP4801406B2 (ja) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4592384B2 (ja) | 2004-10-25 | 2010-12-01 | シャープ株式会社 | 液晶表示装置 |
KR20060053497A (ko) * | 2004-11-16 | 2006-05-22 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조방법 |
US7714948B2 (en) | 2004-12-16 | 2010-05-11 | Sharp Kabushiki Kaisha | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device |
KR20060082105A (ko) | 2005-01-11 | 2006-07-14 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR101152528B1 (ko) | 2005-06-27 | 2012-06-01 | 엘지디스플레이 주식회사 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
JP4801942B2 (ja) * | 2005-07-08 | 2011-10-26 | 東芝モバイルディスプレイ株式会社 | 薄膜トランジスタ搭載配線基板 |
KR101168728B1 (ko) | 2005-07-15 | 2012-07-26 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
KR20070012081A (ko) * | 2005-07-22 | 2007-01-25 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
WO2007017982A1 (ja) * | 2005-08-11 | 2007-02-15 | Sharp Kabushiki Kaisha | 回路基板、電子装置、及び、回路基板の製造方法 |
JP2007072040A (ja) * | 2005-09-06 | 2007-03-22 | Sanyo Epson Imaging Devices Corp | 液晶装置及び液晶装置の製造方法 |
JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5105811B2 (ja) * | 2005-10-14 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
US8149346B2 (en) * | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5416881B2 (ja) * | 2005-10-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20070063376A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 액정 표시 장치 |
US7821613B2 (en) * | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
KR101263196B1 (ko) * | 2006-01-02 | 2013-05-10 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
JP2006235638A (ja) * | 2006-03-03 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2007256540A (ja) | 2006-03-22 | 2007-10-04 | Sharp Corp | 液晶表示装置の検査方法、及び液晶表示装置 |
JP4215068B2 (ja) * | 2006-04-26 | 2009-01-28 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
JP5250944B2 (ja) * | 2006-04-28 | 2013-07-31 | 凸版印刷株式会社 | 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法 |
JP2009031373A (ja) | 2007-07-25 | 2009-02-12 | Sony Corp | 液晶表示装置 |
JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4924412B2 (ja) * | 2007-12-27 | 2012-04-25 | ぺんてる株式会社 | 静電容量型デジタル式タッチパネル |
-
2008
- 2008-11-28 JP JP2008303733A patent/JP5377940B2/ja active Active
- 2008-12-01 US US12/325,474 patent/US20090140438A1/en not_active Abandoned
- 2008-12-02 KR KR1020080121166A patent/KR101517529B1/ko active IP Right Grant
- 2008-12-03 CN CN200810184313.1A patent/CN101452906B/zh not_active Expired - Fee Related
-
2013
- 2013-09-25 JP JP2013197743A patent/JP5689935B2/ja active Active
-
2015
- 2015-01-29 JP JP2015014978A patent/JP5951812B2/ja active Active
-
2016
- 2016-06-08 JP JP2016114255A patent/JP6131369B2/ja active Active
-
2017
- 2017-04-17 JP JP2017081269A patent/JP6371436B2/ja active Active
-
2018
- 2018-07-12 JP JP2018132306A patent/JP6577097B2/ja active Active
-
2019
- 2019-08-21 JP JP2019151106A patent/JP6997143B2/ja active Active
-
2021
- 2021-12-16 JP JP2021204306A patent/JP7137683B2/ja active Active
-
2022
- 2022-09-02 JP JP2022139972A patent/JP7311692B2/ja active Active
-
2023
- 2023-07-06 JP JP2023111714A patent/JP7432787B2/ja active Active
-
2024
- 2024-02-05 JP JP2024015853A patent/JP7489558B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP5377940B2 (ja) | 2013-12-25 |
CN101452906B (zh) | 2016-02-24 |
JP6131369B2 (ja) | 2017-05-17 |
JP2009158940A (ja) | 2009-07-16 |
JP7311692B2 (ja) | 2023-07-19 |
JP2020003811A (ja) | 2020-01-09 |
JP2023129456A (ja) | 2023-09-14 |
JP2015092631A (ja) | 2015-05-14 |
JP2022050424A (ja) | 2022-03-30 |
JP7489558B2 (ja) | 2024-05-23 |
JP7137683B2 (ja) | 2022-09-14 |
JP2022171733A (ja) | 2022-11-11 |
JP2019008298A (ja) | 2019-01-17 |
JP7432787B2 (ja) | 2024-02-16 |
JP5689935B2 (ja) | 2015-03-25 |
CN101452906A (zh) | 2009-06-10 |
JP5951812B2 (ja) | 2016-07-13 |
JP2016187040A (ja) | 2016-10-27 |
US20090140438A1 (en) | 2009-06-04 |
JP6997143B2 (ja) | 2022-01-17 |
KR101517529B1 (ko) | 2015-05-04 |
JP6371436B2 (ja) | 2018-08-08 |
JP2014033217A (ja) | 2014-02-20 |
JP2017139491A (ja) | 2017-08-10 |
KR20090057923A (ko) | 2009-06-08 |
JP2024054206A (ja) | 2024-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6577097B2 (ja) | 半導体装置 | |
JP7130805B2 (ja) | 液晶表示装置 | |
JP5917728B2 (ja) | 表示装置 | |
KR101511494B1 (ko) | 다이오드, 및 이것을 갖는 표시장치 | |
US8030147B2 (en) | Method for manufacturing thin film transistor and display device including the thin film transistor | |
JP5367338B2 (ja) | 表示装置の作製方法 | |
JP2009170896A (ja) | 半導体装置、および半導体装置の作製方法 | |
JP2009158935A (ja) | 薄膜トランジスタ及び半導体装置 | |
JP2024103510A (ja) | 表示装置 | |
KR20090104730A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6577097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |