KR20060082105A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060082105A
KR20060082105A KR1020050002544A KR20050002544A KR20060082105A KR 20060082105 A KR20060082105 A KR 20060082105A KR 1020050002544 A KR1020050002544 A KR 1020050002544A KR 20050002544 A KR20050002544 A KR 20050002544A KR 20060082105 A KR20060082105 A KR 20060082105A
Authority
KR
South Korea
Prior art keywords
line
data line
thin film
film transistor
transistor array
Prior art date
Application number
KR1020050002544A
Other languages
English (en)
Inventor
기동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002544A priority Critical patent/KR20060082105A/ko
Priority to US11/325,894 priority patent/US20060157705A1/en
Publication of KR20060082105A publication Critical patent/KR20060082105A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/02—Retaining or protecting walls
    • E02D29/0216—Cribbing walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2300/00—Materials
    • E02D2300/0071—Wood
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)

Abstract

기판 위에 형성되어 있는 유지 전극선 및 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제1 접촉 구멍을 가지는 하부 보호막, 상기 하부 보호막 위에 형성되어 있는 색 필터, 상기 색 필터 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제2 접촉 구멍을 가지는 상부 보호막, 그리고 상기 상부 보호막 위에 형성되어 있고, 상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 유지 전극선은 상기 게이트선과 행 방향으로 나란히 형성되어 있고, 상기 데이터선과 평행하게 뻗어 있는 광 차단부를 포함한다.
색필터, 상부보호막, COA, 유지전극선, 빛샘, 세로줄무늬, 데이터선

Description

박막 트랜지스터 표시판 {THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 9는 화소 전극의 전압 변화량을 설명하기 위한 화소 전극과 기생 축전기 의 등가 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
81, 82: 접촉 보조 부재
110: 기판 121, 129: 게이트선
124: 게이트 전극 131, 137, 139: 유지 전극선
140: 게이트 절연막
151, 154: 반도체
161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극
180p: 보호막 180a, 180b, 보호막
181, 182, 187: 접촉 구멍
190: 화소 전극
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 가장 널리 사용되는 평판 표시 장치 중 하나이다. 액정 표시 장치는 일반적으로 전계를 생성하는 전극을 가지고 있으며 간극(間隙)을 두고 있는 두 표시판과 그 간극에 들어있는 액정층을 포함한다. 액정 표시 장치는 두 전 극에 전압을 인가함으로써 액정층에 전계를 생성하여 액정층의 액정 분자들의 배열을 결정하고, 이를 통해 입사광의 편광을 조절함으로써 화상을 표시하는 장치이다.
이러한 액정 표시 장치는 행렬의 형태로 배열되어 있는 복수의 화소와 화소를 구동하기 위하여 주사 신호를 전달하는 게이트선 및 데이터 신호를 전달하는 데이터선 따위의 복수의 신호선을 포함한다. 각 화소는 화소 전극, 색 필터, 그리고 게이트선 및 데이터선과 연결되어 데이터 신호를 제어하는 박막 트랜지스터를 포함한다.
액정 표시 장치의 두 표시판 중 하나에는 게이트선, 데이터선, 화소 전극 및 박막 트랜지스터 등이 형성되어 있으며, 다른 표시판에는 다양한 색의 화상을 구현하기 위한 색 필터가 형성되어 있다.
이러한 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다. 이를 위하여 색 필터를 박막 트랜지스터와 동일한 표시판에 형성하여 두 표시판 사이의 공정 마진(margin)을 최소화함으로써 개구율을 향상시키는 것을 제시하였으며, 이때 색 필터의 상부에는 이후에 형성되는 다른 막의 프로파일(profile)을 양호하게 형성하기 위하여 평탄화 특성이 우수한 유기 절연막을 형성한다.
이러한 액정 표시 장치용 표시판의 제조 방법에서는 마스크를 이용한 사진 식각 공정으로 패터닝하여 각 층에 배선 또는 접촉구 등의 패턴을 형성하는데, 여러 광학계를 통해서 출사되는 빛의 성분이 균일하지 않아 노광된 후의 패턴이 균일하지 않게 된다.
이로 인해, 층 간 정렬, 예를 들어 데이터선과 화소 전극 사이의 정렬이 정확하게 이루어지지 않은 오정렬이 발생하여, 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다. 이러한 기생 용량의 차이와 패턴 위치의 차이는 각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 세로줄 무늬와 같은 화질 불량을 야기한다.
본 발명이 이루고자 하는 기술적 과제는 세로줄 무늬를 최소화할 수 있는 표시 장치용 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 유지 전극선 및 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제1 접촉 구멍을 가지는 하부 보호막, 상기 하부 보호막 위에 형성되어 있는 색 필터, 상기 색 필터 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제2 접촉 구멍을 가지는 상부 보호막, 그리고 상기 상부 보호막 위에 형성되어 있고, 상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 유지 전극선은 상기 게이트선과 행 방향으로 나란히 형성되어 있고, 상기 데이터선과 평행하게 뻗어 있는 광 차단부를 포함한다.
상기 광 차단부의 적어도 일부는 인접한 화소 전극 사이에 형성되어 있는 것이 바람직하다.
상기 광 차단부의 일부는 상기 데이터선의 일부와 중첩되어 있는 것이 바람직하다.
상기 광 차단부는 상기 데이터선과 소정 거리 이격되어 있는 것이 좋다.
상기 소정 거리의 범위는 약 1.0 내지 2.0㎛일 수 있다.
상기 광 차단부는 상기 데이터선을 중심으로 왼쪽에 위치할 수 있거나상기 데이터선을 중심으로 오른쪽에 위치할 수 있다.
상기 유지 전극선은 공통 전압을 인가받는 것이 좋다.
상기 상부 보호막은 유기 절연막으로 형성되어 있는 것이 바람직하다
이웃하는 색 필터는 상기 데이터선 위에서 중첩되어 있는 것이 좋다.
상기 색 필터는 적색, 녹색 및 청색 중 어느 하나의 색상을 표현할 수 있다.
상기 특징에 따른 박막 트랜지스터 표시판은 상부 보호막 위에 형성되어 있으며 상기 게이트선 및 상기 데이터선의 끝부분과 각각 제3 및 제4 접촉 구멍을 통하여 연결되어 있는 접촉 보조 부재를 더 포함할 수 있다.
또한 상기 박막 트랜지스터 표시판은 상기 반도체와 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있다.
이때, 상기 반도체와 저항성 접촉층은 상기 데이터선의 모양을 따라 연장되어 있는 것이 좋다.
상기 유지 전극선은 상기 드레인 전극과 중첩하는 것이 바람직하고, 상기 드 레인 전극의 확장부와 중첩하는 확장부를 더 포함할 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명에 따른 박막 트랜지스터 표시판의 한 실시예인 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(131)이 형성되어 있다. 게이트선(121)과 유지 전극선(131)은 서로 분리되어 있으며 주로 가로 방향으로 뻗어 있다.
각 게이트선(121)은 위아래로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 부분과 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 확장된 끝 부분(129)을 포함한다.
각 유지 전극선(131)은 공통 전압 등 소정의 전압을 인가 받으며 위아래로 돌출한 복수의 확장부(137)와 대략 전단의 게이트선(121) 근처까지 위쪽으로 길게 돌출한 복수의 돌출부(139)를 포함한다. 복수의 돌출부(139)는 직사각형 형상을 갖는다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 따위로 이루어질 수 있다. 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 막을 포함하는 다층막 구조를 가질 수 있다. 이들 막 중 하나는 게이트선(121) 및 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 다른 하나의 막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴, 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 탄탈륨 및 티타늄 등으로 이루어진다. 하부막과 상부막의 조합의 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합 금) 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°이다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)와 유지 전극선(131) 위에 위치하는 복수의 확장부(152)를 포함한다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°이다.
저항 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이 터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 확장부(179)를 가지고 있다.
각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 드레인 전극(175) 각각은 게이트 전극(124) 위에 위치하며 소스 전극(173)으로 일부분 둘러싸인 한 쪽의 선형 끝 부분과 다른 충과의 접속을 위하여 면적이 넓고 유지 전극선(131)의 확장부(137)와 중첩하는 다른 쪽의 확장된 끝 부분(177)을 포함한다. 유지 전극선(131)의 돌출부(139)는 행 방향으로 데이터선(171)과 평행하게 형성되어 데이터선(171)을 따라 세로 방향으로 뻗어 있고, 돌출부(139)의 일부는 데이터선(171)과 중첩되어 있는데, 이때 중첩 영역은 최소화한다. 본 실시예에서 돌출부(139)는 데이터선(171)을 중심으로 오른쪽에 형성되어 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬, 몰리브덴 합금, 티타늄 또는 탄탈륨 따위의 내화성 금속(refractory metal)으로 이루어질 수 있다. 그러나 이들 또한 저저항막과 접촉성막을 포함할 수 있다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 기판(110)의 표면에 대하여 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 대부분 데이터선(171)보다 너비가 작지만, 앞서 설명한 것처럼, 유지 전극선(131) 부근에서 너비가 넓어져서 표면의 프로파일을 완만하게 하여 데이터선(171)의 단선을 방지한다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분의 위에는 하부 보호막(180a)이 형성되어 있다.
하부 보호막(180a) 상부에는 스트라이프 형상의 색 필터(231-233)가 형성되어 있다. 색 필터(231-233)는 적색, 녹색, 청색 등 삼원색 중 하나의 색상을 갖는다. 각각의 색 필터(231-233)는 인접한 두 데이터선(171) 사이에 위치한다. 이웃하는 색 필터(231-233)는 데이터선(171) 위에서 중첩되어 화소 전극(190) 사이의 빛샘 차단을 도와준다. 색 필터(231-233)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)이 있는 주변 영역에는 존재하지 않고, 드레인 전극(175) 위에 위치한 복수의 개구부를 가지고 있으며, 개구부는 하부 보호막(180a)과 함께 드레인 전극(175)의 일부를 드러내고 있다. 필터(231-233)의 가장자리 부분은 상부막의 스텝 커버리지(step coverage) 특성을 양호하게 유도하고 표시판의 평탄화를 도모함으로써 액정의 오배열을 방지할 수 있도록 다른 부분보다 얇은 두께를 가지고, 서로 중첩하는 부분은 데이터선(171)을 완전히 덮는다. 하지만 이웃하는 색 필터(231-233)의 가장자리는 정확히 일치할 수도 있다.
색 필터(231-233) 상부에는 평탄화 특성이 우수하며 감광성 (photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 상부 보호막(180b)이 형성되어 있다.
상부 및 하부 보호막(180b, 180a)에는 드레인 전극(175)의 확장부(177) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(187, 182)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 187)은 경사진 측면을 가지고 있으며 접촉 구멍(187)은 색필터(231-233)의 개구부 내에 위치한다. 따라서, 접촉 구멍(181, 182, 187)에서 하부 보호막(180a)의 경계와 상부 보호막(180b)의 경계가 일치한다. 그러나 접촉 구멍(187)이 계단형 프로파일을 가지도록 색필터(231-233)의 상면을 드러낼 수 있다.
보호막(180a, 180b) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode, 190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 다른 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 표시판(100, 200) 사이의 액정층(300)의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩으로 만들어진다. 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 유지 전극선(131)에 확장부(137)를 두어 중첩 면적을 크게 하고 드레인 전극(175)을 연장하여 확장부(137)와 중첩시킴으로써 둘 사이의 거리를 가깝게 한다. 유지 축전기는 또한 화소 전극(190)과 이에 이웃하는 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]을 중첩시킴으로써 만들어질 수 있다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높일 수 있다.
인접한 화소 전극(190)들 사이에 데이터선(171)과 유지 전극선(131)의 돌출부(139)가 형성되어 있고, 데이터선(171)의 일부는 한쪽의 화소 전극(190)과 중첩되어 있고 유지 전극선(131)의 돌출부(139)의 일부는 다른 쪽의 화소 전극(190)과 중첩되어 있다. 데이터선(171)의 일부와 돌출부(139)의 일부는 화소 전극(190) 사이에서 중첩되어 있다.
이로 인해, 화소 전극(190) 사이에 형성되어 있는 돌출부(139)에 의해 화소 전극(190) 사이의 빛샘이 방지되므로, 돌출부(139)가 형성되어 있는 면적만큼 데이터선(171)의 선폭이 줄어들어 데이터선(171)의 선폭은 대폭, 약 50%까지 줄어든다. 따라서 화소 전극(190)과 중첩되는 면적이 줄어들어 화소 전극(190)과 데이터선(170) 사이에 발생하는 기생 축전기의 기생 용량이 줄어든다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
화소 전극(190)의 재료로 ITO 또는 투명한 도전성 폴리머(polymer) 등을 사용할 수 있으며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
본 발명의 한 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 공통 전극 표시판(도시하지 않음) 및 그 사이에 위치하는 액정층(도시하지 않음)을 포함한다. 각 표시판은 그 위에 도포되어 있는 배향막을 포함할 수 있다.
다음, 도 3 및 도 4를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 도 2의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
도 3과 도 4에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 유사하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 확장부(137) 및 돌출부(139)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 하부 보호막(180a)이 형성되어 있다.
하부 보호막(180a) 위에는 색 필터(231-233)가 형성되어 있으며, 색필터(231-233) 위에는 상부 보호막(180b)이 형성되어 있다.
보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 187)이 형성되어 있으며, 보호막(180b) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 인접한 화소 전극(190) 사이에 형성되어 있고, 각각의 화소 전극(190)과 일부 중첩되어 있는 광 차단부(139)와 데이터선(171)은 서로 중첩되어 있지 않고 소정 거리, 예를 들어 약 1.0∼2.0㎛ 이격되어 있고, 데이터선(171)은 인접한 두 화소 전극(190) 사이에 형성되지 않는 것이 바람직하다. 이미 설명한 것처럼, 화소 전극(190) 사이에는 이웃하는 두 색 필터(231-233)가 서 로 중첩되어 있으므로 화소 영역 사이의 빛샘을 막아준다. 즉, 화소 전극(190) 사이에 형성된 돌출부(139) 및 서로 중첩되어 있는 두 인접한 색 필터(231-233)에 의해 화소 전극(190) 사이의 빛샘이 방지되므로 데이터선(1710은 화소 전극(190) 사이를 가릴 필요가 없어진다. 따라서 화소 전극(190) 사이를 가질 정도의 선폭만큼 데이터선(170)의 선폭이 줄어들어 화소 전극(190)과 중첩되는 데이터선(171)의 면적이 줄어들고, 이들 사이에 발생하는 기생 용량이 줄어든다. 또한 데이터선(171)은 돌출부(139)와 중첩되는 부분이 없어지므로 이들 사이에 발생하는 기생 용량 등에 의한 데이터선(171)의 악영향이 줄어든다.
다음, 도 5 및 도 6을 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 5 및 도 6에 도시한 바와 같이, 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 유사하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 확장부(137) 및 돌출부(139)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 하부 보호막(180a)이 형성되어 있다.
하부 보호막(180a) 위에는 색 필터(231-233)가 형성되어 있으며, 색필터(231-233) 위에는 상부 보호막(180b)이 형성되어 있다.
보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 187)이 형성되어 있으며, 보호막(180b) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 데이터선(171)을 중심으로 우측에 돌출부(139)가 형성되어 있는 것이 아니라, 데이터선(17) 좌측에 돌출부(139)가 형성되어 있다.
이와 같이, 화소 전극(190) 사이에 형성되어 있는 돌출부(139)에 의해 화소 전극(190) 사이의 빛샘이 방지되므로, 돌출부(139)가 형성되어 있는 면적만큼 데이터선(171)의 선폭이 줄어들어 데이터선(171)의 선폭은 대폭, 약 50%까지 줄어든다. 따라서 화소 전극(190)과 중첩되는 면적이 줄어들어 화소 전극(190)과 데이터선(170) 사이에 발생하는 기생 축전기의 기생 용량이 줄어든다.
다음, 도 7 및 도 8을 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다. 도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 유사하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 확장부(137) 및 돌출부(139)를 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 하부 보호막(180a)이 형성되어 있다.
하부 보호막(180a) 위에는 색 필터(231-233)가 형성되어 있으며, 색필터(231-233) 위에는 상부 보호막(180b)이 형성되어 있다.
보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 187)이 형성되어 있으며, 보호막(180b) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 인접한 화소 전극(190) 사이에 형성되어 있고, 각각의 화소 전극(190)과 일부 중첩되어 있는 광 차단부(139)와 데이터선(171)은 서로 중첩되어 있지 않고 소정 거리 이격되어 있다. 또한 본 실시예에 따른 박막 트랜지스터 표시판은 데이터선(171)을 중심으로 우측에 돌출부(139)가 형성되어 있는 것이 아니라, 데이터선(17) 좌측에 돌출부(139)가 형성되어 있다.
도 3 및 도 4를 참고로 하여 설명한 것처럼, 화소 전극(190) 사이에 형성된 돌출부(139) 및 서로 중첩되어 있는 두 인접한 색 필터(231-233)에 의해 화소 전극(190) 사이의 빛샘이 방지되므로 데이터선(171)은 화소 전극(190) 사이를 가릴 필요가 없어 그 만큼 선폭이 줄어들게 되고, 이로 인해 화소 전극(190)과 중첩되는 데이터선(171)의 면적이 줄어들어 이들 사이에 발생하는 기생 용량이 줄어든다. 또한 데이터선(171)은 돌출부(139)와 중첩되는 부분이 없어지므로, 이들 사이에 발생하는 기생 용량 등에 의한 데이터선(171)의 악영향이 줄어든다.
다음, 도 9를 참조하여, 화소 전극(190)과 인접한 데이터선(Dj, Dj+1)간의 각 기생 용량(Cd1, Cd2)으로 인한 화소 전극(190)의 전압 변화량(△V)을 좀더 구체적으로 살펴보자.
도 9는 화소 전극(190)의 전압 변화량을 설명하기 위한 화소 전극(190)과 기생 축전기(Cd1,Cd2)의 등가 회로도이다.
도 9에 도시한 것처럼, 화소 전극(190)은 스위칭 소자(Q)를 통하여 게이트선(Gi, Gi+1)과 데이터선(Dj, Dj+1)에 연결되어 있다. 화소 전극(190)과 이웃한 두 데이터선(Dj, Dj+1) 사이에는 기생 축전기(Cd1, Cd2)가 각각 형성된다. 여기에서, 축전기와 그 축전기의 용량은 같은 도면 부호로 도시한다.
화소 전극(190)과 데이터선(Dj, Dj+1)간의 기생 용량(Cd1, Cd2)으로 인한 화소 전극(190)의 전압 변화량(△V)은 다음 식으로 주어진다.
Figure 112005001499204-PAT00001
V1은 화소 전극(190)에 전압이 충전될 때 데이터선(Dj)에 인가되는 데이터 전압이고, V2는 화소 전극(190)에 전압이 충전될 때 데이터선(Dj+1)에 인가되는 데이터 전압이며, V1'은 화소 전극(190)에 전압이 충전된 후 데이터선(Dj)에 흐르는 데이터 전압이고, V2'는 화소 전극(190)에 전압이 충전된 후 데이터선(Dj+1)에 흐르는 데이터 전압이다. 또한 Cd1는 데이터선(Dj)과 화소 전극(190)간 기생 용량이며, C d2는 화소 전극(190)과 인접한 데이터선(Dj+1)간 기생 용량이다. CLC는 액정 축전기의 용량이고 CST는 유지 축전기의 용량이다. 이때, 인접한 데이터선(Dj, Dj+1) 사이에 인가되는 공통 전압에 대한 데이터 전압(V1, V2)의 극성은 서로 반대이고, V1=V2=V1'=V2'이며 데이터 전압(V1, V2)의 극성이 (-)에서 (+)로 반전될 때, [수학식 1]은 다음의 [수학식 2]와 같이 된다.
Figure 112005001499204-PAT00002
이와 같이 데이터 전압(V1, V2)의 극성 변화에 따라 화소 전압의 변화량(△V)이 달라지고, 이러한 화소 전압의 변화량(△V)은 화소 전극(190)과 데이터선(Dj, Dj+1) 사이에 발생하는 기생 용량(Cd1, Cd2)의 차에 영향을 받게 됨을 알 수 있다.
따라서 본 발명은 데이터선(Dj, Dj+1)과 화소 전극(190) 사이의 중첩 영역을 최소화하여 이들 사이에 발생하는 기생 용량(Cd1, Cd2)을 최소화하므로, 이들 기생 용량(Cd1, Cd2)에 의한 세로줄 무늬와 같은 화질 불량을 줄인다.
인접한 화소 전극 사이에 형성되는 데이터선의 선폭을 감소시켜 데이터선이 화소 전극과 중첩하는 영역을 최소화함으로써 이들 사이에 발생하는 기생 용량이 줄어든다. 이로 인해, 기생 용량에 의한 화질 악화가 줄어들어 표시 장치의 화질이 좋아진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 기판 위에 형성되어 있는 유지 전극선 및 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제1 접촉 구멍을 가지는 하부 보호막,
    상기 하부 보호막 위에 형성되어 있는 색 필터,
    상기 색 필터 위에 형성되어 있으며, 상기 드레인 전극의 적어도 일부를 노출하는 제2 접촉 구멍을 가지는 상부 보호막, 그리고
    상기 상부 보호막 위에 형성되어 있고, 상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    를 포함하고,
    상기 유지 전극선은 상기 게이트선과 행 방향으로 나란히 형성되어 있고, 상기 데이터선과 평행하게 뻗어 있는 광 차단부를 포함하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 광 차단부의 적어도 일부는 인접한 화소 전극 사이에 형성되어 있는 박 막 트랜지스터 표시판.
  3. 제2항에서,
    상기 광 차단부의 일부는 상기 데이터선의 일부와 중첩되어 있는 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 광 차단부는 상기 데이터선과 소정 거리 이격되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 소정 거리의 범위는 약 1.0 내지 2.0㎛인 박막 트랜지스터 표시판.
  6. 제3항 또는 제4항에서,
    상기 광 차단부는 상기 데이터선을 중심으로 왼쪽에 위치하는 박막 트랜지스터 표시판.
  7. 제3항 또는 제4항에서,
    상기 광 차단부는 상기 데이터선을 중심으로 오른쪽에 위치하는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 유지 전극선은 공통 전압을 인가받는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 상부 보호막은 유기 절연막으로 형성되어 있는 박막 트랜지스터 표시판.
  10. 제1항에서,
    이웃하는 색 필터는 상기 데이터선 위에서 중첩되어 있는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 색 필터는 적색, 녹색 및 청색 중 어느 하나의 색상을 표현하는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 상부 보호막 위에 형성되어 있으며 상기 게이트선 및 상기 데이터선의 끝부분과 각각 제3 및 제4 접촉 구멍을 통하여 연결되어 있는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 반도체와 상기 데이터선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 반도체와 저항성 접촉층은 상기 데이터선의 모양을 따라 연장되어 있는 박막 트랜지스터 표시판.
  15. 제1항에서,
    상기 유지 전극선은 상기 드레인 전극과 중첩하는 박막 트랜지스터 표시판.
  16. 제15항에서,
    상기 유지 전극선은 상기 드레인 전극의 확장부와 중첩하는 확장부를 더 포함하는 박막 트랜지스터 표시판.
KR1020050002544A 2005-01-11 2005-01-11 박막 트랜지스터 표시판 KR20060082105A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050002544A KR20060082105A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판
US11/325,894 US20060157705A1 (en) 2005-01-11 2006-01-04 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002544A KR20060082105A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060082105A true KR20060082105A (ko) 2006-07-14

Family

ID=36682946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002544A KR20060082105A (ko) 2005-01-11 2005-01-11 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US20060157705A1 (ko)
KR (1) KR20060082105A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907347B2 (en) 2008-05-09 2014-12-09 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same, and liquid crystal display

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2006292827B2 (en) * 2005-08-09 2013-02-14 Revivicor, Inc. Transgenic ungulates expressing CTLA4-IG and uses thereof
US8013945B2 (en) * 2006-12-28 2011-09-06 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same
KR101383703B1 (ko) * 2007-10-04 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101635528B1 (ko) * 2009-10-27 2016-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101739801B1 (ko) * 2010-05-28 2017-05-26 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN205318071U (zh) 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
CN107121858A (zh) * 2017-06-05 2017-09-01 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
TWI638451B (zh) * 2017-12-20 2018-10-11 友達光電股份有限公司 畫素陣列基板
KR102634380B1 (ko) * 2018-08-30 2024-02-06 삼성디스플레이 주식회사 표시 장치
CN110534529A (zh) * 2019-08-09 2019-12-03 深圳市华星光电技术有限公司 一种tft阵列基板及其显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037680A (ko) * 2000-11-15 2002-05-22 가시오 가즈오 액티브매트릭스형 액정표시장치
KR20040084720A (ko) * 2003-03-28 2004-10-06 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치
KR100659794B1 (ko) * 2001-08-22 2006-12-19 가부시끼가이샤 어드번스트 디스플레이 액정 표시장치 및 그의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312753B1 (ko) * 1998-10-13 2002-04-06 윤종용 광시야각액정표시장치
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101006434B1 (ko) * 2003-06-26 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR100973806B1 (ko) * 2003-06-26 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037680A (ko) * 2000-11-15 2002-05-22 가시오 가즈오 액티브매트릭스형 액정표시장치
KR100659794B1 (ko) * 2001-08-22 2006-12-19 가부시끼가이샤 어드번스트 디스플레이 액정 표시장치 및 그의 제조방법
KR20040084720A (ko) * 2003-03-28 2004-10-06 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907347B2 (en) 2008-05-09 2014-12-09 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same, and liquid crystal display
KR101534012B1 (ko) * 2008-05-09 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치

Also Published As

Publication number Publication date
US20060157705A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR20060082105A (ko) 박막 트랜지스터 표시판
US9164344B2 (en) Liquid crystal display device and method of repairing bad pixels therein
KR101348754B1 (ko) 액정 표시 장치
US9780177B2 (en) Thin film transistor array panel including angled drain regions
US7989807B2 (en) Thin-film transistor substrate, method of manufacturing same and display apparatus having same
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR20070059295A (ko) 반투과형 액정 표시 장치
US20070206125A1 (en) Liquid crystal display device
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR20070112955A (ko) 액정 표시 장치
KR20160095700A (ko) 액정 표시 장치
US9915844B2 (en) Liquid crystal display and method of manufacturing the same
US20070196981A1 (en) Active matrix type liquid crystal display device
KR20070007565A (ko) 액정 표시 장치의 제조 장치
KR20070016567A (ko) 액정 표시 장치
US20080284932A1 (en) Thin film transistor substrate and liquid crystal display device comprising the same
KR20070031580A (ko) 액정 표시 장치
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20080046808A (ko) 박막 트랜지스터 표시판
KR20070117801A (ko) 액정 표시 장치
KR20070037146A (ko) 표시판 및 이를 포함하는 액정 표시 장치
KR20080000859A (ko) 표시 장치
KR20050026300A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR20070032546A (ko) 박막 트랜지스터 표시판과 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application