CN101097964B - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101097964B CN101097964B CN2007101126539A CN200710112653A CN101097964B CN 101097964 B CN101097964 B CN 101097964B CN 2007101126539 A CN2007101126539 A CN 2007101126539A CN 200710112653 A CN200710112653 A CN 200710112653A CN 101097964 B CN101097964 B CN 101097964B
- Authority
- CN
- China
- Prior art keywords
- layer
- source electrode
- electrode
- drain electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 238000009413 insulation Methods 0.000 claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 296
- 238000000034 method Methods 0.000 claims description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 239000007791 liquid phase Substances 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- 230000008569 process Effects 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 22
- 239000002094 self assembled monolayer Substances 0.000 claims description 22
- 239000013545 self-assembled monolayer Substances 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000005297 pyrex Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 45
- 239000002184 metal Substances 0.000 description 45
- 238000003860 storage Methods 0.000 description 38
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229920001296 polysiloxane Polymers 0.000 description 8
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical group [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000007 visual effect Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 125000003647 acryloyl group Chemical group O=C([*])C([H])=C([H])[H] 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Abstract
本发明提供一种薄膜晶体管、其制造方法及具有该薄膜晶体管的液晶显示装置的制造方法。该薄膜晶体管包括：栅极；在所述栅极上的栅绝缘层；形成在所述栅绝缘层上的源极和漏极；与欧姆接触层交叠并位于所述源极与所述漏极之间的所述栅绝缘层上的多晶硅沟道层；位于所述源极和所述漏极的上方的欧姆接触区域，该欧姆接触区域用来使所述多晶硅沟道接触所述源极和所述漏极；以及位于所述源极和所述漏极的上方的掺杂层。
Description
技术领域
本发明的实施方式涉及晶体管，具体地说，涉及一种薄膜晶体管(TFT)，该薄膜晶体管的制造方法，以及具有薄膜晶体管的液晶显示装置的制造方法。虽然本发明的实施方式适用范围广泛，但它尤其适用于在喷墨(inkjet)处理中形成TFT的沟道层。
背景技术
通常地说，在多种图像显示器中广泛使用的有源矩阵液晶显示器(LCD)使用薄膜晶体管(TFT)作为开关元件。该薄膜晶体管的半导电层由非晶硅制成。非晶硅的使用有利于制造小尺寸的TFT LCD。但是，由于非晶硅具有低的迁移性，所以很难使用非晶硅来制造大尺寸的TFT LCD。
已经积极开展了使用具有高迁移性的多晶硅作为TFT中的半导电层的研究。由于可以容易地将多晶硅用于制造大尺寸的TFT LCD中的TFT并且可以将驱动集成电路(IC)形成在排列有TFT的基板上，因此能够提高集成度并能够降低制造成本。形成该多晶硅层的方法包括直接淀积多晶硅和在淀积非晶硅后将该多晶硅晶化。典型地，后者被广泛使用。即，在在基板上形成非晶硅层后执行晶化处理以将该非晶硅层转变为多晶硅层。
多晶硅TFT包括栅极和源极/漏极，使用绝缘层将这些电极彼此绝缘以独立工作。该绝缘层通常由无机绝缘材料制成，所述无机绝缘材料使如是硅氮化物(SiNx)或硅氧化物(SiOx)，它们具有极佳的操控性以及极佳的金属粘附性。
图1是根据现有技术的制造方法制造的TFT的剖面图。如图1所示，通过如下步骤形成TFT：在基板10上形成用作绝缘层的缓冲层2，随后
在该缓冲器2上形成非晶硅(a-Si)层。使用利用SiH4的增强等离子体CVD处理、低压CVD处理或者在温度约为300-400℃的溅射处理来淀积有机绝缘材料(例如SiNx或SiOx)。在于缓冲层2上形成非晶硅层后，执行使用受激准分子激光的退火处理来将该非晶硅层晶化成多晶硅层，之后该多晶硅层被构图成沟道层4。之后，在基板10的上方淀积有机绝缘层材料(例如SiNx或SiOx)以覆盖沟道层3，从而形成栅绝缘层5。
接下来，将诸如铝(A1)或铝合金的导电材料淀积在该栅绝缘层5的上方并通过光刻处理被构图，从而在该沟道层4上形成栅极1。之后，使用栅极1作为掩模掺杂N-型杂质，从而在沟道层4上形成欧姆接触层6。在此，离子掺杂区域是形成源极/漏极9a和9b的区域，且沟道层4的在栅极1下方的没有掺杂杂质的一部分成为沟道区域。
接下来，在形成有栅极1的基板10的上方淀积有机绝缘材料(例如SiNx或SiOx)，从而形成层间绝缘层(inter-insulation layer)7。针对层间绝缘层7进行的无机材料的淀积是通过与形成栅绝缘层5所用的同样的方法实现的。随后，通过刻蚀层间绝缘层7以及栅绝缘层5的多个部分形成接触孔。
金属层形成在其上形成有接触孔的基板10上，且对该金属层进行刻蚀以形成源极/漏极9a和9b，从而完成了该多晶硅TFT。但是，根据上述的现有技术的TFT制造方法，由于必须进行掩模处理，所以该制造工艺是复杂的。尤其是因为通过离子掺杂处理形成的沟道层以及欧姆接触层是在各自独立的处理中形成的，所以该制造工艺就更加复杂而制造成本也增加了。
发明内容
因此，本发明的实施方式致力于提供一种TFT、该TFT的制造方法以及具有该TFT的液晶显示装置的制造方法，其基本上消除了由于现有技术的限制和缺点而产生的一个或更多个问题。
本发明的实施方式的目的是提供一种减少了工艺步骤数量的具有多晶硅沟道的TFT。
本发明的实施方式的另一个目的是在较低处理温度下提供一种具有多晶硅沟道的TFT。
本发明实施方式的其他特征和优点将在下面的说明中阐述，并且从说明书中将部分地将变得明确，或者可以通过对本发明的实践而获知。通过在书面说明书及其权利要求书以及附图中具体指出的结构，可以实现并获得本发明的这些目的和其他优点。
为了达到这些以及其他优点，并根据如具体实现和广泛描述的本发明的实施方式的宗旨，提供了一种薄膜晶体管，该薄膜晶体管包括：栅极；在所述栅极上的栅绝缘层；形成在所述栅绝缘层上的源极和漏极；与欧姆接触层交叠并且位于所述源极与所述漏极之间的所述栅绝缘层上的多晶硅沟道层；在所述源极和漏极上方的欧姆接触区域，该欧姆接触区域用来使多晶硅沟道接触所述源极和漏极；以及在所述源极与所述漏极上方的掺杂层。
另一方面，提供了一种薄膜晶体管的制造方法，该方法包括：在基板上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层上形成源极和漏极；在所述源极和漏极的上方形成掺杂层；在所述源极与所述漏极之间的所述栅绝缘层上形成多晶硅沟道层；以及形成用来使多晶硅沟道接触源极和漏极的欧姆接触区域。
另一方面，提供了一种薄膜晶体管的制造方法，该方法包括：在基板上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层上形成源极和漏极；在所述源极和漏极的上方形成掺杂层；提供通过涂覆处理在所述源极与所述漏极之间和掺杂层上形成的液相硅层；以及对所述液相硅层进行退火以形成多晶硅沟道层和用于使所述多晶硅沟道接触所述源极和漏极的欧姆接触区域。
应当理解，所有对于本发明的上述概略描述以及下文的详细描述都是实施例性和说明性的，旨在提供如权利要求所述的对本发明的进一步说明。
附图说明
附图被包括进来以提供对本发明进一步的理解，且被并入本申请中并构成本申请的一部分，附图例示了本发明的实施方式并与说明书一起用来说明本发明的原理。在图中：
图1是根据现有技术的制造方法制造的TFT的剖面图；
图2A到2E是例示根据本发明第一实施方式的TFT的制造方法的剖面图；
图3A到3E是例示根据本发明第二实施方式的TFT的制造方法的剖面图；
图4A到4C是例示根据本发明第三实施方式的TFT的制造方法的剖面图；
图5A到5C是例示根据本发明第四实施方式的TFT的制造方法的剖面图；
图6A到6C是例示根据本发明第五实施方式的TFT的制造方法的剖面图；
图7是根据本发明第一实施方式的液晶显示装置的像素结构的俯视平面图；
图8A到8F是沿图7中I-I’线截取的剖面图，该图例示了图7中的液晶显示装置的制造方法；
图9是根据本发明第二实施方式的液晶显示装置的像素结构的俯视平面图；以及
图10A到10G是沿图9中II-II’线截取的剖面图，该图例示了图9中的液晶显示装置的制造方法。
具体实施方式
将详细说明本发明的实施方式，在附图中例示了这些实施方式的实施例。在图中尽可能地使用相同的参考标号来指示相同或类似的部分。
图2A到2E例示了根据本发明第一实施方式的TFT的制造方法的剖面图。如图2A和2B所示，在透明绝缘基板100上形成金属层并且对该金属层进行刻蚀以形成栅极101，之后在该绝缘基板100上形成覆盖该栅极101的栅绝缘层102。该栅绝缘层102是诸如SiNx或SiOx的无机绝缘层。
接下来，在形成在该绝缘基板上的栅绝缘层102上形成金属层，并且在该金属层上形成掺杂层。该掺杂层可以是磷硅玻璃(PSG)层，硼硅玻璃(BSG)层或掺杂有N+离子或者P+离子的非晶硅层。在将该金属层和该掺杂层形成在栅绝缘层102上后，如图2B所示，将光刻胶淀积在掺杂层上。然后，通过根据掩模处理刻蚀该金属层和掺杂层来同时形成源极103a，漏极103b以及掺杂层104。因此，该掺杂层104各自形成在整个源极103a和漏极103b的上方。
如图2C所示，在将源极103a和漏极103b形成在栅绝缘层102上之后，通过诸如喷墨法的涂覆处理在源极103a和漏极103b的上方以及源极103a与漏极103b之间形成液相硅层105。液相硅层105是由包含硅的液相材料(例如SixH2x(环戊硅烷))形成。
在限定在源极103a与漏极103b之间的沟道区域中形成有液相硅层105后，执行退火处理以在在源极103a与漏极103b之间的栅绝缘层102上、并且与掺杂层104交叠地形成多晶硅沟道层106，如图2D所示。因为执行了退火处理，所以使液相硅层105的厚度降低，所以在栅绝缘层102上的沟道层106的高度变得比由源极103a和漏极103b限定的高度高少许。该退火处理是通过将基板加热到200-800℃(540℃)，并照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除沟道图案中所含的溶剂，因此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅，同时，来自掺杂层104中的掺杂物扩散进源极103a和漏极103b中。但是，本发明的实施方式并不限于这种结构。加热温度以及激光的能量可以根据晶化程度、或LCD装置的尺寸以及液相硅的材料特性而变化。
在形成了沟道层106后，在绝缘基板100上形成钝化层109，且对钝化层109进行刻蚀以露出源极103a和漏极103b，如图2E所示。钝化层109可以是硅氮化合物类(SiNx-base)无机层或丙烯酰类(acryl-based)有机层。随后，在钝化层109上形成金属层，并对该金属层进行构图，以形成分别与源极103a和漏极103b电接触的端子107a和107b。
根据本发明第一实施方式的TFT的制造方法具有在不执行淀积和掩模处理的情况下形成多晶硅沟道层的优点。此外，由于在不执行PECVD处理的情况下形成沟道层，所以降低了处理工作量。
图3A到3E是例示了根据本发明第二实施方式的TFT的制造方法的剖面图。如图3A和3B所示，在透明绝缘基板200上形成金属层，并对该金属层进行刻蚀以形成栅极201，此后在绝缘基板200上形成覆盖栅极201的栅绝缘层202。栅绝缘层202是诸如SiNx或SiOx的无机绝缘层。
接下来，在栅绝缘层202的上方形成金属层。然后，通过光刻处理形成源极203a和漏极203b。在将源极203a和漏极203b形成在栅绝缘层202上之后，在源极203a和漏极203b的上方并且在源极203a与漏极203b之间形成液相硅层204。然后，在液相硅层204上形成掺杂层205，如图3C所示。该液相硅层204由含包硅的液相材料(例如SixH2x(环戊硅烷))形成，并且该掺杂层205可以是PSG(磷硅玻璃)层，硼硅玻璃层，或掺杂有N+离子或者P+离子的非晶硅层。在形成了液相硅层204和掺杂层205之后，在该淀积层205上淀积光刻胶，此后通过衍射掩模处理或者半色调掩模处理，在限定在栅极201上方的源极203a与漏极203b之间的沟道区域处形成半色调图案280。
在掺杂层205上形成了该半色调图案280之后，执行刻蚀处理以形成沟道图案204a和在沟道图案204a上、分别与源极203a和漏极203b交叠的掺杂层205a和掺杂层205b，如图3D所示。
随后，如图3E所示，使用激光执行退火处理和接触层形成处理，以在源极203a与203b之间的栅绝缘层202上形成多晶硅沟道层206a，并且在多晶硅沟道层206a的边缘处形成接触源极203a和漏极203b的欧姆接触层206b。即，根据第二实施方式的TFT制造方法，多晶硅沟道层206a和欧姆接触层206b是通过单个处理同时形成的。该退火处理和接触层形成处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除沟道图案中包含的溶剂，由此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。此外，在上述处理过程中，使掺杂层垂直地扩散到沟道图案中，以形成欧姆接触层206b。
在将沟道层206a和欧姆接触层206b形成在绝缘基板200上之后，虽然在图中未示出，但是还将钝化层(绝缘层)形成在绝缘基板200上，在这之后执行用来露出源极203a和漏极203b的接触孔形成处理。随后，在绝缘基板100上形成金属层并且对该金属层进行构图以形成分别与源极203a和漏极203b电接触的电源端子。
根据第二实施方式的TFT的制造方法具有在使用半色调图案对沟道层区域和欧姆接触层进行构图之后，同时形成沟道层和欧姆接触层的优点(见图3E)。此外，由于沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。
图4A到4C是例示了根据本发明第三实施方式的制造TFT的方法的剖面图。如图4A所示，在透明绝缘基板300上形成金属层，并对该金属层进行刻蚀以形成栅极301，之后在绝缘基板300上形成覆盖栅极301的栅绝缘层302。栅绝缘层302是诸如SiNx或SiOx的无机绝缘层。接下来，在栅绝缘层302的上方形成金属层，并且在该金属层上形成掺杂层。掺杂层可以为PSG层、BSG层或者掺杂有N+离子或P+离子的非晶硅层。在将金属层和掺杂层形成在绝缘基板300上之后，将光刻胶淀积在掺杂层上，并且通过根据掩模处理刻蚀该金属层和该掺杂层来同时地形成源极303a和漏极303b以及掺杂层305。从而，在源极303a和漏极303b的上方分别形成了掺杂图案305。
在将源极303a和漏极303b形成在栅绝缘层302上之后，通过喷墨处理，在源极303a和漏极303b的上方并且在源极303a与漏极303b之间形成液相硅层。该液相硅层105是由包含硅的液相材料(例如SixH2x(环戊硅烷))形成的。在将液相硅层形成在源极303a和漏极303b之间之后，如图4B所示，通过包括掩模处理的光刻处理刻蚀液该相硅层，来在源极303a和303b之间形成沟道图案304。同时，将掺杂图案305的没有形成在沟道图案的边缘的下方的一部分去除。
在将沟道图案304形成在源极303a与漏极303b之间之后，执行退火处理以形成源极303a与漏极303b之间的多晶硅沟道层304a，以及位于沟道层304a两个边缘处、用来连接源极303a和303b的的欧姆接触层306，如图4C所示。由于执行了退火处理，所以降低了液相硅层的厚度，并且将掺杂在欧姆接触层306中的掺杂物扩散到沟道层304a的两个边缘中。该退火处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除沟道图案中包含的溶剂，因此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。但是，本发明的实施方式并不仅限于此种结构。加热温度以及激光的能量可以根据晶化程度、或LCD装置的尺寸以及液相硅的材料特性而变化。在形成了沟道层304a之后，可以进一步形成钝化层及多个端子。
根据第三实施方式的TFT的制造方法具有在不执行淀积和掩模处理的情况下形成沟道层的优点。此外，由于该沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。
图5A到5C是例示了根据本发明第四实施方式的TFT的制造方法的剖面图。如图5A所示，在透明绝缘基板400上形成金属层，并对该金属层进行刻蚀以形成栅极401，之后在绝缘基板400上形成覆盖栅极401的栅绝缘层402。栅绝缘层402是诸如SiNx或SiOx的无机绝缘层。接下来，在栅绝缘层402的上方形成金属层，并且在该金属层上形成掺杂层。该掺杂层可以是PSG层、BSG层或者掺杂有N+离子或P+离子的非晶硅层。在将金属层和掺杂层形成在栅绝缘层402上之后，将光刻胶淀积在掺杂层上，并且通过根据掩模处理刻蚀该金属层和该掺杂层，来同时地形成源极403a和漏极403b以及欧姆接触层405。
在形成了源极403a和漏极403b之后，将自组装单层(self-assembled monolayer：SAM)410施加于欧姆接触层405以及源极403a与漏极403b之间的栅绝缘层402。SAM 410具有亲水性或疏水性。SAM的特性根据将在以下处理中形成的液相硅层具有亲水性还是疏水性而变化。
在将SAM 410施加于源极403a与漏极403b之间的沟道区域后，通过诸如喷墨法的涂覆处理在沟道区域中以及在欧姆接触层405上形成液相硅层，如图5B所示。该液相硅层是由包含硅的液相材料(例如SixH2x(环戊硅烷))形成的。
在源极403a和漏极403b的上方以及源极403a与漏极403b之间，与欧姆接触层405相交叠地形成了液相硅层后，使液相硅层仅在SAM 410的区域上存在以形成沟道图案404a。当SAM 410具有亲水性并且通过涂覆法或喷墨法形成了具有亲水的液相硅层性时，使该液相硅层仅存在于沟道区域上以形成沟道图案404a。在形成了沟道图案404a之后，执行退火处理以形成沟道层404，如图5C所示。虽然在图中未示出，但是由于执行了退火处理，所以降低了液相硅层的厚度，并且使掺杂在欧姆接触层405中的掺杂物扩散到沟道层404的两个边缘。
该退火处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除了沟道图案中包含的溶剂，由此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。但是，本发明的实施方式并不仅限于这种结构。加热温度以及激光的能量可以根据晶化程度、或LCD装置的尺寸以及液相硅的材料特性而变化。在形成了沟道层404之后，还可以形成钝化层及多个端子。
根据第四实施方式的TFT的制造方法具有在不执行淀积和掩模处理的情况下形成沟道层的优点。此外，由于沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。
图6A到6C是例示了根据本发明第五实施方式的TFT的制造方法的剖面图。如图6A所示，在透明绝缘基板500上形成金属层，并对该金属层进行刻蚀以形成栅极501，之后在绝缘基板500上形成覆盖栅极501的栅绝缘层502。栅绝缘层502是诸如SiNx或SiOx的无机绝缘层。
接下来，在栅绝缘层502的上方形成金属层，并且在该金属层上形成掺杂层。该掺杂层可以是PSG层、BSG层或者掺杂有N+离子或P+离子的非晶硅层。在将金属层和掺杂层形成在栅绝缘层502上之后，将光刻胶淀积在掺杂层上，并且根据掩模处理而刻蚀该金属层和掺杂层，来同时地形成源极503a和漏极503b以及掺杂层505。
在形成了源极503a和漏极503b之后，将自组装单层(SAM)510应用于掺杂层505的远离在源极503a和漏极503b之间的沟道区域的边缘部分以及在该沟道区域外部的栅绝缘层502上。SAM 510具有亲水性或疏水性。SAM 510的所述特性根据将在之后的处理中形成的液相硅层具有亲水性还是疏水性而变化。
在将SAM 510施加于在源极503a和漏极503b之间的沟道区域外部以后，通过喷墨处理在沟道区域中以及欧姆接触层505上形成液相硅层。该液相硅层是由包含硅液相材料(例如SixH2x(环戊硅烷))形成的。
在于源极503a与漏极503b之间的沟道层中并与欧姆接触层505相交叠地形成了液相硅层之后，使液相硅层仅存在于不存在SAM 510的区域中以形成沟道图案504。例如，当SAM 410具有疏水性时，通过涂覆处理或喷墨处理形成具有亲水性的液相硅层，因此液相硅层仅存在于不存在SAM 510的区域，以形成沟道图案504。
当形成在源极503a和漏极503b之间的沟道区域中并且与欧姆接触层505相交叠地形成了沟道图案504时，执行退火处理以形成多晶硅沟道层504a，如图6C所示。虽然在图中未示出，但是由于执行了退火处理，所以降低了液相硅层的厚度，并且掺杂在欧姆接触层505中的掺杂物扩散到沟道层504a的两个边缘。
退火处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除了沟道图案中包含的溶剂，由此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。但是，本发明的实施方式并不仅限于这种结构。该加热温度以及激光的能量可以根据晶化程度、或LCD装置的尺寸以及液相硅的材料特性而变化。在形成了沟道层504a之后，可以进一步形成钝化层及电源端子。
根据第五实施方式的TFT的制造方法具有在不执行淀积和掩模处理的情况下形成沟道层的优点。此外，由于该沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。
图7是根据本发明第一实施方式的液晶显示装置的像素结构的俯视平面图。如图7所示，将用于施加驱动信号的选通线601和用于施加数据信号的数据线605排列成互相交叉以限定单元像素区域，并且将TFT布置在选通线601与数据线605交叉的区域处。因为TFT是通过喷墨法在沟道区域中形成液相硅而形成的，该沟道层形成在源极与漏极之间，并且与源极和漏极的欧姆接触层相交叠。
第一公共线603形成在单元像素区域。第一公共线603与选通线601平行，并与数据线605交叉。第一公共电极603a与数据线605平行地从公共线603的相对侧延伸出。第一公共线603形成在单元像素区域，第一公共电极603a与数据线605平行地从公共线603的相对侧延伸出。在此，数据线605和第一公共电极603a以预定的角度弯曲，以提供宽视角。此外，第一存储电极606形成在与选通线601和栅极601a相邻的区域，并连接到第一公共电极603a。因此，第一存储电极606与第一公共线603、第一公共电极603a和第一存储电极606一体地形成，以限定闭环结构。
第二公共线613被形成为与形成在单元像素区域的第一公共线603的中心区域相交叠，并与第一公共线603电连接。第二公共电极613a也从第二公共线613沿着单元像素区域延伸出。此外，第二公共电极613a也以预定的角度弯曲，以与第一公共电极603a和数据线605平行，从而提供宽视角。
在第一存储电极606的上方形成用来形成存储电容的第二存储电极607，以与第一存储电极606交叠。从第二存储电极607向单元像素区域延伸出第一像素电极607a和第二像素电极607b。更具体地，第一像素电极607a从第二存储电极607延伸出并与第二公共电极613交替地布置在单元像素区域的透射区域上。第一像素电极607a也以预定角度弯曲，从而提供宽视角。
第二像素电极607b排列在从第二存储电极607延伸出的像素区域的两个边缘，并被布置成与从第一公共线603延伸出的第一公共电极603a交叠。这就是说，在第一存储电极606与第二存储电极607之间形成有存储电容，并且在第一公共电极603a与第二像素电极607b之间形成有另一存储电容，从而增大了总的存储电容。如上所述，由于在单元像素区域中的总存储电容增大了，所以提高了显示质量。
第一实施方式的TFT具有在不执行淀积和掩模处理的情况下形成沟道层的优点。此外，由于该沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。
图8A到8F是从图7中I-I’线截取的剖面图，例示了图7中的液晶显示装置的制造方法。如图8A所示，在透明绝缘基板610上形成金属层，并且通过第一掩模处理形成选通线(见图7)、栅极601a、第一公共线(见图7)及第一存储电极606。
然后，在绝缘基板610上的选通线(见图7)、栅极601a、第一公共线(见图7)以及第一存储电极606的上方形成栅绝缘层612。随后，在栅绝缘层612的整个表面上形成金属层和掺杂层。该掺杂层可以是PSG层、BSG层或者掺杂有N+离子或P+离子的非晶硅层。在形成了金属层和掺杂层之后，将光刻胶淀积在掺杂金属层上。通过根据掩模处理刻蚀金属层和掺杂层，来同时地形成源极617a和漏极617b、欧姆接触层636和数据线(未示出)，如图8B所示。因此，欧姆接触层636形成在源极617a和漏极617b上。此时，形成数据线以与选通线交叉，从而限定像素区域。
在形成了源极617a和漏极617b后，通过喷墨法在限定在源极617a与漏极617b之间的沟道区域中和欧姆接触层636上形成液相硅层633，如图8C所示。该液相硅层633是由包含硅的液相材料(例如SixH2x(环戊硅烷))形成的。
在将液相硅层633形成在沟道区域中之后，执行退火处理以形成沟道层633a，如图8D所示。由于执行了该退火处理，所以降低了液相硅层的厚度，从而使在栅绝缘层612上方的沟道层633a的厚度变得与由源极617a和漏极617b以及欧姆接触层636限定的厚度相似。该退火处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除了沟道图案中包含的溶剂，由此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。但是，本发明的实施方式并不仅限于这种结构。加热温度以及激光的能量可以根据晶化程度变化、或LCD装置的尺寸以及液相硅的材料特性而变化。
在形成了沟道层633a之后，在绝缘基板610上形成钝化层619并对钝化层619进行刻蚀以露出欧姆接触层636的形成在漏极617b上的一部分，如图8E所示。钝化层619可以是无机层或有机层。然后在钝化层619上形成诸如ITO层的透明金属层。然后，通过掩模处理形成第二存储电极607和第一像素电极607a。更具体地说，将图7中所示的第二像素电极，第二公共线以及第二公共电极一起构图。
图9是根据本发明第二实施方式的液晶显示装置的像素结构的俯视平面图。如图9所示，将用来施加驱动信号的选通线701和用来施加数据信号的数据线705排列为互相交叉以限定单元像素区域。将TFT布置在选通线701与数据线705交叉的区域处。
第一公共线703形成在单元像素区域中。第一公共线703与选通线701平行，并与数据线705交叉。第一公共电极703a与数据线705平行地从公共线703的相对侧延伸出。数据线705和第一公共电极703a以预定的角度弯曲，以提供宽视角。
第一存储电极706形成在与选通线701和栅极701a相邻的区域中，并连接到第一公共电极703a。因此，第一存储电极706与第一公共线703、第一公共电极703a和第一存储电极706一体地形成，以限定闭环结构。第二公共线713被形成为与形成在单元像素区域的第一公共线703的中心区域交叠，并与第一公共线703电连接。此外，第二公共电极713a从第二公共线713上延伸出。第二公共电极713a也以预定的角度弯曲，以与第一公共电极703a和数据线705平行，从而提供宽视角。
在第一存储电极706的上方形成用来形成存储电容的第二存储电极707，以与第一存储电极706交叠。第一像素电极707a和第二像素电极707b从第二存储电极707向单元像素区域延伸。具体地说，第一像素电极707a从第二存储电极707延伸出，并在单元像素区域的透射区域与第二公共电极713交替地排列。第一像素电极707a也以预定角度弯曲。第二像素电极707b排列在从第二存储电极707延伸出的像素区域的两个边缘，并被布置成与从第一公共线703延伸出的第一公共电极703a交叠。在第一存储电极706与第二存储电极707之间形成存储电容，并且在第一公共电极703a与第二像素电极707b之间形成有另一存储电容，从而增大了总的存储电容。
如上所述，由于在单元像素区域中的总存储电容增大了，所以提高了显示质量。此外，由于沟道层是在不执行PECVD处理的情况下形成的，所以降低了处理工作量。此外，由于在形成了源极和漏极之后同时地形成了沟道层和欧姆接触层，所以可以使制造过程简化。
图10A到10G是从图9中II-II’线截取的剖面图，例示了一种图9中的液晶显示装置的制造方法。如图10A所示，在透明绝缘基板710上形成金属层。然后，通过掩模处理形成选通线、栅极701a、第一公共线以及第一存储电极706。
然后，在选通线、栅极701a、第一公共线以及第一存储电极706的上方形成栅绝缘层712。然后将金属层形成在栅绝缘层712的上方。然后，将光刻胶淀积在金属层上，然后通过光刻法刻蚀金属层，来对源极717a、漏极717b以及数据线(未示出)同时进行构图，如图10B所示。
在形成了源极717a和漏极717b之后，在源极717a和漏极717b上形成液相硅层733，在液相硅层733上形成掺杂层736。该液相硅层733是由包含硅的液相材料(例如SixH2x(环戊硅烷))形成的。该掺杂层736可以是PSG层、BSG层或者掺杂有N+离子或P+离子的非晶硅层。
在形成了液相硅层733和掺杂层736之后，将光刻胶被淀积在掺杂层736上，之后通过衍射掩模处理或半色调掩模处理，在栅极701a的上方的沟道区域处形成半色调图案780。在将半色调图案780形成在掺杂层736上之后，如图10C所示，执行刻蚀处理以形成沟道图案733a和欧姆图案736a，该沟道图案733a和欧姆图案736a部分地与源极717a和漏极717b交叠，如图10D所示。
随后，如图10E所示，执行退火处理和使用激光的接触层形成处理以在对应于栅极701a的区域上形成沟道层738a，并且在接触源极717a和漏极717b的区域上形成欧姆接触层738b。该退火处理和该接触层形成处理是通过将基板加热到200-800℃(约540℃)并且照射波长为308nm、能量为345mJ/cm2的激光来执行的。具体地说，通过该加热处理去除了沟道图案中包含的溶剂，由此降低了沟道图案的厚度。此外，通过照射激光将硅变为多晶硅。此外，在上述处理中，使掺杂层垂直地扩散到沟道图案中，以形成欧姆接触层738b。
接下来，如图10F所示，在绝缘基板710上额外地形成有钝化层719，之后执行用于部分地露出漏极717b的接触孔形成处理。
在接触孔形成处理结束后，如图10G所示，形成了诸如ITO层的透明金属层。通过掩模处理形成第二存储电极707和第一像素电极707a。此时，对图9中所示的第二像素电极、第二公共线以及第二公共电极一起进行构图。
该LCD装置的制造方法不仅限于上述实施方式。即，可以将图4A至4C、5A至5C以及6A至6C中所例示的TFT制造方法应用于制造LCD装置的方法。此外，上述TFT制造方法以及LCD制造方法可以应用于制造其他平板显示装置以及LCD装置的方法。
根据本发明的实施方式，可以获得同时形成TFT的沟道层和欧姆接触层的效果。此外，可以在不执行淀积和掩模处理的情况下形成沟道层，由此降低了处理工作量。此外，由于对源极和漏极以及欧姆接触层同时进行构图，所以制造处理被简化了。因为使用液相硅以及半色调掩模(折射掩模)同时形成TFT的沟道层和欧姆接触层，处理过程可以被简化以降低成本。
对于本领域的技术人员应理解，可以对本发明进行各种变化和修改。由此，本发明旨在覆盖本发明的变型和修改，只要它们落在所附权利要求及其等同物的范围之内。
本发明要求于2006年6月27日提交的韩国申请No.10-2006-057742以及于2006年6月28日于韩国申请No.10-2006-058356的权益，通过引用将其全部内容合并于此。
Claims (10)
1.一种制造薄膜晶体管的方法，该方法包括以下步骤：
在基板上形成栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层上形成源极和漏极；
形成掺杂层以及所述掺杂层之上或之下的液相硅层，其中，所述掺杂层形成在所述源极和所述漏极的上方，所述液相硅层通过涂覆处理形成在所述源极和漏极上以及所述源极与所述漏极之间；
通过对所述液相硅层进行退火，在所述栅绝缘层上、在所述源极与所述漏极之间形成多晶硅沟道层，以及使所述多晶硅沟道层接触所述源极和所述漏极的欧姆接触区域，
其中所述欧姆接触区域是通过将所述掺杂层扩散到所述液相硅层中而形成的。
2.根据权利要求1所述的制造薄膜晶体管的方法，其中所述涂覆处理是喷墨方法。
3.根据权利要求1所述的制造薄膜晶体管的方法，其中所述退火处理包括使用激光。
4.根据权利要求3所述的制造薄膜晶体管的方法，其中所述退火处理包括将所述基板加热到200-800℃的温度。
5.根据权利要求1所述的制造薄膜晶体管的方法，其中所述液相硅层包括SixH2x。
6.根据权利要求1所述的制造薄膜晶体管的方法，其中所述掺杂层是磷硅玻璃、硼硅玻璃或掺杂有N+离子或者P+离子的非晶硅层中的一种。
7.根据权利要求1所述的制造薄膜晶体管的方法，其中，所述方法还包括形成自组装单层，所述自组装单层形成在所述栅绝缘层的在所述源极与所述漏极之间露出的部分上。
8.根据权利要求7所述的制造薄膜晶体管的方法，其中所述自组装单层具有亲水性，并且所述液相硅层具有亲水性。
9.根据权利要求1所述的制造薄膜晶体管的方法，其中，所述方法还包括形成自组装单层，所述自组装单层形成在所述栅绝缘层的在所述源极与所述漏极之间露出的沟道区域之外的部分上。
10.根据权利要求9所述的制造薄膜晶体管的方法，其中所述自组装单层具有疏水性，并且所述液相硅层具有疏水性。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0057742 | 2006-06-27 | ||
| KR1020060057742A KR101256674B1 (ko) | 2006-06-27 | 2006-06-27 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| KR1020060057742 | 2006-06-27 | ||
| KR1020060058356A KR101265331B1 (ko) | 2006-06-28 | 2006-06-28 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| KR1020060058356 | 2006-06-28 | ||
| KR10-2006-0058356 | 2006-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101097964A CN101097964A (zh) | 2008-01-02 |
| CN101097964B true CN101097964B (zh) | 2010-10-13 |
Family
ID=39011593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101126539A Expired - Fee Related CN101097964B (zh) | 2006-06-27 | 2007-06-26 | 薄膜晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101265331B1 (zh) |
| CN (1) | CN101097964B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101660912B1 (ko) * | 2009-12-04 | 2016-09-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 액정표시장치 및 그 제조방법 |
| KR101902922B1 (ko) * | 2011-03-03 | 2018-10-02 | 삼성전자주식회사 | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 |
| CN103839826B (zh) * | 2014-02-24 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN104465399B (zh) * | 2014-12-05 | 2017-08-25 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN109243972A (zh) * | 2018-09-25 | 2019-01-18 | 京东方科技集团股份有限公司 | 多晶硅层的制备方法、晶化处理系统、晶体管及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827760A (en) * | 1996-02-12 | 1998-10-27 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
| CN1401135A (zh) * | 2000-06-26 | 2003-03-05 | 皇家菲利浦电子有限公司 | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 |
| US6580127B1 (en) * | 1999-09-30 | 2003-06-17 | International Business Machines Corporation | High performance thin film transistor and active matrix process for flat panel displays |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019328B2 (en) | 2004-06-08 | 2006-03-28 | Palo Alto Research Center Incorporated | Printed transistors |
-
2006
- 2006-06-28 KR KR1020060058356A patent/KR101265331B1/ko not_active IP Right Cessation
-
2007
- 2007-06-26 CN CN2007101126539A patent/CN101097964B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827760A (en) * | 1996-02-12 | 1998-10-27 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
| US6580127B1 (en) * | 1999-09-30 | 2003-06-17 | International Business Machines Corporation | High performance thin film transistor and active matrix process for flat panel displays |
| CN1401135A (zh) * | 2000-06-26 | 2003-03-05 | 皇家菲利浦电子有限公司 | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2005-31668A 2005.02.03 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101097964A (zh) | 2008-01-02 |
| KR20080000690A (ko) | 2008-01-03 |
| KR101265331B1 (ko) | 2013-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5161493B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7619286B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP5128091B2 (ja) | 表示装置及びその製造方法 | |
| CN1913146B (zh) | 薄膜导体及其制造方法 | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| CN101097964B (zh) | 薄膜晶体管及其制造方法 | |
| KR100380141B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| EP0860022B1 (en) | Electronic device manufacture | |
| US7858450B2 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
| US6870187B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101265329B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR20110116373A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| JP2001339065A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR101256674B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| CN210073850U (zh) | 阵列基板及显示装置 | |
| US7754549B2 (en) | Method of manufacturing thin film transistor array panel | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| KR20060018136A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101012786B1 (ko) | 액정 표시 장치 | |
| KR20060028968A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101013 Termination date: 20140626 |
|
| EXPY | Termination of patent right or utility model |