KR20010001454A - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20010001454A
KR20010001454A KR1019990020677A KR19990020677A KR20010001454A KR 20010001454 A KR20010001454 A KR 20010001454A KR 1019990020677 A KR1019990020677 A KR 1019990020677A KR 19990020677 A KR19990020677 A KR 19990020677A KR 20010001454 A KR20010001454 A KR 20010001454A
Authority
KR
South Korea
Prior art keywords
groove
active layer
mask pattern
source
gate electrode
Prior art date
Application number
KR1019990020677A
Other languages
English (en)
Other versions
KR100323080B1 (ko
Inventor
이종훈
이상걸
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019990020677A priority Critical patent/KR100323080B1/ko
Publication of KR20010001454A publication Critical patent/KR20010001454A/ko
Application granted granted Critical
Publication of KR100323080B1 publication Critical patent/KR100323080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 핫캐리어 스트레스에 의한 소자특성이 저하되는 것을 방지하고 또한, 오프전류를 제어할 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 박막 트랜지스터는 절연기판과, 절연기판 위에 형성되고 좌우대칭으로 단차진 홈을 가지며 홈 양측부위에는 각각의 소오스/드레인영역을 갖는 활성층과, 홈에 형성되며 게이트절연막이 개재된 게이트전극과, 활성층 위에 형성되고 소오스영역과 연결되는 소오스전극 및 소오스전극과 대향되도록 형성되며 드레인영역과 연결되는 드레인전극을 구비한 것이 특징이다.
상기 구조를 갖는 본 발명의 박막 트랜지스터 제조방법은 절연기판 위에 제 1실리콘층을 형성하는 공정과, 제 1실리콘층 위에 소정영역을 덮는 제 1마스크 패턴을 형성하는 공정과, 절연기판 위에 제 1마스크 패턴을 덮는 제 2실리콘층을 형성하는 공정과, 제 2실리콘층을 결정화시키어 활성층을 형성하는 공정과, 활성층 위에 제 1마스크 패턴과 대응된 부분을 노출시키도록 제 2마스크 패턴을 형성하는 공정과, 제 2마스크 패턴을 마스크로 활성층 및 제 1마스크 패턴을 제거함으로써 상기 제 1실리콘층에 홈을 형성하는 공정과, 제 2마스크 패턴을 제거하는 공정과, 홈에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 활성층에 게이트전극을 마스크로 하여 제 1도전형의 불순물이온을 주입함으로써 소오스/드레인영역을 형성하는 공정과, 활성층 위에 소오스/드레인영역과 연결되는 각각의 소오스/드레인전극을 형성하는 공정을 구비한 것이 특징이다.
따라서, 본 발명의 구조에서는 본 발명에서는 활성층의 채널영역이 드레인영역쪽 면적이 소오스영역쪽보다 얇게 되도록 형성함에 따라, 드레인면적을 줄일 수 있어 오프전류를 제어할 수 있고 또한, 핫캐리어 스트레스에 의한 소자 특성이 저하되는 이점이 있다.

Description

박막 트랜지스터 및 그 제조방법{Thin film transistor and method of fabricating the same}
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 특히, 핫캐리어 스트레스에 의해 소자특성이 저하되는 것이 방지될 뿐더러, 오프전류 또한 제어될 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치에 형성되는 박막 트랜지스터는 현재까지 비정질실리콘을 이용하고 있으나, 비정질실리콘에 비하여 전자나 전공의 이동도가 높은 다결정실리콘을 이용할 경우 패널 상에 별도의 구동회로부를 부착하지 않고 내장할 수 있기 때문에 점차로 저온의 다결정실리콘으로 대체되고 있는 실정이다.
이 저온의 다결정실리콘 박막 트랜지스터를 사용하는 액정표시장치는 유리기판 상에 구동회로부와 화소부가 함께 내장된 구조를 취하고 있는 데, 구동회로부의 박막 트랜지스터는 다결정실리콘의 특성 상 빠른 주파수에서 스위칭이 가능하다.
이 때, 스위칭 동작(switching operation) 측면에서는 일반적으로 박막 트랜지스터가 "온(on)" 상태와 "오프(off)" 상태라 할 수 있는 두 개의 전도상태로 제어되며, 이 두 개의 전도상태는 한 상태에서 다른 상태로 스위칭되는 시간이 되도록 적게 소요되어야 한다.
화소부의 화소 스위칭용 박막 트랜지스터는 오프상태에서의 드레인전류값이 클 경우에 그 작동에 장애를 일으키므로, 화소부에서는 오프전류를 적절한 수준으로 낮추기 위해 엘디디(LDD:Lightly Doped Drain) 구조, 옵셋(offset)구조, 듀얼게이트(dual gate) 구조 등이 종래에 제안된 바 있다.
도 1은 종래기술에 따른 박막 트랜지스터의 단면도이고, 도 2a 내지 도 2d는 종래기술에 따른 박막 트랜지스터의 제조 과정을 보인 공정단면도이다.
종래의 박막 트랜지스터는 도 1과 같이, 절연기판(100)에는 완충산화막(102)이 개재되고, 각각의 소오스/드레인영역(n+:104a, 104b), 엘디디영역(n-:104d, 104e)과 채널영역(104c)을 갖는 활성층(104)이 형성되어져 있다.
활성층(104)에는 게이트절연막(114)이 개재된 게이트전극(116)이 형성되어져 있으며, 이 게이트전극(116) 하부에는 상기의 엘디디영역(n-:104d, 104e) 및 채널영역(104c)이 위치된다.
활성층(104)에는 게이트전극(116)을 덮으며, 소오스/드레인영역(n+:104a, 104b)을 노출시키는 제 1콘택홀(h1)을 갖는 층간절연막(122)이 형성되어져 있다.
층간절연막(122)에는 활성층(104)의 소오스영역(104a)과 연결되는 소오스전극(130) 및 이 소오스전극(130)과 대향되며 드레인영역(104b)과 연결되는 드레인전극(140)이 형성되어져 있다.
상기 구조를 갖는 종래의 박막 트랜지스터의 제조 과정을 알아본다.
도 2a와 같이, 유리 등의 절연기판(100)에 완충산화막(102) 및 불순물이 도핑되지 않은 비정질실리콘인 제 1실리콘층을 순차적으로 형성한다.
그리고 제 1실리콘층 위에 감광막(photoresist)을 도포한 후, 소정영역 잔류되도록 패턴 식각하여 제 1마스크 패턴(106)을 형성한다.
이 후, 제 1실리콘층에 제 1마스크 패턴(106)을 마스크로 하여 제 1도전형의 불순물을 저농도로 도핑시킨다. 이 과정에서 제 1실리콘층에 저농도 불순물영역(n-:104d, 104e)이 형성된다.
그리고, 저농도 불순물영역(n-:104d, 104e)을 갖는 제 1실리콘층에 레이저빔을 조사시키어 결정화시킨다.이 후에서, 불순물 도핑 및 결정화된 제 1실리콘층을 활성층(104)이라 명명한다.
도 2b와 같이, 제 1마스크 패턴을 제거한다.
활성층(104)에 절연막과 금속막을 순차적으로 적층한 후, 저농도 불순물영역(n-:104d, 104e)을 일부 덮도록 패턴식각하여 게이트절연막(114) 및 게이트전극(116)을 형성한다. 도면번호 104c는 채널영역이 된다.
도 2c와 같이, 활성층(104)에 게이트전극(116)을 마스크로 하여 제 1도전형의 불순물을 고농도로 도핑시킴으로써 고농도 불순물영역(n+:104a, 104b)이 형성된다.
즉, 상기의 과정을 통해, 도면의 좌측에서부터 순차적으로 설명하면, 활성층(104)에는 고농도 불순물영역(n+:104a), 저농도 불순물영역(n-:104d), 채널영역(104c), 저농도 불순물영역(n-:104e), 고농도 불순물영역(n+:104b)이 형성된다.
이 때, 활성층(104)의 저농도 불순물영역(n-)은 엘디디영역이 되며, 고농도 불순물영역(n+)은 소오스/드레인영역이 된다.
도 2d와 같이, 활성층(104)에 유기절연막 또는 산화실리콘 등을 증착하여 층간절연막(122)을 형성한 후, 소오스/드레인영역(n+:104a, 104b)을 노출시키도록 패턴 식각하여 제 1콘택홀(h1)을 형성한다.
그리고 층간절연막(122) 위에 금속막을 증착한 후, 소오스/드레인영역(n+:104a, 104b)을 덮도록 패턴 식각하여 소오스/드레인전극(130)(140)을 형성한다.
도 3은 상기 구조를 갖는 종래의 박막 트랜지스터를 적용한 액정표시장치의 공정단면도이다.
도 3과 같이, 층간절연막(122) 위에 상기 기술에 따라 제조된 박막 트랜지스터 전면을 덮되, 드레인전극(140)을 노출시키는 제 2콘택홀(h2)을 갖도록 평탄화층(124)을 형성한다.
그리고 평탄화층(124) 위에 ITO(Indium Tin Oxide)를 증착한 후, 드레인전극(140)을 덮도록 패턴 식각하여 화소전극(126)을 형성한다.
그러나, 종래기술에 따른 박막 트랜지스터에서는 전계가 강해지면, 전자의 에너지가 결정보다 높은 상태로 되어 일부가 소오스쪽으로 이동되거나 또는 터널링하여 게이트산화막 속으로 전자가 전송되는 핫캐리어(hot carrier)효과가 발생됨에 따라, 소자특성이 저하된다. 또한, 활성층의 소오스면적과 드레인면적이 동일하기 때문에 전자나 정공 등의 캐리어 이동도가 빠르므로, 오프상태에서의 드레인전류를 효과적으로 제어하지 못하는 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 드레인면적을 줄이어 핫캐리어 스트레스에 의한 소자특성 저하되는 것을 방지하고, 또한, 오프전류를 효과적으로 제어할 수 있는 박막 트랜지스터를 제공하려는 것이다.
본 발명의 다른 목적은 드레인면적을 줄이어 핫캐리어 스트레스에 의한 소자특성 저하되는 것을 방지할 뿐더러, 오프전류를 효과적으로 제어할 수 있는 박막 트랜지스터 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 박막 트랜지스터는 절연기판과, 절연기판 위에 형성되고 좌우대칭으로 단차진 홈을 가지며 홈 양측부위에는 각각의 소오스/드레인영역을 갖는 활성층과, 홈에 형성되며 게이트절연막이 개재된 게이트전극과, 활성층 위에 형성되고 소오스영역과 연결되는 소오스전극 및 소오스전극과 대향되도록 형성되며 드레인영역과 연결되는 드레인전극을 구비한 것이 특징이다.
상기 다른 목적을 달성하기 위해, 본 발명의 박막 트랜지스터 제조방법은 절연기판 위에 제 1실리콘층을 형성하는 공정과, 제 1실리콘층 위에 소정영역을 덮는 제 1마스크 패턴을 형성하는 공정과, 절연기판 위에 제 1마스크 패턴을 덮는 제 2실리콘층을 형성하는 공정과, 제 2실리콘층을 결정화시키어 활성층을 형성하는 공정과, 활성층 위에 제 1마스크 패턴과 대응된 부분을 노출시키도록 제 2마스크 패턴을 형성하는 공정과, 제 2마스크 패턴을 마스크로 활성층 및 제 1마스크 패턴을 제거함으로써 상기 제 1실리콘층에 홈을 형성하는 공정과, 제 2마스크 패턴을 제거하는 공정과, 홈에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 활성층에 게이트전극을 마스크로 하여 제 1도전형의 불순물이온을 주입함으로써 소오스/드레인영역을 형성하는 공정과, 활성층 위에 소오스/드레인영역과 연결되는 각각의 소오스/드레인전극을 형성하는 공정을 구비한 것이 특징이다.
도 1은 종래기술에 따른 박막 트랜지스터의 단면도이고,
도 2a 내지 도 2d는 종래기술에 따른 박막 트랜지스터의 제조 과정을 보인 공정단면도이고,
도 3은 종래기술에 따른 박막 트랜지스터를 적용한 액정표시장치의 단면도이다.
도 4는 본 발명에 따른 따른 박막 트랜지스터의 단면도이고,
도 5 내지 도 7은 본 발명의 다른 실시예들이다.
도 8a 내지 도 8f는 본 발명에 따른 따른 박막 트랜지스터의 제조 과정을 보인 공정단면도이다.
도 9는 본 발명에 따른 박막 트랜지스터를 적용한 액정표시장치의 단면도이다.
도 4는 본 발명에 따른 박막 트랜지스터의 단면도이고, 도 5 내지 도 7은 본 발명의 다른 실시예들이다. 그리고 도 8a 내지 도 8f는 본 발명에 따른 따른 박막 트랜지스터의 제조 과정을 보인 공정단면도이다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명의 박막 트랜지스터는 도 4와 같이, 절연기판(200)에는 완충산화막(202)이 개재되며, 불순물이 도핑되지 않은 비정질실리콘인 제 1실리콘층(204)이 형성되어 있다. 제 1실리콘층(204)에는 양측부위에 각각 소오스/드레인영역(n-:220a, 220b)과 엘디디영역(220d)(220e)과 채널영역(220c)을 갖는 활성층(220)이 형성되며, 이 활성층(220)의 옵셋영역(220d 과 220e)사이에는 좌우대칭으로 단차진 홈(ℓ)을 패턴 식각되어져 있다. 이 때, 소오스/드레인영역(220a)(220b)과 홈(ℓ) 사이에는 엘디디영역 대신에 옵셋영역을 가질 수도 있다.
활성층(220)에는 상기 홈(ℓ)을 덮는 게이트전극(216)과, 소오스영역(220a)과 연결되는 소오스전극(230)과, 소오스전극(230)과 대향되면서 드레인영역(220b)과 연결되는 드레인전극(240)이 각각 형성되어져 있다. 활성층(220)과 게이트전극(216) 사이에는 게이트절연막(212)이 개재되어 있다.
본 발명의 게이트전극은 도 4과 같이, 활성층(220)의 바닥면 및 측면과 이 측면과 연결된 표면의 일부를 덮도록 패턴식각되어져 있다.
본 발명의 게이트전극의 다른 실시예로는 도 5와 같이, 활성층(520) 표면을 노출시키고 홈(ℓ1)의 바닥면 및 측면을 덮도록 패터닝될 수도 있고, 도 6와 같이, 홈(ℓ2)의 측면을 노출시키고 이 측면으로부터 소정의 갭(gap)을 갖으면서 홈(ℓ2)의 바닥면 일부를 덮도록 패터닝될 수도 있으며, 도 7과 같이, 홈(ℓ3)의 일측면을 덮고 타측면을 노출시키도록 패터닝될 수도 있다.
도 5 내지 도 7에서, 도면번호 500, 600, 700은 절연기판이고, 도면번호 502, 602는 완충산화막이고, 도면번호 520, 620, 720은 모두 활성층이다.
그리고 도면번호 514, 614, 714는 게이트절연막이고, 도면번호 516, 616, 716은 게이트전극이고, 도면부호 ℓ1, ℓ2, ℓ3는 홈을 도시한 것이다.
상기 구조를 갖는 본 발명의 박막 트랜지스터의 제조과정을 알아본다.
도 7a와 같이, 유리 등의 절연기판(200) 위에 화학기상증착 등의 방법으로 실리콘산화막(202)을 증착한 후, 불순물이 도핑되지 않은 비정질실리콘인 제 1실리콘층(204)을 순차적으로 형성한다. 이 때, 실리콘산화막은 완충산화막 역할을 한다.
그리고 제 1실리콘층(204) 위에 질화실리콘을 화학기상증착한 후 소정영역 잔류되도록 패턴 식각하여 마스크 패턴(206)을 형성한다.
도 7b와 같이, 비정질실리콘층(204) 위에 마스크 패턴(206)을 덮도록 제 1도전형의 불순물이 저농도로 도핑된 제 2실리콘층을 형성한다. 그리고 실리콘층(208) 전면에 레이저빔을 조사(210)하여 결정화시킴으로써 활성층(208)이 형성된다.
도 7c와 같이, 활성층(220) 위에 감광막을 도포한 후, 마스크 패턴(206)과 대응된 부위를 노출시키면서 그 주변을 애워싸도록 패턴 식각하여 감광막 패턴(212)을 형성한다.
도 7d와 같이, 감광막 패턴을 마스크로 이용하여 활성층 및 마스크 패턴을 제거함으로써 도면과 같은 홈(ℓ)이 형성된다. 이 후, 감광막 패턴을 제거한다.
도 7e와 같이, 활성층(220)에 절연막과 금속막을 순차적으로 형성한 후, 홈(ℓ)의 바닥면과 측면 및 이 측면과 연결된 표면의 일부를 덮도록 패턴 식각하여 게이트절연막(214) 및 게이트전극(216)을 형성한다.
이 후, 활성층(220)에 게이트전극(220)을 마스크로 이용하여 제 1도전형의 불순물을 고농도로 도핑처리함으로써 소오스/드레인영역(n+:220a, 220b)이 형성된다.
활성층(220)은 도면에서와 같이, 채널영역(220c) 양측에 제 1도전형의 불순물이 저농도로 도핑된 엘디디영역(n-:220d, 220e)이 형성되고, 엘디디영역(n-:220d, 220e) 양측에는 고농도 불순물영역인 소오스/드레인영역(n+:220a, 220b)이 각각 형성된다.
도 7f와 같이, 활성층(220)에 유기절연막 또는 산화실리콘을 증착하여 층간절연막(222)을 형성한 후, 소오스영역(n+:220a) 및 드레인영역((n+:220b)를 노출시키는 제 1콘택홀(h3)을 형성한다.
증간절연막(222)에 금속막을 형성한 후, 제 1콘택홀(h3)를 통해 소오스영역(220a) 및 드레인영역(220b)과 연결되도록 패턴 식각하여 소오스/드레인전극(230)(240)을 형성한다.
도 7b에서, 제 2실리콘층으로 불순물이 도핑되지 않은 비정질실리콘을 이용하는 경우, 활성층은 채널영역 양측에 엘디디영역 대신 옵셋영역을 갖는 구조를 택할 수도 있다.
본 발명의 트랜지스터 구조에 있어서, 도 7f와 같이, 활성층에 홈을 형성하고, 이 홈에 게이트전극을 형성함으로써, 드레인면적이 최소화된다.
도 5 내지 도 7은 본 발명의 박막 트랜지스터의 다른 실시예들로, 게이트전극은 도 5와 같이, 활성층(520) 표면을 노출시키고 홈(ℓ1)의 바닥면 및 측면을 덮는 형상을 가질 수도 있고, 도 6와 같이, 활성층(620)에 형성된 홈(ℓ2)의 측면을 노출시키고 이 측면으로부터 소정의 갭(gap)을 갖으면서 홈(ℓ2)의 바닥면 일부를 덮는 형상을 가질 수도 있으며, 도 7과 같이, 활성층(720)에 형성된 홈(ℓ3)의 일측면을 덮고 타측면을 노출시킨 형상을 가질 수도 있다.
본 발명의 박막 트랜지스터에 있어서, 도 4, 도 5, 도 6 및 도 7 와 같이, 드레인면적이 크게 감소됨을 알 수 있다.
도 8은 상기 구조를 갖는 본 발명의 박막 트랜지스터를 적용한 액정표시장치의 공정단면도이다. 이하에서 도 8의 액정표시장치를 제조하는 과정을 알아본다.
도 8과 같이, 층간절연막(224) 위에 상기 기술에 따라 제조된 박막 트랜지스터 전면을 덮되, 드레인전극(240)을 노출시키는 제 2콘택홀(h4)을 갖도록 평탄화층(124)을 형성한다.
그리고 평탄화층(224) 위에 ITO(Indium Tin Oxide)를 증착한 후, 드레인전극(240)을 덮도록 패턴 식각하여 화소전극(226)을 형성한다.
상술한 바와 같이, 본 발명에서는 활성층의 채널영역 두께가 드레인영역쪽이 소오스영역쪽보다 얇게 형성됨에 따라, 드레인면적을 줄일 수 있다. 따라서, 전자나 정공 등의 캐리어 이동도를 낮출 수 있어 오프전류를 효과적으로 제어할 수 있다.
또한, 본 발명에서는 드레인면적이 감소됨에 따라 고저항이 발생되어 핫캐리어 스트레스에 의한 영향을 적게받는다. 따라서, 핫캐리어 스트레스에 의해 소자 특성이 저하되는 것이 방지된 이점이 있다.

Claims (14)

  1. 절연기판과,
    상기 절연기판 위에 형성되고, 좌우대칭으로 단차진 홈을 가지며 상기 홈 양측부위에는 각각의 소오스/드레인영역을 갖는 활성층과,
    상기 홈에 형성되며, 게이트절연막이 개재된 게이트전극과,
    상기 활성층 위에 형성되고, 상기 소오스영역과 연결되는 소오스전극 및 상기 소오스전극과 대향되도록 형성되며 상기 드레인영역과 연결되는 드레인전극을 구비한 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 활성층에는 상기 홈과 상기 각각의 소오스/드레인영역 사이에 엘디디영역이 형성된 것이 특징인 박막 트랜지스터.
  3. 청구항 1에 있어서,
    상기 활성층에는 상기 홈과 상기 각각의 소오스/드레인영역 사이에 옵셋영역이 형성된 것이 특징인 박막 트랜지스터.
  4. 청구항 1에 있어서,
    상기 게이트전극은 상기 활성층의 바닥면 및 측면과 상기 측면과 연결된 표면의 일부를 덮도록 형성된 것이 특징인 박막 트랜지스터.
  5. 청구항 1에 있어서,
    상기 게이트전극은 상기 홈의 바닥면 및 측면을 덮도록 형성된 것이 특징인 박막 트랜지스터.
  6. 청구항 1에 있어서,
    상기 게이트전극은 상기 홈의 측면을 노출시키고, 상기 측면으로부터 소정의 갭을 갖으면서 상기 홈의 바닥면 일부를 덮도록 형성된 것이 특징인 박막 트랜지스터.
  7. 청구항 1에 있어서,
    상기 게이트전극은 상기 홈 일측면을 덮고 타측면을 노출시키도록 형성된 것이 특징인 박막 트랜지스터.
  8. 절연기판 위에 제 1실리콘층을 형성하는 공정과,
    상기 제 1실리콘층 위에 소정영역을 덮는 제 1마스크 패턴을 형성하는 공정과,
    상기 절연기판 위에 상기 제 1마스크 패턴을 덮는 제 2실리콘층을 형성하는 공정과,
    상기 제 2실리콘층을 결정화시키어 활성층을 형성하는 공정과,
    상기 활성층 위에 상기 제 1마스크 패턴과 대응된 부분을 노출시키고 주변 부분을 덮도록 제 2마스크 패턴을 형성하는 공정과,
    상기 제 1실리콘층에 상기 제 2마스크 패턴을 마스크로 상기 활성층 및 상기 제 1마스크 패턴을 제거하여 홈을 형성하는 공정과,
    상기 제 2마스크 패턴을 제거하는 공정과,
    상기 홈에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,
    상기 활성층에 상기 게이트전극을 마스크로 제 1도전형의 불순물이온을 도핑하여 소오스/드레인영역을 형성하는 공정과,
    상기 활성층에 상기 소오스/드레인영역과 연결되는 각각의 소오스/드레인전극을 형성하는 공정을 구비한 박막 트랜지스터 제조방법.
  9. 청구항 8에 있어서,
    상기 제 1, 제 2실리콘층은 비정질실리콘인 것이 특징인 박막 트랜지스터 제조방법.
  10. 청구항 8에 있어서,
    상기 제 2실리콘층에 제 1도전형의 불순물을 저농도로 주입하는 공정을 추가한 것이 특징인 박막 트랜지스터 제조방법.
  11. 청구항 8에 있어서,
    상기 게이트전극은 상기 활성층의 바닥면 및 측면과 상기 측면과 연결된 표면의 일부를 덮도록 패턴식각된 것이 특징인 박막 트랜지스터 제조방법.
  12. 청구항 8에 있어서,
    상기 게이트전극은 상기 홈의 바닥면 및 측면을 덮도록 패턴식각된 것이 특징인 박막 트랜지스터 제조방법.
  13. 청구항 8에 있어서,
    상기 게이트전극은 상기 홈의 측면을 노출시키고, 상기 측면으로부터 소정의 갭을 갖으면서 상기 홈의 바닥면 일부를 덮도록 패턴식각된 것이 특징인 박막 트랜지스터 제조방법.
  14. 청구항 8에 있어서,
    상기 게이트전극은 상기 홈 일측면을 덮고 타측면을 노출시키도록 패턴식각된 것이 특징인 박막 트랜지스터 제조방법.
KR1019990020677A 1999-06-04 1999-06-04 박막 트랜지스터 및 그 제조방법 KR100323080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020677A KR100323080B1 (ko) 1999-06-04 1999-06-04 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020677A KR100323080B1 (ko) 1999-06-04 1999-06-04 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010001454A true KR20010001454A (ko) 2001-01-05
KR100323080B1 KR100323080B1 (ko) 2002-02-09

Family

ID=19590100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020677A KR100323080B1 (ko) 1999-06-04 1999-06-04 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100323080B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526731B1 (ko) * 2001-02-06 2005-11-09 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 그 제조 방법
US8697535B2 (en) 2011-08-17 2014-04-15 Samsung Display Co., Ltd. Thin film transistor substrate and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526731B1 (ko) * 2001-02-06 2005-11-09 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 그 제조 방법
US8697535B2 (en) 2011-08-17 2014-04-15 Samsung Display Co., Ltd. Thin film transistor substrate and method for fabricating the same

Also Published As

Publication number Publication date
KR100323080B1 (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
KR100491141B1 (ko) 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
KR100451381B1 (ko) 박막트랜지스터및그제조방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR100466582B1 (ko) 평면표시장치 및 그 제조방법
KR20010019665A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US20010028058A1 (en) Thin film transistor and a method of forming the same
KR20010056037A (ko) 박막트랜지스터 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
JP2003075870A (ja) 平面表示装置およびその製造方法
KR100486717B1 (ko) 액정표시장치및그제조방법
KR100323080B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100438523B1 (ko) 박막트랜지스터 및 그 제조방법
KR100477106B1 (ko) 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100498629B1 (ko) 액정표시장치의제조방법
KR100404510B1 (ko) 박막트랜지스터및그제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR0172880B1 (ko) 액정표시장치의 제조방법
KR101258080B1 (ko) 액정표시소자 및 그 제조방법
KR101338994B1 (ko) 박막트랜지스터 및 그 제조방법
KR950001161B1 (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee