JP2011243988A - 低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置 - Google Patents
低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置 Download PDFInfo
- Publication number
- JP2011243988A JP2011243988A JP2011111542A JP2011111542A JP2011243988A JP 2011243988 A JP2011243988 A JP 2011243988A JP 2011111542 A JP2011111542 A JP 2011111542A JP 2011111542 A JP2011111542 A JP 2011111542A JP 2011243988 A JP2011243988 A JP 2011243988A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- low
- temperature polysilicon
- polysilicon thin
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 109
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002245 particle Substances 0.000 claims abstract description 25
- 239000003054 catalyst Substances 0.000 claims abstract description 21
- 238000002425 crystallisation Methods 0.000 claims abstract description 9
- 230000008025 crystallization Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 74
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229920001621 AMOLED Polymers 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011856 silicon-based particle Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- -1 is also formed Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】本発明は低温ポリシリコン薄膜の製造方法に関する。
【解決手段】当該方法は、基板を予備する工程と、前記基板にバッファ層を形成する工程と、前記バッファ層に第１の非結晶シリコン薄膜を形成する工程と、前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化し，結晶することで低温ポリシリコン薄膜を形成する工程と、を含む。
【選択図】図８
【解決手段】当該方法は、基板を予備する工程と、前記基板にバッファ層を形成する工程と、前記バッファ層に第１の非結晶シリコン薄膜を形成する工程と、前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化し，結晶することで低温ポリシリコン薄膜を形成する工程と、を含む。
【選択図】図８
Description
本発明は、低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置に関する。
平板表示装置に関する技術の盛んにつれて、アクティブマトリックス型の有機発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，以下ＡＭＯＬＥＤと略称する）は軽さ、厚さ、自発光、及び高反応速度などの特性にそのメリットがあるため、未来への液晶表示装置の発展勢いになっている。
ＡＭＯＬＥＤは基板のボトム層に順次形成されているアクティブスイッチ、絶縁層、透明、発光層、及び金属を含む。その中で、イメージデータの書き入れを制御するために、アクティブスイッチはコンタクトホールを介して透明に接続されている。目前、ＡＭＯＬＥＤサイズの大型化に対応して、アクティブスイッチは普通低温ポリシリコン薄膜トランジスタ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｌｙ−ｓｉｌｉｃｏｎ ＴＦＴ，以下ＬＴＰＳ−ＴＦＴと略称する）を採用して画素スイッチ制御素子としている。ＬＴＰＳ−ＴＦＴの製作に用いられる低温ポリシリコン薄膜の品質は、ＬＴＰＳ−ＴＦＴの電気的特性の表現と直接関係がある。よって、低温ポリシリコン薄膜の製作技術がますます脚光を浴びている。
また、非レーザー方式による金属誘導結晶化法（ＭＩＣ Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ，以下ＭＩＣと略称する）を採用して低温ポリシリコン薄膜を製作することができる。当該ＭＩＣ法の工程は図１乃至図３に示している。
図１は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（１）であり、図２は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（２）であり、図３は従来の低温ポリシリコン薄膜の製造方法に係る実施例による製造工程の断面の概略図（３）である。
まず、ガラス基板１１上に配置されたバッファ層１２の表面にニッケル粒子１３を塗布し、次に、当該バッファ層１２及びニッケル粒子１３を覆う非結晶シリコン層１４を堆積する。そして、結晶化工程を介して非結晶シリコン層１４をポリシリコン層に変換させる。当該ポリシリコン層には複数のニッケル粒子１３を核として成長したポリシリコン結晶粒子１５が含まれる。
上記ＭＩＣ法により得られた低温ポリシリコン薄膜で製作したトランジスタの閾値電圧Ｖｔｈの分布は比較的安定である。しかし、以下のような欠点が存在する。即ち、結晶化の過程において、非結晶シリコン層１４とニッケル粒子１３は、図３に示している接触面１６においてニッケルケイ化物（Ｎｉ ｓｉｌｉｃｉｄｅ）が形成される。当該接触面１６は低温ポリシリコン薄膜によるトランジスタの製作中においてゲート酸化境界面（Ｇａｔｅ Ｏｘｉｄｅ ｉｎｔｅｒｆａｃｅ）であり、ニッケルケイ化物は一定の導電性を備え、製作された低温ポリシリコン薄膜トランジスタがオフ状態にある場合チャンネル部位のリーク電流を増え、大きなオフ状態電流を生じ、よって不安定になる。
本発明の一実施例に係る低温ポリシリコン薄膜の製造方法は、基板を予備する工程と、前記基板にバッファ層を形成する工程と、前記バッファ層に第１の非結晶シリコン薄膜を形成する工程と、前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化することで低温ポリシリコン薄膜を形成する工程と、を含む。
本発明の他の実施例に係る低温ポリシリコン薄膜は、上記の低温ポリシリコン薄膜の製造方法により得られるものである。
本発明のもう一つの実施例に係る低温ポリシリコン薄膜トランジスタであって、基板と、上記低温ポリシリコン薄膜より構成され、前記基板の上方に形成されるとともに、ソースの領域、ドレインの領域と、前記ソース領域及びドレイン領域間に位置するチャンネル領域とを含む半導体層と、前記半導体領域の上に順次形成されるゲート絶縁層及び前記チャンネル領域の位置に対応するゲートと、前記ゲート及びゲート絶縁層の上方に形成されるとともに、その中に第１のビアーホール及び第２のビアーホールが形成されている誘電層と、前記第１のビアーホールを介して前記ソース領域と接続されているソース電極と、前記第２のビアーホールを介して前記ドレイン領域と接続されているドレイン電極と、を含む。
半発明のさらに他の実施例に係る表示装置はアレイ基板を備え、前記アレイ基板に上記低温ポリシリコン薄膜トランジスタが形成されている。
本発明の実施例又は従来技術における技術案をさらに明瞭に説明するため、実施例又は従来技術の記載に必要な図面に対して紹介する。なお、以下の図面は本発明の一実施例の例示に過ぎないことはもちろんのことである。また、当業者は創造的労働をしなくてもそれらの図面によって他の図面を獲得することは勿論のことである。
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするため、図面を結合して本発明の実施例に係る技術案に対して詳細に説明する。なお、記載した実施例は本発明に係る実施例の一部のみであり、実施例の全部ではない。また、当業者は本発明の実施例に基づき、創造的労働をしない状況で獲得できるあらゆる他の実施例も本発明に含まれる。
本発明の実施例は、重要な技術案として中間層結晶粒子成長シリコン（Ｉｎｔｅｒｌａｙｅｒ Ｇｒａｉｎ Ｇｒｏｗｔｈ Ｓｉｌｉｃｏｎ，以下ＩＧＳと略称する）による低温ポリシリコン薄膜の製作工程を提供する。後で成長する金属シリコン酸化物、例えばＮｉ ｓｉｌｉｃｉｄｅも形成されたポリシリコン層の中間部位に位置させるように、ニッケルなどの触媒層を非結晶シリコン層の中間位置に配置させることで、Ｎｉ ｓｉｌｉｃｉｄｅが形成された非結晶シリコン層による薄膜トランジスタのゲート酸化境界面に形成されるのを防止する。これによって、トランジスタのオフ状態電流を有効に抑制し、リークを防止する。
以下、図面と具体的実施例に基づき、本発明の実施例に係る技術案に対して、さらに詳しく説明する。
（第１の実施例）
図４は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（１）であり、図５は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（２）であり、図６は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（３）であり、図７は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（４）であり、図８は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（５）である。上記の各図面によると、本実施例の方法は以下の工程を含む。即ち、
工程１０１：基板にバッファ層を形成する。
図４は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（１）であり、図５は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（２）であり、図６は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（３）であり、図７は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（４）であり、図８は本発明による低温ポリシリコン薄膜の製造方法に係る実施例の製造工程の断面概略図（５）である。上記の各図面によると、本実施例の方法は以下の工程を含む。即ち、
工程１０１：基板にバッファ層を形成する。
図４を参照して、まず、基板１１が提供され、当該基板１１はガラス基板又はプラスチック基板であってもよい。当該基板１１にバッファ層１２を形成する。当該バッファ層１２は酸化物層、例えばシリコン酸化物層であってもよい。基板１１内の物質が後の工程において拡散して、製作された低温ポリシリコン薄膜の品質に影響するのを防止することができる。
工程１０２：バッファ層の上に第１の非結晶シリコン層を堆積する。
図５を参照して、バッファ層１２に第１の非結晶シリコン薄膜層２１を堆積し、当該第１の非結晶シリコン薄膜層２１はプラズマ強化化学的気相蒸着法などにより形成される。
工程１０３：第１の非結晶シリコン薄膜層に触媒粒子を塗布する。
図６を参照して、続いて、第１の非結晶シリコン薄膜層２１に触媒粒子２２を塗布する。
例えば、極めて微小なニッケル粒子であってもよい。また、当該触媒はニッケル以外に、Ｃｕ、Ａｌ、Ｅｒ、Ｃｒなどの多種金属、又はそれらのいずれか混合物であってもよい。
工程１０４：第２の非結晶シリコン薄膜層を堆積する。
図７を参照して、第１の非結晶シリコン薄膜層２１及び複数の触媒粒子２２に第２の非結晶シリコン薄膜層２３を形成する。当該第２の非結晶シリコン薄膜層２３は上記の複数の触媒粒子２２を完全に覆う。当該第２の非結晶シリコン薄膜層２３の形成方法は上記の第１の非結晶シリコン薄膜層２１の形成方法と同じであってもよい。
工程１０５：上記の非結晶シリコン薄膜層に対して、非結晶シリコン薄膜が結晶して低温温ポリシリコン薄膜が形成されるように結晶化する。
本工程において、高速のアニール熱処理（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ，以下ＲＴＡと略称する）、又はポリシリコン熔融炉中において熱処理した後結晶化する。図８を参照して、結晶化工程の後、非結晶シリコン薄膜がポリシリコン薄膜を形成する。当該ポリシリコン薄膜には、第１のポリシリコン薄膜層２１‘及び第２のポリシリコン薄膜層２３’が含まれ、その中、いずれも複数の触媒粒子２２を核として成長して形成されたポリシリコン粒子２４を含む。
また、当該工程において、触媒粒子２２は第１のポリシリコン薄膜層２１’と第２のポリシリコン層２３’との境界面に位置されるため、触媒粒子２２と非結晶シリコン薄膜中の物質が反応して得られた金属シリコン酸化物（例えばＮｉ ｓｉｌｉｃｉｄｅ）も当該境界面に位置する。即ち、図３に示した形成されたポリシリコン層と下面のバッファ層との間接触面１６に形成されることなく、形成されたポリシリコン薄膜層の中間部位に位置される。よって、金属シリコン酸化物（例えばＮｉ ｓｉｌｉｃｉｄｅ）は後の工程で得られた低温ポリシリコン薄膜トランジスタの電気特性に影響することなく、トランジスタのリークが有効に抑制される。
本実施例の低温ポリシリコン薄膜の製造方法によると、ニッケルなどの触媒層を非結晶シリコン層の中間位置に配置することで、後で形成される金属シリコン酸化物（例えばＮｉ ｓｉｌｉｃｉｄｅ）も形成されたポリシリコン層の中間部位に位置させる。これによって、当該方法により形成された低温ポリシリコン薄膜を利用して製作したトランジスタは、Ｖｔｈの良好な分布特性を具備するとともに、オフ状態電流を有効に抑制する。
（第２の実施例）
本実施例は低温ポリシリコン薄膜を提供する。当該低温ポリシリコン薄膜は上記第１の実施例に記載の低温ポリシリコン薄膜の製造方法により得られる。
本実施例は低温ポリシリコン薄膜を提供する。当該低温ポリシリコン薄膜は上記第１の実施例に記載の低温ポリシリコン薄膜の製造方法により得られる。
（第３の実施例）
本実施例は低温ポリシリコン薄膜トランジスタを提供する。当該トランジスタは第２の実施例に記載の低温ポリシリコン薄膜より得られる。
本実施例は低温ポリシリコン薄膜トランジスタを提供する。当該トランジスタは第２の実施例に記載の低温ポリシリコン薄膜より得られる。
具体的に、図９に示したように、本実施例の低温ポリシリコン薄膜トランジスタは、基板１００と、半導体層１１０と、ゲート絶縁層１２０と、ゲート１３０と、誘電層１４０、ソース電極１５１と、ドレイン電極１５２とを含む。基板１００はガラス基板又はプラスチック基板などであってもよい。半導体層１１０は基板１００の上方に形成され、第３の実施例に記載の低温ポリシリコン薄膜からなり、ソース領域１１１と、ドレイン領域１１２と、前記ソース領域及びドレイン領域の間に位置するチャンネル領域１１３とを含む。ゲート絶縁層１２０及びゲート１３０は前記半導体層１１０の上層に順次形成され、前記ゲート１３０は前記チャンネル領域１１３の位置に対応する。誘電層１４０は前記ゲート１３０及びゲート絶縁層１２０の上方に形成されるとともに、前記誘電層１４０に第１のビアーホールＶ１及び第２のビアーホールＶ２が形成されている。ソース電極は前記第１のビアーホールＶ１を介して前記ソース領域１１１と接続され、ドレイン電極は前記第２のビアーホールＶ２を介して前記ドレイン領域１１２と接続される。ソース電極１５１及びドレイン電極１５２は金属材料より製作できる。
当該低温ポリシリコン薄膜トランジスタはＴＦＴ−ＬＣＤの画素のスイッチング素子として用いられる。図９に示したように、誘電層１４０に画素電極１６０が形成され、画素電極１６０はドレイン電極１５２と電気的に接続される。画素電極１６０として、例えば酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）の透明導電材料が採用される。前記低温ポリシリコン薄膜トランジスタは、例えば有機発光ダイオード（ＯＬＥＤ）の画素のスイッチング素子としても用いられ、この場合、ドレイン電極は画素の陰極に接続される。
本実施例の低温ポリシリコン薄膜トランジスタは、その製作に採用される低温ポリシリコン薄膜中のＮｉ ｓｉｌｉｃｉｄｅをポリシリコン層の中間位置に位置させるため、当該トランジスタのチャンネル領域は良好な閾値電圧分布を備えるとともに、オフ状態電流を有効に抑制できる。
（第４の実施例）
本発明の実施例はさらに表示装置を提供する。当該表示装置はアレイ基板と、前記アレイ基板に形成された低温ポリシリコン薄膜トランジスタとを含む。前記低温ポリシリコン薄膜は上記第３の実施例に記載の低温ポリシリコン薄膜トランジスタを採用してスイッチング素子とする。
本発明の実施例はさらに表示装置を提供する。当該表示装置はアレイ基板と、前記アレイ基板に形成された低温ポリシリコン薄膜トランジスタとを含む。前記低温ポリシリコン薄膜は上記第３の実施例に記載の低温ポリシリコン薄膜トランジスタを採用してスイッチング素子とする。
本実施例の表示装置は有機発光ダイオードであるＯＬＥＤ、又は液晶表示装置（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ，以下ＬＣＤと略称する）などであってもよい。当該表示装置に採用される低温ポリシリコン薄膜トランジスタの電気特性は安定であるため、オフ状態電流の発生を有効に防止し、従って、当該表示装置の表示品質を向上させることができる。
最後に、上述した実施例は本発明の技術案に関して説明しただけであり、これらに限ったものではない。上記の実施例を参考して本発明に関して詳しく説明しましたが、当業者は、上記の各実施例に記載の技術案に対して変形又は変更することができ、その中の部分技術特徴に対して対等な取替えができ、このような変形又は取替えが、対応する技術案の実質を本発明の各実施例の技術案の主旨と範囲から逸脱させないことに理解すべきである。
１１ 基板
１２ バッフア層
１３ ニッケル
１４ 非結晶層
１５ ポリシリコン結晶粒子
１６ 接触面
２１ 第１の非結晶シリコン薄膜層
２２ 触媒粒子
２３ 第２の非結晶シリコン薄膜層
２４ ポリシリコン結晶粒子
１２ バッフア層
１３ ニッケル
１４ 非結晶層
１５ ポリシリコン結晶粒子
１６ 接触面
２１ 第１の非結晶シリコン薄膜層
２２ 触媒粒子
２３ 第２の非結晶シリコン薄膜層
２４ ポリシリコン結晶粒子
Claims (9)
- 低温ポリシリコン薄膜の製造方法であって、
基板を予備する工程と、
前記基板にバッファ層を形成する工程と、
前記バッファ層に第１の非結晶シリコン形成を堆積する工程と、
前記第１の非結晶シリコン薄膜に触媒の粒子を形成する工程と、
第２の非結晶シリコン薄膜で前記第１の非結晶シリコン薄膜及び触媒の粒子を覆うように第２の非結晶シリコン薄膜を形成する工程と、
前記触媒の粒子を利用して前記第１の非結晶シリコン薄膜及び第２の非結晶シリコン薄膜に対して結晶化することで低温ポリシリコン薄膜を形成する工程と、
を含むことを特徴とする低温ポリシリコン薄膜の製造方法。 - 前記基板に形成されたバッファ層はケイ素の酸化物層であることを特徴とする請求項１に記載の低温ポリシリコン薄膜の製造方法。
- 前記触媒の粒子はＮｉ、Ｃｕ、Ａｌ、Ｅｒ、又はＣｒ粒子を含むことを特徴とする請求項１又は２に記載の低温ポリシリコン薄膜の製造方法。
- 前記結晶化は高速のアニール熱処理であることを特徴とする請求項１又は２に記載の低温ポリシリコン薄膜の製造方法。
- 前記結晶化は高速のアニール熱処理であることを特徴とする請求項３に記載の低温ポリシリコン薄膜の製造方法。
- 請求項１に記載の低温ポリシリコン薄膜の製造方法により得られた低温ポリシリコン薄膜である。
- 低温ポリシリコン薄膜トランジスタであって、
基板と、
請求項５に記載の低温ポリシリコン薄膜を備えて前記基板の上方に形成されるとともに、ソースの領域、ドレインの領域と、前記ソース領域及びドレイン領域間に位置するチャンネル領域とを含む半導体層と、
前記半導体領域の上に順次形成されるゲート絶縁層及び前記チャンネル領域の位置に対応するゲートと、
前記ゲート及びゲート絶縁層の上方に形成されるとともに、その中に第１のビアーホール及び第２のビアーホールが形成されている誘電層と、
前記第１のビアーホールを介して前記ソース領域と接続されているソース電極と、
前記第２のビアーホールを介して前記ドレイン領域と接続されているドレイン電極と、
を含むことを特徴とする低温ポリシリコン薄膜トランジスタ。 - アレイ基板を備えている表示装置であって、前記アレイ基板に請求項７に記載の前記低温ポリシリコン薄膜トランジスタが形成されていることを特徴とする表示装置。
- 前記表示装置はアクティブマトリックス型の有機発光ダイオード又は液晶表示装置であることを特徴とする請求項８に記載の表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101809710A CN102254797A (zh) | 2010-05-18 | 2010-05-18 | 低温多晶硅薄膜及其制造方法、晶体管和显示装置 |
| CN201010180971.0 | 2010-05-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011243988A true JP2011243988A (ja) | 2011-12-01 |
Family
ID=44971765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011111542A Pending JP2011243988A (ja) | 2010-05-18 | 2011-05-18 | 低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110284861A1 (ja) |
| JP (1) | JP2011243988A (ja) |
| CN (1) | CN102254797A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2972108B1 (fr) | 2011-03-03 | 2014-08-29 | Maurice Granger | Appareil distributeur de materiau d'essuyage predecoupe enroule en bobine |
| KR20130116099A (ko) * | 2012-04-13 | 2013-10-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| FR2995520B1 (fr) | 2012-09-17 | 2016-08-05 | Maurice Granger | Appareil distributeur de materiaux predecoupes enroules en bobine ou plies en "z" |
| US8946062B2 (en) * | 2012-11-21 | 2015-02-03 | Guardian Industries Corp. | Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same |
| US11133390B2 (en) * | 2013-03-15 | 2021-09-28 | The Boeing Company | Low temperature, thin film crystallization method and products prepared therefrom |
| CN103887244B (zh) * | 2014-03-07 | 2017-05-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104020572A (zh) * | 2014-05-27 | 2014-09-03 | 四川虹视显示技术有限公司 | 一种裸眼3d触控amoled显示装置及其制造方法 |
| CN106098628B (zh) * | 2016-06-07 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN108493094B (zh) * | 2018-01-19 | 2021-06-15 | 昆山国显光电有限公司 | 多晶硅薄膜的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186164A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 半導体装置の製造方法 |
| JP2001267587A (ja) * | 1993-03-12 | 2001-09-28 | Semiconductor Energy Lab Co Ltd | 半導体回路及び半導体装置 |
| JP2001326177A (ja) * | 2000-05-17 | 2001-11-22 | Hitachi Cable Ltd | 結晶シリコン半導体装置およびその製造方法 |
| JP2002093706A (ja) * | 2000-07-10 | 2002-03-29 | Semisysco Co Ltd | 非晶質シリコン薄膜の結晶化方法 |
| JP2005251794A (ja) * | 2004-03-01 | 2005-09-15 | Sharp Corp | 半導体装置およびその製造方法 |
| US20070105305A1 (en) * | 2003-03-17 | 2007-05-10 | Shuo Gu | Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization |
| US20070105352A1 (en) * | 2003-10-07 | 2007-05-10 | Shuo Gu | Uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
| JP2008166785A (ja) * | 2006-12-28 | 2008-07-17 | Samsung Sdi Co Ltd | 薄膜トランジスタとその製造方法及び有機電界発光表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322440B2 (ja) * | 1993-06-24 | 2002-09-09 | 三洋電機株式会社 | 薄膜多結晶シリコンの製造方法 |
| JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| KR100450595B1 (ko) * | 2000-02-09 | 2004-09-30 | 히다찌 케이블 리미티드 | 결정실리콘 반도체장치 및 그 장치의 제조방법 |
| JP2005340695A (ja) * | 2004-05-31 | 2005-12-08 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP3826145B2 (ja) * | 2004-07-16 | 2006-09-27 | 株式会社クラレ | 集光フィルム、液晶パネルおよびバックライト並びに集光フィルムの製造方法 |
| KR100611762B1 (ko) * | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| US7629209B2 (en) * | 2005-10-17 | 2009-12-08 | Chunghwa Picture Tubes, Ltd. | Methods for fabricating polysilicon film and thin film transistors |
| CN100433260C (zh) * | 2006-01-16 | 2008-11-12 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| KR20080111693A (ko) * | 2007-06-19 | 2008-12-24 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
-
2010
- 2010-05-18 CN CN2010101809710A patent/CN102254797A/zh active Pending
-
2011
- 2011-05-17 US US13/109,356 patent/US20110284861A1/en not_active Abandoned
- 2011-05-18 JP JP2011111542A patent/JP2011243988A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267587A (ja) * | 1993-03-12 | 2001-09-28 | Semiconductor Energy Lab Co Ltd | 半導体回路及び半導体装置 |
| JPH11186164A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 半導体装置の製造方法 |
| JP2001326177A (ja) * | 2000-05-17 | 2001-11-22 | Hitachi Cable Ltd | 結晶シリコン半導体装置およびその製造方法 |
| JP2002093706A (ja) * | 2000-07-10 | 2002-03-29 | Semisysco Co Ltd | 非晶質シリコン薄膜の結晶化方法 |
| US20070105305A1 (en) * | 2003-03-17 | 2007-05-10 | Shuo Gu | Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization |
| US20070105352A1 (en) * | 2003-10-07 | 2007-05-10 | Shuo Gu | Uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
| JP2005251794A (ja) * | 2004-03-01 | 2005-09-15 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2008166785A (ja) * | 2006-12-28 | 2008-07-17 | Samsung Sdi Co Ltd | 薄膜トランジスタとその製造方法及び有機電界発光表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102254797A (zh) | 2011-11-23 |
| US20110284861A1 (en) | 2011-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011243988A (ja) | 低温ポリシリコン薄膜及びその製造方法と、トランジスタ及び表示装置 | |
| US10692975B2 (en) | Thin-film transistor array substrate | |
| CN102479752B (zh) | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 | |
| KR100882909B1 (ko) | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 | |
| EP2735629B1 (en) | Method of manufacturing low temperature polysilicon film, thin film transistor and manufacturing method thereof | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| KR101456405B1 (ko) | 박막 트랜지스터, 어레이 기판, 및 그 제조방법 | |
| US10879328B2 (en) | Thin film transistor (TFT) substrate, manufacturing method thereof, and organic light-emitting diode (OLED) substrate | |
| US20070187676A1 (en) | Organic electro-luminescent display and method of fabricating the same | |
| TWI520219B (zh) | 形成多晶矽層的方法和製造薄膜電晶體的方法 | |
| US20050105037A1 (en) | Flat panel display and method for fabricating the same | |
| TWI527087B (zh) | 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 | |
| US8890165B2 (en) | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same | |
| JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| WO2015192558A1 (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| US9887213B2 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| US9040988B2 (en) | Thin film transistor and manufacturing method thereof, and array substrate | |
| US8729553B2 (en) | Thin film transistor including catalyst layer, method of fabricating the same, and organic light emitting diode display device having the TFT | |
| CN107342298B (zh) | 显示装置、阵列基板及其制造方法 | |
| KR20110127091A (ko) | 저온 폴리실리콘 박막 및 그 제조 방법과, 트랜지스터 및 표시 장치 | |
| US10515800B2 (en) | Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate | |
| US8278716B2 (en) | Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor | |
| CN108281350B (zh) | 固相结晶方法与低温多晶硅tft基板的制作方法 | |
| KR101049810B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 | |
| KR20100028952A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160314 |