CN108493094B - 多晶硅薄膜的制作方法 - Google Patents

多晶硅薄膜的制作方法 Download PDF

Info

Publication number
CN108493094B
CN108493094B CN201810052171.7A CN201810052171A CN108493094B CN 108493094 B CN108493094 B CN 108493094B CN 201810052171 A CN201810052171 A CN 201810052171A CN 108493094 B CN108493094 B CN 108493094B
Authority
CN
China
Prior art keywords
quantum dots
substrate
amorphous silicon
thin film
quantum dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810052171.7A
Other languages
English (en)
Other versions
CN108493094A (zh
Inventor
朱阳杰
李俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN201810052171.7A priority Critical patent/CN108493094B/zh
Publication of CN108493094A publication Critical patent/CN108493094A/zh
Application granted granted Critical
Publication of CN108493094B publication Critical patent/CN108493094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种多晶硅薄膜的制作方法，包括提供一基板；在所述基板的上表面形成量子点层；在所述量子点层上形成非晶硅薄膜；以及将所述非晶硅薄膜中的非晶硅晶化，以形成多晶硅薄膜；其中，所述量子点层中的量子点密度均匀，所述密度均匀的量子点用于作为诱导非晶硅晶化的晶籽。本发明的多晶硅薄膜的制作方法在基板上形成大小及位置可控的量子点，并利用密度均匀的量子点作为诱导非晶硅晶化的晶籽，从而能增大多晶硅晶畴尺寸并改善晶畴尺寸的均一性，进而提高多晶硅的迁移率的大小和均匀性。

Description

多晶硅薄膜的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种多晶硅薄膜的制作方法。
背景技术
多晶硅薄膜由于效率稳定性好、光电转换效果高等优点而被广泛的应用于各种光电器件及薄膜晶体管栅极等的制作中。
多晶硅薄膜的制备工艺可分为两大类：一类是高温工艺例如低压气相化学气相沉积((Low Pressure Chemical Vapor Deposition,LPCVD)法、固相晶化法等，制备过程中温度高于600℃,衬底需使用昂贵的石英，但制备工艺较简单。另一类是低温工艺例如准分子激光晶化(Excimer Laser Anneal,ELA)法，整个加工工艺温度低于600℃，可用廉价玻璃作衬底，因此可以大面积制作，但是制备工艺较复杂。
但目前的工艺在对非晶硅进行晶化时，仍然会由于接近完全熔融区作为晶籽(又称为晶种)的未熔融的非晶硅是随机产生的，且大小不够大，因此，作为晶籽的未熔融的非晶硅的密度难以控制，这样就容易导致多晶硅晶畴尺寸较小(一般在0.3-0.4um之间)而造成多晶硅迁移率不高，并容易导致多晶硅晶畴尺寸的均一性差而影响多晶硅迁移率的大小和均匀性。
发明内容
有鉴于此，本发明提供了一种能增大多晶硅晶畴尺寸并改善晶畴尺寸的均一性，进而提高多晶硅的迁移率的大小和均匀性的多晶硅薄膜的制作方法。
本发明提供一种多晶硅薄膜的制作方法，包括提供一基板；在所述基板的上表面形成量子点层；在所述量子点层上形成非晶硅薄膜；以及将所述非晶硅薄膜中的非晶硅晶化，以形成多晶硅薄膜；其中，所述量子点层中的量子点密度均匀，所述密度均匀的量子点用于作为诱导非晶硅晶化的晶籽。
进一步地，利用溶液法或化学气相沉积法在所述基板的上表面形成量子点层。
进一步地，所述量子点层的厚度在1-2nm之间。
进一步地，所述量子点层中的量子点的直径在2-5nm之间。
进一步地，所述量子点为水溶性量子点或非水溶性量子点。
进一步地，所述量子点为硅量子点。
进一步地，采用准分子激光退火法将所述非晶硅薄膜中的非晶硅晶化。
进一步地，利用化学气相沉积法在所述量子点层上形成非晶硅薄膜。
进一步地，所述基板包括衬底、形成于所述衬底的上表面的氮化硅层、形成于所述氮化硅层的上表面的氧化硅层。
进一步地，利用化学气相沉积法在所述衬底的上表面形成氮化硅层，并利用化学气相沉积法在所述氮化硅层的上表面形成氧化硅层。
本发明的多晶硅薄膜的制作方法在基板上形成大小及位置可控的量子点，并利用密度均匀的量子点作为诱导非晶硅晶化的晶籽，从而能增大多晶硅晶畴尺寸并改善晶畴尺寸的均一性，进而提高多晶硅的迁移率的大小和均匀性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1所示为本发明多晶硅薄膜的制作方法的层结构示意图；
图2所示为本发明多晶硅薄膜的制作方法制造流程示意图。
其中，10-基板，100-衬底，101-氮化硅层，102-氧化硅层，20-量子点层，30-非晶硅薄膜。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明详细说明如下。
图1所示为本发明多晶硅薄膜的制作方法的层结构示意图。图2所示为本发明多晶硅薄膜的制作方法制造流程示意图。本发明的多晶硅薄膜的制作方法可以应用于薄膜晶体管(TFT)的制作和有源矩阵有机发光二极体面板(Active Matrix/Organic LightEmitting Diode，AMOLED)的制作等等。
请同时参考图1及图2。多晶硅薄膜的制作方法，包括如下步骤：
步骤S21：提供一基板10；
其中，基板10可以但不限于为玻璃、陶瓷或廉价硅等衬底。基板10也可以但不限于包括衬底、形成于衬底的上表面的缓冲层，以防止衬底中的金属杂质例如玻璃材料的衬底中的钠、钾离子污染有源层。
在本发明一实施方式中，基板10包括衬底100、形成于衬底100的上表面的氮化硅层101、形成于氮化硅层101的上表面的氧化硅层102，也就是说，缓冲层为包括氮化硅层101及氧化硅层102的双层结构。
具体地，可以但不限于利用化学气相沉积法在衬底100的上表面形成氮化硅层101，并利用化学气相沉积法在氮化硅层101的上表面形成氧化硅层102。也可以但不限于利用低压化学气相沉积法或等离子体增强化学气相沉积法或溅射方法等形成氮化硅层101或氧化硅层102。
步骤S22：在基板10的上表面形成量子点层20；
在本发明一实施方式中，为了更便捷的控制量子点的密度，有利于多晶硅薄膜的大面积制作，可以但不限于利用溶液法在基板10的上表面形成量子点层20。在其它实施例中还可以但不限于利用化学气相沉积法、有机相高温合成、水热合成和微乳相合成等方法形成量子点层20。
具体地，利用溶液法形成量子点层20可以但不限于包括：首先将硅烷偶联剂、还原性有机酸和去离子水按比例混合均匀，通入惰性气体进行鼓泡一定时间，将所得混合溶液微波辅助加热至50-200℃，反应5-60分钟，得到粗产物，其中，还原性有机酸与硅烷偶联剂的摩尔比为1：1～1：100，硅烷偶联剂与去离子水的体积比为1：4～1：100；再将所得粗产物置于截留分子量为1k～5kDa的透析袋中透析提纯，得到量子点溶液；然后将所得量子点溶液冷冻干燥或高速离心，得到硅量子点。其中，硅烷偶联剂可以为γ-氨丙基三甲氧基硅烷，N-β(氨乙基)-γ-氨丙基三乙氧基硅烷，N-β(氨乙基)-γ-氨丙基三甲氧基硅烷，苯胺基甲基三乙氧基硅烷中的一种或几种；还原性有机酸可以为柠檬酸，柠檬酸钠，抗坏血酸，抗坏血酸钠、硼氢化钠中的一种或几种。
具体地，例如利用溶液法形成量子点20时，可以通过控制量子点的溶液浓度和涂布速度调节量子点的密度。
在本发明一实施方式中，量子点层20的厚度在1-2nm之间。
在本发明一实施方式中，量子点层20中的量子点的直径在2-5nm之间。
其中，量子点层20中的量子点密度均匀，密度均匀的量子点用于作为诱导非晶硅晶化的晶籽(又称晶种)。
其中，量子点例如可以为水溶性量子点或非水溶性量子点。其中，水溶性的量子点例如可以为Ⅱ-Ⅵ族水溶性的CdSe、ZnO、PbS、CdTe等量子点。
在本发明一实施方式中，量子点为硅量子点，以防止金属污染多晶硅。
步骤S23：在量子点层20上形成非晶硅薄膜30；以及
具体地，可以利用化学气相沉积法或溅射方法或物理气相沉积法等在量子点层20上形成非晶硅薄膜30。
步骤S24：将非晶硅薄膜30中的非晶硅晶化，以形成多晶硅薄膜(图1中未示出)；
其中，可以采用准分子激光退火法或金属诱导法等将非晶硅薄膜中的非晶硅晶化。
具体地，激光退火法利用瞬间激光脉冲产生的高能量入射到非晶硅薄膜30表面，仅在非晶硅薄膜30表层例如100nm厚的深度产生热能效应，使非晶硅薄膜30在瞬间达到例如1000℃左右，从而实现非晶硅薄膜30向多晶硅薄膜的转变。在此过程中，激光脉冲的瞬间能量被非晶硅薄膜吸收并转化为相变能，因此，不会有过多的热能传导到衬底，合理选择激光的波长和功率，使用激光加热就能够使非晶硅薄膜达到熔化的温度且保证基片的温度低于例如450℃，可以采用玻璃基板作为衬底，既实现了多晶硅薄膜的制备，又能满足例如显示装置等对透明衬底的要求。通过选择还可获得混合晶化，即多晶硅和非晶硅的混合体。
具体地，准分子激光退火晶化的机理如下：激光辐射到非晶硅薄膜的表面，使其表面在温度到达熔点时即达到了晶化域值能量密度。非晶硅薄膜在激光辐射下吸收能量，激发了不平衡的电子-空穴对，增加了自由电子的导电能量，热电子-空穴对在热化时间内用无辐射复合的途径将自己的能量传给晶格，导致近表层极其迅速的升温，由于非晶硅材料具有大量的隙态和深能级，无辐射跃迁是主要的复合过程，因而具有较高的光热转换效率，若激光的能量密度达到域值能量密度时，即半导体加热至熔点温度，非晶硅薄膜的表面会熔化，熔化的前沿会深入材料内部，经过激光照射，非晶硅薄膜形成一定深度的融层，停止照射后，融层开始冷却，而固相和液相之间的界面将以一定的速度回到表面，冷却之后非晶硅薄膜晶化为多晶硅薄膜，随着激光能量密度的增大，晶粒的尺寸增大，当非晶硅薄膜完全熔化时，非晶硅薄膜晶化为微晶或多晶硅薄膜。
本发明的多晶硅薄膜的制作方法在基板10上形成大小及位置可控的量子点层20，并利用量子点层20中密度均匀的量子点作为诱导非晶硅晶化的晶籽，从而避免了由于接近完全熔融区作为晶籽(又称为晶种)的未熔融的非晶硅的密度难以控制，而导致多晶硅晶畴尺寸较小且均一性差的问题，从而能增大多晶硅晶畴尺寸(预计可以达到0.5um以上)并改善晶畴尺寸的均一性。由于多晶硅薄膜器件的有效迁移率1/μ_eff＝1/μ晶畴+1/μ晶界，其中，μ晶畴是一个多晶硅晶畴的迁移率，接近于单晶迁移率，μ晶界是多晶薄膜晶畴间边界处的迁移率，因晶畴边界含有大量缺陷，因此μ晶界远小于μ晶畴，所有多晶薄膜器件的迁移率实际上受限于μ晶界，即晶界的密度和晶界缺陷的大小，因此增大多晶硅晶畴尺寸并改善晶畴尺寸的均一性，在客观上减小了晶界密度，器件迁移率会随之增大，进而能提高多晶硅的迁移率的大小和均匀性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种多晶硅薄膜的制作方法，其特征在于，包括：
提供一基板；
在所述基板的上表面利用溶液法形成量子点层，其中，通过控制量子点的溶液浓度和涂布速度调节量子点的密度；
在所述量子点层上形成非晶硅薄膜；以及
将所述非晶硅薄膜中的非晶硅晶化，以形成多晶硅薄膜；
其中，所述量子点层中的量子点密度均匀，所述密度均匀的量子点用于作为诱导非晶硅晶化的晶籽；
所述量子点为水溶性量子点或非水溶性量子点，其中，所述水溶性的量子点为Ⅱ-Ⅵ族水溶性的CdSe、ZnO、PbS、CdTe中的一种；或者，
所述量子点为硅量子点。
2.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，利用溶液法或化学气相沉积法在所述基板的上表面形成量子点层。
3.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，所述量子点层的厚度在1-2nm之间。
4.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，所述量子点层中的量子点的直径在2-5nm之间。
5.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，采用准分子激光退火法将所述非晶硅薄膜中的非晶硅晶化。
6.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，利用化学气相沉积法在所述量子点层上形成非晶硅薄膜。
7.如权利要求1所述的多晶硅薄膜的制作方法，其特征在于，所述基板包括衬底、形成于所述衬底的上表面的氮化硅层、形成于所述氮化硅层的上表面的氧化硅层。
8.如权利要求7所述的多晶硅薄膜的制作方法，其特征在于，利用化学气相沉积法在所述衬底的上表面形成氮化硅层，并利用化学气相沉积法在所述氮化硅层的上表面形成氧化硅层。
CN201810052171.7A 2018-01-19 2018-01-19 多晶硅薄膜的制作方法 Active CN108493094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810052171.7A CN108493094B (zh) 2018-01-19 2018-01-19 多晶硅薄膜的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810052171.7A CN108493094B (zh) 2018-01-19 2018-01-19 多晶硅薄膜的制作方法

Publications (2)

Publication Number Publication Date
CN108493094A CN108493094A (zh) 2018-09-04
CN108493094B true CN108493094B (zh) 2021-06-15

Family

ID=63343638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810052171.7A Active CN108493094B (zh) 2018-01-19 2018-01-19 多晶硅薄膜的制作方法

Country Status (1)

Country Link
CN (1) CN108493094B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN102709160A (zh) * 2012-03-01 2012-10-03 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275206B1 (ko) * 1998-05-09 2001-01-15 한민구 엑사이머 레이저 방사에 의한 폴리실리콘 싱글일렉트론소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN102709160A (zh) * 2012-03-01 2012-10-03 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法

Also Published As

Publication number Publication date
CN108493094A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
TW577174B (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
TW515101B (en) Method for fabrication of field-effect transistor
TWI528418B (zh) 在半導體應用上的結晶處理
US6423586B1 (en) Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
TWI224868B (en) Method of forming poly-silicon thin film transistor
WO2002047137A1 (fr) Procede de formation de couche mince a semi-conducteur, procedes de production pour dispositif a semi-conducteur et dispositif electrooptique, dispositifs utilises dans ces procedes, dispositif a semi-conducteur et dispositif electrooptique
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
CN108493094B (zh) 多晶硅薄膜的制作方法
JPH02148831A (ja) レーザアニール方法及び薄膜半導体装置
JP2004273887A (ja) 結晶薄膜半導体装置及び太陽電池素子
JPH04139728A (ja) 多結晶電界効果トランジスタの製造方法
JP2004134577A (ja) 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
JP2012517706A (ja) 光起電材料表面をレーザエネルギーで照射する方法および装置
JP2004342909A (ja) 結晶シリコン系薄膜太陽電池の製造方法及びそれを用いて形成した太陽電池
JP3281431B2 (ja) 薄膜トランジスタ
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JPH06291039A (ja) 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法
JPH04340724A (ja) 薄膜トランジスタの製造方法
JPH04305940A (ja) 薄膜トランジスタの製造方法
KR101120045B1 (ko) 다결정 실리콘층 제조 방법
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JPH09330879A (ja) 多結晶シリコンの製造方法
JPH11121375A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant