JP2000114527A - 半導体装置及びその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 電気特性の優れたＴＦＴを作製し、そのＴＦ
Ｔで回路を組むことによって高性能な半導体装置を実現
する。 【解決手段】 半導体膜に対して熱アニールを行い結晶
を含む半導体膜を形成する工程と、結晶を含む半導体膜
に対して酸化処理を行う工程と、酸化処理を行った半導
体膜に対してレーザーアニール処理を行う工程と、レー
ザーアニール後の半導体膜に対してファーネスアニール
処理を行う工程とを有する。レーザーアニール処理は２
５０〜５０００mJ/cm²のエネルギー密度で行われる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は半導体薄膜を利用し
た薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を回路とし
て含む半導体装置及びその作製方法に関する技術であ
る。なお、本明細書において、半導体装置とは半導体を
用いて機能させる装置全般を指すものである。

【０００２】従って、請求項に用いた半導体装置という
文言には、ＴＦＴの如き単体の半導体素子のみならず、
ＴＦＴを有する電気光学装置、半導体回路及びそれらを
搭載した電子機器をも含むものとする。

【０００３】

【従来の技術】近年、アクティブマトリクス型液晶表示
装置の様な電気光学装置に用いられるＴＦＴの開発が活
発に進められている。アクティブマトリクス型液晶表示
装置は、同一基板上に画素マトリクス回路とドライバー
回路とを設けたモノリシック型表示装置である。

【０００４】また、最近では基板上に設けたＴＦＴで従
来のＩＣと同等の機能を持つ半導体回路を形成する試み
もなされている。例えばγ補正回路、メモリ回路、クロ
ック発生回路等のロジック回路を内蔵したシステムオン
パネルの開発が検討されている。

【０００５】この様なドライバー回路やロジック回路は
高速動作を行う必要があるので、活性層として非晶質半
導体膜（代表的にはアモルファスシリコン膜）を用いる
ことは不適当である。そのため、現状では結晶質半導体
膜（代表的にはポリシリコン膜）が検討されている。

【０００６】

【発明が解決しようとする課題】しかしながら、ＴＦＴ
で組む回路に対して従来のＩＣに匹敵する回路性能を要
求される様になってくると、これまでの技術で形成され
た結晶質半導体膜では、回路の仕様を満たすに十分な性
能を有するＴＦＴを作製することが困難な状況になって
きた。

【０００７】そこで本願発明では、従来のポリシリコン
膜を用いたＴＦＴよりも電気特性の優れたＴＦＴを作製
し、そのＴＦＴで回路を組むことによって高性能な半導
体装置を実現することを課題とする。

【０００８】

【課題を解決するための手段】本明細書で開示する発明
の要旨は、結晶を含む半導体膜を形成する第１工程と、
前記結晶を含む半導体膜を酸化して膜厚を減じる第２工
程と、前記第２工程後の結晶を含む半導体膜に対して２
５０〜５０００mJ/cm²のエネルギー密度のレーザーアニ
ール処理を行う第３工程と、前記第３工程後の結晶を含
む半導体膜に対してファーネスアニール処理を行う第４
工程と、を含むことを特徴としている。

【０００９】また、他の発明の要旨は、結晶を含む半導
体膜を形成する第１工程と、前記結晶を含む半導体膜を
酸化して膜厚を減じる第２工程と、前記第２工程後の結
晶を含む半導体膜に対して２５０〜５０００mJ/cm²のエ
ネルギー密度のレーザーアニール処理を行う第３工程
と、前記第３工程後の結晶を含む半導体膜に対して還元
雰囲気中において９００〜１２００℃のファーネスアニ
ール処理を行う第４工程と、を含むことを特徴としてい
る。

【００１０】第１工程において、結晶を含む半導体膜と
は結晶成分を含む半導体膜全てを含み、具体的には単結
晶半導体膜、多結晶半導体膜、微結晶半導体膜、非晶質
半導体膜の一部のみが結晶化している半導体膜、実質的
に単結晶と見なせる半導体膜を指す。

【００１１】なお、実質的に単結晶と見なせる半導体膜
とは、複数の結晶粒が集合して形成された半導体膜であ
りながら、個々の結晶粒の面方位が揃っている様な結晶
性を有する、即ち膜面全体において特定の配向性を示す
様な半導体膜を指す。

【００１２】また、非晶質を含む半導体膜とは非晶質成
分を含む半導体膜全てを含み、微結晶半導体膜、非晶質
半導体膜、非晶質半導体膜の一部のみが結晶化している
半導体膜を指す。

【００１３】また、本明細書では半導体膜としてシリコ
ン膜を代表的な例として挙げているが、ゲルマニウム膜
やシリコンゲルマニウム膜（Ｓｉ_1-xＧｅ_x(0<X<1)で表
される）などの半導体膜も本願発明に用いることができ
ることは言うまでもない。

【００１４】また、第３工程においてレーザーアニール
処理を行う工程ではＫｒＦ（波長２４８nm）、ＸｅＣｌ
（波長３０８nm）、ＡｒＦ（波長１９３nm）などを励起
ガスとしたエキシマレーザー光を用いると良い。レーザ
ー光のビーム形状は線状であっても面状であっても良
い。

【００１５】また、本願発明に用いることのできる光エ
ネルギーはエキシマレーザー光に限ったものではなく、
紫外光又は赤外光を用いても構わない。その場合、レー
ザー光と同等の光強度を持つ強光を紫外光ランプや赤外
光ランプから照射すれば良い。

【００１６】また、第４工程においてファーネスアニー
ル処理は処理雰囲気に特に限定はないが、還元雰囲気と
するのが好ましい。還元雰囲気とは水素雰囲気、アンモ
ニア雰囲気、水素又はアンモニアを含む不活性雰囲気
（水素と窒素の混合雰囲気や水素とアルゴンの混合雰囲
気など）を指している。また、処理温度は９００〜１２
００℃（好ましくは１０００〜１１００℃）とすること
が好ましい。

【００１７】この工程にはまず結晶を含む半導体膜の表
面を平坦化する効果がある。これは表面エネルギーを最
小化しようとする半導体原子の増速表面拡散の結果であ
る。また、同時にこの工程は結晶粒界や結晶粒内に存在
する欠陥を著しく低減するといった効果をも有する。こ
れは水素による未結合手の終端効果と、水素による不純
物の除去効果及びそれに伴う半導体原子同士の再結合と
による。これらの効果を得るには還元雰囲気中で９００
〜１２００℃の熱処理が必要である。

【００１８】なお、不活性雰囲気（窒素雰囲気、ヘリウ
ム雰囲気又はアルゴン雰囲気）でも結晶を含む半導体膜
の表面の平坦化は可能である。しかし還元作用を利用し
て自然酸化膜の還元を行うとエネルギーの高いシリコン
原子が多く発生し、結果的に平坦化効果が高まるので好
ましい。

【００１９】

【発明の実施の形態】以上の構成からなる本願発明の実
施形態について、以下に記載する実施例でもって詳細な
説明を行うこととする。

【００２０】

【実施例】〔実施例１〕本実施例では、本願発明を実施
して基板上にＴＦＴを作製する工程について説明する。
説明には図１を用いる。

【００２１】まず、石英基板１０１を用意した。基板と
しては耐熱性の高い材料を選択しなければならない。石
英基板の代わりにシリコン基板、セラミックス基板、結
晶化ガラス基板、金属基板等の耐熱性の高い材料を用い
ることもできる。

【００２２】ただし、石英基板を用いる場合は下地膜を
設けても設けなくても良いが、他の材料を用いる時は下
地膜として絶縁膜を設けることが好ましい。絶縁膜とし
ては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎ
y ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニ
ウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜
を用いると良い。

【００２３】また、耐熱性金属層と酸化珪素膜とを積層
した下地膜を用いると放熱効果が大幅に高まるので有効
である。放熱効果は上述の窒化アルミニウム膜と酸化珪
素膜との積層構造でも十分な効果を示す。

【００２４】こうして石英基板１０１が準備できたら、
９０nm厚の半導体膜（本実施例ではアモルファスシリコ
ン膜）１０２を形成し、その表面にニッケル含有層１０
３を形成した。ニッケル含有層１０３の形成方法に関し
ては特開平７−１３０６５２号公報に記載された技術を
参考にすると良い。（図１（Ａ））

【００２５】なお、本実施例では特開平７−１３０６５
２号公報に記載された技術を用いてニッケルを添加する
例を示すが、ニッケル膜を成膜して熱拡散させる方法や
イオン打ち込み法（イオンインプランテーション法（質
量分離あり）、プラズマドーピング法（質量分離なし）
又はレーザードーピング法など）を用いても良い。

【００２６】本実施例ではアモルファスシリコン膜１０
２の成膜ガスとしてジシラン（Ｓｉ ₂Ｈ₆）を用い、４５
０℃の減圧熱ＣＶＤ法により成膜した。この時、膜中に
混入するＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といっ
た不純物の濃度を徹底的に管理することが重要である。
これらの不純物が多く存在すると結晶化の進行が妨げら
れるからである。

【００２７】本出願人は炭素及び窒素の濃度が５×１０
¹⁸atoms/cm³以下（好ましくは５×１０¹⁷atoms/cm³以
下）、酸素の濃度が１×１０¹⁹atoms/cm³以下（好まし
くは５×１０¹⁸atoms/cm³以下）となる様に不純物濃度
を管理した。また、金属元素は１×１０¹⁷atoms/cm³以
下となる様に管理した。成膜段階でこの様な濃度管理を
しておけば、外部汚染さえ防げばＴＦＴ作製工程中に不
純物濃度が増加する様なことはない。

【００２８】ニッケル含有層１０３はアモルファスシリ
コン膜１０２の全面（全部の領域）に対して重量換算で
１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピン
コート法により塗布し、４５０℃１時間程度の水素出し
を行った。

【００２９】そしてその後、不活性雰囲気、水素雰囲気
または酸素雰囲気において５００〜７００℃（代表的に
は５５０〜６５０℃）の温度で４〜２４時間の加熱処理
を加えてポリシリコン膜１０４を得た。このポリシリコ
ン膜１０４にはニッケルが１×１０¹⁸〜１×１０¹⁹atom
s/cm³の濃度で残存する。（図１（Ｂ））

【００３０】なお、厳密に言うとスピンコートした時点
ではアモルファスシリコン膜中にニッケルは添加されて
いない。しかし、その後の水素だし工程でニッケルがア
モルファスシリコン膜中へと容易に拡散するので実質的
には添加工程と考えて良い。

【００３１】また、減圧熱ＣＶＤ法で形成したアモルフ
ァスシリコン膜と同等の膜質が得られるのであればプラ
ズマＣＶＤ法を用いても良い。また、完全にアモルファ
ス状態の半導体である必要はなく、微結晶シリコン膜等
を形成しても良い。

【００３２】また、シリコン膜の代わりにシリコン膜中
にゲルマニウムを含有させたシリコンゲルマニウム（Si
ｘ Ge１−ｘ (0<X<1)で表される）等の半導体膜を用い
ても良い。その場合、シリコンゲルマニウム中に含まれ
るゲルマニウムは５atomic％以下にしておくことが望ま
しい。

【００３３】また、ニッケル以外にもコバルト（Ｃ
ｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）といった格子侵入型の触
媒元素またはゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、錫
（Ｓｎ）といった格子置換型（または溶融型）の触媒元
素から選ばれた一種または複数種を用いることもでき
る。

【００３４】ここでアモルファスシリコン膜がポリシリ
コン膜へ変化する温度を示差熱分析法（正確には示差熱
解析法）によって調べた結果を図９に示す。示差熱分析
法（ＤＴＡ法とも呼ばれる）とは、基準物質と試料とを
同時に一定の速度で加熱しながら両者の間に生じる温度
差を測定し、試料物質の熱的特性を解析する方法であ
る。

【００３５】本出願人が示差熱分析法を用いてアモルフ
ァスシリコン膜（膜厚５００nm）からポリシリコン膜へ
の相変化を解析した結果、図９（Ａ）の矢印で示す様
に、６８６．７℃で相変化を起こすことが確かめられ
た。ただし、図９（Ａ）の結果は触媒等を用いずに結晶
化させた場合のデータである。

【００３６】一方、本実施例の様にアモルファスシリコ
ン膜の結晶化を助長する触媒元素としてニッケルを用い
た場合の相変化の様子を図９（Ｂ）に示す。この時、ニ
ッケルの添加量は１〜２×１０¹⁹atoms/cm³である。そ
の場合、相変化（結晶化）する温度が下がり、６０５．
０℃となっていたことが確かめられた。

【００３７】同様の実験を他の触媒元素を用いた場合に
ついても確認したところ、全て６００℃前後（５５０〜
６５０℃）で相変化を起こし、結晶化することが確かめ
られた。本出願人が前述の様な温度範囲で結晶化工程を
行う理由はこういうデータの裏付けがある。

【００３８】こうして図１（Ｂ）の状態が得られたら、
酸化性雰囲気中で１０００℃３０分のファーネスアニー
ル処理（電熱炉を用いた熱処理）を行った。この時、熱
酸化処理によってポリシリコン膜１０４の膜厚を減じ
（thinning処理）、ポリシリコン膜１０４よりも膜厚の
薄いポリシリコン膜１０５を形成した。（図１（Ｃ））

【００３９】なお、図１（Ｃ）には図示していないが、
ポリシリコン膜１０５上には熱酸化膜が形成される。こ
の熱酸化膜は除去してしまっても良いし、次のレーザー
アニール工程で保護膜として活用しても良い。

【００４０】この熱酸化工程では酸化反応が進行する際
に生じる余剰シリコン原子によってポリシリコン膜中の
欠陥等が修復され、非常に欠陥の少ないポリシリコン膜
を得ることができた。また、ポリシリコン膜の膜厚を薄
くすることで、当初９０nm厚であった膜厚が６０nm厚と
なった。

【００４１】さらに、ポリシリコン膜の表面層を削りな
がら酸化反応が進行するので、形成されたポリシリコン
膜１０５は非常に平坦な表面を有する半導体膜となっ
た。この事は、今後、ＴＦＴの活性層／ゲート絶縁膜界
面の準位を低減する上で有効に働く。

【００４２】なお、このthinning工程は複数回行うとポ
リシリコン膜の平坦性がさらに向上する。その場合、熱
酸化工程と熱酸化膜の除去工程とを交互に繰り返す。

【００４３】また、本実施例は初期膜として９０nm厚の
アモルファスシリコン膜を用いているため、thinning工
程を採用しているが、初期膜を５０nm厚以下としてそれ
以上薄くする必要をなくせば、thinning工程を省略する
ことも可能である。

【００４４】こうして図１（Ｃ）の状態が得られたら、
次にエキシマレーザー光をポリシリコン膜１０５に対し
て照射した。本実施例ではＸｅＣｌ（波長３０８nm）を
励起ガスとしたパルス発振型のエキシマレーザー光によ
ってレーザーアニール処理を行った。エキシマレーザー
のビーム形状は線状ビームであっても良いが、処理の均
一性を高めるに面状ビームを用いても良い。（図１
（Ｄ））

【００４５】なお、ＫｒＦ、ＫｒＣｌ、ＡｒＦ等を励起
ガスとしたエキシマレーザー光やその他の紫外光レーザ
ーを用いても構わない。また、赤外光を用いる場合には
赤外線ランプから発する強光をポリシリコン膜１０５に
対して照射すれば良い。

【００４６】本実施例では発振周波数３０Ｈｚ、ビーム
形状が145×0.41mmの線状レーザー光を用いた。また、
レーザー光は基板の一端から他端までを1.2mm/secで走
査し、隣接する線状レーザー光のオーバーラップを９２
％とした。

【００４７】また、本実施例の場合、レーザーエネルギ
ー密度は２５０〜５０００mJ/cm²（好ましくは４５０〜
１０００mJ/cm²）の条件で行うことが好ましい。本実施
例ではレーザーエネルギー密度を５５０mJ/cm²とした。
ここで本明細書中におけるレーザーエネルギー密度の測
定方法について説明する。

【００４８】まず、レーザー発振器から発振されたレー
ザー光の光強度（Ｅ₀）をパワーメーターによって実測
する。しかし、パワーメーターを通過した後のレーザー
光はアッテネーターの透過率（ａ）に応じて減光し、さ
らに光学系の透過率（ｂ）に応じて減光する。この様に
して減光されたレーザー光の光強度をレーザー照射面積
（Ａ）で割ったものがレーザーエネルギー密度（Ｅ）で
ある。これを式で表すと、Ｅ＝（Ｅ₀×ａ×ｂ）／Ａで
表される。

【００４９】次に、このレーザーアニール工程を行って
得たポリシリコン膜１０６に対して、１０００℃２時間
のファーネスアニール処理を行った。本実施例では処理
雰囲気を水素雰囲気としたが、還元雰囲気であれば問題
はない。また、窒素雰囲気の様な不活性雰囲気であって
も結晶性を改善するという目的は果たされる。（図１
（Ｅ））

【００５０】なお、このファーネスアニール工程を行う
前に、ポリシリコン膜１０６の表面をフッ酸系エッチャ
ントによって洗浄しておくことが望ましい。即ち、自然
酸化膜を除去すると共に表面のシリコン原子を水素終端
しておき、実際の処理の前に自然酸化膜が形成されるの
を防ぐといった工夫が効果的である。

【００５１】ただし、特に注意が必要なのは雰囲気中に
含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を
１０ppm以下（好ましくは１ppm以下）にしておくことで
ある。さもないと還元雰囲気で熱処理することによる平
坦化効果が弱まってしまう。

【００５２】こうしてポリシリコン膜１０７を得た。ポ
リシリコン膜１０７は１０００℃という高い温度におけ
る水素アニールによって非常に平坦な表面を有してい
た。また、高い温度でアニールされるので、結晶粒内に
は殆ど積層欠陥等が存在しなかった。

【００５３】また、本出願人が本実施例の工程で得たポ
リシリコン膜をラマン測定法で観察した結果、ラマンピ
ーク値は５１７〜５２０cm^-1（代表的には５１８〜５１
９cm ^-1）であった。また、半値半幅は２．２〜３．０cm
^-1（代表的には２．４〜２．６cm^-1）であった。

【００５４】５１８〜５１９cm^-1というラマンピーク値
は非常に高波数側にあり、本実施例で得られたポリシリ
コン膜が非常に単結晶に近い結晶を有していることが判
る。また、２．４〜２．６cm^-1という値も非常に小さく
（リファレンスとして測定した単結晶シリコン膜は２．
１cm^-1であった。）、即ち結晶性が高いことを示してい
る。

【００５５】なお、本明細書中においてラマンピーク値
とは、波長５１４．５cm^-1のＡｒレーザーを１．０×１
０⁵〜１．３×１０⁵Ｗ／cm²の光強度で結晶を含む半導
体膜（本実施例ではポリシリコン膜）に照射した際に得
られるラマンスペクトルに対して、ローレンツ分布によ
るフィッティングを行った際に得られるピーク値であ
る。なお、実際の測定にはレニショー社の「ラマスコー
プ顕微ラマン装置システム２０００」というラマン測定
装置を使用した。

【００５６】また半値半幅とは、波長５１４．５cm^-1の
Ａｒレーザーを１．０×１０⁵〜１．３×１０⁵Ｗ／cm²
の光強度で結晶を含む半導体膜に照射した際に得られる
ラマンスペクトルに対して、ローレンツ分布によるフィ
ッティングを行った際に得られる半値幅の半分の値であ
る。こちらも前述のラマン測定装置で測定を行った。

【００５７】以上の定義でなるラマンピーク値と半値半
幅であるが、本実施例のポリシリコン膜１０７はラマン
ピーク値と半値半幅との比（ラマンピーク値／半値半
幅）が１７０〜２４０（代表的には１９０〜２２０）で
あることが判明した。

【００５８】こうして著しく結晶性の高いポリシリコン
膜１０７が得られたら、このポリシリコン膜１０７をパ
ターニングして活性層１０８を形成した。なお、本実施
例では活性層を形成する前に水素雰囲気中での熱処理を
行っているが、活性層を形成した後に行うこともでき
る。その場合、パターン化されていることによってポリ
シリコン膜に発生する応力が緩和されるため好ましい。

【００５９】そして熱酸化工程を行って活性層１０８の
表面に１０nm厚の酸化シリコン膜１０９を形成した。こ
の酸化シリコン膜１０９はゲート絶縁膜として機能す
る。また、活性層１０８はこの酸化により５nmの厚さだ
け膜減りするため膜厚は４５nmとなった。最終的に１０
〜５０nm厚の活性層（特にチャネル形成領域）が残る様
に、熱酸化による膜減りを考慮して初期半導体膜（最も
初めに成膜された半導体膜）の膜厚を決定しておくこと
が必要である。

【００６０】ゲート絶縁膜１０９を形成したら、その上
に導電性を有するポリシリコン膜を形成し、パターニン
グによりゲート配線１１０を形成した。（図２（Ａ））

【００６１】なお、本実施例ではゲート配線としてＮ型
導電性を持たせたポリシリコンを利用するが、材料はこ
れに限定されるものではない。特に、ゲート配線の抵抗
を下げるにはタンタル、タンタル合金又はタンタルと窒
化タンタルとの積層膜を用いることも有効である。さら
に低抵抗なゲート配線を狙うならば銅や銅合金を用いて
も有効である。

【００６２】図２（Ａ）の状態が得られたら、Ｎ型導電
性又はＰ型導電性を付与する不純物を添加して不純物領
域１１１を形成した。この時の不純物濃度は後のＬＤＤ
領域の不純物濃度を鑑みて決定した。本実施例では１×
１０¹⁸atoms/cm³の濃度で砒素を添加したが、不純物も
濃度も本実施例に限定される必要はない。

【００６３】次に、ゲート配線１１０の表面に５〜１０
nm程度の薄い酸化シリコン膜１１２を形成した。これは
熱酸化法やプラズマ酸化法を用いて形成すれば良い。こ
の酸化シリコン膜１１２は、次のサイドウォール形成工
程でエッチングストッパーとして機能する。

【００６４】エッチングストッパーとなる酸化シリコン
膜１１２を形成したら、窒化シリコン膜を形成してエッ
チバックを行い、サイドウォール１１３を形成した。こ
うして図２（Ｂ）の状態を得た。

【００６５】なお、本実施例ではサイドウォールとして
窒化シリコン膜を用いたが、ポリシリコン膜やアモルフ
ァスシリコン膜を用いることもできる。勿論、ゲート配
線の材料が変われば、それに応じてサイドウォールとし
て用いることのできる材料も変わることは言うまでもな
い。

【００６６】次に、再び先程と同一導電型の不純物を添
加した。この時に添加する不純物濃度は先程の工程より
も高い濃度とした。本実施例では不純物として砒素を用
い、濃度は１×１０²¹atoms/cm³とするがこれに限定す
る必要はない。この不純物の添加工程によりソース領域
１１４、ドレイン領域１１５、ＬＤＤ領域１１６及びチ
ャネル形成領域１１７が画定した。（図２（Ｃ））

【００６７】こうして各不純物領域が形成されたらファ
ーネスアニール、レーザーアニール又はランプアニール
等の熱処理により不純物の活性化を行った。

【００６８】次に、ゲート配線１１０、ソース領域１１
４及びドレイン領域１１５の表面に形成された酸化シリ
コン膜を除去し、それらの表面を露呈させた。そして、
５nm程度のコバルト膜（図示せず）を形成して熱処理工
程を行った。この熱処理によりコバルトとシリコンとの
反応が起こり、シリサイド層（コバルトシリサイド層）
１１８が形成された。（図２（Ｄ））

【００６９】この技術は公知のサリサイド技術である。
従って、コバルトの代わりにチタンやタングステンを用
いても構わないし、アニール条件等は公知技術を参考に
すれば良い。本実施例では赤外光を照射してランプアニ
ール処理工程を行った。

【００７０】こうしてシリサイド層１１８を形成した
ら、コバルト膜を除去した。その後、１μm厚の層間絶
縁膜１１９を形成した。層間絶縁膜１１９としては、酸
化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜又
は樹脂膜（ポリイミド、アクリル、ポリアミド、ポリイ
ミドアミド、ベンゾシクロブテン（ＢＣＢ）等）を用い
れば良い。また、これらの絶縁膜を自由な組み合わせで
積層しても良い。

【００７１】次に、層間絶縁膜１１９にコンタクトホー
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線１２０及びドレイン配線１２１を形成した。最
後に素子全体に対して水素雰囲気中で３００℃２時間の
ファーネスアニールを行い、水素化を完了した。

【００７２】こうして、図２（Ｄ）に示す様なＴＦＴが
得られた。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるＴＦＴ構造はこれに限定されな
い。従って、公知のあらゆる構造のＴＦＴに対して適用
可能である。また、ポリシリコン膜１０７を形成した以
降の工程における数値条件も本実施例に限定される必要
はない。さらには、公知のチャネルドープ工程（しきい
値電圧を制御するための不純物添加工程）を本実施例の
どこかに導入してもなんら問題はない。

【００７３】また、本実施例では初期膜であるアモルフ
ァスシリコン膜を成膜する段階で徹底的にＣ、Ｎ、Ｏと
いった不純物の濃度を管理しているため、完成したＴＦ
Ｔの活性層中に含まれる各不純物濃度は、炭素及び窒素
の濃度が５×１０¹⁸atoms/cm ³以下（好ましくは５×１
０¹⁸atoms/cm³以下）、酸素の濃度が５×１０¹⁸atoms/c
m³以下（好ましくは５×１０¹⁸atoms/cm³以下）のまま
であった。また、ニッケルを除く金属元素は１×１０¹⁷
atoms/cm³以下であった。

【００７４】また、本願発明はトップゲート構造に限ら
ず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に
対しても容易に適用することが可能であることは言うま
でもない。

【００７５】また、本実施例ではＮチャネル型ＴＦＴを
例にとって説明したが、公知技術と組み合わせればＰチ
ャネル型ＴＦＴを作製することも容易である。さらに公
知技術を組み合わせれば同一基板上にＮチャネル型ＴＦ
ＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わ
せ、ＣＭＯＳ回路を形成することも可能である。

【００７６】さらに、図２（Ｄ）の構造においてドレイ
ン配線１２１と電気的に接続する画素電極（図示せず）
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。即ち、本願発明は液晶表示装置やＥＬ（エレクトロ
ルミネッセンス）表示装置などのアクティブマトリクス
型の電気光学装置を作製する際にも実施することが可能
である。

【００７７】（実施例２）本実施例では基板上に最初に
成膜する初期膜をポリシリコン膜とする場合の例につい
て図３を用いて説明する。

【００７８】まず、金属基板（本実施例ではタンタル基
板）３０１上に酸化シリコン膜でなる下地膜３０２、７
５nm厚のポリシリコン膜３０３、保護膜３０４を大気開
放しないで連続的に積層形成する。なお、本実施例では
真空ロードロックと共通室を持ったマルチチャンバー方
式の減圧熱ＣＶＤ装置で成膜を行う。（図３（Ａ））

【００７９】次に、１０５０℃３０分の熱酸化工程を行
う。本実施例では応力を緩和しつつ熱処理を行うため
に、水蒸気を含んだウェット酸化法を用いた。この工程
を経たポリシリコン膜３０５の膜厚は酸化されることに
よって膜厚が減って５０nm厚となる。また、保護膜３０
６は形成された熱酸化膜の分だけ膜厚が増す。（図３
（Ｂ））

【００８０】勿論、この熱酸化工程はポリシリコン膜を
さらに薄膜化するためのthinning工程として行われてい
る。また、このthinning工程は複数回行うとポリシリコ
ン膜の平坦性がさらに向上する。その場合、熱酸化工程
と熱酸化膜の除去工程とを交互に繰り返せば良い。

【００８１】次に、保護膜３０６を残したままＫｒＦエ
キシマレーザー光によりレーザーアニール工程を行う。
本実施例のレーザー照射条件は発振周波数３０Ｈｚ、ビ
ーム形状が145×0.41mmの線状レーザー光を用いた。ま
た、レーザー光は基板の一端から他端までを1.2mm/sec
で走査し、隣接する線状レーザー光のオーバーラップを
９２％とした。

【００８２】また、本実施例の場合、レーザーエネルギ
ー密度は４５０〜５０００mJ/cm²（好ましくは５００〜
１０００mJ/cm²）の条件で行う。本実施例では６００mJ
/cm²とする。なお、レーザーエネルギー密度の測定方法
は実施例１と同様である。こうしてポリシリコン膜３０
７が形成される。（図３（Ｃ））

【００８３】こうしてレーザーアニール工程が済んだ
ら、窒素雰囲気中で１１００℃２時間のファーネスアニ
ール処理を行い、ポリシリコン膜３０７の結晶性を改善
する。この工程によりポリシリコン膜３０８が得られ
る。こうして得られたポリシリコン膜３０８は膜面全体
において特定の配向性を示し、実質的に単結晶と見なせ
る半導体膜となる。

【００８４】以上の様にして形成されたポリシリコン膜
３０８は図３（Ａ）〜図３（Ｄ）に至るまでの全ての工
程で外気に触れずに処理されるため、極めて清浄な界面
を有している。これは本実施例において、図３（Ａ）
の工程を大気開放しない連続成膜で行う、保護膜を介
して一切の処理を行う、という二つの構成の効果であ
る。

【００８５】また、ラマンピーク値や半値半幅も実施例
１で説明した範囲に収まるものとなる。

【００８６】なお、本実施例では初期膜（最も初めに成
膜する半導体膜）としてポリシリコン膜を用いている
が、微結晶シリコン膜やアモルファスシリコン膜とし、
保護膜を介してレーザー結晶化させることも可能であ
る。勿論、シリコン以外の半導体材料を用いても良い。

【００８７】こうしてポリシリコン膜３０８が得られた
ら、あとは実施例１と同様の手順でＴＦＴを作製すれば
良い。勿論、実施例１だけでなく、公知の手段でＴＦＴ
を作

【００８８】（実施例３）本実施例では、初期膜である
アモルファスシリコン膜の結晶化を特開平８−７８３２
９号公報に記載された技術で行った場合の例について図
４を用いて説明する。

【００８９】まず、表面に絶縁膜を設けた石英基板４０
１を用意し、その上にアモルファスシリコン膜（図示せ
ず）及び酸化シリコン膜（図示せず）を大気開放しない
で連続的に積層形成する。次に、酸化シリコン膜をパタ
ーニングして開口部を有するマスク４０２を形成する。

【００９０】次に、重量換算で１００ppmのニッケルを
含んだ溶液をスピンコート法により塗布し、前述の開口
部の底部でアモルファスシリコン膜とニッケルとが接し
た状態を得る。その後、５７０℃１４時間のファーネス
アニール工程を行い、横成長領域４０３を得る。

【００９１】なお、横成長領域４０３は棒状結晶が基板
とほぼ平行な方向に結晶成長しているため、ランダムに
核発生したポリシリコン膜に較べて欠陥やトラップ準位
の少

【００９２】また、図４（Ａ）の状態ではアモルファス
成分のまま残る領域と、横成長領域（結晶成分を有する
領域）とが混在した半導体膜が得られる。本明細書中で
はこの様な膜も半導体膜（又は結晶を含む半導体膜）と
呼ぶ。

【００９３】こうして図４（Ａ）の状態が得られたら、
マスク４０２をそのままマスクとしてプラズマドーピン
グ法又はイオン注入法によりリンを添加する。リンの添
加量は、シリコン膜中の濃度がＳＩＭＳで１×１０¹⁹〜
１×１０²¹atoms/cm³となる様に調節する。

【００９４】こうして高濃度にリンが添加された領域を
本明細書中ではゲッタリング領域４０４と呼ぶ。（図４
（Ｂ））

【００９５】ゲッタリング領域４０４を形成したら、６
００℃１２時間のファーネスアニール工程を行い、横成
長領域４０３中に存在するニッケルをゲッタリング領域
４０４へとゲッタリングさせる。こうして、膜中のニッ
ケル濃度が１×１０¹⁷atoms/cm³以下にｍで低減された
横成長領域４０５を得る。（図４（Ｃ））

【００９６】次に、パターニングを行い、横成長領域４
０５のみで形成された島状半導体膜４０６を得る。この
時、ゲッタリング領域はリンやニッケルを高濃度に含ん
でいるので、完全に除去することが望ましい。

【００９７】こうして図４（Ｄ）の状態を得る。次に、
酸素雰囲気中で１０００℃３０分のファーネスアニール
処理を行い、熱酸化工程（thinning工程）を行う。この
時形成される熱酸化膜（図示せず）はここで除去しても
良いし、次のレーザーアニール処理を行う時まで残して
おいても良い。（図４（Ｅ））

【００９８】こうしてthinning工程によって膜厚を減ら
された島状半導体膜４０７を得たら、次に、ＸｅＣｌエ
キシマレーザー光を用いてレーザーアニール処理を行
う。本実施例のレーザー照射条件は実施例１と同様とす
る。（図４（Ｆ））

【００９９】こうしてレーザーアニール工程を経た島状
半導体膜４０８を得たら、さらに、水素と窒素を混合し
た雰囲気中で１１００℃２時間のファーネスアニール処
理を行う。こうして島状半導体膜４０９を得る。（図４
（Ｇ））

【０１００】以上の様にして形成された島状半導体膜４
０９は実施例１及び実施例２で説明したポリシリコン膜
と同等の結晶性を有している。即ち、膜面全体が特定の
配向性を示し、実質的に単結晶と見なせる半導体膜とな
っている。

【０１０１】また、ラマン測定によって得られるラマン
ピーク値や半値半幅も実施例１で説明したものと同様の
ものとなる。

【０１０２】（実施例４）実施例１又は実施例３では初
期膜の結晶化に際して結晶化を助長する触媒元素（具体
的にはニッケル）を用いているが、自然核発生により結
晶化させたポリシリコン膜（これも結晶を含む半導体膜
である）に対して本願発明の工程を施しても十分な効果
が得られる。

【０１０３】その場合、下地膜、アモルファスシリコン
膜、保護膜を大気開放しないで連続的に積層形成し、６
００℃２４時間のファーネスアニール処理によってアモ
ルファスシリコン膜をポリシリコン膜に結晶化させるこ
とで、界面の清浄なポリシリコン膜を得ることもでき
る。

【０１０４】ただし、本実施例の様に自然核発生で半導
体膜の結晶化を行う場合には８０〜１２０nm（典型的に
は９０〜１００nm）の膜厚を有することが望ましい。即
ち、初期膜が最初から薄いと結晶化の効率が低下するこ
とが経験的に知られている。

【０１０５】その様な場合、結晶化終了後に酸化工程を
入れて結晶を含む半導体膜のthinning（膜厚を減じるこ
と）を行うことは重要である。そうすることで結晶化は
効率良く行われ、その後で所望の膜厚のポリシリコン膜
を得ることができる。

【０１０６】なお、本実施例の構成は実施例１又は実施
例３のどちらの構成とも組み合わせることができる。

【０１０７】（実施例５）本実施例では、本願発明によ
って作製された反射型液晶表示装置の例を図５に示す。
画素ＴＦＴ（画素スイッチング素子）の作製方法やセル
組工程は公知の手段を用いれば良いので詳細な説明は省
略する。

【０１０８】図５（Ａ）において１１は絶縁表面を有す
る基板（酸化珪素膜を設けたセラミックス基板）、１２
は画素マトリクス回路、１３はソースドライバー回路、
１４はゲイトドライバー回路、１５は対向基板、１６は
ＦＰＣ（フレキシブルプリントサーキット）、１７は信
号処理回路である。信号処理回路１７としては、Ｄ／Ａ
コンバータ、γ補正回路、信号分割回路などの従来ＩＣ
で代用していた様な処理を行う回路を形成することがで
きる。勿論、基板上にＩＣチップを設けて、ＩＣチップ
上で信号処理を行うことも可能である。

【０１０９】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。

【０１１０】ここで図５（Ａ）のドライバー回路１３、
１４を構成する回路の一例を図５（Ｂ）に示す。なお、
ＴＦＴ部分については既に実施例１で説明しているの
で、ここでは必要箇所のみの説明を行う。

【０１１１】図５（Ｂ）において、５０１、５０２はＮ
チャネル型ＴＦＴ、５０３はＰチャネル型ＴＦＴであ
り、５０１と５０３のＴＦＴでＣＭＯＳ回路を構成して
いる。５０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層
膜でなる絶縁層、その上にはチタン配線５０５が設けら
れ、前述のＣＭＯＳ回路とＴＦＴ５０２とが電気的に接
続されている。チタン配線はさらに樹脂膜でなる絶縁層
５０６で覆われている。二つの絶縁層５０４、５０６は
平坦化膜としての機能も有している。

【０１１２】また、図５（Ａ）の画素マトリクス回路１
２を構成する回路の一部を図５（Ｃ）に示す。図５
（Ｃ）において、５０７はダブルゲート構造のＮチャネ
ル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大き
く広がる様にしてドレイン配線５０８が形成されてい
る。なお、ダブルゲート構造以外にシングルゲート構造
やトリプルゲート構造などを採用しても構わない。

【０１１３】その上には絶縁層５０４が設けられ、その
上にチタン配線４０５が設けられている。この時、絶縁
層５０４の一部には凹部が落とし込み部が形成され、最
下層の窒化シリコン及び酸化シリコンのみが残される。
これによりドレイン配線５０８とチタン配線５０５との
間で補助容量が形成される。

【０１１４】また、画素マトリクス回路内に設けられた
チタン配線５０５はソース・ドレイン配線と後の画素電
極との間において電界遮蔽効果をもたらす。さらに、複
数設けられた画素電極間の隙間ではブラックマスクとし
ても機能する。

【０１１５】そして、チタン配線５０５を覆って絶縁層
５０６が設けられ、その上に反射性導電膜でなる画素電
極５０９が形成される。勿論、画素電極５０９の表面に
反射率を上げるための工夫をなしても構わない。

【０１１６】また、実際には画素電極５０９の上に配向
膜や液晶層が設けられるが、ここでの説明は省略する。

【０１１７】本願発明を用いて以上の様な構成でなる反
射型液晶表示装置を作製することができる。勿論、公知
の技術と組み合わせれば容易に透過型液晶表示装置を作
製することもできる。

【０１１８】また、図面では区別していないが画素マト
リクス回路を構成する画素ＴＦＴと、ドライバー回路や
信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜
の膜厚を異ならせることも可能である。

【０１１９】画素マトリクス回路ではＴＦＴに印加され
る駆動電圧が高い（１０Ｖ以上）ので５０〜２００nm
（好ましくは１００〜１５０nm）の膜厚のゲート絶縁膜
が必要である。一方、ドライバー回路や信号処理回路で
はＴＦＴに印加される駆動電圧は低く（１〜５Ｖ）、逆
に高速動作が求められるのでゲート絶縁膜の膜厚を３〜
３０nm（好ましくは５〜１０nm）と画素ＴＦＴよりも薄
くすることが有効である。

【０１２０】（実施例６）本願発明は従来のＩＣ技術全
般に適用することが可能である。即ち、現在市場に流通
している全ての半導体回路に適用できる。例えば、ワン
チップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣ
プロセッサ等のマイクロプロセッサに適用しても良い
し、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正
回路、信号分割回路等）に代表される信号処理回路や携
帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用
の高周波回路に適用しても良い。

【０１２１】図６に示すのは、マイクロプロセッサの一
例である。マイクロプロセッサは典型的にはＣＰＵコア
２１、ＲＡＭ２２、クロックコントローラ２３、キャッ
シュメモリ２４、キャッシュコントローラ２５、シリア
ルインターフェース２６、Ｉ／Ｏポート２７等から構成
される。

【０１２２】勿論、図６に示すマイクロプロセッサは簡
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。

【０１２３】しかし、どの様な機能を有するマイクロプ
ロセッサであっても中枢として機能するのはＩＣ（Inte
grated Circuit）２８である。ＩＣ２８は半導体チップ
２９上に形成された集積化回路をセラミック等で保護し
た機能回路である。

【０１２４】そして、その半導体チップ２９上に形成さ
れた集積化回路を構成するのが本願発明の構造を有する
Ｎチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１であ
る。なお、基本的な回路はＣＭＯＳ回路を最小単位とし
て構成することで消費電力を抑えることができる。

【０１２５】また、本実施例に示したマイクロプロセッ
サは様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。

【０１２６】（実施例７）本願発明の電気光学装置は、
様々な電子機器のディスプレイとして利用される。その
様な電子機器としては、ビデオカメラ、デジタルカメ
ラ、フロント型プロジェクター、リア型プロジェクター
（プロジェクションＴＶ）、ゴーグルディスプレイ、カ
ーナビゲーション、パーソナルコンピュータ、携帯情報
端末（モバイルコンピュータ、携帯電話、電子書籍等）
などが挙げられる。それらの一例を図７に示す。

【０１２７】図７（Ａ）は携帯電話であり、本体２００
１、音声出力部２００２、音声入力部２００３、表示装
置２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明を音声出力部２００２、音声入
力部２００３、表示装置２００４やその他の信号制御回
路に適用することができる。

【０１２８】図７（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２、音声入
力部２１０３やその他の信号制御回路に適用することが
できる。

【０１２９】図７（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５やその他の信号制御回路に適用できる。

【０１３０】図７（Ｄ）はゴーグル型ディスプレイであ
り、本体２３０１、表示装置２３０２、アーム部２３０
３で構成される。本発明は表示装置２３０２やその他の
信号制御回路に適用することができる。

【０１３１】図７（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３やその他の信号制御回路に適用す
ることができる。

【０１３２】図７（Ｆ）は携帯書籍（電子書籍）であ
り、本体２５０１、表示装置２５０２、２５０３、記憶
媒体２５０４、操作スイッチ２５０５、アンテナ２５０
６で構成される。本発明は表示装置２５０２、２５０３
やその他の信号制御回路に適用することができる。

【０１３３】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。

【０１３４】（実施例８）実施例１乃至実施例４に示し
た工程で得られる結晶を含む半導体膜は膜面全体におい
て特定の配向性を示す。即ち、個々の結晶粒が集合して
形成された多結晶半導体膜の如き形態であったとして
も、全体の８０％以上（典型的には９０％以上）の結晶
粒が同一の結晶面（配向面）を示すという特徴を有す
る。このように全体の８０％以上を占める結晶面を主た
る配向面と呼ぶ。

【０１３５】本願発明のプロセスで形成される半導体膜
（結晶を含む半導体膜）のとりうる主たる結晶面は、
｛１１０｝面、｛１００｝面、｛１１１｝面、｛３１
１｝面、｛５１１｝面、又は｛１１０｝面と｛１００｝
面とが混在した結晶面のいずれかである。実際にいずれ
の結晶面が主たる配向面であるかは、現在のところ判明
していない。

【０１３６】即ち、本願発明のプロセスで形成される半
導体膜（結晶を含む半導体膜）は、上記６種類のいずれ
かの結晶面が、膜面に存在しうる結晶面全体の８０％以
上（典型的には９０％以上）を占める。

【０１３７】単結晶シリコンを例として良く知られてい
る様に、結晶面によって界面物性は異なる。界面準位密
度（Ｑｓｓ）が最も小さくなる面方位は｛１００｝面で
あり、次いで｛５１１｝面、｛３１１｝面、｛１１１｝
面、｛１１０｝面と｛１００｝面との混在した結晶面、
｛１１０｝面の順に大きくなる。なお、｛５１１｝面は
｛１００｝面に匹敵する界面準位密度を持つことが知ら
れている。

【０１３８】従って、本願発明のプロセスで形成される
半導体膜の主たる配向面が｛１００｝面であれば、活性
層とゲート絶縁膜との界面は非常に界面準位密度が小さ
くなる。その場合、従来のＩＣに匹敵する性能を有する
半導体装置が実現しうる。後述するが、実際に本願発明
を用いて試作したＴＦＴは従来のＩＣに匹敵する電気特
性を示す回路を形成可能としている。

【０１３９】また、本願発明のプロセスにおいてレーザ
ーアニール処理の後に行う還元雰囲気又は不活性雰囲気
でのファーネスアニール処理は、活性層とゲート絶縁膜
との界面を平坦なものとするに非常に有効である。特
に、還元雰囲気で行う場合には半導体膜表面における半
導体原子の増速表面拡散によって極めて平坦な面が得ら
れる。

【０１４０】本出願人がＡＦＭ（分子間力顕微鏡）を用
いて表面凹凸を測定した結果、１μm²の範囲内で凹凸の
Ｐ−Ｖ値（凸部の頂上部と凹部の底部との高さの差）が
１０nm以下（典型的には５nm以下）であり、１０μm²の
範囲内で凹凸のＰ−Ｖ値が２０nm以下（典型的には１０
nm以下）であった。

【０１４１】（実施例９）本願発明を実施して作製され
たＴＦＴの代表的な電気特性は以下の様なものであっ
た。 （１）スイッチング性能（オン／オフ動作切り換えの俊
敏性）の指標となるサブスレッショルド係数が、ドレイ
ン電圧が１Ｖの時にＮチャネル型ＴＦＴおよびＰチャネ
ル型ＴＦＴともに60〜150mV/decade（代表的には80〜10
0mV/decade）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μＦＥ）が、ドレイン電圧が１Ｖの時にＮチャネル型
ＴＦＴで 200〜500cm²/Vs （代表的には 300〜400cm²/V
s ）、Ｐチャネル型ＴＦＴで100〜300cm²/Vs （代表的
には 150〜200cm²/Vs ）と大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
ｔｈ）が、ドレイン電圧が１４Ｖの時にＮチャネル型Ｔ
ＦＴで-1.0〜2.5Ｖ（代表的には-0.5〜1.5Ｖ）、Ｐチャ
ネル型ＴＦＴで-2.5〜1.0Ｖ（代表的には-1.5〜0.5Ｖ）
と小さい。

【０１４２】また、本願発明のＴＦＴを５００個測定し
たデータを元に正規確率グラフを作成し、そのグラフを
使って特性ばらつきを推定した。その結果、１００個中
の９０個（典型的には９５個）が上記電気特性の範囲内
に収まることが判った。

【０１４３】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。

【０１４４】（実施例１０）本実施例では液晶ドライバ
ー回路であるシフトレジスタを作製して動作周波数を確
認した。その結果、電源電圧５Ｖ、段数５０段のシフト
レジスタ回路において動作周波数８０〜２００ＭＨｚ
（典型的には１００〜１５０ＭＨｚ）の出力パルスが得
られた。

【０１４５】（実施例１１）実施例１ではアモルファス
シリコン膜の結晶化に際して、結晶化を助長する触媒元
素としてニッケルを用いる例を示したが、本実施例では
触媒元素としてゲルマニウムを用いる例を図８に示す。

【０１４６】まず、実施例１の工程に従って石英基板８
０１上に８０nm厚のアモルファスシリコン膜８０２を形
成する。そして、アモルファスシリコン膜８０２に対し
てゲルマニウムを添加する。（図８（Ａ））

【０１４７】ゲルマニウムの添加にはイオンインプラン
テーション法、プラズマドーピング法又はレーザードー
ピング法を用いることが好ましい。

【０１４８】また、ゲルマニウム膜を成膜した後で熱拡
散させる方法を採用しても良いし、実施例１の様にゲル
マニウム塩溶液をスピンコートしてゲルマニウムをアモ
ルファスシリコン上に吸着させた後で熱拡散させる方法
を採用しても良い。また、アモルファスシリコン膜の成
膜時に予め添加してしまう方法でも良い。

【０１４９】本実施例では励起ガスとしてゲルマン（Ge
H4）を用い、加速電圧30keV、ＲＦ電力５Ｗ、ドーズ量
１×１０¹⁴atoms/cm²でイオンインプランテーション法
を用いてゲルマニウムを添加する。勿論、この条件に限
定する必要はなく、アモルファスシリコン膜８０２中へ
は１×１０¹⁴〜５×１０¹⁹atoms/cm³（代表的には１×
１０¹⁶〜５×１０¹⁸atoms/cm³）の濃度でゲルマニウム
が添加される様に調節すれば良い。

【０１５０】なお、アモルファスシリコン膜中に添加す
るゲルマニウムは１×１０¹⁴atoms/cm³以上（代表的に
は１×１０¹⁶atoms/cm³以上）でないと触媒として結晶
化の助長効果を活用することができない。また、添加が
５×１０¹⁹atoms/cm³を超えるとアモルファスシリコン
膜の融点が下がりすぎ、９００℃程度の温度でも溶融し
てしまう恐れがあり好ましくない。従って、添加量の上
限は安全を見て１×１０ ¹⁸atoms/cm³程度としておくこ
とが望ましい。

【０１５１】次に、５５０℃１時間の熱処理（ファーネ
スアニール）を行って、アモルファスシリコン膜８０２
をポリシリコン膜８０３に変化させる。勿論、この条件
に限定する必要はなく、実施例１に示した様な温度範囲
の熱処理を行えば良い。（図８（Ｂ））

【０１５２】また、本実施例の場合、処理雰囲気は不活
性雰囲気または還元雰囲気とすることが望ましい。この
理由は後述する。

【０１５３】こうしてアモルファスシリコン膜の結晶化
工程を終えたら、実施例１に従ってポリシリコン膜８０
３のthinning工程（熱酸化工程）を行う。実際には熱酸
化膜が形成されるが、ここでは図示していない。こうし
てthinning工程を経たポリシリコン膜８０４が得られ
る。（図８（Ｃ））

【０１５４】この時、触媒元素としてゲルマニウムを用
いた場合に注目すべき特徴がある。ゲルマニウムは７０
０℃以上の熱処理により酸化ゲルマニウムとなって昇華
する。即ち、ポリシリコン膜８０３のthinning工程を行
う際に必然的にゲルマニウムは昇華してしまい、ポリシ
リコン膜８０３中から離脱する。

【０１５５】即ち、前述の様に結晶化工程を不活性雰囲
気または還元雰囲気とすることが望ましいとした理由
は、極力酸化ゲルマニウムを形成しない方がゲルマニウ
ムの触媒作用を最も効率良く用いることができるからに
他ならない。

【０１５６】なお、実施例１でも述べた様に触媒元素を
用いた場合、アモルファスシリコン膜が結晶化する温度
は６００℃前後であることが確かめられている。実際に
は処理温度によって多少変動するので、５５０〜６５０
℃が結晶化に要する温度と考えて良い。即ち、結晶化時
の温度を６５０℃までしか上げなければ結晶化時にゲル
マニウムが昇華してしまうということは殆ど起こり得な
い。

【０１５７】この様に、実施例３では結晶化を助長する
触媒元素としてニッケルを用いているため、リンを用い
てゲッタリングする例を示しているが、本実施例の場合
には熱処理のみで触媒元素のゲッタリング工程に相当す
る効果が得られる。

【０１５８】この熱処理はファーネスアニール、レーザ
ーアニール又はランプアニールのいずれかの手段を用い
れば良い。また、結晶化工程の後で熱処理温度を変える
だけで、大気開放しないままに連続的にゲルマニウムを
昇華させることも可能である。

【０１５９】また、熱処理雰囲気にハロゲン元素を加え
ても良い。ハロゲン元素はゲルマニウムと結合して揮発
性のハロゲン化ゲルマニウムを形成するため、ゲッタリ
ング効果を助長することができる。

【０１６０】以上の様にして、thinning工程を行うと同
時に、アモルファスシリコン膜の結晶化時に用いた触媒
元素（ゲルマニウム）を工程数を増やすことなくポリシ
リコン膜中から除去することができる。

【０１６１】この後は、実施例１と同様の工程に従って
図２（Ｄ）に示される様なＴＦＴを形成すれば良い。勿
論、実施例２、実施例３の構成と組み合わせることも可
能であるし、実施例５〜実施例７に示した半導体装置を
作製するにあたって、本実施例を用いても良い。

【０１６２】また、本実施例ではアモルファスシリコン
膜の結晶化を助長する触媒元素としてゲルマニウムのみ
を用いる例を示したが、その他の触媒元素（ニッケル、
コバルト、鉄、パラジウム、白金、銅、金、鉛、錫な
ど）とゲルマニウムとを同時に用いても構わない。その
場合には本実施例に実施例３に示した様なゲッタリング
手段を組み合わせる必要がありうる。

【０１６３】（実施例１２）実施例１１ではアモルファ
スシリコン膜中へゲルマニウムを添加する手段としてイ
オンインプランテーション法等を用いる場合について説
明したが、本実施例ではゲルマニウム膜を成膜した後に
熱拡散によって添加する例を示す。

【０１６４】本実施例の場合、アモルファスシリコン膜
を成膜したら、その上に１〜５０nm（代表的には１０〜
２０nm）のゲルマニウム膜を形成する。成膜方法はプラ
ズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法などの気相
法を用いることができる。

【０１６５】なお、ゲルマニウム膜は直接アモルファス
シリコン膜に触れる様に形成しても良いし、絶縁膜を介
して設けられていても良い。絶縁膜を形成する場合、絶
縁膜が厚すぎるとゲルマニウムのシリコン膜中への熱拡
散を阻害することになるので、１０〜３０nmとしておく
ことが好ましい。

【０１６６】ゲルマニウム膜を設けた状態で結晶化工程
を行うと、加熱されることによってゲルマニウムがアモ
ルファスシリコン膜中へ熱拡散し、結晶化を助長する触
媒元素として働く。

【０１６７】結晶化工程後のゲルマニウム膜は酸化させ
て除去しても良いし、硫酸過水溶液（H₂SO₄：H₂O₂＝
１：１）で除去しても良い。その後で、７００℃以上の
熱処理を行えば、形成されたポリシリコン膜中のゲルマ
ニウムを除去又は低減される。

【０１６８】本実施例の構成は、実施例１〜１１までの
どの実施例との組み合わせも可能であり、どの実施例に
も適用できる。

【０１６９】（実施例１３）本実施例ではアモルファス
シリコン膜中へゲルマニウムを添加する手段として溶液
塗布によるスピンコート法と熱拡散法を用いる場合につ
いて説明する。

【０１７０】本実施例の場合、アモルファスシリコン膜
を成膜したら、その上にゲルマニウムを含む溶液を塗布
する。その様な溶液としては酸化ゲルマニウム（GeOx、
代表的にはGeO₂）、塩化ゲルマニウム（GeCl₄）、臭化
ゲルマニウム（GeBr₄）、硫化ゲルマニウム（GeS₂）、
酢酸ゲルマニウム（Ge(CH₃CO₂)）などのゲルマニウム塩
水溶液がある。

【０１７１】また、溶媒としてエタノール、イソプロピ
ルアルコール等のアルコール系溶媒を用いても良い。

【０１７２】本実施例では１０〜１００ppmの酸化ゲル
マニウム水溶液を作製してアモルファスシリコン膜上
（絶縁膜を介しても良い）に塗布し、スピンコートする
ことでゲルマニウム含有層を形成する。

【０１７３】なお、アモルファスシリコン膜は疎水性を
示すため、スピンコートの前にシリコン膜表面に絶縁膜
を形成しておいて、濡れ性を高めておくことは有効であ
る。この場合、絶縁膜が厚すぎるとゲルマニウムのシリ
コン膜中への熱拡散を阻害することになるので、１０〜
３０nmとしておくことが好ましい。

【０１７４】こうしてゲルマニウム含有層を設けた状態
で結晶化工程を行うと、加熱されることによってゲルマ
ニウムがアモルファスシリコン膜中へ熱拡散し、結晶化
を助長する触媒元素として働く。

【０１７５】本実施例の構成は、実施例１〜１１までの
どの実施例との組み合わせも可能であり、どの実施例に
も適用できる。

【０１７６】

【発明の効果】本願発明を実施することで、実質的に単
結晶と見なせる結晶性を有する半導体膜を得ることがで
きる。そして、その様な半導体膜を活性層とするＴＦＴ
で回路を組み、高性能な半導体装置を実現することが可
能となる。

【図面の簡単な説明】

【図１】 薄膜トランジスタの作製工程を示す図。

【図２】 薄膜トランジスタの作製工程を示す図。

【図３】 薄膜トランジスタの作製工程を示す図。

【図４】 薄膜トランジスタの作製工程を示す図。

【図５】 電気光学装置の構成を示す図。

【図６】 半導体回路の構成を示す図。

【図７】 電子機器の構成を示す図。

【図８】 薄膜トランジスタの作製工程を示す図。

【図９】 示差熱分析の結果を示す図。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 AA24 BB07 DA01 DA02 DB02 EA01 EA16 HA06 HA07 JA10 JB04

Claims (15)

【特許請求の範囲】
1. 【請求項１】結晶を含む半導体膜を活性層とするＴＦＴ
   で形成された回路を有する半導体装置であって、 前記結晶を含む半導体膜のラマンピーク値は５１７〜５
   ２０cm^-1であり、半値半幅は２．２〜３．０cm^-1である
   ことを特徴とする半導体装置。
2. 【請求項２】結晶を含む半導体膜を活性層とするＴＦＴ
   で形成された回路を有する半導体装置であって、 前記結晶を含む半導体膜のラマンピーク値と半値半幅と
   の比（ラマンピーク値／半値半幅）が１７０〜２４０で
   あることを特徴とする半導体装置。
3. 【請求項３】請求項１又は請求項２において、前記ラマ
   ンピーク値は、波長５１４．５cm^-1のＡｒレーザーを
   １．０×１０⁵〜１．３×１０⁵Ｗ／cm²の光強度で前記
   結晶を含む半導体膜に照射した際に得られるラマンスペ
   クトルに対して、ローレンツ分布によるフィッティング
   を行った際に得られるピーク値であることを特徴とする
   半導体装置。
4. 【請求項４】請求項１乃至請求項２において、前記半値
   半幅は、波長５１４．５cm^-1のＡｒレーザーを１．０×
   １０⁵〜１．３×１０⁵Ｗ／cm²の光強度で前記結晶を含
   む半導体膜に照射した際に得られるラマンスペクトルに
   対して、ローレンツ分布によるフィッティングを行った
   際に得られる半値幅の半分の値であることを特徴とする
   半導体装置。
5. 【請求項５】請求項１乃至請求項４において、前記半導
   体装置は液晶表示装置、ＥＬ表示装置又はＥＣ表示装置
   であることを特徴とする半導体装置。
6. 【請求項６】請求項１乃至請求項４において、前記半導
   体装置はマイクロプロセッサ、信号処理回路又は高周波
   回路であることを特徴とする半導体装置。
7. 【請求項７】請求項１乃至請求項４において、前記半導
   体装置はビデオカメラ、デジタルカメラ、プロジェクタ
   ー、ゴーグルディスプレイ、カーナビゲーション、パー
   ソナルコンピューター又は携帯情報端末であることを特
   徴とする半導体装置。
8. 【請求項８】結晶を含む半導体膜を形成する第１工程
   と、 前記結晶を含む半導体膜を酸化して膜厚を減じる第２工
   程と、 前記第２工程後の結晶を含む半導体膜に対して２５０〜
   ５０００mJ/cm²のエネルギー密度のレーザーアニール処
   理を行う第３工程と、 前記第３工程後の結晶を含む半導体膜に対してファーネ
   スアニール処理を行う第４工程と、 を含むことを特徴とする半導体装置の作製方法。
9. 【請求項９】結晶を含む半導体膜を形成する第１工程
   と、 前記結晶を含む半導体膜を酸化して膜厚を減じる第２工
   程と、 前記第２工程後の結晶を含む半導体膜に対して２５０〜
   ５０００mJ/cm²のエネルギー密度のレーザーアニール処
   理を行う第３工程と、 前記第３工程後の結晶を含む半導体膜に対して還元雰囲
   気中において９００〜１２００℃のファーネスアニール
   処理を行う第４工程と、 を含むことを特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項８又は請求項９において、前記第
    １工程は非晶質を含む半導体膜を熱アニール処理によっ
    て結晶化させる工程であることを特徴とする半導体装置
    の作製方法。
11. 【請求項１１】請求項１０において前記熱アニール処理
    を行う際に、前記非晶質を含む半導体膜中に、ニッケ
    ル、コバルト、鉄、パラジウム、白金、銅、金、ゲルマ
    ニウム、鉛、錫が添加されていることを特徴とする半導
    体装置の作製方法。
12. 【請求項１２】請求項１０において、前記熱アニール処
    理を行う前に前記非晶質を含む半導体膜中にイオンイン
    プランテーション法、プラズマドーピング法又はレーザ
    ードーピング法によってゲルマニウムが添加されること
    を特徴とする半導体装置の作製方法。
13. 【請求項１３】請求項８又は請求項９において、前記第
    ２工程は複数回の熱酸化工程によって行われることを特
    徴とする半導体装置の作製方法。
14. 【請求項１４】請求項７又は請求項８において、前記エ
    ネルギー密度（Ｅ）はレーザー発振器から発振されたレ
    ーザー光の光強度（Ｅ₀）、アッテネーターの透過率
    （ａ）、光学系の透過率（ｂ）、レーザー照射面積
    （Ａ）を用いてＥ＝（Ｅ₀×ａ×ｂ）／Ａで表されるこ
    とを特徴とする半導体装置の作製方法。
15. 【請求項１５】請求項９において、前記還元雰囲気とは
    水素雰囲気、アンモニア雰囲気、水素と窒素の混合雰囲
    気又は水素とアルゴンの混合雰囲気であることを特徴と
    する半導体装置の作製方法。