JP2000114527A5 - - Google Patents

Download PDF

Info

Publication number
JP2000114527A5
JP2000114527A5 JP1998255497A JP25549798A JP2000114527A5 JP 2000114527 A5 JP2000114527 A5 JP 2000114527A5 JP 1998255497 A JP1998255497 A JP 1998255497A JP 25549798 A JP25549798 A JP 25549798A JP 2000114527 A5 JP2000114527 A5 JP 2000114527A5
Authority
JP
Japan
Prior art keywords
polysilicon film
semiconductor device
film
region
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998255497A
Other languages
English (en)
Other versions
JP4376331B2 (ja
JP2000114527A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP25549798A priority Critical patent/JP4376331B2/ja
Priority claimed from JP25549798A external-priority patent/JP4376331B2/ja
Priority to US09/369,158 priority patent/US6559036B1/en
Publication of JP2000114527A publication Critical patent/JP2000114527A/ja
Priority to US09/908,727 priority patent/US7186600B2/en
Publication of JP2000114527A5 publication Critical patent/JP2000114527A5/ja
Priority to US11/653,951 priority patent/US7847294B2/en
Application granted granted Critical
Publication of JP4376331B2 publication Critical patent/JP4376331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項1】
ポリシリコン膜を活性層とする薄膜トランジスタで形成された回路を有する半導体装置であって、
前記ポリシリコン膜のラマンピーク値は518519cm-1であり、半値半幅は2.42.6cm-1であり、
前記ラマンピーク値は、波長514.5cm -1 のArレーザーを1.0×10 5 〜1.3×10 5 W/cm 2 の光強度で前記ポリシリコン膜に照射した際に得られるラマンスペクトルに対して、ローレンツ分布によるフィッティングを行った際に得られるピーク値で、
前記半値半幅は、波長514.5cm -1 のArレーザーを1.0×10 5 〜1.3×10 5 W/cm 2 の光強度で前記ポリシリコン膜に照射した際に得られるラマンスペクトルに対して、ローレンツ分布によるフィッティングを行った際に得られる半値幅の半分の値であることを特徴とする半導体装置。
【請求項2】
ポリシリコン膜を活性層とする薄膜トランジスタで形成された回路を有する半導体装置であって、
前記ポリシリコン膜のラマンピーク値と半値半幅との比(ラマンピーク値/半値半幅)が190220であり、
前記ラマンピーク値は、波長514.5cm -1 のArレーザーを1.0×10 5 〜1.3×10 5 W/cm 2 の光強度で前記ポリシリコン膜に照射した際に得られるラマンスペクトルに対して、ローレンツ分布によるフィッティングを行った際に得られるピーク値で、
前記半値半幅は、波長514.5cm -1 のArレーザーを1.0×10 5 〜1.3×10 5 W/cm 2 の光強度で前記ポリシリコン膜に照射した際に得られるラマンスペクトルに対して、ローレンツ分布によるフィッティングを行った際に得られる半値幅の半分の値であることを特徴とする半導体装置。
【請求項3】
請求項1又は請求項において、前記半導体装置は液晶表示装置又はエレクトロルミネッセンス表示装置であることを特徴とする半導体装置。
【請求項4】
請求項1乃至請求項3のいずれか一項において、前記半導体装置はマイクロプロセッサ、信号処理回路又は高周波回路であることを特徴とする半導体装置。
【請求項5】
請求項3に記載の液晶表示装置又はエレクトロルミネッセンス表示装は、ビデオカメラ、デジタルカメラ、リア型プロジェクター、ゴーグルディスプレイ、カーナビゲーション、パーソナルコンピュータ又は携帯情報端末であることを特徴とする半導体装置。
【請求項6】
ポリシリコン膜を形成
前記ポリシリコン膜を酸化してその膜厚を減じ、
前記ポリシリコン膜に対して250〜5000mJ/cm2のエネルギー密度レーザー照射を行
前記ポリシリコン膜に対してファーネスアニール処理を行うことを特徴とする半導体装置の作製方法。
【請求項7】
ポリシリコン膜を形成し、
前記ポリシリコン膜を酸化してその膜厚を減じ、
前記ポリシリコン膜に対して250〜5000mJ/cm 2 のエネルギー密度でレーザー照射を行い、
前記ポリシリコン膜に対してファーネスアニール処理を行い、
前記ポリシリコン膜をパターニングし所定のパターンに形成し、
前記所定のパターンに形成されたポリシリコン膜の表面にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート配線を形成し、
N型導電性又はP型導電性を付与する不純物を前記所定のパターンに形成されたポリシリコン膜の前記ゲート配線に覆われていない領域に添加して不純物領域を形成し、
前記ゲート配線の側部及び前記不純物領域の一部上にサイドウォールを形成し、
前記不純物と同一導電型の不純物を前記不純物領域の前記サイドウォールに覆われていない領域に添加してソース領域及びドレイン領域を形成すると共に、前記サイドウォールの下部の前記不純物領域にLDD領域が形成され、
少なくとも前記ソース領域及び前記ドレイン領域の表面を露出させ、
露出した前記ソース領域及び前記ドレイン領域それぞれにシリサイド層を形成し、
少なくとも前記ソース領域、前記ドレイン領域、前記サイドウォール、前記ゲート配線を覆うように1層又は積層でなる層間絶縁膜を形成し、
前記層間絶縁膜に前記シリサイド層を露出するコンタクトホールを形成し、前記層間絶縁膜上及び前記コンタクトホールにソース配線及びドレイン配線を形成することを特徴とする半導体装置の作製方法。
【請求項8】
請求項又は請求項において、非晶質を含む半導体膜にニッケル、コバルト、鉄、パラジウム、白金、銅、又は金を添加し、加熱処理して前記ポリシリコン膜を形成することを特徴とする半導体装置の作製方法。
【請求項9】
請求項6乃至請求項8のいずれか一項において、前記酸化により前記ポリシリコン膜上に熱酸化膜が形成され、前記酸化と前記熱酸化膜の除去を交互に繰り返すことによって前記ポリシリコン膜の膜厚を減じることを特徴とする半導体装置の作製方法。
【請求項10】
請求項6乃至請求項9のいずれか一項において、前記エネルギー密度(E)はレーザー発振器から発振されたレーザー光の光強度(E0)、アッテネーターの透過率(a)、光学系の透過率(b)、レーザー照射面積(A)を用いてE=(E0×a×b)/Aで表されることを特徴とする半導体装置の作製方法。
【請求項11】
請求項6乃至請求項10のいずれか一項において、前記ファーネスアニール処理を行う前に前記レーザー照射後のポリシリコン膜の表面をフッ酸系エッチャントによって洗浄することを特徴とする半導体装置の作製方法。
【請求項12】
請求項6乃至請求項11のいずれか一項において、前記ファーネスアニール処理は還元雰囲気で行われることを特徴とする半導体装置の作製方法。
JP25549798A 1998-08-07 1998-09-09 半導体装置の作製方法 Expired - Fee Related JP4376331B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25549798A JP4376331B2 (ja) 1998-08-07 1998-09-09 半導体装置の作製方法
US09/369,158 US6559036B1 (en) 1998-08-07 1999-08-06 Semiconductor device and method of manufacturing the same
US09/908,727 US7186600B2 (en) 1998-08-07 2001-07-20 Semiconductor device and method of manufacturing the same
US11/653,951 US7847294B2 (en) 1998-08-07 2007-01-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22506798 1998-08-07
JP10-225067 1998-08-07
JP25549798A JP4376331B2 (ja) 1998-08-07 1998-09-09 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2000114527A JP2000114527A (ja) 2000-04-21
JP2000114527A5 true JP2000114527A5 (ja) 2005-10-27
JP4376331B2 JP4376331B2 (ja) 2009-12-02

Family

ID=26526417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25549798A Expired - Fee Related JP4376331B2 (ja) 1998-08-07 1998-09-09 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4376331B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841740B2 (ja) * 2000-04-26 2011-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4827324B2 (ja) * 2000-06-12 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993822B2 (ja) * 2000-06-19 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG143975A1 (en) 2001-02-28 2008-07-29 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW550648B (en) 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4646531B2 (ja) * 2004-03-05 2011-03-09 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JP5250186B2 (ja) * 2005-05-31 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
JP5107541B2 (ja) * 2006-08-22 2012-12-26 ルネサスエレクトロニクス株式会社 絶縁膜形成方法および半導体装置の製造方法
JP2008243975A (ja) * 2007-03-26 2008-10-09 Japan Steel Works Ltd:The アモルファス薄膜の結晶化方法および結晶化装置
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101009429B1 (ko) * 2008-04-23 2011-01-19 주식회사 엔씰텍 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2012120775A1 (ja) * 2011-03-04 2012-09-13 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト

Similar Documents

Publication Publication Date Title
JP2000114527A5 (ja)
JP4627961B2 (ja) 半導体装置の作製方法
JP3974229B2 (ja) 半導体装置の作製方法
JP5106136B2 (ja) 半導体装置の作製方法
JP2742747B2 (ja) 薄膜トランジスタを有する多層半導体集積回路
JPH10270363A (ja) 半導体装置の作製方法
JP2000114527A (ja) 半導体装置及びその作製方法
JPH05206468A (ja) 薄膜トランジスタおよびその製造方法
JP3409576B2 (ja) 半導体装置の製造方法
JP2004079735A (ja) 薄膜トランジスタの製造方法
KR100466964B1 (ko) 폴리실리콘 박막 제조방법
JP4216003B2 (ja) 半導体装置の作製方法
CN108615680B (zh) 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
JP2004342753A (ja) 半導体装置
TWI272667B (en) Semiconductor device and manufacture method thereof
JP3404928B2 (ja) 薄膜集積回路の製造方法
JP4212844B2 (ja) 半導体装置の作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP4190600B2 (ja) 半導体装置の作製方法
JP2000114172A (ja) 半導体装置の作製方法
JP2006024834A (ja) 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置
JP3696710B2 (ja) 半導体装置の作製方法
JP4317332B2 (ja) アクティブマトリクス型表示装置用基板の製造方法
JP4317105B2 (ja) 半導体装置の作製方法
TWI253757B (en) Fabricating method of thin film transistor