JPH10321862A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH10321862A JPH10321862A JP9132690A JP13269097A JPH10321862A JP H10321862 A JPH10321862 A JP H10321862A JP 9132690 A JP9132690 A JP 9132690A JP 13269097 A JP13269097 A JP 13269097A JP H10321862 A JPH10321862 A JP H10321862A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide film
- film
- film transistor
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの性能および信頼性を向上
させる。 【解決手段】 基板１０上に薄膜トランジスタを形成す
るに際し、半導体と酸化膜との界面を窒化する。これに
より、半導体としてのポリシリコン薄膜５０と酸化膜と
してのゲート絶縁膜６０との界面においてシリコンと結
合している水素を窒素で置き換えて、トランジスタの性
能および品質を向上させる。
させる。 【解決手段】 基板１０上に薄膜トランジスタを形成す
るに際し、半導体と酸化膜との界面を窒化する。これに
より、半導体としてのポリシリコン薄膜５０と酸化膜と
してのゲート絶縁膜６０との界面においてシリコンと結
合している水素を窒素で置き換えて、トランジスタの性
能および品質を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタお
よびその製造方法に関する。
よびその製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの形成方法を図
６を用いて簡単に説明する。まず、同図（ａ）に示すよ
うにガラス基板１０上にＳｉＯ2 膜２０と非晶質シリコ
ン薄膜３０とを堆積し、同図（ｂ）に示すようにレーザ
ー照射４０を用いてシリコンを結晶化することで、ポリ
シリコン薄膜５０を形成する。次にトランジスタの形状
に島化し、その後に同図（ｃ）に示すようにゲート絶縁
膜６０を堆積する。その後、金属によってゲート電極７
０を堆積し、エッチングにより形状をつくる。そして、
同図（ｄ）に示すように、ゲート電極７０をマスクとし
て自己整合的にイオンドーピングし、ソース／ドレイン
領域すなわち拡散相１００をポリシリコン薄膜５０の内
部に形成する。その後、ゲート電極７０とソース配線と
の層間膜として酸化膜をＣＶＤ法により堆積し、さらに
ソース配線を形成する。
６を用いて簡単に説明する。まず、同図（ａ）に示すよ
うにガラス基板１０上にＳｉＯ2 膜２０と非晶質シリコ
ン薄膜３０とを堆積し、同図（ｂ）に示すようにレーザ
ー照射４０を用いてシリコンを結晶化することで、ポリ
シリコン薄膜５０を形成する。次にトランジスタの形状
に島化し、その後に同図（ｃ）に示すようにゲート絶縁
膜６０を堆積する。その後、金属によってゲート電極７
０を堆積し、エッチングにより形状をつくる。そして、
同図（ｄ）に示すように、ゲート電極７０をマスクとし
て自己整合的にイオンドーピングし、ソース／ドレイン
領域すなわち拡散相１００をポリシリコン薄膜５０の内
部に形成する。その後、ゲート電極７０とソース配線と
の層間膜として酸化膜をＣＶＤ法により堆積し、さらに
ソース配線を形成する。
【０００３】
【発明が解決しようとする課題】上記の方法で作成した
薄膜トランジスタは、ゲート絶縁膜６０とポリシリコン
薄膜５０との界面にシリコン原子と水素原子の結合が存
在し、このため性能と信頼性とがあまりよくなかった。
なぜなら、印加された電圧が高いと、キャリアとなる電
子のエネルギーが高くなり、この電子によって上記の結
合が切れ、この部分に他の電子が捕獲され、これが固定
電荷として働き、クーロン力が生じて性能を落としてい
た。またシリコンと水素との結合は弱く、不安定であ
り、十分な信頼性は得られていなかった。
薄膜トランジスタは、ゲート絶縁膜６０とポリシリコン
薄膜５０との界面にシリコン原子と水素原子の結合が存
在し、このため性能と信頼性とがあまりよくなかった。
なぜなら、印加された電圧が高いと、キャリアとなる電
子のエネルギーが高くなり、この電子によって上記の結
合が切れ、この部分に他の電子が捕獲され、これが固定
電荷として働き、クーロン力が生じて性能を落としてい
た。またシリコンと水素との結合は弱く、不安定であ
り、十分な信頼性は得られていなかった。
【０００４】そこで本発明は、このような課題を解決し
て、薄膜トランジスタの性能および信頼性を向上させる
ことを目的とする。
て、薄膜トランジスタの性能および信頼性を向上させる
ことを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上に形成された薄膜トランジスタに
おいて、半導体と酸化膜との界面が窒化されているよう
にしたものである。
に、本発明は、基板上に形成された薄膜トランジスタに
おいて、半導体と酸化膜との界面が窒化されているよう
にしたものである。
【０００６】また本発明は、基板上に薄膜トランジスタ
を形成するに際し、半導体と酸化膜との界面を窒化する
ものである。すなわち本発明によれば、ポリシリコン薄
膜とゲート絶縁膜との界面に窒素を導入し、シリコンと
結合している水素を窒素で置き換えることにより、トラ
ンジスタの性能および品質が向上することになる。
を形成するに際し、半導体と酸化膜との界面を窒化する
ものである。すなわち本発明によれば、ポリシリコン薄
膜とゲート絶縁膜との界面に窒素を導入し、シリコンと
結合している水素を窒素で置き換えることにより、トラ
ンジスタの性能および品質が向上することになる。
【０００７】窒素とシリコンとの結合は非常に安定であ
るため、高いエネルギーをもった電子によって結合がこ
わされることが少なく、したがって品質の高い薄膜トラ
ンジスタをつくることが可能である。
るため、高いエネルギーをもった電子によって結合がこ
わされることが少なく、したがって品質の高い薄膜トラ
ンジスタをつくることが可能である。
【０００８】界面を窒化するためにはいくつかの方法が
あるが、基本的には、シリコンと結合している水素を追
い出し、その中に窒素を混入させてシリコンと結合させ
なくてはならない。その方法として、ＲＴＡ（ラピッド
サーマルアニール）法、イオン注入、イオンドーピン
グ、プラズマ処理、高温アニールなどがある。
あるが、基本的には、シリコンと結合している水素を追
い出し、その中に窒素を混入させてシリコンと結合させ
なくてはならない。その方法として、ＲＴＡ（ラピッド
サーマルアニール）法、イオン注入、イオンドーピン
グ、プラズマ処理、高温アニールなどがある。
【０００９】
（第１実施例）本発明にかかる第１実施例を、図１を用
いて説明する。まず、同図（ａ）に示すように、例えば
コーニング社製の７０５９（商品名）からなるガラス基
板１０上に、ＣＶＤ法を用いてＳｉＯ2 の酸化膜２０を
２０００Åの厚さに堆積した。次に、この酸化膜２０か
らなる絶縁膜上に、非晶質のシリコン薄膜３０を、プラ
ズマＣＶＤ法を用いて８５０Åの厚さに堆積した。
いて説明する。まず、同図（ａ）に示すように、例えば
コーニング社製の７０５９（商品名）からなるガラス基
板１０上に、ＣＶＤ法を用いてＳｉＯ2 の酸化膜２０を
２０００Åの厚さに堆積した。次に、この酸化膜２０か
らなる絶縁膜上に、非晶質のシリコン薄膜３０を、プラ
ズマＣＶＤ法を用いて８５０Åの厚さに堆積した。
【００１０】その後、同図（ｂ）に示すようにこのシリ
コン薄膜３０を所定のパターンにパターニングし、更に
エキシマレーザ４０の照射により結晶化してポリシリコ
ン薄膜５０を形成した。
コン薄膜３０を所定のパターンにパターニングし、更に
エキシマレーザ４０の照射により結晶化してポリシリコ
ン薄膜５０を形成した。
【００１１】次に、同図（ｃ）に示すように、ポリシリ
コン薄膜５０が被覆されるように基板１０の全面に対し
て、ＳｉＯ2 からなる酸化膜すなわちゲート絶縁膜６０
を、常圧ＣＶＤ法を用いて、１０００Å程度の厚さに堆
積した。そして、窒素雰囲気中で、ＲＴＡ処理を施し
た。このＲＴＡ処理は、ラピッドサーマルアニール処理
の略で、瞬間的に基板１０を摂氏６００度程度の高温に
昇温にしてアニールする方法である。こうすると、ポリ
シリコン薄膜５０とゲート絶縁膜６０との界面において
シリコン原子と結合した水素原子は昇温中に追い出さ
れ、その代わりに窒素がゲート酸化膜６０中に取り込ま
れて上記界面に到達した。
コン薄膜５０が被覆されるように基板１０の全面に対し
て、ＳｉＯ2 からなる酸化膜すなわちゲート絶縁膜６０
を、常圧ＣＶＤ法を用いて、１０００Å程度の厚さに堆
積した。そして、窒素雰囲気中で、ＲＴＡ処理を施し
た。このＲＴＡ処理は、ラピッドサーマルアニール処理
の略で、瞬間的に基板１０を摂氏６００度程度の高温に
昇温にしてアニールする方法である。こうすると、ポリ
シリコン薄膜５０とゲート絶縁膜６０との界面において
シリコン原子と結合した水素原子は昇温中に追い出さ
れ、その代わりに窒素がゲート酸化膜６０中に取り込ま
れて上記界面に到達した。
【００１２】このあと、同図（ｄ）に示すようにゲート
絶縁膜６０上にアルミニウム膜をスパッタ法を用いて３
０００Å程度の厚さに堆積し、このアルミニウム膜をパ
ターニングしてゲート電極７０を形成した。
絶縁膜６０上にアルミニウム膜をスパッタ法を用いて３
０００Å程度の厚さに堆積し、このアルミニウム膜をパ
ターニングしてゲート電極７０を形成した。
【００１３】さらに、同図（ｅ）に示すように、このゲ
ート電極７０をマスクとしてイオンドーピング７５を施
し、自己整合的に拡散層１００を形成した。
ート電極７０をマスクとしてイオンドーピング７５を施
し、自己整合的に拡散層１００を形成した。
【００１４】（第２実施例）本発明にかかる第２実施例
を、図２を用いて説明する。まず、図２（ａ）〜（ｃ）
に示すように、第１実施例の図１（ａ）〜（ｃ）の工程
と同様の工程を行って、ゲート絶縁膜６０を形成した。
を、図２を用いて説明する。まず、図２（ａ）〜（ｃ）
に示すように、第１実施例の図１（ａ）〜（ｃ）の工程
と同様の工程を行って、ゲート絶縁膜６０を形成した。
【００１５】その後、図２（ｃ）に示すように窒素をイ
オン注入し、この窒素を、ゲート絶縁膜６０を通して、
ポリシリコン薄膜５０とゲート絶縁膜６０との界面に到
達させた。このとき、深さ方向に沿った濃度のピークが
上記界面の付近になるように、注入エネルギーを調節し
た。窒素の注入量は、１０15〜１０18個／ｃｍ2 程度と
した。
オン注入し、この窒素を、ゲート絶縁膜６０を通して、
ポリシリコン薄膜５０とゲート絶縁膜６０との界面に到
達させた。このとき、深さ方向に沿った濃度のピークが
上記界面の付近になるように、注入エネルギーを調節し
た。窒素の注入量は、１０15〜１０18個／ｃｍ2 程度と
した。
【００１６】このあと、図２（ｄ）に示すように、ゲー
ト絶縁膜６０の上にアルミニウム膜をスパッタ法を用い
て３０００Å程度の厚さに堆積し、このアルミニウム膜
をパターニングしてゲート電極７０を形成した。
ト絶縁膜６０の上にアルミニウム膜をスパッタ法を用い
て３０００Å程度の厚さに堆積し、このアルミニウム膜
をパターニングしてゲート電極７０を形成した。
【００１７】さらに、図２（ｅ）に示すように、このゲ
ート電極７０をマスクとしてイオンドーピング７５を施
し、自己整合的に拡散層１００を形成した。
ート電極７０をマスクとしてイオンドーピング７５を施
し、自己整合的に拡散層１００を形成した。
【００１８】（第３実施例）本発明にかかる第３実施例
を図３を用いて説明する。まず、図３（ａ）〜（ｃ）に
示すように、第１実施例の図１（ａ）〜（ｃ）の工程と
同様の工程を行って、ゲート絶縁膜６０を形成した。
を図３を用いて説明する。まず、図３（ａ）〜（ｃ）に
示すように、第１実施例の図１（ａ）〜（ｃ）の工程と
同様の工程を行って、ゲート絶縁膜６０を形成した。
【００１９】その後、図３（ｃ）に示すように、窒素雰
囲気中でＲＦプラズマ処理を施した。このあと、図３
（ｄ）に示すように、ゲート絶縁膜６０の上にアルミニ
ウム膜をスパッタ法を用いて３０００Å程度の厚さに堆
積し、このアルミニウム膜をパターニングしてゲート電
極７０を形成した。
囲気中でＲＦプラズマ処理を施した。このあと、図３
（ｄ）に示すように、ゲート絶縁膜６０の上にアルミニ
ウム膜をスパッタ法を用いて３０００Å程度の厚さに堆
積し、このアルミニウム膜をパターニングしてゲート電
極７０を形成した。
【００２０】さらに、図３（ｅ）に示すように、このゲ
ート電極７０をマスクとしてイオンドーピングを施し、
自己整合的に拡散層１００を形成した。
ート電極７０をマスクとしてイオンドーピングを施し、
自己整合的に拡散層１００を形成した。
【００２１】（第４実施例）本発明にかかる第４実施例
を図４を用いて説明する。まず、図４（ａ）〜（ｃ）に
示すように、第１実施例の図１（ａ）〜（ｃ）の工程と
同様の工程を行って、ゲート絶縁膜６０を形成した。
を図４を用いて説明する。まず、図４（ａ）〜（ｃ）に
示すように、第１実施例の図１（ａ）〜（ｃ）の工程と
同様の工程を行って、ゲート絶縁膜６０を形成した。
【００２２】その後、図４（ｃ）に示すように、窒素雰
囲気中で４５０℃で高温アニール処理を施した。このあ
と、図４（ｄ）に示すように、ゲート絶縁膜６０の上に
アルミニウム膜をスパッタ法を用いて３０００Å程度の
厚さに堆積し、このアルミニウム膜をパターニングして
ゲート電極７０を形成した。
囲気中で４５０℃で高温アニール処理を施した。このあ
と、図４（ｄ）に示すように、ゲート絶縁膜６０の上に
アルミニウム膜をスパッタ法を用いて３０００Å程度の
厚さに堆積し、このアルミニウム膜をパターニングして
ゲート電極７０を形成した。
【００２３】さらに、図４（ｅ）に示すように、このゲ
ート電極７０をマスクとしてイオンドーピングを施し、
自己整合的に拡散層１００を形成した。
ート電極７０をマスクとしてイオンドーピングを施し、
自己整合的に拡散層１００を形成した。
【００２４】（第５実施例）本発明にかかる第５実施例
を図６を用いて説明する。まず、図５（ａ）〜（ｄ）に
示すように、第１実施例の図１（ａ）〜（ｅ）の工程と
同様の工程を行って、トランジスタを作成した。ただ
し、図１（ｃ）に示される窒素雰囲気中でのＲＴＡ処理
は行わなかった。
を図６を用いて説明する。まず、図５（ａ）〜（ｄ）に
示すように、第１実施例の図１（ａ）〜（ｅ）の工程と
同様の工程を行って、トランジスタを作成した。ただ
し、図１（ｃ）に示される窒素雰囲気中でのＲＴＡ処理
は行わなかった。
【００２５】次に、図５（ｅ）に示すように、保護膜と
して窒化膜１１０を５０００Åの厚さに堆積し、その後
に４５０℃で高温アニール処理を施した。この熱処理す
なわち高温アニール処理によって、窒化膜１１０の中の
窒素を拡散させ、ゲート絶縁膜６０を通して、このゲー
ト絶縁膜６０とポリシリコン薄膜５０との界面に到達さ
せた。
して窒化膜１１０を５０００Åの厚さに堆積し、その後
に４５０℃で高温アニール処理を施した。この熱処理す
なわち高温アニール処理によって、窒化膜１１０の中の
窒素を拡散させ、ゲート絶縁膜６０を通して、このゲー
ト絶縁膜６０とポリシリコン薄膜５０との界面に到達さ
せた。
【００２６】上記実施例１〜実施例５で製造された薄膜
トランジスタは、高温または高電界などの過酷な環境に
おいても性能の低下が見られない、信頼性の高いもので
あった。すなわち、電流の低下や移動度の低下がなく、
またしきい値電圧の変動やリーク電圧の増加の少ないも
のであった。このため、高信頼性ディスプレイパネルの
実現を可能とするものであった。
トランジスタは、高温または高電界などの過酷な環境に
おいても性能の低下が見られない、信頼性の高いもので
あった。すなわち、電流の低下や移動度の低下がなく、
またしきい値電圧の変動やリーク電圧の増加の少ないも
のであった。このため、高信頼性ディスプレイパネルの
実現を可能とするものであった。
【００２７】
【発明の効果】以上のように本発明によると、薄膜トラ
ンジスタにおける半導体と酸化膜との界面を窒化したた
め、薄膜トランジスタによって回路が実動作したとき
に、温度や電界によってその構成要素の薄膜トランジス
タが劣化しまた回路特性が劣化することを防止でき、し
たがってデイスプレイなどの回路の性能および信頼性を
向上させることができる。
ンジスタにおける半導体と酸化膜との界面を窒化したた
め、薄膜トランジスタによって回路が実動作したとき
に、温度や電界によってその構成要素の薄膜トランジス
タが劣化しまた回路特性が劣化することを防止でき、し
たがってデイスプレイなどの回路の性能および信頼性を
向上させることができる。
【図１】本発明の薄膜トランジスタの製造方法の第１実
施例を示す図である。
施例を示す図である。
【図２】本発明の薄膜トランジスタの製造方法の第２実
施例を示す図である。
施例を示す図である。
【図３】本発明の薄膜トランジスタの製造方法の第３実
施例を示す図である。
施例を示す図である。
【図４】本発明の薄膜トランジスタの製造方法の第４実
施例を示す図である。
施例を示す図である。
【図５】本発明の薄膜トランジスタの製造方法の第５実
施例を示す図である。
施例を示す図である。
【図６】従来の薄膜トランジスタの製造方法を示す図で
ある。
ある。
１０ ガラス基板 ２０ 酸化膜 ５０ ポリシリコン薄膜 １００ 拡散層
Claims (8)
- 【請求項１】 基板上に形成された薄膜トランジスタで
あって、半導体と酸化膜との界面が窒化されていること
を特徴とする薄膜トランジスタ。 - 【請求項２】 基板上に薄膜トランジスタを形成するに
際し、半導体と酸化膜との界面を窒化することを特徴と
する薄膜トランジスタの製造方法。 - 【請求項３】 ゲート酸化膜を形成した後にラピッドサ
ーマルアニール法を用いて半導体と酸化膜との界面を窒
化することを特徴とする請求項２記載の薄膜トランジス
タの製造方法。 - 【請求項４】 ゲート酸化膜を形成した後にイオン注入
法を用いて半導体と酸化膜との界面を窒化することを特
徴とする請求項２記載の薄膜トランジスタの製造方法。 - 【請求項５】 ゲート酸化膜を形成した後にイオンドー
ピング法を用いて半導体と酸化膜との界面を窒化するこ
とを特徴とする請求項２記載の薄膜トランジスタの製造
方法。 - 【請求項６】 ゲート酸化膜を形成した後に窒素ガス雰
囲気中でプラズマ処理を施すことにより半導体と酸化膜
との界面を窒化することを特徴とする請求項２記載の薄
膜トランジスタの製造方法。 - 【請求項７】 ゲート酸化膜を形成した後に窒素ガス雰
囲気中でアニールを施すことにより半導体と酸化膜との
界面を窒化することを特徴とする請求項２記載の薄膜ト
ランジスタの製造方法。 - 【請求項８】 トランジスタを作成した後に保護膜とし
て窒化膜を堆積し、その後にアニールを施すことにより
半導体と酸化膜との界面を窒化することを特徴とする請
求項２記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132690A JPH10321862A (ja) | 1997-05-23 | 1997-05-23 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9132690A JPH10321862A (ja) | 1997-05-23 | 1997-05-23 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321862A true JPH10321862A (ja) | 1998-12-04 |
Family
ID=15087265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9132690A Pending JPH10321862A (ja) | 1997-05-23 | 1997-05-23 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321862A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| KR100487256B1 (ko) * | 2002-10-31 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 폴리 실리콘 박막 트랜지스터 제조방법 |
| KR100737910B1 (ko) * | 2000-11-27 | 2007-07-10 | 삼성전자주식회사 | 폴리실리콘형 박막트랜지스터 제조방법 |
| US7306985B2 (en) | 2003-08-29 | 2007-12-11 | Seiko Epson Corporation | Method for manufacturing semiconductor device including heat treating with a flash lamp |
| CN100419952C (zh) * | 2004-07-22 | 2008-09-17 | 三星Sdi株式会社 | 制造半导体器件的方法和由此方法制造的半导体器件 |
-
1997
- 1997-05-23 JP JP9132690A patent/JPH10321862A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670636B2 (en) | 2000-06-15 | 2003-12-30 | Seiko Epson Corporation | Substrate device, method of manufacturing the same, and electro-optical device |
| KR100737910B1 (ko) * | 2000-11-27 | 2007-07-10 | 삼성전자주식회사 | 폴리실리콘형 박막트랜지스터 제조방법 |
| KR100487256B1 (ko) * | 2002-10-31 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 폴리 실리콘 박막 트랜지스터 제조방법 |
| US7306985B2 (en) | 2003-08-29 | 2007-12-11 | Seiko Epson Corporation | Method for manufacturing semiconductor device including heat treating with a flash lamp |
| CN100419952C (zh) * | 2004-07-22 | 2008-09-17 | 三星Sdi株式会社 | 制造半导体器件的方法和由此方法制造的半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265393B2 (en) | Thin-film transistor with vertical channel region | |
| JP2759415B2 (ja) | 半導体装置の作製方法 | |
| KR0132281B1 (ko) | 반도체 장치의 형성방법 | |
| KR100417539B1 (ko) | 반도체장치 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5439836A (en) | Method for producing a silicon technology transistor on a nonconductor | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| KR101022854B1 (ko) | 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JPH10321862A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4657361B2 (ja) | 半導体装置 | |
| JPH09129889A (ja) | 半導体装置の製造方法 | |
| JPH1197686A (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| KR930011472B1 (ko) | Mos트랜지스터의 제조방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JPH11330463A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3173758B2 (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20070731 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080731 |
|
| LAPS | Cancellation because of no payment of annual fees |