CN112526818A - 半色调掩膜版和薄膜晶体管阵列基板制造方法 - Google Patents

半色调掩膜版和薄膜晶体管阵列基板制造方法 Download PDF

Info

Publication number
CN112526818A
CN112526818A CN202011393349.8A CN202011393349A CN112526818A CN 112526818 A CN112526818 A CN 112526818A CN 202011393349 A CN202011393349 A CN 202011393349A CN 112526818 A CN112526818 A CN 112526818A
Authority
CN
China
Prior art keywords
edge
length
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011393349.8A
Other languages
English (en)
Inventor
卓恩宗
张勇
张合静
余思慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011393349.8A priority Critical patent/CN112526818A/zh
Publication of CN112526818A publication Critical patent/CN112526818A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开一种半色调掩膜版和薄膜晶体管阵列基板制造方法，该半色调掩膜版应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：全透光区域，用于定义静电环的外结构；至少两个遮光区域，相互间隔设置，用于定义静电环的连接端；以及半透光区域，设于至少两个所述遮光区域之间，用于定义所述静电环的图形；其中，所述半透光区域对制程所采用的入射光的透射率为25％‑40％。本申请旨在提供一种提高TFT阵列基板静电释放效果，且提高良品率的半色调掩膜版和薄膜晶体管阵列基板制造方法。

Description

半色调掩膜版和薄膜晶体管阵列基板制造方法
技术领域
本申请涉及液晶显示器领域，特别涉及一种半色调掩膜版和薄膜晶体管阵列基板制造方法。
背景技术
随着彩色显示的快速发展，LCD(液晶显示器)的彩色化趋势方兴未艾。市场上彩色化LCD(液晶显示器)占有率逐年增大。为了以压縮生产成本，提高企业利润额、提升市场党争力。半色调掩膜(Half Tone Mask，又叫半色调掩膜版)在液晶显示器的生产工艺中应用越来越广泛。通过采用半色调掩膜版,把两道上曝光工艺完成的エ序合并为一个，节省一道曝光エ序，缩短生产周期，提高生产效率，降低生产成本，提高市场竞争能力。
但现有TFT(英文全称为Thin Film Transistor,中文译为薄膜晶体管)的半色调掩膜的工艺中，常常存在TFT阵列基板上静电环过度蚀刻的问题，导致TFT阵列基板上的静电环失效，TFT阵列基板静电释放效果差，良品率低。
发明内容
本申请的主要目的是提出一种提高TFT阵列基板静电释放效果，提高良品率的半色调掩膜版和薄膜晶体管阵列基板制造方法。
为实现上述目的，本申请提出的半色调掩膜版，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域，用于定义静电环的外结构；
至少两个遮光区域，相互间隔设置，用于定义静电环的连接端；以及
半透光区域，设于至少两个所述遮光区域之间，用于定义所述静电环的图形；
其中，所述半透光区域对制程所采用的入射光的透射率为25％-40％。
在一些实施例中，所述半透光区域对制程所采用的入射光的透射率为30％-35％。
在一些实施例中，所述半透光区域的正投影为封闭图形，所述封闭图形具有第一宽度和第一长度，所述第一宽度与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应。
在一些实施例中，所述第一宽度为3.0um-5.0um，所述第一长度为30um-60um。
在一些实施例中，所述第一宽度为3.5um-4.8um，所述第一长度为35um-55um。
在一些实施例中，所述封闭图形至少具有第一边、第二边、第三边以及第四边，所述第一边和第二边沿所述第一长度方向延伸，所述第三边和第四边沿所述第一宽度方向延伸，所述第一边和第二边向所述第三边延伸的末端向封闭图形外侧延伸并与第三边连接，且所述第一边和第二边向所述第四边延伸的末端向封闭图形外侧延伸并与第四边连接，使得所述封闭图形整体呈I形。
在一些实施例中，所述封闭图形还具有与所述第一长度方向一致的第二长度，所述第二长度为所述第一边的末端向第三边以及第四边延伸的长度，且所述第二长度为所述第二边的末端向第三边以及第四边延伸的长度，所述第二长度为2.0um-3.5um。
本申请还提出一种半色调掩膜版，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域，用于定义静电环的外结构；
至少两个遮光区域，相互间隔设置，用于定义静电环的连接端；以及
半透光区域，设于至少两个所述遮光区域之间，用于定义所述静电环的图形；
其中，所述半透光区域对制程所采用的入射光的透射率为30％-35％；
所述半透光区域的正投影为封闭图形，所述封闭图形具有第一宽度和第一长度，所述第一宽度与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应；
所述第一宽度为3.5um-4.8um，所述第一长度为35um-55um；
所述封闭图形至少具有第一边、第二边、第三边以及第四边，所述第一边和第二边沿所述第一长度方向延伸，所述第三边和第四边沿所述第一宽度方向延伸，所述第一边和第二边向所述第三边延伸的末端向封闭图形外侧延伸并与第三边连接，且所述第一边和第二边向所述第四边延伸的末端向封闭图形外侧延伸并与第四边连接，使得所述封闭图形整体呈I形。
本申请还一种薄膜晶体管阵列基板制造方法，包括：
S1、提供一基板，在所述基板上沉积栅极金属层，并对该栅极金属层进行图形化处理，得到栅极层；
S2、在所述栅极层、及所述基板上依次沉积栅极绝缘层及半导体层，对该半导体层进行离子掺杂处理，使所述半导体层的上表面部分形成欧姆接触层；
S3、在所述半导体层上沉积源漏极金属层，在所述源漏极金属层上涂覆一层光阻层，使用前述的半色调掩膜版对所述光阻层进行曝光；
S4、对所述源漏极金属层进行蚀刻，以及将所述半导体层上表面的欧姆接触层部分蚀刻，得到源、漏极；
S5、将导线的一端连接所述源极，且将导线的另一端连接所述漏极，并将导线延伸至到阵列基板外，以形成静电环。
本申请通过将所述半透光区域对薄膜晶体管阵列基板的制程所采用的入射光的透射率设置为25％-40％，降低入射光通过半色调掩膜版对薄膜晶体管的栅极上光阻层的蚀刻，使得在光阻层的凹槽内有足够的光阻保留，光阻层的凹槽内足够的光阻会防止在后续的工艺中基板上的半导体层被过度蚀刻，导致静电环断开失效。从而提高TFT阵列基板静电释放效果，提高良品率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请的半色调掩膜版一实施例的平面示意图；
图2为本申请的半色调掩膜版一实施例的剖视示意图；
图3为本申请的薄膜晶体管阵列基板制造方法步骤S1的一实施例的结构示意图；
图4为本申请的薄膜晶体管阵列基板制造方法步骤S2的一实施例的结构示意图；
图5为本申请的薄膜晶体管阵列基板制造方法步骤S3的一实施例的结构示意图；
图6为本申请的薄膜晶体管阵列基板制造方法步骤S3的一实施例的另一结构示意图；
图7为本申请的薄膜晶体管阵列基板制造方法步骤S4的一实施例的结构示意图；
图8为本申请的薄膜晶体管阵列基板制造方法步骤S4的一实施例的另一结构示意图；
图9为本申请的薄膜晶体管阵列基板制造方法步骤S6的一实施例的结构示意图；
图10为本申请的薄膜晶体管阵列基板制造方法步骤S7的一实施例的结构示意图；
图11为传统的薄膜晶体管制程中薄膜晶体管阵列基板的结构示意图。
附图标号说明：
Figure BDA0002814174090000041
Figure BDA0002814174090000051
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
请参照图1至图3，在本申请的实施例中，半色调掩膜版100包括：
一种半色调掩膜版，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域10，用于定义静电环的外结构；
至少两个遮光区域20，相互间隔设置，用于定义静电环的连接端；以及
半透光区域30，设于至少两个所述遮光区域20之间，用于定义所述静电环的图形；
其中，所述半透光区域30对制程所采用的入射光的透射率为25％-40％。
上述“全透光区域10”指的是允许入射光完全透过的区域，上述“遮光区域20”指的是不允许入射光透过的区域，上述“半透光区域30”指的是允许入射光部分透过的区域。
本申请通过将所述半透光区域30对薄膜晶体管阵列基板的制程所采用的入射光的透射率设置为25％-40％，降低入射光通过半色调掩膜版对薄膜晶体管的栅极上光阻层的蚀刻，使得在光阻层的凹槽内有足够的光阻保留，光阻层的凹槽内足够的光阻会防止在后续的工艺中基板上的半导体层被过度蚀刻，导致静电环断开失效。从而提高TFT阵列基板静电释放效果，提高良品率。
更进一步地，在一些实施例中，所述半透光区域30对制程所采用的入射光的透射率为30％-35％。在一个优选的实施例中，所述半透光区域30对制程所采用的入射光的透射率为30％。此时，在光阻层的凹槽内有足够的光阻保留，光阻层的凹槽内足够的光阻会防止在后续的工艺中基板上的半导体层被过度蚀刻，导致静电环断开失效。TFT阵列基板静电释放效果较优，TFT阵列基板良品率高。
具体地，请参照图1，在一些实施例中，所述半透光区域30的正投影为封闭图形，所述封闭图形具有第一宽度W1和第一长度L1，所述第一宽度W1与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度L1与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应。
其中，封闭图形为平行入射光垂直于所述半透光区域30入射所形成的投影的图形(即正投影时的图形)，或者从俯视视角观察半色调掩膜版所观察到的图形。
请参照图1，在一些实施例中，所述封闭图形至少具有第一边31、第二边32、第三边33以及第四边34，所述第一边31和第二边32沿所述第一长度L1方向延伸，所述第三边33和第四边34沿所述第一宽度W1方向延伸，所述第一边31和第二边32向所述第三边33延伸的末端向封闭图形外侧延伸并与第三边33连接，且所述第一边31和第二边32向所述第四边34延伸的末端向封闭图形外侧延伸并与第四边34连接，使得所述封闭图形整体呈I形。具体地，第一边31和第二边32的末端与第三边33连接的方式为直线连接，第一边31和第二边32的末端与第四边34连接的方式为直线连接。可以理解的是，在其他的实施例中，第一边31和第二边32的末端与第三边33连接的方式还可以是曲线连接，或者弯折连接。第一边31和第二边32的末端与第四边34连接的方式还可以是曲线连接，或者弯折连接。
请参照图1，为了使得光阻层的光阻保留更多，可以通过减少光阻层的沟道的长度和宽度两个维度达到效果。在一些实施例中，所述第一宽度W1为3.0um-5.0um，所述第一长度L1为30um-60um。通过将第一宽度W1设置为3.0um-5.0um，以及将所述第一长度L1设置为30um-60um，入射光通过所述半透光区域30在薄膜晶体管基板的光阻层蚀刻形成的凹槽宽度变窄，长度变短，从而尽可能在光阻层保留更多的光阻供后续的工艺蚀刻，避免后续的工艺中因蚀刻量变大，导致基板上的半导体层被过度蚀刻，导致静电环断开失效。从而提高TFT阵列基板静电释放效果，提高良品率。
进一步地，所述第一宽度W1为3.5um-4.8um，所述第一长度L1为35um-55um。例如，在一些实施例中，所述第一宽度W1可设置为3.5um，或4.2um，或4.5um，抑或4.8um。所述第一长度L1可设置为35um，或40um，或48um，抑或55um。
在一些实施例中，所述封闭图形还具有与所述第一长度L1方向一致的第二长度L2，所述第二长度L2为所述第一边31的末端向第三边33以及第四边34延伸的长度，且所述第二长度L2为所述第二边32的末端向第三边33以及第四边延伸34的长度，所述第二长度为2.0um-3.5um。所述第二长度L2为2.0um-3.5um。在一些实施例中，所述第二长度L2可设置为或2.0um，或2.5um，或3.0um，抑或3.5um。
需要说明的是，上述尺寸对应于制造4.5微米尺寸像素大小的工艺中。对于其他尺寸像素大小的工艺中，第一宽度L1、第一长度L1和第二长度L2可以设置为相适应的值，以减少光阻消除，避免后续制程过蚀刻为准。
本申请还提出一种薄膜晶体管阵列基板制造方法，包括：
请参照图3，S1、提供一基板200，在所述基板200上沉积栅极金属层，并对该栅极金属层进行图形化处理，得到栅极层300；
请参照图4，S2、在所述栅极层300、及所述基板200上依次沉积栅极绝缘层400及半导体层500，对该半导体层进行离子掺杂处理，使所述半导体层500的上表面部分形成欧姆接触层510；
请参照图5和图6，S3、在所述半导体层500上沉积源漏极金属层600，在所述源漏极金属层600上涂覆一层光阻层700，使用前述的半色调掩膜版100对所述光阻层700进行曝光；
请参照图7和图8，S4、对所述源漏极金属层600进行蚀刻，以及将所述半导体层500上表面的欧姆接触层510部分蚀刻，得到所述源、漏极(610,620)；
S5、将导线的一端连接所述源极610，且将导线的另一端连接所述漏极620，并将导线延伸至到阵列基板外，以形成静电环(未图示)；
请参照图9，S6、在所述源极610、漏极620、半导体层500、及栅极绝缘层400上沉积钝化层800,使用一掩模板采用一道光制程对该钝化层800进行图形化处理，得到对应于所述漏极上方的过孔；
请参照图10，S7、在所述钝化层上沉积透明电极层，使用一掩模板采用一道光罩制程对该透明电极层进行图形化处理，得到像素电极900。
需要说明的是，入射光的入射方向与所述半色调掩膜版的全透光区域10的延伸方向相互垂直设置。
请参照图11，传统的薄膜晶体管制程中容易出现半导体层500过度蚀刻的问题，即将所述源极610与漏极620之间的用于形成导电沟道的半导体层500部分蚀刻，从而导线连接的所述源极610和漏极620形成的静电环“断路”，所述源极610和漏极620之间不存在电性连接，致使导致TFT阵列基板上的静电环失效，TFT阵列基板静电释放效果差，良品率低。
请参照图8，通过使用本申请的半色调掩膜版100，使得降低入射光通过半色调掩膜版对薄膜晶体管的栅极上光阻层的蚀刻，使得在光阻层的凹槽内有足够的光阻保留，光阻层的凹槽内足够的光阻会防止在后续的工艺中基板上的半导体层500被过度蚀刻，导致静电环断开失效。从而提高TFT阵列基板静电释放效果，提高良品率。
需要说明的是，所述步骤S4中，在产业上可通过一干一湿蚀刻工艺，或者二干二湿工艺得到所述源、漏极(610,620)。由于一干一湿蚀刻工艺或者二干二湿工艺为本领域技术人员熟知的技术手段，在此不过多赘述。
另外，所述基板200可以为玻璃基板，所述半导体层500可以为有源层(又称非晶硅层)，所述栅极绝缘层400材料可以是氮化硅。所述像素电极900的材料可以为氧化铟锡或者氧化铟锌等。
本申请还提出一种半色调掩膜版，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域10，用于定义静电环的外结构；
至少两个遮光区域20，相互间隔设置，用于定义静电环的连接端；以及
半透光区域30，设于至少两个所述遮光区域20之间，用于定义所述静电环的图形；
其中，所述半透光区域30对制程所采用的入射光的透射率为30％-35％；
所述半透光区域30的正投影为封闭图形，所述封闭图形具有第一宽度W1和第一长度L1，所述第一宽度W1与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度L1与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应；
所述第一宽度W1为3.5um-4.8um，所述第一长度L1为35um-55um；
所述封闭图形至少具有第一边31、第二边32、第三边33以及第四边34，所述第一边31和第二边32沿所述第一长度L1方向延伸，所述第三边33和第四边34沿所述第一宽度W1方向延伸，所述第一边31和第二边32向所述第三边33延伸的末端向封闭图形外侧延伸并与第三边33连接，且所述第一边31和第二边32向所述第四边34延伸的末端向封闭图形外侧延伸并与第四边34连接，使得所述封闭图形整体呈I形。
本申请通过将所述半透光区域30对薄膜晶体管阵列基板的制程所采用的入射光的透射率设置为30％-35％，降低入射光通过半色调掩膜版对薄膜晶体管的栅极上光阻层的蚀刻，使得在光阻层的凹槽内有足够的光阻保留，光阻层的凹槽内足够的光阻会防止在后续的工艺中基板上的半导体层被过度蚀刻，导致静电环断开失效。从而提高TFT阵列基板静电释放效果，提高良品率。
以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种半色调掩膜版，其特征在于，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域，用于定义静电环的外结构；
至少两个遮光区域，相互间隔设置，用于定义静电环的连接端；以及
半透光区域，设于至少两个所述遮光区域之间，用于定义所述静电环的图形；
其中，所述半透光区域对制程所采用的入射光的透射率为25％-40％。
2.如权利要求1所述的半色调掩膜版，其特征在于，所述半透光区域对制程所采用的入射光的透射率为30％-35％。
3.如权利要求1所述的半色调掩膜版，其特征在于，所述半透光区域的正投影为封闭图形，所述封闭图形具有第一宽度和第一长度，所述第一宽度与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应。
4.如权利要求3所述的半色调掩膜版，其特征在于，所述第一宽度为3.0um-5.0um，所述第一长度为30um-60um。
5.如权利要求4所述的半色调掩膜版，其特征在于，所述第一宽度为3.5um-4.8um，所述第一长度为35um-55um。
6.如权利要求3所述的半色调掩膜版，其特征在于，所述封闭图形至少具有第一边、第二边、第三边以及第四边，所述第一边和第二边沿所述第一长度方向延伸，所述第三边和第四边沿所述第一宽度方向延伸，所述第一边和第二边向所述第三边延伸的末端向封闭图形外侧延伸并与第三边连接，且所述第一边和第二边向所述第四边延伸的末端向封闭图形外侧延伸并与第四边连接，使得所述封闭图形整体呈I形。
7.如权利要求6所述的半色调掩膜版，其特征在于，所述封闭图形还具有与所述第一长度方向一致的第二长度，所述第二长度为所述第一边的末端向第三边以及第四边延伸的长度，且所述第二长度为所述第二边的末端向第三边以及第四边延伸的长度，所述第二长度为2.0um-3.5um。
8.一种半色调掩膜版，其特征在于，应用于薄膜晶体管阵列基板的制程中，所述半色调掩膜版上设有用于蚀刻薄膜晶体管的栅极上静电环的图形，所述半色调掩膜版被划分为：
全透光区域，用于定义静电环的外结构；
至少两个遮光区域，相互间隔设置，用于定义静电环的连接端；以及
半透光区域，设于至少两个所述遮光区域之间，用于定义所述静电环的图形；
其中，所述半透光区域对制程所采用的入射光的透射率为30％-35％；
所述半透光区域的正投影为封闭图形，所述封闭图形具有第一宽度和第一长度，所述第一宽度与经过入射光蚀刻后在基板上形成光阻层的凹槽的宽度相对应，所述第一长度与经过入射光蚀刻后在基板上形成光阻层的凹槽的长度相对应；
所述第一宽度为3.5um-4.8um，所述第一长度为35um-55um；
所述封闭图形至少具有第一边、第二边、第三边以及第四边，所述第一边和第二边沿所述第一长度方向延伸，所述第三边和第四边沿所述第一宽度方向延伸，所述第一边和第二边向所述第三边延伸的末端向封闭图形外侧延伸并与第三边连接，且所述第一边和第二边向所述第四边延伸的末端向封闭图形外侧延伸并与第四边连接，使得所述封闭图形整体呈I形。
9.一种薄膜晶体管阵列基板制造方法，其特征在于，包括：
S1、提供一基板，在所述基板上沉积栅极金属层，并对该栅极金属层进行图形化处理，得到栅极层；
S2、在所述栅极层、及所述基板上依次沉积栅极绝缘层及半导体层，对该半导体层进行离子掺杂处理，使所导体层的上表面部分形成欧姆接触层；
S3、在所述半导体层上沉积源漏极金属层，在所述源漏极金属层上涂覆一层光阻层，使用权利要求1至8中任一项所述的半色调掩膜版对所述光阻层进行曝光；
S4、对所述源漏极金属层进行蚀刻，以及将所述半导体层上表面的欧姆接触层部分蚀刻，得到源、漏极；
S5、将导线的一端连接所述源极，且将导线的另一端连接所述漏极，并将导线延伸至到阵列基板外，以形成静电环。
10.如权利要求9所述的薄膜晶体管阵列基板制造方法，其特征在于，入射光的入射方向与所述半色调掩膜版的全透光区域的延伸方向相互垂直设置。
CN202011393349.8A 2020-12-02 2020-12-02 半色调掩膜版和薄膜晶体管阵列基板制造方法 Pending CN112526818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011393349.8A CN112526818A (zh) 2020-12-02 2020-12-02 半色调掩膜版和薄膜晶体管阵列基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011393349.8A CN112526818A (zh) 2020-12-02 2020-12-02 半色调掩膜版和薄膜晶体管阵列基板制造方法

Publications (1)

Publication Number Publication Date
CN112526818A true CN112526818A (zh) 2021-03-19

Family

ID=74996344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011393349.8A Pending CN112526818A (zh) 2020-12-02 2020-12-02 半色调掩膜版和薄膜晶体管阵列基板制造方法

Country Status (1)

Country Link
CN (1) CN112526818A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110014753A1 (en) * 2009-07-17 2011-01-20 Chan-Chang Liao Method of forming thin film transistor array substrate
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置
CN103728832A (zh) * 2012-10-12 2014-04-16 Hoya株式会社 电子器件和显示装置的制造方法、光掩模及其制造方法
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN204374607U (zh) * 2015-01-23 2015-06-03 山西大同大学 一种掩模板
CN105892221A (zh) * 2016-06-07 2016-08-24 深圳市华星光电技术有限公司 半色调掩模板及tft基板的制作方法
US10083999B1 (en) * 2017-09-27 2018-09-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing thin film transistor (TFT) array substrate
CN109841535A (zh) * 2019-01-31 2019-06-04 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示面板、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110014753A1 (en) * 2009-07-17 2011-01-20 Chan-Chang Liao Method of forming thin film transistor array substrate
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置
CN103728832A (zh) * 2012-10-12 2014-04-16 Hoya株式会社 电子器件和显示装置的制造方法、光掩模及其制造方法
CN204374607U (zh) * 2015-01-23 2015-06-03 山西大同大学 一种掩模板
CN104638016A (zh) * 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105892221A (zh) * 2016-06-07 2016-08-24 深圳市华星光电技术有限公司 半色调掩模板及tft基板的制作方法
US10083999B1 (en) * 2017-09-27 2018-09-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing thin film transistor (TFT) array substrate
CN109841535A (zh) * 2019-01-31 2019-06-04 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示面板、显示装置

Similar Documents

Publication Publication Date Title
US7858452B2 (en) Manufacturing method of array substrate for liquid crystal display device with color filter layer on thin film transistor
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
KR20080002582A (ko) 액정표시소자의 제조방법
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
TWI360012B (en) Thin film transistor array panel
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
US10177180B2 (en) Method for forming pixel structure
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US7439088B2 (en) Liquid crystal display device and fabricating method thereof
CN114089571B (zh) 阵列基板及制作方法和显示面板
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
CN113687548A (zh) 阵列基板及其制作方法、以及显示面板
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20050140842A1 (en) Substrate for a liquid crystal display device and fabricating method thereof
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
US7763480B2 (en) Method for manufacturing thin film transistor array substrate
CN112526818A (zh) 半色调掩膜版和薄膜晶体管阵列基板制造方法
CN111128876A (zh) 一种阵列基板的制备方法
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination