CN107195688A - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents
薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN107195688A CN107195688A CN201710536682.1A CN201710536682A CN107195688A CN 107195688 A CN107195688 A CN 107195688A CN 201710536682 A CN201710536682 A CN 201710536682A CN 107195688 A CN107195688 A CN 107195688A
- Authority
- CN
- China
- Prior art keywords
- tft
- thin film
- film transistor
- flood
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 109
- 239000001301 oxygen Substances 0.000 claims abstract description 47
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000011241 protective layer Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 37
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 37
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 37
- 239000011810 insulating material Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000010408 film Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000717 retained effect Effects 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 239000011247 coating layer Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 17
- 239000007788 liquid Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000039 congener Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，该薄膜晶体管包括有源层和设置在该有源层上，且与有源层直接接触的保护层，该保护层对应薄膜晶体管的沟道区；保护层为富氧的金属氧化物绝缘材料，且富氧的金属氧化物绝缘材料满足：相对于有源层所采用的材料没有引入新的元素。本发明提供的薄膜晶体管及其制作方法、阵列基板和显示装置的技术方案，可以在保护有源层不被源极/漏极的刻蚀液损伤的基础上，不会向有源层中引入新的元素，从而可以提高薄膜晶体管的特性和稳定性。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
薄膜晶体管(TFT)是有源矩阵液晶显示屏(AMLCD)和有源矩阵有机发光二极管(AMOLED)显示屏的像素驱动部件，在实现大尺寸、高清晰度、高帧频率的显示中起着重要作用。目前TFT的有源层材料主要有氢化非晶硅、低温多晶硅、有机半导体和氧化物半导体，其中，氧化物半导体具有较高的电子迁移率和好的均匀性，适用于驱动AMLCD和AMOLED。为了实现高分辨率显示，TFT器件尺寸需要实现“小型化”，而实现背沟道刻蚀(BCE)结构是TFT器件尺寸“小型化”的关键。
图1为现有的薄膜晶体管的结构图。请参阅图1，薄膜晶体管包括依次设置的基板1、栅极层2、栅绝缘层3、有源层4、源极/漏极(5，6)。该薄膜晶体管为背沟道刻蚀结构，即，源极/漏极(5，6)在沟道区A直接与有源层4相接触。经研究发现，在进行源极/漏极薄膜图形化形成源极/漏极(5，6)的刻蚀工艺时，有源层4在沟道区的部分因被源极/漏极的刻蚀液损伤，从而造成TFT器件的特性(例如信赖性和阈值电压的稳定性)变差。
发明内容
现有技术中有一种薄膜晶体管，其在有源层上，且对应沟道区上设置有刻蚀阻挡层，用于保护有源层，以避免有源层在沟道区的部分因被源极/漏极的刻蚀液损伤。但是，发明人通过研究发现，现有技术中的刻蚀阻挡层的材料为SiO2、Al2O3等的富氧材料，这种富氧材料在实际应用中存在以下问题：
有源层所采用的材料通常为IGZO、ITZO或者IGZTO，这些材料是SnxOy、GaxOy、InxOy和ZnxOy这四种金属氧化物共同结合的晶体，本身含有Sn、Ga、In、Zn等元素。在这种情况下，若刻蚀阻挡层的材料为SiO2或Al2O3，则会向有源层中引入新的元素，即，Al、Si等元素扩散至有源层，从而影响薄膜晶体管的稳定性。
此外，SiO2或Al2O3材料的刻蚀阻挡层需要采用化学气相沉积(PECVD)工艺制作，而在进行PECVD时需要SiH4等气体作为反应气体，SiH4中含有较多的H元素，该H元素对IGZO等氧化物半导体材料具有破坏性作用，严重影响薄膜晶体管的特性和稳定性，甚至会使氧化物半导体材料导体化，从而使薄膜晶体管的开关特性失效。
为了至少解决现有技术中存在的上述技术问题之一，本发明提出了一种薄膜晶体管及其制作方法、阵列基板和显示装置，其可以在保护有源层不被源极/漏极的刻蚀液损伤的基础上，不会向有源层中引入新的元素，从而可以提高薄膜晶体管的特性和稳定性。
为实现本发明的目的而提供一种薄膜晶体管，包括有源层，所述薄膜晶体管还包括设置在所述有源层上，且与所述有源层直接接触的保护层，所述保护层对应所述薄膜晶体管的沟道区；
所述保护层为富氧的金属氧化物绝缘材料，且所述富氧的金属氧化物绝缘材料满足：相对于所述有源层所采用的材料没有引入新的元素。
其中，所述有源层所采用的材料为氧化物半导体材料。
优选的，所述氧化物半导体材料包括IGZO、ITZO或者IGZTO。
优选的，所述富氧的金属氧化物绝缘材料包括ZnxOy；其中，y/x大于1。
优选的，所述富氧的金属氧化物绝缘材料包括SnxOy；其中，y/x大于2；或者所述富氧的金属氧化物绝缘材料包括GaxOy；其中，y/x大于3/2；或者，所述富氧的金属氧化物绝缘材料包括InxOy；其中，y/x大于2。
优选的，所述保护层的厚度为5～10nm。
优选的，所述有源层对应所述薄膜晶体管的沟道区以及位于所述沟道区两侧的欧姆接触区。
优选的，所述薄膜晶体管还包括依次设置的基板、栅极层、栅绝缘层、源极和漏极，其中，
所述有源层位于所述栅绝缘层之上；
所述源极和漏极分别包括设置在所述栅绝缘层上的本体，以及设置在所述有源层对应所述欧姆接触区的部分上的第一阶梯部，所述第一阶梯部与所述本体连为一体。
优选的，所述源极和漏极还分别包括设置在一部分所述保护层上的第二阶梯部，所述第二阶梯部与所述第一阶梯部连为一体。
作为另一个技术方案，本发明还提供一种薄膜晶体管的制作方法，其包括：
形成有源层；
其特征在于，还包括：
在所述有源层上形成保护层，所述保护层与所述有源层直接接触，且对应所述薄膜晶体管的沟道区，并且所述保护层为富氧的金属氧化物绝缘材料，且所述富氧的金属氧化物绝缘材料满足：相对于所述有源层所采用的材料没有引入新的元素。
优选的，所述形成有源层和所述在所述有源层上形成保护层进一步包括：
沉积整层的有源膜；
在所述整层的有源膜上沉积整层的保护膜；
对所述整层的有源膜和所述整层的保护膜进行图案化处理，以形成所述有源层和所述保护层；所述有源层对应所述薄膜晶体管的沟道区以及位于所述沟道区两侧的欧姆接触区；所述保护层对应所述薄膜晶体管的沟道区。
优选的，采用一次构图工艺同时对所述整层的有源膜和所述整层的保护膜进行图案化处理。
优选的，所述对所述整层的有源膜和所述整层的保护膜进行图案化处理进一步包括以下步骤：
在所述整层的保护膜上涂光刻胶层，采用多灰阶掩膜版对光刻胶层进行曝光，以在所述整层的保护膜上形成光刻胶图案，所述光刻胶图案包括光刻胶完全保留区、光刻胶部分保留区和光刻胶去除区，其中所述光刻胶完全保留区对应所述薄膜晶体管的沟道区，所述光刻胶部分保留区对应所述薄膜晶体管的欧姆接触区，所述光刻胶去除区对应除所述欧姆接触区和所述沟道区的其他区域；
去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分；
对所述光刻胶图案进行灰化处理，以去除所述光刻胶部分保留区的光刻胶，并减薄光刻胶完全保留区的光刻胶的厚度；
去除剩余的保护膜中与光刻胶部分保留区对应的部分。
优选的，所述去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分的步骤包括：采用湿法刻蚀的方法去除所述整层的有源膜中与光刻胶去除区对应的部分。
优选的，所述去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分的步骤包括：采用干法刻蚀的方法去除所述整层的保护膜中与光刻胶去除区对应的部分；
所述去除剩余的保护膜中与光刻胶部分保留区对应的部分的步骤包括：采用干法刻蚀的方法去除剩余的保护膜中与光刻胶部分保留区对应的部分。
优选的，所述在所述整层的有源膜上沉积整层的保护膜进一步包括以下步骤：
在所述整层的有源膜上沉积整层的保护膜；
对所述整层的保护膜进行退火处理。
优选的，所述退火处理采用的温度为400～2300℃。
优选的，采用磁控溅射的方法沉积所述整层的保护膜。
作为另一个技术方案，本发明还提供一种阵列基板，包括本发明提供的上述薄膜晶体管。
作为另一个技术方案，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
本发明具有以下有益效果：
本发明提供的薄膜晶体管及其制作方法、阵列基板和显示装置的技术方案中，通过在有源层上设置保护层，该保护层对应薄膜晶体管的沟道区，且与该有源层直接接触，可以在进行源极薄膜和漏极薄膜图形化形成源极和漏极的刻蚀工艺时，保护有源层不被源极和漏极的刻蚀液损伤。同时，该保护层为富氧的金属氧化物绝缘材料，且该富氧的金属氧化物绝缘材料满足：相对于有源层所采用的材料没有引入新的元素，从而可以提高薄膜晶体管的特性和稳定性。
附图说明
图1为现有的薄膜晶体管的结构图；
图2为本发明实施例提供的薄膜晶体管的结构图；
图3A为本发明实施例提供的薄膜晶体管的制作方法的一个过程图；
图3B为本发明实施例提供的薄膜晶体管的制作方法的另一个过程图；
图3C为本发明实施例提供的薄膜晶体管的制作方法的又一个过程图；
图4A为本发明实施例采用的一次构图工艺的一个过程图；
图4B为本发明实施例采用的一次构图工艺的另一个过程图；
图4C为本发明实施例采用的一次构图工艺的又一个过程图；
图4D为本发明实施例采用的一次构图工艺的再一个过程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的薄膜晶体管及其制作方法、阵列基板和显示装置进行详细描述。
图2为本发明实施例提供的薄膜晶体管的结构图。请参阅图2，薄膜晶体管包括依次设置的基板7、栅极层8、栅绝缘层9、有源层10、保护层11、源极12和漏极13，其中，保护层11与有源层10对应薄膜晶体管的沟道区B，且有源层10与直接接触，从而可以在进行源极薄膜和漏极薄膜图形化形成源极12和漏极13的刻蚀工艺时，保护有源层10不被源极12和漏极13的刻蚀液损伤。
而且，上述保护层11为富氧的金属氧化物绝缘材料，所谓富氧的金属氧化物，是指金属氧化物中的氧含量高于其处于最稳定结构时的氧含量。例如，SnxOy的最稳定结构是SnO2，而对于富氧的SnxOy，O/Sn大于2。上述保护层11通过采用富氧的金属氧化物绝缘材料，可以具有以下优势：
其一：富氧的金属氧化物绝缘材料可以减少氧化物半导体工作时在栅绝缘层和氧化物半导体界面处俘获的过剩电荷，从而可以提高器件稳定性和信赖性；
其二：富氧的金属氧化物绝缘材料的耐腐蚀性较好，从而可以有效保护有源层不被刻蚀，从而提高器件信赖性。
同时，上述富氧的金属氧化物绝缘材料满足：相对于有源层10所采用的材料没有引入新的元素，从而可以提高薄膜晶体管的特性和稳定性。
在本实施例中，有源层10所采用的材料为氧化物半导体材料。具体地，该氧化物半导体材料可以包括IGZO、ITZO或者IGZTO。这些材料是SnxOy、GaxOy、InxOy和ZnxOy这四种金属氧化物共同结合的晶体，本身含有Sn、Ga、In、Zn等元素。在这种情况下，富氧的金属氧化物绝缘材料可以包括ZnxOy，该材料不仅不会引入新的元素，从而保持氧化物半导体材料的稳定；而且ZnxOy还具有较高的耐刻蚀性，从而可以增强对有源层的保护作用。同时，在ZnxOy中，y/x大于1，为富氧材料。
与上述材料的作用相类似的，富氧的金属氧化物绝缘材料还可以包括SnxOy；其中，y/x大于2，为富氧材料。或者，富氧的金属氧化物绝缘材料包括GaxOy；其中，y/x大于3/2，为富氧材料。或者，富氧的金属氧化物绝缘材料包括InxOy；其中，y/x大于2，为富氧材料。
诸如上述ZnxOy、SnxOy、ZnxOy和InxOy等的富氧的金属氧化物绝缘材料可以通过磁控溅射的方法进行沉积，磁控溅射沉积为物理沉积，不会对氧化物半导体材料产生破坏性作用，从而可以保证薄膜晶体管的特性和稳定性，避免因氧化物半导体材料导体化而致使薄膜晶体管的开关特性失效。而且，上述富氧的金属氧化物绝缘材料的元素比例简单可控，可以根据需要灵活的设置x值和y值，以确保更稳定的特性。另外，上述富氧的金属氧化物绝缘材料与有源层是同族元素或者同种元素，使用该富氧的金属氧化物绝缘材料作为保护层可以降低其与有源层的接触电阻，从而可以提高器件性能。
在实际应用中，上述保护层11的厚度为5～10nm。该厚度范围可以在起到保护有源层10的基础上，不会给刻蚀带来难度。
在本实施例中，有源层10对应薄膜晶体管的沟道区B以及位于该沟道区B两侧的欧姆接触区C。进一步的，源极12分别包括设置在栅绝缘层9上的本体12a，以及设置在有源层10对应欧姆接触区C的部分上的第一阶梯部12b，该第一阶梯部12b与本体12a连为一体。源极12的第一阶梯部12b与有源层10对应欧姆接触区C的部分形成欧姆接触，从而可以增进组件效能。与之相类似的，漏极13分别包括设置在栅绝缘层9上的本体13a，以及设置在有源层10对应欧姆接触区C的部分上的第一阶梯部13b，该第一阶梯部13b与本体13a连为一体。漏极13的第一阶梯部13b与有源层10对应欧姆接触区C的部分形成欧姆接触。
另外，在本实施例中，源极12还包括设置在一部分保护层11上的第二阶梯部12c，该第二阶梯部12c与第一阶梯部12b连为一体。漏极13还包括设置在一部分保护层11上的第二阶梯部13c，该第二阶梯部13c与第一阶梯部13b连为一体。当然，在实际应用中，源极12和漏极13也可以不设置该第二阶梯部。
需要说明的是，在本实施例中，薄膜晶体管包括依次设置的基板7、栅极层8、栅绝缘层9、有源层10、保护层11、源极12和漏极13，但是本发明并不局限于此，在实际应用中，薄膜晶体管可以根据具体需要增减功能膜层。
作为另一个技术方案，本发明实施例还提供一种薄膜晶体管的制作方法，其包括以下步骤，结合图2所示：
S101，提供一基板7，且在该基板7上依次形成栅极层8和栅绝缘层9，如图3A所示；
S102，在栅绝缘层9上形成有源层10；
S103，在有源层10上形成保护层11。
该保护层11与有源层10直接接触，且对应薄膜晶体管的沟道区B，并且保护层11为富氧的金属氧化物绝缘材料，且该富氧的金属氧化物绝缘材料满足：相对于有源层10所采用的材料没有引入新的元素。由于富氧的金属氧化物绝缘材料在上述实施例中已有了详细描述，在此不再赘述。
上述保护层11可以在保护有源层10不被源极12和漏极13的刻蚀液损伤的基础上，不会向有源层10中引入新的元素，从而可以提高薄膜晶体管的特性和稳定性。
上述形成有源层10的步骤S102和在有源层10上形成保护层11的步骤S103这两个步骤进一步包括以下步骤：
S201，如图3B所示，沉积整层的有源膜10a；
S202，如图3B所示，在该整层的有源膜10a上沉积整层的保护膜11a；
S203，如图3C所示，对整层的有源膜10a和整层的保护膜11a进行图案化处理，以形成有源层10和保护层11。该有源层10对应薄膜晶体管的沟道区B以及位于沟道区B两侧的欧姆接触区C；保护层11对应薄膜晶体管的沟道区B。
优选的，在上述步骤S203中，采用一次构图工艺同时对整层的有源膜10a和整层的保护膜11a进行图案化处理，从而可以减少工艺步骤，降低工艺成本。一次构图工艺可以采用以下方法，具体地，上述步骤S203进一步包括以下步骤：
S2031，如图4A所示，在整层的保护膜11a上涂光刻胶层，采用多灰阶掩膜版对光刻胶层进行曝光，以在整层的保护膜11a上形成光刻胶图案14，该光刻胶图案14包括光刻胶完全保留区14a、光刻胶部分保留区14b和光刻胶去除区14c，其中，光刻胶完全保留区14a对应薄膜晶体管的沟道区B，光刻胶部分保留区14b对应薄膜晶体管的欧姆接触区C，光刻胶去除区14c对应除欧姆接触区C和沟道区B的其他区域。
S2032，如图4B所示，去除整层的有源膜10a和整层的保护膜11a中与光刻胶去除区14c对应的部分；
S2033，如图4C所示，对光刻胶图案14进行灰化处理，以去除光刻胶部分保留区14b的光刻胶，并减薄光刻胶完全保留区14a的光刻胶的厚度。
S2034，如图4D所示，去除剩余的保护膜中与光刻胶部分保留区14b对应的部分。
上述步骤S2032包括：采用湿法刻蚀的方法去除整层的有源膜10a中与光刻胶去除区14c对应的部分。
上述步骤S2032包括：采用干法刻蚀的方法去除整层的有源膜10a和整层的保护膜11a中与光刻胶去除区14c对应的部分。上述步骤S2034包括：采用干法刻蚀的方法去除剩余的保护膜中与光刻胶部分保留区14b对应的部分。由于干法刻蚀效应，有源层10的对应欧姆接触区C的部分与源极12和漏极13直接接触的电阻会大大降低，因此该部分非常适合作为欧姆接触区。
上述步骤S103进一步包括以下步骤：
S1031，在整层的有源膜10a上沉积整层的保护膜11a；
S1032，对整层的保护膜11a进行退火处理。
通过对整层的保护膜11a进行退火处理，可以降低保护层11的杂质含量，从而可以进一步提高器件的信赖性。上述退火处理采用的温度可以为400～2300℃。
在上述步骤S202中，采用磁控溅射的方法沉积整层的保护膜11a，磁控溅射沉积为物理沉积，不会对氧化物半导体材料产生破坏性作用，从而可以保证薄膜晶体管的特性和稳定性，避免因氧化物半导体材料导体化而致使薄膜晶体管的开关特性失效。
作为另一个技术方案，本发明还提供一种阵列基板，其包括本发明上述实施例提供的薄膜晶体管。
本发明提供的阵列基板，其通过采用本发明提供的薄膜晶体管，可以提高性能和稳定性。
作为另一个技术方案，本发明还提供一种显示装置，其包括本发明提供的上述阵列基板。
本发明提供的显示装置，其通过采用本发明提供的阵列基板，，可以提高性能和稳定性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (20)
1.一种薄膜晶体管，包括有源层，其特征在于，所述薄膜晶体管还包括设置在所述有源层上，且与所述有源层直接接触的保护层，所述保护层对应所述薄膜晶体管的沟道区；
所述保护层为富氧的金属氧化物绝缘材料，且所述富氧的金属氧化物绝缘材料满足：相对于所述有源层所采用的材料没有引入新的元素。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层所采用的材料为氧化物半导体材料。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述氧化物半导体材料包括IGZO、ITZO或者IGZTO。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述富氧的金属氧化物绝缘材料包括ZnxOy；其中，y/x大于1。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述富氧的金属氧化物绝缘材料包括SnxOy；其中，y/x大于2；或者，所述富氧的金属氧化物绝缘材料包括GaxOy；其中，y/x大于3/2；或者，所述富氧的金属氧化物绝缘材料包括InxOy；其中，y/x大于2。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述保护层的厚度为5～10nm。
7.根据权利要求1-6任意一项所述的阵列基板，其特征在于，所述有源层对应所述薄膜晶体管的沟道区以及位于所述沟道区两侧的欧姆接触区。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括依次设置的基板、栅极层、栅绝缘层、源极和漏极，其中，
所述有源层位于所述栅绝缘层之上；
所述源极和漏极分别包括设置在所述栅绝缘层上的本体，以及设置在所述有源层对应所述欧姆接触区的部分上的第一阶梯部，所述第一阶梯部与所述本体连为一体。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述源极和漏极还分别包括设置在一部分所述保护层上的第二阶梯部，所述第二阶梯部与所述第一阶梯部连为一体。
10.一种薄膜晶体管的制作方法，其包括：
形成有源层；
其特征在于，还包括：
在所述有源层上形成保护层，所述保护层与所述有源层直接接触，且对应所述薄膜晶体管的沟道区，并且所述保护层为富氧的金属氧化物绝缘材料，且所述富氧的金属氧化物绝缘材料满足：相对于所述有源层所采用的材料没有引入新的元素。
11.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，所述形成有源层和所述在所述有源层上形成保护层进一步包括：
沉积整层的有源膜；
在所述整层的有源膜上沉积整层的保护膜；
对所述整层的有源膜和所述整层的保护膜进行图案化处理，以形成所述有源层和所述保护层；所述有源层对应所述薄膜晶体管的沟道区以及位于所述沟道区两侧的欧姆接触区；所述保护层对应所述薄膜晶体管的沟道区。
12.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，采用一次构图工艺同时对所述整层的有源膜和所述整层的保护膜进行图案化处理。
13.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，所述对所述整层的有源膜和所述整层的保护膜进行图案化处理进一步包括以下步骤：
在所述整层的保护膜上涂光刻胶层，采用多灰阶掩膜版对光刻胶层进行曝光，以在所述整层的保护膜上形成光刻胶图案，所述光刻胶图案包括光刻胶完全保留区、光刻胶部分保留区和光刻胶去除区，其中所述光刻胶完全保留区对应所述薄膜晶体管的沟道区，所述光刻胶部分保留区对应所述薄膜晶体管的欧姆接触区，所述光刻胶去除区对应除所述欧姆接触区和所述沟道区的其他区域；
去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分；
对所述光刻胶图案进行灰化处理，以去除所述光刻胶部分保留区的光刻胶，并减薄光刻胶完全保留区的光刻胶的厚度；
去除剩余的保护膜中与光刻胶部分保留区对应的部分。
14.根据权利要求13所述的薄膜晶体管的制作方法，其特征在于，所述去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分的步骤包括：采用湿法刻蚀的方法去除所述整层的有源膜中与光刻胶去除区对应的部分。
15.根据权利要求13所述的薄膜晶体管的制作方法，其特征在于，所述去除所述整层的有源膜和所述整层的保护膜中与光刻胶去除区对应的部分的步骤包括：采用干法刻蚀的方法去除所述整层的保护膜中与光刻胶去除区对应的部分；
所述去除剩余的保护膜中与光刻胶部分保留区对应的部分的步骤包括：采用干法刻蚀的方法去除剩余的保护膜中与光刻胶部分保留区对应的部分。
16.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述在所述整层的有源膜上沉积整层的保护膜进一步包括以下步骤：
在所述整层的有源膜上沉积整层的保护膜；
对所述整层的保护膜进行退火处理。
17.根据权利要求16所述的薄膜晶体管的制作方法，其特征在于，所述退火处理采用的温度为400～2300℃。
18.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，采用磁控溅射的方法沉积所述整层的保护膜。
19.一种阵列基板，其特征在于，包括权利要求1-9任意一项所述的薄膜晶体管。
20.一种显示装置，其特征在于，包括权利要求19所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710536682.1A CN107195688A (zh) | 2017-07-04 | 2017-07-04 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| PCT/CN2018/073422 WO2019007035A1 (zh) | 2017-07-04 | 2018-01-19 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US16/074,282 US11289513B2 (en) | 2017-07-04 | 2018-01-19 | Thin film transistor and method for fabricating the same, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710536682.1A CN107195688A (zh) | 2017-07-04 | 2017-07-04 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107195688A true CN107195688A (zh) | 2017-09-22 |
Family
ID=59880759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710536682.1A Pending CN107195688A (zh) | 2017-07-04 | 2017-07-04 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11289513B2 (zh) |
| CN (1) | CN107195688A (zh) |
| WO (1) | WO2019007035A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019007035A1 (zh) * | 2017-07-04 | 2019-01-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2023092659A1 (zh) * | 2021-11-24 | 2023-06-01 | 深圳市华星光电半导体显示技术有限公司 | 一种驱动基板和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104392928A (zh) * | 2014-11-20 | 2015-03-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法 |
| CN104900706A (zh) * | 2014-03-06 | 2015-09-09 | 三星显示有限公司 | 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法 |
| CN104952935A (zh) * | 2015-07-14 | 2015-09-30 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5345456B2 (ja) * | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| KR101578694B1 (ko) * | 2009-06-02 | 2015-12-21 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| TW201523738A (zh) * | 2013-12-06 | 2015-06-16 | Chunghwa Picture Tubes Ltd | 薄膜電晶體基板及其製造方法 |
| US20150311345A1 (en) * | 2014-04-28 | 2015-10-29 | Boe Technology Group Co., Ltd. | Thin film transistor and method of fabricating the same, display substrate and display device |
| CN107195688A (zh) | 2017-07-04 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
2017
- 2017-07-04 CN CN201710536682.1A patent/CN107195688A/zh active Pending
-
2018
- 2018-01-19 WO PCT/CN2018/073422 patent/WO2019007035A1/zh active Application Filing
- 2018-01-19 US US16/074,282 patent/US11289513B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900706A (zh) * | 2014-03-06 | 2015-09-09 | 三星显示有限公司 | 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法 |
| CN104392928A (zh) * | 2014-11-20 | 2015-03-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法 |
| CN104952935A (zh) * | 2015-07-14 | 2015-09-30 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管结构及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019007035A1 (zh) * | 2017-07-04 | 2019-01-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US11289513B2 (en) | 2017-07-04 | 2022-03-29 | Boe Technology Group Co., Ltd. | Thin film transistor and method for fabricating the same, array substrate and display device |
| WO2023092659A1 (zh) * | 2021-11-24 | 2023-06-01 | 深圳市华星光电半导体显示技术有限公司 | 一种驱动基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210210516A1 (en) | 2021-07-08 |
| US11289513B2 (en) | 2022-03-29 |
| WO2019007035A1 (zh) | 2019-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8614442B2 (en) | Thin film transistor and method of forming the same | |
| CN103098185B (zh) | 形成无氢含硅介电薄膜的方法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| CN103378164B (zh) | 阵列基板及其制造方法 | |
| CN104637952B (zh) | 阵列基板及其制造方法 | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN104900533B (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
| CN106876334A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN104269413B (zh) | 阵列基板及其制作方法、液晶显示装置 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| US10170506B2 (en) | LTPS array substrate and method for producing the same | |
| CN106449653A (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20170170309A1 (en) | Thin film transistor, array substrate and display device having the same, and method thereof | |
| CN106449521B (zh) | 显示基板及其制备方法、显示装置 | |
| CN107195688A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| TW495986B (en) | Method of manufacturing thin film transistor flat panel display | |
| US20210305286A1 (en) | Tft, method for manufacturing the same, and tft array | |
| WO2016201610A1 (zh) | 金属氧化物薄膜晶体管及制备方法、显示面板和显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170922 |