CN104900706A - 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法 - Google Patents

薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN104900706A
CN104900706A CN201510082801.1A CN201510082801A CN104900706A CN 104900706 A CN104900706 A CN 104900706A CN 201510082801 A CN201510082801 A CN 201510082801A CN 104900706 A CN104900706 A CN 104900706A
Authority
CN
China
Prior art keywords
etching stopping
layer
stopping layer
electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510082801.1A
Other languages
English (en)
Inventor
安秉斗
金兑映
牟然坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104900706A publication Critical patent/CN104900706A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管、薄膜晶体管基板、显示设备以及制造薄膜晶体管的方法。所述薄膜晶体管包括：栅电极；有源层，与栅电极绝缘；源电极和漏电极，与栅电极绝缘并且电连接到有源层；第一蚀刻停止层，由绝缘材料形成，并且与有源层的位于有源层的电连接到源电极和漏电极的区域之间的部分接触；第二蚀刻停止层，位于第一蚀刻停止层上，第二蚀刻停止层由与用于形成第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，第二蚀刻停止层具有比第一蚀刻停止层的密度高的密度；以及第三蚀刻停止层，位于第二蚀刻停止层上。

Description

薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法
于2014年3月6日在韩国知识产权局提交的名称为“Thin Film Transistor,Thin Film Transistor Substrate,Display Apparatus And Method Of ManufacturingThin Film Transistor(薄膜晶体管、薄膜晶体管基板、显示设备及制造薄膜晶体管的方法)”的第10-2014-0026808号韩国专利申请通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种薄膜晶体管、一种薄膜晶体管基板、一种显示设备以及一种制造薄膜晶体管的方法。
背景技术
薄膜晶体管可以执行诸如以开关功能、控制电流或驱动电气装置为例的各种功能，薄膜晶体管可以用在各种领域中。
发明内容
实施例可以通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括：栅电极；有源层，与栅电极绝缘；源电极和漏电极，与栅电极绝缘并且电连接到有源层；第一蚀刻停止层，由绝缘材料形成，并且与有源层的位于有源层的电连接到源电极和漏电极的区域之间的部分接触；第二蚀刻停止层，位于第一蚀刻停止层上，第二蚀刻停止层由与用于形成第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，第二蚀刻停止层具有比第一蚀刻停止层的密度高的密度；以及第三蚀刻停止层，位于第二蚀刻停止层上。
第一蚀刻停止层和第二蚀刻停止层可以包括氧化铝、氧化钛、氧化钽或氧化镓。
第三蚀刻停止层可以由与用于形成第一蚀刻停止层和第二蚀刻停止层的绝缘材料不同类型的绝缘材料形成。
第三蚀刻停止层可以包括氧化硅。
有源层可以包括氧化物半导体材料。
第三蚀刻停止层可以比第一蚀刻停止层和第二蚀刻停止层厚。
实施例可以通过提供一种薄膜晶体管基板来实现，所述薄膜晶体管基板包括：基底；栅电极，位于基底上；有源层，与栅电极绝缘；源电极和漏电极，与栅电极绝缘并且电连接到有源层；第一蚀刻停止层，由绝缘材料形成，并且与有源层的位于有源层的电连接到源电极和漏电极的区域之间的部分接触；第二蚀刻停止层，位于第一蚀刻停止层上，第二蚀刻停止层由与用于形成第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，第二蚀刻停止层具有比第一蚀刻停止层的密度高的密度；第三蚀刻停止层，位于第二蚀刻停止层上；以及像素电极，电连接到源电极和漏电极中的一个。
实施例可以通过提供一种显示设备来实现，所述显示设备包括：基底；栅电极，位于基底上；有源层，与栅电极绝缘；源电极和漏电极，与栅电极绝缘并且电连接到有源层；第一蚀刻停止层，由绝缘材料形成，并且与有源层的位于有源层的电连接到源电极和漏电极的区域之间的部分接触；第二蚀刻停止层，位于第一蚀刻停止层上，第二蚀刻停止层由与用于形成第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，第二蚀刻停止层具有比第一蚀刻停止层的密度高的密度；第三蚀刻停止层，位于第二蚀刻停止层上；以及显示器件，电连接到源电极和漏电极中的一个。
所述显示器件可以包括：像素电极，电连接到源电极和漏电极中的一个；共电极，面向像素电极；以及液晶层，通过像素电极和共电极驱动。
所述显示器件可以包括：像素电极，电连接到源电极和漏电极中的一个；对电极，面向像素电极；以及中间层，位于像素电极和对电极之间，中间层包括至少一个有机发射层。
实施例可以通过提供一种制造薄膜晶体管的方法来实现，所述方法包括：形成栅电极；形成与栅电极绝缘的有源层；形成与栅电极绝缘并且电连接到有源层的源电极和漏电极；利用绝缘材料形成第一蚀刻停止层，使得第一蚀刻停止层与有源层的位于有源层的电连接到源电极和漏电极的区域之间的部分接触；利用与用于形成第一蚀刻停止层的绝缘材料相同类型的绝缘材料在第一蚀刻停止层上形成第二蚀刻停止层，其中，第二蚀刻停止层具有比第一蚀刻停止层的密度高的密度；以及在第二蚀刻停止层上形成第三蚀刻停止层。
可以通过与用于形成有源层的沉积方法相同类型的沉积方法形成第一蚀刻停止层。
可以通过溅射或原子层沉积(ALD)方法形成第一蚀刻停止层和有源层。
可以通过与用于形成第二蚀刻停止层的沉积方法相同类型的沉积方法形成第一蚀刻停止层。
用于形成第一蚀刻停止层的功率可以比用于形成第二蚀刻停止层的功率低。
可以通过与用于形成第一蚀刻停止层和第二蚀刻停止层的沉积方法不同类型的沉积方法形成第三蚀刻停止层。
可以通过化学气相沉积(CVD)方法来执行形成第三蚀刻停止层的步骤。
形成有源层的步骤可以包括：形成有源层的材料层；形成第一蚀刻停止层和第二蚀刻停止层；以及将有源层的材料层图案化。
可以利用氧化物半导体材料来形成有源层。
可以利用氧化铝、氧化钛、氧化钽或氧化镓形成第一蚀刻停止层和第二蚀刻停止层。
附图说明
通过参照附图详细描述示例性实施例，特征对本领域技术人员来说将变得清楚，在附图中：
图1示出了根据实施例的薄膜晶体管的示意性剖视图；
图2示出了根据另一实施例的薄膜晶体管的示意性剖视图；
图3示出了根据实施例的薄膜晶体管基板的示意性剖视图；
图4示出了根据实施例的显示设备的示意性剖视图；以及
图5示出了根据另一实施例的显示设备的示意性剖视图。
具体实施方式
现在将参照附图在下文中更充分地描述示例实施例；然而，这些示例实施例可以以不同的形式来实施，并且不应该被解释为受限于在此阐述的实施例。而是，提供这些实施例，使得本公开将是彻底的且完整的，并且这些实施例将把示例性实施方式充分地传达给本领域技术人员。
同样的附图标记始终指示同样的元件。当诸如“…中的至少一个(种)”的表述在一系列元件之后时，修饰整个系列的元件，而不是修饰系列中的个别元件。
可以省略冗余的解释。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应受这些术语的限制。这些术语仅用来将一个组件与另一组件区分开。
除非上下文另外限定，否则单数表述也包括复数表述。
在下面的实施例中，还将理解的是，在此使用的术语“包括”和/或“具有”表明存在陈述的特征或组件，但并不排除存在或附加一个或更多个其它特征或组件。
在下面的实施例中，将理解的是，当层、区域或元件的一部分被称作“在”另一部分“上”或“上方”时，该部分可以直接在所述另一部分上或上方，或者也可以存在中间部分。
另外，在附图中，为了便于描述，可以夸大或缩小元件的尺寸。换言之，由于为了便于解释，任意地示出了附图中的组件的厚度和尺寸，所以下面的实施例不限于此。
在下面的实施例中，x轴、y轴和z轴不限于在直角坐标系上的三个轴，而是可以被解释为包括这些轴。例如，x轴、y轴和z轴可以成直角，或者也可以表示不成直角的彼此不同的方向。
当实施例以另一种方式可实施时，预定的工艺顺序可以不同于描述的工艺顺序。例如，被描述为相继执行的两个工艺可以基本同时执行，或者可以以与所描述的顺序相反的顺序来执行。
图1示出了根据实施例的薄膜晶体管100的示意性剖视图。
参照图1，薄膜晶体管100可以形成在基底101上，并且可以包括栅电极111、有源层113、蚀刻停止件120、源电极131和漏电极132。
基底101可以由包括SiO2作为主要成分的玻璃材料形成。在实施例中，基底101可以由例如有机材料的塑料材料形成。在实施例中，基底101可以由金属薄膜形成。
虽然图1中未示出，但是缓冲层(未示出)可以形成在基底101上。缓冲层(未示出)可以防止杂质元素渗透到基底101中，可以在基底101上提供平坦的表面，并且可以由可用于执行这些功能的各种材料形成。
栅电极111可以形成在基底101上。栅电极111可以由具有良好的导电性的金属材料形成。例如，栅电极111可以包括Au、Ag、Cu、Ni、Pt、Pd、Al或Mo，或者可以包括诸如Al:Nd合金或Mo:W合金的合金。
栅绝缘层112可以形成在栅电极111上。栅绝缘层112可以由诸如氧化物或氮化物的各种绝缘材料形成。栅绝缘层112可以使栅电极111与有源层113绝缘。
有源层113可以设置在栅绝缘层112上。有源层113可以包括各种材料。有源层113可以包括无机半导体材料、有机半导体材料或氧化物半导体材料。
例如，有源层113可以包括诸如ZnO基氧化物(基于ZnO的氧化物)的氧化物半导体材料。在实施例中，有源层113可以由包含In、Ga或Sn的氧化物半导体材料形成。
蚀刻停止件120可以设置在有源层113上。蚀刻停止件120可以包括第一蚀刻停止层121、第二蚀刻停止层122和第三蚀刻停止层123。
第一蚀刻停止层121和第二蚀刻停止层122可以形成为至少与有源层113的沟道区域对应。第一蚀刻停止层121和第二蚀刻停止层122可以与有源层113的位于有源层113的与源电极131和漏电极132接触的区域之间的区域对应。
第一蚀刻停止层121可以至少接触有源层113的沟道区域。第一蚀刻停止层121可以与有源层113的位于有源层113的与源电极131和漏电极132接触的区域之间的区域的上表面接触。如下所述，可以利用各种绝缘材料形成第一蚀刻停止层121。
第二蚀刻停止层122可以形成在第一蚀刻停止层121上。例如，第二蚀刻停止层122可以形成为与第一蚀刻停止层121的上表面接触。
第一蚀刻停止层121可以由与第二蚀刻停止层122的材料相同类型的材料形成。例如，第一蚀刻停止层121和第二蚀刻停止层122可以由氧化物形成。
根据实施例，第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化铝(AlxOy)。
第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化铝(AlxOy)，第一蚀刻停止层121的密度可以比第二蚀刻停止层122的密度低。
在实施例中，第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化钛(TixOy)，第一蚀刻停止层121的密度可以比第二蚀刻停止层122的密度低。
在实施例中，第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化钽(TaxOy)，第一蚀刻停止层121的密度可以比第二蚀刻停止层122的密度低。
在实施例中，第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化镓(GaxOy)，第一蚀刻停止层121的密度可以比第二蚀刻停止层122的密度低。
第一蚀刻停止层121和第二蚀刻停止层122可以连续地形成。第一蚀刻停止层121和第二蚀刻停止层122可以通过诸如以溅射方法为例的相同的沉积方法来形成。用于形成第一蚀刻停止层121的溅射功率可以被设定为比用于形成第二蚀刻停止层122的溅射功率低，从而第一蚀刻停止层121的密度可以比第二蚀刻停止层122的密度低。
在实施例中，第一蚀刻停止层121和第二蚀刻停止层122可以通过原子层沉积(ALD)方法来形成。
第三蚀刻停止层123可以形成在第一蚀刻停止层121和第二蚀刻停止层122上。第三蚀刻停止层123可以由与用于形成第一蚀刻停止层121和第二蚀刻停止层122的材料不同的材料形成。例如，第三蚀刻停止层123可以由氧化硅(SixOy)形成。
包括由具有与第一蚀刻停止层121和第二蚀刻停止层122(由彼此相同类型的绝缘材料形成)的特性不同的特性的不同类型的绝缘材料形成的第三蚀刻停止层123可以有助于提高蚀刻停止件120的绝缘特性以及对有源层113的保护。
第三蚀刻停止层123可以通过与用于形成第一蚀刻停止层121和第二蚀刻停止层122的制造方法不同的制造方法形成。例如，第三蚀刻停止层123可以通过化学气相沉积(CVD)方法来沉积。
图1示出了从第一蚀刻停止层121和第二蚀刻停止层122的上部并且从有源层113的边缘部延伸的第三蚀刻停止层123。
在实施例中，第三蚀刻停止层123可以仅形成在第一蚀刻停止层121和第二蚀刻停止层122上。
在实施例中，第三蚀刻停止层123可以形成为覆盖第一蚀刻停止层121和第二蚀刻停止层122的上部和侧表面。
源电极131和漏电极132可以连接到有源层113。例如，源电极131和漏电极132可以形成为与有源层113的上表面区域的没有被第一蚀刻停止层121和第二蚀刻停止层122覆盖的两部分接触。
当形成第三蚀刻停止层123时，可以暴露有源层113的上表面区域的没有被第一蚀刻停止层121和第二蚀刻停止层122覆盖的部分，并可以将源电极131和漏电极132形成为与有源层113的上表面的被暴露的部分接触。
在实施例中，钝化层140可以形成为覆盖源电极131和漏电极132。
可以以各种方式制造图1的薄膜晶体管100。下面将描述根据实施例的薄膜晶体管100的制造方法。
可以在基底101上形成栅电极111。可以在基底101上形成栅电极111之前在基底101上形成缓冲层(未示出)。
可以在栅电极111上形成栅绝缘层112。
接下来，可以在栅绝缘层112上形成用于形成有源层113的初始层，例如，有源层113的材料层(诸如氧化物半导体层)。可以通过溅射形成诸如氧化物半导体层的有源层113的材料层。在实施例中，可以通过ALD方法来形成有源层113的材料层。
接下来，可以在有源层113的材料层上形成蚀刻停止件120的第一蚀刻停止层121和第二蚀刻停止层122。例如，可以形成包括氧化铝(AlxOy)的第一蚀刻停止层121的材料层。可以通过溅射形成包括氧化铝(AlxOy)的第一蚀刻停止层121的材料层。可以通过ALD方法形成第一蚀刻停止层121的材料层。当形成第一蚀刻停止层121的材料层时，可以使用与形成有源层113所凭借的沉积方法相同的方法。
可以通过与形成有源层113的方法相同的方法来形成第一蚀刻停止层121的材料层。因此，可以在不改变形成有源层113的材料层的环境的工艺压力(诸如真空环境)的情况下，开始形成第一蚀刻停止层121的材料层。
因此，可以减小有源层113的材料层的上表面的表面变化，并且可以改善在有源层113的上表面区域中的后面将要形成的与第一蚀刻停止层121对应的有源层113的沟道区域的表面特性。
可以通过例如溅射来形成第一蚀刻停止层121的材料层，可以通过控制溅射功率来防止对有源层113的材料层的上表面造成损坏。可以减小溅射功率，从而可以降低或防止对有源层113的材料层的上表面造成损坏。
可以在第一蚀刻停止层121的材料层上形成第二蚀刻停止层122的材料层。例如，可以形成包括氧化铝(AlxOy)的第二蚀刻停止层122的材料层。可以通过溅射操作来形成第二蚀刻停止层122的材料层，例如，该溅射操作利用比形成第一蚀刻停止层121的材料层时使用的溅射功率高的溅射功率。因此，第二蚀刻停止层122的材料层可以具有比第一蚀刻停止层121的材料层的密度高的密度，从而可以有效地保护有源层113的上表面。
可以通过如上所述的ALD方法来形成第一蚀刻停止层121，可以通过ALD方法来形成第二蚀刻停止层122的材料层，用于形成第二蚀刻停止层122的材料层的溅射功率可以比形成第一蚀刻停止层121的材料层时使用的溅射功率高。
接下来，可以同时将第一蚀刻停止层121的材料层和第二蚀刻停止层122的材料层图案化以形成第一蚀刻停止层121和第二蚀刻停止层122。
在实施例中，第一蚀刻停止层121和第二蚀刻停止层122可以形成为包括氧化钛(TixOy)、氧化钽(TaxOy)或氧化镓(GaxOy)。
接下来，可以将有源层113的材料层图案化以形成有源层113。
例如，在形成有源层113的材料层之后，但是在通过图案化形成有源层113之前，可以形成第一蚀刻停止层121的材料层和第二蚀刻停止层122的材料层。例如，通过形成第一蚀刻停止层121的材料层和第二蚀刻停止层122的材料层，对表面特性来说可以防止对有源层113的材料层造成表面损坏，并且可以改善有源层113的电特性。
第三蚀刻停止层123可以形成为具有合适的厚度，并且可以在第一蚀刻停止层121和第二蚀刻停止层122上形成第三蚀刻停止层123。
第三蚀刻停止层123可以包括氧化硅(SixOy)，可以通过CVD方法来形成第三蚀刻停止层123，第三蚀刻停止层123可以比第一蚀刻停止层121和第二蚀刻停止层122厚。例如，第三蚀刻停止层123可以形成为具有用来实现蚀刻停止件120的合适的总厚度的厚度。
在实施例中，可以仅在第一蚀刻停止层121和第二蚀刻停止层122上形成第三蚀刻停止层123。例如，可以与第一蚀刻停止层121和第二蚀刻停止层122同时图案化第三蚀刻停止层123。
在实施例中，在形成有源层113的材料层、第一蚀刻停止层121的材料层、第二蚀刻停止层122的材料层和第三蚀刻停止层123的材料层之后，并且在通过图案化形成第三蚀刻停止层123之后，可以将第三蚀刻停止层123用作蚀刻掩模或者可以使用额外的蚀刻掩模来形成有源层113、第一蚀刻停止层121和第二蚀刻停止层122。
根据实施例，至少可以连续地形成有源层113的材料层和第一蚀刻停止层121的材料层。
可以将源电极131和漏电极132连接到有源层113，可以形成钝化层140以覆盖源电极131和漏电极132，从而完成薄膜晶体管100。
在根据实施例的薄膜晶体管100中，第一蚀刻停止层121可以形成为与有源层113的上表面区域的位于有源层113的与源电极131和漏电极132接触的区域之间的部分(为有源层113的沟道区域)对应。第二蚀刻停止层122可以形成在第一蚀刻停止层121上。
第一蚀刻停止层121可以接触有源层113的上表面，并且可以保护有源层113的例如沟道区域的区域。第一蚀刻停止层121可以通过与用于形成有源层113的沉积方法相同类型的沉积方法来形成。
例如，可以通过溅射方法来形成第一蚀刻停止层121，并且也可以通过溅射方法来形成有源层113，可以不用突然地改变工艺环境，从而可以防止对有源层113的上表面造成表面损坏。
当溅射第一蚀刻停止层121时可以尽可能多地减小溅射功率，以防止在溅射第一蚀刻停止层121时对有源层113的表面造成损坏。可以通过与第一蚀刻停止层121的材料相同类型的材料并通过相同的方法(例如，溅射)来形成第二蚀刻停止层122，并且可以提高溅射期间的溅射功率，从而第二蚀刻停止层122的密度可以比第一蚀刻停止层121的密度大。因此，第二蚀刻停止层122可以容易地保护第一蚀刻停止层121和有源层113的与第一蚀刻停止层121对应的表面。通常，可以包括氧化物半导体材料的有源层113的表面可容易受到损坏，这可降低有源层113的电特性。然而，根据本实施例，第一蚀刻停止层121和第二蚀刻停止层122可以防止有源层113的电特性的降低。
第一蚀刻停止层121和第二蚀刻停止层122可以由能用作具有用来防止湿气渗透的优良特性的绝缘材料的氧化铝、氧化钛、氧化钽或氧化镓形成。因此，可以通过第一蚀刻停止层121和第二蚀刻停止层122增强对有源层113的保护。
另外，第三蚀刻停止层123可以由与用于形成第一蚀刻停止层121和第二蚀刻停止层122的材料不同的材料形成，蚀刻停止件120可以包括具有不同的绝缘特性的两种类型的绝缘材料，从而可以提高蚀刻停止件120的绝缘特性以及对有源层113的保护。
第三蚀刻停止层123可以比第一蚀刻停止层121和第二蚀刻停止层122厚，从而可以保护第一蚀刻停止层121和第二蚀刻停止层122，并且可以有效地防止会对有源层113造成损坏的外来物质、湿气或外部空气渗透到有源层113中。
图2示出了根据另一实施例的薄膜晶体管200的示意性剖视图。
参照图2，薄膜晶体管200可以包括基底201、栅电极211、有源层213、蚀刻停止件220、源电极231和漏电极232。
为了便于描述，本实施例的描述将侧重于与前一实施例的差异。
栅电极211可以形成在基底201上。栅绝缘层212可以形成在栅电极211上。有源层213可以设置在栅绝缘层212上。有源层213可以包括各种材料。例如，有源层213可以包括无机半导体材料、有机半导体材料或氧化物半导体材料。例如，有源层213可以包括诸如ZnO基氧化物的氧化物半导体材料。有源层213也可以由包括In、Ga或Sn的氧化物半导体材料形成。
蚀刻停止件220可以设置在有源层213上。蚀刻停止件220可以包括第一蚀刻停止层221、第二蚀刻停止层222和第三蚀刻停止层223。
第一蚀刻停止层221和第二蚀刻停止层222可以形成为至少与有源层213的沟道区域和有源层213的边缘部对应。
第一蚀刻停止层221和第二蚀刻停止层222可以由相同类型的绝缘材料形成。例如，第一蚀刻停止层221和第二蚀刻停止层222可以由氧化物形成。
根据实施例，第一蚀刻停止层221和第二蚀刻停止层222可以形成为包括氧化铝(AlxOy)。
第一蚀刻停止层221和第二蚀刻停止层222可以形成为包括氧化铝(AlxOy)，第一蚀刻停止层221的密度可以比第二蚀刻停止层222的密度低。
在实施例中，第一蚀刻停止层221和第二蚀刻停止层222可以形成为包括氧化钛(TixOy)，第一蚀刻停止层221的密度可以比第二蚀刻停止层222的密度低。
在实施例中，第一蚀刻停止层221和第二蚀刻停止层222可以形成为包括氧化钽(TaxOy)，第一蚀刻停止层221的密度可以比第二蚀刻停止层222的密度低。
在实施例中，第一蚀刻停止层221和第二蚀刻停止层222可以形成为包括氧化镓(GaxOy)，第一蚀刻停止层221的密度可以比第二蚀刻停止层222的密度低。
第三蚀刻停止层223可以形成在第一蚀刻停止层221和第二蚀刻停止层222上。
源电极231和漏电极232可以连接到有源层213。
钝化层240可以形成为覆盖源电极231和漏电极232。在实施例中，可以省略钝化层240。
可以以各种方式来制造图2的薄膜晶体管200。下面将描述根据实施例的薄膜晶体管200的制造方法。
可以在基底201上形成栅电极211。可以在基底201上形成栅电极211之前在基底201上形成缓冲层(未示出)。
可以在栅电极211上形成栅绝缘层212。
接下来，可以形成有源层213。可以通过溅射将有源层213形成为包括例如氧化物半导体层。在实施例中，可以通过ALD方法来形成有源层213的材料层。
接下来，可以在有源层213上形成蚀刻停止件220的第一蚀刻停止层221和第二蚀刻停止层222。例如，可以形成包括氧化铝(AlxOy)的第一蚀刻停止层221的材料层。可以通过溅射形成包括氧化铝(AlxOy)的第一蚀刻停止层221的材料层。可以通过ALD方法形成第一蚀刻停止层221的材料层。可以通过与用于形成有源层213的沉积方法相同的方法来形成第一蚀刻停止层221的材料层。
可以在第一蚀刻停止层221的材料层上形成第二蚀刻停止层222的材料层。例如，可以形成包括氧化铝(AlxOy)的第二蚀刻停止层222的材料层。可以通过溅射(例如，利用可以比在形成第一蚀刻停止层221的材料层时使用的溅射功率高的溅射功率)来形成第二蚀刻停止层222的材料层。第二蚀刻停止层222的材料层可以具有比第一蚀刻停止层221的材料层的密度高的密度，从而可以有效地保护有源层213的上表面。
当利用如上所述的ALD方法形成第一蚀刻停止层221时，可以通过ALD方法形成第二蚀刻停止层222的材料层，当形成第二蚀刻停止层222的材料层时，可以使用比当形成第一蚀刻停止层221的材料层时使用的溅射功率高的溅射功率。
接下来，可以同时将第一蚀刻停止层221的材料层和第二蚀刻停止层222的材料层图案化以分别形成第一蚀刻停止层221和第二蚀刻停止层222。在实施例中，可以在形成第三蚀刻停止层223的图案化操作中同时将第一蚀刻停止层221的材料层和第二蚀刻停止层222的材料层图案化以分别形成第一蚀刻停止层221和第二蚀刻停止层222。
第三蚀刻停止层223可以包括氧化硅(SixOy)，可以通过CVD方法来形成第三蚀刻停止层223，第三蚀刻停止层223可以比第一蚀刻停止层221和第二蚀刻停止层222厚。第三蚀刻停止层223可以形成为具有用来实现蚀刻停止件220的合适的总厚度的厚度。
在实施例中，第一蚀刻停止层221和第二蚀刻停止层222可以通过例如溅射操作形成为包括氧化钛(TixOy)、氧化钽(TaxOy)或氧化镓(GaxOy)。当形成第一蚀刻停止层221时，功率可以低于当形成第二蚀刻停止层222时的功率。因此，第一蚀刻停止层221的密度可以比第二蚀刻停止层222的密度低。
可以将源电极231和漏电极232连接到有源层213，可以形成钝化层240以覆盖源电极231和漏电极232，从而完成薄膜晶体管200。
在根据实施例的薄膜晶体管200中，第一蚀刻停止层221可以形成为与有源层213的上表面区域的位于有源层213的与源电极231和漏电极232接触的区域之间的部分(为有源层213的沟道区域)对应。第二蚀刻停止层222可以形成在第一蚀刻停止层221上。
第一蚀刻停止层221可以接触有源层213的上表面，并且可以保护有源层213的例如沟道区域的区域。第一蚀刻停止层221和有源层213可以通过相同类型的沉积方法来形成。
例如，可以通过溅射方法来形成第一蚀刻停止层221，也可以通过溅射方法来形成有源层213，可以不用突然地改变工艺环境，从而可以防止对有源层213的上表面造成表面损坏。
当溅射第一蚀刻停止层221时可以尽可能多地减小溅射功率，以防止在溅射第一蚀刻停止层221时对有源层213的表面造成损坏。可以利用与第一蚀刻停止层121的材料相同类型的材料并通过相同的方法(例如，溅射)来形成第二蚀刻停止层222，并且可以提高溅射期间的溅射功率，从而第二蚀刻停止层222的密度可以比第一蚀刻停止层221的密度大。因此，第二蚀刻停止层222可以容易地保护第一蚀刻停止层221和有源层213的与第一蚀刻停止层221对应的表面。
另外，第三蚀刻停止层223可以由与用于形成第一蚀刻停止层221和第二蚀刻停止层222的材料不同的材料形成，蚀刻停止件220可以包括具有不同的绝缘特性的两种类型的绝缘材料，蚀刻停止件220的绝缘特性和对有源层213的保护可以得到改善。
由于第三蚀刻停止层223可以比第一蚀刻停止层221和第二蚀刻停止层222厚，所以第一蚀刻停止层221和第二蚀刻停止层222可以得到保护，并且可以有效地防止会对有源层213造成损坏的外来物质、湿气或外部空气渗透到有源层213中。
图3示出了根据实施例的薄膜晶体管基板300的示意性剖视图。
参照图3，薄膜晶体管基板300可以包括基底101、栅电极111、有源层113、蚀刻停止件120、源电极131、漏电极132和像素电极151。
基底101、栅电极111、有源层113、蚀刻停止件120、源电极131和漏电极132可以具有与图1中的与它们对应的元件的结构相同的结构。因此，将省略对它们的详细描述。
像素电极151可以形成在钝化层140上，像素电极151可以选择性地形成在漏电极132上。像素电极151可以电连接到源电极131和漏电极132中的一个。根据实施例，如图3中所示，像素电极151可以电连接到漏电极132。
在实施例中，薄膜晶体管基板300可以包括上面描述的图2中的基底201、栅电极211、有源层213、蚀刻停止件220、源电极231和漏电极232，而不用对它们做任何改变。
在根据实施例的薄膜晶体管基板300中，第一蚀刻停止层121可以形成为与有源层113的上表面区域的位于有源层113的与源电极131和漏电极132接触的区域之间的部分(为有源层113的沟道区域)对应。第二蚀刻停止层122可以形成在第一蚀刻停止层121上。
第一蚀刻停止层121可以接触有源层113的上表面，并且可以保护有源层113的例如沟道区域的区域。第一蚀刻停止层121和有源层113可以通过相同类型的沉积方法来形成。
与前述实施例相似，薄膜晶体管基板300可以防止对有源层113的上表面造成表面损坏。
例如，如果可包括氧化物半导体材料的有源层113的表面被损坏，则有源层113的电特性会降低。然而，第一蚀刻停止层121和第二蚀刻停止层122可以防止有源层113的电特性降低。
另外，第三蚀刻停止层123可以由与用于形成第一蚀刻停止层121和第二蚀刻停止层122的材料不同的材料形成，蚀刻停止件120可以包括具有不同绝缘特性的两种类型的绝缘材料，蚀刻停止件120的绝缘特性和对有源层113的保护可以得到改善。
由于第三蚀刻停止层123可以比第一蚀刻停止层121和第二蚀刻停止层122厚，所以第一蚀刻停止层121和第二蚀刻停止层122可以得到保护，并且可以有效地防止会对有源层113造成损坏的外来物质、湿气或外部空气渗透到有源层113中。
薄膜晶体管基板300可以应用于显示设备或其它各种电气装置。
图4示出了根据实施例的显示设备500的示意性剖视图。
参照图4，显示设备500可以包括基底101、栅电极111、有源层113、蚀刻停止件120、源电极131、漏电极132、像素电极151、液晶(LC)层、共电极552以及滤色器560。
基底101、栅电极111、有源层113、蚀刻停止件120、源电极131和漏电极132可以具有与图1中的元件相同的结构。因此，将省略对它们的详细描述。像素电极151可以形成在钝化层140上，像素电极151可以选择性地形成在漏电极132上。像素电极151可以电连接到源电极131和漏电极132中的一个。根据实施例，像素电极151可以电连接到漏电极132，如图4中所示。
在实施例中，显示设备500可以包括上面描述的图2中的基底201、栅电极211、有源层213、蚀刻停止件220、源电极231和漏电极232，而不用对它们做任何改变。
LC层可以设置在像素电极151上，共电极552可以形成在LC层上，滤色器560和黑色矩阵570可以形成在共电极552上。包封构件590可以设置在滤色器560和黑色矩阵570上。
显示设备500是液晶显示设备的示例。显示设备500不限于此。显示设备500可以通过以各种方式改变滤色器560和黑色矩阵570的位置以及LC层和共电极552的位置而具有各种结构。
在根据实施例的显示设备500中，第一蚀刻停止层121可以形成为与有源层113的上表面区域的位于有源层113的与源电极131和漏电极132接触的区域之间的部分(为有源层113的沟道区域)对应。第二蚀刻停止层122可以形成在第一蚀刻停止层121上。
第一蚀刻停止层121可以接触有源层113的上表面，以保护有源层113的例如沟道区域的区域。第一蚀刻停止层121和有源层113可以通过相同类型的沉积方法来形成。
与前面的实施例相似，根据实施例的显示设备500可以防止对有源层113的上表面造成表面损坏。
例如，如果可包括氧化物半导体材料的有源层113的表面被损坏，则有源层113的电特性会降低。然而，根据实施例的第一蚀刻停止层121和第二蚀刻停止层122可以防止有源层113的电特性降低。
另外，第三蚀刻停止层123可以由与用于形成第一蚀刻停止层121和第二蚀刻停止层122的材料不同的材料形成，蚀刻停止件120可以包括具有不同绝缘特性的两种类型的绝缘材料，蚀刻停止件120的绝缘特性和对有源层113的保护可以得到改善。
由于第三蚀刻停止层123可以比第一蚀刻停止层121和第二蚀刻停止层122厚，所以第一蚀刻停止层121和第二蚀刻停止层122可以得到保护，并且可以有效地防止会对有源层113造成损坏的外来物质、湿气或外部空气渗透到有源层113中。
因此，可以提高显示设备500的电特性以容易地提高显示设备500的图像质量。
图5示出了根据另一实施例的显示设备600的示意性剖视图。
参照图5，显示设备600可以包括基底101、栅电极111、有源层113、蚀刻停止件120、源电极131、漏电极132、像素电极151、中间层653和对电极652。
基底101、栅电极111、有源层113、蚀刻停止件120、源电极131和漏电极132可以具有与图1中的与它们对应的元件的结构相同的结构。因此，将省略对它们的详细描述。
像素电极151可以形成在钝化层140上，像素电极151可以选择性地形成在漏电极132上。像素电极151可以电连接到源电极131和漏电极132中的一个。根据实施例，像素电极151可以电连接到漏电极132，如图5中所示。
在实施例中，显示设备600可以包括上面描述的图2中的基底201、栅电极211、有源层213、蚀刻停止件220、源电极231以及漏电极232，而不用对它们进行任何改变。
像素限定层640可以形成在像素电极151上，中间层653可以形成在像素电极151的可以在形成像素限定层640时被暴露的上表面上。
中间层653可以包括至少一个有机发射层。中间层653还可以选择性地包括空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一种。
对电极652可以形成在中间层653上。虽然图5中未示出，但是包封构件(未示出)可以设置在对电极652上。
显示设备600是有机发光二极管显示设备的示例。然而，显示设备600可以具有各种结构。
在根据实施例的显示设备600中，第一蚀刻停止层121可以形成为与有源层113的上表面区域的位于有源层113的与源电极131和漏电极132接触的区域之间的部分(为有源层113的沟道区域)对应。第二蚀刻停止层122可以形成在第一蚀刻停止层121上。
第一蚀刻停止层121可以接触有源层113的上表面，并且可以保护有源层113的例如沟道区域的区域。第一蚀刻停止层121和有源层113可以通过相同类型的沉积方法来形成。
如在上面描述的实施例中，根据实施例的显示设备600可以防止对有源层113的上表面造成表面损坏。
例如，如果可包括氧化物半导体材料的有源层113的表面被损坏，则有源层113的电特性会降低。然而，根据实施例的第一蚀刻停止层121和第二蚀刻停止层122可以防止有源层113的电特性降低。
另外，第三蚀刻停止层123可以由与用于形成第一蚀刻停止层121和第二蚀刻停止层122的材料不同的材料形成，蚀刻停止件120可以包括具有不同绝缘特性的两种类型的绝缘材料，蚀刻停止件120的绝缘特性和对有源层113的保护可以得到改善。
由于第三蚀刻停止层123可以比第一蚀刻停止层121和第二蚀刻停止层122厚，所以第一蚀刻停止层121和第二蚀刻停止层122可以得到保护，并且可以有效地防止会对有源层113造成损坏的外来物质、湿气或外部空气渗透到有源层113中。
因此，可以提高显示设备600的电特性，并且可以提高显示设备600的图像质量。
根据一个或更多个实施例，可以提高薄膜晶体管、薄膜晶体管基板和显示设备的电特性，并且可以容易地提高显示设备的图像质量特性。
通过总结和回顾的方式，便携式薄平板显示设备通常可以用作显示设备并且可以广泛地用在平板显示设备中。薄膜晶体管可以包括具有半导体材料的有源层、栅电极、源电极和漏电极。使用薄膜晶体管的电气装置的特性可以根据薄膜晶体管的特性(例如，根据薄膜晶体管的电特性)显著地变化。
这里已经公开了示例实施例，虽然使用了特定术语，但是它们仅以一般性和描述性的意义来使用和解释，而不是出于限制的目的。在某些情况下，如自提交本申请之日起对本领域技术人员将明显的是，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如在权利要求中所阐述的本发明的精神和范围的情况下，可以进行形式和细节方面的各种改变。

Claims (20)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
栅电极；
有源层，与所述栅电极绝缘；
源电极和漏电极，与所述栅电极绝缘并且电连接到所述有源层；
第一蚀刻停止层，由绝缘材料形成，并且与所述有源层的位于所述有源层的电连接到所述源电极和所述漏电极的区域之间的部分接触；
第二蚀刻停止层，位于所述第一蚀刻停止层上，所述第二蚀刻停止层由与用于形成所述第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，所述第二蚀刻停止层具有比所述第一蚀刻停止层的密度高的密度；以及
第三蚀刻停止层，位于所述第二蚀刻停止层上。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一蚀刻停止层和所述第二蚀刻停止层包括氧化铝、氧化钛、氧化钽或氧化镓。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第三蚀刻停止层由与用于形成所述第一蚀刻停止层和所述第二蚀刻停止层的绝缘材料不同类型的绝缘材料形成。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第三蚀刻停止层包括氧化硅。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括氧化物半导体材料。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述第三蚀刻停止层比所述第一蚀刻停止层和所述第二蚀刻停止层厚。
7.一种薄膜晶体管基板，其特征在于，所述薄膜晶体管基板包括：
基底；
栅电极，位于所述基底上；
有源层，与所述栅电极绝缘；
源电极和漏电极，与所述栅电极绝缘并且电连接到所述有源层；
第一蚀刻停止层，由绝缘材料形成，并且与所述有源层的位于所述有源层的电连接到所述源电极和所述漏电极的区域之间的部分接触；
第二蚀刻停止层，位于所述第一蚀刻停止层上，所述第二蚀刻停止层由与用于形成所述第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，所述第二蚀刻停止层具有比所述第一蚀刻停止层的密度高的密度；
第三蚀刻停止层，位于所述第二蚀刻停止层上；以及
像素电极，电连接到所述源电极和所述漏电极中的一个。
8.一种显示设备，其特征在于，所述显示设备包括：
基底；
栅电极，位于所述基底上；
有源层，与所述栅电极绝缘；
源电极和漏电极，与所述栅电极绝缘并且电连接到所述有源层；
第一蚀刻停止层，由绝缘材料形成，并且与所述有源层的位于所述有源层的电连接到所述源电极和所述漏电极的区域之间的部分接触；
第二蚀刻停止层，位于所述第一蚀刻停止层上，所述第二蚀刻停止层由与用于形成所述第一蚀刻停止层的绝缘材料相同类型的绝缘材料形成，所述第二蚀刻停止层具有比所述第一蚀刻停止层的密度高的密度；
第三蚀刻停止层，位于所述第二蚀刻停止层上；以及
显示器件，电连接到所述源电极和所述漏电极中的一个。
9.根据权利要求8所述的显示设备，其特征在于，所述显示器件包括：
像素电极，电连接到所述源电极和所述漏电极中的一个；
共电极，面向所述像素电极；以及
液晶层，通过所述像素电极和所述共电极驱动。
10.根据权利要求8所述的显示设备，其特征在于，所述显示器件包括：
像素电极，电连接到所述源电极和所述漏电极中的一个；
对电极，面向所述像素电极；以及
中间层，位于所述像素电极和所述对电极之间，所述中间层包括至少一个有机发射层。
11.一种制造薄膜晶体管的方法，其特征在于，所述方法包括：
形成栅电极；
形成与所述栅电极绝缘的有源层；
形成与所述栅电极绝缘并且电连接到所述有源层的源电极和漏电极；
利用绝缘材料形成第一蚀刻停止层，使得所述第一蚀刻停止层与所述有源层的位于所述有源层的电连接到所述源电极和所述漏电极的区域之间的部分接触；
利用与用于形成所述第一蚀刻停止层的绝缘材料相同类型的绝缘材料在所述第一蚀刻停止层上形成第二蚀刻停止层，其中，所述第二蚀刻停止层具有比所述第一蚀刻停止层的密度高的密度；以及
在所述第二蚀刻停止层上形成第三蚀刻停止层。
12.根据权利要求11所述的方法，其特征在于，通过与用于形成所述有源层的沉积方法相同类型的沉积方法形成所述第一蚀刻停止层。
13.根据权利要求12所述的方法，其特征在于，通过溅射或原子层沉积方法形成所述第一蚀刻停止层和所述有源层。
14.根据权利要求11所述的方法，其特征在于，通过与用于形成所述第二蚀刻停止层的沉积方法相同类型的沉积方法形成所述第一蚀刻停止层。
15.根据权利要求14所述的方法，其特征在于，用于形成所述第一蚀刻停止层的功率比用于形成所述第二蚀刻停止层的功率低。
16.根据权利要求11所述的方法，其特征在于，通过与用于形成所述第一蚀刻停止层和所述第二蚀刻停止层的沉积方法不同类型的沉积方法形成所述第三蚀刻停止层。
17.根据权利要求16所述的方法，其特征在于，通过化学气相沉积方法来执行形成所述第三蚀刻停止层的步骤。
18.根据权利要求11所述的方法，其特征在于，形成所述有源层的步骤包括：
形成所述有源层的材料层；
形成所述第一蚀刻停止层和所述第二蚀刻停止层；以及
将所述有源层的所述材料层图案化。
19.根据权利要求11所述的方法，其特征在于，利用氧化物半导体材料来形成所述有源层。
20.根据权利要求11所述的方法，其特征在于，利用氧化铝、氧化钛、氧化钽或氧化镓形成所述第一蚀刻停止层和所述第二蚀刻停止层。
CN201510082801.1A 2014-03-06 2015-02-15 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法 Pending CN104900706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0026808 2014-03-06
KR1020140026808A KR102194823B1 (ko) 2014-03-06 2014-03-06 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
CN104900706A true CN104900706A (zh) 2015-09-09

Family

ID=54018059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510082801.1A Pending CN104900706A (zh) 2014-03-06 2015-02-15 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法

Country Status (3)

Country Link
US (1) US10014172B2 (zh)
KR (1) KR102194823B1 (zh)
CN (1) CN104900706A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195688A (zh) * 2017-07-04 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
WO2019204977A1 (zh) * 2018-04-24 2019-10-31 深圳市柔宇科技有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN108598089B (zh) 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
KR20200113055A (ko) 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
KR20210022206A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163310A1 (en) * 2010-01-04 2011-07-07 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103367454A (zh) * 2012-03-31 2013-10-23 联胜（中国）科技有限公司 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293814B1 (ko) 1998-06-26 2001-11-05 박종섭 박막 트랜지스터의 에치 스톱퍼 형성방법
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5022116B2 (ja) * 2007-06-18 2012-09-12 三菱重工業株式会社 半導体装置の製造方法及び製造装置
JP2009027122A (ja) * 2007-06-20 2009-02-05 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
EP2222889A4 (en) * 2007-11-06 2010-12-29 Hcf Partners L P ATOM LOCATION SEPARATION PROCESS
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101757443B1 (ko) * 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
TW201322456A (zh) * 2011-11-25 2013-06-01 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
US9224773B2 (en) * 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
KR20130067201A (ko) * 2011-12-13 2013-06-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
KR101960371B1 (ko) 2012-02-29 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20140018702A (ko) * 2012-08-03 2014-02-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163310A1 (en) * 2010-01-04 2011-07-07 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN103367454A (zh) * 2012-03-31 2013-10-23 联胜（中国）科技有限公司 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板
CN103000694A (zh) * 2012-12-13 2013-03-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195688A (zh) * 2017-07-04 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US11289513B2 (en) 2017-07-04 2022-03-29 Boe Technology Group Co., Ltd. Thin film transistor and method for fabricating the same, array substrate and display device
CN109300790A (zh) * 2017-07-24 2019-02-01 格芯公司 具有牺牲多晶硅层的接触蚀刻停止层
CN109300790B (zh) * 2017-07-24 2021-11-02 格芯(美国)集成电路科技有限公司 具有牺牲多晶硅层的接触蚀刻停止层
WO2019204977A1 (zh) * 2018-04-24 2019-10-31 深圳市柔宇科技有限公司 阵列基板及其制备方法、显示装置
CN112020775A (zh) * 2018-04-24 2020-12-01 深圳市柔宇科技股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20150105533A (ko) 2015-09-17
KR102194823B1 (ko) 2020-12-24
US20150255278A1 (en) 2015-09-10
US10014172B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
CN104900706A (zh) 薄膜晶体管、其基板、显示设备及制造薄膜晶体管的方法
EP2819203B1 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9123676B2 (en) Organic light-emitting display apparatus having shock absorption and sealing members
US8723174B2 (en) Thin film transistor, contact structure, substrate, display device, and methods for manufacturing the same
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102124040B1 (ko) 박막 증착용 마스크, 이의 제조 방법, 및 이를 이용한 유기 발광 표시 장치의 제조 방법
CN105870147A (zh) 显示设备
KR101097346B1 (ko) 유기 발광 표시 장치
CN103887440A (zh) 有机发光二极管显示器及其制造方法
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
CN104300003B (zh) 薄膜晶体管及其制造方法以及电子设备
KR20120114053A (ko) 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
US8710503B2 (en) Organic light-emitting display and method of manufacturing the same
CN102280467A (zh) 有机发光显示器及其制造方法
KR20090094626A (ko) 박막 트랜지스터 및 이를 이용한 평판 표시 장치
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN104167425A (zh) 有机发光显示设备及其制造方法
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR102254311B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20150048318A1 (en) Organic light-emitting diode (oled) display and method of manufacturing same
KR20150101487A (ko) 박막 트랜지스터 및 그의 제조방법
KR20150024729A (ko) 유기발광 디스플레이 장치 및 그 제조방법
CN104112751A (zh) 平板显示器的背板及其制造方法
CN104183618A (zh) 有机发光显示装置及其制造方法
US20160322507A1 (en) Thin film transistor array panel and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150909

RJ01 Rejection of invention patent application after publication