CN104112751A - 平板显示器的背板及其制造方法 - Google Patents

平板显示器的背板及其制造方法 Download PDF

Info

Publication number
CN104112751A
CN104112751A CN201310652820.4A CN201310652820A CN104112751A CN 104112751 A CN104112751 A CN 104112751A CN 201310652820 A CN201310652820 A CN 201310652820A CN 104112751 A CN104112751 A CN 104112751A
Authority
CN
China
Prior art keywords
semiconductor layer
insulating barrier
electrode
hole
backboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310652820.4A
Other languages
English (en)
Inventor
姜一俊
曺煐美
金泰映
金洸淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104112751A publication Critical patent/CN104112751A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的一方面，提供了一种用于平板显示装置的背板以及该背板的制造方法。背板包括：基板；栅电极，位于基板上；第一绝缘层，位于基板上并且用于覆盖栅电极；半导体层，位于第一绝缘层上并且对应于栅电极；以及源电极和漏电极，位于半导体层上并且电连接到半导体层的相应部分。此处，半导体层包括铟、锡、锌和镓，并且镓的原子浓度为大约5%至大约15%。

Description

平板显示器的背板及其制造方法
相关申请的交叉引用
本申请要求2013年4月18日提交于韩国知识产权局的第10-2013-0043026号韩国专利申请的优先权以及权益，该申请公开的全部内容通过引用并入本文。
技术领域
本发明涉及用于平板显示器的背板以及该背板的制造方法。
背景技术
平板显示装置（如有机发光显示装置和液晶显示装置）制造在基板上，基板上形成有图案，该图案包括至少一个薄膜晶体管（TFT）、电容器以及用于互连它们以驱动平板显示装置的导线。此处，TFT包括：有源层、源/漏电极以及通过栅极绝缘层而与有源层电绝缘的栅电极。
这种TFT的有源层可以由半导体材料（如非晶硅或多晶硅）形成。当有源层由非晶硅形成时，有源层表现出低迁移率，并由此难以提供高速驱动电路。另一方面，当有源层通过使用多晶硅形成时，有源层表现出高迁移率，但是有源层的阈值电压并不均匀。因此，可以向由多晶硅形成的有源层中增加独立的补偿电路。此外，因为制造使用低温多晶硅（LTPS）的TFT的传统方法包括昂贵操作（如激光热处理），所以关于设备投资和管理的费用很高，并且难以将该方法应用到大型基板。为了解决该问题，进行着关于使用氧化物半导体作为有源层的研究。
包含氧化物半导体的材料包括：例如，氧化锌或包含氧化锌的材料。通过使用制造基于硅的半导体的现有设备，基于氧化物的TFT的制造可以实现高于基于硅的半导体的迁移率。然而，由于环境因素（包括光、温度）而导致的阈值电压的迁移性，基于氧化物的TFT的可靠性可能不尽如人意。
发明内容
本发明的实施方式提供包括氧化物半导体薄膜晶体管（TFT）的、用于平板显示其的背板，以及该背板的制造方法。
根据本发明的一方面，提供了一种用于平板显示装置的背板，该背板包括：基板；栅电极，位于基板上；第一绝缘层，位于基板上并且用于覆盖栅电极；半导体层，位于第一绝缘层上并且对应于栅电极；以及源电极和漏电极，位于半导体层上并且电连接到半导体层的相应部分。此处，半导体层包括铟、锡、锌和镓，并且镓的原子浓度为大约5%至大约15%。
半导体层可以通过溅射，通过使用包括铟、锡和锌的氧化物以及镓的对象而形成。
半导体层可以包括铟、锡和锌的氧化物。
背板还可以包括：第二绝缘层，位于第一绝缘层上，覆盖半导体层，并且具有暴露半导体层的部分的第一孔和第二孔。此处，源电极和漏电极分别可以位于第二绝缘层上并且可以在第一孔和第二孔中。
背板还可以包括：第三绝缘层，位于第一绝缘层上并且用于覆盖源电极和漏电极。此处，第三绝缘层可以具有暴露源电极或漏电极的部分的第三孔。
背板还可以包括：像素电极，位于第三绝缘层上，在第三孔中，并且电连接到源电极或漏电极；中间层，位于像素电极上并且包括有机发光层；以及相对电极，在中间层对面与像素电极相对。
背板还可以包括：第四绝缘层，位于第三绝缘层上，覆盖像素电极的边缘，并且具有暴露像素电极的至少一部分的开口。
根据本发明的一方面，提供了一种用于平板显示装置的背板的制造方法，该方法包括：第一掩模操作，在基板上形成栅电极；在基板上形成第一绝缘层以覆盖栅电极；第二掩模操作，在第一绝缘层上形成半导体层以对应于栅电极；第三掩模操作，形成具有用于暴露半导体层的相应部分的第一孔和第二孔的第二绝缘层，该第二绝缘层用于覆盖半导体层并且位于第一绝缘层上；以及第四掩模操作，在半导体层上形成源电极和漏电极，源电极和漏电极被电耦合到半导体层的相应部分。此处，半导体层包括铟、锡、锌和镓，并且镓的原子浓度为大约5%至大约15%。
半导体层可以通过溅射，通过使用包括铟、锡和锌的氧化物以及镓的对象而形成。
半导体层可以包括铟、锡和锌的氧化物。
源电极和漏电极分别可以被形成在第二绝缘层上并且位于第一孔和第二孔中。
该方法还可以包括：第五掩模操作，在第一绝缘层上形成第三绝缘层，第三绝缘层覆盖源电极和漏电极并且具有暴露源电极或漏电极的部分的第三孔。
该方法还可以包括：第六掩模操作，在第三绝缘层上并且在第三孔中形成像素电极，该像素电极被电耦合到源电极或漏电极。
该方法还可以包括：第七掩模操作，在第三绝缘层上形成第四绝缘层，第四绝缘层覆盖像素电极的边缘并且具有暴露像素电极的至少一部分的开口。
该方法还可以包括：在像素电极上形成中间层，该中间层包括有机发光层；以及形成相对电极，在中间层的对面与像素电极相对。
根据本发明的另一方面，提供了一种显示装置，包括：基板；位于基板上的半导体层，该半导体层包括铟、锡、锌和镓。此处，镓的原子浓度为大约5%至大约15%。
半导体层可以包括铟、锡和锌的氧化物。
显示装置还可以包括：位于基板上的晶体管，该晶体管包括半导体层。
附图说明
通过详细描述参照附图的本发明的示例性实施方式，本发明的上述和其他特征和方面将变得更加明确，在附图中：
图1为根据本发明实施方式的用于平板显示装置的背板示意性剖视图；
图2至图4以及图6（b）至图10为示出根据本发明实施方式的用于平板显示装置的背板的制造工艺的示意性剖面图；
图5和图6（a）为示出根据本发明另一实施方式的用于平板显示装置的背板的制造工艺的示意性剖面图；以及
图11至图13为示出根据Ga浓度的半导体层22的特性的图表。
具体实施方式
现在将参照示出了本发明的示例性实施方式的附图更加完整地描述本发明内容。
由于本发明允许多种变化和众多实施方式，因此示例性实施方式将被示出在附图中并且被详细地描述在说明书中。然而，这并不旨在将本发明限制到实施的特定模式，并且应当理解本发明涵盖不脱离本发明的精神和技术范围的所有变化、等同物和替代物。在本发明的描述中，将不会详细描述公知的方法以避免不必要地混淆本发明的特征。
虽然如“第一”和“第二”的用语可以被用于描述多种部件，但是这种部件不应当受限于到上述用语。该用语仅仅是用于区分一个部件与另一个部件。如本文所用，用语“和/或”包括一个或多个相关所列项目的任意和所有组合。并且，当如“至少一个”的表述在一列元件之前时，是修饰整列的元件而不是修饰该列中的单个元件。
用于本申请的用语仅仅是用于描述实施方式，而不是旨在显示本发明。除非另有明确规定，则单数形式的使用包括复数引用。用语“包括”、“包含”和“具有”说明所述特征、数量、步骤、操作、元件、组件和/或它们的组合的存在，而不是排除一个或多个其他特征、数量、步骤、操作、元件、组件和/或它们的组合的存在或添加。当元件被称为在另一元件“上”或者被称为“耦合到”另一元件时，该元件可以直接在其他元件“上”或者直接被“耦合到”其他元件上，或者还可以有一个或多个中间元件被介入在它们之间。
图1为根据本发明实施方式的用于平板显示装置的背板示意性剖视图。参照图1，用于平板显示装置的背板包括：晶体管区域2、存储区域3和发光区域4。如果平板显示装置是顶部发光型，则晶体管区域2和发光区域4可以彼此重叠。
在晶体管区域2中，薄膜晶体管（TFT）被布置为驱动装置。TFT包括：栅电极21、有源层22以及源电极24和漏电极23。根据本发明实施方式的TFT可以是栅电极21被布置在有源层22下方的底栅型，或者是源电极24和漏电极23接触有源层22顶部的顶部接触型。此外，在材料方面，TFT可以是氧化物半导体TFT，其中有源层22包括氧化物半导体。
电容器Cst被布置在存储区域3中。电容器Cst包括底部电极31和顶部电极32，其中第一绝缘层10被设置在底部电极31与顶部电极32之间。此处，底部电极31可以被形成在与TFT的栅电极21相同的层上并且可以由与TFT的栅电极21相同的材料形成。顶部电极32可以被形成在与TFT的源电极24和漏电极23相同的层上并且可以由与TFT的源电极24和漏电极23相同的材料形成。
有机发光器件EL被布置在发光区域4中。有机发光器件EL包括：耦合到TFT的源电极24或漏电极23的像素电极41，布置成与像素电极41相对的相对电极40，以及设置在像素电极41与相对电极40之间并且包括有机发光层的中间层42。
根据本发明实施方式，因为发光区域4包括有机发光器件EL，所以图1所示的背板可以被用作有机发光显示装置的背板。然而，本发明并不限制于此。例如，如果液晶被布置在像素电极41与相对电极40之间，则图1所示的背板可以被用作液晶显示装置的背板。
图2至图10为示出根据本发明实施方式的用于平板显示装置的背板的制造工艺的示意性剖面图。
详细地，图2至图4以及图6（b）至图10为示出如图1所示的用于平板显示装置的背板的制造工艺的示意性剖面图；而图5和图6（a）为示出根据本发明另一实施方式的用于平板显示装置的背板的制造工艺的示意性剖面图。
在下文中，将着重于晶体管区域2和发光区域4，详细描述用于平板显示装置的背板的制造工艺，并且将省略关于存储区域3的制造工艺的详细描述。
首先，如图2所示，基板1被提供。基板1可以由，例如，透明的基于SiO2的玻璃材料形成。然而，因为根据本发明实施方式的平板显示装置可以是顶部发光型，所以用于形成基板1的材料并不限制于此。例如，基板1可以由多种非透明材料中的任意一种（例如塑料、金属等）形成。并且，基板1可以由柔性塑料膜或薄膜玻璃形成，从而平板显示器可以被弯曲或折叠。
阻隔层、遮蔽层和/或辅助层（未示出）（例如，缓冲层）可以设置在基板1的上表面以防止杂质离子的扩散，防止湿气或外部气体的渗入，并且平坦化基板1的上表面。
辅助层可以通过使用如等离子体增强化学气相沉积（PECVD）、常压化学气相淀积（APCVD）和低压化学气相沉积（LPCVD）的多种沉积方法中的任意一种，由氧化硅（SiO2）和/或氮化硅（SiNx）形成。
接下来，如图3所示，栅电极21被形成在基板1上。栅电极21可以通过使用第一掩模（未示出）的掩模操作而图案化。使用第一掩模的第一掩模操作可以通过的0多种方法（包括湿式蚀刻和干式蚀刻）中的任意一种进行。
栅电极21可以包含选自银（Ag）、镁（Mg）、铝（Al）、铂（Pt）、钯（Pd）、金（Au）、镍（Ni）、钕（Nd）、铱（Ir）、铬（Cr）、锂（Li）、钙（Ca）、钼（Mo），钛（Ti）、钨（W）、钼-钨（MOW）或铜（Cu）中的一种或多种材料。然而，本发明并不限制于此，并且栅电极21可以由包括金属的其他导电材料形成。
如上所述的第一掩模操作，在基板1上形成栅电极21。
参照图4，第一绝缘层10被沉积在作为第一掩模操作所产生结构的图3所示的结构上，并且半导体层22可以被图案化地形成在第一绝缘层10上。第二掩模操作，如上所述，可以形成第一绝缘层10以覆盖栅电极21并且在第一绝缘层10上形成半导体层22以对应于栅电极21。
第一绝缘层10可以通过使用PECVD、APCVD或LPCVD，由包含SiNx或SiOx的无机绝缘层形成。第一绝缘层10的一部分可以设置在晶体管区域2的半导体层22与栅电极21之间，并且可以用作晶体管区域2的栅极绝缘层。此外，尽管未在图4中示出，但是第一绝缘层10的一部分可以设置在存储区域3中的电容器Cst的底部电极31与顶部电极32之间，并且用作电容器Cst的介电层。
尽管未示出半导体层22的形成，但是可以通过沉积导电层，在导电层上形成感光膜，将第二掩模（未示出）对齐到第一绝缘层10，通过将预定波长频带中的光照射到第二掩模（未示出）上而暴露感光膜，并且通过使用图案化的感光膜作为蚀刻挡块可对除了半导体层22以外的导电层进行蚀刻，由此形成半导体层22。
半导体层22可以包括氧化物半导体。例如，半导体层22可以包括选自包含锌（Zn）、铟（In）、镓（Ga）、锡（Sn）、镉（Cd）、锗（Ge）和铪（Hf）的XII族、XIII族和XIV族金属原子及其组合物中的材料的氧化物。例如，半导体层22可以包含Ga-Sn-In-Zn-O。添加Sn可以增加半导体层22的迁移率。
第二掩模操作可以经由溅射通过使用包括In、Zn和Sn的氧化物以及Ga的目标而形成半导体层22。
溅射是这样一种操作，其中目标材料从具有与由磁铁单元所生成的磁场相对应的均匀厚度的溅射目标形成并且目标材料被沉积到基板上并形成薄膜。
如上所述，基于氧化物的TFT的制造可以实现比基于硅的半导体更高的迁移率并且可以使用现有的设备（例如，用于制造基于硅的半导体的设备）。然而，由于环境因素（包括光和温度）导致的阈值电压的迁移性，基于氧化物的TFT的可靠性可能不尽如人意。
导致阈值电压的迁移性的原因可以包括内部缺陷，诸如形成在用于半导体层22的材料中的氧空位，以及外部气体如氢气、湿气的渗入。为了防止这种缺陷，可以通过使用蚀刻阻止层（ESL）来保护半导体层22，或者可以通过调节操作环境（如氧气分压、热处理温度和溅射电压）来确保装置可靠性。然而，更根本地，可以通过改变用于半导体层22的材料来确保装置可靠性。
根据本发明实施方式，半导体层22可以包括In-Sn-Zn-O（ITZO）材料并且还可以包括Ga。此处，Ga的原子浓度可以是大约5%至大约15%。当以上述比例包含Ga时，半导体层22的载流子迁移率被保持在适当水平，并且改善了包括半导体层22的TFT的可靠性。如本文所用，Ga浓度是原子浓度。
如果Ga浓度小于大约5%，则在制造过程中半导体层22的空穴迁移率和载流子迁移率根据氧气分压而有所不同。甚至氧气分压的小变化也会改变空穴迁移率和载流子迁移率。因此，空穴迁移率和载流子迁移率根据环境变化而有着显著变化，并且半导体层22的空穴迁移率和载流子迁移率变得不均匀。其结果是，TFT的可靠性降低。
随着Ga浓度增加，在制造过程中空穴迁移率和载流子迁移率变得较不敏感于氧气分压。其结果是，半导体层22的空穴迁移率变得均匀，并由此改善了TFT的可靠性。
然而，如果Ga浓度超出大约15%，与空穴迁移率的均匀度无关，半导体层22的电子有效质量会增加，由此减小了空穴迁移率。因此，可能很难实现高性能装置。
因此，在本发明实施方式中，Ga浓度可以是大约5%至大约15%。当半导体层22包含位于上述浓度范围内的Ga时，半导体层22可以确保足够的空穴迁移率，甚至是在制造环境略有变化的情况下也可以均匀保持装置特性。
关于根据Ga浓度的半导体层22的特性的数据将参照图11和图12给出在下文中。
现在参照图5，第二绝缘层11可以被沉积在作为第二掩模操作所产生结构的图4的结构上，并且可以被图案化。详细地，第二绝缘层11被沉积在图4的结构上，并且第二绝缘层11的一部分被蚀刻以形成用于暴露半导体层22的部分的第一孔11a和第二孔11b。第二绝缘层11可以保护半导体层22。第一孔11a和第二孔11b可以通过包括湿式蚀刻和干式蚀刻的多种方法中的任意一种而形成，只要位于下方的半导体层22的部分不被蚀刻。
第三掩模操作，如上所述，在第一绝缘层10上形成包括用于暴露半导体层22的部分的第一孔11a和第二孔11b并且覆盖半导体层22的第二绝缘层11。第三掩模操作可以被进行以保护半导体层22，并由此可以被省略以简化整个工艺。
参照图6（a），源电极24和漏电极23可以被图案化形成在作为第三掩模操作所产生结构的图5的结构上。参照图6（a），源电极24和漏电极23可以被形成在第二绝缘层11上，并且可以填埋第一孔11a和第二孔11b。
图6（b）示出，当第三掩模操作被省略时，源电极24和漏电极23被图案化地形成在作为第二掩模操作所产生结构的图4的结构上。参照图6（b），源电极24和漏电极23被形成在第一绝缘层10上，并且源电极24和漏电极23分别可以与半导体层22的部分接触。
源电极24和漏电极23可以包含选自银（Ag）、镁（Mg）、铝（Al）、铂（Pt）、钯（Pd）、金（Au）、镍（Ni）、钕（Nd）、铱（Ir）、铬（Cr）、锂（Li）、钙（Ca）、钼（Mo），钛（Ti）、钨（W）、钼-钨（MOW）或铜（Cu）中的一种或多种材料。然而，本发明并不限制于此，并且源电极24和漏电极23可以由包括金属的其他导电材料形成。
第四掩模操作，如上所述，在第二绝缘层11上形成与半导体层22的部分接触的源电极24和漏电极23。将参照与省略了第二绝缘层11的形成的情况对应的图6（b）描述后续操作。
现在参照图7，在第三绝缘层20中形成有用于暴露源电极24或漏电极23的部分的第三孔20。第三绝缘层20可以被形成在作为第四掩模操作所产生结构的图6（b）的结构上。
第三孔20a通过使用第五掩模（未示出）的掩模操作而图案化地形成。第三孔20a可以被形成为与后述的像素电极和晶体管区域2中的TFT电接触。虽然图7示出了第三孔20a被形成为暴露漏电极23，但是本发明并不限制于此；例如，第三孔20a可以被形成为暴露源电极24。此外，第三孔20a的形状和位置并不限制于图7所示。
第三绝缘层20可以通过使用如旋涂的方法，由选自聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中的一种或多种的有机绝缘材料形成。然而，第三绝缘层20并不仅是可以由如上所述的有机绝缘材料形成，而且还可以由选自SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3中的无机材料形成。此外，第三绝缘层20可以具有有机绝缘材料和无机绝缘材料交替层叠的多层结构。
第三绝缘层20被形成为具有足够的厚度，例如，大于第一绝缘层10或第二绝缘层11的厚度，并且可以用作为平坦化曾以用于平坦化形成有后述的像素电极的表面，或者用作为钝化层以保护晶体管区域2中的漏电极23和源电极24。
第五掩模操作，如上所述，在第一绝缘层10上形成第三绝缘层20（其中形成有用于暴露源电极24或漏电极23的部分的第三孔20a）以覆盖源电极24和漏电极23。如果第二绝缘层11通过第四掩模操作而形成，则第三绝缘层20可以形成在第二绝缘层11上。
现在参照图8，像素电极41可以被形成在作为第五掩模操作所产生结构的图7的结构上。像素电极41可以被形成在第三绝缘层20上，并且可以被电连接到源电极24或者漏电极23。像素电极41可以填充第三绝缘层20的第三孔20a并且可以被电连接到源电极24或漏电极23的通过第三孔20a暴露的部分。像素电极41可以通过使用第六掩模（未示出）的掩模操作图案化地形成。
像素电极41可以通过第三孔20a被耦合到源电极24或者漏电极23。根据有机发光显示装置的发光类型，像素电极41可以由多种材料中任意种材料形成。例如，如果有机发光显示装置是底部发光型（其中图像是朝着基板1形成）或者双面发光型（其中图像是同时朝着基板1以及其相反方向形成），则像素电极41可以由透明的金属氧化物形成。像素电极41可以包括选自包括ITO、IZO、ZnO和In2O3的材料中的一种或多种材料。在这种情况下，虽然未示出，但是像素电极41可以被设计成不与晶体管区域2和存储区域3重叠。
然而，如果有机发光显示装置是顶部发光型（其中图像时沿着远离基板1的方向形成），像素电极41还可以包括：由用于反射光的材料形成的反射电极。在这种情况下，如图8所示，像素电极41可以被设计成与晶体管区域2部分重叠。
第六掩模操作，如上所述，在第三绝缘层20上形成填充第三孔20a并且被电连接到源电极24或漏电极23的部分的像素电极41。
现在参照图9，第四绝缘层30可以被形成在作为第六掩模操作所产生结构的图8的结构上。第四绝缘层30可以被形成以覆盖像素电极41的边缘并且可以包括用于暴露像素电极41的至少一部分的开口30a。第四绝缘层30可以通过使用第七掩模（未示出）的掩模操作而图案化地形成。
现在参照图10，中间层42和相对电极40可以被形成在作为第七掩模操作所产生结构的图9的结构上。例如，第八掩模操作可以在通过开口30a暴露的像素电极41上形成包括有机发光层的中间层42，并且可以形成相对电极40以经过中间层42与像素电极41相对。
中间层42可以被形成为选自有机发光层（EML）、空穴传输层（HTL）、空穴注入层（HIL）电子传输层（ETL）和电子注入层（EIL）中的一个或多个功能层。中间层42可以以单层结构或复合结构的方式层叠。中间层42可以由有机单体材料或有机高分子材料形成。
如果中间层42由有机单体材料形成，则HTL和HIL从EML朝着像素电极41进行层叠，而ETL和EIL从EML朝着相对电极40进行层叠。此处，有机材料可以包括：酞菁铜（CuPC）、N,N'-二(萘-1-基)-N,N'-二苯基-联苯胺（NPB）、三-8-羟基喹啉铝（Alq3）等。
然而，如果中间层42由有机高分子材料形成，则只有HTL从EML朝着像素电极41形成。HTL可以通过使用包括喷墨印刷和旋涂的方法，使用聚-(2,4)-乙烯-二羟基噻吩（PEDOT）或聚苯胺（PANI）而形成在像素电极41的顶部。此处，有机材料可以包括基于聚亚苯基乙烯（PPV）的有机高分子材料或基于聚芴的有机高分子材料，并且彩色图案可以通过包括喷墨印刷、旋涂或激光热转印的常用方法而形成。
EML可以形成单位像素，该单位像素包括发红色光、绿色光和蓝色光的子像素。
相对电极40可以被沉积到整个基板1上并且被形成为公共电极。在根据本发明的有机发光显示装置的情况下，像素电极41可以作用阳极，而相对电极40可以作用阴极，或者反之亦然。
在上述的实施方式中，中间层42形成在开口30a中，并且发光材料独立地形成在各个像素中。然而，本发明并不限制于此。例如，中间层42可以形成在整个第四绝缘层30上而不考虑像素的位置。
例如，中间层42可以被形成为包括发出红色光、绿色光和蓝色光的发光材料的发光层，并且可以沿着垂直方向进行层叠或混合。例如，当发出白光时，其他颜色组合也是可能的。此外，还可以布置色变换层或彩色滤光片以将发出的白光转换为预定颜色的光。
如果有机发光显示装置是顶部发光型（其中图像是沿着远离基板1的方向形成），则相对电极40为透明电极并且像素电极41为反射电极。此处，反射电极可以通过沉积具有小的功函数的金属（例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF或其组合物）而形成以具有小的厚度。在根据本发明实施方式的用于平板显示装置的背板中，相对电极40可以被形成为透光性电极。
在用于形成有机发光显示装置的掩模操作中，层叠的层可以通过蚀刻或湿式蚀刻而去除。此外，尽管用于描述本发明实施方式的附图示出了一个晶体管和一个电容器以便于说明，但是本发明并不限制于此，并且可以包括多个TFT和多个电容器。根据本发明实施方式，包括多个TFT和多个电容器不增加掩模操作的数量。
图11至图12为示出根据Ga浓度的半导体层22的特性的图表。图11为示出根据Ga浓度的半导体层22的空穴迁移率特性的图表，而图12为示出根据Ga浓度的半导体层22的载流子浓度特性的图表。在下文中，Ga浓度是原子浓度。
首先，参照图11，曲线111对应于在半导体层22的制造过程中氧气分压为0%的情况，而曲线112对应于在半导体层22的制造过程中氧气分压为5%的情况。示出了对应于不同Ga浓度的半导体层22的空穴迁移率。
参照图11，当用于形成半导体层22的对象包含0%浓度的Ga时，在半导体层22的制造过程中半导体层22的空穴迁移率根据氧气分压而显著变化。然而，当用于形成半导体层22的对象包含5%或更高浓度的Ga时，在半导体层22的制造过程中半导体层22的空穴迁移率甚至是在氧气分压变化的情况下也为恒量（或基本恒量）。因此，因为在半导体层22的制造过程中甚至是在氧气分压变化的情况下半导体层22的空穴迁移率也为恒量，所以改善了装置的可靠性。
参照图12，曲线114对应于在半导体层22的制造过程中氧气分压为0%的情况，而曲线112对应于在半导体层22的制造过程中氧气分压为5%的情况。示出了对应于不同Ga浓度的半导体层22的载流子浓度。
参照图12，当用于形成半导体层22的对象包含0%浓度的Ga时，在半导体层22的制造过程中半导体层22的载流子浓度根据氧气分压而显著变化。然而，当用于形成半导体层22的对象包含5%或更高浓度的Ga时，在半导体层22的制造过程中半导体层22的载流子浓度甚至是在氧气分压变化的情况下也为恒量（或基本恒量）。因此，因为在半导体层22的制造过程中甚至是在氧气分压变化的情况下半导体层22的载流子浓度也为恒量，所以改善了装置的可靠性。
图13为示出根据Ga浓度的另一特性的图表。详细地，图13示出了根据Ga浓度的电子有效质量和空穴迁移率。在图13中，曲线121示出当锡、铟和锌中的组成比为2：1：3时根据Ga浓度的半导体层22的电子有效质量，曲线122示出当锡、铟和锌中的组成比为2：3：3时根据Ga浓度的半导体层22的电子有效质量，以及曲线123示出当锡、铟和锌中的组成比为2：3：3时根据Ga浓度的半导体层22的空穴迁移率。
可以根据以下方程1算出电子有效质量。
方程1：
μ = τ m *
此处，μ可以表示迁移率，m*可以表示电子有效质量，以及τ可以表示平均电子散射时间。可以通过模拟算出根据各个Ga浓度的电子有效质量，并且可以通过将算出的电子有效质量应用到方程1而导出迁移率。
参照图13，曲线121示出电子有效质量随着Ga浓度的增加而持续增加，并因此，迁移率持续增加。然而，曲线122示出电子有效质量随着Ga浓度的增加而达到预定极限值，并且曲线123示出空穴迁移率随着Ga浓度的增加而降低。
参照图13，尽管空穴迁移率随着Ga浓度的增加而降低，但是在本发明的实施方式中，只要Ga浓度不超出约15%则可以确保适当（或足够）的空穴迁移率。
以下表1示出关于根据ITZO中的Ga浓度的电子有效质量的模拟结果。
表1：
Ga浓度（%） 电子有效质量
0.00 0.202032
5.26 0.221621
10.00 0.232344
15.00 0.234126
18.18 0.240074
参照模拟结果，显然电子有效质量是随着Ga浓度的增加而增加，由此降低了迁移率。当如表1所示的模拟结果被反应到方程1中时，可以算出在各个情况中的迁移率。
根据用于高性能柔性薄膜晶体管非晶氧化物半导体的报告书（Journal：Jpn.J.Appl.Phys.,45,4303(2006),Author：Hideo Hosono），该报告书的全文通过引用并入本文，用于实现高性能装置的非晶氧化物的最低迁移率为至少10cm2·V-1·s-1。·
然而，参照表1和方程1，当Ga浓度为15%时迁移率为10cm2·V-1·s-1。根据表1所示的模拟结果，迁移率随着Ga浓度而增加的电子有效质量的增加而降低，因此，当Ga浓度超出15%时难以保证10cm2·V-1·s-1的迁移率。
因此，当用于形成半导体层22的溅射对象的Ga浓度被设置为大约5%至大约15%时，并当半导体层22的Ga浓度被设置为大约5%至大约15%时，可以维持用于实现高性能装置的适当（或足够）的空穴迁移率并且可以确保TFT的可靠性。
根据本发明实施方式，有机发光显示设备包括：包含铟、锡和锌的氧化物以及镓的氧化物半导体层，由此实现高迁移率和稳定的电特性。例如，随着包含铟、锡和锌的氧化物以及镓的氧化物半导体包含原子浓度为大约5%至大约15%的镓时，可以确保10cm2·V-1·s-1或更高的迁移率。此外，在制造过程中装置特性不会根据环境变化而显著变化，并由此，可以确保TFT的可靠性。
虽然，已参照本发明的示例性实施方式特定示出和描述了本发明，但是本领域技术人员应当理解，在不脱离通过所附权利要求书和它们的等同物而限定的本发明的精神和范围的情况下可以对本发明进行形式和细节上的多种改变。

Claims (18)

1.一种用于平板显示装置的背板，所述背板包括：
基板；
栅电极，位于所述基板上；
第一绝缘层，位于所述基板上并且用于覆盖所述栅电极；
半导体层，位于所述第一绝缘层上并且对应于所述栅电极；以及
源电极和漏电极，位于所述半导体层上并且电连接到所述半导体层的相应部分，
其中，所述半导体层包括铟、锡、锌和镓，并且镓的原子浓度为5%至15%。
2.如权利要求1所述的背板，其中，
所述半导体层通过使用包括铟、锡和锌的氧化物以及镓的目标经由溅射形成。
3.如权利要求1所述的背板，还包括：
第三绝缘层，位于所述第一绝缘层上并且用于覆盖所述源电极和所述漏电极，
其中，所述第三绝缘层具有暴露所述源电极或所述漏电极的一部分的第三孔。
4.如权利要求3所述的背板，还包括：
像素电极，位于所述第三绝缘层上，位于所述第三孔中，并且电连接到所述源电极或所述漏电极；
中间层，位于所述像素电极上并且包括有机发光层；以及
相对电极，经过所述中间层与所述像素电极相对。
5.如权利要求4所述的背板，还包括：
第四绝缘层，位于所述第三绝缘层上，覆盖所述像素电极的边缘，并且具有暴露所述像素电极的至少一部分的开口。
6.如权利要求1所述的背板，其中，
所述半导体层包括铟、锡和锌的氧化物。
7.如权利要求1所述的背板，还包括：
第二绝缘层，位于所述第一绝缘层上，覆盖所述半导体层，并且具有暴露所述半导体层的一部分的第一孔和第二孔，
其中，所述源电极和所述漏电极分别位于所述第二绝缘层上并且位于所述第一孔和所述第二孔中。
8.一种用于平板显示装置的背板的制造方法，所述方法包括：
在基板上形成栅电极的第一掩模操作；
在所述基板上形成第一绝缘层以覆盖所述栅电极；
在所述第一绝缘层上形成半导体层以与所述栅电极相对应的第二掩模操作；
形成具有暴露所述半导体层的相应部分的第一孔和第二孔的第二绝缘层的第三掩模操作，所述第二绝缘层覆盖所述半导体层并且位于所述第一绝缘层上；以及
在所述半导体层上形成源电极和漏电极的第四掩模操作，所述源电极和所述漏电极电耦合到所述半导体层的相应部分，
其中，所述半导体层包括铟、锡、锌和镓，并且
其中，镓的原子浓度为5%至15%。
9.如权利要求8所述的方法，其中，
所述半导体层通过使用包括铟、锡和锌的氧化物以及镓的目标经由溅射形成。
10.如权利要求8所述的方法，还包括：
在所述第一绝缘层上形成第三绝缘层的第五掩模操作，所述第三绝缘层覆盖所述源电极和所述漏电极并且具有暴露所述源电极或所述漏电极的一部分的第三孔。
11.如权利要求10所述的方法，还包括：
在所述第三绝缘层上并在所述第三孔中形成像素电极的第六掩模操作，所述像素电极电耦合到所述源电极或所述漏电极。
12.如权利要求11所述的方法，还包括：
在所述第三绝缘层上形成第四绝缘层的第七掩模操作，所述第四绝缘层覆盖所述像素电极的边缘并且具有暴露所述像素电极的至少一部分的开口。
13.如权利要求8所述的方法，其中，
所述半导体层包括铟、锡和锌的氧化物。
14.如权利要求8所述的方法，其中，
所述源电极和所述漏电极分别形成在所述第二绝缘层上并且位于所述第一孔和所述第二孔中。
15.如权利要求14所述的方法，还包括：
在所述像素电极上形成中间层，所述中间层包括有机发光层；以及
形成相对电极，所述相对电极经过所述中间层与所述像素电极相对。
16.一种显示装置，包括：
基板；
位于所述基板上的半导体层，所述半导体层包括铟、锡、锌和镓，
其中，镓的原子浓度为5%至15%。
17.如权利要求16的显示装置，其中，
所述半导体层包括铟、锡和锌的氧化物。
18.如权利要求17的显示装置，还包括：
位于基板上的晶体管，所述晶体管包括所述半导体层。
CN201310652820.4A 2013-04-18 2013-12-05 平板显示器的背板及其制造方法 Pending CN104112751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130043026A KR20140125181A (ko) 2013-04-18 2013-04-18 평판표시장치용 백플레인 및 그의 제조방법
KR10-2013-0043026 2013-04-18

Publications (1)

Publication Number Publication Date
CN104112751A true CN104112751A (zh) 2014-10-22

Family

ID=51709481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310652820.4A Pending CN104112751A (zh) 2013-04-18 2013-12-05 平板显示器的背板及其制造方法

Country Status (4)

Country Link
US (1) US20140312315A1 (zh)
KR (1) KR20140125181A (zh)
CN (1) CN104112751A (zh)
TW (1) TW201442212A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393931B1 (ko) * 2015-05-01 2022-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105336745B (zh) * 2015-09-30 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105374748B (zh) * 2015-10-13 2018-05-01 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
KR20190047365A (ko) * 2017-10-27 2019-05-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
US20100102311A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
CN101794819A (zh) * 2009-01-12 2010-08-04 三星移动显示器株式会社 薄膜晶体管、其制备方法和包括它的平板显示装置
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591523B2 (ja) * 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物焼結体スパッタリングターゲット
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
US20100102311A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
CN101794819A (zh) * 2009-01-12 2010-08-04 三星移动显示器株式会社 薄膜晶体管、其制备方法和包括它的平板显示装置
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
TW201442212A (zh) 2014-11-01
US20140312315A1 (en) 2014-10-23
KR20140125181A (ko) 2014-10-28

Similar Documents

Publication Publication Date Title
KR101912406B1 (ko) 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR102287013B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US8575606B2 (en) Back panel for flat panel display apparatus, flat panel display apparatus comprising the same, and method of manufacturing the back panel
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8729552B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US9601714B2 (en) Display device
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103579286A (zh) 有机发光显示设备和制造有机发光显示设备的方法
CN103579532A (zh) 有机发光二极管显示装置及其制造方法
CN102386207A (zh) 有机发光显示设备及其制造方法
KR20130066290A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
KR100875100B1 (ko) 유기 발광 디스플레이 장치
KR20110095615A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN104465783A (zh) 薄膜晶体管及其制造方法
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101884738B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN103915446A (zh) 用于平板显示器的背板及其制造方法
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
CN104183602A (zh) 薄膜晶体管阵列衬底、其制造方法以及包括薄膜晶体管阵列衬底的有机发光显示装置
CN104112751A (zh) 平板显示器的背板及其制造方法
KR20150029321A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022