KR20120114053A - 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법 - Google Patents

박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법 Download PDF

Info

Publication number
KR20120114053A
KR20120114053A KR1020110031800A KR20110031800A KR20120114053A KR 20120114053 A KR20120114053 A KR 20120114053A KR 1020110031800 A KR1020110031800 A KR 1020110031800A KR 20110031800 A KR20110031800 A KR 20110031800A KR 20120114053 A KR20120114053 A KR 20120114053A
Authority
KR
South Korea
Prior art keywords
electrode
active layer
gate electrode
region
hole
Prior art date
Application number
KR1020110031800A
Other languages
English (en)
Other versions
KR101750381B1 (ko
Inventor
양희원
김은현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110031800A priority Critical patent/KR101750381B1/ko
Priority to US13/415,776 priority patent/US8785922B2/en
Publication of KR20120114053A publication Critical patent/KR20120114053A/ko
Application granted granted Critical
Publication of KR101750381B1 publication Critical patent/KR101750381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판; 상기 기판 상에 형성된 게이트전극; 게이트절연막에 의해 상기 게이트전극과 절연되는 활성층; 상기 활성층 상에 형성되며, 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층; 상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극; 및 상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극; 을 포함하며, 상기 제1전극의 상기 제1부분 및 제2부분은 상기 게이트전극과 중첩되며, 상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 박막트랜지스터를 제공한다.

Description

박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법{Thin film transistor, organic luminescence display and method of manufacturing thereof}
본 발명은 드레인 전류의 감소를 최소화하는 구조를 가진 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법에 관한 것이다.
대형 유기발광표시장치를 구동할 때, 유기발광표시장치에 포함된 박막트랜지스터의 기생 커패시턴스가 증가할 경우 RC 신호지연이 커지는 문제가 발생한다. 이러한 신호지연이 발생할 경우 박막트랜지스터의 온-오프 시간이 늦어지게 되고, 결국 화소가 완전히 충전 및 방전하기 전에 다음단의 신호로 바뀌게 되어 패널의 화질특성이 저하된다. 이를 개선하기 위해 오프셋 구조를 가지는 박막트랜지스터를 적용할 수 있으나 오프셋 구조를 가지는 박막트랜지스터는 소스드레인 시리즈 저항이 증가함에 따라 드레인 전류가 급격히 감소하는 문제가 있다. 따라서, 드레인 전류를 증가시키면서 동시에 기생 커패시턴스를 감소시키는 구조를 가진 박막트랜지스터의 개발이 필요하다.
본 발명의 실시 예들은 백 채널(back channel)을 형성시켜 드레인 전류의 감소를 막는 구조를 가진 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법에 관한 것이다.
상기와 같은 과제를 해결하기 위해 본 발명의 일 실시 예에 의하면, 기판; 상기 기판 상에 형성된 게이트전극; 게이트절연막에 의해 상기 게이트전극과 절연되는 활성층; 상기 활성층 상에 형성되며, 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층; 상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극; 및 상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극; 을 포함하며, 상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며, 상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 박막트랜지스터를 제공한다.
본 발명의 다른 특징에 의하면, 상기 제1전극 및 제2전극은 모두 상기 활성층과 중첩된다.
본 발명의 다른 특징에 의하면, 상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성된다.
본 발명의 다른 특징에 의하면, 상기 활성층은 산화물반도체를 함유한다.
본 발명의 다른 특징에 의하면, 상기 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함한다.
본 발명의 다른 특징에 의하면, 상기 기판과 상기 게이트전극 사이에 형성된 버퍼층; 을 더 포함한다.
본 발명의 다른 특징에 의하면, 상기 활성층은 상기 제1영역과 상기 활성층이 중첩되는 영역 중 상기 활성층과 상기 게이트전극과 중첩되는 영역을 제외한 부분에 백 채널이 형성된다.
상기와 같은 과제를 해결하기 위해 본 발명의 다른 실시 예에 의하면, 기판; 상기 기판 상에 형성된 게이트전극; 게이트절연막에 의해 상기 게이트전극과 절연되는 활성층; 상기 활성층 상에 형성되며, 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층; 상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극; 상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극; 상기 제1전극 및 제2전극 중 어느 하나와 연결되는 화소전극; 상기 화소전극에 대향하는 대향전극; 및 상기 화소전극과 대향전극 사이에 형성된 유기발광층; 을 포함하며, 상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며, 상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 유기발광표시장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 제1전극 및 제2전극은 모두 상기 활성층과 중첩된다.
본 발명의 다른 특징에 의하면, 상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성된다.
본 발명의 다른 특징에 의하면, 상기 활성층은 산화물반도체를 함유한다.
본 발명의 다른 특징에 의하면, 상기 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함한다.
본 발명의 다른 특징에 의하면, 상기 기판과 상기 게이트전극 사이에 형성된 버퍼층; 을 더 포함한다.
본 발명의 다른 특징에 의하면, 상기 활성층은 상기 제1영역과 상기 활성층이 중첩되는 영역 중 상기 활성층과 상기 게이트전극과 중첩되는 영역을 제외한 부분에 백 채널이 형성된다.
상기와 같은 과제를 해결하기 위해 본 발명의 또 다른 실시 예에 의하면, 기판을 제공하는 단계; 상기 기판 상에 게이트전극을 형성하는 단계; 게이트절연막에 의해 상기 게이트전극과 절연되는 활성층을 형성하는 단계; 상기 활성층 상에 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층을 형성하는 단계; 상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극을 형성하는 단계; 상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극을 형성하는 단계; 상기 제1전극 및 제2전극 중 어느 하나와 연결되는 화소전극을 형성하는 단계; 상기 화소전극에 대향하는 대향전극을 형성하는 단계; 및 상기 화소전극과 대향전극 사이에 유기발광층을 형성하는 단계; 을 포함하며, 상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며, 상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 유기발광표시장치의 제조방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 제1전극 및 제2전극은 모두 상기 활성층과 중첩된다.
본 발명의 다른 특징에 의하면, 상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성된다.
본 발명의 다른 특징에 의하면, 상기 활성층은 산화물반도체를 함유한다.
본 발명의 다른 특징에 의하면, 상기 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함한다.
본 발명의 다른 특징에 의하면, 상기 기판과 상기 게이트전극 사이에 형성된 버퍼층; 을 더 포함한다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이상과 같은 본 발명의 일 실시 예에 의하면, 드레인전극을 활성층과 중첩되게 형성하고, 드레인전극의 제1영역은 게이트전극과 적어도 일부가 중첩되며, 드레인전극의 제2영역은 게이트전극과 중첩되지 않고 이격되게 배치함으로써, 백 채널이 형성되고 그에 따라 시리즈 저항이 감소됨으로써 드레인 전류의 감소를 최소화할 수 있다. 또한 출력되는 드레인전류가 포화(saturation)특성을 보이게 된다.
도 1 은 본 발명의 일 실시예에 관한 박막트랜지스터를 나타낸 단면도이다.
도 2 는 도 1의 박막트랜지스터 및 비교예의 구동시 채널이 형성된 상태를 나타낸 도면이다.
도 3 은 도 1의 박막트랜지스터 및 비교예의 전달특성을 나타낸 도면이다.
도 4 는 도 1의 박막트랜지스터 및 비교예의 출력특성을 나타낸 도면이다.
도 5 내지 도 8은 도 1의 박막트랜지스터를 포함하는 유기발광 표시장치의 제조방법을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1 은 본 발명의 일 실시예에 관한 박막트랜지스터를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 박막트랜지스터는 기판(100) 상에 형성된 게이트전극(150), 게이트절연막(102)에 의해 게이트전극(150)과 절연되는 활성층(160), 활성층(160) 상에 형성된 식각방지층(103), 식각방지층(103) 상에 형성되어 활성층(160)과 연결되는 제1전극(110) 및 제2전극(120)을 포함한다. 여기서 제1전극(110)은 소스전극일 수 있으며, 제2전극(120)은 드레인전극일 수 있다. 하지만 양자는 바뀌어도 무방하다.
기판(100)은 상면이 편평하고, 절연 재질 또는 투명한 재질로 형성될 수 있다. 기판(100) 상에는 불순물의 확산을 방지하고 상면을 평탄화하기 위하여 버퍼층(101)이 더 형성될 수 있다. 버퍼층(101)은 실리콘산화물 또는 실리콘질화물을 포함할 수 있다.
버퍼층(101) 상에는 게이트전극(150)이 배치된다. 게이트전극(150) 상에는 게이트절연막(102)이 배치된다. 게이트절연막(102)은 게이트전극(150)의 상면 및 버퍼층(101)을 덮도록 전면적으로 형성된다. 게이트절연막(102)은 게이트전극(150)과 활성층(160)을 절연하는 역할을 한다.
게이트절연막(102) 상에는 활성층(160)이 배치된다. 활성층(160)은 게이트전극(150)과 대응되는 위치에 형성되며, 도 1의 단면도에서 확인할 수 있는 바와 같이 그 너비는 게이트전극(150)보다 크다. 활성층(160)은 산화물반도체를 포함할 수 있다. 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어 산화물반도체는 Ga, In 및 Zn 이 2:2:1의 원자퍼센트(atom%)의 비율로 형성될 수 있다. 그러나 이에 한정되지 않고 산화물반도체는 InGaZnO, SnO2, In2O3, ZnO, CdO, Cd2SnO4, TiO2 및 Ti3N4 를 포함하는 군에서 선택된 하나 이상의 물질로 이루어질 수 있다. 산화물반도체로 활성층(160)을 구성할 경우 저온 공정으로 제작이 가능하고 비정질상이기 때문에 대면적화가 용이하며, 양호한 전기적 특성을 갖는 장점이 있다.
활성층(160) 상에는 식각방지층(etch stop layer)(103)이 형성된다. 식각방지층(103)은 절연물질로 이루어질 수 있으며, 예를 들어, 실리콘산화물 또는 실리콘질화물로 형성할 수 있다. 식각방지층(103)은 약 수십 내지 수백 옹스트롬(angstrom)의 두께로 형성될 수 있다. 식각방지층(103)은 활성층(160) 상면과 노출된 게이트절연막(102)을 덮도록 전면적으로 형성된다. 식각방지층(103)에는 하부의 활성층(160)을 노출하는 제1홀(H1) 및 제2홀(H2)이 형성된다. 여기서 제1홀(H1)은 하부의 게이트전극(150)과 중첩되는 위치에 형성된다. 반면, 제2홀(H2)은 하부의 게이트전극(150)과 중첩되지 않고 이격되는 위치에 형성된다. 즉, 제2홀(H2)은 게이트전극(150)과 오프셋(offset)을 갖도록 형성된다.
제1전극(110) 전체는 활성층(160)과 중첩되는 위치에 형성된다. 제1전극(110)은 제1부분(111)과 제2부분(112)을 포함한다. 제1부분(111)은 식각방지층(103) 상에 형성된 부분이다. 제2부분(112)은 제1부분(111)과 활성층(160)을 연결하는 컨택부이다. 제2부분(112)은 제1홀(H1)에 충전되며 활성층(160)과 직접 접촉한다. 제1전극(110)은 제1부분(111)이 적어도 일부분이 게이트전극(150)과 중첩되는 위치에 형성되며, 제2부분(112)이 게이트전극(150)과 완전히 중첩되는 위치에 형성된다.
제2전극(120) 전체는 활성층(160)과 중첩되는 위치에 형성된다. 제2전극(120)은 제1전극(110)과 유사하게 제1영역(121)과 제2영역(122)을 포함한다. 제1영역(121)은 식각방지층(103) 상에 형성된 부분이다. 제2영역(122)은 제1영역(121)과 활성층(160)을 연결하는 컨택부이다. 제2영역(122)은 제2홀(H2)에 충전되며 활성층(160)과 직접 접촉한다. 제2전극(120)은 제1영역(121)의 적어도 일부가 게이트전극(150)과 중첩되는 위치에 형성되는 것을 특징으로 한다. 제2영역(122)은 게이트전극(150)과 중첩되지 않고 이격되도록 형성된다.
본 발명의 일 실시 예에 의한 박막트랜지스터에 의하면, 게이트전극(150)에 전압이 인가되면, 게이트전극(150)과 게이트절연층(102) 및 활성층(160)은 MOS 캡을 형성함으로써, 활성층(160)의 채널영역 중 게이트전극(150)쪽에 해당하는 부분에 전자 또는 정공이 모인 메인 채널(main channel)이 형성된다. 구체적으로, 활성층(160)의 채널영역은 게이트전극(150)에 인가되는 전압에 따라, 게이트전극(150) 쪽으로 전자 또는 정공이 이동하여 메인 채널을 형성한다. 그리고 이 메인 채널을 통해 소스전극인 제1전극(110)과 드레인전극인 제2전극(120) 간에 전류를 도통하게 한다.
한편, 본 발명의 일 실시 예에 의하면, 제2전극(120)의 제1영역(121)이 식각방지층(103)을 사이에 두고 활성층(160)과 중첩된다. 이 때, 제2전극(120)에 전압이 인가되면, 제2전극(120)의 제1영역(121), 절연물질의 일종인 식각방지층(103) 및 활성층(160)이 전자 또는 정공을 모을 수 있는 MOS 캡처럼 기능하게 된다. 이 때 제2전극(120)에 인가되는 전압은 약 5 내지 10 V인 것이 바람직하다. 따라서, 제2전극(120)의 제1영역(121)과 중첩되는 활성층(160) 영역에 전자 또는 정공이 모인 백 채널(back channel)이 형성된다. 특히 백 채널은 메인 채널이 형성되지 않은 부분에 형성되므로, 제2전극(120)의 제1영역(121)과 활성층(160)이 중첩되는 활성층(160)의 영역 중에서도 게이트전극(150)과 활성층(160)이 중첩되지 않은 영역에 형성되는 것을 특징으로 한다(도 2의 (b) 참조). 한편, 실험적으로, 제2전극(120)의 제1영역(121)이 게이트전극(150)과 중첩되는 범위까지 연장되어야만 백 채널이 형성되기 때문에 제1영역(121)은 게이트전극(150)과 중첩되어야 한다.
본 발명의 일 실시 예에 의한 박막트랜지스터의 구조를 보면, 제2전극(120)의 제2영역(122)은 게이트전극(150)과 오프셋을 주나, 제1영역(121)은 게이트전극(150)과 중첩되게 배치하고, 특히 제1영역(121)을 식각방지층(103)을 사이에 두고 활성층(160)과 중첩되게 형성함으로써 메인 채널 외에도 백 채널을 형성시키게 된다. 따라서, 백 채널로 인하여 시리즈(series) 저항이 감소되어 드레인 전류의 감소를 최소화할 수 있는 것이다. 물론, 제2전극(120)의 제2영역(122)은 게이트전극(150)과 오프셋(offset)을 줌으로써, 제2전극(120) 및 제1전극(110)이 모두 게이트전극(150)과 중첩되는 일반적인 박막트랜지스터의 구조에 비해 기생 커패시턴스는 감소되는 특징이 있다.
도 2은 도 1의 박막트랜지스터 및 비교예의 구동시 채널이 형성된 상태를 나타낸 도면이다. 도 2에서 (a)는 비교예이며, (b)가 도 1의 박막트랜지스터에 관한 것이다. 참고로, 식각방지층(103) 및 게이트절연층(102)은 도시하지 않았다.
먼저 도 2의 (a)는 본 발명의 일 실시 예에 의한 박막트랜지스터와 달리 드레인전극(120')의 상부(121')가 게이트전극(150)과 중첩되지 않는다. 즉, 소스전극(110')은 게이트전극(150)과 일부 중첩시키나, 드레인전극(120')은 게이트전극(150)과 중첩되지 않고 이격시킨 오프셋(offset) 구조의 박막트랜지스터 구동시 채널 형성을 나타낸 그림이다. 이 경우 실험 결과, 드레인전극(120')이 게이트전극(150)과 이격되어 백 채널은 형성되지 않는 것을 확인할 수 있다. 즉, (a)와 같은 오프셋 구조를 가질 경우 시리즈(series) 저항이 증가되고 드레인 전류가 급격히 감소하는 문제가 발생하게 된다.
도 2의 (b)는 본 발명의 일 실시 예에 의한 박막트랜지스터의 구동시 채널 형성을 나타낸 그림이다. 이 경우 제2전극(120)의 제1영역(121)의 적어도 일부가 게이트전극(150)과 중첩됨으로써, 메인 채널이 없는 영역, 즉 게이트전극(150)과 활성층(160)이 중첩되지 않은 영역에 백 채널(back channel)이 형성된 것을 확인할 수 있다. 따라서 이러한 백 채널로 인하여 도 2의 (a)에 비해 시리즈 저항이 감소되고 드레인 전류의 감소를 막을 수 있는 장점이 있다.
도 3은 도 1의 박막트랜지스터 및 비교예의 전달특성을 나타낸 도면이다.
도 3을 참조하면, 드레인 전압으로 약 5.1V를 인가하는 경우 드레인전류가 어떻게 변화하는지 확인할 수 있다. 여기서 N은 오프셋 구조를 가지지 않은 일반적인 박막트랜지스터의 드레인전류 값으로 하였다. c 와 d 는 도 2의 (a)와 같이 드레인전극(120')이 게이트전극(150)과 오프셋을 가지는 오프셋 구조의 박막트랜지스터의 구동시 드레인전류 값을 나타낸 것이다. c와 d의 경우 그래프에서 확인할 수 있듯이 오프셋 구조로 인해 시리즈 저항이 증가하여 N에 비해 드레인전류의 값이 현격하게 떨어진 것을 확인할 수 있다.
a와 b 는 본 발명의 일 실시 예에 의한 박막트랜지스터의 드레인전류 값을 나타낸 것이다. c와 d의 경우와는 달리, 제2전극(120)의 제1영역(121)의 적어도 일부가 게이트전극(150)과 중첩됨으로써, 드레인전류 값이 N과 비슷한 수준으로 나타난 것을 확인할 수 있다. 즉, 본 발명의 일 실시 예에 의한 박막트랜지스터에서는 드레인전류의 급격한 감소가 발생하지 않는다.
도 4은 도 1의 박막트랜지스터 및 비교예의 출력특성을 나타낸 도면이다. 도 4에서 (a)는 비교예이며, (b)가 도 1의 박막트랜지스터에 관한 것이다.
도 4를 참조하면, (a)의 경우 도 2의 (a)와 같이 드레인전극(120')이 게이트전극(150)과 오프셋을 가지는 오프셋 구조의 박막트랜지스터의 드레인전류 값을 나타낸 것이다. (a)를 보면, 오프셋 구조 때문에 시리즈 저항이 증가하여 커런트 크라우딩(current crowding) 현상을 보이게 되며 포화(saturation)특성도 관찰되지 않는다.
(b)의 경우 본 발명의 일 실시 예에 의한 박막트랜지스터의 드레인전류 값을 나타낸 것이다. (b)의 경우 (a)와는 달리 큰 드레인전류 값 및 드레인전류의 포화특성이 관찰된다.
즉, 이상과 같은 실험 결과에서도 확인할 수 있듯이 본 발명의 일 실시 예에 의한 박막트랜지스터는 백 채널이 형성되어 시리즈 저항이 감소함으로써 드레인전류의 감소를 막는 효과가 있다.
도 5 내지 도 8은 도 1의 박막트랜지스터를 포함하는 유기발광 표시장치의 제조방법을 나타낸 단면도이다. 특히 도 5 내지 도 7 는 도 1의 박막트랜지스터의 제조방법을 나타내고 있고, 도 8은 도 7의 박막트랜지스터에 유기발광소자를 연결하여 유기발광표시장치를 제조하는 방법 및 그 유기발광표시장치를 나타낸다.
도 5를 참조하면, 기판(100) 상에 버퍼층(101)을 형성한다. 버퍼층(101)은 무기물을 PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric CVD)법, LPCVD(Low Pressure CVD)법 등의 방법으로 증착할 수 있다. 버퍼층(101) 상에는 게이트전극(150)을 형성한다. 게이트전극(150)은 도전층을 형성한 다음 게이트전극(150)의 형태로 패터닝하여 제조할 수 있다.
도 6을 참조하면, 게이트전극(150) 상에는 게이트절연막(102)을 형성한다. 게이트절연막(102)은 유기물 또는 무기물을 PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric chemical vapor deposition)법, LPCVD(low pressure chemical vapor deposition)법 등의 방법으로 증착하여 형성할 수 있다. 게이트절연막(102) 상에는 활성층(160)을 형성한다. 활성층(160)은 산화물반도체를 포함할 수 있다. 활성층(160) 상에는 식각방지층(103)을 형성한다. 식각방지층(103)은 유기물 또는 무기물을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착하여 형성할 수 있다. 식각방지층(103)에는 활성층(160)을 노출하도록 홀을 형성한다. 제1홀(H1)은 게이트전극(150)과 중첩되도록 형성하고, 제2홀(H2)은 게이트전극(150)과 중첩되지 않고 이격되도록 형성한다.
도 7을 참조하면, 식각방지층(103) 상에 제1전극(110) 및 제2전극(120)을 형성한다. 제1전극(110)은 제1홀(H1)을 채우는 제2부분(112)과 제2부분(112) 상에 형성된 제1부분(111)으로 이루어진다. 여기서 제1부분(111)은 적어도 일부가 게이트전극(150)과 중첩되도록 패터닝한다. 제2전극(120)은 제2홀(H2)을 채우는 제2영역(122)과 제2영역(122) 상에 형성된 제1영역(121)으로 이루어진다. 여기서 제1영역(121)은 적어도 일부가 게이트전극(150)과 중첩되도록 패터닝한다. 제1전극(110) 및 제2전극(120)은 모두 활성층(160)과 중첩되도록 패터닝한다.
도 8을 참조하면, 도 8은 도 1의 박막트랜지스터가 유기발광표시장치의 구동트랜지스터로 기능하는 경우를 한정하여 도시한 것이다. 도 1의 박막트랜지스터는 드레인전류가 감소하지 않는 특징이 있다. 유기발광표시장치의 유기발광소자는 구동트랜지스터의 드레인전류에 대응하여 발광하므로, 도 1의 박막트랜지스터는 구동트랜지스터로 배치되는 것이 좋다.
도 8을 참조하면, 도 7의 박막트랜지스터 상에 평탄화층(104)을 더 형성한다. 평탄화층(104)은 표면을 평탄화하며, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 형성될 수 있다. 평탄화층(104)은 화소전극(210)과 박막트랜지스터의 제1전극(110) 및 제2전극(120) 중 어느 하나를 전기적으로 연결하기 위한 비아홀(VH)이 형성될 수 있다.
평탄화층(104) 상에는 화소전극(210)이 형성된다. 화소전극(210)은 유기발광소자의 애노드전극으로 작용한다. 화소전극(210)은 비아홀(VH)을 통해 박막트랜지스터와 연결된다. 화소전극(210)의 상부에는 화소정의막(105)이 형성된다. 화소정의막(105)은 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 형성될 수 있다. 화소정의막(105)에는 화소전극(210)을 노출하는 개구부가 마련될 수 있다.
노출된 화소전극(210) 상에는 유기발광층(230)이 형성된다. 대향전극(220)은 유기발광층(230)에 의해 화소전극(210)과 절연된다. 대향전극(220)은 캐소드전극으로 작용할 수 있으며, 화소전극(210) 및 대향전극(220)은 유기발광층(230)에 서로 다른 극성의 전압을 인가해 유기발광층(230)이 발광을 일으키도록 한다.
상기 유기발광층(230)은 저분자 또는 고분자 유기막이 사용될 수 있다. 유기발광층(230)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
본 발명의 일 실시 예에 의한 유기발광표시장치는 배면발광, 전면발광, 양면발광에 한정되지 않는다. 또한 유기발광표시장치는 외광을 투과하는 투과창을 구비한 투명유기발광표시장치 일 수도 있다.
한편, 본 발명의 일 실시 예에 의한 박막트랜지스터는 유기발광표시장치에만 적용되는 것이 아니며, 액정표시장치 등과 같이 박막트랜지스터가 사용되는 평판표시장치에는 모두 적용될 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 101: 버퍼층
102: 게이트절연막 103: 식각방지층
150: 게이트전극 160: 활성층
110: 제1전극 111: 제1부분
112: 제2부분 120: 제2전극
121: 제1영역 122: 제2영역
104: 평탄화층 105: 화소정의막
210: 화소전극 220: 대향전극
230: 유기발광층 H1: 제1홀
H2: 제1홀 VH: 비아홀

Claims (18)

  1. 기판;
    상기 기판 상에 형성된 게이트전극;
    게이트절연막에 의해 상기 게이트전극과 절연되는 활성층;
    상기 활성층 상에 형성되며, 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층;
    상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극; 및
    상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극;
    을 포함하며,
    상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며,
    상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 박막트랜지스터.
  2. 제1항에 있어서
    상기 제1전극 및 상기 제2전극은 모두 상기 활성층과 중첩되는 박막트랜지스터.
  3. 제1항에 있어서
    상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성되는 박막트랜지스터.
  4. 제1항에 있어서
    상기 활성층은 산화물반도체를 함유하는 박막트랜지스터.
  5. 제4항에 있어서
    상기 산화물반도체는
    인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함하는 박막트랜지스터..
  6. 제1항에 있어서
    상기 활성층은
    상기 제1영역과 상기 활성층이 중첩되는 영역 중 상기 활성층과 상기 게이트전극과 중첩되는 영역을 제외한 부분에 백 채널(back channel)이 형성되는 박막트랜지스터.
  7. 기판;
    상기 기판 상에 형성된 게이트전극;
    게이트절연막에 의해 상기 게이트전극과 절연되는 활성층;
    상기 활성층 상에 형성되며, 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층;
    상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극;
    상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극;
    상기 제1전극 및 제2전극 중 어느 하나와 연결되는 화소전극;
    상기 화소전극에 대향하는 대향전극; 및
    상기 화소전극과 상기 대향전극 사이에 형성된 유기발광층;
    을 포함하며,
    상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며,
    상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 유기발광표시장치.
  8. 제7항에 있어서
    상기 제1전극 및 상기 제2전극은 모두 상기 활성층과 중첩되는 유기발광표시장치.
  9. 제7항에 있어서
    상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성되는 유기발광표시장치.
  10. 제7항에 있어서
    상기 활성층은 산화물반도체를 함유하는 유기발광표시장치.
  11. 제10항에 있어서
    상기 산화물반도체는
    인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함하는 유기발광표시장치.
  12. 제7항에 있어서
    상기 활성층은
    상기 제1영역과 상기 활성층이 중첩되는 영역 중 상기 활성층과 상기 게이트전극과 중첩되는 영역을 제외한 부분에 백 채널(back channel)이 형성되는 유기발광표시장치.
  13. 기판을 제공하는 단계;
    상기 기판 상에 게이트전극을 형성하는 단계;
    게이트절연막에 의해 상기 게이트전극과 절연되는 활성층을 형성하는 단계;
    상기 활성층 상에 상기 활성층을 노출하는 제1홀 및 제2홀을 포함하는 식각방지층을 형성하는 단계;
    상기 식각방지층상에 형성된 제1부분과, 상기 제1홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1부분과 상기 활성층을 연결하는 제2부분을 포함하는 제1전극을 형성하는 단계;
    상기 식각방지층상에 형성된 제1영역과, 상기 제2홀에 충전되어 상기 활성층과 직접 접촉하며 상기 제1영역과 상기 활성층을 연결하는 제2영역을 포함하는 제2전극을 형성하는 단계;
    상기 제1전극 및 상기 제2전극 중 어느 하나와 연결되는 화소전극을 형성하는 단계;
    상기 화소전극에 대향하는 대향전극을 형성하는 단계; 및
    상기 화소전극과 상기 대향전극 사이에 유기발광층을 형성하는 단계;
    을 포함하며,
    상기 제1전극의 상기 제1부분의 적어도 일부 및 제2부분은 상기 게이트전극과 중첩되며,
    상기 제2전극의 상기 제1영역은 적어도 일부가 상기 게이트전극과 중첩되며, 상기 제2영역은 상기 게이트전극과 중첩되지 않고 이격되는 유기발광표시장치의 제조방법.
  14. 제13항에 있어서
    상기 제1전극 및 상기 제2전극은 모두 상기 활성층과 중첩되는 유기발광표시장치의 제조방법.
  15. 제13항에 있어서
    상기 제1홀은 상기 게이트전극과 중첩되도록 형성되고, 상기 제2홀은 상기 게이트전극과 중첩되지 않고 이격되도록 형성되는 유기발광표시장치의 제조방법.
  16. 제13항에 있어서
    상기 활성층은 산화물반도체를 함유하는 유기발광표시장치의 제조방법.
  17. 제16항에 있어서
    상기 산화물반도체는
    인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함하는 유기발광표시장치의 제조방법.
  18. 제13항에 있어서
    상기 기판과 상기 게이트전극 사이에 형성된 버퍼층을 형성하는 단계;
    을 더 포함하는 유기발광표시장치의 제조방법.
KR1020110031800A 2011-04-06 2011-04-06 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법 KR101750381B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110031800A KR101750381B1 (ko) 2011-04-06 2011-04-06 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
US13/415,776 US8785922B2 (en) 2011-04-06 2012-03-08 Thin film transistor, organic luminescence display including the same, and method of manufacturing the organic luminescence display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031800A KR101750381B1 (ko) 2011-04-06 2011-04-06 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20120114053A true KR20120114053A (ko) 2012-10-16
KR101750381B1 KR101750381B1 (ko) 2017-06-26

Family

ID=46965387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031800A KR101750381B1 (ko) 2011-04-06 2011-04-06 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법

Country Status (2)

Country Link
US (1) US8785922B2 (ko)
KR (1) KR101750381B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000545A (ko) * 2013-06-24 2015-01-05 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20160017703A (ko) * 2014-07-31 2016-02-17 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
KR20200133198A (ko) * 2013-11-08 2020-11-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR20210009398A (ko) * 2014-07-31 2021-01-26 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
CN113471077A (zh) * 2021-05-28 2021-10-01 北京机械设备研究所 一种高电压薄膜晶体管的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035734A (zh) 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014109590A (ja) * 2012-11-30 2014-06-12 Panasonic Liquid Crystal Display Co Ltd 表示装置及び表示装置の製造方法
KR20150061302A (ko) * 2013-11-27 2015-06-04 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN103715270B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
EP2911204A1 (en) * 2014-02-19 2015-08-26 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Bottom gate thin film transistor device and circuit
CN103972299B (zh) * 2014-04-28 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105720104B (zh) * 2014-12-01 2019-01-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制作方法
KR20190031543A (ko) * 2016-08-29 2019-03-26 선전 로욜 테크놀로지스 컴퍼니 리미티드 박막 트랜지스터의 제조방법
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
KR20010003189A (ko) 1999-06-22 2001-01-15 김영환 반도체소자의 박막트랜지스터 제조방법
KR100583421B1 (ko) 2004-01-29 2006-05-24 실리콘 디스플레이 (주) 유기 발광 다이오드에 사용하는 화소 회로 및 그를이용하는 표시장치
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101174881B1 (ko) * 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000545A (ko) * 2013-06-24 2015-01-05 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20200133198A (ko) * 2013-11-08 2020-11-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR20160017703A (ko) * 2014-07-31 2016-02-17 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
KR20210009398A (ko) * 2014-07-31 2021-01-26 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
CN113471077A (zh) * 2021-05-28 2021-10-01 北京机械设备研究所 一种高电压薄膜晶体管的制备方法
CN113471077B (zh) * 2021-05-28 2024-05-31 北京机械设备研究所 一种高电压薄膜晶体管的制备方法

Also Published As

Publication number Publication date
KR101750381B1 (ko) 2017-06-26
US8785922B2 (en) 2014-07-22
US20120256176A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101750381B1 (ko) 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
US10593906B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US8981362B2 (en) Organic light-emitting display device and method of manufacturing the same
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
US9153700B2 (en) Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods
KR101806405B1 (ko) 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR20150061302A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR101808533B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조방법
US8710503B2 (en) Organic light-emitting display and method of manufacturing the same
KR20160045231A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
JP2018041752A (ja) 半導体装置
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
US20110127533A1 (en) Organic light-emitting display device and method of manufacturing the same
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
KR101793048B1 (ko) 평판표시장치용 백플레인 및 그의 제조방법
KR20140090722A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101616929B1 (ko) 유기발광 표시장치 제조방법
KR100611651B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20200128324A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20110069403A (ko) 듀얼 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant