CN111445878A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN111445878A CN111445878A CN202010355786.4A CN202010355786A CN111445878A CN 111445878 A CN111445878 A CN 111445878A CN 202010355786 A CN202010355786 A CN 202010355786A CN 111445878 A CN111445878 A CN 111445878A
- Authority
- CN
- China
- Prior art keywords
- signal
- reset
- low
- frequency clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供了一种显示面板及显示装置,该显示面板包括级联的GOA单元,所述GOA单元包括:扫描电路,位于显示区内,用于向所述显示面板的子像素输入扫描信号;重置电路,位于边框区内,用于对所述GOA单元进行重置,所述重置电路的输出端与所述扫描电路的起始信号输入端连接。本发明提供的显示面板通过将扫描电路设置在显示区内,减少了边框区域的宽度,提高了显示面板的屏占比,有利于实现窄边框甚至无边框设计。
Description
技术领域
本申请涉及显示领域,尤其涉及一种显示面板及显示装置。
背景技术
随着TFT-LCDs(Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)技术的发展及面板市场需求的不断变化,手机、电脑、电视等大小尺寸面板的边框宽度都在不断减小。
在GOA(Gate Driver On Array,阵列基板栅极驱动)结构的显示面板中,由于GOA电路设置在显示区外的边框区内,GOA电路占据了较大的边框区域,使得显示面板的边框宽度过大,不利于实现窄边框甚至无边框的面板设计。
因此,现有技术存在显示面板边框宽度过大的问题,需要解决。
发明内容
本发明提供一种显示面板及显示装置,以改进现有技术存在显示面板边框宽度过大的问题。
为解决以上问题,本发明提供的技术方案如下:
本发明提供一种显示面板,其包括级联的GOA单元,所述GOA单元包括:
扫描电路100,位于显示区102内,用于向所述显示面板的子像素输入扫描信号;
重置电路200,位于边框区101内,用于对所述GOA单元进行重置,所述重置电路200的输出端与所述扫描电路100的起始信号输入端d连接。
在本发明提供的显示面板中,所述显示面板还包括信号线,用于向所述GOA单元传输驱动信号,所述信号线包括沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线,所述第二信号线的一端连接所述第一信号线,另一端连接所述GOA单元;所述第一信号线包括重置信号总线Reset、第一低频时钟信号总线LC1和第二低频时钟信号总线LC2;所述第二信号线包括重置信号连接线7、第一低频时钟信号连接线3、第二低频时钟信号连接线2和所述扫描电路100的起始信号连接线4,所述重置信号连接线7位于边框区内,连接所述重置信号总线Reset和重置电路200的第一输入端;所述第一低频时钟信号连接线3连接所述第一低频时钟信号总线LC1和所述扫描电路100的第一低频时钟信号输入端b,包括位于所述边框区101内的第一部分31,和贯通所述边框区101和所述显示区102的第二部分32;所述第二低频时钟信号连接线2连接所述第二低频时钟信号总线LC2和所述扫描电路100的第二低频时钟信号输入端c,包括位于所述边框区101内的第一部分21,和贯通所述边框区101和所述显示区102的第二部分22;所述起始信号连接线4连接所述扫描电路100的起始信号输入端d,包括位于所述边框区101内的第一部分41,和贯通所述边框区101和所述显示区102的第二部分42,所述重置电路200的输出端连接所述起始信号连接线4的第一部分41;当所述重置电路200的第一输入端输入高电位的重置信号时,所述重置电路200的第二输入端输入低电位的低频时钟信号,所述重置电路200向所述扫描电路100的起始信号输入端d输入低电位信号,从而对所述GOA单元进行重置。
在本发明提供的显示面板中,所述重置电路200的第二输入端连接所述第一部分31。
在本发明提供的显示面板中,所述重置电路200的第二输入端连接所述第一部分21。
在本发明提供的显示面板中,存在至少一个所述重置电路200的第二输入端连接所述第一部分31,且至少一个所述重置电路200的第二输入端连接所述第一部分21。
在本发明提供的显示面板中,所述重置电路200的第二输入端依次交替连接所述第一部分31和所述第一部分21。
在本发明提供的显示面板中,所述重置电路200包括重置晶体管T11,所述扫描电路100包括扫描晶体管T2~T10和电容C,所述显示面板包括:
衬底500;
第一有源层,形成于所述衬底500上,图案化形成所述重置晶体管T11的源极510;
第一绝缘层520,形成于所述源极510上,覆盖所述衬底500和所述源极510;
第一金属层,形成于所述第一绝缘层520上,图案化形成所述重置晶体管T11的栅极532、栅极连接线531、以及所述电容C的第一电极板533,所述栅极532和所述栅极连接线531连接;
第二绝缘层540,形成于所述第一金属层上,覆盖所述第一绝缘层520和所述第一金属层;
第二金属层,形成于所述第二绝缘层540上,图案化形成所述重置信号总线Reset和其他所述第一信号线、所述第二部分12~62、扫描晶体管T2~T10的栅极551、以及所述电容C的第二电极板552;
第三绝缘层560,形成于所述第二金属层上,覆盖所述第二绝缘层540和所述第二金属层;
第二有源层,形成于所述第三绝缘层560上,图案化形成所述扫描晶体管T2~T10的源极570;
第三金属层,形成于所述第二有源层上,图案化形成所述重置晶体管T11的第一极581和第二极582、扫描晶体管T2~T10的第一极583和第二极584、重置信号连接线7、以及所述第一部分11~61;所述重置信号连接线7的一端通过第一过孔与所述重置信号总线Reset连接,另一端通过第二过孔与所述栅极连接线531;所述第一部分11~61的一端通过所述第一过孔与对应的所述第一信号线连接,另一端通过所述第一过孔与所述第二部分12~62连接;所述低频时钟信号连接线的第一部分31或21与所述第一极581连接,所述第一部分41与所述第二极582连接;所述第一极581和所述第二极582分别通过第三过孔与所述源极510连接,所述第一极583和所述第二极584分别与所述源极570连接;其中,所述第一过孔贯穿所述第三绝缘层560,所述第二过孔同时贯穿所述第三绝缘层560和所述第二绝缘层540,所述第三过孔同时贯穿所述第三绝缘层560、所述第二绝缘层540和所述第一绝缘层520;
钝化层,形成于所述第三金属层上,覆盖所述第三绝缘层560、所述第二有源层和所述第三金属层。
在本发明提供的显示面板中,所述第一有源层的材料为低温多晶硅材料,所述第二有源层的材料为金属氧化物半导体材料。
在本发明提供的显示面板中,所述GOA单元包括:
上拉控制模块601,与第一节点Q(n)连接,用于根据起始信号,上拉所述第一节点的电位;
上拉模块602,与所述第一节点Q(n)和扫描信号输出端连接,用于根据本级时钟信号CK,上拉本级扫描信号G(n)的电位;
第一下拉模块603,与所述扫描信号输出端连接,用于根据后m级扫描信号G(n+6),下拉所述本级扫描信号G(n)的电位;
第二下拉模块604,与所述第一节点Q(n)连接,用于根据后m级扫描信号G(n+6),下拉所述第一节点Q(n)的电位;
第一下拉维持模块605,与所述第一节点Q(n)和所述扫描信号输出端连接,用于根据第一低频时钟信号LC1,维持所述第一节点Q(n)和所述本级扫描信号G(n)的低电位;
第二下拉维持模块606,与所述第一节点Q(n)和所述扫描信号输出端连接,用于根据第二低频时钟信号LC2,维持所述第一节点Q(n)和所述本级扫描信号G(n)的低电位;
电位抬升模块607,与所述第一节点Q(n)和所述扫描信号输出端连接,用于对所述第一节点Q(n)的电位进行抬升;
重置电路200,与所述第一节点Q(n)连接,用于根据低频时钟信号LC1/LC2,下拉所述第一节点Q(n)的电位,从而对所述GOA单元进行重置。
同时,本发明还提供一种显示装置,其包括本发明提供的任一所述的显示面板以及驱动芯片,所述驱动芯片与所述显示面板的GOA单元连接,用于对所述GOA单元输入驱动信号。
本发明提供了一种显示面板及显示装置,该显示面板包括级联的GOA单元,所述GOA单元包括:扫描电路,位于显示区内,用于向所述显示面板的子像素输入扫描信号;重置电路,位于边框区内,用于对所述GOA单元进行重置,所述重置电路的输出端与所述扫描电路的起始信号输入端连接。本发明提供的显示面板通过将扫描电路设置在显示区内,减少了边框区域的宽度,提高了显示面板的屏占比,有利于实现窄边框甚至无边框设计。进一步地,重置信号总线与重置电路之间的连接通过重置信号连接线实现,重置信号连接线仅设置于边框区内,无需进入显示区,减少了显示区内的信号线的数量,增大了显示区的开口率,提高了像素的穿透率。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的第一种结构示意图。
图2为本发明实施例提供的显示面板的第二种结构示意图。
图3为本发明实施例提供的显示面板的第三种结构示意图。
图4为图1中区域103的放大结构示意图。
图5为本发明实施例提供的显示面板的膜层结构示意图。
图6为本发明实施例提供的GOA单元的电路图。
图7为本发明实施例提供的显示面板的第一种时序图。
图8为本发明实施例提供的显示面板的第二种时序图。
图9为本发明实施例提供的显示面板的第三种时序图。
具体实施方式
下面将结合本发明的具体实施方案,对本发明实施方案和/或实施例中的技术方案进行清楚、完整的描述,显而易见的,下面所描述的实施方案和/或实施例仅仅是本发明一部分实施方案和/或实施例,而不是全部的实施方案和/或实施例。基于本发明中的实施方案和/或实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方案和/或实施例,都属于本发明保护范围。
本发明所提到的方向用语,例如[上]、[下]、[左]、[右]、[前]、[后]、[内]、[外]、[侧]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明和理解本发明,而非用以限制本发明。术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或是暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
针对现有技术存在显示面板边框宽度过大的问题,本发明实施例提供一种显示面板予以缓解。
请参照图1至图3,图1至图3分别示出了本发明实施例提供的显示面板的三种结构示意图。本发明实施例提供的显示面板包括显示区102和边框区101,显示面板包括级联的GOA单元,GOA单元包括:
扫描电路100,位于显示区102内,用于向显示面板的子像素输入扫描信号G(n),其中n为GOA单元的级数;
重置电路200,位于边框区101内,用于对GOA单元进行重置,重置电路200的输出端与扫描电路100的起始信号输入端d连接。
本发明实施例提供一种显示面板,该显示面板包括:扫描电路,位于显示区内,用于向显示面板的子像素输入扫描信号,其中n为GOA单元的级数;重置电路,位于边框区内,用于对GOA单元进行重置,重置电路的输出端与扫描电路的起始信号输入端连接。通过将扫描电路设置在显示区内,减少了边框区域的宽度,提高了显示面板的屏占比,有利于实现窄边框甚至无边框设计。
下面,以12CK产品为例,结合附图对本发明实施例提供的显示面板进行详细的解释说明。在12CK显示面板中,GOA电路包括12条时钟信号总线,级联的GOA单元形成顺序排列的若干个GOA模块,每个GOA模块包括6个GOA单元。同样的,在2mCK的显示面板中,GOA电路包括2m条时钟信号总线,级联的GOA单元形成顺序排列的若干个GOA模块,每个GOA模块包括m个GOA单元。本发明实施例以12CK的产品为例仅为对本发明提供的显示面板进行阐释,不在于限制,其他类型的产品可以本发明的实施例进行类推。
在一种实施例中,请参照图1至图4所示,其中图4为图1中区域103的放大结构示意图。本发明实施例提供的显示面板还包括信号线,用于向GOA单元传输驱动信号,信号线包括沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线,第二信号线的一端连接第一信号线,另一端连接GOA单元;其中,第一方向与第二方向相互垂直,第一方向为竖直方向,第二方向为水平方向。
第一信号线包括重置信号总线Reset,第一低频时钟信号总线LC1,第二低频时钟信号总线LC2,帧起始信号STV,分级时钟信号总线CK1、CK2......CK12,以及用于连接前后级的扫描电路100的竖向信号连接线。
第二信号线包括本级时钟信号连接线1,第二低频时钟信号连接线2,第一低频时钟信号连接线3,起始信号连接线4,下拉信号连接线5,输出信号连接线6,重置信号连接线7。
本级时钟信号连接线1的一端连接分级时钟信号连接线,另一端连接扫描电路100的时钟信号输入端a,本级时钟信号连接线1包括位于边框区101内的第一部分11,和贯通边框区101和显示区102的第二部分12。
第二低频时钟信号连接线2的一端连接第二低频时钟信号总线LC2,另一端连接扫描电路100的第二低频时钟信号输入端c,第二低频时钟信号连接线2包括位于边框区101内的第一部分21,和贯通边框区101和显示区102的第二部分22。
第一低频时钟信号连接线3的一端连接第一低频时钟信号总线LC1,另一端连接扫描电路100的第一低频时钟信号输入端b,第一低频时钟信号连接线3包括位于边框区101内的第一部分31,和贯通边框区101和显示区102的第二部分32。
在首位GOA模块内,起始信号连接线4的一端连接帧起始信号总线STV,另一端连接扫描电路100的起始信号输入端d,在次位GOA模块内,起始信号连接线4的一端连接一竖向信号连接线,另一端连接扫描电路100的起始信号输入端d;起始信号连接线4包括位于边框区101内的第一部分41,和贯通边框区101和显示区102的第二部分42。
下拉信号连接线5的一端连接一竖向信号连接线,另一端连接扫描电路100的下拉信号输入端e,下拉信号连接线5包括位于边框区101内的第一部分51,和贯通边框区101和显示区102的第二部分52。
输出信号连接线6的一端连接一竖向信号连接线,另一端连接扫描电路100的输出信号端f,输出信号连接线6包括位于边框区101内的第一部分61,和贯通边框区101和显示区102的第二部分62。
其中,连接输出信号连接线6的竖向信号连接线,与连接下6级扫描电路100起始信号连接线5的竖向信号连接线为同一条连接线;在次位GOA模块内,连接输出信号连接线6的竖向信号连接线,同时与连接上6级扫描电路100下拉信号连接线5的竖向信号连接线为同一条连接线;
重置信号连接线7位于边框区101内,一端连接重置信号总线Reset,另一端连接重置电路200的第一输入端。
当重置电路200的第一输入端输入高电位的重置信号时,第二输入端输入低电位的低频时钟信号,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
本发明实施例通过将重置电路设置在边框区内,重置信号总线与重置电路之间的连接通过重置信号连接线实现,重置信号连接线仅设置于边框区内,无需进入显示区,减少了显示区内的信号线的数量,增大了显示区的开口率,提高了像素的穿透率。
在一种实施例中,请参考图4至图6,其中图5为本发明实施例提供的显示面板的膜层结构示意图,图5为本发明实施例提供的GOA单元的电路图。扫描电路100包括扫描晶体管T2~T10和电容C,扫描晶体管T2~T10和电容C位于显示区内;重置电路200包括重置晶体管T11,重置晶体管T11位于边框区200内;其中重置晶体管T11一般为低温多晶硅薄膜晶体管,扫描晶体管T2~T10一般为金属氧化物薄膜晶体管。从膜层结构上看,如图5所示,本发明实施例提供的显示面板包括:
衬底500;
第一有源层,形成于衬底500上,图案化形成重置晶体管T11的源极510;
第一绝缘层520,形成于源极510上,覆盖衬底500和源极510;
第一金属层,形成于第一绝缘层520上,图案化形成重置晶体管T11的栅极532、栅极连接线531、以及电容C的第一电极板533;其中,栅极532和栅极连接线531连接,即重置晶体管T11的栅极532为重置电路200的第一输入端;
第二绝缘层540,形成于第一金属层上,覆盖第一绝缘层520和第一金属层;
第二金属层,形成于第二绝缘层540上,图案化形成重置信号总线Reset和其余第一信号线(未画出,与重置信号总线Reset相类似)、第二部分12~62、扫描晶体管T2~T10的栅极551、以及电容C的第二电极板552;其中,第二部分12~62贯通边框区101和显示区102;
第三绝缘层560,形成于第二金属层上,覆盖第二绝缘层540和第二金属层;
第二有源层,形成于第三绝缘层560上,图案化形成扫描晶体管T2~T10的源极570;
第三金属层,形成于第二有源层上,图案化形成重置晶体管T11的第一极581和第二极582、扫描晶体管T2~T10的第一极583和第二极584、重置信号连接线7、以及第一部分11~61,其中,重置信号连接线7和第一部分11~61均位于边框区101内;
其中,重置信号连接线7的一端通过第一过孔与重置信号总线Reset连接,另一端通过第二过孔与栅极连接线531;第一部分11~61的一端通过第一过孔分别与对应的第一信号线连接,另一端与第二部分12~62对应连接;第一极581与第一部分31或第一部分21连接,第二极582与第一部分41连接,第一极581和第二极582分别通过第三过孔与源极510连接,第一极583和第二极584分别与源极570连接;
其中,第一过孔贯穿第三绝缘层560,第二过孔同时贯穿第三绝缘层560和第二绝缘层540,第三过孔同时贯穿第三绝缘层560、第二绝缘层540和第一绝缘层520;
钝化层590,形成于第三金属层上,覆盖第三绝缘层560、第二有源层和第三金属层。
在一种实施方案中,位于边框区101内的重置晶体管T11为低温多晶硅薄膜晶体管,即第一有缘层的材料为低温多晶硅材料;位于显示区102内的扫描晶体管T2~T10为金属氧化物薄膜晶体管,即第二有缘层的材料为金属氧化物半导体材料。
在一种实施例中,由于每一级GOA单元的结构相同,即每个GOA单元内部各晶体管的设置数量和连接方式均相同,因此每一级GOA单元的工作原理也相同。如图6所示,以第n(n大于6)级GOA单元为例,第n级GOA单元包括:
上拉控制模块601,与第一节点Q(n)连接,用于根据起始信号G(n-6),上拉第一节点Q(n)的电位。由于第一至六级GOA单元的起始信号输入端连接帧起始信号总线,因此对于第一至六级GOA单元,上拉控制模块501用于根据起始信号STV,上拉第一节点Q的电位。需要注意的是,上拉控制模块501设置在前6级GOA单元中。上拉控制模块601包括第一晶体管T1,第一晶体管T1的栅极和第一极接入起始信号G(n-6),第二极连接第一节点Q(n)。当起始信号G(n-6)为高电位时,晶体管T1导通,向第一节点Q(n)输入高电位信号,进而上拉第一节点Q(n)的电位。
上拉模块602,与第一节点Q(n)和扫描信号输出端连接,用于根据本级时钟信号CK,上拉本级扫描信号G(n)的电位。上拉模块602包括第二晶体管T2,第二晶体管的栅极连接第一节点Q(n),第一极介入本级时钟信号CK,第二极连接本级扫描信号输出端。当第一节点Q(n)为高电位,且本级时钟信号为高电位时,第二晶体管T2导通,向本级扫描信号输出端输入高电位信号,进而上拉本级扫描信号G(n)的电位。
第一下拉模块603,与扫描信号输出端连接,用于根据后6级扫描信号G(n+6),下拉本级扫描信号G(n)的电位。第一下拉模块603包括第三晶体管T3,第三晶体管T3的栅极接入后6级扫描信号G(n+6),第一极接入低电位电源信号VSS,第二极连接本级扫描信号输出端。当第三晶体管T3的栅极接入高电位的扫描信号G(n+6)时,第三晶体管T3导通,向本级扫描信号输出端输入低电位信号,进而下拉本级扫描信号G(n)的电位。
第二下拉模块604,与第一节点Q(n)连接,用于根据后6级扫描信号,下拉第一节点Q(n)的电位。第二下拉模块504包括第四晶体管T4,第四晶体管T4的栅极接入后6级扫描信号G(n+6),第一极接入低电位电源信号VSS,第二极连接本级扫描信号输出端。当第四晶体管T4的栅极接入高电位的扫描信号G(n+6)时,第四晶体管T4导通,向本级扫描信号输出端输入低电位信号,进而下拉本级扫描信号G(n)的电位。
第一下拉维持模块605,与第一节点Q(n)和所述扫描信号输出端连接,用于根据第一低频时钟信号LC1,维持第一节点Q(n)和本级扫描信号G(n)的低电位。第一下拉维持模块605包括第五晶体管T51、第六晶体管T52、第七晶体管T53、第八晶体管T54、第九晶体管T7、以及第十晶体管T9。第五晶体管T51的栅极和第一极、第七晶体管T53的第一极连接第一低频时钟信号LC1,第五晶体管T51的第二极连接第六晶体管T52的第二极、第七晶体管T53的栅极;第六晶体管T52的第一极、第八晶体管T54的第一极、第九晶体管T7的第一极、以及第十晶体管T9的第一极连接低电位电源信号VSS,第六晶体管T52的栅极、第八晶体管T54的栅极、第九晶体管T7的第二极连接第一节点Q(n),第七晶体管T53的第二极、第八晶体管T54的第二极连接第九晶体管T7的栅极、以及第十晶体管T9的栅极,第十晶体管T9的第二极连接本级扫描信号输出端。
第一下拉维持模块605工作时,第一低频时钟信号LC1输入高电位信号,使第五晶体管T51导通,向第七晶体管T53的栅极输入高电位信号;当Q(n)点的电位为低电位时,第六晶体管T52、第八晶体管T54断开,第七晶体管T53导通,向第九晶体管T7、第十晶体管T9的栅极输入高电位信号,第九晶体管T7、第十晶体管T9导通,通过第九晶体管T7向第一节点Q(n)输入低电位信号,以维持第一节点Q(n)的低电位,通过第十晶体管T9向扫描信号输出端输入电位信号,以维持扫描信号输出端的低电位;当Q(n)点的电位为高电位时,第六晶体管T52、第八晶体管T54导通,向第七晶体管T53的栅极输入低电位信号,低电位信号和高电位信号的共同作用,使第七晶体管T53的栅极信号电位偏低,第七晶体管T53关闭,第九晶体管T7、第十晶体管T9关闭。
第二下拉维持模块606,与第一节点Q(n)和扫描信号输出端连接,用于根据第二低频时钟信号LC2,维持第一节点Q(n)和本级扫描信号G(n)的低电位。第二下拉维持模块606和第一下拉维持模块605的结构相同,具体的工作原理也与第一下拉维持模块605相同,具体参考第一下拉维持模块605。
需要注意的是,第一下拉维持模块605的低频信号输入端输入第一低频时钟信号LC1,第二下拉维持模块607的低频时钟信号输入端输入第二低频时钟信号LC2,第一低频时钟信号LC1和第二低频时钟信号LC2为电位相同,相位差1/2周期的低频时钟信号,请参照图7至图9,因此可以驱动第一下拉维持模块606和第二下拉维持模块607交替进行工作,即两者工作时间错开,同一时刻只有一个下拉维持模块在工作,从而延长下拉维持模块的使用寿命。
电位抬升模块607,与第一节点Q(n)和所述扫描信号输出端连接,用于对第一节点Q(n)的电位进行抬升。电位抬升模块607包括电容C,电容C的第一电极板与第一节点Q(n)连接,第二电极板与本级扫描信号输出端连接。当第一节点Q(n)为高电位时,对电容C进行充电,当Q(n)的电位降低时,电容C放电,从而拉高第一节点Q(n)的电位。
重置电路200,与第一节点Q(n)连接,用于根据第一低频时钟信号LC1或第二低频时钟信号LC2,下拉第一节点的电位,从而对GOA单元进行重置。
重置电路200的第一输入端通过重置信号连接线7连接重置信号总线Reset,第二输入端通过低频时钟信号连接线连接低频时钟信号总线,输出端通过起始信号连接线4连接扫描电路100的起始信号输入端d;当重置电路200的第一输入端输入高电位的重置信号Reset时,重置电路200的第二输入端输入低电位的低频时钟信号,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
在第一种实施方案中,如图1所示,重置电路200的第一输入端连接信号连接线7;第二输入端连接第一低频时钟信号连接线3,从而连接第一低频时钟信号总线LC1,输出端连接起始信号连接线4,具体的,第二输入端连接第一部分31,输出端连接第一部分41。
请参照图7,图7为本发明实施例提供的第一种时序图,具体为第一低频时钟信号LC1、第二低频时钟信号LC2和重置信号Reset的时序图,重置信号Reset为高电位时,第一低频时钟信号LC1为低电位,重置信号Reset可以和第一低频时钟信号LC1同周期,也可以是第一低频时钟信号LC1周期的多倍。
当重置电路200的第一输入端输入高电位的重置信号Reset时,重置电路200的第二输入端输入低电位的第一低频时钟信号LC1,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
请参照图6,重置晶体管T11的栅极接入重置信号Reset,第一极接入第一低频时钟信号LC1,第二极连接第一节点Q(n)。由于上拉控制模块601设置在前6级GOA单元中,因此第一节点Q(n)对应于扫描电路100的起始信号输入端d,第一节点Q(n)的电位即为扫描电路100的起始信号输入端d的电位。当重置信号Reset为高电位,第一低频时钟信号LC1为低电位时,重置晶体管T11导通,向第一节点Q(n)输入低电位信号,拉低第一节点Q(n)的电位,从而使GOA单元重置。
在第二种实施方案中,如图2所示,重置电路200的第一输入端连接信号连接线7,第二输入端连接第二低频时钟信号连接线2,从而连接第二低频时钟信号总线LC2,输出端连接起始信号连接线4,具体的,第二输入端连接第一部分21,输出端连接第一部分41。
请参照图8,图8为本发明实施例提供的第二种时序图,具体为第一低频时钟信号LC1、第二低频时钟信号LC2和重置信号Reset的时序图,重置信号Reset为高电位时,第二低频时钟信号LC2为低电位,重置信号Reset可以和第二低频时钟信号LC2同周期,也可以是第二低频时钟信号LC2周期的多倍。
当重置电路200的第一输入端输入高电位的重置信号Reset时,重置电路200的第二输入端输入低电位的第二低频时钟信号LC2,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
请参照图6,重置晶体管T11的栅极接入重置信号Reset,第一极接入第二低频时钟信号LC2,第二极连接第一节点Q(n)。当重置信号Reset为高电位,第二低频时钟信号LC2为低电位时,重置晶体管T11导通,向第一节点Q(n)输入低电位信号,拉低第一节点Q(n)的电位,从而使GOA单元重置。
在第三种实施方案中,如图3所示,重置电路200的第一输入端连接信号连接线7,一半重置电路200的第二输入端连接第一低频时钟信号连接线3,从而连接第一低频时钟信号总线LC1,具体的,第二输入端连接第一部分31,另一半重置电路200的第二输入端连接第二低频时钟信号连接线2,从而连接第二低频时钟信号总线LC2,具体的,第二输入端连接第一部分21,输出端连接起始信号连接线4。这样第一低频时钟信号总线LC1和第二低频时钟信号总线LC2上连接的重置晶体管Reset TFT的个数相同,负载相等,有利于维持第一低频时钟信号LC1和第二低频时钟信号LC2的稳定,有利于显示面板的显示效果。
更进一步,重置电路200的第二输入端依次交替连接第一低频时钟信号总线LC1的和第二低频时钟信号总线LC2,可以是第奇数级的重置电路200的第二输入端连接第一低频时钟信号总线LC1,第偶数级的重置电路200的第二输入端连接第二低频时钟信号总线LC2,也可以是第偶数级的重置电路200的第二输入端连接第一低频时钟信号总线LC1,第奇数级的重置电路200的第二输入端连接第二低频时钟信号总线LC2。
请参照图9,图9为本发明实施例提供的第三种时序图,具体为第一低频时钟信号LC1、第二低频时钟信号LC2和重置信号Reset的时序图,重置信号Reset为高电位时,第一低频时钟信号LC1和第二低频时钟信号LC2均为低电位,重置信号Reset可以和第一低频时钟信号LC1同周期,也可以是第一低频时钟信号LC1周期的多倍。
当重置电路200的第一输入端输入高电位的重置信号Reset时,重置电路200的第二输入端输入低电位的第一低频时钟信号LC1或低电位的第二低频时钟信号LC2,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
请参照图6,重置晶体管T11的栅极接入重置信号Reset,第一极接入第一低频时钟信号LC1或第二低频时钟信号LC2,第二极连接第一节点Q(n)。当重置信号Reset为高电位,第一低频时钟信号LC1和第二低频时钟信号LC2均为低电位时,重置晶体管T11导通,向第一节点Q(n)输入低电位信号,拉低第一节点Q(n)的电位,从而使GOA单元重置。
在本发明提供的实施例中,晶体管可以是N型晶体管也可以是P型晶体管,N型晶体管栅极高电位导通,P型晶体管栅极低电位导通。晶体管包括栅极、源极和漏极,上述晶体管的第一极为信号输入端,第二极为信号输出端,可以是第一极为源极且第二极为漏极,也可以是第一极为漏极且第二极为源极,上述实施例中均采用N型晶体管进行解释说明。
同时,本发明还提供一种显示装置,其包括本发明实施例提供的显示面板以及驱动芯片,驱动芯片与本发明实施例提供的GOA单元连接,用于对GOA单元输入驱动信号,本发明实施例提供的显示面板包括:
扫描电路,位于显示区内,用于向显示面板的子像素输入扫描信号G(n),其中n为GOA单元的级数;
重置电路,位于边框区内,用于对GOA单元进行重置,重置电路的输出端与扫描电路的起始信号输入端连接。
本发明实施例提供一种显示装置,该显示装置包括显示面板,该显示面板包括:扫描电路,位于显示区内,用于向显示面板的子像素输入扫描信号,其中n为GOA单元的级数;重置电路,位于边框区内,用于对GOA单元进行重置,重置电路的输出端与扫描电路的起始信号输入端连接。通过将扫描电路设置在显示区内,减少了边框区域的宽度,提高了显示面板的屏占比,有利于实现窄边框甚至无边框设计。
在一种实施例中,显示面板还包括信号线,用于向GOA单元传输驱动信号,信号线包括沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线,第二信号线的一端连接第一信号线,另一端连接GOA单元;第一信号线包括重置信号总线Reset、第一低频时钟信号总线LC1和第二低频时钟信号总线LC2;第二信号线包括重置信号连接线7、第一低频时钟信号连接线3、第二低频时钟信号连接线2和扫描电路100的起始信号连接线4,重置信号连接线7位于边框区内,连接重置信号总线Reset和重置电路200的第一输入端,第一低频时钟信号连接线3连接第一低频时钟信号总线LC1和扫描电路100的第一低频时钟信号输入端b,包括位于边框区101内的第一部分31,和贯通边框区101和显示区102的第二部分32;第二低频时钟信号连接线2连接第二低频时钟信号总线LC2和扫描电路100的第二低频时钟信号输入端c,包括位于边框区101内的第一部分21,和贯通边框区101和显示区102的第二部分22;起始信号连接线4连接扫描电路100的起始信号输入端d,包括位于边框区101内的第一部分41,和贯通边框区101和显示区102的第二部分42;当重置电路200的第一输入端输入高电位的重置信号时,重置电路200的第二输入端输入低电位的低频时钟信号,重置电路200向扫描电路100的起始信号输入端d输入低电位信号,从而对GOA单元进行重置。
本发明实施例通过将重置电路设置在边框区内,重置信号总线与重置电路之间的连接通过重置信号连接线实现,重置信号连接线仅设置于边框区内,无需进入显示区,减少了显示区内的信号线的数量,增大了显示区的开口率,提高了像素的穿透率。
在一种实施例中,重置电路200的第二输入端连接第一部分31,重置电路200的输出端连接第一部分41。
在一种实施例中,重置电路200的第二输入端连接第一部分21,重置电路200的输出端连接第一部分41。
在一种实施例中,存在至少一个重置电路200的第二输入端连接第一部分31,且至少一个重置电路200的第二输入端连接第一部分21,重置电路200的输出端连接第一部分41。
在一种实施例中,重置电路200的第二输入端依次交替连接第一部分31和第一部分21。
在一种实施例中,重置电路200包括重置晶体管T11,扫描电路100包括扫描晶体管T2~T10和电容C,显示面板包括:
衬底500;
第一有源层,形成于衬底500上,图案化形成重置晶体管T11的源极510;
第一绝缘层520,形成于源极510上,覆盖衬底500和源极510;
第一金属层,形成于第一绝缘层520上,图案化形成重置晶体管T11的栅极532、栅极连接线531、以及电容C的第一电极板533,栅极532和栅极连接线531连接;
第二绝缘层540,形成于第一金属层上,覆盖第一绝缘层520和第一金属层;
第二金属层,形成于第二绝缘层540上,图案化形成重置信号总线Reset、第二部分12~62、扫描晶体管T2~T10的栅极551、以及电容C的第二电极板552;
第三绝缘层560,形成于第二金属层上,覆盖第二绝缘层540和第二金属层;
第二有源层,形成于第三绝缘层560上,图案化形成扫描晶体管T2~T10的源极570;
第三金属层,形成于第二有源层上,图案化形成重置晶体管T11的第一极581和第二极582、扫描晶体管T2~T10的第一极583和第二极584、重置信号连接线7、以及第一部分11~61;重置信号连接线7的一端通过第一过孔与重置信号总线Reset连接,另一端通过第二过孔与栅极连接线531;第一部分11~61通过第一过孔与第二部分12~62连接,第一部分31与第一极581连接,第一部分41与第二极582连接;第一极581和第二极582分别通过第三过孔与源极510连接,第一极583和第二极584分别与源极570连接;第一过孔贯穿第三绝缘层560,第二过孔同时贯穿第三绝缘层560和第二绝缘层540,第三过孔同时贯穿第三绝缘层560、第二绝缘层540和第一绝缘层520;
钝化层,形成于第三金属层上,覆盖第三绝缘层560、第二有源层和第三金属层。
在一种实施例中,源极510的材料为低温多晶硅材料,源极570的材料为金属氧化物半导体材料。
在一种实施例中,GOA单元包括:
上拉控制模块601,与第一节点Q(n)连接,用于根据起始信号,上拉第一节点的电位;
上拉模块602,与第一节点Q(n)和扫描信号输出端连接,用于根据本级时钟信号CK,上拉本级扫描信号G(n)的电位;
第一下拉模块603,与扫描信号输出端连接,用于根据后m级扫描信号G(n+6),下拉本级扫描信号G(n)的电位;
第二下拉模块604,与第一节点Q(n)连接,用于根据后m级扫描信号G(n+6),下拉第一节点Q(n)的电位;
第一下拉维持模块605,与第一节点Q(n)和扫描信号输出端连接,用于根据第一低频时钟信号LC1,维持第一节点Q(n)和本级扫描信号G(n)的低电位;
第二下拉维持模块606,与第一节点Q(n)和扫描信号输出端连接,用于根据第二低频时钟信号LC2,维持第一节点Q(n)和本级扫描信号G(n)的低电位;
电位抬升模块607,与第一节点Q(n)和扫描信号输出端连接,用于对第一节点Q(n)的电位进行抬升;
重置电路200,与第一节点Q(n)连接,用于根据低频时钟信号LC1/LC2,下拉第一节点Q(n)的电位,从而对GOA单元进行重置。
在一种实施例中,重置电路200包括重置晶体管T11,重置晶体管T11的栅极连接重置信号Reset,第一极连接低频时钟信号LC1/LC2,第二极连接第一节点Q(n)。
根据上述实施例可知:
本发明实施例提供了一种显示面板及显示装置,该显示面板包括级联的GOA单元,所述GOA单元包括:扫描电路,位于显示区内,用于向所述显示面板的子像素输入扫描信号;重置电路,位于边框区内,用于对所述GOA单元进行重置,所述重置电路的输出端与所述扫描电路的起始信号输入端连接。本发明提供的显示面板通过将扫描电路设置在显示区内,减少了边框区域的宽度,提高了显示面板的屏占比,有利于实现窄边框甚至无边框设计。进一步地,重置信号总线与重置电路之间的连接通过重置信号连接线实现,重置信号连接线仅设置于边框区内,无需进入显示区,减少了显示区内的信号线的数量,增大了显示区的开口率,提高了像素的穿透率。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种显示面板,其特征在于,包括级联的GOA单元,所述GOA单元包括:
扫描电路,位于显示区内,用于向所述显示面板的子像素输入扫描信号;
重置电路,位于边框区内,用于对所述GOA单元进行重置,所述重置电路的输出端与所述扫描电路的起始信号输入端连接。
2.如权利要求1所述的显示面板,其特征在于,所述显示面板还包括信号线,用于向所述GOA单元传输驱动信号,所述信号线包括沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线,所述第二信号线的一端连接所述第一信号线,另一端连接所述GOA单元;所述第一信号线包括重置信号总线、第一低频时钟信号总线和第二低频时钟信号总线;所述第二信号线包括重置信号连接线、第一低频时钟信号连接线、第二低频时钟信号连接线和所述扫描电路的起始信号连接线,所述重置信号连接线位于边框区内,连接所述重置信号总线和所述重置电路的第一输入端;所述第一低频时钟信号连接线连接所述第一低频时钟信号总线和所述扫描电路的第一低频时钟信号输入端,包括位于所述边框区内的第一部分,和贯通所述边框区和所述显示区的第二部分;所述第二低频时钟信号连接线连接所述第二低频时钟信号总线和所述扫描电路的第二低频时钟信号输入端,包括位于所述边框区内的第一部分,和贯通所述边框区和所述显示区的第二部分;所述起始信号连接线连接所述扫描电路的起始信号输入端,包括位于所述边框区内的第一部分,和贯通所述边框区和所述显示区的第二部分,所述重置电路的输出端连接所述起始信号连接线的第一部分;当所述重置电路的第一输入端输入高电位的重置信号时,所述重置电路的第二输入端输入低电位的低频时钟信号,所述重置电路向所述扫描电路的起始信号输入端输入低电位信号,从而对所述GOA单元进行重置。
3.如权利要求2所述的显示面板,其特征在于,所述重置电路的第二输入端连接所述第一低频时钟信号连接线的第一部分。
4.如权利要求2所述的显示面板,其特征在于,所述重置电路的第二输入端连接所述第二低频时钟信号连接线的第一部分。
5.如权利要求2所述的显示面板,其特征在于,存在至少一个所述重置电路的第二输入端连接所述第一低频时钟信号连接线的第一部分,且至少一个所述重置电路的第二输入端连接所述第二低频时钟信号连接线的第一部分。
6.如权利要求5所述的显示面板,其特征在于,所述重置电路的第二输入端依次交替连接所述第一低频时钟信号连接线的第一部分和所述第二低频时钟信号连接线的第一部分。
7.如权利要求2所述的显示面板,其特征在于,所述重置电路包括重置晶体管,所述扫描电路包括扫描晶体管和电容,所述显示面板包括:
衬底;
第一有源层,形成于所述衬底上,图案化形成所述重置晶体管的源极;
第一绝缘层,形成于所述重置晶体管的源极上,覆盖所述衬底和所述重置晶体管的源极;
第一金属层,形成于所述第一绝缘层上,图案化形成所述重置晶体管的栅极、栅极连接线、以及所述电容的第一电极板,所述重置晶体管的栅极和所述栅极连接线连接;
第二绝缘层,形成于所述第一金属层上,覆盖所述第一绝缘层和所述第一金属层;
第二金属层,形成于所述第二绝缘层上,图案化形成所述重置信号总线和其他所述第一信号线、所述第二信号线的第二部分、扫描晶体管的栅极、以及所述电容的第二电极板,所述第二部分为贯通所述边框区和所述显示区的部分;
第三绝缘层,形成于所述第二金属层上,覆盖所述第二绝缘层和所述第二金属层;
第二有源层,形成于所述第三绝缘层上,图案化形成所述扫描晶体管的源极;
第三金属层,形成于所述第二有源层上,图案化形成所述重置晶体管的第一极和第二极、扫描晶体管的第一极和第二极、重置信号连接线、以及所述第二信号线的第一部分,所述第一部分为位于所述边框区内的部分;所述重置信号连接线的一端通过第一过孔与所述重置信号总线连接,另一端通过第二过孔与所述栅极连接线;所述第二信号线的第一部分的一端通过所述第一过孔与对应的所述第一信号线连接,另一端通过所述第一过孔与所述第二信号线的第二部分连接;所述低频时钟信号连接线的第一部分与所述重置晶体管的第一极连接,所述起始信号连接线的第一部分与所述重置晶体管的第二极连接;所述重置晶体管的第一极和所述重置晶体管的第二极分别通过第三过孔与所述重置晶体管的源极连接,所述扫描晶体管的第一极和所述扫描晶体管的第二极分别与所述扫描晶体管的源极连接;其中,所述第一过孔贯穿所述第三绝缘层,所述第二过孔同时贯穿所述第三绝缘层和所述第二绝缘层,所述第三过孔同时贯穿所述第三绝缘层、所述第二绝缘层和所述第一绝缘层;
钝化层,形成于所述第三金属层上,覆盖所述第三绝缘层、所述第二有源层和所述第三金属层。
8.如权利要求7所述的显示面板,其特征在于,所述第一有源层的材料为低温多晶硅材料,所述第二有源层的材料为金属氧化物半导体材料。
9.如权利要求1所述的显示面板,其特征在于,所述GOA单元包括:
上拉控制模块,与第一节点连接,用于根据起始信号,上拉所述第一节点的电位;
上拉模块,与所述第一节点和扫描信号输出端连接,用于根据本级时钟信号,上拉本级扫描信号的电位;
第一下拉模块,与所述扫描信号输出端连接,用于根据后m级扫描信号,下拉所述本级扫描信号的电位;
第二下拉模块,与所述第一节点连接,用于根据后m级扫描信号,下拉所述第一节点的电位;
第一下拉维持模块,与所述第一节点和所述扫描信号输出端连接,用于根据第一低频时钟信号,维持所述第一节点和所述本级扫描信号的低电位;
第二下拉维持模块,与所述第一节点和所述扫描信号输出端连接,用于根据第二低频时钟信号,维持所述第一节点和所述本级扫描信号的低电位;
电位抬升模块,与所述第一节点和所述扫描信号输出端连接,用于对所述第一节点的电位进行抬升;
重置电路,与所述第一节点连接,用于根据低频时钟信号,下拉所述第一节点的电位,从而对所述GOA单元进行重置。
10.一种显示装置,其特征在于,包括如权利要求1至9任一所述的显示面板以及驱动芯片,所述驱动芯片与所述显示面板的GOA单元连接,用于对所述GOA单元输入驱动信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010355786.4A CN111445878B (zh) | 2020-04-29 | 2020-04-29 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010355786.4A CN111445878B (zh) | 2020-04-29 | 2020-04-29 | 显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111445878A true CN111445878A (zh) | 2020-07-24 |
CN111445878B CN111445878B (zh) | 2022-03-08 |
Family
ID=71651996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010355786.4A Active CN111445878B (zh) | 2020-04-29 | 2020-04-29 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111445878B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115331601A (zh) * | 2022-08-15 | 2022-11-11 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013415A (ja) * | 2009-07-01 | 2011-01-20 | Canon Inc | アクティブマトリックス型表示装置 |
CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
CN103943054A (zh) * | 2014-01-27 | 2014-07-23 | 上海中航光电子有限公司 | 栅极驱动电路、tft阵列基板、显示面板及显示装置 |
CN104732950A (zh) * | 2015-04-20 | 2015-06-24 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 |
KR20150079314A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
CN105741808A (zh) * | 2016-05-04 | 2016-07-06 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板、显示面板及其驱动方法 |
CN109064982A (zh) * | 2018-08-06 | 2018-12-21 | 深圳市华星光电技术有限公司 | Goa电路驱动系统及goa电路驱动方法与显示装置 |
CN109215557A (zh) * | 2018-10-18 | 2019-01-15 | 深圳市华星光电技术有限公司 | Goa驱动电路及显示面板 |
WO2019080619A1 (zh) * | 2017-10-26 | 2019-05-02 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
CN110322845A (zh) * | 2018-03-29 | 2019-10-11 | 瀚宇彩晶股份有限公司 | 栅极驱动电路和显示面板 |
-
2020
- 2020-04-29 CN CN202010355786.4A patent/CN111445878B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013415A (ja) * | 2009-07-01 | 2011-01-20 | Canon Inc | アクティブマトリックス型表示装置 |
CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
KR20150079314A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
CN103943054A (zh) * | 2014-01-27 | 2014-07-23 | 上海中航光电子有限公司 | 栅极驱动电路、tft阵列基板、显示面板及显示装置 |
CN104732950A (zh) * | 2015-04-20 | 2015-06-24 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 |
CN105741808A (zh) * | 2016-05-04 | 2016-07-06 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板、显示面板及其驱动方法 |
WO2019080619A1 (zh) * | 2017-10-26 | 2019-05-02 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
CN110322845A (zh) * | 2018-03-29 | 2019-10-11 | 瀚宇彩晶股份有限公司 | 栅极驱动电路和显示面板 |
CN109064982A (zh) * | 2018-08-06 | 2018-12-21 | 深圳市华星光电技术有限公司 | Goa电路驱动系统及goa电路驱动方法与显示装置 |
CN109215557A (zh) * | 2018-10-18 | 2019-01-15 | 深圳市华星光电技术有限公司 | Goa驱动电路及显示面板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115331601A (zh) * | 2022-08-15 | 2022-11-11 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111445878B (zh) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11749158B2 (en) | Shift register unit, gate driving circuit, display device, and driving method | |
US11081058B2 (en) | Shift register unit, gate drive circuit, display device and driving method | |
US11315471B2 (en) | Shift register unit, driving device, display device and driving method | |
US11328639B2 (en) | Shift register circuit and drive method thereof, gate drive circuit, and display panel | |
US10121437B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
CN100397446C (zh) | 脉冲输出电路、移位寄存器和显示器件 | |
US10431143B2 (en) | Shift register, driving method thereof, gate driving circuit and display device | |
US11156882B2 (en) | Circuit substrate, display device and driving method | |
US11996039B2 (en) | Display panel and display device | |
US11250786B2 (en) | Array substrate, display panel and display apparatus | |
CN109300445B (zh) | 阵列基板行驱动电路及显示装置 | |
US10896654B2 (en) | GOA circuit and liquid crystal display device | |
KR102608449B1 (ko) | 어레이 기판 행 구동 회로 유닛과 이의 구동 회로, 및 액정 표시 패널 | |
WO2020147689A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
WO2021203508A1 (zh) | Goa电路、显示面板 | |
US10614769B2 (en) | GOA circuit and driving method thereof, and touch display apparatus | |
US11244595B2 (en) | Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device | |
US11705048B2 (en) | Shift register unit, circuit structure, gate drive circuit, drive circuit and display device | |
CN107331295B (zh) | 显示器面板 | |
CN110767176A (zh) | 驱动电路及显示面板 | |
US9905181B2 (en) | Array substrate and scan driving circuit thereon | |
CN111445878B (zh) | 显示面板及显示装置 | |
US11862064B2 (en) | Array substrate and display panel with gate driver on array circuit in display area | |
US10971102B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
CN110444177B (zh) | 移位寄存器、栅极驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |