CN106298959A - 薄膜晶体管及其制造方法、阵列基板和显示装置 - Google Patents
薄膜晶体管及其制造方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN106298959A CN106298959A CN201610936353.1A CN201610936353A CN106298959A CN 106298959 A CN106298959 A CN 106298959A CN 201610936353 A CN201610936353 A CN 201610936353A CN 106298959 A CN106298959 A CN 106298959A
- Authority
- CN
- China
- Prior art keywords
- pole
- photoresist
- layer
- underlay substrate
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 119
- 229910044991 metal oxide Inorganic materials 0.000 claims description 31
- 150000004706 metal oxides Chemical class 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 8
- 239000012780 transparent material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000004380 ashing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法、阵列基板和显示装置，属于显示技术领域。所述薄膜晶体管包括：衬底基板；在衬底基板上设置有第一极、公共电极和有源层，第一极和公共电极位于同一层，有源层位于第一极上方且与第一极接触；在设置有有源层的衬底基板上设置有栅极和第二极，第二极与有源层连接；其中，第一极为源极，第二极为漏极；或者，第一极为漏极，第二极为源极。本发明在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、阵列基板和显示装置。
背景技术
随着显示技术领域的发展，薄膜晶体管(英文：Thin Film Transistor；简称：TFT)的应用越来越广泛。
目前，常用的薄膜晶体管主要是扭曲向列(英文：Twist Nematic；简称：TN)型薄膜晶体管，TN型薄膜晶体管可以包括：栅极，栅绝缘层，有源层，源漏极金属图形，公共电极以及像素电极。
在生产过程中，现有技术中的薄膜晶体管需要通过至少六次构图工艺制成，制造工艺较为复杂。
发明内容
为了解决现有技术的薄膜晶体管制造工艺较为复杂的问题，本发明实施例提供了一种薄膜晶体管及其制造方法、阵列基板和显示装置。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：
衬底基板；
在所述衬底基板上设置有第一极、公共电极和有源层，所述第一极和所述公共电极位于同一层，所述有源层位于所述第一极上方且与所述第一极接触；
在设置有所述有源层的所述衬底基板上设置有栅极和第二极，所述第二极与所述有源层连接；
其中，所述第一极为源极，所述第二极为漏极；或者，所述第一极为漏极，所述第二极为源极。
可选的，所述栅极和所述第二极位于同一层。
可选的，所述第一极和所述公共电极的材质均为透明氧化铟锡ITO。
可选的，所述有源层的材质为铟镓锌氧化物IGZO。
可选的，在设置有所述有源层的所述衬底基板上设置有栅绝缘层；
在设置有所述栅绝缘层的所述衬底基板上设置有所述栅极和所述第二极，所述第二极通过过孔和所述有源层连接，所述第二极在所述第一极上的正投影与所述第一极存在重叠区域；
在设置有所述栅极和所述第二极的所述衬底基板上设置有钝化层；
在所述钝化层上设置有至少一个过孔，该至少一个过孔包括与所述第一极连通的过孔、与所述栅极连通的过孔、与所述第二极连通的过孔和与所述公共电极连通的过孔中的至少一种过孔；
在设置有所述钝化层的所述衬底基板上设置有金属导电层，所述金属导电层包括：填充在所述至少一个过孔中的金属材料。
第二方面，提供了一种阵列基板，所述阵列基板包括：第一方面所述的薄膜晶体管。
第三方面，提供了一种显示装置，所述显示装置包括：第二方面所述的阵列基板。
第四方面，提供了一种薄膜晶体管制造方法，所述方法包括：
在衬底基板上形成第一极、公共电极和有源层，所述第一极和所述公共电极位于同一层，所述有源层位于所述第一极上方且与所述第一极接触；
在形成有所述有源层的所述衬底基板上形成栅极和第二极，所述第二极与所述有源层连接；
其中，所述第一极为源极，所述第二极为漏极；或者，所述第一极为漏极，所述第二极为源极。
可选的，所述在衬底基板上形成第一极、公共电极和有源层，包括：
在所述衬底基板上依次形成第一金属氧化物层和第二金属氧化物层；
在所述第二金属氧化物层上形成光刻胶层；
采用灰度掩膜板对形成有所述光刻胶层的所述衬底基板进行曝光、显影后，形成光刻胶图形，所述光刻胶图形包括：第一光刻胶区、第二光刻胶区、第三光刻胶区和光刻胶完全去除区，所述第一光刻胶区、所述第二光刻胶区、所述第三光刻胶区和所述光刻胶完全去除区的光刻胶的厚度依次减小，所述第一光刻胶区对应待形成的所述有源层的区域，所述第二光刻胶区对应待形成的所述公共电极的区域，所述第三光刻胶区对应待形成的所述第一极的区域，所述光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述光刻胶完全去除区对应的所述第一金属氧化物层和所述第二金属氧化物层；
采用灰化工艺，去除所述第三光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第三光刻胶区对应的所述第二金属氧化物层，形成所述第一极；
采用灰化工艺，去除所述第二光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第二光刻胶区对应的所述第二金属氧化物层，形成所述公共电极；
采用剥离工艺，去除所述第一光刻胶区的光刻胶，形成所述有源层。
可选的，所述在形成有所述有源层的所述衬底基板上形成栅极和第二极，包括：
采用一次构图工艺在形成有所述有源层的所述衬底基板上形成所述栅极和所述第二极。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的薄膜晶体管及其制造方法、阵列基板和显示装置，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一示意性实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明一示意性实施例提供的另一种薄膜晶体管的结构示意图；
图3是本发明一示意性实施例提供的一种薄膜晶体管制造方法流程图；
图4-1是本发明一示意性实施例提供的另一种薄膜晶体管制造方法流程图；
图4-2是本发明一示意性实施例提供的一种薄膜晶体管的局部结构示意图；
图4-3是本发明一示意性实施例提供的一种衬底基板的结构示意图；
图4-4是本发明一示意性实施例提供的另一种衬底基板的结构示意图；
图4-5是本发明一示意性实施例提供的再一种衬底基板的结构示意图；
图4-6是本发明一示意性实施例提供的又一种衬底基板的结构示意图；
图4-7是本发明一示意性实施例提供的又一种衬底基板的结构示意图；
图4-8是本发明一示意性实施例提供的又一种衬底基板的结构示意图；
图4-9是本发明一示意性实施例提供的又一种衬底基板的结构示意图；
图4-10是本发明一示意性实施例提供的又一种衬底基板的结构示意图；
图4-11是本发明一示意性实施例提供的又一种衬底基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图，如图1所示，该薄膜晶体管包括：
衬底基板11。
在衬底基板11上设置有第一极12、公共电极13和有源层14，其中，第一极12和公共电极13位于同一层，有源层14位于第一极12上方且与第一极12接触。
在设置有有源层14的衬底基板11上设置有栅极15和第二极16，该第二极16与有源层14连接。
其中，第一极12为源极，第二极16为漏极。或者，第一极12为漏极，第二极16为源极。
综上所述，本发明实施例提供的薄膜晶体管，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
进一步地，栅极15和第二极16也可以位于同一层。将栅极和第二极设置在同一层，通过一次构图工艺即可同时形成栅极和第二极，简化了薄膜晶体管的制造工艺。第一极12可以为透明材质，相应地，公共电极13也可以为透明材质，透明材质对于光线的透过率较高，可以提高薄膜晶体管的开口率，示例的，第一极12和公共电极13的材质可以均为透明氧化铟锡(英文：Indium Tin Oxide；简称：ITO)，同时，将公共电极设置在底层，能够降低寄生电容。进一步地，有源层14的材质可以为铟镓锌氧化物(英文：Indium Gallium ZincOxide；简称：IGZO)，采用IGZO作为有源层的材质，便于使用一次构图工艺形成第一极、公共电极和有源层。
图2是本发明实施例提供的另一种薄膜晶体管的结构示意图，如图2所示，在衬底基板11上设置有第一极12、公共电极13和有源层14；在设置有有源层14的衬底基板11上设置有栅绝缘层17；在设置有栅绝缘层17的衬底基板11上设置有栅极15和第二极16，其中，第一极12为源极，第二极16为漏极。或者，第一极12为漏极，第二极16为源极。也即是，当第一极12为源极时，第二极16为漏极；当第一极12为漏极时，第二极16为源极。其中，栅极15和第二极16位于同一层，第二极16通过过孔和有源层14连接。在图2所示的薄膜晶体管中，第二极16和第一极12位于不同层，第二极16位于第一极12上方，也即两者垂直设置，本发明实施例中，第一极12和第二极16之间的沟道区域的长度取决于有源层14的厚度，而有源层14的厚度可以通过涂覆或者沉积等工艺控制，相比于相关技术中的沟道长度本发明实施例中的沟道区域的长度可以有效减小，因此可以实现垂直窄沟道，能够提升薄膜晶体管的性能，可选的，第二极16在第一极12上的正投影与该第一极12存在重叠区域，能够进一步窄化沟道，提升薄膜晶体管的性能。
在设置有栅极15和第二极16的衬底基板11上设置有钝化层18；在钝化层18上设置有至少一个过孔，该至少一个过孔包括与第一极12连通的过孔、与栅极15连通的过孔、与第二极16连通的过孔和与公共电极13连通的过孔中的至少一种过孔。也即是，钝化层18上可以设置有一个或多个过孔，示例的，钝化层上可以设置有四个过孔，该四个过孔可以包括：与第一极12连通的过孔，当第一极12为源极时，源极可以通过该过孔与数据线连接；与栅极15连通的过孔，栅极15可以通过该过孔与信号线连接；与第二极16连通的过孔，当第二极16为漏极时，漏极可以通过该过孔与像素电极连接；与公共电极13连通的过孔，公共电极13可以通过该过孔与公共电极线相连。实际应用中，栅极和信号线可以同层设置，源极和数据线可以同层设置，公共电极和公共电极线可以同层设置，此时，只需在钝化层上设置一个过孔来实现漏极与像素电极的连接即可。在设置有钝化层18的衬底基板11上设置有金属导电层20，该金属导电层20可以包括填充在至少一个过孔中的金属材料，该金属导电层20也可以包括未填充在过孔中的金属材料。示例的，在图2所示的薄膜晶体管中，该金属导电层20包括填充在第一过孔191、第二过孔192、第三过孔193和第四过孔194中的金属材料201，同时，该金属导电层20还包括未填充在过孔中的金属材料202。其中，该金属导电层20的材料可以为ITO。
需要说明的是，图1和图2所示的薄膜晶体管只是示意性说明，凡在图1和图2的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
综上所述，本发明实施例提供的薄膜晶体管，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
图3是本发明实施例提供的一种薄膜晶体管制造方法流程图，该薄膜晶体管的制造方法可以应用于制造本发明实施例提供的薄膜晶体管。该薄膜晶体管的制造方法可以包括如下几个步骤：
步骤301、在衬底基板上形成第一极、公共电极和有源层，第一极和公共电极位于同一层，有源层位于第一极上方且与第一极接触。
步骤302、在形成有有源层的衬底基板上形成栅极和第二极，第二极与有源层连接。
其中，第一极为源极，第二极为漏极；或者，第一极为漏极，第二极为源极。
综上所述，本发明实施例提供的薄膜晶体管制造方法，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
图4-1是本发明实施例提供的另一种薄膜晶体管制造方法流程图，该薄膜晶体管的制造方法可以应用于制造本发明实施例提供的薄膜晶体管。该薄膜晶体管的制造方法可以包括如下几个步骤：
步骤401、在衬底基板上形成第一极、公共电极和有源层。
图4-2是本发明实施例提供的一种薄膜晶体管的局部结构示意图，如图4-2所示，可以通过一次构图工艺，在该衬底基板11上形成由透明ITO制成的第一极12、公共电极13和由IGZO制成的有源层14，简化了薄膜晶体管的制造工艺。其中，第一极12可以为透明材质，相应地，公共电极13也可以为透明材质，透明材质对于光线的透过率较高，可以提高薄膜晶体管的开口率，示例的，第一极12和公共电极13的材质均为透明ITO。同时，有源层的材质采用IGZO，便于通过一次构图工艺形成第一极、公共电极和有源层。
其中，该一次构图工艺可以包括：光刻胶涂覆、曝光、刻蚀、灰化和剥离。其中，灰化(英文：Ashing)是指利用氧气(O2)以及六氟化硫气体(SF6)等气体在合适的压强以及功率条件下，对光刻胶表面进行轰击，利用O2等和光刻胶反应，将光刻胶较薄的区域去除。
示例的，在衬底基板上形成第一极、公共电极和有源层的过程可以包括：
步骤A、在衬底基板11上依次形成第一金属氧化物层X和第二金属氧化物层Y。
可选的，该衬底基板11的制作材料包括玻璃、硅片、石英以及塑料等透明材料，优选为玻璃。具体的，可以在衬底基板11上通过沉积、涂敷、溅射等多种方式中的其中一种形成第一金属氧化物层X，该第一金属氧化物层X的材质可以为透明ITO，如图4-3所示，图4-3为形成第一金属氧化物层X后的衬底基板11的结构示意图；进一步地，可以通过沉积、涂敷、溅射等多种方式中的其中一种形成第二金属氧化物层Y，该第二金属氧化物层Y的材质可以为IGZO。如图4-4所示，图4-4为形成第二金属氧化物层Y后的衬底基板11的结构示意图。
步骤B、在第二金属氧化物层Y上形成光刻胶层M。
示例的，可以通过涂覆等方式在形成有第二金属氧化物层Y的衬底基板11上形成光刻胶层M。实际应用中，还可以通过其他方式形成该光刻胶层M，本发明实施例对此不做赘述。如图4-5所示，图4-5为形成光刻胶层M后的衬底基板11的结构示意图。
步骤C、采用灰度掩膜板对形成有光刻胶层M的衬底基板11进行曝光、显影，形成光刻胶图形Z，该光刻胶图形Z可以包括：第一光刻胶区Z1、第二光刻胶区Z2、第三光刻胶区Z3和光刻胶完全去除区Z4，第一光刻胶区Z1、第二光刻胶区Z2、第三光刻胶区Z3和光刻胶完全去除区Z4的光刻胶的厚度依次减小，第一光刻胶区Z1对应待形成的有源层的区域，第二光刻胶区Z2对应待形成的公共电极的区域，第三光刻胶区Z3对应待形成的第一极的区域，光刻胶完全去除区Z4对应其他区域。如图4-6所示，图4-6为形成光刻胶图形Z后的衬底基板11的结构示意图。
步骤D、采用刻蚀工艺，去除光刻胶完全去除区Z4对应的第一金属氧化物层X和第二金属氧化物层Y。如图4-7所示，图4-7为去除掉光刻胶完全去除区Z4对应的第一金属氧化物层X和第二金属氧化物层Y后的衬底基板11的结构示意图。
步骤E、采用灰化工艺，去除第三光刻胶区Z3的光刻胶。需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第一光刻胶区Z1与第二光刻胶区Z2的光刻胶的厚度大于第三光刻胶区Z3的光刻胶的厚度，所以在去除该第三光刻胶区Z3的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶，且该第一光刻胶区Z1的光刻胶和第二光刻胶区Z2的光刻胶的厚度会相应减小。如图4-8所示，图4-8为去除掉第三光刻胶区Z3后的衬底基板11的结构示意图。
步骤F、采用刻蚀工艺，去除第三光刻胶区Z3对应的第二金属氧化物层Y，形成第一极12。如图4-9所示，图4-9为去除掉第三光刻胶区Z3对应的第二金属氧化物层Y后的衬底基板11的结构示意图。
步骤G、采用灰化工艺，去除第二光刻胶区Z2的光刻胶。需要说明的是，由于灰化是对所有的光刻胶进行灰化，且第二光刻胶区Z2的光刻胶的厚度小于第一光刻胶区Z1的光刻胶的厚度，所以在去除该第二光刻胶区Z2的光刻胶的同时，不会去除该第一光刻胶区Z1的光刻胶，且该第一光刻胶区Z1的光刻胶的厚度会相应减小。如图4-10所示，图4-10为去除掉第二光刻胶区Z2后的衬底基板11的结构示意图。
步骤H、采用刻蚀工艺，去除第二光刻胶区Z2对应的第二金属氧化物层Y，形成公共电极13。如图4-11所示，图4-11为去除掉第二光刻胶区Z2对应的第二金属氧化物层Y后的衬底基板11的结构示意图。
步骤I、采用剥离工艺，去除第一光刻胶区Z1的光刻胶，形成有源层14，如图4-2所示。
步骤402、在形成有有源层的衬底基板上形成栅绝缘层。
具体的，可以在形成有有源层的衬底基板上通过沉积、涂敷、溅射等多种方式中的其中一种形成栅绝缘层。
步骤403、在栅绝缘层上形成过孔。
示例的，可以在栅绝缘层上形成与有源层连接的过孔。具体的，可以通过一次构图工艺在位于衬底基板上的栅绝缘层上形成过孔，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤404、在形成有栅绝缘层的衬底基板上形成栅极和第二极，第二极通过过孔和有源层连接。
示例的，可以采用一次构图工艺在形成有栅绝缘层的衬底基板上形成栅极和第二极。
具体的，可以在形成有栅绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的其中一种形成金属层，其中，该金属层的材料可以为铜(Cu)或者镍(Ni)，然后对该金属层通过一次构图工艺形成栅极和第二极，其中，该第二极可以通过上述步骤403中形成的过孔和有源层连接。该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。将栅极和第二极同层设置，通过一次构图工艺即可形成栅极和第二极，简化了薄膜晶体管的制造工艺。
步骤405、在形成有栅极和第二极的衬底基板上形成钝化层。
具体的，可以在形成有栅极和第二极的衬底基板上通过沉积、涂敷、溅射等多种方式中的其中一种形成钝化层。
步骤406、在钝化层上形成过孔。
示例的，如图2所示，可以在钝化层18上形成分别和第一极12、栅极15、第二极16和公共电极13连通的第一过孔191、第二过孔192、第三过孔193、第四过孔194。
具体的，可以通过一次构图工艺在位于衬底基板上的钝化层上形成过孔，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤407、在形成有钝化层的衬底基板上形成金属导电层。
具体的，可以在形成有钝化层的衬底基板上通过沉积、涂敷、溅射等多种方式中的其中一种形成金属导电层膜层，其中，该金属导电层膜层的材料可以为ITO，然后对该金属导电层膜层通过一次构图工艺形成金属导电层，形成的金属导电层的结构可以参考上述图2中所示的结构。其中，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
综上所述，本发明实施例提供的薄膜晶体管制造方法，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的薄膜晶体管的具体结构可以参考前述薄膜晶体管的制造方法实施例中的对应内容，上述描述的薄膜晶体管的制造方法的具体内容也可以参考前述薄膜晶体管实施例中的对应内容，本发明实施例在此不再赘述。
本发明实施例还提供了一种阵列基板，该阵列基板包括前述任一实施例提供的薄膜晶体管。具体地，该阵列基板包括衬底基板，其中，该阵列基板上的衬底基板和薄膜晶体管的衬底基板为同一衬底基板。该衬底基板上可以设有信号线、数据线、公共电极线、像素电极和前述薄膜晶体管，该薄膜晶体管的漏极可以与像素电极连接，薄膜晶体管的栅极可以与信号线连接，薄膜晶体管的源极可以与数据线连接，薄膜晶体管的公共电极可以和公共电极线连接。
综上所述，本发明实施例提供的阵列基板，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
基于相同的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括前述实施例提供的阵列基板。该显示装置通常包括阵列基板和显示基板，示例的，阵列基板和显示基板添加液晶后对盒成形，与背光模组等组合可以形成该显示装置。
在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，通过将第一极和公共电极设置在同一层，在衬底基板上形成第一极和公共电极仅需要采用一次构图工艺即可，简化了薄膜晶体管的制造工艺。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
衬底基板；
在所述衬底基板上设置有第一极、公共电极和有源层，所述第一极和所述公共电极位于同一层，所述有源层位于所述第一极上方且与所述第一极接触；
在设置有所述有源层的所述衬底基板上设置有栅极和第二极，所述第二极与所述有源层连接；
其中，所述第一极为源极，所述第二极为漏极；或者，所述第一极为漏极，所述第二极为源极。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极和所述第二极位于同一层。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一极和所述公共电极的材质均为透明氧化铟锡ITO。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材质为铟镓锌氧化物IGZO。
5.根据权利要求1至4任一所述的薄膜晶体管，其特征在于，
在设置有所述有源层的所述衬底基板上设置有栅绝缘层；
在设置有所述栅绝缘层的所述衬底基板上设置有所述栅极和所述第二极，所述第二极通过过孔和所述有源层连接，所述第二极在所述第一极上的正投影与所述第一极存在重叠区域；
在设置有所述栅极和所述第二极的所述衬底基板上设置有钝化层；
在所述钝化层上设置有至少一个过孔，该至少一个过孔包括与所述第一极连通的过孔、与所述栅极连通的过孔、与所述第二极连通的过孔和与所述公共电极连通的过孔中的至少一种过孔；
在设置有所述钝化层的所述衬底基板上设置有金属导电层，所述金属导电层包括：填充在所述至少一个过孔中的金属材料。
6.一种阵列基板，其特征在于，包括：权利要求1至5任一所述的薄膜晶体管。
7.一种显示装置，其特征在于，所述显示装置包括：权利要求6所述的阵列基板。
8.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底基板上形成第一极、公共电极和有源层，所述第一极和所述公共电极位于同一层，所述有源层位于所述第一极上方且与所述第一极接触；
在形成有所述有源层的所述衬底基板上形成栅极和第二极，所述第二极与所述有源层连接；
其中，所述第一极为源极，所述第二极为漏极；或者，所述第一极为漏极，所述第二极为源极。
9.根据权利要求8所述的制造方法，其特征在于，
所述在衬底基板上形成第一极、公共电极和有源层，包括：
在所述衬底基板上依次形成第一金属氧化物层和第二金属氧化物层；
在所述第二金属氧化物层上形成光刻胶层；
采用灰度掩膜板对形成有所述光刻胶层的所述衬底基板进行曝光、显影后，形成光刻胶图形，所述光刻胶图形包括：第一光刻胶区、第二光刻胶区、第三光刻胶区和光刻胶完全去除区，所述第一光刻胶区、所述第二光刻胶区、所述第三光刻胶区和所述光刻胶完全去除区的光刻胶的厚度依次减小，所述第一光刻胶区对应待形成的所述有源层的区域，所述第二光刻胶区对应待形成的所述公共电极的区域，所述第三光刻胶区对应待形成的所述第一极的区域，所述光刻胶完全去除区对应其他区域；
采用刻蚀工艺，去除所述光刻胶完全去除区对应的所述第一金属氧化物层和所述第二金属氧化物层；
采用灰化工艺，去除所述第三光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第三光刻胶区对应的所述第二金属氧化物层，形成所述第一极；
采用灰化工艺，去除所述第二光刻胶区的光刻胶；
采用刻蚀工艺，去除所述第二光刻胶区对应的所述第二金属氧化物层，形成所述公共电极；
采用剥离工艺，去除所述第一光刻胶区的光刻胶，形成所述有源层。
10.根据权利要求8所述的制造方法，其特征在于，所述在形成有所述有源层的所述衬底基板上形成栅极和第二极，包括：
采用一次构图工艺在形成有所述有源层的所述衬底基板上形成所述栅极和所述第二极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610936353.1A CN106298959A (zh) | 2016-11-01 | 2016-11-01 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610936353.1A CN106298959A (zh) | 2016-11-01 | 2016-11-01 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298959A true CN106298959A (zh) | 2017-01-04 |
Family
ID=57719446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610936353.1A Pending CN106298959A (zh) | 2016-11-01 | 2016-11-01 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298959A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164875A (zh) * | 2019-06-06 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110072869A (ko) * | 2009-12-23 | 2011-06-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| US20160204267A1 (en) * | 2015-01-12 | 2016-07-14 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
-
2016
- 2016-11-01 CN CN201610936353.1A patent/CN106298959A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110072869A (ko) * | 2009-12-23 | 2011-06-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| US20160204267A1 (en) * | 2015-01-12 | 2016-07-14 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164875A (zh) * | 2019-06-06 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| US11545510B2 (en) | 2019-06-06 | 2023-01-03 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, and production method thereof, display panel, and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100449388C (zh) | 液晶显示器件及其制造方法 | |
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR101901045B1 (ko) | 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치 | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103700628B (zh) | 阵列基板制作方法、阵列基板及显示装置 | |
| CN103219284B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| TW200919733A (en) | Pixel structure and method for manufacturing the same | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN106252217A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN106935659A (zh) | 薄膜晶体管及其制造方法、阵列基板以及显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN102629578B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN106373967B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN104617049B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103235456B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107507850A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106847757A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN106873278A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |