CN108198861A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN108198861A CN108198861A CN201711457804.4A CN201711457804A CN108198861A CN 108198861 A CN108198861 A CN 108198861A CN 201711457804 A CN201711457804 A CN 201711457804A CN 108198861 A CN108198861 A CN 108198861A
- Authority
- CN
- China
- Prior art keywords
- boundary
- light shield
- shield layer
- layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 239000013078 crystal Substances 0.000 claims abstract description 55
- 229920005591 polysilicon Polymers 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 8
- 238000012216 screening Methods 0.000 description 5
- 230000009194 climbing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种薄膜晶体管，包括：衬底基板，设置在所述衬底基板表面的遮光层、设置在所述衬底基板和所述遮光层上方的缓冲层、设置在所述缓冲层表面的多晶硅层；其中，所述多晶硅层由晶块组成，相邻的所述晶块之间存在凸起的晶界，所述晶界与所述多晶硅层的边界相垂直，所述晶界所在的直线与所述遮光层边界所在的直线为异面直线。本发明提供了一种薄膜晶体管，在多晶硅层跨过遮光层时，通过设置所述多晶硅层的晶界与所述遮光层边界异面，避免晶块之间出现较大沟道进而导致薄膜晶体管器件电阻过大，从而提高了薄膜晶体管的导电性能。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管。
背景技术
随着低温多晶硅(LTPS,Low Temperature Poly-silicon)面板的逐渐普及，阵列基板的电路设计也越来越精细化，小尺寸面板的像素也逐渐增加，在LTPS面板中需要在薄膜晶体管阶段进行9至14道制程，每一道制程均会对显示面板造成一定的结构损失，通常情况下，不同制程搭配出现异常的现象也无法避免，因此开发出各个制程搭配性能较好，制程简单的LTPS薄膜晶体管结构十分迫切。
图1为薄膜晶体管部分结构的俯视图，图2为薄膜晶体管中1-1部分的剖面图。
如图1和2所示，在传统的薄膜晶体管1的制作过程中，通常会在衬底基板11上设置一遮光层12，以防止减少漏电流的产生，在所述衬底基板11和遮光层12上方覆盖有一缓冲层13，所述缓冲层各区域的厚度相同，所述多晶硅层14设置在缓冲层13的表面，多晶硅层14由单晶硅层经过准分子激光退火工艺制备而成，但是由于准分子激光退火工艺会导致多晶硅层产生方块状的晶块141，所述晶块142之间为凸起的晶界141，因为准分子激光退火工艺的扫描方向为垂直或者水平，那么晶界141的方向也会沿着扫描方向产生。
在薄膜晶体管1的传统设计中，在衬底基板11上设置有遮光层12，由于所述缓冲层13各区域的厚度相同，所以遮光层12的爬坡处必然会传递到缓冲层，进而使得多晶硅层14在遮光层12上方的爬坡处遇到晶界142，进而导致此处的电阻较大，最终无法形成最佳的薄膜晶体管器件1，薄膜晶体管1的特性就会出现偏移，进而在显示面板上形成暗点。因此目前亟需一种薄膜晶体管能够解决上述问题。
发明内容
本发明提供了一种薄膜晶体管，以解决薄膜晶体管中多晶硅层在跨过遮光层时，所述多晶硅层的晶界与所述遮光层边界平行，导致薄膜晶体管器件电阻过大的问题
为实现上述目的，本发明提供的技术方案如下：
本发明提供了一种薄膜晶体管，所述薄膜晶体管包括：衬底基板，设置在所述衬底基板表面的遮光层、设置在所述衬底基板和所述遮光层上方的缓冲层、设置在所述缓冲层表面的多晶硅层；
其中，所述多晶硅层由晶块组成，相邻的所述晶块之间存在凸起的晶界，所述晶界与所述多晶硅层的边界相垂直，所述晶界所在的直线与所述遮光层边界所在的直线为异面直线。
根据本发明一优选实施例，所述薄膜晶体管为U型薄膜晶体管。
根据本发明一优选实施例，所述缓冲层上各部分的厚度相同。
根据本发明一优选实施例，所述遮光层的结构为长方体结构和棱台结构的其中一种。
根据本发明一优选实施例，所述遮光层正上方的多晶硅层为直线形结构，所述遮光层正上方的多晶硅层位于所述遮光层上的投影与所述遮光层的边界相交且不垂直。
根据本发明一优选实施例，所述遮光层边界正上方的多晶硅层存在晶界与所述遮光层边界相对应，所述遮光层正上方的晶界位于所述遮光层上的投影与所述遮光层的边界相交。
根据本发明一优选实施例，所述遮光层的结构为锯齿状结构。
根据本发明一优选实施例，所述遮光层水平方向上包括第一边界、第二边界、第三边界和第三边界，其中所述第一边界和所述第二边界相平行，所述第三边界和第四边界相对。
根据本发明一优选实施例，所述遮光层正上方的多晶硅层为直线形结构，所述遮光层正上方的多晶硅层位于所述遮光层上的投影与所述遮光层的第一边界相平行。
根据本发明一优选实施例，所述遮光层边界正上方的多晶硅层存在晶界与所述遮光层边界相对应，所述遮光层正上方的晶界位于所述遮光层上的投影与所述第三边界和第四边界相交。
本发明的优点在于，提供了一种薄膜晶体管，在多晶硅层跨过遮光层时，通过设置所述多晶硅层的晶界与所述遮光层边界异面，避免晶块之间出现较大沟道进而导致薄膜晶体管器件电阻过大，从而提高了薄膜晶体管的导电性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有薄膜晶体管的部分结构俯视图；
图2为图1薄膜晶体管中1-1截面的剖面结构图；
图3为本发明一实施例中薄膜晶体管部分结构的俯视图；
图4为图3薄膜晶体管中2-2截面的剖面结构图；
图5为本发明另一实施例中遮光层的结构示意图；
图6为本发明另一实施例中薄膜晶体管部分结构的俯视图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本发明做进一步的说明：
图3为本发明实施例1中薄膜晶体管2部分结构的俯视图，图4为实施例1薄膜晶体管中2-2截面的剖面结构图；
如图3和如图4所示，本发明提供了一种薄膜晶体管2，所述薄膜晶体管2包括：衬底基板21，设置在所述衬底基板21表面的遮光层22、设置在所述衬底基板21和所述遮光层22上方的缓冲层23、设置在所述缓冲层23表面的多晶硅层24，
其中，所述多晶硅层24由晶块241组成，相邻的所述晶块241之间存在凸起的晶界242，所述晶界242与所述多晶硅层24的边界相垂直，所述晶界242所在的直线与所述遮光层22边界所在的直线为异面直线。
需要解释的是，当多晶硅层24为平面时，所述晶块241之间紧紧贴合，使得所述多晶硅层24没有沟道，此时所述多晶硅层24的阻值较小，但是当所述多晶硅层24面临爬坡的时候，既在跨过所述多晶硅层24上方时，由于边坡的凸起作用，使得所述多晶硅层24在遮光层22上方的晶界242处出现沟道，进而使得该区域多晶硅的异常增大，本发明通过设置所述晶界242所在的直线与所述遮光层22边界所在的直线为异面直线，进而可以避免所述晶界242处沟道过大进而使得此处多晶硅的电阻增大。
在本发明中，所述薄膜晶体管2为U型薄膜晶体管。
根据本发明一实施例，所述缓冲层上各部分的厚度相同，进而使得所述遮光层22的形状能够完全传递到所述多晶硅层24上。
在实施例1，我们通过改变所述多晶硅层24跨过遮光层22时与所述遮光层22边界的角度进而达到所述晶界242所在的直线与所述遮光层22边界所在的直线为异面直线这一目的，这一技术方案也可以限定为避免水平的晶界242与所述遮光层22的边界平行。
因此我们不需要改变所述遮光层22的结构，所以这里将所述遮光层22的结构设定为通常结构，选定为长方体结构和棱台结构的其中一种。
在实施例1，所述遮光层22正上方的多晶硅层24为直线形结构，所述遮光层22正上方的多晶硅层242位于所述遮光层22上的投影与所述遮光层22的边界相交且不垂直。
这里的投影指的是，在所述多晶硅层24的正上方进行平行光的竖直照射，所述多晶硅层24在所述遮光层22上表面那一个平面上形成的图形即为所述多晶硅层22在所述遮光层22上的投影。
优选的，所述遮光层22边界正上方的多晶硅层24存在晶界242与所述遮光层22边界相对应，所述遮光层22正上方的晶界242位于所述遮光层22上的投影与所述遮光层22的边界相交。
这里的投影参照以上关于投影的解释。
图5为本发明实施例2中的薄膜解体管3遮光层的结构示意图，图6为本发明实施例2中薄膜晶体管3部分结构的俯视图。
在实施例2为了实现所述晶界342所在的直线与所述遮光层32边界所在的直线为异面直线这一目的，我们通过保持多晶硅层34结构不变，改变所述遮光性的形状来实现。
优选的，所述遮光层32的结构为锯齿状结构。当然这里遮光层22的结构并不仅仅局限与锯齿状结构，也可以为波浪状结构等等。
在实施例2中，仅仅对所述多晶硅层34跨过的遮光层32的边界进行限定，所述多晶硅层34未跨过的遮光层32边界在此不做限制。
所述遮光层32水平方向上包括第一边界、第二边界、第三边界和第三边界，其中所述第一边界和所述第二边界相平行，所述第三边界和第四边界相对。
优选的，所述遮光层32正上方的多晶硅层34为直线形结构，所述遮光层32正上方的多晶硅层34位于所述遮光层32上的投影与所述遮光层的第一边界相平行，同样的也与第二边界相平行。
进一步的，所述遮光层32边界正上方的多晶硅层34存在晶界342与所述遮光层32边界相对应，所述遮光层32正上方的晶界342位于所述遮光层32上的投影与所述第三边界和第四边界相交。
其中，实施例1与实施例2均是为了实现所述晶界242所在的直线与所述遮光层22边界所在的直线为异面直线这一目的，区别在于，实施例1是进行的是通过多晶硅层结构的改变来实现，而实施例2是通过遮光层结构的改变来实现。
本发明提供了一种薄膜晶体管，在多晶硅层跨过遮光层时，通过设置所述多晶硅层的晶界与所述遮光层边界异面，避免晶块之间出现较大沟道进而导致薄膜晶体管器件电阻过大，从而提高了薄膜晶体管的导电性能。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：衬底基板，设置在所述衬底基板表面的遮光层、设置在所述衬底基板和所述遮光层上方的缓冲层、设置在所述缓冲层表面的多晶硅层；
其中，所述多晶硅层由晶块组成，相邻的所述晶块之间存在凸起的晶界，所述晶界与所述多晶硅层的边界相垂直，所述晶界所在的直线与所述遮光层边界所在的直线为异面直线。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为U型薄膜晶体管。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述缓冲层上各部分的厚度相同。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮光层的结构为长方体结构和棱台结构的其中一种。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述遮光层正上方的多晶硅层为直线形结构，所述遮光层正上方的多晶硅层位于所述遮光层上的投影与所述遮光层的边界相交且不垂直。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述遮光层边界正上方的多晶硅层存在晶界与所述遮光层边界相对应，所述遮光层正上方的晶界位于所述遮光层上的投影与所述遮光层的边界相交。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮光层的结构为锯齿状结构。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述遮光层水平方向上包括第一边界、第二边界、第三边界和第三边界，其中所述第一边界和所述第二边界相平行，所述第三边界和第四边界相对。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述遮光层正上方的多晶硅层为直线形结构，所述遮光层正上方的多晶硅层位于所述遮光层上的投影与所述遮光层的第一边界相平行。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述遮光层边界正上方的多晶硅层存在晶界与所述遮光层边界相对应，所述遮光层正上方的晶界位于所述遮光层上的投影与所述第三边界和第四边界相交。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711457804.4A CN108198861A (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管 |
| PCT/CN2018/123706 WO2019129019A1 (zh) | 2017-12-28 | 2018-12-26 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711457804.4A CN108198861A (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108198861A true CN108198861A (zh) | 2018-06-22 |
Family
ID=62585593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711457804.4A Pending CN108198861A (zh) | 2017-12-28 | 2017-12-28 | 薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108198861A (zh) |
| WO (1) | WO2019129019A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019129019A1 (zh) * | 2017-12-28 | 2019-07-04 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208696B2 (en) * | 1999-12-31 | 2007-04-24 | Lg.Philips Lcd Co., Ltd | Method of forming a polycrystalline silicon layer |
| CN104465673A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、以及显示装置 |
| CN104538454A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN105374749A (zh) * | 2015-11-03 | 2016-03-02 | 武汉华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
| CN107046064A (zh) * | 2017-02-22 | 2017-08-15 | 武汉华星光电技术有限公司 | 一种薄膜晶体管 |
| CN206618932U (zh) * | 2017-03-14 | 2017-11-07 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198861A (zh) * | 2017-12-28 | 2018-06-22 | 武汉华星光电技术有限公司 | 薄膜晶体管 |
-
2017
- 2017-12-28 CN CN201711457804.4A patent/CN108198861A/zh active Pending
-
2018
- 2018-12-26 WO PCT/CN2018/123706 patent/WO2019129019A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208696B2 (en) * | 1999-12-31 | 2007-04-24 | Lg.Philips Lcd Co., Ltd | Method of forming a polycrystalline silicon layer |
| CN104538454A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN104465673A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、以及显示装置 |
| CN105374749A (zh) * | 2015-11-03 | 2016-03-02 | 武汉华星光电技术有限公司 | 一种薄膜晶体管及其制造方法 |
| CN107046064A (zh) * | 2017-02-22 | 2017-08-15 | 武汉华星光电技术有限公司 | 一种薄膜晶体管 |
| CN206618932U (zh) * | 2017-03-14 | 2017-11-07 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019129019A1 (zh) * | 2017-12-28 | 2019-07-04 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019129019A1 (zh) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107015403B (zh) | 阵列基板 | |
| CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
| CN104881170B (zh) | 一种阵列基板、显示面板、显示装置及制作方法 | |
| US9116394B2 (en) | Display panel | |
| CN204496141U (zh) | 液晶屏及显示装置 | |
| US20180083047A1 (en) | Tft substrate and manufacture method thereof | |
| CN109585458A (zh) | 薄膜晶体管基板 | |
| WO2016065798A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107247358A (zh) | 显示面板和显示装置 | |
| CN104460116A (zh) | 一种液晶显示面板、其制作方法及显示装置 | |
| JP2018506739A (ja) | 液晶表示パネル及び装置 | |
| CN105242471A (zh) | 一种液晶显示面板 | |
| CN104460163A (zh) | 一种阵列基板及其制作方法及显示装置 | |
| CN105137633A (zh) | 显示面板及薄膜晶体管阵列基板 | |
| KR20150140500A (ko) | 액정 디스플레이 | |
| CN110888279A (zh) | 液晶显示面板 | |
| CN105762154A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN204314580U (zh) | 一种像素结构、阵列基板、显示面板和显示装置 | |
| CN108198861A (zh) | 薄膜晶体管 | |
| CN104656322B (zh) | 液晶显示装置和三维显示装置 | |
| CN104733477A (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| CN103149747A (zh) | 液晶显示面板 | |
| CN104423111A (zh) | 一种像素结构以及阵列基板、液晶显示装置 | |
| CN104536214A (zh) | 一种显示面板及显示装置 | |
| CN109742088A (zh) | 一种tft阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180622 |