CN112002753A - 栅极单元及其制备方法、阵列基板的制备方法、显示机构 - Google Patents

栅极单元及其制备方法、阵列基板的制备方法、显示机构 Download PDF

Info

Publication number
CN112002753A
CN112002753A CN202010733059.7A CN202010733059A CN112002753A CN 112002753 A CN112002753 A CN 112002753A CN 202010733059 A CN202010733059 A CN 202010733059A CN 112002753 A CN112002753 A CN 112002753A
Authority
CN
China
Prior art keywords
layer
photoresist layer
ions
electrolyte
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010733059.7A
Other languages
English (en)
Other versions
CN112002753B (zh
Inventor
夏玉明
卓恩宗
唐崇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202010733059.7A priority Critical patent/CN112002753B/zh
Publication of CN112002753A publication Critical patent/CN112002753A/zh
Priority to US17/352,846 priority patent/US11515342B2/en
Application granted granted Critical
Publication of CN112002753B publication Critical patent/CN112002753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种栅极单元及其制备方法、阵列基板的制备方法、显示机构。该栅极单元的制备方法包括如下步骤：在衬底上设置导电层；在导电层远离衬底的一侧形成光刻胶层；对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层；及在具有图案的光刻胶层上电化学沉积功能材料，然后去除光刻胶层，得到形成有图案层的导电层，得到栅极单元。采用上述制备方法得到的栅极单元能够制备充电时间较短的阵列基板。

Description

栅极单元及其制备方法、阵列基板的制备方法、显示机构
技术领域
本发明涉及显示技术领域，特别是涉及一种栅极单元及其制备方法、阵列基板的制备方法、显示机构。
背景技术
TFT(Thin Film Transistor，薄膜晶体管)。TFT式显示屏是一类有源矩阵液晶显示设备，其上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，具有高响应度、高亮度、高对比度等优点，是主流显示设备。一般地，阵列基板的制备方法主要包括如下步骤：通过在基板上形成金属层，并通过蚀刻金属层以形成图案。此种方式得到的阵列基板的充电时间较长，不能满足实际需求。
发明内容
基于此，有必要提供一种栅极单元的制备方法，采用该制备方法得到的栅极单元能够制备充电时间较短的阵列基板。
此外，还提供一种栅极单元、阵列基板的制备方法、显示机构。
一种栅极单元的制备方法，其特征在于，包括如下步骤：
在衬底上设置导电层；
在所述导电层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影而在所述光刻胶层上形成贯通所述光刻胶层的凹槽，形成具有图案的所述光刻胶层；及
在具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层，得到栅极单元。
上述栅极单元的制备方法中，在衬底上设置导电层，在导电层远离衬底的一侧形成光刻胶层，通过光刻胶层进行曝光处理，再经显影在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层，在具有图案的光刻胶层上电化学沉积功能材料，去除光刻胶层，得到形成有图案层的导电层，得到栅极单元，采用电化学沉积图案层能够得到致密度较好的图案层，且功能层层叠在衬底上，采用该制备方法得到的栅极单元能够作为栅极或者栅线，以能够制备充电时间较短的阵列基板。经试验验证，上述栅极单元的电导率为3.0*106S/m～8.0*106S/m，含有该栅极单元的阵列基板对像素的充电时间为10μs～15μs。
在其中一个实施例中，在具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层的步骤包括：在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料，然后去除所述光刻胶层，以形成层叠的金属层和阻挡层而得到所述图案层。
在其中一个实施例中，所述在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：
将具有图案的所述光刻胶层置于电解液中，所述电解液含有第一离子和第二离子；
在第一还原电位或者第一还原电流的条件下对所述电解液通电，以使所述第一离子还原，而沉积在具有图案的所述光刻胶层上以形成金属材料层；及
在第二还原电位或者第二还原电流下对所述电解液通电，以使所述第二离子还原，而沉积在所述金属材料层上以形成阻挡材料层。
在其中一个实施例中，所述第一离子为Cu2+，所述第一还原电位为0.3419V，所述第一还原电流的密度为1.5A/dm2～8.0A/dm2，所述第二还原电位为-0.0036V，所述第二还原电流密度为0.5A/dm2～1.2A/dm2；
或者，所述第一离子为Cu2+，所述第一还原电位为0.3419V，所述第一还原电流的密度为1.5A/dm2～8.0A/dm2，所述第二离子为Ti2+，所述第二还原电位为-1.2V～-1.7V，所述第二还原电流密度为5A/dm2～50A/dm2。
在其中一个实施例中，所述在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：
所述第一电解液含有第一离子，将具有图案的所述光刻胶层置于所述第一电解液进行电化学沉积，以使所述第一离子还原而沉积在具有图案的所述光刻胶层上以形成金属材料层；及
所述第二电解液含有第二离子，将形成有所述金属层的所述光刻胶层置于所述第二电解液中进行电化学沉积，以使所述第二离子还原，而沉积在所述金属材料层上以形成阻挡材料层。
在其中一个实施例中，所述将形成有所述金属材料层的所述光刻胶层置于所述第二电解液中进行电化学沉积的步骤之前还包括制备所述第二电解液的步骤：于所述第一电解液中添加所述第二离子以得到所述第二电解液。
在其中一个实施例中，所述将具有图案的所述光刻胶层置于所述第一电解液进行电化学沉积的步骤包括：在第一还原电位或者第一还原电流的条件下对所述第一电解液通电，以使所述第一离子还原，而沉积在具有图案的所述光刻胶层上以形成所述金属材料层，所述第一离子为Cu2+，所述第一还原电位为0.34V～0.8V，所述第一还原电流密度为1.5A/dm2～8A/dm2；
及/或，所述将形成有所述金属材料层的所述光刻胶层置于所述第二电解液中进行电化学沉积的步骤包括：在第二还原电位或者第二还原电流下对所述第二电解液通电，以使所述第二离子还原，而沉积在所述金属材料层上以形成所述阻挡材料层；所述第二离子为MoO4 2+或Ti2+；其中，所述第二离子为MoO4 2+时，所述第二还原电位为-0.3V～0.1V，所述第二还原电流密度为0.5A/dm2～1.2A/dm2；所述第二离子为Ti2+时，所述第二还原电位为-1.2V～-1.7V，所述第二还原电流密度为5A/dm2～50A/dm2。
一种栅极单元，由上述栅极单元的制备方法制备得到。
一种阵列基板的制备方法，包括如下步骤：
在衬底上设置导电层；
在所述导电层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影而在所述光刻胶层上形成贯通所述光刻胶层的凹槽，形成具有图案的所述光刻胶层；
具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层，得到栅极单元；
在所述栅极单元远离所述衬底的一侧设置绝缘层；
在所述绝缘层远离所述栅极单元的一侧设置有源层和数据线；及
在所述有源层远离所述绝缘层的一侧设置源漏电极，得到阵列基板。
一种显示机构，包括上述栅极单元或者上述阵列基板的制备方法制备得到的阵列基板。
附图说明
图1为第一实施方式的栅极单元的结构示意图；
图2为图1所示的栅极单元的制备方法中在衬底上设置导电层后的结构示意图；
图3为图2所示的栅极单元的制备方法中在导电层远离衬底的一侧设置光刻胶层后的结构示意图；
图4为图3所示的栅极单元的制备方法中对光刻胶层远离导电层的一侧进行曝光处理，经显影以使光刻胶层形成贯穿光刻胶层的凹槽后的结构示意图；
图5为图4所示的栅极单元的制备方法中在具有图案的光刻胶层上电化学沉积金属材料层和阻挡材料层后的结构示意图；
图6为图5所示的栅极单元的制备方法中在具有图案的光刻胶层上电化学沉积金属层和阻挡层的操作示意图；
图7为一实施方式的阵列基板的结构示意图；
图8为图7所示的阵列基板的制备方法中在衬底上设置栅极后的结构示意图；
图9为包括图7所示的阵列基板的显示机构的结构示意图；
图10为图9所示的显示机构的另一实施方式的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1所示，第一实施方式的栅极单元110的制备方法，采用该制备方法得到的栅极单元110能够作为栅极或者栅线，以制备充电时间较短的阵列基板。具体地，该制备方法包括S110～S140：
请一并参阅图2，S110、在衬底102上设置导电层112。
通过在衬底102上述设置导电层112，能够增加栅极单元110与衬底102的附着力。
在其中一个实施例中，衬底102为玻璃基板、塑料基板或柔性基板。
在其中一个实施例中，衬底102的厚度为0.3mm～1.0mm。
在其中一个实施例中，导电层112为金属导电层。进一步地，导电层112为钼层或钛层。
在其中一个实施例中，在衬底102上设置导电层112的步骤中，采用沉积的方式在衬底102上设置导电层112。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。需要说明的是，在衬底102上设置导电层112的方式不限于上述方式，也可以采用其他方式，例如可以化学镀或者原子层沉积等。
在其中一个实施例中，导电层112的厚度为300A～800A。
请一并参阅图3，S120、在导电层112远离衬底102的一侧形成光刻胶层114。
具体地，在导电层112远离衬底102的一侧涂覆光刻胶，得到光刻胶层114。
在其中一个实施例中，光刻胶层114的厚度为1.5μm～2.5μm。
请一并参阅图4，S130、对光刻胶层114远离导电层112的一侧进行曝光处理，再经显影而在光刻胶层114上形成贯通光刻胶层114的凹槽116，形成具有图案的光刻胶层114。
具体地，采用掩膜板对光刻胶层114远离导电层112的一侧进行曝光处理，再经显影，以使光刻胶层114设置贯穿光刻胶层114的凹槽116。
请一并参阅图5，S140、在具有图案的光刻胶层114上电化学沉积功能材料，去除光刻胶层114，得到形成有图案层118的导电层112，得到栅极单元110。
一般地，通过对金属进行蚀刻以金属上得到形成有图案层118的导电层112。此种方式得到的图案层118的电导率较低，影响含有栅极单元110的阵列基板的性能。电化学沉积是指在外电场作用下电流通过电解质溶液中正负离子的迁移并在电极上发生得失电子的氧化还原反应而设置镀层的技术。利用电化学沉积的方法制备的图案层118的致密度好，电导率较高，有利于缩短含有栅极单元110的阵列基板的充电时间，保证含有栅极单元110的阵列基板的性能。
进一步地，导电层112和图案层118依次层叠于衬底102上。
在其中一个实施例中，电化学沉积的温度为10℃～35℃。通过在常温下进行电化学沉积，能够避免设置粗大的颗粒而导致平整度较差引起的电导率下降，提高图案层118的电导率。
在其中一个实施例中，在具有图案的光刻胶层114上电化学沉积功能材料，去除光刻胶层114，得到形成有图案层118的导电层112的步骤包括：在具有图案的光刻胶层114上依次电化学沉积金属材料和阻挡材料，去除光刻胶层114，以形成层叠设置的金属层1182和阻挡层1184而得到图案层118。通过在金属层1182上设置阻挡层1184，能够避免金属层1182被氧化或者沾污，以提高金属层1182与其他部件之间的附着力。
在其中一个实施例中，金属材料为铜。需要说明的是，金属材料不限于为铜，金属材料还可以为其他金属材料，例如可以为铝。进一步地，阻挡材料为钼、钛。
在其中一个实施例中，金属层1182的厚度为2000A～4000A。阻挡层1184的厚度为300A～800A。
在其中一个实施例中，金属层1182为铜层。金属层1182为铜层，能够提高栅极单元110的电导率，减小RC时间(即充放电时间)，提高含有栅极单元110的阵列基板的刷新率，减小该阵列基板的充电时间。一般地，采用过氧化氢进行蚀刻铜层以得到形成有图案层118的导电层112，蚀刻的速率较慢，且过氧化氢容易受到高浓度金属离子而分解，释放大量的热量而产生爆炸，安全风险大。本实施方式通过电化学沉积的方式使得无需进行蚀刻即可设置金属层1182，沉积速度快，能够避免因过氧化氢分解放热而产生爆炸的问题，安全性较高。进一步地，阻挡层1184为钼层、钛层。
需要说明的是，金属层1182不限于为铜层，金属层1182还可以为其他部件，例如可以为铝层。
在其中一个实施例中，在具有图案的光刻胶层114上依次电化学沉积金属材料和阻挡材料的步骤中，在具有图案的光刻胶层114上依次电化学沉积金属材料和阻挡材料。通过依次连续电化学沉积金属材料和阻挡材料，以缩短设置金属层1182和设置阻挡层1184之间的时间间隔，进一步降低金属层1182的氧化，以提高金属层1182与其他部件之间的附着力。
请一并参阅图6，在其中一个实施例中，在具有图案的光刻胶层114上依次电化学沉积金属材料和阻挡材料的步骤包括：将具有图案的光刻胶层114置于电解槽11中，导电层112、对电极14分别电连接于电源12的两端，并置于电解液中进行电化学沉积。进一步地，光刻胶层114与对电极14相对设置。
在其中一个实施例中，在具有图案的光刻胶层114上依次电化学沉积金属材料和阻挡材料的步骤包括：将具有图案的光刻胶层114置于电解液中，电解液含有第一离子和第二离子，在第一还原电位或者第一还原电流的条件下对电解液通电，以使第一离子还原，而沉积在具有图案的光刻胶层114上以形成金属材料层1182'；在第二还原电位或者第二还原电流下对电解液通电，以使第二离子还原，而沉积在金属材料层1182'上以形成阻挡材料层1184'。通过改变电位以使能够依次连续沉积金属材料层1182'和阻挡材料层1184'，以避免金属层1182被氧化或沾污。进一步地，电源12为脉冲电源12。
在其中一个实施例中，第一离子为Cu2+。第二离子为MoO4 2+或Ti2+。其中，在电化学沉积过程中，Cu2+的反应式为：Cu2++2e＝Cu；MoO4 2+的反应式为：MoO4 2++8H++6e-＝Mo+2H2O。需要说明的是，第一离子不限于为Cu2+，还可以为其他离子，例如可以为Al3+。
进一步地，第一离子为Cu2+，第二离子为MoO4 2+时，对电极14为Pt(铂)电极或Ti电极。需要说明的是，可以根据不同的第一离子和第二离子设置相应的对电极14，以还原第一离子和第二离子。
在其中一个实施例中，第一离子为Cu2+，第一还原电位为0.3419V。
在其中一个实施例中，第一离子为Cu2+，第一还原电流的密度为1.5A/dm2～8A/dm2。
在其中一个实施例中，第二离子为MoO4 2+，第二还原电位为-0.0036V。
在其中一个实施例中，第二离子为MoO4 2+，第二还原电位为0.5A/dm2～1.2A/dm2。
在其中一个实施例中，第二离子为Ti2+，第二还原电位为-1.2V～-1.7V。
在其中一个实施例中，第二离子为Ti2+，第二还原电位为5A/dm2～50A/dm2。
在其中一个实施例中进一步地，第一离子为Cu2+，第二离子为MoO4 2+，第二还原电位为-0.0036V，第一还原电位为0.3419V。此种设置能够保证第一离子被还原时不会同时还原第二离子，且能够保证第二离子被还原时不会影响已设置的金属层1182。
在其中一个实施例中，电解液含有1.5mol/L～4.0mol/L的第一离子和0.25mol/L～0.5mol/L的第二离子。此种设置能够保证金属层1182和阻挡层1184的沉积，保证图案层118的性能。
在其中一个实施例中，第一离子为Cu2+，电解液含有1.5mol/L～4.0mol/L的第一离子。其中，在电解液的配制中，Cu2+以可溶性铜盐的形式加入。进一步地，可溶性铜盐选自硫酸铜、硝酸铜及氯化铜中的至少一种。需要说明的是，可溶性铜盐不限于上述指出的铜盐，还可以为电镀工艺中其他常用的可溶性铜盐。
在其中一个实施例中，第二离子为MoO4 2+，电解液含有0.25mol/L～0.5mol/L的第二离子。其中，在电解液的配制中，MoO4 2+以可溶性钼酸盐的形式加入。进一步地，可溶性钼酸盐选自钼酸钠及钼酸钾中的至少一种。需要说明的是，可溶性钼酸盐不限于上述指出的可溶性钼酸盐，还可以为电镀工艺中其他常用的可溶性钼酸盐。更进一步地，第二离子为MoO4 2+，电解液含有1.5mol/L～4.0mol/L的Cu2+和0.25mol/L～0.5mol/L的MoO4 2+。
在其中一个实施例中，第二离子为Ti2+，电解液含有0.25mol/L～0.5mol/L的第二离子。其中，在电解液的配制中Ti2+以可溶性钛盐的形式加入。进一步地，可溶性钛盐选自氯化钛及硫酸钛中的至少一种。
进一步地，电解液中还含有30g/L～100g/L的酸。进一步地，酸选自H2SO4、HCl及H3PO4中的至少一种。需要说明的是，酸不限于上述指出的酸，还可以为电镀工艺中其他常用的酸。
电解液还含有0.3mL/L～1mL/L的光亮剂。通过光亮剂以除去停留在金属表面的油污、杂质，保持其外部的洁净、光泽度、色牢度。进一步地，光亮剂选自十二醇硫酸醋钠、聚氧乙烯及丙烯磺酸钠中的至少一种。其中，聚氧乙烯(聚乙二醇，PEG)为PEG400、PEG1000或PEG4000。需要说明的是，光亮剂不限于上述指出的光亮剂，还可以为电镀工艺中其他常用的光亮剂。
电解液还含有可溶性氯盐。进一步地，可溶性氯盐选自氯化钠、氯化钾及氯化镁中的至少一种。电解液中，可溶性氯盐的氯离子浓度为30mg/L～120mg/L。需要说明的是，可溶性氯盐不限于上述指出的氯盐，还可以为电镀工艺中其他常用的可溶性氯盐。
电解液还含有0.1mL/L～0.8mL/L的整平剂。通过加入整平剂能够改善镀层的平整性，使镀层的表面更为平滑。整平剂选自聚苯乙烯、聚丙烯酸及聚乙烯醇中的至少一种。需要说明的是，整平剂不限于上述指出的整平剂，还可以为电镀工艺中其他常用的整平剂。
电解液还含有0.1mL/L～1.5mL/L的添加剂。添加剂选自润滑剂及开杠剂中的至少一种。开杠剂能够去除镀层的毛刺。
在其中一个实施例中，电解液含有1.5mol/L-4.0mol/L.的Cu2+、0.25mol/L～0.5mol/L的MoO4 2+、可溶性氯离盐(氯离子终浓度为30mg/L～120mg/L)、30g/L～100g/L的酸、0.3mL/L～1mL/L的光亮剂、0.1mL/L～0.8mL/L的整平剂及0.1mL/L～1.5mL/L的添加剂。此种设置的电解液既能够得到光滑平整的金属层1182和阻挡层1184，以保证栅极126的电导率。
在其中一个实施例中，去除光刻胶层114的方式为剥离光刻胶层114。进一步地，采用灰化工艺去除光刻胶层114。需要说明的是，在去除光刻胶层114的同时，将沉积于光刻胶层114上的金属材料层1182'和阻挡材料层1184'一并去除，以形成层叠设置的金属层1182和阻挡层1184。
在图示实施例中，栅极单元110选自栅极及栅线中的至少一种。
上述栅极单元110的制备方法中，在衬底102上设置导电层112，在导电层112远离衬底102的一侧形成光刻胶层114，通过光刻胶层114进行曝光处理再经显影，在光刻胶层114上形成贯通光刻胶层的凹槽116，形成具有图案的光刻胶层114，在具有图案的光刻胶层114上电化学沉积功能材料，去除光刻胶层114，得到形成有图案层118的导电层112，得到栅极单元110，栅极单元110包括层叠设置的导电层112和图案层118，采用电化学沉积图案层112能够得到致密度较好的图案层，采用该制备方法得到的栅极单元110能够作为栅极、栅线、数据线或者源漏电极，以能够制备充电时间较短的阵列基板。经试验验证，上述栅极单元110的电导率为3.0*106S/m～8.0*106S/m，含有该栅极单元110的阵列基板对像素的充电时间为10μs～15μs。上述制备方法得到的栅极单元110能够作为栅极或者栅线，以能够制备充电时间较短的阵列基板。
上述栅极单元110的制备方法中，采用电化学沉积工艺将金属层1182设置与导电层112和阻挡层1184之间，能够避免形成粗大的颗粒而影响图案层118的表面平整度较差，进而避免因图案层118平整度较差而导致金属层1182电导率下降的问题。同时，采用铜作为金属层1182，能够提高金属层1182的电导率，减小RC时间，提高含有栅极单元110的阵列基板的刷新率，减小栅极单元110的阵列基板的充电时间。
上述栅极单元110的制备方法中，通过设置含有第一离子和第二离子的电解液，并通过控制脉冲电压，以连续沉积金属层1182和阻挡层1184，能够有效地避免金属层1182被氧化或沾污而影响栅极单元110的电导率。
可以理解，栅极单元110的制备方法不限于上述指出的方式，还可以为其他方式，例如：第二实施方式的栅极单元的制备方法与上述实施方式的栅极单元110的制备方法的大致相同，不同之处在于，在具有图案的光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：第一电解液含有第一离子，将具有图案的光刻胶层置于第一电解液进行电化学沉积，以使第一离子还原而在凹槽中沉积金属材料以形成金属材料层；第二电解液含有第二离子，将形成有金属层的光刻胶层将形成有金属材料层的光刻胶层置于第二电解液中进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。
在其中一个实施例中，第一电解液与上述实施方式的电解液大致相同，不同之处在于：第一电解液中不含第二离子。
在其中一个实施例中，第二电解液含有初始浓度为0.25mol/L～0.5mol/L的第二离子。
进一步地，第二电解液中还含有20g/L～70g/L的酸。进一步地，酸选自H2SO4、HCl及H3PO4中的至少一种。需要说明的是，酸不限于上述指出的酸，还可以为电镀工艺中其他常用的酸。
第二电解液还含有0.2mL/L～0.8mL/L的光亮剂。进一步地，光亮剂选自十二醇硫酸醋钠、聚氧乙烯及丙烯磺酸钠中的至少一种。其中，聚氧乙烯(聚乙二醇，PEG)为PEG400、PEG1000或PEG4000。需要说明的是，光亮剂不限于上述指出的光亮剂，还可以为电镀工艺中其他常用的光亮剂。
第二电解液还含有0.1mL/L～0.6mL/L的整平剂。整平剂选自聚苯乙烯、聚丙烯酸及聚乙烯醇中的至少一种。需要说明的是，整平剂不限于上述指出的整平剂，还可以为电镀工艺中其他常用的整平剂。
第二电解液还含有0.1mL/L～1.5mL/L的添加剂。添加剂选自润滑剂及开杠剂中的至少一种。需要说明的是，添加剂不限于上述指出的添加剂，还可以为电镀工艺中其他常用的添加剂。
在其中一个实施例中，第二电解液以初始浓度计含有0.25mol/L～0.5mol/L的MoO4 2+、20g/L～70g/L的酸、0.2mL/L～0.8mL/L的光亮剂、0.1mL/L～0.6mL/L的整平剂及0.1mL/L～1.5mL/L的添加剂。此种设置的电解液既能够得到光滑平整的金属层和阻挡层，以保证栅极的电导率。
在其中一个实施例中，将形成有金属材料层的光刻胶层置于第二电解液中进行电化学沉积的步骤之前还包括制备第二电解液的步骤：于第一电解液中添加第二离子以得到第二电解液。通过向第一电解液中添加第二离子以得到第二电解液，使得能够缩短金属材料层沉积和阻挡材料层沉积的时间间隔，以连续沉积金属材料层和阻挡材料层，进而避免金属层被氧化或沾污。
进一步地，在具有图案的光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：将具有图案的光刻胶层置于第一电解液进行电化学沉积以使第一离子还原，而沉积在具有图案的光刻胶层上以形成金属材料层，当第一电解液中的第一离子降低至10g/L以下时，于第一电解液中添加第二离子以得到第二电解液并进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。此种设置不仅能够连续沉积金属材料层和阻挡材料层，还能够通过避免第一离子和第二离子的相互影响，进而影响金属材料层和阻挡材料层的沉积。
在其中一个实施例中，第一电解液中第一离子的初始浓度为1.5mol/L～4.0mol/L的第一离子，第二电解液中的第二离子的初始浓度为0.25mol/L～0.5mol/L。
在其中一个实施例中，第二离子为MoO4 2+，第一电解液中第一离子的初始浓度为1.5mol/L～4.0mol/L，于第一电解液中添加第二离子以使第二离子的初始浓度为0.25mol/L～0.5mol/L。
在其中一个实施例中，第二离子为Ti2+，电解液中第一离子的初始浓度为1.5mol/L～4.0mol/L，于电解液中添加第二离子以使第二离子的初始浓度为0.25mol/L～0.5mol/L。
在其中一个实施例中，将具有图案的光刻胶层置于第一电解液进行电化学沉积，以使第一离子还原而沉积在具有图案的光刻胶层上以形成金属材料层的步骤中，在第一还原电位或者第一还原电流的条件下对第一电解液通电，以使第一离子还原，而沉积在具有图案的光刻胶层上以形成金属材料层。进一步地，第一还原电位为0.34V～0.8V，第一还原电流密度为1.5A/dm2～8A/dm2。
在其中一个实施例中，将形成有金属材料层的光刻胶层置于第二电解液中进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层的步骤中，在第二还原电位或者第二还原电流下对第二电解液通电，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。
进一步地，第二离子为MoO4 2+，第二还原电位为-0.3V～0.1V，第二还原电流密度为0.5A/dm2～1.2A/dm2。第二离子为Ti2+，第二还原电位为-1.2V～-1.7V，第二还原电流密度为5A/dm2～50A/dm2。
上述栅极单元的制备方法通过设置含有第一离子的第一电解液和含有第二离子的第二电解液，以分别电化学沉积金属材料层和阻挡材料层，去除光刻胶层后，形成层叠设置的金属层和阻挡层，也能够得到致密度较好的图案层，得到的栅极单元能够用于制备充电时间较短的阵列基板。
进一步地，上述栅极单元的制备方法通过采用含有第一离子的第一电解液电化学沉积金属层，当第一离子消耗至较短浓度后，向第一电解液中加入第二离子以得到第二电解液，以电化学沉积金属材料层，使得通过控制第一离子和第二离子的浓度，以连续沉积金属材料层和阻挡材料层，能够有效地避免金属层被氧化或沾污而影响栅极单元的电导率。
可以理解，第一电解液不限于上述指出的第一电解液，第一电解液也可以与第一实施方式的电解液相同。此时，需要调整第一还原电位或第一还原电流以使第一电解液中的第一离子还原而不会同时还原第二离子。
请一并参阅图7，此外，提供一实施方式的阵列基板100的制备方法，能够制备充电时间较短的阵列基板100。该阵列基板100的制备方法包括如下步骤S210～S250：
请一并参阅图8，S210、在衬底102上设置栅极单元110。
在其中一个实施例中，采用第一实施方式的栅极单元110的制备方法或者第二实施方式的栅极单元110的制备方法制备栅极单元110。
在一个具体示例中，栅极单元110包括栅极112和栅线。
S220、在栅极单元110远离衬底102的一侧设置绝缘层140。
进一步地，绝缘层140覆盖衬底102靠近栅极单元110的一侧，且覆盖栅极单元110。
在其中一个实施例中，在栅极单元110远离衬底102的一侧设置绝缘层140的方式为气相沉积或电化学沉积。
在其中一个实施例中，绝缘层140为SiNx、SiO2或Al2O3。
在其中一个实施例中，绝缘层140的厚度为2000A～5000A。
S230、在绝缘层140远离衬底102的一侧设置有源层150和数据线160。
在其中一个实施例中，有源层150与栅极112相对设置。
在其中一个实施例中，有源层150为半导体层。进一步地，有源层150为非晶硅层。需要说明的是，有源层150不限于为非晶硅层，还可以为其他半导体层，例如多晶硅或者金属氧化物等。
在其中一个实施例中，有源层150的厚度为600A～2000A。
在其中一个实施例中，采用沉积工艺在绝缘层140远离衬底102的一侧设置有源层150。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。
在其中一个实施例中，数据线160的厚度为2500A～6000A。
在其中一个实施例中，数据线160与有源层150间隔设置。
在其中一个实施例中，在绝缘层140远离衬底102的一侧设置数据线160的步骤包括：在绝缘层140远离衬底102的一侧上依次设置金属层和光刻胶层；通过黄光制程，将对光刻胶层进行曝光和显影，并对金属层进行蚀刻以使金属层图案化，以得到数据线160。
S240、在有源层150远离绝缘层140的一侧设置源漏电极170。
在其中一个实施例中，源漏电极170的厚度为2500A～6000A。
在其中一个实施例中，源漏电极170的一部分覆盖绝缘层140远离衬底102的一侧，且另一部分覆盖有源层150的表面。
进一步地，源漏电极170包括漏电极172和源电极174。漏电极172和源电极174间隔设置。漏电极172的一部分覆盖绝缘层140远离衬底102的一侧，且另一部分覆盖有源层150的表面。源电极174的一部分覆盖绝缘层140远离衬底102的一侧，且另一部分覆盖有源层150的表面。其中，源电极174与数据线160电连接。
在其中一个实施例中，在有源层150远离绝缘层140的一侧设置源漏电极170的步骤包括：在有源层150远离绝缘层140的一侧设置金属层和光刻胶层；通过黄光制程，将对光刻胶层进行曝光和显影，并对金属层进行蚀刻以使金属层图案化，以得到源漏电极170。
在其中一个实施例中，在S230之后，在S240之前，还包括在有源层150远离绝缘层140的一侧设置欧姆接触层，欧姆接触层位于有源层150与源漏电极170之间。通过在源漏电极170和有源层150之间设置欧姆接触层，有利于降低漏极与有源层150之间的接触电阻，且有利于降低源极与有源层150之间的接触电阻。
进一步地，欧姆接触层覆盖于有源层150的表面。漏电极172的一部分覆盖绝缘层140远离衬底102的一侧，且另一部分覆盖欧姆接触层上。源电极174的一部分覆盖绝缘层140远离衬底102的一侧，且另一部分覆盖欧姆接触层上。
在其中一个实施例中，采用沉积工艺在有源层150远离绝缘层140的一侧设置欧姆接触层。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。
在其中一个实施例中，欧姆接触层为掺杂浓度梯度或相同浓度PH3的非晶硅。
在其中一个实施例中，欧姆接触层的厚度为200A～1000A。
S250、在源漏电极170的表面上设置保护层180，得到阵列基板100。
进一步地，保护层180覆盖绝缘层140的表面，且覆盖源漏电极170的表面和有源层150的表面。
通过设置保护层180，以保护漏电极172、源电极174、有源层150等部件。
在其中一个实施例中，在源漏电极170的表面上设置保护层180的方式为化学气相沉积、原子层沉积等。
在其中一个实施例中，保护层180为氮化硅层。需要说明的是，保护层180不限于为氮化硅层，还可以为其他保护层180，例如可以为氧化硅、氧化铝等。
在其中一个实施例中，保护层180的厚度为1500A～5000A。
需要说明的是，保护层180可以省略。相应地，S250可以省略。
上述阵列基板100的制备方法中，采用电化学沉积工艺在常温液相制备栅极126、的图案层118，能够避免形成粗大的颗粒而影响图案层118的表面平整度较差，进而避免因图案层118平整度较差而导致栅极126电导率下降的问题。同时，采用铜作为金属层1182，能够提高栅极126的电导率，减小RC时间，提高阵列基板100的刷新率，减小阵列基板100的充电时间。上述阵列基板100的制备方法能够制备性能较好的阵列基板100，较为满足大规模、批量化生产的需求。
此外，还提供一实施方式的阵列基板100，采用上述实施方式的阵列基板的制备方法制备得到。
上述阵列基板100的RC时间短，充电时间短，能够用于制作具有较高刷新率和较短充电时间的显示机构。
此外，还提供一实施方式的显示机构，包括上述实施方式的阵列基板100。
在其中一个实施例中，显示机构为液晶显示面板、OLED显示面板10(OrganicLight-Emitting Diode，有机发光二极管显示面板)或QLED显示面板10(Quantum Dotlight Emitting Diode，量子点发光二极管显示面板)。上述显示机构的刷新率较高，充电时间较短，能够用于制作性能优良的显示装置。
请一并参阅图9，在其中一个实施例中，显示机构包括上述实施方式的显示面板10和控制部件20。
请一并参阅图10，在其中一个实施例中，控制部件20包括偏光模组22及背光模组24中的至少一种。背光模组24用于提供背光源，偏光模组22用于偏振光线。进一步地，控制部件20包括偏光模组22及背光模组24，偏光模组22及背光模组24位于显示面板10的两侧。
在其中一个实施例中，显示机构为液晶显示装置、OLED显示装置或QLED显示装置。
在其中一个实施例中，显示机构为曲面显示板。需要说明的是，显示装置不限于曲面显示板，也可以为平面显示板。
以下为具体实施例部分：
如无特别说明，以下实施例中，则不包括除不可避免的杂质外的其他组分。实施例中采用药物和仪器如非特别说明，均为本领域常规选择。实施例中未注明具体条件的实验方法，按照常规条件，例如现有技术中所述的条件或者生产厂家推荐的方法实现。
如无特别说明，以下实施例中，Cu2+以硫酸铜的形式加入，MoO4 2+以钼酸钠的形式加入；Ti2+以氯化钛的形式加入。以下实施例中指出的电解液中的氯离子即为可溶性氯盐中的氯离子。衬底为玻璃衬底。
实施例1
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极单元，栅极单元包括栅极和栅线。在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为300A，衬底的厚度为0.3mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为1.5μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：在具有图案的光刻胶层置于电解液中；在第一还原电位的条件下对电解液通电，以使第一离子还原，而沉积在具有图案的光刻胶层上以形成金属材料层；在第二还原电位下对电解液通电，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。电化学沉积在同一份电解液中进行，以连续电化学沉积金属材料和阻挡材料。电解液由如下组分构成：1.5mol/L的Cu2+、0.25mol/L的MoO4 2+、30g/L的酸、0.3mL/L的光亮剂、30mg/L的氯离子、0.1mL/L的整平剂及0.1mL/L的添加剂，酸为H2SO4，光亮剂为十二醇硫酸醋钠，可溶性氯盐为氯化钠，整平剂为聚苯乙烯。第一还原电位为0.3419V，金属层的厚度为3000A。第二还原电位为-0.0036V，阻挡层的厚度为300A。电化学沉积温度为10℃。
(2)在栅极单元远离衬底的一侧设置绝缘层，绝缘层为氮化硅层，绝缘层的厚度为4000A。
(3)在绝缘层远离衬底的一侧设置有源层，有源层与栅极相对，有源层为非晶硅层，有源层的厚度为1500A。
(4)在绝缘层远离衬底的一侧设置数据线，数据线与有源层间隔。在绝缘层远离衬底的一侧设置数据线的步骤如下：
(a)在绝缘层远离衬底的一侧上溅射导电层，导电层为钛层，导电层的厚度为250A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3200A。阻挡层的材质为钛，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s。
(5)在有源层的表面设置源漏电极。在有源层的表面设置源漏电极的步骤如下：
(a)在有源层的表面上溅射导电层，导电层为钛层，导电层的厚度为250A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3200A。阻挡层的材质为钛，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s。
(6)在源漏电极的表面上设置保护层，得到阵列基板，保护层为氮化硅，保护层的厚度为2500A
实施例2
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极单元，栅极单元包括栅极和栅线。在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为800A，衬底的厚度为1.0mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为2.5μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：在具有图案的光刻胶层置于电解液中；在第一还原电位的条件下对电解液通电，以使第一离子还原，而沉积在具有图案的光刻胶层上以形成金属材料层；在第二还原电位下对电解液通电，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。电化学沉积在同一份电解液中进行，以连续电化学沉积金属材料和阻挡材料。电解液由如下组分构成：4.0mol/L的Cu2+、0.5mol/L的MoO4 2+、100g/L的酸、1mL/L的光亮剂、120mg/L的氯离子、0.8mL/L的整平剂及1.5mL/L的添加剂，酸为HCl，光亮剂为聚氧乙烯，可溶性氯盐为氯化钾，整平剂为聚丙烯酸。第一还原电位为0.3419V，金属层的厚度为4000A。第二还原电位为-0.0036V，阻挡层的厚度为800A。电化学沉积温度为35℃。
(2)在栅极单元远离衬底的一侧设置绝缘层，绝缘层为二氧化硅层，绝缘层的厚度为5000A。
(3)在绝缘层远离衬底的一侧设置有源层，有源层与栅极相对，有源层为非晶硅层，有源层的厚度为2000A。
(4)在绝缘层远离衬底的一侧设置数据线，数据线与有源层间隔。在绝缘层远离衬底的一侧设置数据线的步骤如下：
(a)在绝缘层远离衬底的一侧上溅射导电层，导电层为钛层，导电层的厚度为200A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3200A。阻挡层的材质为氮化钼，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s。
(5)在有源层的表面设置源漏电极。在有源层的表面设置源漏电极的步骤如下：
(a)在有源层的表面上溅射导电层，导电层为钛层，导电层的厚度为200A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3200A。阻挡层的材质为氮化钼，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为80s。
(6)在源漏电极的表面上设置保护层，得到阵列基板，保护层为氮化硅，保护层的厚度为2500A。
实施例3
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极单元，栅极单元包括栅极和栅线。在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为500A，衬底的厚度为0.7mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为2.2μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：在具有图案的光刻胶层置于电解液中；在第一还原电位的条件下对电解液通电，以使第一离子还原，而沉积在具有图案的光刻胶层上以形成金属材料层；在第二还原电位下对电解液通电，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。电化学沉积在同一份电解液中进行，以连续电化学沉积金属材料和阻挡材料。电解液由如下组分构成：3mol/L的Cu2+、0.4mol/L的MoO4 2+、70g/L的酸、0.65mL/L的光亮剂、80mg/L的氯离子、0.4mL/L的整平剂及0.8mL/L的添加剂，酸为H3PO4，光亮剂为丙烯磺酸钠，可溶性氯盐为氯化镁，整平剂为聚乙烯醇。第一还原电位为0.3419V，金属层的厚度为3500A。第二还原电位为-0.0036V，阻挡层的厚度为400A。电化学沉积温度为10℃。
(2)在栅极单元远离衬底的一侧设置绝缘层，绝缘层为氮化硅层，绝缘层的厚度为4000A。
(3)在绝缘层远离衬底的一侧设置有源层，有源层与栅极相对，有源层为非晶硅层，有源层的厚度为1500A。
(4)在绝缘层远离衬底的一侧设置数据线，数据线与有源层间隔。在绝缘层远离衬底的一侧设置数据线的步骤如下：
(a)在绝缘层远离衬底的一侧上溅射导电层，导电层为钛层，导电层的厚度为250A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3500A。阻挡层的材质为氮化钼，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s。
(5)在有源层的表面设置源漏电极。在有源层的表面设置源漏电极的步骤如下：
(a)在有源层的表面上溅射导电层，导电层为钛层，导电层的厚度为250A。
(b)在导电层远离衬底的一侧依次溅射金属层和阻挡层。金属层的材质为铜，金属层的厚度为3500。阻挡层的材质为钛，阻挡层的厚度为400A。
(c)在阻挡层远离衬底的一侧涂覆光刻胶层。
(d)采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s。
(6)在源漏电极的表面上设置保护层，得到阵列基板，保护层为氮化硅材质，保护层的厚度为2500A。
实施例4
本实施例的阵列基板的制备过程如下与实施例3的大致相同，不同之处在于：栅极单元的制备过程中，电解液由如下组分构成：3mol/L的Cu2+、0.4mol/L的Ti2+、700g/L的酸、0.65mL/L的光亮剂、80mg/L的氯离子、0.4mL/L的整平剂及0.8mL/L的添加剂，酸为H3PO4，光亮剂为丙烯磺酸钠，可溶性氯盐为氯化镁，整平剂为聚乙烯醇。第一还原电位为0.3419V，金属层的厚度为3500A。第二还原电位为-1.4V，阻挡层的厚度为400A。电化学沉积温度为10℃。
实施例5
本实施例的阵列基板的制备过程与实施例1大致相同，不同之处在于，在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为300A，衬底的厚度为0.3mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为1.5μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：将形成凹槽的光刻胶层置于第一电解液中并在第一还原电位下进行电化学沉积，以使第一离子还原而沉积在具有图案的光刻胶层上以形成金属材料层，当第一电解液中的第一离子降低至0mol/L时，向第一电解液中添加第二离子并调整电位至第二还原电位继续进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。第一还原电位为0.34V。第二还原电位为-0.3V。金属层的厚度为3200A。阻挡层的厚度为300A。第一电解液由如下组分构成：1.5mol/L的Cu2+(即第一离子)、30g/L的酸、0.3mL/L的光亮剂、30mg/L的氯离子、0.1mL/L的整平剂及0.1mL/L的添加剂，酸为H2SO4，光亮剂为十二醇硫酸醋钠，可溶性氯盐(即氯离子)为氯化钠，整平剂为聚苯乙烯。于第一电解液中添加第二离子以使第二离子的初始浓度为0.25mol/L，第二离子为MoO4 2+。电化学沉积温度为10℃。
实施例6
本实施例的阵列基板的制备过程与实施例2大致相同，不同之处在于，在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为800A，衬底的厚度为1.0mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为2.5μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：将形成凹槽的光刻胶层置于第一电解液中并在第一还原电位下进行电化学沉积，以使第一离子还原而沉积在具有图案的光刻胶层上以形成金属材料层，当第一电解液中的第一离子降低至0mol/L时，向第一电解液中添加第二离子并调整电位至第二还原电位继续进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。第一还原电位为0.8V。第二还原电位为0.1V。金属层的厚度为4000A。阻挡层的厚度为800A。第一电解液由如下组分构成：4.0mol/L的Cu2+(即第一离子)、100g/L的酸、1mL/L的光亮剂、120mg/L的氯离子、0.8mL/L的整平剂及1.5mL/L的添加剂，酸为HCl，光亮剂为聚氧乙烯，可溶性氯盐为氯化钾，整平剂为聚丙烯酸。于第一电解液中添加第二离子以使第二离子的初始浓度为0.5mol/L，第二离子为MoO4 2+。电化学沉积温度为35℃。
实施例7
本实施例的阵列基板的制备过程与实施例3大致相同，不同之处在于，在衬底上形成栅极单元的步骤如下：
(a)在衬底上溅射导电层，导电层为钼层，导电层的厚度为500A，衬底的厚度为0.7mm。
(b)在导电层远离衬底的一侧涂覆光刻胶层，光刻胶层的厚度为2.2μm。
(c)采用掩膜板对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。
(d)在具有图案的光刻胶层上电化学沉积功能材料，剥离光刻胶层，得到层叠设置的金属层和阻挡层而得到形成有图案层的导电层，得到栅极单元，其中，栅极单元包括层叠设置的导电层和图案层。在具有图案的光刻胶层上电化学沉积功能材料的步骤如下：将形成凹槽的光刻胶层置于第一电解液中并在第一还原电位下进行电化学沉积，以使第一离子还原而沉积在具有图案的光刻胶层上以形成金属材料层，当第一电解液中的第一离子降低至0mol/L时，向第一电解液中添加第二离子并调整电位至第二还原电位继续进行电化学沉积，以使第二离子还原，而沉积在金属材料层上以形成阻挡材料层。第一还原电位为0.55V。第二还原电位为-0.7V。金属层的厚度为3500A。阻挡层的厚度为400A。第一电解液由如下组分构成：180g/L的Cu2+(即第一离子)、700g/L的酸、0.65mL/L的光亮剂、80mg/L的氯离子、0.4mL/L的整平剂及0.8mL/L的添加剂，酸为H3PO4，光亮剂为丙烯磺酸钠，可溶性氯盐为氯化镁，整平剂为聚乙烯醇。于第一电解液中添加第二离子以使第二离子的初始浓度为60g/L，第二离子为MoO4 2+。电化学沉积温度为10℃。
实施例8
本实施例的阵列基板的制备过程与实施例1的大致相同，不同之处在于：步骤(1)中，在导电层远离衬底的一侧依次溅射金属层和阻挡层。在阻挡层远离衬底的一侧涂覆光刻胶层。采用掩膜板对光刻胶层远离阻挡层的一侧进行曝光处理，再经显影而在光刻胶层上形成贯通光刻胶层的凹槽，形成具有图案的光刻胶层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层，去除光刻胶层，未被蚀刻的金属层和未被蚀刻的阻挡层得到形成有图案层的导电层。采用蚀刻工艺以蚀刻金属层和阻挡层直至露出导电层的步骤如下：将形成凹槽的光刻胶层置于蚀刻液进行蚀刻。蚀刻液由如下组分构成：5g/L的HNO3、40g/L的H3PO4、20g/L的草酸。蚀刻温度为30℃。蚀刻时间为85s
实施例9
本实施例的阵列基板的制备过程与实施例1大致相同，不同之处在于：在具有图案的光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤中，将形成凹槽的光刻胶层置于含有电解液的第一电解槽中，采用第一还原电位进行电化学沉积以于凹槽中沉积金属材料；将衬底取出并置于含有相同电解液的第二电解槽中，采用第二还原电位进行电化学沉积以在凹槽中沉积阻挡材料，以依次在凹槽中沉积金属材料层和阻挡材料层。
测试：
测定实施例1～9的阵列基板的栅极单元的电导率、阵列基板中对像素的充电时间，同时将实施例1～9的阵列基板组装成液晶显示面板，测定液晶显示面板的刷新率。测定结果详见表1。表1表示的是实施例1～9的阵列基板的栅极单元的电导率、阵列基板中对像素的充电时间、实施例1～9的阵列基板组成的液晶显示面板的刷新率。其中，采用四探针方法测定电导率；采用示波器测定刷新率。
表1
刷新率(Hz) 电导率(10<sup>6</sup>s/m) 充电时间(μs)
实施例1 60 3.9 16.2
实施例2 60 4.4 15.5
实施例3 60 6.1 12.8
实施例4 60 4.8 14.2
实施例5 60 4.2 15.7
实施例6 60 5.0 14.1
实施例7 60 6.8 11.2
实施例8 60 3.5 16.8
实施例9 60 3.2 17.6
从表1可以看出，实施例1～7得到的阵列基板的栅极单元的电导率为3.9*106S/m～8.0*106S/m，均高于实施例8；实施例1～7得到的阵列基板的充电时间为10μs～15μs，均低于实施例8，说明上述实施方式中采用电化学沉积制备的栅极单元具有较高的电导率，可以缩短阵列基板中对像素的充电时间。并且，含有实施例1～7的阵列基板的液晶显示面板的刷新率为60Hz，说明上述实施方式的制备方法得到的阵列基板能够制备具有较高刷新率的液晶显示面板。其中，实施例5～7的阵列基板中对像素的充电时间分别短于实施例1～3的，说明实施例5～7的阵列基板的制备方法更有利于缩短阵列基板中对像素的充电时间。综上所述，上述实施方式的制备方法能够制备充电时间较短的阵列基板。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种栅极单元的制备方法，其特征在于，包括如下步骤：
在衬底上设置导电层；
在所述导电层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影而在所述光刻胶层上形成贯通所述光刻胶层的凹槽，形成具有图案的所述光刻胶层；及
在具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层，得到栅极单元。
2.根据权利要求1所述的栅极单元的制备方法，其特征在于，在具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层的步骤包括：在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料，然后去除所述光刻胶层，以形成层叠的金属层和阻挡层而得到所述图案层。
3.根据权利要求2所述的栅极单元的制备方法，其特征在于，所述在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：
将具有图案的所述光刻胶层置于电解液中，所述电解液含有第一离子和第二离子；
在第一还原电位或者第一还原电流的条件下对所述电解液通电，以使所述第一离子还原，而沉积在具有图案的所述光刻胶层上以形成金属材料层；及
在第二还原电位或者第二还原电流下对所述电解液通电，以使所述第二离子还原，而沉积在所述金属材料层上以形成阻挡材料层。
4.根据权利要求3所述的栅极单元的制备方法，其特征在于，所述第一离子为Cu2+，所述第一还原电位为0.3419V，所述第一还原电流的密度为1.5A/dm2～8.0A/dm2，所述第二还原电位为-0.0036V，所述第二还原电流密度为0.5A/dm2～1.2A/dm2；
或者，所述第一离子为Cu2+，所述第一还原电位为0.3419V，所述第一还原电流的密度为1.5A/dm2～8.0A/dm2，所述第二离子为Ti2+，所述第二还原电位为-1.2V～-1.7V，所述第二还原电流密度为5A/dm2～50A/dm2。
5.根据权利要求2所述的栅极单元的制备方法，其特征在于，所述在具有图案的所述光刻胶层上依次电化学沉积金属材料和阻挡材料的步骤包括：
所述第一电解液含有第一离子，将具有图案的所述光刻胶层置于所述第一电解液进行电化学沉积，以使所述第一离子还原而沉积在具有图案的所述光刻胶层上以形成金属材料层；及
所述第二电解液含有第二离子，将形成有所述金属层的所述光刻胶层置于所述第二电解液中进行电化学沉积，以使所述第二离子还原，而沉积在所述金属材料层上以形成阻挡材料层。
6.根据权利要求5所述的栅极单元的制备方法，其特征在于，所述将形成有所述金属材料层的所述光刻胶层置于所述第二电解液中进行电化学沉积的步骤之前还包括制备所述第二电解液的步骤：于所述第一电解液中添加所述第二离子以得到所述第二电解液。
7.根据权利要求5所述的栅极单元的制备方法，其特征在于，所述将具有图案的所述光刻胶层置于所述第一电解液进行电化学沉积的步骤包括：在第一还原电位或者第一还原电流的条件下对所述第一电解液通电，以使所述第一离子还原，而沉积在具有图案的所述光刻胶层上以形成所述金属材料层，所述第一离子为Cu2+，所述第一还原电位为0.34V～0.8V，所述第一还原电流密度为1.5A/dm2～8A/dm2；
及/或，所述将形成有所述金属材料层的所述光刻胶层置于所述第二电解液中进行电化学沉积的步骤包括：在第二还原电位或者第二还原电流下对所述第二电解液通电，以使所述第二离子还原，而沉积在所述金属材料层上以形成所述阻挡材料层；所述第二离子为MoO4 2+或Ti2+；其中，所述第二离子为MoO4 2+时，所述第二还原电位为-0.3V～0.1V，所述第二还原电流密度为0.5A/dm2～1.2A/dm2；所述第二离子为Ti2+时，所述第二还原电位为-1.2V～-1.7V，所述第二还原电流密度为5A/dm2～50A/dm2。
8.一种栅极单元，其特征在于，由权利要求1～7任一项所述的栅极单元的制备方法制备得到。
9.一种阵列基板的制备方法，其特征在于，包括如下步骤：
在衬底上设置导电层；
在所述导电层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影而在所述光刻胶层上形成贯通所述光刻胶层的凹槽，形成具有图案的所述光刻胶层；
具有图案的所述光刻胶层上电化学沉积功能材料，然后去除所述光刻胶层，得到形成有图案层的所述导电层，得到栅极单元；
在所述栅极单元远离所述衬底的一侧设置绝缘层；
在所述绝缘层远离所述栅极单元的一侧设置有源层和数据线；及
在所述有源层远离所述绝缘层的一侧设置源漏电极，得到阵列基板。
10.一种显示机构，其特征在于，包括权利要求8所述的栅极单元或者权利要求9所述的阵列基板的制备方法制备得到的阵列基板。
CN202010733059.7A 2020-07-27 2020-07-27 栅极单元及其制备方法、阵列基板的制备方法、显示机构 Active CN112002753B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010733059.7A CN112002753B (zh) 2020-07-27 2020-07-27 栅极单元及其制备方法、阵列基板的制备方法、显示机构
US17/352,846 US11515342B2 (en) 2020-07-27 2021-06-21 Gate unit and manufacturing method thereof, array substrate manufacturing method, and display mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010733059.7A CN112002753B (zh) 2020-07-27 2020-07-27 栅极单元及其制备方法、阵列基板的制备方法、显示机构

Publications (2)

Publication Number Publication Date
CN112002753A true CN112002753A (zh) 2020-11-27
CN112002753B CN112002753B (zh) 2023-06-27

Family

ID=73467954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010733059.7A Active CN112002753B (zh) 2020-07-27 2020-07-27 栅极单元及其制备方法、阵列基板的制备方法、显示机构

Country Status (2)

Country Link
US (1) US11515342B2 (zh)
CN (1) CN112002753B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918119A (ja) * 1995-06-27 1997-01-17 Dainippon Printing Co Ltd 配線パターン層およびその製造方法
US20010003658A1 (en) * 1999-12-08 2001-06-14 Samsung Sdi Co., Ltd. Method for manufacturing a thin film transistor
US20060051961A1 (en) * 2004-09-07 2006-03-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US20070128857A1 (en) * 2005-12-06 2007-06-07 Quanta Display Inc. Method for manufacturing copper wires on substrate of flat panel display device
CN101553933A (zh) * 2006-10-24 2009-10-07 应用材料股份有限公司 在太阳能电池基板上脉冲电镀低应力膜层的方法
CN102263060A (zh) * 2010-05-24 2011-11-30 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器
TW201227110A (en) * 2010-12-16 2012-07-01 Chimei Innolux Corp Array substrates and methods for manufacturing the same
CN104617042A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制备方法
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
WO2017014605A1 (ko) * 2015-07-23 2017-01-26 덕산하이메탈(주) 발열 및 비정질 특성을 갖는 금속 도금막 및 이의 제조방법, 이의 용도 및 이용한 저온 접합 방법
US20170110323A1 (en) * 2015-10-15 2017-04-20 Boe Technology Group Co., Ltd. Method of forming patterned metal film layer and preparation method of transistor and array substrate
CN109786321A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
US20190305015A1 (en) * 2016-12-08 2019-10-03 HKC Corporation Limited Active Switch Array Substrate and Method for Manufacturing the Same
CN110364429A (zh) * 2019-06-12 2019-10-22 北海惠科光电技术有限公司 金属纳米线薄膜及其制备方法以及薄膜晶体管阵列
CN110690171A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018177B (zh) * 2019-05-31 2024-06-07 中国科学院苏州纳米技术与纳米仿生研究所 全垂直型Si基GaN UMOSFET功率器件及其制备方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918119A (ja) * 1995-06-27 1997-01-17 Dainippon Printing Co Ltd 配線パターン層およびその製造方法
US20010003658A1 (en) * 1999-12-08 2001-06-14 Samsung Sdi Co., Ltd. Method for manufacturing a thin film transistor
US20060051961A1 (en) * 2004-09-07 2006-03-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US20070128857A1 (en) * 2005-12-06 2007-06-07 Quanta Display Inc. Method for manufacturing copper wires on substrate of flat panel display device
CN101553933A (zh) * 2006-10-24 2009-10-07 应用材料股份有限公司 在太阳能电池基板上脉冲电镀低应力膜层的方法
CN102263060A (zh) * 2010-05-24 2011-11-30 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器
TW201227110A (en) * 2010-12-16 2012-07-01 Chimei Innolux Corp Array substrates and methods for manufacturing the same
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
CN104617042A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制备方法
WO2017014605A1 (ko) * 2015-07-23 2017-01-26 덕산하이메탈(주) 발열 및 비정질 특성을 갖는 금속 도금막 및 이의 제조방법, 이의 용도 및 이용한 저온 접합 방법
US20170110323A1 (en) * 2015-10-15 2017-04-20 Boe Technology Group Co., Ltd. Method of forming patterned metal film layer and preparation method of transistor and array substrate
US20190305015A1 (en) * 2016-12-08 2019-10-03 HKC Corporation Limited Active Switch Array Substrate and Method for Manufacturing the Same
CN109786321A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
CN110364429A (zh) * 2019-06-12 2019-10-22 北海惠科光电技术有限公司 金属纳米线薄膜及其制备方法以及薄膜晶体管阵列
CN110690171A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Also Published As

Publication number Publication date
US11515342B2 (en) 2022-11-29
US20220028904A1 (en) 2022-01-27
CN112002753B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US7101809B2 (en) Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4289682B2 (ja) エッチング組成物、及び液晶表示装置用アレイ基板の製造方法
KR100480797B1 (ko) 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
WO2017063292A1 (zh) 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
CN111415948A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
JP2011505068A (ja) 太陽電池の金属電極の電気化学的堆積方法
JPS584984A (ja) 太陽電池の性能を改善する方法
TW200834948A (en) Precision printing electroplating through plating mask on a solar cell substrate
CN113728442A (zh) 阵列基板及其制作方法
CN102263060B (zh) 阵列基板及其制造方法、液晶显示器
CN112002753B (zh) 栅极单元及其制备方法、阵列基板的制备方法、显示机构
CN109860306A (zh) 一种晶体管、阵列基板、显示面板及其制造方法
CN110690171A (zh) 阵列基板的制作方法、阵列基板及显示面板
JP4072311B2 (ja) 薄膜トランジスターの製造方法
CN112002752B (zh) 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN112002698B (zh) 数据线的制备方法、阵列基板的制备方法和显示机构
JP2821869B2 (ja) 半導体素子の選択的銅蒸着方法
US12132058B2 (en) Method for manufacturing data line, method for manufacturing array substrate and display device
CN110854069A (zh) 阵列基板的制备方法及阵列基板
JPH11509989A (ja) 薄膜電子デバイス及びこのデバイスの製造方法
JP3175225B2 (ja) 薄膜トランジスタの製造方法
CN1558447B (zh) 薄膜晶体管的制造方法
CN112114460B (zh) 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
US11411026B2 (en) Method for manufacturing array substrate and array substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant