JP2821869B2 - 半導体素子の選択的銅蒸着方法 - Google Patents
半導体素子の選択的銅蒸着方法Info
- Publication number
- JP2821869B2 JP2821869B2 JP8000925A JP92596A JP2821869B2 JP 2821869 B2 JP2821869 B2 JP 2821869B2 JP 8000925 A JP8000925 A JP 8000925A JP 92596 A JP92596 A JP 92596A JP 2821869 B2 JP2821869 B2 JP 2821869B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wafer
- semiconductor device
- barrier metal
- electrolyte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010949 copper Substances 0.000 title claims description 89
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 74
- 229910052802 copper Inorganic materials 0.000 title claims description 74
- 238000000151 deposition Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000003792 electrolyte Substances 0.000 claims description 15
- 239000008151 electrolyte solution Substances 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000004070 electrodeposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GVNVAWHJIKLAGL-UHFFFAOYSA-N 2-(cyclohexen-1-yl)cyclohexan-1-one Chemical compound O=C1CCCCC1C1=CCCCC1 GVNVAWHJIKLAGL-UHFFFAOYSA-N 0.000 description 1
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 1
- 101150065749 Churc1 gene Proteins 0.000 description 1
- 239000012691 Cu precursor Substances 0.000 description 1
- 102100038239 Protein Churchill Human genes 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical group CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- -1 acetylacetyl Chemical group 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002596 lactones Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の銅蒸着
法に係るもので、詳しくは、電気化学蒸着（ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ ｄｉｐｏｓｉｔｉｏｎ）法を利
用し、半導体素子のウェーハ上に選択的に銅を蒸着する
方法に関するものである。
法に係るもので、詳しくは、電気化学蒸着（ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ ｄｉｐｏｓｉｔｉｏｎ）法を利
用し、半導体素子のウェーハ上に選択的に銅を蒸着する
方法に関するものである。
【０００２】
【従来の技術】従来、ＵＬＳＩ素子の金属配線において
は、電子移行（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ；以
下 ＥＭと称する）特性の優秀なタングステン叉は相対
的電気抵抗の低いアルミニウムが主に用いられていた
が、それらタングステン及びアルミニウムは、１ギガ級
のＤＲＡＭ素子の要求するＥＭ及び電気抵抗を満足させ
ることができないので、代用の金属として銅の研究が活
発に行われている。ところが、銅の配線は、蒸着の際、
用いる前駆物質（ｐｒｅｃｕｒｓｏｒ）、蒸着法、膜質
及びパターンの形成方法について、確実な方法が開発さ
れていない。現在、公知にされている蒸着法としては、
金属有機化学蒸着法（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃ
ｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；
以下、ＭＯＣＶＤと称する）が用いられ、前駆物質とし
ては、ＡｃＡｃ（ａｃｅｔｙｌａｃｅｔｏｎ Ｒ＝Ｒ’
＝ＣＨ３）、ｈｆａｃ（１，１，１，５，５，５ｈｅｘ
ａｆｌｕｏｒｏ−ａｃｅｔｙｌａｃｅｔｏｎ Ｒ＝Ｒ＝
ＣＦ３）、及びｔｆａｃ（ｔｒｉｆｌｕｏｒｏａｃｅｔ
ｙｌａｃｅｔｏｎ Ｒ＝ＣＦ３、Ｒ’＝ＣＨ３）のオル
ガノ金属（ｏｒｇａｎｏ−ｍｅｔａｌ）が用いられる。
しかしながら、該ＭＯＣＶＤ法は、ブランケット蒸着
（ｂｌａｎｋｅｔ ｄｅｐｏｓｉｔｉｏｎ）、膜質及び
後続の工程に関しまだ完全に解決されていない問題があ
るので、実用化には多くの課題を有している。
は、電子移行（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ；以
下 ＥＭと称する）特性の優秀なタングステン叉は相対
的電気抵抗の低いアルミニウムが主に用いられていた
が、それらタングステン及びアルミニウムは、１ギガ級
のＤＲＡＭ素子の要求するＥＭ及び電気抵抗を満足させ
ることができないので、代用の金属として銅の研究が活
発に行われている。ところが、銅の配線は、蒸着の際、
用いる前駆物質（ｐｒｅｃｕｒｓｏｒ）、蒸着法、膜質
及びパターンの形成方法について、確実な方法が開発さ
れていない。現在、公知にされている蒸着法としては、
金属有機化学蒸着法（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃ
ｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；
以下、ＭＯＣＶＤと称する）が用いられ、前駆物質とし
ては、ＡｃＡｃ（ａｃｅｔｙｌａｃｅｔｏｎ Ｒ＝Ｒ’
＝ＣＨ３）、ｈｆａｃ（１，１，１，５，５，５ｈｅｘ
ａｆｌｕｏｒｏ−ａｃｅｔｙｌａｃｅｔｏｎ Ｒ＝Ｒ＝
ＣＦ３）、及びｔｆａｃ（ｔｒｉｆｌｕｏｒｏａｃｅｔ
ｙｌａｃｅｔｏｎ Ｒ＝ＣＦ３、Ｒ’＝ＣＨ３）のオル
ガノ金属（ｏｒｇａｎｏ−ｍｅｔａｌ）が用いられる。
しかしながら、該ＭＯＣＶＤ法は、ブランケット蒸着
（ｂｌａｎｋｅｔ ｄｅｐｏｓｉｔｉｏｎ）、膜質及び
後続の工程に関しまだ完全に解決されていない問題があ
るので、実用化には多くの課題を有している。
【０００３】そして、従来半導体素子の銅蒸着法とし
て、米国ＩＢＭ社により開発されたダマシーン（ｄａｍ
ａｓｃｅｎｅ ｐｒｏｃｅｓｓ）方法を説明すると次の
ようである。即ち、図３（Ａ）に示したように、ウェー
ハ１上にＩＭＤ（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｄｉｅ
ｌｅｃｔｒｉｃ）の絶縁膜２が蒸着され、該絶縁膜２上
に所定パターンの感光膜３が形成された後、該感光膜３
をマスクとして写真食刻した後、図３（Ｂ）に示したよ
うに絶縁膜２が交互離隔して形成される。次いで、図３
（Ｃ）に示したように、それら離隔された絶縁膜２上に
銅４が化学気相蒸着法ＣＶＤによりブランケット蒸着さ
れ、化学及び物理的平坦化（ｃｈｅｍｉｃａｌ ｍｅｃ
ｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；以下ＣＭＰと称
する）を施し、図３（Ｄ）に示したように、絶縁膜２と
銅膜４’とが夫々ウェーハ１上に相互交番して形成され
る。即ち、銅の前駆物質から反応物（ｒｅａｃｔａｎ
ｔ）がチャンバー内に入射されるとき、熱エネルギーに
より銅が前駆物質から分離され、チャンバー内のウェー
ハ上にブランケット蒸着される。
て、米国ＩＢＭ社により開発されたダマシーン（ｄａｍ
ａｓｃｅｎｅ ｐｒｏｃｅｓｓ）方法を説明すると次の
ようである。即ち、図３（Ａ）に示したように、ウェー
ハ１上にＩＭＤ（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｄｉｅ
ｌｅｃｔｒｉｃ）の絶縁膜２が蒸着され、該絶縁膜２上
に所定パターンの感光膜３が形成された後、該感光膜３
をマスクとして写真食刻した後、図３（Ｂ）に示したよ
うに絶縁膜２が交互離隔して形成される。次いで、図３
（Ｃ）に示したように、それら離隔された絶縁膜２上に
銅４が化学気相蒸着法ＣＶＤによりブランケット蒸着さ
れ、化学及び物理的平坦化（ｃｈｅｍｉｃａｌ ｍｅｃ
ｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；以下ＣＭＰと称
する）を施し、図３（Ｄ）に示したように、絶縁膜２と
銅膜４’とが夫々ウェーハ１上に相互交番して形成され
る。即ち、銅の前駆物質から反応物（ｒｅａｃｔａｎ
ｔ）がチャンバー内に入射されるとき、熱エネルギーに
より銅が前駆物質から分離され、チャンバー内のウェー
ハ上にブランケット蒸着される。
【０００４】
【発明が解決しようとする課題】然るに、このような従
来半導体素子の銅蒸着法においては、前駆物質内に含ま
れた炭素の結合が破壊され、銅が汚染されるので、蒸着
された銅膜の抵抗は純粋銅の抵抗値１．７μΩｃｍに及
ばないという不都合な点があった。
来半導体素子の銅蒸着法においては、前駆物質内に含ま
れた炭素の結合が破壊され、銅が汚染されるので、蒸着
された銅膜の抵抗は純粋銅の抵抗値１．７μΩｃｍに及
ばないという不都合な点があった。
【０００５】且つ、銅を蒸着した後食刻して次の工程を
行うとき、銅は食刻液のＢＣｌ3叉はＢＣｌ2 と反応し
てＣｕＣｌ2 を生成するが、該ＣｕＣｌ2 は２００℃以
上の温度で昇華するので、所望の銅パターンを得ること
が難しく、ＵＬＳＩのような調密な位相を有する集積素
子には銅蒸着法の適用が極めて難しくなるという不都合
な点があった。
行うとき、銅は食刻液のＢＣｌ3叉はＢＣｌ2 と反応し
てＣｕＣｌ2 を生成するが、該ＣｕＣｌ2 は２００℃以
上の温度で昇華するので、所望の銅パターンを得ること
が難しく、ＵＬＳＩのような調密な位相を有する集積素
子には銅蒸着法の適用が極めて難しくなるという不都合
な点があった。
【０００６】
【課題を解決するための手段】本発明の目的は、電気化
学蒸着法によりウェーハ上面所定部位に選択的に銅を蒸
着し、製造工程を単純化して膜質特性を向上し得る半導
体素子の選択的銅蒸着方法を提供しようとするものであ
る。
学蒸着法によりウェーハ上面所定部位に選択的に銅を蒸
着し、製造工程を単純化して膜質特性を向上し得る半導
体素子の選択的銅蒸着方法を提供しようとするものであ
る。
【０００７】そして、このような本発明の目的は、Ｃｕ
ＳＯ４とＨ２ＳＯ４と脱イオン水とＨＦとから構成され
た電解液を準備する工程と、ウェーハ上に所定パターン
の障壁金属膜を形成する工程と、ウェーハを電解液に浸
漬して電気分解し、障壁金属膜上にのみ銅を蒸着する工
程と、を順次行う半導体素子の選択的銅蒸着方法を提供
することにより達成される。
ＳＯ４とＨ２ＳＯ４と脱イオン水とＨＦとから構成され
た電解液を準備する工程と、ウェーハ上に所定パターン
の障壁金属膜を形成する工程と、ウェーハを電解液に浸
漬して電気分解し、障壁金属膜上にのみ銅を蒸着する工
程と、を順次行う半導体素子の選択的銅蒸着方法を提供
することにより達成される。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明は、ウェーハ上に所定パ
ターンの障壁金属膜（ｂａｒｒｉｅｒ ｍｅｔａｌ）の
伝導体を形成し、該所定パターンの伝導体上面にのみ電
気化学蒸着法により銅を蒸着し、ウエーハ上に銅を選択
的蒸着する方法であって、製造工程を説明すると次のよ
うである。
図面を用いて説明する。本発明は、ウェーハ上に所定パ
ターンの障壁金属膜（ｂａｒｒｉｅｒ ｍｅｔａｌ）の
伝導体を形成し、該所定パターンの伝導体上面にのみ電
気化学蒸着法により銅を蒸着し、ウエーハ上に銅を選択
的蒸着する方法であって、製造工程を説明すると次のよ
うである。
【０００９】即ち、図１（Ａ）に示したように、ウェー
ハ１０内にコンタクトホールを写真食刻法により形成し
た後、ＴｉＮ叉はＴｉＷのような障壁金属膜１２をブラ
ンケット蒸着し、図１（Ｂ）に示したように、該障壁金
属膜１２上面に所定パターンの感光膜１４を形成し、該
感光膜１４をマスクとして写真食刻を施し交互離隔され
た障壁金属膜１２’を形成する。次いで、該障壁金属膜
１２’上の感光膜１４を除去し、該障壁金属膜１２’上
に銅電解液ｆを利用し電気化学蒸着方法により銅を蒸着
する。
ハ１０内にコンタクトホールを写真食刻法により形成し
た後、ＴｉＮ叉はＴｉＷのような障壁金属膜１２をブラ
ンケット蒸着し、図１（Ｂ）に示したように、該障壁金
属膜１２上面に所定パターンの感光膜１４を形成し、該
感光膜１４をマスクとして写真食刻を施し交互離隔され
た障壁金属膜１２’を形成する。次いで、該障壁金属膜
１２’上の感光膜１４を除去し、該障壁金属膜１２’上
に銅電解液ｆを利用し電気化学蒸着方法により銅を蒸着
する。
【００１０】この場合、図２に示したように、電解槽ａ
を耐酸性で不電導体のテフロン叉は石英により形成し、
該電解槽ａ内に銅電解液ｆとして１０モル濃度以下のＣ
ｕＳＯ４にＨ２ＳＯ４及び純水を添加した溶液を充填
し、ウェーハよりも大きな銅板をアノードｄとして銅電
解液ｆに浸漬し、前記銅電解液ｆ中にウェーハを入れて
該ウェーハをクランプによりカソードｂに連結し、銅の
蒸着量を測定し制御するため基準電極（ｒｅｆｅｒｅｎ
ｃｅ ｅｌｅｃｔｒｏｄｅ）ｃを銅電解液ｆ中に浸漬
し、それらアノードｄ、カソードｂ及び基準電極ｃを電
源ｅに夫々連結して電圧を印加し、銅電解液ｆ中で銅を
ウェーハ上面障壁金属膜１２’にのみ選択的蒸着する。
このとき、銅電解液ｆにＨＦを添加すると、事前金属洗
い（ｐｒｅ−ｍｅｔａｌ ｃｌｅａｎｉｎｇ）を施すこ
となく、直ちに銅蒸着を施行することができる。
を耐酸性で不電導体のテフロン叉は石英により形成し、
該電解槽ａ内に銅電解液ｆとして１０モル濃度以下のＣ
ｕＳＯ４にＨ２ＳＯ４及び純水を添加した溶液を充填
し、ウェーハよりも大きな銅板をアノードｄとして銅電
解液ｆに浸漬し、前記銅電解液ｆ中にウェーハを入れて
該ウェーハをクランプによりカソードｂに連結し、銅の
蒸着量を測定し制御するため基準電極（ｒｅｆｅｒｅｎ
ｃｅ ｅｌｅｃｔｒｏｄｅ）ｃを銅電解液ｆ中に浸漬
し、それらアノードｄ、カソードｂ及び基準電極ｃを電
源ｅに夫々連結して電圧を印加し、銅電解液ｆ中で銅を
ウェーハ上面障壁金属膜１２’にのみ選択的蒸着する。
このとき、銅電解液ｆにＨＦを添加すると、事前金属洗
い（ｐｒｅ−ｍｅｔａｌ ｃｌｅａｎｉｎｇ）を施すこ
となく、直ちに銅蒸着を施行することができる。
【００１１】次いで、前記ウェーハの連結されたカソー
ドｂに（−）電荷を印加し、銅板のアノードｄには
（＋）電荷を印加すると、ＣｕＳＯ４＋Ｈ２ＳＯ４＋Ｄ
Ｉ水（脱イオン水：Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ）
の銅電解液ｆからＣｕ２＋叉はＣｕ＋が電気的に漂流し
て拡散され、次式（１）及び（２）に示したように反応
してウェーハ１０上の障壁金属膜１２’上に銅Ｃｕ１６
が蒸着される。
ドｂに（−）電荷を印加し、銅板のアノードｄには
（＋）電荷を印加すると、ＣｕＳＯ４＋Ｈ２ＳＯ４＋Ｄ
Ｉ水（脱イオン水：Ｄｅｉｏｎｉｚｅｄ Ｗａｔｅｒ）
の銅電解液ｆからＣｕ２＋叉はＣｕ＋が電気的に漂流し
て拡散され、次式（１）及び（２）に示したように反応
してウェーハ１０上の障壁金属膜１２’上に銅Ｃｕ１６
が蒸着される。
【００１２】 Ｃｕ２＋２ｅ→Ｃｕ （１） Ｃｕ＋＋ｅ→Ｃｕ （２） この場合、蒸着される銅Ｃｕ１６の量を前記基準電極ｃ
により測定して電荷量を制御し、銅電解液ｆ中のＣｕイ
オンの反応が進行してＣｕが減少されると、前記アノー
ドｄの銅板からＣｕ→Ｃｕ２＋２ｅ叉はＣｕ→Ｃｕ＋＋
ｅのような反応により銅が溶解され、該銅電解液ｆ中に
侵入されるようになっている。且つ、前記カソードｂに
印加する（−）電荷は、基準電極ｃに対し−１０ｖ以下
の電源が供給されるように、前記アノードｄに供給され
る電源の絶対値から該カソードｂに供給される電源の絶
対値を引いた値の１０ｖ以下の電荷が供給される。叉、
図１（Ｃ）に示したように、前記銅電解液ｆ中の銅Ｃｕ
１６が前記障壁金属膜１２’上に選択的に蒸着されるた
め、従来銅蒸着の際行う別途の食刻工程が省かれる。
により測定して電荷量を制御し、銅電解液ｆ中のＣｕイ
オンの反応が進行してＣｕが減少されると、前記アノー
ドｄの銅板からＣｕ→Ｃｕ２＋２ｅ叉はＣｕ→Ｃｕ＋＋
ｅのような反応により銅が溶解され、該銅電解液ｆ中に
侵入されるようになっている。且つ、前記カソードｂに
印加する（−）電荷は、基準電極ｃに対し−１０ｖ以下
の電源が供給されるように、前記アノードｄに供給され
る電源の絶対値から該カソードｂに供給される電源の絶
対値を引いた値の１０ｖ以下の電荷が供給される。叉、
図１（Ｃ）に示したように、前記銅電解液ｆ中の銅Ｃｕ
１６が前記障壁金属膜１２’上に選択的に蒸着されるた
め、従来銅蒸着の際行う別途の食刻工程が省かれる。
【００１３】次いで、図１（Ｄ）に示したように、それ
ら蒸着された銅Ｃｕ１６を含んだウェーハ１０上面にＩ
ＭＤ膜１８を蒸着し、本発明に係る選択的銅蒸着法を終
了する。
ら蒸着された銅Ｃｕ１６を含んだウェーハ１０上面にＩ
ＭＤ膜１８を蒸着し、本発明に係る選択的銅蒸着法を終
了する。
【００１４】このような本発明に係る半導体素子の選択
的銅蒸着方法は、半導体の配線工程は勿論で、他の工
程、例えば、銅プラグの形成工程にも用いることができ
る。即ち、ウェーハ上の感光膜パターンをマスクとし、
該ウェーハ内にコンタクトホールを形成した後、該感光
膜パターンを除去し、前記ウェーハを前記のＣｕＳＯ４
＋Ｈ２ＳＯ４＋脱イオン水（ＤＩ水）＋ＨＦ銅電解液ｆ
内に浸漬し、シリコン部分の自然酸化膜（ｎａｔｉｖｅ
ｏｘｉｄｅ）をＨＦにて除去する（このとき、ＨＦは
電解液ｆ中に添加しなくてもよい）。次いで、前記ウェ
ーハの連結されたカソードｂには（−）電荷を印加し、
銅板のアノードｄには（＋）電荷を印加すると、銅電解
液ｆ中に溶解されたＣｕが前記ウェーハのコンタクトホ
ールに蒸着され、銅プラグが形成される。
的銅蒸着方法は、半導体の配線工程は勿論で、他の工
程、例えば、銅プラグの形成工程にも用いることができ
る。即ち、ウェーハ上の感光膜パターンをマスクとし、
該ウェーハ内にコンタクトホールを形成した後、該感光
膜パターンを除去し、前記ウェーハを前記のＣｕＳＯ４
＋Ｈ２ＳＯ４＋脱イオン水（ＤＩ水）＋ＨＦ銅電解液ｆ
内に浸漬し、シリコン部分の自然酸化膜（ｎａｔｉｖｅ
ｏｘｉｄｅ）をＨＦにて除去する（このとき、ＨＦは
電解液ｆ中に添加しなくてもよい）。次いで、前記ウェ
ーハの連結されたカソードｂには（−）電荷を印加し、
銅板のアノードｄには（＋）電荷を印加すると、銅電解
液ｆ中に溶解されたＣｕが前記ウェーハのコンタクトホ
ールに蒸着され、銅プラグが形成される。
【００１５】
【発明の効果】以上説明したように、本発明に係る半導
体素子の選択的銅蒸着方法においては、ウェーハ上面に
所定パターンの障壁金属伝導体を形成し、該伝導体上面
にのみ銅を電気化学蒸着法により直接蒸着するようにな
っているため、銅膜内に炭素が包含されなくなって、
１．７μΩｃｍ抵抗値の純粋銅膜値が得られるという効
果がある。
体素子の選択的銅蒸着方法においては、ウェーハ上面に
所定パターンの障壁金属伝導体を形成し、該伝導体上面
にのみ銅を電気化学蒸着法により直接蒸着するようにな
っているため、銅膜内に炭素が包含されなくなって、
１．７μΩｃｍ抵抗値の純粋銅膜値が得られるという効
果がある。
【００１６】且つ、従来のような銅膜形成後の食刻工程
が省かれるため、製造工程が単純化され原価が低廉にな
るという効果がある。
が省かれるため、製造工程が単純化され原価が低廉にな
るという効果がある。
【００１７】叉、電解液にＨＦを添加すると、事前金属
洗い（ｐｒｅ−ｍｅｔａｌ ｃｌｅａｎｉｎｇ）の工程
が省かれ、製造工程は一層単純化され、原価も一層低廉
になるという効果がある。
洗い（ｐｒｅ−ｍｅｔａｌ ｃｌｅａｎｉｎｇ）の工程
が省かれ、製造工程は一層単純化され、原価も一層低廉
になるという効果がある。
【図１】（Ａ）−（Ｄ）、本発明に係る半導体素子の選
択的銅蒸着方法を用い半導体素子を製造する工程説明図
である。
択的銅蒸着方法を用い半導体素子を製造する工程説明図
である。
【図２】本発明に係る電気化学蒸着法により選択的銅蒸
着を行う作用説明図である。
着を行う作用説明図である。
【図３】（Ａ）−（Ｄ）、従来半導体素子の選択的銅蒸
着法により半導体素子を製造する工程説明図である。
着法により半導体素子を製造する工程説明図である。
１、１０：ウェーハ ２：絶縁膜 ３：感光膜 ４、１６：銅 ４’：銅膜 １２、１２’：障壁金属膜 １４：感光膜 １８：ＩＭＤ(intermetallic dielectric deposition)
膜 ａ：電解槽 ｂ：カソード ｃ：基準電極 ｄ：アノード ｅ：電源 ｆ：銅電解液
膜 ａ：電解槽 ｂ：カソード ｃ：基準電極 ｄ：アノード ｅ：電源 ｆ：銅電解液
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (2)
- 【請求項１】半導体素子の選択的銅蒸着方法であって、 ＣｕＳＯ４とＨ２ＳＯ４と脱イオン水とＨＦとから構成
された電解液を準備する工程と、 ウェーハ上に所定パターンの障壁金属膜を形成する工程
と、 前記ウェーハを前記電解液に浸漬して電気分解し、前記
障壁金属膜上にのみ銅を蒸着する工程と、を順次行う、
半導体素子の選択的銅蒸着方法。 - 【請求項２】前記障壁金属膜上にのみ銅を蒸着する工程
は、 電源に連結されるアノード、カソード及び基準電極と、
それらアノード、カソード及び基準電極の浸漬される銅
電解液とを用い、 前記障壁金属膜の形成されたウェーハを前記銅電解液中
に浸漬して該ウェーハに前記カソードを連結し、銅板を
前記銅電解液中に浸漬して前記アノードに連結し、それ
らカソードには（−）電荷を印加しアノードには（＋）
電荷を印加し、銅電解液中の銅を前記所定パターンの障
壁金属膜上にのみ前記基準電極の制御により選択的に蒸
着させる、請求項１記載の半導体素子の選択的銅蒸着方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P21856 | 1995-07-24 | ||
| KR1019950021856A KR0157889B1 (ko) | 1995-07-24 | 1995-07-24 | 선택적 구리 증착방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936064A JPH0936064A (ja) | 1997-02-07 |
| JP2821869B2 true JP2821869B2 (ja) | 1998-11-05 |
Family
ID=19421390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000925A Expired - Fee Related JP2821869B2 (ja) | 1995-07-24 | 1996-01-08 | 半導体素子の選択的銅蒸着方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5985125A (ja) |
| JP (1) | JP2821869B2 (ja) |
| KR (1) | KR0157889B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627539B1 (en) * | 1998-05-29 | 2003-09-30 | Newport Fab, Llc | Method of forming dual-damascene interconnect structures employing low-k dielectric materials |
| US6180526B1 (en) * | 1999-09-17 | 2001-01-30 | Industrial Technology Research Institute | Method for improving conformity of a conductive layer in a semiconductor device |
| US6344125B1 (en) * | 2000-04-06 | 2002-02-05 | International Business Machines Corporation | Pattern-sensitive electrolytic metal plating |
| US6472312B2 (en) * | 2001-01-16 | 2002-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation |
| US7368045B2 (en) * | 2005-01-27 | 2008-05-06 | International Business Machines Corporation | Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow |
| JP4471002B2 (ja) * | 2008-01-23 | 2010-06-02 | セイコーエプソン株式会社 | 接合体の形成方法 |
| JP4471004B2 (ja) * | 2008-01-23 | 2010-06-02 | セイコーエプソン株式会社 | 接合体の形成方法 |
| JP4471003B2 (ja) * | 2008-01-23 | 2010-06-02 | セイコーエプソン株式会社 | 接合体の形成方法 |
| WO2019093558A1 (ko) * | 2017-11-08 | 2019-05-16 | 한국과학기술연구원 | 투광형 화합물 박막 제조 방법, 이로부터 제조된 화합물 박막 및 이러한 화합물 박막을 포함하는 태양 전지 |
| US11031517B2 (en) | 2017-11-08 | 2021-06-08 | Korea Institute Of Science And Technology | Method of manufacturing light transmission type compound thin film, compound thin film manufactured therefrom, and solar cell including the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE340392B (ja) * | 1969-05-27 | 1971-11-15 | Asea Ab | |
| JPS5321048A (en) * | 1976-08-10 | 1978-02-27 | Nippon Electric Co | Constant current density plating device |
| US4169018A (en) * | 1978-01-16 | 1979-09-25 | Gould Inc. | Process for electroforming copper foil |
| JPH03244126A (ja) * | 1990-02-22 | 1991-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| KR940008327B1 (ko) * | 1991-10-10 | 1994-09-12 | 삼성전자 주식회사 | 반도체 패키지 및 그 실장방법 |
| JPH05109714A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | 半導体装置の製造方法 |
| US5225034A (en) * | 1992-06-04 | 1993-07-06 | Micron Technology, Inc. | Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| US5478773A (en) * | 1994-04-28 | 1995-12-26 | Motorola, Inc. | Method of making an electronic device having an integrated inductor |
-
1995
- 1995-07-24 KR KR1019950021856A patent/KR0157889B1/ko not_active IP Right Cessation
-
1996
- 1996-01-08 JP JP8000925A patent/JP2821869B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-03 US US08/887,652 patent/US5985125A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008416A (ko) | 1997-02-24 |
| JPH0936064A (ja) | 1997-02-07 |
| US5985125A (en) | 1999-11-16 |
| KR0157889B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256274A (en) | Selective metal electrodeposition process | |
| US7109112B2 (en) | Method of providing a structure using self-aligned features | |
| US8734957B2 (en) | Metal plating using seed film | |
| US5368711A (en) | Selective metal electrodeposition process and apparatus | |
| KR100400765B1 (ko) | 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법 | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| EP0471664A4 (en) | Electrochemical planarization | |
| JP2001185510A (ja) | 電気めっき処理用バリヤー層 | |
| JPH0680737B2 (ja) | 半導体装置の製造方法 | |
| WO1999063593A1 (en) | Plasma treatment for ex-situ contact fill | |
| JP2821869B2 (ja) | 半導体素子の選択的銅蒸着方法 | |
| US6784104B2 (en) | Method for improved cu electroplating in integrated circuit fabrication | |
| JPH01147845A (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JP3441374B2 (ja) | 成膜方法 | |
| US20030129798A1 (en) | Fabrication of low-resistance electrodes in a deep trench using electrochemical methods | |
| JP2937690B2 (ja) | 酸化タンタル膜の形成方法 | |
| US20230335496A1 (en) | Process for Fabricating a 3D-NAND Flash Memory | |
| JPH0555167A (ja) | 半導体装置の製造方法 | |
| US7312149B2 (en) | Copper plating of semiconductor devices using single intermediate low power immersion step | |
| JPH1197393A (ja) | 微細窪み内への金属堆積方法 | |
| JPH05121571A (ja) | 半導体装置の製造方法 | |
| JPH1056157A (ja) | 半導体素子のキャパシタ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |