KR20230134393A - 박막 트랜지스터 및 이의 제조 방법 - Google Patents

박막 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230134393A
KR20230134393A KR1020220043467A KR20220043467A KR20230134393A KR 20230134393 A KR20230134393 A KR 20230134393A KR 1020220043467 A KR1020220043467 A KR 1020220043467A KR 20220043467 A KR20220043467 A KR 20220043467A KR 20230134393 A KR20230134393 A KR 20230134393A
Authority
KR
South Korea
Prior art keywords
active layer
thin film
film transistor
layer
oxide
Prior art date
Application number
KR1020220043467A
Other languages
English (en)
Inventor
박일흥
조승현
여윤구
오원주
이동환
이준석
허정
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to TW112108852A priority Critical patent/TW202339287A/zh
Priority to PCT/KR2023/003298 priority patent/WO2023177157A1/ko
Publication of KR20230134393A publication Critical patent/KR20230134393A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 향상된 특성을 가지는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층; 상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 및 상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되는 컨택층;을 포함한다.

Description

박막 트랜지스터 및 이의 제조 방법{THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 향상된 특성을 가지는 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 반도체 소자, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다.
이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
박막 트랜지스터의 제조 과정에서 활성층은 패터닝을 위한 식각 가스에 노출된다. 활성층이 식각 가스에 노출되면 활성층의 노출된 표면은 식각 가스에 의해 손상을 받아 산소를 잃게 된다. 또한, 활성층은 데이터 라인의 일부인 소스 전극과 드레인 전극과 연결되는데, 박막 트랜지스터의 구동시 활성층으로부터 소스 전극과 드레인 전극으로 산소가 이동하게 되어 활성층은 산소를 잃게 된다. 이와 같이 활성층에 산소 결핍이 발생하게 되면, 활성층은 의도치 않게 전기 전도율이 증가하여 도체화된다. 이에, 소자 단락이 발생하여 박막 트랜지스터를 안정적으로 구동할 수 없는 문제점이 있었다.
KR 10-2004-0013273 A
본 발명은 활성층의 산소 결핍을 방지함과 동시에 안정성을 향상시킬 수 있는 박막 트랜지스터 및 이의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 제1 금속 원소의 산화물을 포함하고, 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층; 상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 및 제2 금속 원소를 포함하고, 상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되는 컨택층;을 포함한다.
상기 컨택층은 상기 제2 금속 원소를 가지는 금속 또는 합금을 포함할 수 있다.
상기 제2 금속 원소는 루테늄(Ru)을 포함할 수 있다.
상기 컨택층은 제2 금속 원소의 산화물을 포함할 수 있다.
상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 상이한 조성을 가질 수 있다.
상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 각각 불순물이 도핑된 산화아연을 포함하고, 상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 불순물의 함량이 상이할 수 있다.
상기 제2 금속 원소의 산화물은 상기 제1 금속 원소의 산화물보다 불순물의 함량이 많을 수 있다.
상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함할 수 있다.
상기 제1 금속 원소의 산화물은 상기 제1 금속 원소의 산화물 전체에 대하여 20 at% 이상, 40 at% 미만의 불순물을 포함하고, 상기 제2 금속 원소의 산화물은 상기 제2 금속 원소의 산화물 전체에 대하여 40 at% 이상, 60 at% 미만의 불순물을 포함할 수 있다.
상기 제2 금속 원소의 산화물은 상기 제1 금속 원소의 산화물보다 산소(O)의 함량이 적을 수 있다.
상기 컨택층은 30 내지 100Å의 두께로 형성될 수 있다.
상기 활성층 상에 배치되며, 상기 활성층의 일부 표면을 노출시키는 컨택홀을 가지는 절연막;을 더 포함하고, 상기 컨택층은 상기 컨택홀에 의해 노출된 상기 활성층의 일부 표면 상에 형성되고, 상기 소스 및 드레인 전극은 상기 컨택층에 접촉되어 상기 절연막 상으로 연장될 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계; 및 상기 활성층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함한다.
상기 기판을 마련하는 단계는, 상기 활성층 상에 상기 활성층의 일부 표면을 노출시키는 컨택홀을 가지는 절연막이 형성된 기판을 마련하고, 상기 컨택층을 형성하는 단계는, 상기 컨택층을 상기 컨택홀에 의해 노출된 상기 활성층의 일부 표면 상에 형성할 수 있다.
상기 컨택층을 형성하는 단계는, 상기 컨택층을 상기 활성층의 일부 표면 상에 30 내지 100Å의 두께로 형성할 수 있다.
상기 컨택층을 형성하는 단계는, 상기 활성층 상에 금속 원소를 포함하는 원료 가스를 공급하는 단계와, 상기 활성층 상에 산소를 포함하는 반응 가스를 공급하는 단계를 포함하는 공정 사이클을 복수 회 반복하는 원자층 증착 공정에 의하여 수행될 수 있다.
상기 원료 가스를 공급하는 단계는, 아연(Zn)을 포함하는 제1 원료 가스와, 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함하는 제2 원료 가스를 동시에 공급할 수 있다.
상기 원료 가스를 공급하는 단계는, 상기 제2 원료 가스의 공급량을 상기 제1 원료 가스의 공급량보다 많도록 제어할 수 있다.
상기 컨택층 상에 소스 및 드레인 전극을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 제1 금속 원소의 산화물을 포함하고, 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층; 상기 활성층 상에 배치되며, 상기 활성층의 일부 표면을 노출시키는 제1 컨택홀을 가지는 제1 절연막; 상기 제1 절연막 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막의 일부 표면을 노출시키는 제2 절연막; 제2 금속 원소를 포함하고, 상기 제1 절연층에 의하여 노출된 상기 활성층의 일부 표면 상에 형성되는 컨택층; 및 상기 컨택층 상에 상호 이격 배치되며, 상기 제2 절연막에 의하여 노출된 상기 제1 절연막의 일부 표면 상으로 연장되는 소스 및 드레인 전극;을 포함할 수 있다.
상기 제1 절연막은 실리콘 산화물을 포함하고, 상기 제2 절연막은 실리콘 질화물을 포함할 수 있다.
상기 제1 금속 원소는 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하고, 상기 제2 금속 원소는 인듐(In), 갈륨(Ga), 아연(Zn) 및 루테늄(Ru) 및 중 적어도 하나를 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 제1 절연막에 형성된 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계; 및 상기 제1 절연막 상에 실리콘 질화물을 포함하는 제2 절연막을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 적층된 제1 절연막과 제2 절연막에 각각 형성된 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계; 및 노출된 활성층의 일부 표면 상에, 선택적 원자층 증착 방식으로 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함할 수 있다.
상기 컨택층은 불순물이 도핑된 금속 산화물을 포함할 수 있다.
상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함할 수 있다.
상기 컨택층을 형성하는 단계 이후에, 상기 제2 절연막 상에 형성된 불순물이 도핑된 금속 산화물막을 식각하는 단계;를 더 포함할 수 있다.
상기 불순물이 도핑된 금속 산화물막은 브로민화수소(HBr)로 식각할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 실리콘 산화물을 포함하는 제1 절연막에 형성된 제1 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계; 상기 제1 절연막 상에, 상기 제1 컨택홀을 노출시키는 제2 컨택홀이 형성되며, 실리콘 질화물을 포함하는 제2 절연막을 형성하는 단계; 및 노출된 활성층의 일부 표면 상에, 선택적 원자층 증착 방식으로 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격 배치되고, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 활성층; 상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 및 상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되는 루테늄 산화물층;을 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격 배치되고, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 활성층; 상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되고, 상기 활성층보다 불순물의 함량이 높은 고농도 금속 산화물층; 및 상기 고농도 금속 산화물층과 상기 소스 및 드레인 전극 사이에 형성되는 루테늄 산화물층;을 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계; 및 상기 활성층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 루테늄 산화물층을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계; 상기 활성층 상에, 상기 활성층보다 불순물의 함량이 높은 고농도 금속 산화물층을 형성하는 단계; 및 상기 고농도 금속 산화물층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 루테늄 산화물층을 형성하는 단계;를 포함할 수 있다.
상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함할 수 있다.
본 발명의 실시 예에 따르면, 활성층과 소스 및 드레인 전극 사이에 활성층의 산소 결핍을 방지하기 위한 컨택층을 형성함으로써, 활성층의 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 활성층과 소스 및 드레인 전극 간의 접촉 저항을 효과적으로 감소시키고, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 2는 본 발명의 제2 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 3은 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 제조 방법을 개략적으로 나타내는 도면.
도 4는 본 발명의 제2 실시 예에 따른 박막 트랜지스터의 제조 방법을 개략적으로 나타내는 도면.
도 5는 본 발명의 제3 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면.
도 6은 본 발명의 제4 실시 예에 다른 박막 트랜지스터를 개략적으로 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다.
또한, "상부" 또는 "하부"와 같은 상대적인 용어들은 도면들에서 도시되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 여기서, 발명을 상세하게 설명하기 위해 도면은 과장되어 도시될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 제2 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터는 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130), 상기 활성층(130) 상에 상호 이격 배치되는 소스 및 드레인 전극(180a, 180b) 및 상기 활성층(130)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되는 컨택층(170)을 포함한다.
본 발명의 제1 실시 예에 따른 박막 트랜지스터는 도 1에 도시된 바와 같이 기판(110) 상에 형성되는 활성층(130), 상기 활성층(130) 상에 형성되는 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성되는 게이트 전극(150), 상기 게이트 절연막(140)과 게이트 전극(150)을 사이에 두고 상기 활성층(130) 상에 상호 이격 배치되는 소스 전극(180a)과 드레인 전극(180b) 및 상기 활성층(130)과 상기 소스 전극(180a) 사이, 상기 활성층(130) 드레인 전극(180b) 사이에 각각 형성되는 컨택층(170)을 포함하는 탑 게이트(top gate)형 박막 트랜지스터일 수 있다.
기판(110)은 투명 기판을 이용할 수 있으며, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블(flexible) 디스플레이를 구현하는 경우에는 플라스틱 기판이 사용될 수 있다. 또한, 기판(110)은 반사형 기판이 이용될 수 있으며, 이 경우 메탈 기판을 사용할 수 있다. 메탈 기판은 스테인레스 스틸(SUS), 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(110) 상에는 버퍼층(120)이 형성될 수 있으며, 이때 버퍼층(120)은 실리콘 옥사이드(SiO2)를 포함하는 절연 물질로 형성될 수 있다.
버퍼층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 버퍼층(120) 상의 소정 영역에 형성될 수 있으며, 후술하는 게이트 전극(110)은 활성층(130)의 일부 영역과 중첩되도록 활성층(130)의 상측으로 이격되어 형성될 수 있다.
여기서, 활성층(130)은 금속 산화물로 형성될 수 있다. 즉, 활성층(130)은 금속 산화물 박막으로 형성될 수도 있고, 서로 다른 조성을 가지는 복수 개의 금속 산화물 박막으로 형성될 수 있다. 예를 들어, 활성층(130)은 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 산화물을 포함할 수 있다.
종래에는 활성층을 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터의 기판은 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라, 휘어지지 않아 가요성 표시 장치로 이용할 수 없는 단점이 있다. 이에, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 금속 산화물 박막을 활성층으로 사용할 수 있다.
또한, 활성층(130)은 불순물이 도핑된 산화아연을 포함하는 물질로 형성될 수 있다. 여기서, 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 카드뮴(Cd), 수은(Hg), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나의 물질을 포함할 수 있다.
예를 들어, 인듐(In)은 밴드 갭(band gap)이 상대적으로 낮고, 표준 전극 전위(standard electrode potential)가 상대적으로 높은 금속으로 전하 농도를 증가시키고 이동도를 향상시키는 특징이 있다. 반면, 갈륨(Ga)은 밴드 갭이 상대적으로 높고, 표준 전극 전위가 상대적으로 높은 금속으로 전하 농도를 감소시키고 안정성을 향상시키는 특징이 있다. 이에, 금속 산화물 박막에 함유되는 불순물의 함량을 제어하여, 활성층(130)의 전기 전도도를 조절할 수 있다. 이와 같이 금속 산화물로 이루어지는 활성층(130)은 산소의 비율이 높아질수록 전기 전도율이 낮아지고, 산소의 비율이 높아질수록 전기 전도율이 높아지는 특성을 갖는다.
또한, 활성층(130)은 p형(p-type)의 활성층을 형성하기 위하여 마그네슘(Mg)을 불순물로 포함할 수 있으며, n형(n-type)의 활성층을 형성하기 위하여 실리콘(Si)를 불순물로 포함할 수 있다. 뿐만 아니라, 활성층(130)은 루테늄(Ru), 백금(Pt), 금(Au), 은(Ag), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 이트륨(Yi), 텅스텐(W), 몰리브덴(Mo) 등과 같은 다양한 귀금속(Noble metal)을 포함할 수 있다.
활성층(130) 상에는 게이트 절연막(140)이 형성될 수 있다. 이와 같은 게이트 절연막(140)은 활성층(130) 상의 일부 영역에 형성될 수 있으며, 게이트 절연막(140)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다.
게이트 전극(150)은 게이트 절연막(140) 상에 형성될 수 있다. 게이트 전극(150)은 도전 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(150)은 단일층 뿐 아니라 복수 개의 금속층으로 이루어지는 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
활성층(130) 상에는 게이트 전극(150)을 덮고, 게이트 전극(150)의 양측에서 활성층(130)의 일부 표면을 노출시키는 컨택홀을 가지는 절연막(160)이 형성될 수 있다. 즉, 절연막(160)에는 소스 전극(180a)과 드레인 전극(180b)이 각각 컨택층(170)을 통해 활성층(130)에 전기적으로 연결될 수 있도록 컨택홀이 형성된다. 이와 같은 절연막(160)은 실리콘 옥사이드(SiO2)를 포함하는 절연 물질로 형성될 수 있다.
컨택홀에 의해 노출된 활성층(130)의 일부 표면 상에는 컨택층(170)이 형성된다. 이와 같은 컨택층(170)은 금속 원소를 포함한다. 즉, 컨택층(170)은 금속 또는 합금으로 형성될 수 있으며, 이때 컨택층(170)은 루테늄(Ru) 또는 루테늄(Ru) 합금으로 형성될 수 있다. 또한, 컨택층(170)은 금속 산화물로 형성될 수 있다. 즉, 컨택층(170)은 금속 산화물 박막을 포함할 수 있으며, 이때 컨택층(170)은 활성층(130)과 같이 단일한 금속 산화물 박막으로 형성될 수도 있고, 조성이 상이한 복수 개의 금속 산화물 박막으로 형성될 수도 있다. 예를 들어, 활성층은 루테늄 산화물을 포함할 수 있다. 또한, 컨택층(170)은 불순물이 도핑된 산화아연을 포함하는 물질로 형성될 수 있다. 여기서, 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 카드뮴(Cd), 수은(Hg), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나의 물질을 포함할 수 있다.
컨택층(170)은 활성층(130)을 형성하는 금속 산화물과 조성이 상이한 금속 산화물로 형성될 수 있다. 즉, 활성층(130)에 포함되는 금속 산화물을 제1 금속 원소의 산화물이라 하고, 컨택층(170)에 포함되는 금속 산화물을 제2 금속 원소의 산화물이라 하는 경우에, 제1 금속 원소의 산화물은 제2 금속 원소의 산화물과 상이한 조성을 가질 수 있다. 이때, 제1 금속 원소의 산화물과 제2 금속 원소의 산화물이 각각 불순물이 도핑된 산화아연을 포함하는 경우, 제2 금속 원소의 산화물은 제1 금속 원소의 산화물보다 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 카드뮴(Cd), 수은(Hg), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나의 물질을 포함을 포함하는 불순물의 함량이 많을 수 있다. 예를 들어, 활성층(130)을 형성하는 제1 금속 원소의 산화물이 제1 금속 원소의 산화물 전체에 대하여 20 at% 이상, 40 at% 미만의 불순물을 포함하는 경우, 제2 금속 원소의 산화물은 제2 금속 원소의 산화물 전체에 대하여 40 at% 이상, 60 at% 미만의 불순물을 포함할 수 있다. 이와 같이, 불순물의 함량이 많은 제2 금속 원소의 산화물은 제1 금속 원소의 산화물보다 산소(O)의 함량이 적을 수 있다.
만일, 컨택층(170)을 형성하지 않고, 활성층(140) 상에 소스 전극(180a) 및 드레인 전극(180b)을 형성하는 경우, 소스 전극(180a) 및 드레인 전극(180b)을 형성하기 위하여 절연막(160)에 컨택홀을 형성하는 과정에서 활성층(130)은 식각 가스에 의해 노출된다. 활성층(130)이 식각 가스에 의해 노출되게 되면, 활성층(130)은 상부 표면으로부터 소정 깊이까지 식각 가스에 의해 손상되어 산소를 잃게 되고, 산소 결핍 상태가 된다. 또한, 이와 같이 식각 가스에 의해 손상된 활성층(130)의 표면 상에 직접 소스 전극(180a) 및 드레인 전극(180b)을 형성하게 되면, 박막 트랜지스터의 구동시 활성층(130)으로부터 소스 전극(180a) 및 드레인 전극(180b)으로 산소가 이동하게 된다. 이와 같이 활성층에 산소 결핍이 발생하게 되면, 활성층은 의도치 않게 전기 전도율이 증가하여 도체화되고, 소자 단락이 발생하여 박막 트랜지스터를 안정적으로 구동할 수 없게 된다.
이에 반해, 본 발명의 실시 예에서와 같이 활성층(140)과 소스 전극(180a) 및 드레인 전극(180b) 사이에 금속, 합금 또는 금속 산화물로 이루어진 컨택층(170)을 형성하게 되면, 활성층(130)에서 산소가 빠져나간 자리를 컨택층(170)에 포함된 산소 또는 금속 물질이 메울 수 있다. 즉, 컨택층(170)에 포함된 금속 원소 또는 산소는 활성층(130)에서 산소가 빠져나간 자리에 확산되어, 활성층(130)으로부터 소스 전극(180a) 및 드레인 전극(180b)으로 산소가 이동하는 것을 방지하고, 활성층(130)이 도체화되는 것을 방지할 수 있다.
이때, 컨택층(170)은 30 내지 100Å의 두께(D)로 형성될 수 있다. 이때, 컨택층(170)이 30Å 미만의 두께로 형성되는 경우, 충분한 산소 이동 방지 효과를 얻을 수 없고, 컨택층(170)이 100Å을 초과하는 두께로 형성되는 경우, 공정 시간이 과도하게 증가하고, 박막 트랜지스터의 소형화를 저해하는 문제점이 있다. 따라서, 컨택층(170)은 30 내지 100Å의 두께로 형성함이 바람직하다.
소스 전극(180a)과 드레인 전극(180b)은 컨택층(170) 상에 형성된다. 즉, 소스 전극(180a)과 드레인 전극(180b)은 컨택홀 내에 형성된 컨택층(170) 상에 각각 접촉되도록 형성되어, 게이트 전극(110)을 사이에 두고 소스 전극(180a)과 드레인 전극(180b)이 상호 이격되어 형성될 수 있다. 이때, 소스 전극(180a)과 드레인 전극(180b)은 상기 컨택층(170)에 접촉되어 절연막(160) 상으로 연장되도록 형성될 수 있다. 소스 전극(180a)과 드레인 전극(180b)은 상호 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(150)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소스 전극(180a)과 드레인 전극(180b)은 단일층 뿐 아니라 다중층으로 형성할 수 있으며, 이때 각 층은 서로 다른 금속 또는 합금을 포함할 수도 있다.
한편, 본 발명의 제2 실시 예에 따른 박막 트랜지스터는 도 2에 도시된 바와 같이 기판(110) 상에 형성되는 게이트 전극(150), 상기 게이트 전극 상에 형성되는 게이트 절연막(140), 상기 게이트 절연막 상에 형성되는 활성층(130) 및 상기 활성층(130) 상에 상호 이격 배치되는 소스 전극(180a)과 드레인 전극(180b) 및 상기 활성층(130)과 상기 소스 전극(180a) 사이 및 상기 활성층(130)과 드레인 전극(180b) 사이에 각각 형성되는 컨택층(170)을 포함하는 바텀 게이트(bottom gate)형 박막 트랜지스터일 수 있다.
이와 같은 바텀 게이트형 박막 트랜지스터의 경우에도 도 1과 관련하여 전술한 내용이 그대로 적용될 수 있다. 즉, 본 발명의 제2 실시 예에 따른 박막 트랜지스터의 경우에도 컨택층(170)은 활성층(130)과 상기 소스 전극(180a) 사이 및 상기 활성층(130)과 드레인 전극(180b) 사이에 각각 형성될 수 있다. 이와 같이, 본 발명의 제2 실시 예에 따른 박막 트랜지스터의 경우에도 게이트 절연막(140) 및 게이트 전극(150)의 적층 순서만이 상이할 뿐, 전술한 본 발명의 제1 실시 예에 따른 박막 트랜지스터에서 설명한 내용이 그대로 적용될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극(150) 및 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130)이 형성된 기판(110)을 마련하는 단계 및 상기 활성층(130) 상에, 상기 활성층(130)과 소스 전극(180a)과 드레인 전극(180b)을 각각 연결하기 위한 컨택층(170)을 형성하는 단계를 포함한다.
먼저, 기판(110)을 마련하는 단계는, 도 3(a)에 도시된 바와 같이 게이트 전극(150) 및 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130)이 형성된 기판(110)을 마련한다. 이때, 기판(110)을 마련하는 단계는 탑 게이트형 박막 트랜지스터를 제조하기 위하여 기판(110) 상에 활성층(130)이 형성되고, 상기 활성층(130) 상에 게이트 절연막(140)이 형성되며, 상기 게이트 절연막(140) 상에 게이트 전극(150)이 형성된 기판(110)을 마련할 수 있다. 또한, 기판(110)과 활성층(130) 사이에는 버퍼층(120)이 더 형성될 수 있으며, 활성층(130) 상에는 소스 전극(180a)과 드레인 전극(180b)을 형성하기 위하여 활성층(130)의 일부 표면을 노출시키는 컨택홀을 가지는 절연막(160)이 더 형성될 수 있다.
컨택층(170)을 형성하는 단계는 도 3(b)에 도시된 바와 같이 활성층(130) 상에 활성층(130)과 소스 전극(180a) 및 드레인 전극(180b)을 연결하기 위한 컨택층(170)을 형성한다. 여기서, 컨택층(170)은 절연막(160)의 컨택홀에 의해 노출된 활성층(130)의 일부 표면 상에 형성될 수 있다.
이와 같은, 컨택층(170)은 금속, 합금 또는 금속 산화물로 형성될 수 있다. 컨택층(170)은 다양한 박막 형성 공정에 의하여 형성될 수 있으며, 예를 들어 금속 산화물로 컨택층(170)을 형성하기 위하여, 컨택층(170)을 형성하는 단계는, 활성층(130) 상에 금속 원소를 포함하는 원료 가스를 공급하는 단계와, 상기 활성층(130) 상에 산소를 포함하는 반응 가스를 공급하는 단계를 포함하는 공정 사이클을 복수 회 반복하는 원자층 증착(ALD; Atomic Layer Deposition) 공정에 의하여 수행될 수 있다. 이와 같은 원자층 증착 공정은 금속 원소을 포함하는 원료 가스를 공급하는 단계, 원료 가스를 퍼지하는 단계, 산소를 포함하는 반응 가스를 공급하는 단계 및 반응 가스를 퍼지하는 단계를 순차적으로 수행하는 공정 사이클을 복수 회 반복하여 수행될 수 있다.
이때, 원료 가스를 공급하는 단계는 아연(Zn)을 포함하는 제1 원료 가스와, 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 카드뮴(Cd), 수은(Hg), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나를 포함하는 제2 원료 가스를 동시에 공급할 수 있다. 이와 같이 아연(Zn)을 포함하는 제1 원료 가스와, 인듐(In), 갈륨(Ga), 텅스텐(W) 등과 같은 불순물을 포함하는 제2 원료 가스를 동시에 공급함으로써, 컨택층(170)을 인듐(In), 갈륨(Ga), 텅스텐(W) 등과 같은 불순물이 도핑된 산화아연을 포함하는 물질로 형성할 수 있다.
한편, 원료 가스를 공급하는 단계는 제1 원료 가스의 공급량보다 제2 원료 가스의 공급량보다 많도록 제어하여 원료 가스를 공급할 수 있다. 이에 의하여, 컨택층(170)을 형성하는 금속 산화물이 전체에 대하여 40 at% 이상, 60 at% 미만의 불순물을 포함하도록 형성할 수 있다.
컨택층(170)을 형성하는 단계 이후에는 도 3(c)에 도시된 바와 같이 컨택층(170) 상에 소스 전극(180a)과 드레인 전극(180b)을 형성하는 단계가 수행될 수 있다.
도 4는 본 발명의 제2 실시 예에 따른 박막 트랜지스터의 제조 방법을 개략적으로 나타내는 도면이다.
본 발명의 제2 실시 예에 따른 박막 트랜지스터의 제조 방법은 기판(110)을 마련하는 단계에서, 바텀 게이트형 박막 트랜지스터를 제조하기 위하여 기판(110) 상에 게이트 전극(150)이 형성되고, 상기 게이트 전극(150) 상에 게이트 절연막(140)이 형성되며, 상기 게이트 절연막(140) 상에 활성층(130)이 형성된 기판(110)을 마련할 수 있다. 또한, 기판(110)과 게이트 전극(150) 사이에는 버퍼층(120)이 더 형성될 수 있음은 물론이다.
또한, 도 4에서는 컨택층(170)이 활성층(130) 상의 서로 다른 영역에 분리되어 형성되는 것으로 도시되었으나, 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 제조 방법에서 컨택층(170)은 활성층(130)의 상면 및 측면을 모두 덮는 하나의 층으로 형성될 수도 있음은 물론이다. 이를 제외하고는 전술한 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 제조 방법에서 설명한 내용이 그대로 적용될 수 있으므로, 중복되는 설명은 생략하기로 한다.
도 5는 본 발명의 제3 실시 예에 따른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 5를 참조하면, 본 발명의 제3 실시 예에 따른 박막 트랜지스터는, 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130), 상기 활성층(130) 상에 배치되며, 상기 활성층(130)의 일부 표면을 노출시키는 제1 컨택홀(미도시)을 가지는 제1 절연막(160), 상기 제1 절연막(160) 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막(160)의 일부 표면을 노출시키는 제2 절연막(165), 상기 제1 절연막(160)에 의하여 노출된 상기 활성층(130)의 일부 표면 상에 형성되는 컨택층(170) 및 상기 컨택층(170) 상에 상호 이격 배치되면, 상기 제2 절연막(165)에 의하여 노출된 상기 제1 절연막(160)의 일부 표면 상으로 연장되는 소스 및 드레인 전극(180a, 180b)을 포함한다.
본 발명의 제3 실시 예에 따른 박막 트랜지스터는, 전술한 제1 실시 예에 따른 박막 트랜지스터에 제2 절연막(165)이 추가로 배치되는 구성이 상이하며, 그 밖에 다른 구성은 전술한 제1 실시 예에 따른 박막 트랜지스터와 관련하여 설명된 내용이 그대로 적용될 수 있다. 이때, 본 발명의 제3 실시 예에 따른 박막 트랜지스터의 제1 절연막(160) 및 제1 컨택홀은 전술한 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 절연막(160) 및 컨택홀과 동일한 구성을 가지므로, 동일한 참조 부호로 표시하기로 한다.
보다 상세하게는, 본 발명의 제3 실시 예에 따른 박막 트랜지스터는, 게이트 전극(150), 제1 금속 원소의 산화물을 포함하고, 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130), 상기 활성층(130) 상에 배치되며, 상기 활성층(130)의 일부 표면을 노출시키는 제1 컨택홀을 가지는 제1 절연막(160), 상기 제1 절연막(160) 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막(160)의 일부 표면을 노출시키는 제2 절연막(165), 제2 금속 원소를 포함하고, 상기 제1 절연막(160)에 의하여 노출된 상기 활성층(130)의 일부 표면 상에 형성되는 컨택층(170) 및 상기 컨택층(170) 상에 상호 이격 배치되며, 상기 제2 절연막(165)에 의하여 노출된 상기 제1 절연막(160)의 일부 표면 상으로 연장되는 소스 및 드레인 전극(180a, 180b)을 포함할 수 있다.
여기서, 제1 절연막(160)과 제2 절연막(165)은 서로 다른 조성을 가질 수 있다. 즉, 제1 절연막(160)은 실리콘 산화물(SiO)을 포함할 수 있으며, 제2 절연막(165)은 실리콘 질화물(SiN)을 포함할 수 있다. 여기서, 제2 절연막(165)은 제1 절연막(160) 상에 형성되며, 제1 절연막(160)에 형성된 제1 컨택홀과 중첩되는 위치에 상기 제1 컨택홀보다 큰 제2 컨택홀을 가진다. 이에, 제2 절연막(165)은 제1 절연막(160) 상에 배치되는 경우, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막의 일부 표면을 노출시킬 수 있다. 또한, 활성층(130)은 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 제1 금속 원소의 산화물로 형성될 수 있으며, 컨택층(170)은 인듐(In), 갈륨(Ga), 아연(Zn) 및 루테늄(Ru) 중 적어도 하나를 포함하는 제2 금속 원소를 포함할 수 있음은 전술한 바와 같다.
이와 같이, 제1 절연막(160) 상에 제2 절연막(165)을 추가로 형성하는 경우, 선택적 원자층 증착(AS-ALD; Area Selective-Atomic Layer Deposition) 방식으로 컨택층(170)을 형성할 수 있다. 여기서, 선택적 원자층 증착 방식이란 특정한 영역의 표면에만 선택적으로 원자층 증착 방식으로 박막을 증착하는 방식을 의미하며, 컨택층(170)을 형성하기 위하여는 이미 알려진 다양한 선택적 원자층 증착 방식이 적용될 수 있다. 또한, 컨택층(170)은 마스크를 이용한 증착 방식으로도 노출된 활성층(130)의 일부 표면 상에 선택적으로 형성될 수 있음은 물론이다.
즉, 본 발명의 제3 실시 예에 따른 박막 트랜지스터의 제조 방법은, 게이트 전극(150) 및 상기 게이트 전극(150)과 상하 방향으로 이격 배치되며, 제1 절연막(160)에 형성된 제1 컨택홀에 의하여 일부 표면이 노출된 활성층(130)이 형성된 기판(110)을 마련하는 단계 및 상기 제1 절연막(160) 상에 실리콘 질화물을 포함하는 제2 절연막(165)을 형성하는 단계를 포함할 수 있다. 이 경우, 적층된 제1 절연막(160)과 제2 절연막(165)에 각각 형성된 제1 컨택홀과 제2 컨택홀에 의하여 활성층(130)의 일부 표면이 노출되게 되고, 노출된 활성층(130)의 일부 표면 상에는 선택적 원자층 증착 방식으로 활성층(130)과 소스 및 드레인 전극180a, 180b)을 연결하기 위한 컨택층(170)을 형성할 수 있다.
이와 같이 컨택층(170)이 노출된 활성층(130)의 일부 표면 상에 선택적으로 형성된 경우에도 제2 절연막(165) 상에는 컨택층(170)을 형성하는 과정에서 형성된 잔류막이 형성될 수 있다. 예를 들어, 컨택층(170)이 불순물이 도핑된 금속 산화물을 포함하는 경우, 제2 절연막(165) 상에는 불순물이 도핑된 금속 산화물막이 잔류할 수 있다. 이에, 본 발명의 실시 예에서는 컨택층(170)을 형성하는 단계 이후에, 상기 제2 절연막(165) 상에 형성된 불순물이 도핑된 금속 산화물막을 식각하는 단계를 더 포함할 수 있다. 이때, 불순물이 도핑된 금속 산화물막은 브로민화수소(HBr)로 식각할 수 있다.
도 6은 본 발명의 제4 실시 예에 다른 박막 트랜지스터를 개략적으로 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제4 실시 예에 따른 박막 트랜지스터는, 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되는 활성층(130), 상기 활성층(130) 상에 상호 이격 배치되는 소스 및 드레인 전극(180a, 180b) 및 상기 활성층(130)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되는 루테늄 산화물층(172) 및 고농도 금속 산화물층(174)을 포함한다.
본 발명의 제4 실시 예에 따른 박막 트랜지스터는, 전술한 제3 실시 예에 따른 박막 트랜지스터에서 컨택층(170)이 루테늄 산화물층(172) 및 상기 루테늄 산화물층(172) 상에 배치되는 고농도 금속 산화물층(174)으로 이루어지는 구성이 상이하며, 그 밖에 다른 구성은 전술한 제3 실시 예에 따른 박막 트랜지스터와 관련하여 설명된 내용이 그대로 적용될 수 있다.
즉, 본 발명의 제4 실시 예에 따른 박막 트랜지스터는, 게이트 전극(150), 상기 게이트 전극(150)과 상하 방향으로 이격 배치되고, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 활성층(130), 상기 활성층(130) 상에 상호 이격 배치되는 소스 및 드레인 전극(180a, 180b), 상기 활성층(130)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되고, 상기 활성층(130)보다 불순물의 함량이 높은 고농도 금속 산화물층(174) 및 상기 고농도 금속 산화물층(174)과 상기 소스 및 드레인 전극(180a, 180b) 사이에 형성되는 루테늄 산화물층(172)을 포함할 수 있다.
전술한 바와 같이, 컨택층(170)은 금속 원소를 포함하며, 조성이 상이한 복수 개의 금속 산화물 박막으로 형성될 수 있다. 이때, 본 발명의 제4 실시 예에서는 컨택층(170)을 루테늄(Ru)의 산화물을 포함하는 루테늄 산화물층(172)과 높은 함량의 불순물 농도를 가지는 금속 산화물을 포함하는 고농도 금속 산화물층(174)의 복수 박막으로 형성할 수 있다. 여기서, 금속 산화물은 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나의 산화물일 수 있으며, 루테늄 산화물층(172) 상에 형성되는 금속 산화물층(174)은 활성층(130)보다 불순물의 함량이 높을 수 있다. 즉, 활성층(130)과 고농도 금속 산화물층(174)이 모두 불순물이 도핑된 금속 산화물을 포함하는 경우, 고농도 금속 산화물층(174)은 활성층(130)보다 불순물의 함량이 높을 수 있다. 이와 같은, 루테늄 산화물층(172)과 고농도 금속 산화물층(174)은 모두 선택적 원자층 증착 방식으로 형성될 수 있으며, 이와 달리 마스크를 이용한 증착 방식으로도 노출된 활성층(130)의 일부 표면 상에 순차적으로 형성될 수 있음은 물론이다.
이와 같이, 본 발명의 실시 예에 따르면, 활성층과 소스 및 드레인 전극 사이에 활성층의 산소 결핍을 방지하기 위한 컨택층을 형성함으로써, 활성층의 도체화를 방지하고, 스위칭 특성을 향상시킬 수 있다.
또한, 활성층과 소스 및 드레인 전극 간의 접촉 저항을 효과적으로 감소시키고, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
110: 기판 120: 버퍼층
130: 활성층 140: 게이트 절연막
150: 게이트 전극 160: 제1 절연막
165: 제2 절연막 170: 컨택층
180: 소스 및 드레인 전극

Claims (34)

  1. 게이트 전극;
    제1 금속 원소의 산화물을 포함하고, 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층;
    상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 및
    제2 금속 원소를 포함하고, 상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되는 컨택층;을 포함하는 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 컨택층은 상기 제2 금속 원소를 가지는 금속 또는 합금을 포함하는 박막 트랜지스터.
  3. 청구항 2에 있어서,
    상기 제2 금속 원소는 루테늄(Ru)인 박막 트랜지스터.
  4. 청구항 1에 있어서,
    상기 컨택층은 제2 금속 원소의 산화물을 포함하는 박막 트랜지스터.
  5. 청구항 4에 있어서,
    상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 상이한 조성을 가지는 박막 트랜지스터.
  6. 청구항 4에 있어서,
    상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 각각 불순물이 도핑된 산화아연을 포함하고,
    상기 제1 금속 원소의 산화물과 상기 제2 금속 원소의 산화물은 불순물의 함량이 상이한 박막 트랜지스터.
  7. 청구항 6에 있어서,
    상기 제2 금속 원소의 산화물은 상기 제1 금속 원소의 산화물보다 불순물의 함량이 많은 박막 트랜지스터.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함하는 박막 트랜지스터.
  9. 청구항 6에 있어서,
    상기 제1 금속 원소의 산화물은 상기 제1 금속 원소의 산화물 전체에 대하여 20 at% 이상, 40 at% 미만의 불순물을 포함하고,
    상기 제2 금속 원소의 산화물은 상기 제2 금속 원소의 산화물 전체에 대하여 40 at% 이상, 60 at% 미만의 불순물을 포함하는 박막 트랜지스터.
  10. 청구항 6에 있어서,
    상기 제2 금속 원소의 산화물은 상기 제1 금속 원소의 산화물보다 산소(O)의 함량이 적은 박막 트랜지스터.
  11. 청구항 1에 있어서,
    상기 컨택층은 30 내지 100Å의 두께로 형성되는 박막 트랜지스터.
  12. 청구항 1에 있어서,
    상기 활성층 상에 배치되며, 상기 활성층의 일부 표면을 노출시키는 컨택홀을 가지는 절연막;을 더 포함하고,
    상기 컨택층은 상기 컨택홀에 의해 노출된 상기 활성층의 일부 표면 상에 형성되고,
    상기 소스 및 드레인 전극은 상기 컨택층에 접촉되어 상기 절연막 상으로 연장되는 박막 트랜지스터.
  13. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계; 및
    상기 활성층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  14. 청구항 13에 있어서,
    상기 기판을 마련하는 단계는,
    상기 활성층 상에 상기 활성층의 일부 표면을 노출시키는 컨택홀을 가지는 절연막이 형성된 기판을 마련하고,
    상기 컨택층을 형성하는 단계는,
    상기 컨택층을 상기 컨택홀에 의해 노출된 상기 활성층의 일부 표면 상에 형성하는 박막 트랜지스터의 제조 방법.
  15. 청구항 14에 있어서,
    상기 컨택층을 형성하는 단계는,
    상기 컨택층을 상기 활성층의 일부 표면 상에 30 내지 100Å의 두께로 형성하는 박막 트랜지스터의 제조 방법.
  16. 청구항 13에 있어서,
    상기 컨택층을 형성하는 단계는,
    상기 활성층 상에 금속 원소를 포함하는 원료 가스를 공급하는 단계와, 상기 활성층 상에 산소를 포함하는 반응 가스를 공급하는 단계를 포함하는 공정 사이클을 복수 회 반복하는 원자층 증착 공정에 의하여 수행되는 박막 트랜지스터의 제조 방법.
  17. 청구항 16에 있어서,
    상기 원료 가스를 공급하는 단계는,
    아연(Zn)을 포함하는 제1 원료 가스와, 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함하는 제2 원료 가스를 동시에 공급하는 박막 트랜지스터의 제조 방법.
  18. 청구항 17에 있어서,
    상기 원료 가스를 공급하는 단계는,
    상기 제2 원료 가스의 공급량을 상기 제1 원료 가스의 공급량보다 많도록 제어하는 박막 트랜지스터의 제조 방법.
  19. 청구항 13에 있어서,
    상기 컨택층 상에 소스 및 드레인 전극을 형성하는 단계;를 더 포함하는 박막 트랜지스터의 제조 방법.
  20. 게이트 전극;
    제1 금속 원소의 산화물을 포함하고, 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층;
    상기 활성층 상에 배치되며, 상기 활성층의 일부 표면을 노출시키는 제1 컨택홀을 가지는 제1 절연막;
    상기 제1 절연막 상에 배치되며, 상기 제1 컨택홀 및 상기 제1 컨택홀로부터 연장되는 상기 제1 절연막의 일부 표면을 노출시키는 제2 절연막;
    제2 금속 원소를 포함하고, 상기 제1 절연막에 의하여 노출된 상기 활성층의 일부 표면 상에 형성되는 컨택층; 및
    상기 컨택층 상에 상호 이격 배치되며, 상기 제2 절연막에 의하여 노출된 상기 제1 절연막의 일부 표면 상으로 연장되는 소스 및 드레인 전극;을 포함하는 박막 트랜지스터.
  21. 청구항 20에 있어서,
    상기 제1 절연막은 실리콘 산화물을 포함하고,
    상기 제2 절연막은 실리콘 질화물을 포함하는 박막 트랜지스터.
  22. 청구항 20에 있어서,
    상기 제1 금속 원소는 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하고,
    상기 제2 금속 원소는 인듐(In), 갈륨(Ga), 아연(Zn) 및 루테늄(Ru) 및 중 적어도 하나를 포함하는 박막 트랜지스터.
  23. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 제1 절연막에 형성된 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계; 및
    상기 제1 절연막 상에 실리콘 질화물을 포함하는 제2 절연막을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  24. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 적층된 제1 절연막과 제2 절연막에 각각 형성된 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계; 및
    노출된 활성층의 일부 표면 상에, 선택적 원자층 증착 방식으로 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  25. 청구항 24에 있어서,
    상기 컨택층은 불순물이 도핑된 금속 산화물을 포함하는 박막 트랜지스터의 제조 방법.
  26. 청구항 25에 있어서,
    상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함하는 박막 트랜지스터의 제조 방법.
  27. 청구항 25에 있어서,
    상기 컨택층을 형성하는 단계 이후에,
    상기 제2 절연막 상에 형성된 불순물이 도핑된 금속 산화물막을 식각하는 단계;를 더 포함하는 박막 트랜지스터의 제조 방법.
  28. 청구항 27에 있어서,
    상기 불순물이 도핑된 금속 산화물막은 브로민화수소(HBr)로 식각하는 박막 트랜지스터의 제조 방법.
  29. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되며, 실리콘 산화물을 포함하는 제1 절연막에 형성된 제1 컨택홀에 의하여 일부 표면이 노출된 활성층이 형성된 기판을 마련하는 단계;
    상기 제1 절연막 상에, 상기 제1 컨택홀을 노출시키는 제2 컨택홀이 형성되며, 실리콘 질화물을 포함하는 제2 절연막을 형성하는 단계; 및
    노출된 활성층의 일부 표면 상에, 선택적 원자층 증착 방식으로 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 컨택층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  30. 게이트 전극;
    상기 게이트 전극과 상하 방향으로 이격 배치되고, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 활성층;
    상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극; 및
    상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되는 루테늄 산화물층;을 포함하는 박막 트랜지스터.
  31. 게이트 전극;
    상기 게이트 전극과 상하 방향으로 이격 배치되고, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중 적어도 하나를 포함하는 활성층;
    상기 활성층 상에 상호 이격 배치되는 소스 및 드레인 전극;
    상기 활성층과 상기 소스 및 드레인 전극 사이에 형성되고, 상기 활성층보다 불순물의 함량이 높은 고농도 금속 산화물층; 및
    상기 고농도 금속 산화물층과 상기 소스 및 드레인 전극 사이에 형성되는 루테늄 산화물층;을 포함하는 박막 트랜지스터.
  32. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계; 및
    상기 활성층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 루테늄 산화물층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  33. 게이트 전극 및 상기 게이트 전극과 상하 방향으로 이격 배치되는 활성층이 형성된 기판을 마련하는 단계;
    상기 활성층 상에, 상기 활성층보다 불순물의 함량이 높은 고농도 금속 산화물층을 형성하는 단계; 및
    상기 고농도 금속 산화물층 상에, 상기 활성층과 소스 및 드레인 전극을 연결하기 위한 루테늄 산화물층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  34. 청구항 33에 있어서,
    상기 불순물은 인듐(In), 갈륨(Ga), 텅스텐(W), 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os), 코발트(Co), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 붕소(B), 탈륨(Tl), 규소(Si), 게르마늄(Ge), 주석(Sn), 납(Pb), 인(P) 및 비소(As) 중 적어도 하나를 포함하는 박막 트랜지스터의 제조 방법.
KR1020220043467A 2022-03-14 2022-04-07 박막 트랜지스터 및 이의 제조 방법 KR20230134393A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112108852A TW202339287A (zh) 2022-03-14 2023-03-10 薄膜電晶體以及其製造方法
PCT/KR2023/003298 WO2023177157A1 (ko) 2022-03-14 2023-03-10 박막 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220031539 2022-03-14
KR1020220031539 2022-03-14
KR1020220041847 2022-04-04
KR20220041847 2022-04-04

Publications (1)

Publication Number Publication Date
KR20230134393A true KR20230134393A (ko) 2023-09-21

Family

ID=88189383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043467A KR20230134393A (ko) 2022-03-14 2022-04-07 박막 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230134393A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8067276B2 (en) Semiconductor device and manufacturing method thereof
CN102456581B (zh) 薄膜晶体管及其制造方法
US20110233536A1 (en) Thin film transistor array panel and method of fabricating the same
JP4609797B2 (ja) 薄膜デバイス及びその製造方法
JP5274147B2 (ja) 薄膜トランジスタ及び薄膜トランジスタを備えた平板表示装置
US8338812B2 (en) Vertical spacer electrodes for variable-resistance material memories and vertical spacer variable-resistance material memory cells
US20140252350A1 (en) Thin film transistor and method of manufacturing the same
US20100051936A1 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
KR101812702B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2009135380A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
WO2008069255A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US20100308326A1 (en) Thin-film transistor array panel and method of fabricating the same
KR20220004836A (ko) 표시 장치
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20230134393A (ko) 박막 트랜지스터 및 이의 제조 방법
US20130200382A1 (en) Thin-film transistor substrate and method of manufacturing a thin-film transistor substrate
CN110034191B (zh) 薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
KR20230161824A (ko) 트랜지스터 및 이의 제조 방법
TW202339287A (zh) 薄膜電晶體以及其製造方法
KR101833951B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20170142982A (ko) 박막 트랜지스터의 제조 방법
JP5957181B2 (ja) 薄膜トランジスタの製造方法
TW202412320A (zh) 電晶體及其製造方法
KR20210052974A (ko) 반도체 소자 및 이의 제조 방법