KR20170054161A - 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법 - Google Patents

유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20170054161A
KR20170054161A KR1020150156957A KR20150156957A KR20170054161A KR 20170054161 A KR20170054161 A KR 20170054161A KR 1020150156957 A KR1020150156957 A KR 1020150156957A KR 20150156957 A KR20150156957 A KR 20150156957A KR 20170054161 A KR20170054161 A KR 20170054161A
Authority
KR
South Korea
Prior art keywords
layer
channel layer
gate insulating
effect transistor
insulating layer
Prior art date
Application number
KR1020150156957A
Other languages
English (en)
Inventor
이탁희
박진수
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020150156957A priority Critical patent/KR20170054161A/ko
Publication of KR20170054161A publication Critical patent/KR20170054161A/ko

Links

Images

Classifications

    • H01L51/0512—
    • H01L51/0078—
    • H01L2251/10—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/1307—Organic Field-Effect Transistor [OFET]

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 전계효과 트랜지스터 및 그 제조방법에 관한 것으로서, 보다 상세하게는 광반응성을 향상시킨 전계효과 트랜지스터 및 그 제조방법에 관한 것이다. 이를 위해 전계효과 트랜지스터는 게이트 전극; 게이트 전극의 상부에 위치하는 게이트 절연층; 게이트 절연층의 상부에 위치하는 채널층; 게이트 절연층의 상부에 위치하고, 서로 이격되어 있으며, 채널층의 양단과 각각 접촉되는 소스 전극 및 드레인 전극; 및 채널층의 상부에 위치하는 유기물 코팅층;을 포함하는 것을 특징으로 한다.

Description

유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법{FIELD EFFECT TRANSISTOR COMPRISING CHANNELS TREATED WITH ORGANIC MATERIALS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전계효과 트랜지스터 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 광반응성을 향상시켜 광검출기에 적용하기 적합한 전계효과 트랜지스터에 관한 것이다.
2차원 물질은 작은 원자(수 나노미터(㎚))가 한 겹으로 배열돼 있는 물질을 말한다. 그래핀 이후 많은 2차원 물질이 발견됐고, 얇고 잘 휘면서 단단한 특성을 가지고 있어 반도체는 물론 이를 이용한 태양전지, 디스플레이, 광검출기 등에 적용하기 위한 연구가 이어지고 있다.
특히, 전계효과 트랜지스터에서 채널층의 물질은 박막 트랜지스터의 특성을 결정하는 중요한 요인이다. 최근에 제조되는 트랜지스터는 실리콘 채널 대신 그래핀과 같은 2차원 물질로 제조한 반도체 채널층을 사용하고 있다.
그래핀은 높은 전자이동도를 가짐으로써 전자소자로서의 응용성이 높음에도 불구하고 밴드갭(bandgap)이 없어 온오프 비율(on-off ratio)이 낮다는 문제점이 대두되면서 최근에는 그래핀을 트랜지스터 채널로 응용하는데 어려움이 있다. 이러한 문제점을 해결하고자 그래핀과 같은 2차원 물질(칼코겐 화합물 등)을 사용한 트랜지스터 소자에 대한 연구가 진행되고 있다.
그러나, 2차원 물질을 이용한 전계효과 트랜지스터의 광반응성을 향상시키기 위한 연구는 아직 미흡한 상황이고, 따라서 광반응성을 향상시킨 전계효과 트랜지스터에 대한 개발이 요구되고 있다.
대한민국 공개특허공보 제10-2014-0037702호 대한민국 공개특허공보 제10-2010-0111999호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 광반응성을 향상시킨 전계효과 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 분명해질 것이다.
상기 목적은, 게이트 전극; 게이트 전극의 상부에 위치하는 게이트 절연층; 게이트 절연층의 상부에 위치하는 채널층; 게이트 절연층의 상부에 위치하고, 서로 이격되어 있으며, 채널층의 양단과 각각 접촉되는 소스 전극 및 드레인 전극; 및 채널층의 상부에 위치하는 유기물 코팅층;을 포함하는 전계효과 트랜지스터에 의해 달성될 수 있다.
바람직하게, 채널층은 n형 물질로 제조할 수 있다.
바람직하게, n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나일 수 있다.
바람직하게, 유기물 코팅층은 p형 유기물로 제조할 수 있다.
바람직하게, p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)일 수 있다.
바람직하게, 유기물 코팅층의 두께는 1~4nm일 수 있다.
또한, 상기 목적은, 전계효과 트랜지스터를 포함하는 광 검출기에 의해 달성될 수 있다.
또한, 상기 목적은, 게이트 전극의 상부에 게이트 절연층을 형성하는 단계; 게이트 절연층의 상부에 채널층을 형성하는 단계; 게이트 절연층의 상부에, 서로 이격되고, 각각 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 및 채널층의 상부에 유기물 코팅층을 형성하는 단계;를 포함하는 전계효과 트랜지스터 제조방법에 의해 달성될 수 있다.
바람직하게, 채널층은 n형 물질로 제조할 수 있다.
바람직하게, n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나일 수 있다.
바람직하게, 유기물 코팅층은 p형 유기물로 제조할 수 있다.
바람직하게, p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)일 수 있다.
바람직하게, 유기물 코팅층의 두께는 1~4nm일 수 있다.
본 발명에 따르면, 채널층에 적절한 유기물 코팅을 함으로써 광반응성을 향상시킬 수 있는 등의 효과를 가진다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터를 개략적으로 나타낸 단면도이다.
도 2는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 전류(a) 및 광전류(b)를 비교한 그래프이다.
도 3은 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 파장에 따른 전류(a) 및 광전류(b)를 비교한 그래프이다.
도 4는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 광반응성 및 검출성(a)과 외부양자효율(EQE)(b)을 비교한 그래프이다.
도 5는 유기물(CuPc) 코팅층의 높이에 따른 트랜지스터의 10초 간격 on/off 광-스위칭(photo-switching) 전류(a)와 광전류 및 광반응성(b)을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 제조방법을 개략적으로 나타낸 도면이다.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
달리 정의하지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 발명이 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 상충되는 경우, 정의를 포함하는 본 명세서가 우선할 것이다.
본 명세서에서 설명되는 것과 유사하거나 동등한 방법 및 재료가 본 발명의 실시 또는 시험에 사용될 수 있지만, 적합한 방법 및 재료가 본 명세서에 기재된다.
도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 양상에 따른 전계효과 트랜지스터(100)는 게이트 전극(10); 게이트 전극(10)의 상부에 위치하는 게이트 절연층(20); 게이트 절연층(20)의 상부에 위치하는 채널층(30); 게이트 절연층(20)의 상부에 위치하고, 서로 이격되어 있으며, 채널층(30)의 양단과 각각 접촉되는 소스 전극(40) 및 드레인 전극(50); 및 채널층의 상부에 위치하는 유기물 코팅층(60);을 포함한다.
일 실시예에 있어서, 게이트 전극(10)은 채널층(30)의 전기적 특성을 제어하기 위한 것으로, 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 실리콘(Si)이나 금속을 포함할 수 있다. 금속은, 예를 들어 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다. 게이트 전극은 열을 이용한 증착(Thermal evaporator), 전자빔을 이용한 증착(e-beam evaporator), 스퍼터링 등의 증착 방법에 의하여 형성할 수 있다.
일 실시예에 있어서, 게이트 절연층(20)은, 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다. 또한, 게이트 절연층(20)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다. 질화 처리는, NH3가스와 같은 질소 포함 가스를 이용한 어닐링(annealing) 또는 고속 열 어닐링(rapid thermal annealing, RTA), 레이저 RTA(laser RTA) 등의 방법에 의하여 수행할 수 있다. 또는, 플라즈마 질화 처리, 플라즈마 이온 주입, 플라즈마 강화 CVD(PECVD), 고밀도 플라즈마 CVD(HDP-CVD) 또는 라디칼 질화법에 의하여 수행될 수도 있다. 이러한 질화 처리를 수행한 후에, 헬륨 또는 아르곤과 같은 비활성 가스를 포함하는 비활성 분위기에서 상기 구조물을 열처리할 수 있다.
제조 용이성 측면에서 게이트 전극(10)은 실리콘(Si), 게이트 절연층(20)은 실리콘 산화물(예를 들어, SiO2)인 것이 바람직하다.
일 실시예에 있어서, 채널층(30)은 게이트 절연층(20)의 상부에 위치하고, 양단이 각각 소스 전극(40) 및 드레인 전극(50)과 접촉하고 있으며, 단일층 또는 다중층일 수 있다. 채널층(30)은 n형 물질로 제조할 수 있다. n형 물질은 전이금속 디칼코게나이드 화합물일 수 있다. 구체적으로, 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나일 수 있으나, 이에 한정되는 것은 아니다. 특히, 몰리브데늄디설파이드(MoS2)는 1.2~1.8eV의 밴드갭을 가져 좋은 광반응성을 가지고 있어 가장 바람직하다. 또한, 트랜지스터의 특성 향상을 위하여 채널층과 게이트 절연층 사이에는 빈 공간을 형성하는 것이 바람직하다.
일 실시예에 있어서, 소스 전극(40) 및 드레인 전극(50)은 게이트 절연층(20)의 상부에 위치하고, 서로 이격되어 있으며, 채널층(30)의 양단과 각각 접촉하고 있다. 소스 전극(40) 및 드레인 전극(50)은 Pt, Ru, Au, Ag, Mo, Ti, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 전도성 산화물 등을 사용하여 형성될 수 있다.
일 실시예에 있어서, 유기물 코팅층(60)은 채널층(30)의 상부에 위치할 수 있다. 유기물 코팅층(60)은 p형 유기물로 제조할 수 있고, 바람직하게, 열 진공 증착기(thermal evaporator)를 이용하여 코팅층을 형성할 수 있다.
또한, 유기물 코팅층(60)을 형성하는 p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)일 수 있고, 유기물 코팅층(60)의 두께는 1 내지 4nm인 것이 바람직하다. 유기물 코팅층(60)의 두께가 1 내지 4nm를 벗어나는 경우, 즉, 1nm 미만이거나 4nm 초과하는 경우, 광전류 및 광반응성의 향상 정도가 미미하여 상기 범위로 하는 것이 바람직하다.
전계효과 트랜지스터의 채널층에 유기물 코팅층(60)을 형성할 경우, 광검출기에 적용하기에 특히 유용하다. n형 물질로 제조된 채널층을 가진 종래의 트랜지스터를 사용한 광검출기는 빛이 들어와 전자와 홀을 형성시키고 생성된 전자와 홀은 소스 전극과 드레인 전극의 전압차에 의해 분리되어 흐르면서 추가적인 전류를 형성하게 된다. 여기에, p형 유기물로 코팅층(60)을 형성하면, n형 물질과 p형 물질의 경계면에서 전기장이 형성된다. 이러한 하이브리드 구조에 빛이 도달하면 소스 전극 및 드레인 전극의 전압차뿐만 아니라 경계면에서 전기장에 의해 전자와 홀이 더 잘 분리되고, 따라서 광전류와 광반응성 모두 크게 증가한다.
도 2는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 전류(a) 및 광전류(b)를 비교한 그래프이고, 도 3은 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 파장에 따른 전류(a) 및 광전류(b)를 비교한 그래프이며, 도 4는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 광반응성 및 검출성(a)과 외부양자효율(EQE)(b)을 비교한 그래프이다. 또한, 도 5는 유기물(CuPc) 코팅층의 높이에 따른 트랜지스터의 10초 간격 on/off 광-스위칭(photo-switching) 전류(a)와 광전류 및 광반응성(b)을 나타낸 그래프이다.
도 2 내지 도 5에서, 본 발명의 일 실시예에 따른 전계효과 트랜지스터는 채널층을 MoS2로 제조하고, 채널층의 상부에 p형 유기물인 CuPc를 이용하여 코팅층을 형성한 것이다.
이를 통해 알 수 있듯이, MoS2 채널층만 가지고 있는 종래의 전계효과 트랜지스터보다 채널층의 상부에 CuPc 유기물 코팅층을 형성한 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 경우, 같은 전압 및 같은 파장에서 광전류, 광반응성 등이 보다 향상되었음을 알 수 있다. 특히, 유기물 코팅층의 두께가 1~4nm인 경우, 그 결과가 가장 우수하였다. 또한, 상술한 전계효과 트랜지스터를 포함하는 광검출기는 우수한 광반응성 등을 가진다.
다음으로, 전계효과 트랜지스터의 제조방법에 대해 설명한다. 이 때, 각 전극 및 채널층의 구성성분 등 상술하여 중복된 부분에 대해서는 생략하도록 한다.
도 6은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 제조방법(S100)을 개략적으로 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일 양상에 따른 전계효과 트랜지스터 제조방법(S100)은 게이트 전극의 상부에 게이트 절연층을 형성하는 단계(S10); 게이트 절연층의 상부에 채널층을 형성하는 단계(S20); 게이트 절연층의 상부에, 서로 이격되고, 각각 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계(S30); 및 채널층의 상부에 유기물 코팅층을 형성하는 단계(S40);를 포함한다.
구체적으로, 전자빔을 이용한 방법에 의해 형성된 게이트 전극의 상부에 게이트 절연층을 형성한다. 이 후, 게이트 절연층의 상부에 n형 물질로 채널층을 형성한다. 채널층은 MoS2와 같은 n형 물질을 기계적으로 벗겨서(mechanical exfoliation) 전사하거나 화학기상증착 방법으로 성장시켜 형성할 수 있다.
트랜지스터를 제조하기 위해서는 채널층의 양쪽 특정 지역에만 소스 전극 및 드레인 전극을 형성해야 하므로, 채널층을 형성한 후에 채널층의 상부에 ER(electron resistor)층을 형성할 수 있다(S21). ER층은 메틸메타크릴레이트(methyl methacrylate 9% concentration in ethyl lactate, EL9)로 이루어진 일층 및 폴리메틸메타크릴레이트(polymethyl methacrylate 5% concentration in anisole, PMMA 950K A5) 물질로 이루어진 일층이 합쳐진 두 층으로 구성된다. ER층은 4000rpm의 속도로 두 층을 차례로 형성하고, 각 층을 형성시에는 180℃에서 90초동안 가열한다. ER층을 형성 후, 전자빔 리소그래피(electron beam lithography) 기술을 이용하여 소스 전극 및 드레인 소스 전극을 형성하기 위한 준비를 한다. 즉, 전자빔을 조사하여 패턴을 형성하고, MIBK(Methyl isobutyl ketone)/IPA(Isopropyl alcohol) 1:3 비율의 솔루션 용액에 담그면, 패턴이 형성된 부분은 분자구조가 바뀌어 솔루션에 의해 녹아서 사라지게 된다(S22).
ER층 형성 후에 진공 전자빔 증착기(electron beam evaporator) 등을 이용하여 소스 전극 및 드레인 전극을 형성할 수 있다. 이 후, 아세톤을 이용하여 나머지 ER층을 제거하고(S31), 열진공 증착기(thermal evaporator)를 이용하여 유기물 코팅층을 형성하여 유기물 코팅 채널을 가지는 전계효과 트랜지스터를 제조할 수 있다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
100 : 전계효과 트랜지스터
10 : 게이트 전극
20 : 게이트 절연층
30 : 채널층
40 : 소스 전극
50 : 드레인 전극
60 : 유기물 코팅층

Claims (13)

  1. 게이트 전극;
    상기 게이트 전극의 상부에 위치하는 게이트 절연층;
    상기 게이트 절연층의 상부에 위치하는 채널층;
    상기 게이트 절연층의 상부에 위치하고, 서로 이격되어 있으며, 상기 채널층의 양단과 각각 접촉되는 소스 전극 및 드레인 전극; 및
    상기 채널층의 상부에 위치하는 유기물 코팅층;을 포함하는 것을 특징으로 하는, 전계효과 트랜지스터.
  2. 제1항에 있어서,
    상기 채널층은 n형 물질로 제조하는 것을 특징으로 하는, 전계효과 트랜지스터.
  3. 제2항에 있어서,
    상기 n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나인 것을 특징으로 하는, 전계효과 트랜지스터.
  4. 제1항에 있어서,
    상기 유기물 코팅층은 p형 유기물로 제조하는 것을 특징으로 하는, 전계효과 트랜지스터.
  5. 제4항에 있어서,
    상기 p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)인 것을 특징으로 하는, 전계효과 트랜지스터.
  6. 제1항에 있어서,
    상기 유기물 코팅층의 두께는 1~4nm인 것을 특징으로 하는, 전계효과 트랜지스터.
  7. 제1항 내지 제6항 중 어느 한 항의 전계효과 트랜지스터를 포함하는 것을 특징으로 하는, 광 검출기.
  8. 게이트 전극의 상부에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층의 상부에 채널층을 형성하는 단계;
    상기 게이트 절연층의 상부에, 서로 이격되고, 각각 상기 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 채널층의 상부에 유기물 코팅층을 형성하는 단계;를 포함하는 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
  9. 제8항에 있어서,
    상기 채널층은 n형 물질로 제조하는 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
  10. 제9항에 있어서,
    상기 n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나인 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
  11. 제8항에 있어서,
    상기 유기물 코팅층은 p형 유기물로 제조하는 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
  12. 제11항에 있어서,
    상기 p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)인 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
  13. 제8항에 있어서,
    상기 유기물 코팅층의 두께는 1~4nm인 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
KR1020150156957A 2015-11-09 2015-11-09 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법 KR20170054161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150156957A KR20170054161A (ko) 2015-11-09 2015-11-09 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150156957A KR20170054161A (ko) 2015-11-09 2015-11-09 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079250A Division KR101780737B1 (ko) 2017-06-22 2017-06-22 유기물 코팅 채널을 가지는 전계효과 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20170054161A true KR20170054161A (ko) 2017-05-17

Family

ID=59048726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156957A KR20170054161A (ko) 2015-11-09 2015-11-09 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20170054161A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920852A (zh) * 2019-02-28 2019-06-21 华中科技大学 器件制备方法、二维材料器件与MoS2场效应晶体管
WO2022045568A1 (ko) * 2020-08-25 2022-03-03 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920852A (zh) * 2019-02-28 2019-06-21 华中科技大学 器件制备方法、二维材料器件与MoS2场效应晶体管
WO2022045568A1 (ko) * 2020-08-25 2022-03-03 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Similar Documents

Publication Publication Date Title
Qu et al. Carrier‐type modulation and mobility improvement of thin MoTe2
Zhao et al. Doping, contact and interface engineering of two‐dimensional layered transition metal dichalcogenides transistors
US10636652B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
EP2790227B1 (en) Graphene based field effect transistor
US8785911B2 (en) Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
TWI453820B (zh) 半導體裝置及其方法
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
US6955973B2 (en) Method for forming a semiconductor device
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
US20180013020A1 (en) Metal chalcogenide device and production method therefor
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
JP2009158663A5 (ko)
US10147603B2 (en) Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
US20200006541A1 (en) Semiconductor structures with two-dimensional materials
CN105304712A (zh) 半导体装置及其制造方法
KR20170054161A (ko) 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법
KR101780737B1 (ko) 유기물 코팅 채널을 가지는 전계효과 트랜지스터 제조방법
KR102418187B1 (ko) 금속 칼코겐 화합물 박막의 제조 방법
KR20170015645A (ko) 트랜지스터 및 트랜지스터 제조방법
TWI708278B (zh) 在二維層狀半導體以及功能層之間形成高潔淨接面的方法及系統
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
JP2005175254A (ja) ドーピング方法およびそれを用いた半導体素子
US20230105515A1 (en) Two-dimensional electronic component and method of manufacturing same
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent