CN117098401A - 铁电存储器及其形成方法、电子设备 - Google Patents

铁电存储器及其形成方法、电子设备 Download PDF

Info

Publication number
CN117098401A
CN117098401A CN202210499047.1A CN202210499047A CN117098401A CN 117098401 A CN117098401 A CN 117098401A CN 202210499047 A CN202210499047 A CN 202210499047A CN 117098401 A CN117098401 A CN 117098401A
Authority
CN
China
Prior art keywords
ferroelectric
electrode
ferroelectric layer
concentration
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210499047.1A
Other languages
English (en)
Inventor
孙一鸣
张恒
李悦
于方舟
张禹
吕杭炳
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210499047.1A priority Critical patent/CN117098401A/zh
Priority to PCT/CN2023/092103 priority patent/WO2023216965A1/zh
Publication of CN117098401A publication Critical patent/CN117098401A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for

Abstract

本申请提供了一种铁电存储器及其形成方法、电子设备。该铁电存储器包括:衬底和形成在衬底上的多个存储单元,每个存储单元包括铁电电容;铁电电容包括堆叠的第一电极和第二电极,形成在第一电极和第二电极之间的作为存储介质的铁电层;铁电层包括掺杂元素和氧化铪基材料;掺杂元素的浓度沿第一电极和第二电极的堆叠方向呈现预设梯度变化。这样,可以减少氧离子的迁移通道,抑制氧离子的迁移,减少氧空位的产生,减缓甚至避免极化疲劳、印记效应以及击穿现象,使得铁电电容具有较好的耐久性能,使得包含该铁电电容的铁电存储器具有较好的存储性能。

Description

铁电存储器及其形成方法、电子设备
技术领域
本申请涉及,尤其涉及半导体存储技术领域,尤其涉及一种铁电存储器以及铁电存储器的形成方法、包含有该铁电存储器的电子设备。
背景技术
铁电随机存取存储器(ferroelectric random access memory,FeRAM)是一种利用铁电材料特有的非易失电学特性进行数据保存的存储器。一般,FeRAM存取数据的功能依靠其包含的铁电电容实现。
图1为一种铁电电容的结构示意图。如图1所示,该铁电电容包括相对设置的第一电极01和第二电极02,以及形成在第一电极01和第二电极02之间的铁电层03。铁电层中形成有处于铁电相的晶体,当一个电场被施加到铁电层时,晶体的中心原子顺着电场停在低能量状态,当电场反转被施加到该铁电层时,中心原子顺着电场的方向在晶体里移动并停在另一低能量状态。大量中心原子在晶体单胞中移动耦合形成铁电畴(ferroelectricdomains),铁电畴在电场作用下形成极化电荷,铁电畴在电场下反转前后所形成的极化电荷能量高低不同,这种二元稳定状态,会使得铁电电容发生充放电,进而能够被外电路所识别,实现“0”或“1”存储状态。用于非易失性存储器的铁电膜层必须具有稳定的铁电翻转性质,才能使得铁电电容具有较好的耐久(endurance)性能。
然而,由图1可知,铁电层03与第一电极01和第二电极02直接接触,而第一电极01和第二电极02通常采用包含金属的材料制得,第一电极01和第二电极02中的金属会夺走铁电层03中的氧,使得在铁电层03内部产生氧空位。氧空位的逐渐累积,不利于铁电电容的耐久性能。比如,一方面,会对铁电畴的畴壁造成钉扎而产生极化疲劳(fatigue),进而影响铁电电容的耐久性能;另一方面,会导致铁电层的电滞回线的对称性发生改变,即产生印记效应(imprint),在印记效应的作用下,铁电层的极化翻转会受到阻碍,即铁电电容的铁电性和耐久性下降;又一方面,使得铁电层内形成导电细丝(也可以被叫做漏电通道)而使铁电电容被击穿(breakdown),进而影响铁电电容的耐久性。
发明内容
本申请提供一种铁电存储器及其形成方法、包含有该铁电存储器的电子设备。主要目的提供一种可以抑制铁电层中的氧离子迁移,进而抑制铁电层中氧空位的产生,减缓甚至避免极化疲劳、印记效应和击穿现象,进而具有较好的耐久性能的铁电电容,以提升铁电存储器的存储性能。为达到上述目的,本申请的实施例采用如下技术方案:
第一方面,本申请提供了一种铁电存储器,该存储器是一种铁电随机存取存储器。该铁电存储器包括:衬底和形成在衬底上的多个存储单元,每个存储单元包括铁电电容;铁电电容包括堆叠的第一电极和第二电极,形成在第一电极和第二电极之间的作为存储介质的铁电层;铁电层包括掺杂元素和氧化铪基材料;掺杂元素的浓度沿第一电极和第二电极的堆叠方向呈现第一预设梯度变化,相应的,铪元素的浓度沿第一电极和第二电极的堆叠方向呈现第二预设梯度变化,其中,第一预设梯度变化与第二预设梯度变化相对应。这里的预设梯度变化,可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,表现出接近贯穿铁电层的分布效果,或者说,表现出接近连通第一电极和第二电极的分布效果。即使得铁电相晶体结构中几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象,具有相对较高的完整性。需要说明的是,当掺杂元素的浓度在铁电层中的分布达到某种条件时,可以使得铁电层中结晶形成完全连续分布的铁电相晶体结构。
这样,可以减少氧离子的迁移通道,抑制氧离子的迁移,减少氧空位的产生,减缓甚至避免极化疲劳、印记效应以及击穿现象,使得铁电电容具有较好的耐久性能。并且,这样分布的铁电相晶体结构,意味着其在铁电层中的初始含量较高,相应的,其他相晶体结构(如反铁电相晶体结构和介电相晶体结构)的初始含量较低。由于铁电相晶体结构的越高,意味着在极化翻转过程中,介电相晶体结构的含量增加的越缓慢,极化疲劳的产生速度越慢,剩余极化强度降低的越慢,一定翻转次数后,极化疲劳程度越小,剩余极化强度越大。因此这样的铁电层具有较好的铁电性。
在第一方面可能的实现方式中,掺杂元素的浓度自铁电层中的预设位置向第一侧和第二侧,呈现相同的梯度变化。相应的,铪元素的浓度自铁电中的预设位置向第一侧和第二侧,也呈现相同的梯度变化。例如,在可能的实现方式中,掺杂元素的浓度自铁电层中的预设位置向第一侧和第二侧逐渐增大或者逐渐减小。相应的,铪元素的浓度自铁电中的预设位置向第一侧和第二侧逐渐增大或者逐渐减小。相对于掺杂元素和铪元素的浓度均匀分布的铁电层而言,本申请这样的元素分布,可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,即使得铁电相晶体结构不包括或者尽可能少地包括其他相晶体结构。
在第一方面可能的实现方式中,铁电层采用锆元素掺杂的氧化铪基材料Hf1-xZrxO2形成,其中,X表征锆元素的浓度,具体为Hf1-xZrxO2中锆原子的数量在Hf1-xZrxO2中锆原子与铪原子的原子总数中的占比;在锆元素的浓度自铁电层中的预设位置向第一侧和第二侧逐渐增大的情况下,锆元素在预设位置处的最小浓度Xmin在0-0.50之间,且在第一侧和第二侧的最大浓度Xmax在0.50-0.99之间;在锆元素的浓度自预设位置向第一侧和第二侧逐渐减小的情况下,锆元素在预设位置处的最大浓度Xmax在0.50-0.99之间,且在第一侧和第二侧的最小浓度Xmin在0-0.50之间。
在第一方面可能的实现方式中,铁电层包括掺杂元素和氧化铪基材料;掺杂元素的浓度与铪元素的浓度的比例,沿第一电极和第二电极的堆叠方向呈现预设梯度变化。可选的,二者浓度的比例自铁电层中的预设位置向第一侧和第二侧,呈现相同的梯度变化。例如,铁电层采用锆元素掺杂的氧化铪基材料Hf1-xZrxO2形成,其中,X表征锆元素的浓度,(1-X)即为铪元素的浓度,X/(1-X)即为锆元素与铪元素的浓度比例。X/(1-X)的值可以自铁电层中的预设位置向第一侧和第二侧如逐渐增大或者逐渐减小。
在第一方面可能的实现方式中,铁电层具有大于预设值的剩余极化强度,预设值大于零。对于本申请铁电电容中的铁电层,在撤销对铁电层施加电场(即Ebias=0)的情况下,铁电层具有较高的剩余极化强度。同时,在极化翻转一定次数后,其仍具有较高的剩余极化强度。进而,可使得包含该铁电电容的铁电存储器,具有鲁棒性较强的非易失性。
在第一方面可能的实现方式中,铁电层在第一电极和第二电极的堆叠方向上的厚度为0.5nm-50nm。
第二方面,本申请提供一种铁电存储器的形成方法,形成方法包括:
在衬底的一侧形成第一电极和第二电极,第一电极和第二电极堆叠设置;在第一电极和第二电极之间形成铁电层,铁电层包括掺杂元素和氧化铪基材料;掺杂元素的浓度沿第一电极和第二电极的堆叠方向呈现第一预设梯度变化,相应的,铪元素的浓度沿第一电极和第二电极的堆叠方向呈现第二预设梯度变化,其中,第一预设梯度变化与第二预设梯度变化相对应。
本申请给出的铁电存储器的形成方法中,不仅制得用于加载电压的第一电极和第二电极,以及用于存储电荷的铁电层,且可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,表现出接近贯穿铁电层的分布效果,或者说,表现出接近连通第一电极和第二电极的分布效果。即使得铁电相晶体结构中几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象,具有相对较高的完整性。需要说明的是,当掺杂元素的浓度在铁电层中的分布达到某种条件时,可以使得铁电层中结晶形成完全连续分布的铁电相晶体结构。这样的铁电层,能够使得铁电电容具有较好的耐久性和铁电性。当将铁电层的厚度减薄到10nm及以下时,也可以表现出较好的铁电性和耐久性。
在第二方面可能的实现方式中,在第一电极和第二电极之间形成铁电层时包括:首先采用掺杂元素和氧化铪基材料,在第一电极或者第二电极上沉积铁电层。对铁电层进行结晶处理,以在铁电层中形成在第一侧和第二侧之间连续的铁电相晶体结构。
本申请给出的铁电存储器的形成方法中,是通过控制掺杂元素(或铪元素)在铁电层中的浓度分布,来控制在铁电层中结晶形成连续的铁电相晶体结构。例如,以上述锆元素掺杂的氧化铪基材料Hf1-xZrxO2为例,可以先控制锆元素的浓度X较高,接着梯度控制的浓度X比例降低,最后梯度控制锆元素的浓度X提高,最终形成的铁电层中,锆元素的浓度分布呈现“先降低,再升高”的梯度变化规律。或者,先控制锆元素的浓度X较低,接着梯度控制的浓度X比例提高,最后梯度控制锆元素的浓度X降低,最终形成的铁电层中锆元素的浓度分布呈现“先升高,再降低”的梯度变化规律。
在第二方面可能的实现方式中,采用采用物理气相沉积、化学气相沉积、原子层沉积等沉积工艺沉积铁电层。这样的话,可以使得制备的铁电层比较均匀、平整度也较高、高保形性,即每一层结构的外形、表面平整度基本一致。
第三方面,本申请提供一种还提供了一种铁电存储器的形成方法,形成方法包括:
在衬底中形成第一掺杂区、第二掺杂区,以及在衬底上形成铁电层和栅极,且铁电层形成在第一掺杂区和第二掺杂区之间的沟道区上,栅极形成在铁电层的远离衬底的一侧,铁电层包括掺杂元素和氧化铪基材料;对栅极和铁电层进行退火处理,以在铁电层中形成铁电相晶体结构,该铁电相晶体结构连续分布于靠近栅极的第一侧和远离栅极的第二侧之间。
本申请给出的铁电存储器的形成方法中,不仅制得用于加载电压的第一掺杂区、第二掺杂区和栅极,以及用于存储电荷的铁电层,且制得的铁电层中,铁电相晶体结构连续分布于靠近栅极的第一侧和远离栅极的第二侧之间。这样的铁电相晶体结构,能够使得铁电电容具有较好的耐久性和铁电性。
第四方面,本申请还提供了一种电子设备,包括处理器和上述第一方面、第二方面或者第三方面任一实现方式中的铁电存储器,处理器与铁电存储器电连接。
本申请实施例提供的电子设备包括第一方面实施例、第二方面实施例或者第三方面实施例的铁电存储器,因此本申请实施例提供的电子设备与上述技术方案的铁电存储器能够解决相同的技术问题,并达到相同的预期效果。
附图说明
图1为一种铁电电容结构示意图;
图2为图1中铁电层03与第一电极01和第二电极02发生氧化反应而产生氧空位的示意图;
图3为一种铁电层中氧空位导致的印记效应示意图;
图4为一种铁电层中氧空位导致的击穿现象示意图;
图5为另一种铁电电容结构示意图;
图6为又一种铁电电容结构示意图;
图7为本申请实施例提供的一种电子设备中的电路图;
图8为本申请实施例提供的一种铁电存储器的电路图;
图9为本申请实施例提供的一种铁电存储器中一个存储单元的电路图;
图10为本申请实施例提供的一种铁电存储器中多个存储单元形成的存储阵列的电路图;
图11为本申请实施例提供的一种铁电存储器中一个存储单元的电路图;
图12为本申请实施例提供的一种铁电存储器中多个存储单元形成的存储阵列的电路图;
图13为本申请实施例提供的一种铁电存储器中一个铁电电容与衬底的位置关系示意图;
图14为本申请实施例提供的一种铁电存储器中一个铁电电容与衬底的位置关系示意图;
图15为图14的F向视图;
图16为现有技术中铁电层在第一电极与第二电极的堆叠方向上的断面的透射电镜图;
图17为本申请实施例提供的铁电层在第一电极与第二电极的堆叠方向上的断面的透射电镜图;
图18为本申请实施例提供的铁电电容的极化强度与施加电场关系示意图;
图19为本申请实施例提供的铁电层中锆元素浓度X分布情况示意图;
图20为本申请实施例提供的铁电层中锆元素浓度X分布情况示意图;
图21为本申请实施例提供的铁电层中锆元素和铪元素的浓度分布情况示意图;
图22为本申请实施例提供的一种铁电存储器中制作铁电电容的流程框图;
图23为本申请实施例提供的一种铁电存储器中一个存储单元的工艺结构图;
图24为本申请实施例提供的一种铁电存储器中多个存储单元形成的存储阵列的电路图;
图25为本申请实施例提供的一种铁电存储器中制作存储单元的流程框图。
具体实施方式
在介绍本申请所涉及的实施例之前,先介绍本申请涉及的技术术语,具体如下:
晶胞:是由大量微观物质单位(原子、离子、分子等)按一定规则有序排列的结构。
晶粒:结晶物质在生长过程中,结晶成颗粒状,称晶粒,晶粒的内部晶胞方向与位置基本一致。
晶界:晶粒与晶粒之间的接触界面叫做晶界。
铁电相晶体:晶胞的结构使正负电荷中心不重合而出现电偶极矩,产生不等于零的电极化强度,使晶体具有自发极化,且电偶极矩方向可以因外电场而改变,呈现出类似于铁磁体的特点。
铁电材料:其可通过施加电场排列内部电偶极矩而保持自发极化,即使撤去外部施加电场时亦然。换句话说,铁电体是如下的材料:其中极化强度(极化)值(或电场)半永久地保留在其中,即使在施加恒定的电压并且使电压恢复到零伏之后亦然。
铁电存储器是基于铁电材料的铁电效应来存储数据。铁电存储器因其超高的存储密度、低功耗和高速度等优势,有望成为动态随机存取存储器(dynamic random accessmemory,DRAM)的主要竞争者。铁电存储器中的存储单元包含铁电电容,铁电电容包括两个电极,以及设置于两个电极之间的铁电材料,例如铁电层。由于铁电材料的非线性特性,铁电材料的介电常数不仅可以调节,而且在铁电层极化状态翻转前后的差值非常大,这使得铁电电容与其他电容相比体积较小,比如,比DRAM中的用于存储电荷的电容体积小很多。
如图1所示,在铁电电容中,铁电层可以采用常见的铁电材料形成。经过结晶处理,在铁电层中可形成铁电相晶体结构,当一个电场被施加到铁电层时,铁电相晶体结构中的中心原子顺着电场停在低能量状态,反之,当电场反转被施加到该铁电层时,中心原子顺着电场的方向在晶体里移动并停在另一低能量状态。大量中心原子在晶体单胞中移动耦合形成铁电畴,铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高,铁电畴在电场下无反转所形成的极化电荷较低,这种铁电材料的二元稳定状态使得其可以用于存储器。
用于非易失性存储器的铁电电容,其铁电层必须具有稳定的铁电翻转性质,才能使得铁电电容具有较好的耐久性能。影响铁电电容耐久性能的因素包括但不限于:极化疲劳、印记效应、击穿现象。
如图1所示,由于铁电层03形成为第一电极01和第二电极03之间,且第一电极01和第二电极03采用包含金属的材料制得,因此该铁电电容结构可称为“MIM”(metal-insulation-metal)铁电电容结构。“MIM”铁电电容在循环翻转的过程中,铁电层03作为氧离子施体,第一电极01和第二电极02作为氧离子受体,发生氧化反应,带正电的氧离子空位(简称为氧空位)生成于铁电层03与电极接触面附近和铁电层03内部。图2为图1中铁电层03与第一电极01和第二电极02发生氧化反应而产生氧空位的示意图。如图2所示,铁电层03与第一电极01和第二电极02之间发生氧化反应,铁电层03中的氧离子迁移至第一电极01和第二电极02,在铁电层03中形成氧空位。
值得注意的是,氧空位的逐渐累积,会引发极化疲劳、印记效应和击穿现象,进而会影响铁电电容的耐久性能。
极化疲劳是指铁电体在多次极化翻之后,极化强度降低的现象。铁电存储器在读写信息时会进行大量的擦除/重写操作,铁电层不断地极化翻转,多次重复之后,铁电层的剩余极化强度(Pr)降低,矫顽场(Ec)增大,“0”或“1”两态越来越接近,最后变得难以区分。一方面,铁电层内氧空位这样的带电缺陷会对畴壁造成钉扎,进而产生极化疲劳。另一方面,铁电层内一般包括随机分布的铁电相晶体结构、反铁电相晶体结构和介电相晶体结构,在铁电层极化翻转过程中,铁电相晶体结构会转化为介电相晶体结构,这意味着铁电相晶体结构的含量在其初始含量的基础上逐渐减少,以及介电相晶体结构的含量在其初始含量的基础上逐渐增多。由于铁电层的剩余极化强度与铁电层中铁电相晶体的含量密切相关,因此铁电相晶体结构的含量逐渐减少必然会使得铁电层剩余极化强度的降低,产生极化疲劳。本申请实施例涉及各种晶相结构的初始含量,可以理解为各种晶相结构在铁电层发生首次极化翻转前的含量。
印记效应是指由电极注入的电荷却会在铁电层中产生一个内建电场,阻碍铁电偶极子的翻转。在印记效应的作用下,铁电层的极化翻转会受到阻碍,表现为矫顽场的漂移和铁电翻转时间增加,同时,剩余极化强度也会随之减小。一旦矫顽场漂移超过了存储器的“0”态和“1”态的阀值电压,会产生数据读写错误,而剩余极化强度的衰减会减弱存储信号,增加数据读出的错误率。图3示出了一种铁电层中氧空位导致的印记效应示意图,其中,横坐标表示对铁电层施加的电场强度E,纵坐标表示铁电层的极化强度P;黑色实线代表未产生氧空位时铁电层的电滞回线,黑色虚线代表产生氧空位后铁电层的电滞回线。可见,在产生氧空位后,铁电层的电滞回线对称性变差,铁电性变差。
击穿现象是指铁电电容的充放电电压使得介电材料被击穿。图4示出了一种铁电层中氧空位导致的击穿现象示意图,其中,横坐标表示极化翻转次数,纵坐标对应于每次翻转过程的2倍剩余极化强度Pr。可见,氧空位在铁电层内的逐渐累积,使得铁电层内形成导电细丝(也可以被叫做漏电通道),导致在极化翻转一定次数后,发生击穿现象。
结合图1示出的“MIM”铁电电容,如图5所示,为了抑制铁电层中氧离子的迁移,将图1中的铁电层03改替换为以1nm厚度为周期的HfO2-ZrO2周期层状结构04,该周期性层状结构04中HfO2层和ZrO2层交替出现,即相邻的两个HfO2层之间具有ZrO2层,和/或,相邻的两个ZrO2层之间具有HfO2层,以抑制氧离子的迁移和氧空位的产生,从而提升铁电电容的耐久性能。然而,当选取HfO2-ZrO2周期层状结构作为“MIM”铁电电容中的铁电层时,HfO2层本身不会轻易发生铁电相的晶化,必须要与ZrO2层发生协同晶化的作用。这意味着,这样的HfO2-ZrO2周期层状结构与Zr掺杂的HZO没有本质的区别。并且,铁电层厚度较小时(如<10nm时),HfO2-ZrO2周期层状结构的作用非常有限。
结合图1示出的“MIM”铁电电容,如图6所示,为了抑制铁电层中氧离子的迁移,在铁电层03与第一电极01之间,和铁电层03与第二电极02之间,分别插入一层富氧材料层(例如TiO2),作为电极与铁电层之间的过渡层05。当发生氧化反应时,过渡层05内的氧离子率先与电极发生反应,以此减缓氧离子的迁移和氧空位的产生,进而抑制铁电层内部的电荷失衡。然而,由于新引入的介电层(即前述富氧材料过渡层)的热膨胀系数和晶化温度,与铁电层差异较大,因此易在晶化过程中与铁电层产生失配应力(mismatch strain)问题,致使铁电层晶格错位,产生更多缺陷。并且,引入其他非铁电层会造成额外的分压,进而可能会造成施加电场以及相关功耗的无谓增加。
本申请实施例提供一种包含铁电存储器的电子设备,该铁电存储器包括铁电电容。相比于上述图5和图6示出的铁电电容,本申请实施例中提供的铁电电容结构,不但可以对铁电极化疲劳、印记效应及击穿现象产生较好的抑制效果,进而提升铁电电容的耐久性。当将铁电层的厚度减薄到10nm及以下时,铁电电容也可以表现出较好的铁电性和耐久性。
图7为本申请实施例提供的一种电子设备200,该电子设备200可以是终端设备,例如手机,平板电脑,智能手环,也可以是个人电脑(personal computer,PC)、服务器、工作站等。电子设备200包括总线205,以及与总线205连接的片上系统(systemon chip,SOC)210和只读存储器(read-only memory,ROM)220。SOC210可以用于处理数据,例如处理应用程序的数据,处理图像数据,以及缓存临时数据。ROM220可以用于保存非易失性数据,例如音频文件、视频文件等。ROM220可以为PROM(programmable read-only memory,可编程序只读存储器),EPROM(erasable programmable read-only memory,可擦除可编程只读存储器),闪存(flash memory)等。
此外,电子设备200还可以包括通信芯片230和电源管理芯片240。通信芯片230可以用于协议栈的处理,或对模拟射频信号进行放大、滤波等处理,或同时实现上述功能。电源管理芯片240可以用于对其他芯片进行供电。
在一种实施方式中,SOC210可以包括用于处理应用程序的应用处理器(application processor,AP)211,用于处理图像数据的图像处理单元(graphicsprocessing unit,GPU)212,以及用于缓存数据的随机存取存储器(random accessmemory,RAM)213。
上述AP211、GPU212和RAM213可以被集成于一个裸片(die)中,或者分别集成于多个裸片(die)中,并被封装在一个封装结构中,例如采用2.5D(dimension),3D封装,或其他的先进封装技术。在一种实施方式中,上述AP211和GPU212被集成于一个die中,RAM213被集成于另一个die中,这两个die被封装在一个封装结构中,以此获得更快的die间数据传输速率和更高的数据传输带宽。
图8为本申请实施例提供的一种铁电存储器300的结构示意图。该铁电存储器300可以是如图7所示的RAM213,属于FeRAM。在一种实施方式中,铁电存储器300也可以是设置于SOC210外部的RAM。本申请不对铁电存储器300在设备中的位置以及与SOC210的位置关系进行限定。
继续如图8,铁电存储器300包括存储阵列310、译码器320、驱动器330、时序控制器340、缓存器350和输入输出驱动360。存储阵列310包括多个呈阵列排列的存储单元400,其中每个存储单元400可以用于存储1bit或者多bit的数据。存储阵列310还包括字线(wordline,WL)、位线(bit line,BL)等信号线。每一个存储单元400都与对应的字线WL、位线BL电连接。上述字线WL、位线BL中的一个或多个用于通过接收控制电路输出的控制电平,选择存储阵列中待读写的存储单元400,以改变存储单元400中的铁电电容的极化方向,从而实现数据的读写操作。
在图8所示铁电存储器300结构中,译码器320用于根据接收到的地址进行译码,以确定需要访问的存储单元400。驱动器330用于根据译码器320产生的译码结果来控制信号线的电平,从而实现对指定存储单元400的访问。缓存器350用于将读取的数据进行缓存,例如可以采用先入先出(first-in first-out,FIFO)来进行缓存。时序控制器340用于控制缓存器350的时序,以及控制驱动器330驱动存储阵列310中的信号线。输入输出驱动360用于驱动传输信号,例如驱动接收的数据信号和驱动需要发送的数据信号,使得数据信号可以被远距离传输。
上述存储阵列310、译码器320、驱动器330、时序控制器340、缓存器350和输入输出驱动360可以集成于一个芯片中,也可以分别集成于多个芯片中。
本申请涉及的铁电存储器300可以是铁电随机存取存储器(ferroelectricrandom access memory,FeRAM),也可以是铁电场效应晶体管存储器(ferroelectricfiled-effect-transistor,FeFET)。
比如,图9给出了FeRAM的其中一个存储单元400的电路结构图,如图9,该存储单元400包括至少两个铁电电容C和一个晶体管Tr,例如,图9示例性的给出了三个铁电电容(如图9的铁电电容C1、铁电电容C2和铁电电容C3),这样的存储单元可以被称为1TnC存储单元。这里的晶体管Tr可以是金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect transistor,MOSFET)。
另外,该存储单元400还包括字线(wordline,WL)、位线(bitline,BL)和板线(plate line,PL)信号线,并且在该存储单元400中,晶体管Tr的第一端与位线BL电连接,晶体管Tr的控制端与字线WL电连接,晶体管Tr的第二端与铁电电容C的第一电极电连接,铁电电容C的第二电极与板线PL电连接。其中,晶体管Tr的漏极(drain)或源极(source)中的一极称为第一端,相应的另一极称为第二端,晶体管Tr的控制端为栅极。
图9示出的一个存储单元400可以用于存储多bit的数据,以提升每一个存储单元的存储容量。尤其是,这些铁电电容C共用一个晶体管Tr,进而,还可以减少每个存储单元400的晶体管的数量,以提升存储密度。
将上述图9所示的存储单元400按照阵列排布就可以得到存储阵列310,其中每个存储单元400的电路结构相同,比如,图10示出的存储阵列310中,示例性的给出了包括存储单元401、存储单元402、存储单元403和存储单元404的四个存储单元的存储阵列。本领域技术人员可以根据铁电存储器的存储容量需求设计存储阵列310中存储单元400的排列方式和存储单元400的个数。在一种实施方式中,存储阵列310还可以包括更多的存储单元400,且这些存储单元400可以在彼此相互垂直的X方向、Y方向和Z方向上排列,以形成三维存储阵列。
图11给出了FeRAM的另一种存储单元400的电路结构图。在该存储单元400中,包含第一晶体管Tr1和第二晶体管Tr2,以及至少两个铁电电容,比如,图11示例性的给出了一个存储单元400中包含两个铁电电容,分别为铁电电容C1和铁电电容C2。铁电电容C2和铁电电容C1的结构相同,均包括两个电极和位于两个电极之间的铁电层,为了便于下述将铁电电容C2和铁电电容C1与其他结构之间的电连接关系描述清楚,可以将铁电电容C1的一个电极叫第一电极,另一个电极叫第二电极,铁电电容C2的一个电极叫第三电极,另一个电极叫第四电极。
再结合图11,该存储单元400还包括字线(wordline,WL)、写位线(writebit line,WBL)、读位线(readbit line,RBL)、源线(source line,SL)和控制线(control line,CL)。其中,第一晶体管Tr1的控制端与控制线CL电连接,第一晶体管Tr1的第一端分别与铁电电容C1的第一电极和铁电电容C2的第三电极电连接,第一晶体管Tr1的第二端与写位线WBL电连接,铁电电容C1的第二电极和铁电电容C2的第四电极与相对应的字线WL电连接。
再如图11,第二晶体管Tr2的第一端与源线SL电连接,第二端与读位线RBL电连接,第二晶体管T2的控制端分别与铁电电容C1的第一极和铁电电容C2的第三极电连接。
在一种可选择的实施方式中,将上述图11所示的存储单元400按照阵列排布就可以得到图12所示的存储阵列310,比如,图12示出的存储阵列310中,示例性的给出了包括存储单元401、存储单元402、存储单元403和存储单元404的四个存储单元的存储阵列。
在图12给出的存储阵列310中,包括了两条控制线,分别为控制线CL0和控制线CL1,并且每一条控制线沿Y方向延伸,当存储阵列310还包括更多的存储单元时,那么,会相对应的还包括更多的控制线CL,这些控制线沿与Y方向垂直的X方向并行布设,还有,沿Y方向布设的多个存储单元可以共用一条控制线,比如,存储单元401和存储单元404共用选中控制线CL0,存储单元402和存储单元403共用控制线CL1。
继续结合图12,该存储阵列310包括了两条写位线,分别为写位线WBL0和写位线WBL1,并且每一条写位线沿X方向延伸,当还包括更多的写位线WBL,这些写位线WBL沿与X方向垂直的Y方向并行布设,还有,沿X方向布设的多个存储单元可以共用一条写位线WBL,比如,存储单元401和存储单元402共用写位线WBL1,存储单元403和存储单元404共用写位线WBL0。
同样的,读位线RBL和写位线WBL的设置方式相同,在此不再赘述。
需要注意的是,关于该存储阵列中的源线SL,不仅沿X方向布设的多个存储单元的源线SL共用,而且沿Y方向布设的多个存储单元的源线SL也共用,比如,这里的存储单元401的源线SL和存储单元404的源线SL共用,存储单元401的源线SL和存储单元402的源线SL也共用,即这里的存储单元401、存储单元402、存储单元403和存储单元404的源线SL相互连接。在可实现的工艺结构中,可以形成与衬底相平行的源线SL层结构,以将与衬底相平行的源线相互电连接。
还有,需要注意的是,关于该存储阵列中的字线WL,不仅沿X方向布设的多个存储单元的字线WL共用,而且沿Y方向布设的多个存储单元的字线WL也共用,比如,这里的存储单元401的铁电电容C0连接的字线WL0和存储单元402的的铁电电容C0连接的字线WL0共用,存储单元401的铁电电容C0连接的字线WL0和存储单元404的铁电电容C0连接的字线WL0也共用,即这里的存储单元401、存储单元402、存储单元403和存储单元404的四个铁电电容C0的字线WL0相互连接,存储单元401、存储单元402、存储单元403和存储单元404的四个铁电电容C1的WL1相互连接。同理的,在可实现的工艺结构中,可以设置与衬底相平行的字线层结构,以将位于同一层的字线相互连接。
在上述图9至图12示出的FeRAM的存储单元400中,铁电电容的整体结构可如图1所示的“MIM”结构,包括堆叠的第一电极01和第二电极02,以及形成在第一电极01和第二电极02之间的铁电层03。
在一些实现方式中,第一电极01、铁电层03以及第二电极02在衬底100上的设置方式可以是图13所示,即第一电极01、铁电层03以及第二电极02沿与衬底100相垂直的方向堆叠。也就是第一电极01、铁电层03以及第二电极02中的每一层结构均与衬底100相平行布设,这样的铁电电容可以被称为平面铁电电容结构。
在另一些实现中,第一电极01、铁电层03以及第二电极02在衬底100上的设置方式可以是图14所示,即第一电极01、铁电层03以及第二电极02沿与衬底100相平行的方向堆叠。这样的铁电电容可以被称为垂直电容结构。采用垂直电容结构时,可以实现三维堆叠,以提升存储密度,提升存储容量。
图15给出了垂直铁电电容结构中的其中一种可实现结构,且图15是图14中的F向视图。具体的,第一电极01沿与衬底100相垂直的方向延伸,铁电层03以及第二电极02沿与衬底100相平行的方向依次环绕在第一电极01的外围。这样形成了柱形结构的铁电电容。柱形结构的铁电电容的横断面可以是图15所示圆形,或者可以是矩形,又或者可以是其他形状。
以下实施例以平面铁电电容结构(如上述“MIM”结构)为例,对本申请技术方案予以说明。
上述第一电极01和第二电极02可以采用含金属的材料值得,例如金属、金属氮化物、金属碳化物、导电金属氮化物、导电金属氧化物或它们的组合。示例的,第一电极01可以包括例如钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)、氧化钌(RuO2)、氧化铱(IrO2)、氮化铌(NbN)、氮化钼(MoN)或它们的组合。第二电极02可以包括例如钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、碳氮化钛(TiCN)、碳氮化钽(TaCN)、钨(W)、氮化钨(WN)、钌(Ru)、铱(Ir)、氧化钌(RuO2)、氮化铌(NbN)、氮化钼(MoN)、氧化铱(IrO2)、硅(Si)、锗(Ge)、锗硅(SiGe)或它们的组合。并且,第一电极01和第二电极02的材料可以是相同的,也可以是不同的。
在一些设计中,第一电极01和第二电极02的沿堆叠方向的厚度可为但不限于1nm至100nm。以及,第一电极01的厚度和第二电极02的厚度可以相等,也可以不相等。
上述铁电层03具有铁电性,从而,其在一定的温度范围内具有自发极化,而且其自发极化方向可以因外电场方向的反向而反向。这样的话,当其极化取向发生翻转时,会使得铁电电容发生充放电,进而能够被外电路所识别,实现“0”或“1”存储状态。
上述铁电层03可以采用氧化铪基材料制得。相比采用其他铁电材料,氧化铪基铁电电容的厚度尺寸可以微缩到十纳米乃至亚十纳米。这样的话,可以实现高密度集成乃至三维集成,在构建超高密度存储芯片方面具有较大的优势。另外,氧化铪基铁电电容的制备工艺可以与硅基半导体工艺具有良好的兼容性,从而可以利用成熟的制造工艺制得该铁电电容,不会增加制造成本。
上述氧化铪基材料是指基于氧化铪材料体系的、具有铁电性的材料。比如,可以是锆(Zr)掺杂的二氧化铪(HfO2)、硅(Si)掺杂的HfO2、铝(Al)掺杂的HfO2、镧(La)掺杂的HfO2、钇(Y)掺杂的HfO2、钆(Gd)掺杂的HfO2、锶(Sr)掺杂的HfO2等;或者也可以是铪锆氧(hafniumzirconium oxide,HZO)体系,比如,可以是镧(La)掺杂的HZO、钇(Y)掺杂的HZO、锶(Sr)掺杂的HZO、钆(Gd)掺杂的HZO、钆镧(Gd/La)共掺杂的HZO等。掺杂元素还可以是氮、铁、镥、镨、锗、钪、铈、钕、镁、钡、铟、镓、钙、碳中的一种或多种。
在一些场景中,可以选择氮化钛TiN制得第一电极01和第二电极02,采用锆(Zr)掺杂的二氧化铪(HZO)制得铁电层03,从而充分利用HZO层提供拉应力有利于形成铁电相的特性,以及TiN材料可以与半导体CMOS工艺相兼容的特性。
本申请实施例中,铁电层03中氧离子的迁移得到有效抑制,进而能够减缓甚至避免上述极化疲劳、印记效应以及击穿现象,使得铁电电容表现出较好的耐久性能。以下分别从铁电层03中晶相分布的角度及铁电层中元素浓度分布的角度介绍本申请技术方案。
本申请实施例中,铁电层03中形成有连续的铁电相晶体结构,该连续的铁电相晶体结构由铁电层03的靠近第一电极01的一侧,延伸至铁电层03的靠近第二电极02的一侧。为便于说明,本申请实施例中将铁电层03的靠近第一电极01的一侧称为第一侧,将铁电层03的靠近第二电极02的一侧称为第二侧。
此处,连续的铁电相晶体结构可以理解为,铁电相晶体结构连续分布在铁电层的第一侧和第二侧之间,表现出接近贯穿铁电层的分布效果,或者说,表现出接近连通第一电极和第二电极的分布效果。连续的铁电相晶体结构可以进一步理解为,铁电相晶体结构中几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象,具有相对较高的完整性。
在上述图6示出的铁电层中,形成有随机分布的铁电相晶体结构、反铁电相晶体结构和介电相晶体结构。由于铁电相晶体结构、反铁电相晶体结构和介电相晶体结构的分布具有较高的随机性,使得铁电层整体上存在大量的不同晶相的晶界。由于铁电层中的晶界会为氧离子的迁移提供通道,因此会加剧氧离子的迁移而导致产生更多的氧空位,进而加剧上述极化疲劳、印记效应以及击穿现象,不利于铁电电容的耐久性能。
并且,上述图6示出的铁电层中,反铁电相晶体结构和介电相晶体结构的初始含量较高,而铁电相晶体结构初始含量较低。这一方面是造成铁电层中铁电相晶体结构、反铁电相晶体结构和介电相晶体结构随机分布的原因之一,另一方面也是造成铁电层的翻转性质不好的原因之一。需要说明的是,这里的“反铁电相晶体结构和介电相晶体结构的初始含量较高,而铁电相晶体结构初始含量较低”并非指代反铁电相晶体结构和介电相晶体结构的初始含量大于铁电相晶体结构的初始含量,而是相对于本申请提供的铁电层而言,反铁电相晶体结构和介电相晶体结构的初始含量较高,铁电相晶体结构初始含量较低。
图16为现有技术中铁电层断面的透射电镜图,该透射电镜图示出了铁电层在第一电极和第二电极的堆叠方向上的断面结构,该铁电层采用锆掺杂的氧化铪基材料HZO制得。如图16所示,该铁电层内部形成有铁电相(O phase)晶体结构和介电相(M phase)晶体结构,铁电层内部存在明显的晶界。或者可以这样理解,在该铁电层内部,铁电相晶体结构并未连续分布于第一电极与第二电极之间。
图17为本申请实施例中铁电层断面的透射电镜图,该铁电层采用锆掺杂的氧化铪基材料(Hf1-xZrxO2)制得。该透射电镜图示出了铁电层在第一电极和第二电极的堆叠方向上的断面结构。如图17所示,不同于如图16中示出的铁电层,本申请实施例中,铁电层中形成有连续的铁电相晶体结构,该连续的铁电相晶体结构由铁电层的第一侧延伸至第二侧,且该铁电相晶体结构中不存在不同晶相的晶界,不存在晶相之间的分层分布现象,即具有较高的连续性和完整性。
对于如图17所示的铁电层,一方面,由于在第一侧和第二侧之间形成有连续分布的、完整的铁电相晶体结构,该铁电相晶体结构中不存在不同晶相的晶界,不存在晶相之间的分层分布现象,这样,相当于减少了氧离子的迁移通道,从而可以抑制氧离子的迁移,减少了氧空位的产生,进而减缓甚至避免上述极化疲劳、印记效应以及击穿现象,使得铁电电容具有较好的耐久性能。
另一方面,铁电相晶体结构在铁电层的第一侧至第二侧之间的分布具有连续性,意味着铁电层中铁电相晶体结构具有较高的初始含量,相应的,其他相晶体结构(如反铁电相晶体结构和介电相晶体结构)具有较低的初始含量。而铁电层中铁电相晶体结构的初始含量越高,铁电层的铁电性越好。或者可以这样理解,铁电层中铁电相晶体结构的初始含量越高,意味着在极化翻转过程中,介电相晶体结构的含量增加的越缓慢,极化疲劳的产生速度越慢,剩余极化强度降低的越慢,一定翻转次数后,极化疲劳程度越小,剩余极化强度越大。
图18为本申请实施例提供的铁电电容的极化强度与施加电场关系示意图。如图18所示,在撤销对铁电层的施加电场的情况下,铁电层具有较高的剩余极化强度。同时,在极化翻转一定次数后,仍具有较高的剩余极化强度。进而,可使得包含该铁电电容的铁电存储器,具有鲁棒性较强的非易失性。
一般,可以采用元素掺杂的氧化铪基材料形成铁电层。在图6示出的铁电层中,掺杂元素在铁电层中各处的浓度相同。相应的,铪元素在铁电层中各处的浓度也相同。然而,掺杂元素(和铪元素)这样的浓度分布情况,通常会导致铁电层中结晶形成的铁电相晶体结构、反铁电相晶体结构和介电相晶体结构会随机分布。
本申请实施例中,铁电层包括掺杂元素和氧化铪基材料。其中,掺杂元素的浓度沿第一电极和第二电极的堆叠方向呈现第一预设梯度变化,相应的,铪元素的浓度沿第一电极和第二电极的堆叠方向呈现第二预设梯度变化,其中,第一预设梯度变化与第二预设梯度变化相对应。举例而言,如果掺杂元素的浓度逐渐增大,那么铪元素的浓度逐渐减少;如果掺杂元素的浓度逐渐减少,那么铪元素的浓度逐渐增大。这里的预设梯度变化,可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,即使得铁电相晶体结构几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象。需要说明的是,当掺杂元素的浓度在铁电层中的分布达到某种条件时,可以使得铁电层中结晶形成完全连续分布的铁电相晶体结构。
可以这样理解,本申请实施例在形成铁电层时,通过控制掺杂元素或者铪元素在铁电层厚度方向上的浓度分布,来控制在铁电层中结晶形成连续的铁电相晶体结构,例如图17所示的铁电相晶体结构。针对于图1示出的“MIM”铁电电容,这里的铁电层厚度方向即为第一电极和第二电极的堆叠方向。应理解,对于非“MIM”铁电电容而言,这里的铁电层厚度方向则可能是其他方向。
在一些实施例中,掺杂元素的浓度自铁电层中的预设位置向第一侧和第二侧,呈现相同的梯度变化。相应的,铪元素的浓度自铁电中的预设位置向第一侧和第二侧,也呈现相同的梯度变化。例如在可能的实现方式中,掺杂元素的浓度自铁电层中的预设位置向第一侧和第二侧逐渐增大或者逐渐减小。相应的,铪元素的浓度自铁电中的预设位置向第一侧和第二侧逐渐增大或者逐渐减小。这里的预设位置是指第一侧和第二侧之间的一个位置。比如,如果将预设位置在铁电层厚度方向上与第一电极的距离称为第一距离,将预设位置在铁电层厚度方向上与第二电极的距离称为第二距离,那么预设位置可以是第一距离和第二距离相等的位置。简单来说,预设位置可以为铁电层在厚度方向上“中点位置”。基于此,上述第一预设梯度变化可以为:在铁电层的厚度方向上,掺杂元素的浓度自“中点位置”向铁电层的第一侧逐渐增大,以及自“中点位置”向铁电层的第二侧也逐渐增大;或者,在铁电层的厚度方向上,掺杂元素的浓度自“中点位置”向铁电层的第一侧逐渐减少,以及自“中点位置”向铁电层的第二侧也逐渐减少。相对于掺杂元素和铪元素的浓度均匀分布的铁电层而言,本申请这样的元素分布,可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,即使得铁电相晶体结构几乎不包括其他相晶体结构,且不产生晶相之间的分层分布现象。
在第一方面可能的实现方式中,铁电层采用锆元素掺杂的氧化铪基材料Hf1-xZrxO2形成,其中,X表征锆元素的浓度,具体为Hf1-xZrxO2中锆原子的数量在Hf1-xZrxO2中锆原子与铪原子的原子总数中的占比。图19为示例性示出了铁电层中锆元素浓度X分布情况。由图19可以直观地看出,沿铁电层的厚度方向,锆元素自预设位置A向铁电层的第一侧B逐渐减少,自预设位置A向铁电层的第二侧C逐渐减少,呈现出“开口向下”的曲线变化。也就是说,在铁电层的靠近两个电极的区域中,锆元素含量较低,铪元素含量较高;在铁电层靠近中心的区域中,锆元素含量较高,铪元素含量较低。
在图19所示实现方式中,锆元素在预设位置处的最大浓度Xmax可以在0.50-0.99之间,且在第一侧和第二侧的最小浓度Xmin可以在0-0.50之间。
图20为示例性示出了铁电层中锆元素浓度的另一种分布情况。由图20可以直观地看出,沿铁电层的厚度方向,锆元素自预设位置A向铁电层的第一侧B逐渐增大,自预设位置A向铁电层的第二侧B逐渐增大,呈现出“开口向上”的曲线变化。也就是说,在铁电层的靠近两个电极的区域中,锆元素含量较高,铪元素含量较低;在铁电层靠近中心的区域中,锆元素含量较低,铪元素含量较高。
在图20所示实现方式中,锆元素在预设位置处的最小浓度Xmin在0-0.50之间,且在第一侧和第二侧的最大浓度Xmax在0.50-0.99之间。
需要说明的是,上述图19和图20示出的锆元素的浓度分布规律,作为特定实现方式,并不构成对本申请实施例范围的限定。比如,铁电层中锆元素在其厚度方向上浓度变化还可以为:先增大、再减小、再增大、再减小,还可以为:先减小、再增大、再减小、再增大。此外,铁电层中锆元素在其厚度方向上浓度变化可以不与如图19和图20中示出的光滑曲线的完全一致。或者说,在具体实施时,铁电层中锆元素浓度可以在整体上呈现出“开口向上”或者“开口向下”的曲线变化,并且允许在较小的范围内存在一定程度的浓度波动。本领域技术人员根据本申请“通过控制掺杂元素在铁电层厚度方向上的浓度分布,来控制铁电相晶体结构在铁电层中的分布情况”这一发明构思容易想到其他实现方式,而不需要付出创造性劳动。这些实现方式均属于本申请的保护范围。
还需要说的是,基于上述发明构思,本领域技术人员还容易想到“通过控制掺杂元素在其他方向上的浓度分布,来控制在铁电层中铁电相晶体结构的分布情况”。例如,这里的“其他方向”可以为垂直于第一电极和第二电极的堆叠方向的方向。基于这样的构思所得到的实施例也属于本申请的保护范围。
在另一些实施例中,掺杂元素的浓度与铪元素的浓度的比例,沿铁电层的厚度方向呈现预设梯度变化。更为具体的,在铁电层的厚度方向上,掺杂元素的浓度与铪元素的浓度的比例,自预设位置向铁电层的第一侧和铁电层的第二侧,呈现相同的梯度变化。例如,二者浓度的比例,自预设位置向铁电层的第一侧逐渐增大,且自预设位置向铁电层的第一侧也逐渐增大;或者,二者浓度的比例,自预设位置向铁电层的第一侧逐渐减小,且自预设位置向铁电层的第一侧也逐渐减小。与上述实施例不同的是,在这些实施例中,通过控制掺杂元素的浓度与铪元素的浓度的比例在铁电层厚度方向上的浓度分布,来控制铁电相晶体结构在铁电层中的分布情况。
图21示出了采用X射线能谱(EDS)分析法得到的,本申请铁电层中锆元素和铪元素的一种浓度分布情况示意图。参阅图21中a,示出了锆元素的浓度X自铁电层的第一侧A至第二侧B的变化规律,和铪元素的浓度(1-X)自铁电层的第一侧A至第二侧B的变化规律。可以看出,在铁电层的厚度方向上,锆元素的浓度X整体上呈现出先增大、再减小、又增大、最后减小的变化规律,铪元素(1-X)的浓度整体上呈现出先增大、再减小的变化规律。并且,锆元素和铪元素的浓度变化曲线均非绝对光滑的曲线,在一些局部区间内存在“锯齿”,意味着,允许在较小的范围内存在一定程度的浓度波动。图21中b示出了铁电层中锆元素与铪元素浓度比例沿铁电层厚度方向的变化情况,可以看出,二者的比例在整体上呈现出先增大、再减小、又增大、最后减小的变化规律。基于这样的铪元素与锆元素的浓度比例变化规律构思所得到的铁电层实施例也属于本申请的保护范围。
本申请实施例中,铁电层第一电极和第二电极的堆叠方向上的厚度为0.5nm-50nm。
总结而言,本申请通过掺杂元素的浓度、铪元素的浓度和/或二者浓度的比例在铁电层厚度方向或者其他方向上的分布,来控制在铁电层中形成在第一侧和第二侧之间连续分布的铁电相晶体结构。这样的话,可以降低铁电层中的晶界含量和晶相之间的分层分布现象,进而减少氧离子的迁移通道,抑制氧离子的迁移,减少氧空位的产生,进而减缓甚至避免上述极化疲劳、印记效应以及击穿现象,使得铁电电容具有较好的耐久性能。并且,相对于图5示出的铁电电容而言,本申请铁电电容不存在铁电晶化困难的问题,且当将铁电层的厚度减薄到10nm及以下时,铁电电容也可以表现出较好的耐久性能和铁电性。
在另一方面,本申请实施例提供了一种形成上述铁电电容的方法,图22给出了该形成方法中一种可实现的流程图。其中,具体步骤如下:
步骤S01:在衬底的一侧形成第一电极和第二电极,所述第一电极和第二电极堆叠设置。
步骤S02:在第一电极和第二电极之间形成铁电层,铁电层包括掺杂元素和氧化铪基材料;掺杂元素的浓度沿第一电极和第二电极的堆叠方向呈现预设梯度变化。需要说明的是,上述步骤S01和步骤S02并不限定形成第一电极、第二电极以及铁电成的先后顺序。比如,当在衬底上制作平面铁电电容结构时,可以在衬底的一侧,沿与衬底垂直的方向依次制备第一电极、铁电层和第二电极。
在工艺过程中,关于第一电极、铁电层和第二电极可选择的材料,可以参照上述对本申请铁电电容的结构描述内容,此处不予赘述。
本申请给出的铁电存储器的形成方法中,不仅制得用于加载电压的第一电极和第二电极,以及用于存储电荷的铁电层,且可以使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,表现出接近贯穿铁电层的分布效果,或者说,表现出接近连通第一电极和第二电极的分布效果。即使得铁电相晶体结构中几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象,具有相对较高的完整性。需要说明的是,当掺杂元素的浓度在铁电层中的分布达到某种条件时,可以使得铁电层中结晶形成完全连续分布的铁电相晶体结构。这样的铁电层,能够使得铁电电容具有较好的耐久性和铁电性。当将铁电层的厚度减薄到10nm及以下时,也可以表现出较好的铁电性和耐久性。
在制备第一电极、第二电极或者铁电层时,可以采用磁控溅射法沉积、或者可以采用薄膜沉积法,比如,化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(physical vapour deposition,PVD)、或者原子层沉积(atomic layer deposition,ALD)等沉积工艺。这样的话,可以使得制备的第一电极、第二电极或者铁电层比较均匀、平整度也较高、高保形性,即每一层结构的外形、表面平整度基本一致。
在一种实现方式中,形成铁电层时的具体步骤如下:
步骤S021:采用掺杂元素和氧化铪基材料,在第一电极或者第二电极上沉积铁电层,
其中,铁电层中掺杂元素的浓度在第一电极和第二电极的堆叠方向上呈现第一预设梯度变化。相应的,铪元素的浓度沿第一电极和第二电极的堆叠方向呈现第二预设梯度变化,其中,第一预设梯度变化与第二预设梯度变化相对应。
在工艺过程中,关于铁电层中掺杂元素的浓度在第一电极和第二电极的堆叠方向上所呈现的梯度变化规律,可以参照上述对本申请铁电电容的描述内容,此处不予赘述。
步骤S022:对步骤S021中沉积的铁电层进行结晶处理,以在铁电层中形成在铁电层的第一侧和第二侧之间连续的铁电相晶体结构。
本申请给出的铁电存储器的形成方法中,是通过控制掺杂元素(或铪元素)在铁电层中的浓度分布,使得铁电层中结晶形成铁电相晶体结构尽量在铁电层的第一侧和第二侧之间连续分布,即使得铁电相晶体结构几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象。需要说明的是,当掺杂元素的浓度在铁电层中的分布达到某种条件时,可以使得铁电层中结晶形成完全连续分布的铁电相晶体结构。
以上述锆元素掺杂的氧化铪基材料Hf1-xZrxO2为例,在采用CVD、PVD或者ALD沉积方式沉积铁电层时,可以先控制锆元素的浓度X较高,接着梯度控制的浓度X比例降低,最后梯度控制锆元素的浓度X提高,最终形成的铁电层中锆元素的浓度分布如图20所示。或者,先控制锆元素的浓度X较低,接着梯度控制的浓度X比例提高,最后梯度控制锆元素的浓度X降低,最终形成的铁电层中锆元素的浓度分布如图19所示。
示例的,可以采用高温退火的方式,对步骤S021中沉积的铁电层进行结晶处理。
通过本申请提供的形成方法值得的铁电层,其中的铁电相晶体结构表现出接近贯穿铁电层的分布效果,或者说,表现出接近连通第一电极和第二电极的分布效果。可以进一步理解为,该铁电相晶体结构中几乎不包括其他相晶体结构,也不存在晶相之间的分层分布现象,具有相对较高的完整性。这样,可以减少氧离子的迁移通道,抑制氧离子的迁移,减少氧空位的产生,减缓甚至避免极化疲劳、印记效应以及击穿现象,使得铁电电容具有较好的耐久性能。并且,这样分布的铁电相晶体结构,意味着其在铁电层中的初始含量较高,相应的,其他相晶体结构(如反铁电相晶体结构和介电相晶体结构)的初始含量较低。由于铁电相晶体结构的越高,意味着在极化翻转过程中,介电相晶体结构的含量增加的越缓慢,极化疲劳的产生速度越慢,剩余极化强度降低的越慢,一定翻转次数后,极化疲劳程度越小,剩余极化强度越大。因此这样的铁电层具有较好的铁电性。
总结而言,采用上述形成方法所形成的铁电电容,在撤去对铁电层施加电场(即Ebias=0)的情况下,铁电层具有较高的剩余极化强度。在极化翻转一定次数后,仍具有较高的剩余极化强度。进而,可使得包含该铁电电容的铁电存储器,具有鲁棒性较强的非易失性。
在一些可选择的实施方式中,图22所示的铁电电容的形成方法可以通过后道工艺(back end of line,BEOL)制作,那么,用于控制该铁电电容的控制电路可以通过前道工艺(front end of line,FEOL)制作在衬底上。也就是说,先通过前道工艺在衬底上形成控制电路,再采用后道工艺以及图22所示的方法制得铁电电容。
图23给出了铁电存储器中铁电场效应晶体管存储器(ferroelectric filed-effect-transistor,FeFET)中一个存储单元的一种工艺结构图。其中,该存储单元包括形成在衬底100中的第一掺杂区100a和第二掺杂区100b、位于第一掺杂区100a和第二掺杂区100b之间的沟道区100c、形成在沟道区100c上的铁电层03,以及形成在铁电层03的远离衬底100的一侧的栅极06。
在一些可选择的实施方式中,衬底100可以是半导体衬底,比如,呈P型的硅衬底。
在衬底100中,可以通过掺杂工艺形成掺杂类型相同的第一掺杂区100a和第二掺杂区100b,比如,第一掺杂区100a和第二掺杂区100b可以均呈N型。第一掺杂区100a和第二掺杂区100b中的其中一个掺杂区形成源极(Source),另外一个掺杂区形成漏极(Drain)。
图23中的铁电层03的材料、铁电层03中的晶相分布情况以及元素分布情况,可以参考上述对本申请铁电电容的结构描述内容,此处不予赘述。
在一些设计中,栅极06可以选择poly-Si(p-Si,多晶硅)制得,或者可以选择金属材料制得。当栅极06采用金属材料制得时,图23所示的结构可以被称为金属-隔离钝化-铁电-隔离钝化-半导体(metal-passivation-ferroelectric-passivation-semiconductor,MPFPS)存储单元结构。
在图23所示存储单元中,还包括字线WL、位线BL和源线SL,其中,栅极06与字线WL电连接,第一掺杂区100a与位线BL电连接,第二掺杂区100b与源线SL电连接。
图24给出了包含图23所示存储单元的存储阵列310的电路图,并且在图23所示的存储阵列310中,示例性的给出了四个存储单元,分别为存储单元401、存储单元402、存储单元403和存储单元404,并且,字线WL沿X方向延伸,进而,沿X方向排布的多个存储单元的栅极与同一字线WL电连接。还有,位线BL沿与X方向相垂直的Y方向延伸,如此的话,沿Y方向排布的多个存储单元的第一掺杂区100a与同一位线BL电连接。源线SL沿与X方向相垂直的Y方向延伸,沿Y方向排布的多个存储单元的第二掺杂区100b与同一源线SL电连接。
本申请还给出了一种形成上述图23所示存储单元的形成方法,图25给出了该形成方法中一种可实现的流程图。其中,具体步骤如下:
步骤S11:在衬底中形成第一掺杂区、第二掺杂区,以及在衬底上形成铁电层和栅极,且铁电层形成在第一掺杂区和第二掺杂区之间的沟道区上,栅极形成在铁电层的远离衬底的一侧,铁电层包括掺杂元素和氧化铪基材料。
在工艺过程中,关于铁电层可选择的材料,可以参照上述对本申请铁电电容的结构描述内容,此处不予赘述。
在工艺过程中,控制掺杂元素的的浓度沿铁电层与栅极的堆叠方向呈现预设梯度变化。例如,控制掺杂元素的浓度自预设位置向靠近栅极的第一侧和远离栅极的第二侧,呈现相同的梯度变化,预设位置为铁电层内的一个位置。
在形成栅极或者铁电层时,可以采用磁控溅射法沉积、或者可以采用薄膜沉积法,比如,化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(physical vapourdeposition,PVD)、或者原子层沉积(atomic layer deposition,ALD)等沉积工艺。
步骤S12:对栅极和铁电层进行退火处理,以在铁电层中形成铁电相晶体结构,该铁电相晶体结构连续分布于靠近栅极的第一侧和远离栅极的第二侧之间。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种铁电存储器,其特征在于,包括:
衬底;
多个存储单元,形成在所述衬底上,每个所述存储单元包括铁电电容;
其中,所述铁电电容包括:
堆叠的第一电极和第二电极;
铁电层,形成在所述第一电极和所述第二电极之间;所述铁电层包括掺杂元素和氧化铪基材料;所述掺杂元素的浓度沿所述第一电极和第二电极的堆叠方向呈现预设梯度变化。
2.根据权利要求1所述的铁电存储器,其特征在于,所述预设梯度变化包括:所述掺杂元素的浓度自所述铁电层中的预设位置向所述第一侧和所述第二侧,呈现相同的梯度变化。
3.根据权利要求1或2所述的铁电存储器,其特征在于,所述预设梯度变化包括:所述掺杂元素的浓度自所述预设位置向所述第一侧和所述第二侧逐渐增大或者逐渐减小。
4.根据权利要求2-3任一项所述的铁电存储器,其特征在于,所述铁电层采用锆元素掺杂的氧化铪基材料Hf1-xZrxO2形成,其中,所述X表征所述锆元素的浓度;
在所述锆元素的浓度自所述铁电层中的预设位置向所述第一侧和所述第二侧逐渐增大的情况下,所述锆元素在所述预设位置处的最小浓度Xmin在0-0.50之间,且在所述第一侧和第二侧的最大浓度Xmax在0.50-0.99之间;
在所述锆元素的浓度自所述预设位置向所述第一侧和所述第二侧逐渐减小的情况下,所述锆元素在所述预设位置处的最大浓度Xmax在0.50-0.99之间,且在所述第一侧和第二侧的最小浓度Xmin在0-0.50之间。
5.根据权利要求1所述的铁电存储器,其特征在于,所述铁电层包括掺杂元素和氧化铪基材料;所述掺杂元素的浓度与铪元素的浓度的比例,沿所述第一电极和第二电极的堆叠方向呈现预设梯度变化。
6.根据权利要求1-5任一项所述的铁电存储器,其特征在于,所述铁电层具有大于预设值的剩余极化强度,所述预设值大于零。
7.根据权利要求1-6任一项所述的铁电存储器,其特征在于,所述铁电层在所述第一电极和所述第二电极的堆叠方向上的厚度为0.5nm-50nm。
8.一种铁电存储器的形成方法,其特征在于,包括:
在衬底的一侧形成第一电极和第二电极,所述第一电极和第二电极堆叠设置;
在所述第一电极和所述第二电极之间形成铁电层,所述铁电层包括掺杂元素和氧化铪基材料;所述掺杂元素的浓度在所述第一电极和第二电极的堆叠方向上呈现预设梯度变化。
9.根据权利要求8所述的铁电存储器的形成方法,其特征在于,在所述第一电极和所述第二电极之间形成铁电层时包括:
采用掺杂元素和氧化铪基材料,在所述第一电极或者第二电极上沉积铁电层;
对所述铁电层进行结晶处理。
10.一种电子设备,其特征在于,包括:
处理器;和
如权利要求1-7任一项所述的铁电存储器或者如8-9任一项所述的铁电存储器的形成方法制得的所述铁电存储器;
其中,处理器和所述铁电存储器电连接。
CN202210499047.1A 2022-05-09 2022-05-09 铁电存储器及其形成方法、电子设备 Pending CN117098401A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210499047.1A CN117098401A (zh) 2022-05-09 2022-05-09 铁电存储器及其形成方法、电子设备
PCT/CN2023/092103 WO2023216965A1 (zh) 2022-05-09 2023-05-04 铁电存储器及其形成方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210499047.1A CN117098401A (zh) 2022-05-09 2022-05-09 铁电存储器及其形成方法、电子设备

Publications (1)

Publication Number Publication Date
CN117098401A true CN117098401A (zh) 2023-11-21

Family

ID=88729695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210499047.1A Pending CN117098401A (zh) 2022-05-09 2022-05-09 铁电存储器及其形成方法、电子设备

Country Status (2)

Country Link
CN (1) CN117098401A (zh)
WO (1) WO2023216965A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752237B (zh) * 2008-12-16 2012-08-08 国际商业机器公司 在半导体器件中形成高k栅极叠层的方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile

Also Published As

Publication number Publication date
WO2023216965A1 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
TW202103305A (zh) 摻雜極性層及包含摻雜極性層的半導體器件
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US9954000B2 (en) Multi-level ferroelectric memory device and method of manufacturing the same
EP4040488A1 (en) Ferroelectric device based on hafnium zirconate
CN114927526A (zh) 一种铁电存储器及其铁电电容和制备方法
CN117098401A (zh) 铁电存储器及其形成方法、电子设备
WO2023024101A1 (zh) 铁电存储器及其形成方法、电子设备
WO2023024100A1 (zh) 铁电存储器及其形成方法、电子设备
WO2023115265A1 (zh) 铁电存储器及其制造方法
WO2023161755A1 (ja) 記憶装置
US11765908B1 (en) Memory device fabrication through wafer bonding
WO2023179394A1 (zh) 铁电存储器及其形成方法、电子设备
US11908704B2 (en) Method of fabricating a perovskite-material based planar capacitor using rapid thermal annealing (RTA) methodologies
CN117769257A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
Zurcher et al. Barium strontium titanate capacitors for embedded DRAM
KR20240060480A (ko) 강유전성 구조물에 반강유전성을 유도하기 위한 억제층 삽입
CN115275006A (zh) 基于ZrO2插层的多比特铁电场效应晶体管及其制备方法
CN117794250A (zh) 铁电存储阵列及其制备方法、存储器、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication