WO2022084801A1 - 強誘電体デバイス、半導体装置 - Google Patents

強誘電体デバイス、半導体装置 Download PDF

Info

Publication number
WO2022084801A1
WO2022084801A1 PCT/IB2021/059304 IB2021059304W WO2022084801A1 WO 2022084801 A1 WO2022084801 A1 WO 2022084801A1 IB 2021059304 W IB2021059304 W IB 2021059304W WO 2022084801 A1 WO2022084801 A1 WO 2022084801A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
conductor
oxide
film
region
Prior art date
Application number
PCT/IB2021/059304
Other languages
English (en)
French (fr)
Inventor
山崎舜平
中山智則
高橋正弘
國武寛司
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020237016464A priority Critical patent/KR20230088453A/ko
Priority to CN202180071444.2A priority patent/CN116438634A/zh
Priority to US18/030,334 priority patent/US20230380180A1/en
Priority to JP2022557217A priority patent/JPWO2022084801A1/ja
Priority to DE112021005537.2T priority patent/DE112021005537T5/de
Publication of WO2022084801A1 publication Critical patent/WO2022084801A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Definitions

  • One aspect of the present invention relates to a metal nitride film, a ferroelectric device using the metal nitride film, and a method for manufacturing the same.
  • one aspect of the invention relates to transistors, semiconductor devices, and electronic devices.
  • one aspect of the present invention relates to a method for manufacturing a semiconductor device.
  • one aspect of the present invention relates to a semiconductor wafer and a module.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • a semiconductor circuit, an arithmetic unit, and a storage device, including a semiconductor element such as a transistor, are one aspect of a semiconductor device. It may be said that a display device (liquid crystal display device, light emission display device, etc.), projection device, lighting device, electro-optic device, power storage device, storage device, semiconductor circuit, image pickup device, electronic device, and the like have a semiconductor device.
  • One aspect of the present invention is not limited to the above technical fields.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method. Also, one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • a CPU is an aggregate of semiconductor elements formed by processing a semiconductor wafer, having a chipped semiconductor integrated circuit (at least a transistor and a memory), and forming an electrode as a connection terminal.
  • IC chips Semiconductor circuits (IC chips) such as LSIs, CPUs, and memories are mounted on circuit boards, for example, printed wiring boards, and are used as one of various electronic device components.
  • transistors are widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also referred to simply as display devices).
  • ICs integrated circuits
  • image display devices also referred to simply as display devices.
  • Silicon-based semiconductor materials, oxide semiconductors, and the like are known as semiconductor thin films applicable to transistors.
  • Non-Patent Document 1 research and development of a memory array using a ferroelectric substance (ferroelectric) are being actively carried out. Further, for the next generation of ferroelectric memory, as shown in Non-Patent Document 2, research on ferroelectric HfO 2 -based materials is being actively conducted. Further, in recent years, a study on the ferroelectricity of a nitride semiconductor of a Group 13 element shown in Non-Patent Document 3 has been reported.
  • Non-Patent Documents 1 to 3 various researches and developments have been carried out on ferroelectrics.
  • Non-Patent Document 1 it is reported in "orthorhombic phase Ferroelectric" that the sign of polarization (P) changes depending on the movement of oxygen atoms.
  • Non-Patent Document 2 reports that the magnitude of polarization and the dielectric constant ( ⁇ r ) change depending on the composition ratio of Hf and Zr.
  • Non-Patent Document 3 reports that ferroelectric switching occurs in Al 1-x Sc x N.
  • one aspect of the present invention is to provide a material having good ferroelectricity, that is, a metal nitride film having ferroelectricity.
  • one aspect of the present invention is to provide a capacitive element using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide a transistor using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide a capacitive element and a diode using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide an element using a material capable of having ferroelectricity and using a tunnel junction.
  • One aspect of the present invention includes an insulating film, a first conductor on the insulating film, a metal nitride film on the first conductor, and a second conductor on the metal nitride film.
  • a strong dielectric having a first insulator on a first conductor, a metal nitride film, and a second conductor, and a second insulator on a first insulator. It is a device.
  • the first conductor, the metal nitride film, and the second conductor are wrapped with an insulating film, a first insulator, and a second insulator, and the metal nitride film has a strong dielectric property.
  • the metal nitride film has a first element, a second element, and nitrogen, and the first element is one or more elements selected from Group 13 elements, and the second element is present.
  • the elements of are one or more elements selected from Group 13 elements excluding the first element and Group 2 to Group 6 elements, respectively, of the first conductor and the second conductor.
  • one aspect of the present invention is a first conductor, a metal nitride film on the first conductor, a second conductor on the metal nitride film, and a first conductor.
  • a strong dielectric device having a first insulator on a metal nitride film and a second conductor, and a second insulator on the first insulator.
  • the first insulator has a region in contact with the side surface of the metal nitride film, a region in contact with the side surface of the second conductor, and a region in contact with the upper surface of the second conductor, and the metal nitride film is strong.
  • the metal nitride film has a dielectric property, has a first element, a second element, and nitrogen, and the first element is one or more elements selected from Group 13 elements.
  • the second element is a group 13 element excluding the first element, and one or more elements selected from the group 2 to group 6 elements, the first conductor, and the second conductivity.
  • Each of the bodies has nitrogen, the first insulator has aluminum and oxygen, and the second insulator has silicon and nitrogen.
  • the first insulator preferably has an amorphous structure.
  • another aspect of the present invention is an insulating film, a first conductor on the insulating film, a metal nitride film on the first conductor, and a second conductor on the metal nitride film.
  • a strong dielectric device having an insulator on a first conductor, on a metal nitride film, and on a second conductor. The insulator has a region in contact with the upper surface of the insulating film, a region in contact with the side surface of the metal nitride film, a region in contact with the side surface of the second conductor, and a region in contact with the upper surface of the second conductor.
  • the material film has strong dielectric properties
  • the metal nitride film has a first element, a second element, and nitrogen
  • the first element is selected from Group 13 elements.
  • the second element is a group 13 element excluding the first element, and one or more elements selected from the group 2 to group 6 elements, and the first conductor.
  • each of the second conductors has nitrogen
  • each of the insulating film and the insulator has silicon and nitrogen.
  • the metal nitride film preferably has a wurtzite-type structure.
  • the first element is preferably any one or more of aluminum (Al), gallium (Ga), and indium (In).
  • the second element is boron (B), scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), neodym (Nd), and europium (Eu). It is preferable that any one or more of the above is used.
  • the first element is preferably aluminum (Al), and the second element is preferably one or more selected from lanthanoids and actinides.
  • the first element is aluminum (Al)
  • the second element is titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), and niobium (V). It is preferably one or more selected from Nb) and tantalum (Ta).
  • the first conductor has a crystal having a sodium chloride type structure.
  • a silicon nitride film may be provided between the first conductor and the metal nitride film.
  • a silicon nitride film may be provided between the metal nitride film and the second conductor.
  • another aspect of the present invention is a semiconductor device having the above-mentioned ferroelectric device and a transistor including an oxide semiconductor in a channel forming region.
  • another aspect of the present invention is a metal nitride film having strong dielectric property, and the metal nitride film has aluminum, one or more selected from lanthanoids and actinides, and nitrogen. ..
  • another aspect of the present invention is a metal nitride film having strong dielectric property
  • the metal nitride film includes aluminum, titanium (Ti), zirconium (Zr), hafnium (Hf), and vanadium (.
  • Ti titanium
  • Zr zirconium
  • Hf hafnium
  • vanadium vanadium
  • One or more selected from V niobium (Nb), and tantalum (Ta), one or more selected from magnesium (Mg), calcium (Ca), zinc (Zn), etc., and nitrogen.
  • a material having good ferroelectricity that is, a metal nitride film having ferroelectricity.
  • a capacitive element using a material that may have ferroelectricity.
  • a transistor using a material that may have ferroelectricity.
  • a capacitive element and a diode using a material capable of having ferroelectricity.
  • an element using a material capable of having ferroelectricity and using a tunnel junction it is possible to provide a material capable of having ferroelectricity and using a tunnel junction.
  • FIG. 1A to 1C are cross-sectional views of a capacitive element according to an aspect of the present invention.
  • 2A to 2C are diagrams illustrating the atomic arrangement of the metal nitride.
  • 2D and 2E are diagrams for explaining the calculation model.
  • 3A and 3B are diagrams illustrating the calculation results.
  • 4A to 4C are schematic views of the ferroelectric substance contained in the capacitive element.
  • 5A to 5C are cross-sectional views showing a method of manufacturing a capacitive element according to one aspect of the present invention.
  • FIG. 6A is a diagram showing a film formation sequence of a metal nitride film according to one aspect of the present invention.
  • FIG. 6B is a cross-sectional view of the metal nitride film manufacturing apparatus according to one aspect of the present invention.
  • FIG. 6C is a diagram showing an oxide film formation sequence.
  • 7A1, FIG. 7B1, and FIG. 7C1 are diagrams illustrating a circuit diagram of a semiconductor device according to an aspect of the present invention.
  • 7A2, 7B2, 7C2, 7C3, and 7C4 are views for explaining the cross-sectional structure of the semiconductor device according to one aspect of the present invention.
  • FIG. 8A is a top view of a semiconductor device according to an aspect of the present invention.
  • 8B to 8D are sectional views of a semiconductor device according to an aspect of the present invention.
  • 9A and 9B are sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 10A is a diagram illustrating the classification of the crystal structure of IGZO.
  • FIG. 10B is a diagram illustrating an XRD spectrum of a CAAC-IGZO film.
  • FIG. 10C is a diagram illustrating a microelectron diffraction pattern of a CAAC-IGZO film.
  • FIG. 11A is a top view of the semiconductor device according to one aspect of the present invention.
  • 11B and 11C are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 12A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 12B to 12D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 13A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 13B to 13D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 14A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 14B to 14D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 15A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 15B to 15D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • 16A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 16B to 16D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 17A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 17B to 17D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 18A is a top view of a semiconductor device according to an aspect of the present invention.
  • FIG. 18B is a cross-sectional view of a semiconductor device according to an aspect of the present invention.
  • 19A to 19D are cross-sectional views of a capacitive element according to an aspect of the present invention.
  • 20A to 20C are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • 21A to 21C are cross-sectional views showing the configuration of the element according to one aspect of the present invention.
  • FIG. 22 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 23 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • 24A and 24B are cross-sectional views showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 25 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 26 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 28A and 27B are cross-sectional views showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 28A is a block diagram showing a configuration example of a storage device according to an aspect of the present invention.
  • FIG. 28B is a perspective view showing a configuration example of a storage device according to an aspect of the present invention.
  • FIG. 29A is a circuit diagram showing a configuration example of a memory cell.
  • FIG. 29B1 is a graph showing an example of the hysteresis characteristics of the ferroelectric layer.
  • FIG. 29B2 is a graph showing an example of the hysteresis characteristics of an ideal ferroelectric layer.
  • FIG. 29C is a timing chart showing an example of a memory cell driving method.
  • 30A to 30E are schematic views of a storage device according to an aspect of the present invention.
  • 31A to 31H are views showing an electronic device according to an aspect of the present invention.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings. For example, in an actual manufacturing process, layers, resist masks, and the like may be unintentionally reduced due to processing such as etching, but they may not be reflected in the figure for ease of understanding.
  • the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted.
  • the hatch pattern may be the same and no particular reference numeral may be added.
  • a top view also referred to as a "plan view”
  • a perspective view etc.
  • the description of some components may be omitted.
  • some hidden lines may be omitted.
  • the ordinal numbers attached as the first, second, etc. are used for convenience, and do not indicate the process order or the stacking order. Therefore, for example, the "first” can be appropriately replaced with the “second” or “third” for explanation.
  • the ordinal numbers described in the present specification and the like may not match the ordinal numbers used to specify one aspect of the present invention.
  • X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function. It is assumed that the case where X and Y are directly connected and the case where X and Y are directly connected are disclosed in the present specification and the like. Therefore, it is not limited to the predetermined connection relationship, for example, the connection relationship shown in the figure or text, and the connection relationship other than the connection relationship shown in the figure or text is also disclosed in the figure or text.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source. Further, it has a region (hereinafter, also referred to as a channel forming region) in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the source and the drain through the channel formation region.
  • the channel forming region means a region in which a current mainly flows.
  • the function of the source or drain may be switched when a transistor with a different polarity is adopted, or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain may be used interchangeably.
  • the channel length is, for example, a source in a region where a semiconductor (or a portion where a current flows in a semiconductor when the transistor is on) and a gate electrode overlap each other in a top view of a transistor, or a channel formation region.
  • the channel length does not always take the same value in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in the present specification, the channel length is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width is, for example, the channel length direction in the region where the semiconductor (or the portion where the current flows in the semiconductor when the transistor is on) and the gate electrode overlap each other in the top view of the transistor, or in the channel formation region. Refers to the length of the channel formation region in the vertical direction with respect to. In one transistor, the channel width does not always take the same value in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in the present specification, the channel width is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width in the region where the channel is actually formed (hereinafter, also referred to as “effective channel width”) and the channel width shown in the top view of the transistor. (Hereinafter, also referred to as “apparent channel width”) and may be different.
  • the effective channel width may be larger than the apparent channel width, and the influence thereof may not be negligible.
  • the ratio of the channel forming region formed on the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • channel width may refer to an apparent channel width.
  • channel width may refer to an effective channel width.
  • the values of the channel length, channel width, effective channel width, apparent channel width, and the like can be determined, for example, by analyzing a cross-sectional TEM image.
  • the semiconductor impurities are, for example, other than the main components constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • the inclusion of impurities may result in, for example, an increase in the defect level density of the semiconductor, a decrease in crystallinity, and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 element, Group 2 element, Group 13 element, Group 14 element, Group 15 element, and oxide semiconductor.
  • transition metals other than the main component such as hydrogen, lithium, sodium, silicon, boron, phosphorus, carbon, and nitrogen. Water may also function as an impurity.
  • oxygen deficiency VO: oxygen vacancy
  • the oxidative nitride refers to a nitride having a higher oxygen content than nitrogen as its composition.
  • silicon oxide has a higher oxygen content than nitrogen in its composition.
  • the nitride oxide refers to an oxide having a higher nitrogen content than oxygen as its composition.
  • silicon nitride oxide has a higher nitrogen content than oxygen in its composition.
  • the term “insulator” can be paraphrased as an insulating film or an insulating layer.
  • the term “conductor” can be paraphrased as a conductive film or a conductive layer.
  • the term “semiconductor” can be paraphrased as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of -10 degrees or more and 10 degrees or less. Therefore, the case of -5 degrees or more and 5 degrees or less is also included.
  • approximately parallel means a state in which two straight lines are arranged at an angle of -30 degrees or more and 30 degrees or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 degrees or more and 100 degrees or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • approximately vertical means a state in which two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used for the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when it is described as an OS transistor, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • normally off means that when a potential is not applied to the gate or a ground potential is applied to the gate, the drain current per 1 ⁇ m of the channel width flowing through the transistor is 1 ⁇ 10 ⁇ at room temperature. It means that it is 20 A or less, 1 ⁇ 10 -18 A or less at 85 ° C, or 1 ⁇ 10 -16 A or less at 125 ° C.
  • the barrier insulating film refers to an insulating film having a barrier property.
  • the barrier property is a function of suppressing the diffusion of the corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing or fixing (also called gettering).
  • the description such as “A covers B”, “A wraps B”, or “A wraps B” is not necessarily the whole of B hidden by A. Does not mean state.
  • the description such as “A covers B”, “A wraps B”, or “A wraps B” includes a state in which a part of B is exposed from A.
  • the description "A covers B” can be paraphrased as "A wraps B” or "A wraps B".
  • the capacitive element 100 includes a conductor 110, a conductor 120, and an insulator 130 sandwiched between the conductor 110 and the conductor 120.
  • the conductor 110 may be arranged on the insulator 105
  • the insulator 130 may be arranged on the insulator 110
  • the conductor 120 may be arranged on the insulator 130.
  • the conductor 110 functions as a lower electrode of the capacitive element 100
  • the conductor 120 functions as an upper electrode of the capacitive element 100
  • the insulator 130 functions as a dielectric of the capacitive element 100.
  • the insulator 152 is arranged so as to wrap the capacitive element 100, and the insulator 155 is arranged at least between the insulator 152 and the insulator 130.
  • the insulator 155 is arranged so as to wrap the conductor 110, the insulator 130, and the conductor 120, and the insulator 152 is arranged so as to wrap the insulator 155.
  • the insulator 155 may come into contact with the insulator 105 in a region where it does not overlap with the conductor 110.
  • the insulator 155 has a region in contact with each of the side surface of the conductor 110, the side surface of the insulator 130, the side surface of the conductor 120, and the upper surface of the conductor 120.
  • the insulator 152 and the insulator 155 functions as a barrier insulating film against hydrogen.
  • the insulator 152 has a function of suppressing the diffusion of hydrogen and at least one hydrogen-bonded substance (for example, OH ⁇ ). Therefore, it is assumed that the insulator 152 has a higher ability to suppress the diffusion of hydrogen and at least one of hydrogen-bonded substances (for example, OH ⁇ ) than the insulator 130.
  • the insulator 155 has a function of capturing or fixing (also referred to as gettering) hydrogen and at least one of hydrogen-bonded substances. Therefore, it is assumed that the insulator 155 has a higher ability to capture or fix hydrogen and at least one of hydrogen-bonded substances than the insulator 130.
  • a material capable of having ferroelectricity for the insulator 130.
  • a metal nitride having a Wurtzite - type structure space group: P63 mc
  • spontaneous polarization occurs along the c-axis.
  • the polarity of polarization is reversed by an external electric field within the range where dielectric breakdown does not occur. It is presumed that by changing the direction or strength of the external electric field, a part of the nitrogen atom in the metal nitride moves and the sign of the polarization generated inside is changed. At this time, ferroelectricity develops.
  • a metal nitride having a first element, a second element, and nitrogen may have ferroelectricity.
  • the first element is one or more elements selected from the Group 13 elements.
  • the second element is an element that lowers the barrier (also referred to as an inversion barrier) when the polarity of polarization is inverted.
  • the metal nitride containing the second element as a main component preferably has a crystal structure other than the wurtzite type structure, and has a layered hexagonal structure (space group: P6 3 / mmc) or a sodium chloride type structure. It is more preferable to have (NaCl type structure, space group: Fm-3m).
  • the second element is one or more elements selected from Group 13 elements excluding the first element, Group 2 elements to Group 6 elements, and the like.
  • the metal nitride containing the first element as a main component tends to have a crystal structure having a wurtzite-type structure. Further, when the metal nitride contains a second element, the polarity of the polarization of the metal nitride may be reversed by an external electric field within a range in which dielectric breakdown does not occur.
  • Examples of the material having a ferroelectricity include a metal nitride having an element M1, an element M2, and nitrogen.
  • the element M1 corresponds to the first element
  • the element M2 corresponds to the second element.
  • the element M1 is one or a plurality selected from aluminum (Al), gallium (Ga), indium (In) and the like.
  • the element M2 is one or a plurality selected from boron (B), a rare earth element, and an actinide (15 elements from actinium (Ac) to lawrencium (Lr)).
  • the rare earth element is a general term for scandium (Sc), yttrium (Y), and lanthanoid (15 elements from lanthanum (La) to lutetium (Lu)
  • the element M2 is boron (B) and scandium. (Sc), yttrium (Y), lanthanoids, and one or more selected from actinoids.
  • the element M2 may be one or more selected from boron (B), scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), neodym (Nd), europium (Eu) and the like. It is preferable to have.
  • the ratio of the sum of the atomic numbers of the elements M1 and M2 to the atomic number of nitrogen may be 1: 1 or close to it.
  • the neighborhood includes the range of ⁇ 30% of the ratio of the desired number of atoms.
  • the ratio of the number of atoms of the element M1 to the number of atoms of the element M2 can be appropriately set.
  • the number of atoms of the element M1 is preferably larger than the number of atoms of the element M2, and more preferably 1.5 times or more the number of atoms of the element M2.
  • the ratio of the number of atoms of the element M1 to the number of atoms of the element M2 is preferably in the range in which the metal nitride can form a solid solution.
  • the aluminum nitride scandium Al 1-a Sc a N b (a is a real number larger than 0 and smaller than 0.5) is typically used.
  • B is a value at or near 1)
  • Al-Ga-Sc nitride Al 1-c-d Ga c Sc d N b (each of c and d is a positive real number, c + d). Is greater than 0, less than 0.5, b is a value at or near 1)
  • Ga-Sc nitride Ga 1-e Sc e N b (e is greater than 0 and greater than 1).
  • examples of the material capable of having ferroelectricity include a material having aluminum nitride and / or scandium nitride.
  • Al-Ga-Sc nitride as a material that may have ferroelectricity, rather than aluminum nitride scandium.
  • the ionic radius of gallium is larger than the ionic radius of aluminum and smaller than the ionic radius of scandium. Therefore, it is presumed that by adding gallium to the aluminum nitride scandium, the crystal structure of the aluminum nitride scandium and its lattice constant can be adjusted so that the ferroelectricity can be easily exhibited. Therefore, the Al-Ga-Sc nitride is expected to exhibit ferroelectricity.
  • the bandgap of gallium nitride is smaller than the bandgap of aluminum nitride and larger than the bandgap of scandium nitride. Therefore, by adding gallium to the aluminum nitride scandium, the insulating property of the scandium nitride is enhanced, and it can be used for a ferroelectric device described later.
  • a metal nitride having an element M1, an element M3, and nitrogen can be mentioned.
  • the element M1 corresponds to the first element
  • the element M3 corresponds to the second element.
  • the element M1 is one or a plurality selected from aluminum (Al), gallium (Ga), indium (In) and the like.
  • the element M3 is one or more selected from titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr) and the like.
  • the valence of these metal elements is +3 valence. Therefore, the valence of the element M3 can be +3 even in the metal nitride having the element M1, the element M3, and nitrogen. Therefore, when the ratio of the sum of the atomic numbers of the elements M1 and M3 to the atomic number of nitrogen is 1: 1 or its vicinity, the electrical neutrality of the metal nitride may be maintained.
  • the metal nitride having the element M1, the element M3, and nitrogen may contain the element M4.
  • the element M4 is an element that can maintain the electrical neutrality of the metal nitride.
  • the element M4 is, for example, an element that easily takes a +1 valence or an element that easily takes a +2 valence.
  • Specific examples of the element M4 include sodium (Na), potassium (K), rubidium (Ru), cesium (Cs), magnesium (Mg), calcium (Ca), strontium (Sr), zinc (Zn), and the like. And one or more selected from cadmium (Cd) and the like.
  • Titanium, zirconium, hafnium, vanadium, niobium, tantalum, and chromium exemplified as the element M3 can have valences of +4 or more. Therefore, it is presumed that the electric neutrality of the metal nitride is maintained by containing the element M4 capable of maintaining the electrical neutrality of the metal nitride.
  • the ratio of the number of atoms of the element M3 and the element M4 can be appropriately set depending on the type of the element selected as the element M3 or the element M4.
  • the element M4 is an element that can easily take a +2 valence (for example, Mg, Ca, Sr, Zn, and Cd), and the element M3 can take a +4 valence (for example, Ti, Zr). , And Hf, etc.), the ratio of the number of atoms of the element M4 to the number of atoms of the element M3 is preferably 1: 1 or its vicinity.
  • a +2 valence for example, Mg, Ca, Sr, Zn, and Cd
  • the element M3 can take a +4 valence (for example, Ti, Zr). , And Hf, etc.)
  • the ratio of the number of atoms of the element M4 to the number of atoms of the element M3 is preferably 1: 1 or its vicinity.
  • the element M4 is an element that can easily take a +2-valent valence and the element M3 is an element that can take a +5-valent valence (for example, V, Nb, and Ta, etc.)
  • the number of atoms of the element M4 is preferably 2: 1 or close to it.
  • the element M4 is an element (Na, K, Ru, Cs, etc.) that can easily take a +1 valence
  • the element M3 is an element that can take a +5 valence
  • the number of atoms of the element M4 is preferably 1: 1 or close to it.
  • the ratio of the atomic numbers of the element M1, the element M3, and the element M4 can be appropriately set.
  • the number of atoms of the element M1 is preferably larger than the sum of the number of atoms of the element M3 and the element M4.
  • the metal nitride having the element M1, the element M2, and nitrogen may contain the element M3 or the element M4.
  • the ratio of the number of atoms of the element M3 or the element M4 to the sum of the number of atoms of the element M1 and the element M2 is preferably 0.05 or less, more preferably 0.02 or less. This makes it possible to suppress the number of defects formed in order to maintain the electrical neutrality of the metal nitride. By suppressing the number of defects, the crystallinity of the metal nitride is improved and the ferroelectricity is easily developed.
  • the element M2 may be contained in the metal nitride having the element M1, the element M3, and nitrogen. At this time, there is no particular limitation on the ratio of the sum of the atomic numbers of the elements M1 and M3 to the atomic numbers of the element M2. This is because even if the metal nitride contains the element M2, the electrical neutrality of the metal nitride is maintained.
  • the element M2 may be contained in the metal nitride having the element M1, the element M3, the element M4, and nitrogen. At this time, there is no particular limitation on the ratio of the sum of the atomic numbers of the elements M1, M3, and M4 to the atomic numbers of the element M2. This is because even if the metal nitride contains the element M2, the electrical neutrality of the metal nitride is maintained.
  • the metal nitride contains at least a Group 13 element and nitrogen which is a Group 15 element, the metal nitride is a strong dielectric of Group III-V and a strong dielectric of Group III nitride. Sometimes called the body.
  • FIGS. 2A to 2C show the atomic arrangement of the wurtzite type structure
  • FIG. 2B shows the atomic arrangement of the layered hexagonal structure
  • the white spheres are cations (cationic sites) and the black spheres are nitrogen (N) (nitrogen (N) sites).
  • the arrows in FIGS. 2A to 2C indicate the c-axis direction (c-axis) of the crystal structure of the metal nitride.
  • the plane perpendicular to the c-axis is the ab plane of the crystal structure of the metal nitride.
  • the metal nitride having a wurtzite structure is polarized along the c-axis. For example, if the metal nitride has the atomic arrangement shown in FIG. 2A, polarization occurs along the c-axis. Further, in the metal nitride, the polarity of polarization is reversed by an external electric field in a range where dielectric breakdown does not occur. For example, when the metal nitride changes from the atomic arrangement shown in FIG. 2A to the atomic arrangement shown in FIG. 2C, the polarity of the polarization is reversed.
  • the metal nitride temporarily has an atomic arrangement in which the nitrogen atom is located in the layer parallel to the ab plane and containing the cation in the process of inversion of the polarity of the polarization.
  • the metal nitride has, for example, the atomic arrangement shown in FIG. 2B temporarily.
  • the polarity of the polarization of the metal nitride is reversed by changing from the atomic arrangement shown in FIG. 2A to the atomic arrangement shown in FIG. 2C via the atomic arrangement shown in FIG. 2B.
  • the inversion barrier for the type and ratio of atoms located at the cation site is calculated by first-principles calculation.
  • the unit cell is expanded to create a supercell having 32 atoms. At this time, the number of cations (cation sites) contained in the supercell is 16, and the number of nitrogens (nitrogen sites) contained in the supercell is 16. From the above, a supercell having a wurtzite structure and a supercell having a layered hexagonal structure can be prepared.
  • the supercell shown in FIG. 2D has a wurtzite-type crystal structure, and the periodicity of the atomic arrangement is the same as the periodicity of the atomic arrangement of the structure shown in FIG. 2A.
  • the crystal structure is a layered hexagonal structure, and the periodicity of the atomic arrangement is the same as the periodicity of the atomic arrangement of the structure shown in FIG. 2B.
  • the arrows in FIGS. 2D and 2E indicate the c-axis direction of the crystal structure of the supercell.
  • the plane perpendicular to the c-axis is the ab plane of the crystal structure of the supercell.
  • a computational model of the wurtzite structure and a layered hexagonal crystal are placed.
  • a computational model of the structure a metal atom different from an aluminum atom is referred to as an atom M0.
  • the ratio of the number of atoms M0 arranged in the cation site in the calculation model to the number of cation sites in the calculation model is defined as a [%]. For example, when the atom M0 is placed at one cation site in the calculation model, the ratio is 6.25% (1/16).
  • the atom M0 is a scandium atom (Sc), a titanium atom (Ti), a zirconium atom (Zr), a hafnium atom (Hf), a vanadium atom (V), a niobium atom (Nb), or a tantalum atom (Ta).
  • the ratio a is 6.25%, 12.5%, 25%, or 50%.
  • one of the 20 calculation models is a calculation model in which aluminum atoms are arranged at all cation sites.
  • the potential generated by the Projector Augmented Wave (PAW) method was used for the electronic state pseudopotential, and GGA / PBE (Generalized-Gradient-Perdewation / Perdew-Burke-Ernzerhof) was used for the functional. Also, symmetry is taken into consideration.
  • PAW Projector Augmented Wave
  • the structural optimization of the calculation model can be achieved by repeatedly performing the calculation that optimizes the atomic coordinates by fixing the shape and volume of the cell and the calculation that optimizes the shape and volume of the cell and the atomic coordinates. Will be done.
  • the inversion barrier is calculated using the calculation model of the layered hexagonal structure after the structure optimization and the calculation model of the wurtzite type structure after the structure optimization. Specifically, the total energy calculated based on the calculated model of the layered hexagonal structure after structural optimization is subtracted from the total energy calculated based on the calculated model of the Wurtzite structure after structural optimization. The value obtained by dividing the value by 16 is used as the reversal barrier.
  • FIG. 3A shows the reversal barrier calculated using the calculation model in which the ratio a is 6.25%.
  • the horizontal axis is the atom M0
  • the vertical axis is the inversion barrier [meV / f. u. ] (Fu .: formulaunit).
  • the inversion barrier calculated using a calculation model in which aluminum atoms are arranged at all cation sites in the calculation model is also shown in FIG. 3A.
  • a calculation model in which the ratio a is 0% is referred to as a calculation model in which the atom M0 is Al.
  • the reversal barrier is lowered by adding Sc, Ti, Zr, Hf, V, Nb, or Ta to aluminum nitride.
  • the atom added to the aluminum nitride is Ti, V, Nb, or Ta
  • the inversion barrier is further lowered. Therefore, it is presumed that a metal nitride having one or more selected from Sc, Ti, Zr, Hf, V, Nb, and Ta, Al, and nitrogen may have ferroelectricity.
  • FIG. 3B is a diagram illustrating the relationship between the ratio a and the reversal barrier.
  • the inversion barrier shown in FIG. 3B is calculated using a calculation model in which the atom M0 is Sc, Ti, Nb, or Ta.
  • the horizontal axis is the ratio a [%]
  • the vertical axis is the reversal barrier [meV / f. u. ].
  • the inversion barrier for the computational model where the ratio a is 50% and the atom M0 is Ti, Nb, or Ta is not plotted in FIG. 3B.
  • the reversal barrier tends to decrease as the ratio a increases.
  • the atom M0 is Ti, Nb, or Ta and the ratio a is 50%, it is suggested that polarization may not occur. Therefore, a metal nitride having Ti, Nb, or Ta, Al, and nitrogen has a strong dielectric property by increasing the number of atoms of Al to be larger than the number of atoms of Ti, Nb, or Ta. It is presumed to be possible.
  • the material capable of having ferroelectricity for example, a mixture or compound composed of a plurality of materials selected from the materials listed above can be used.
  • the insulator 130 may have a laminated structure composed of a plurality of materials selected from the materials listed above.
  • the crystal structure (characteristics) of the materials listed above may change depending not only on the film forming conditions but also on various processes, only the materials exhibiting ferroelectricity are used in the present specification and the like.
  • the ferroelectric substance includes not only a material exhibiting ferroelectricity but also a material capable of having ferroelectricity.
  • the above-mentioned metal nitride particularly the material having aluminum nitride and / or scandium nitride is preferable because it can have ferroelectricity even when processed into a thin film of several nm.
  • the film thickness of the insulator 130 can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less (typically 2 nm or more and 9 nm or less).
  • the film thickness is preferably 8 nm or more and 12 nm or less.
  • the capacitive element 100 can be combined with a semiconductor element such as a miniaturized transistor to form a semiconductor device.
  • a layered material capable of having ferroelectricity may be referred to as a ferroelectric layer or a metal nitride film.
  • such a device having a ferroelectric layer may be referred to as a ferroelectric device in the present specification and the like.
  • a material that can have ferroelectricity is an insulator, which has a property that polarization is generated inside by applying an electric field from the outside, and polarization remains even if the electric field is set to zero. Therefore, a non-volatile storage element can be formed by using a capacitive element (hereinafter, may be referred to as a ferroelectric capacitor) using the material as a dielectric.
  • a ferroelectric capacitor may be referred to as a FeRAM (Ferroelectric Random Access Memory), a ferroelectric memory, or the like.
  • a ferroelectric memory may have a transistor and a ferroelectric capacitor, and one of the source and drain of the transistor may be electrically connected to one terminal of the ferroelectric capacitor. Therefore, the capacitive element 100 shown in the present embodiment and the semiconductor device using the transistor can function as a ferroelectric memory.
  • FIGS. 4A to 4C show enlarged views of the vicinity of the insulator 130 functioning as the ferroelectric layer shown in FIGS. 1A and the like.
  • the insulator 130 As shown in FIG. 4A, a crystal structure in which crystals form a layer and the layers are laminated is preferable. Further, the layer preferably contains a single crystal structure.
  • the broken line of the insulator 130 shown in FIG. 4A indicates the layer of the crystal, and the arrow 132 indicates the c-axis of the crystal.
  • the crystal layer contained in the insulator 130 extends in the ab plane direction. Further, the crystal layer contained in the insulator 130 grows in the c-axis direction (sometimes called axial growth), and a plurality of crystal layers are laminated in the c-axis direction. It is preferable that the c-axis is oriented substantially perpendicular to the surface to be formed or the upper surface of the insulator 130.
  • the angle ⁇ formed by the normal line and the arrow 132 with respect to the upper surface of the conductor 110 is preferably 30 ° or less, and more preferably 5 ° or less.
  • the insulator 130 may have a polycrystalline structure having a plurality of grains 136 having different crystallinity.
  • the plurality of grains 136 preferably has a hexagonal crystal structure, and more preferably has a wurtzite-type structure. Having a hexagonal crystal structure in at least a part of the plurality of grains 136 is preferable because ferroelectricity is exhibited in the insulator 130.
  • the insulator 130 may have a structure having a layer 138a having a single crystal structure and a layer 138b having a polycrystal structure.
  • a layer 138a having a plurality of single crystal structures and a plurality of polycrystalline layers 138b may be laminated on the conductor 110.
  • the insulator 130 has a hexagonal crystal structure because it exhibits ferroelectricity.
  • the insulator 130 may have an amorphous structure.
  • the insulator 130 may have a composite structure having an amorphous structure and a crystal structure.
  • the insulator 130 having good crystallinity, it is preferable that impurities such as hydrogen, carbon, hydrocarbons, and chlorine in the insulator 130 are reduced.
  • impurities such as hydrogen, carbon, hydrocarbons, and chlorine in the insulator 130 are reduced.
  • the above-mentioned impurities do not refer only to a single atom.
  • the substances bonded to the above-mentioned impurity elements are also reduced.
  • substances bonded to hydrogen (for example, OH ⁇ ) in the insulator 130 are also reduced.
  • These impurities may form nitrogen deficiencies in the crystals in the insulator 130.
  • an impurity element such as hydrogen may be bonded to the nitrogen-deficient portion to reduce the crystallinity of the insulator 130.
  • the inclusion of these impurities in the insulator 130 may inhibit the crystallization of the insulator 130.
  • ferroelectricity is exhibited by the displacement of nitrogen by an external electric field. Therefore, in order to improve the ferroelectricity of the insulator 130, it is preferable to reduce impurities such as hydrogen, carbon, hydrocarbons, and chlorine.
  • the concentration of hydrogen contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, and more preferably 1 ⁇ 10 20 atoms / cm 3 or less.
  • the concentration of the hydrocarbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or less, and 5 ⁇ 10 19 atoms / cm 3 or less. Is even more preferable.
  • the concentration of carbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or less, and 5 ⁇ 10 19 atoms / cm 3 or less. More preferred. Further, for example, the concentration of chlorine contained in the insulator 130 is preferably 5 ⁇ 10 21 atoms / cm 3 or less, more preferably 1 ⁇ 10 21 atoms / cm 3 or less, and 5 ⁇ 10 20 atoms / cm 3 or less. More preferred.
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • AES Auger Electrospectry
  • the insulator 152 is provided so as to wrap the capacitive element 100, and the insulator 155 is provided between the insulator 152 and the insulator 130.
  • the insulator 152 can prevent impurities such as hydrogen from diffusing from the outside of the insulator 152 to the insulator 130. Further, impurities such as hydrogen existing in the region surrounded by the insulator 152 can be captured or fixed by the insulator 155, and the concentration of impurities such as hydrogen contained in the insulator 130 can be reduced. ..
  • the insulator 152 and the insulator 155 for example, aluminum oxide, magnesium oxide, hafnium oxide, gallium oxide, indium gallium zinc oxide, silicon nitride, silicon nitride and the like can be used.
  • the insulator 152 having a high ability to suppress the diffusion of impurities such as hydrogen for example, silicon nitride (SiN x : x is an arbitrary number larger than 0) is preferably used. In this case, the insulator 152 is an insulator having at least nitrogen and silicon.
  • the insulator 155 having a high ability to capture or fix impurities such as hydrogen it is preferable to use an oxide having an amorphous structure.
  • a metal oxide such as aluminum oxide (AlO x : x is an arbitrary number larger than 0) or magnesium oxide (MgO y : y is an arbitrary number larger than 0).
  • AlO x : x is an arbitrary number larger than 0
  • magnesium oxide MgO y : y is an arbitrary number larger than 0.
  • the insulator 155 becomes an insulator having at least oxygen and aluminum.
  • an oxygen atom has a dangling bond, and the dangling bond may have a property of capturing or fixing hydrogen.
  • a metal oxide having such an amorphous structure as a component of the capacitive element 100 or by providing it around the capacitive element 100, hydrogen contained in the capacitive element 100 or hydrogen existing around the capacitive element 100 can be obtained. Can be captured or stuck. In particular, it is preferable to capture or fix hydrogen contained in the insulator 130.
  • the insulator 155 preferably has an amorphous structure, but a crystal region may be partially formed. Further, the insulator 155 may have a multilayer structure in which a layer having an amorphous structure and a layer having a crystal region are laminated. For example, the insulator 155 may have a laminated structure in which a layer having a crystal region, typically a layer having a polycrystalline structure, is formed on a layer having an amorphous structure.
  • the insulator 105 uses an insulator similar to the insulator 152, which has a high ability to suppress the diffusion of impurities such as hydrogen. Further, the insulator 155 and the insulator 105 are in contact with each other in a region that does not overlap with the capacitive element 100. That is, the conductor 110, the insulator 130, and the conductor 120 are wrapped with the insulator 105, the insulator 152, and the insulator 155. In other words, the capacitive element 100 is sealed by the insulator 155, the insulator 152, and the insulator 105.
  • the insulator 155, the insulator 152, and the insulator 105 function as a sealing film.
  • the insulator 155 captures or fixes the hydrogen inside the insulator 152 and the insulator 105, so that the capacitance element
  • the hydrogen concentration of the insulator 130 of 100 can be reduced. Therefore, the ferroelectricity of the insulator 130 can be enhanced.
  • the present invention is not limited to this, and any insulating material may be used as the insulator 105.
  • the insulating material described in the item of ⁇ insulator >> of the second embodiment described later may be used. Can be done.
  • the insulator 130 it is possible to improve the crystallinity of the insulator 130 by eliminating impurities such as hydrogen or extremely reducing the content of impurities such as hydrogen in the insulator 130, which is high. It can be a structure having ferroelectricity.
  • the conductor 110 includes aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, and iridium. It is preferable to use a metal element selected from strontium, lanthanum and the like, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, and the like. As the alloy containing the above-mentioned metal element as a component, a nitride of the alloy or an oxide of the alloy may be used.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • the flatness of the upper surface of the conductor 110 is good.
  • the roughness of the upper surface of the underlying conductor 110 is an arithmetic mean roughness (Ra) or a root mean square roughness (RMS: Root Mean Square) of 2 nm or less, preferably 1 nm or less, more preferably 0. It may be 8 nm or less, more preferably 0.5 nm or less, still more preferably 0.4 nm or less.
  • a layer for enhancing the crystallinity of the insulator 130 may be provided between the insulator 130 and the conductor 110 and / or between the insulator 130 and the conductor 120.
  • the above-mentioned metal nitride is used for the insulator 130, it is preferable to use, for example, a material that stabilizes the wurtzite structure as the layer for enhancing the crystallinity.
  • the layer for enhancing the crystallinity for example, it is preferable to use a layer containing at least one element of the insulator 130. It is preferable that the composition of the layer that enhances crystallinity and the composition of the insulator 130 are different.
  • the layer for enhancing the crystallinity is specifically a metal nitride such as aluminum nitride, gallium nitride, or scandium nitride, or aluminum, gallium, or scandium. Is preferable.
  • the composition of the layer that enhances crystallinity does not have to have the element of the insulator 130.
  • the element that can be used include indium, silicon, yttrium, hafnium, and zirconium.
  • a conductive material that can be used for the conductor 110 may be used.
  • the conductor 110 or the conductor 120 has nitrogen, and it is more preferable that each of the conductor 110 and the conductor 120 has nitrogen.
  • the conductor 110 and / or the conductor 120 it is particularly preferable to use tantalum nitride or titanium nitride. With this configuration, the formation of a different layer at the interface between the insulator 130 and the conductor 110 and / or the conductor 120 is suppressed, and the insulator 130 containing the layered crystals as described above is formed. Can be formed.
  • the different layer is a layer having a compound containing a component of the insulator 130 and a component of the conductor 110 (conductor 120).
  • the crystallinity of the insulator 130 may be improved by using tantalum nitride or titanium nitride as the conductor 110. Tantalum nitride and titanium nitride tend to have a sodium chloride type structure. Further, the atomic arrangement when the sodium chloride type structure is viewed from the [111] direction and the atomic arrangement when the wurtzite type structure is viewed from the [001] direction are similar. That is, depending on the composition and the combination of elements, the lattice consistency between the conductor 110 and the insulator 130 may be high.
  • the conductor 110 has a crystal having a sodium chloride type structure. Further, it is preferable that the crystal is (111) oriented with respect to the surface of the insulator 105. When the conductor 110 has the crystals, the crystallinity of the insulator 130 may be improved.
  • the above crystals can be confirmed, for example, by observing the regularity of metal ions with a cross-section TEM. Further, for example, it can be confirmed by the FFT pattern obtained by performing a fast Fourier transform (FFT: Fast Fourier Transform) process on the cross-section TEM. Further, for example, it can be confirmed by the diffraction pattern observed by the electron beam diffraction method.
  • FFT Fast Fourier Transform
  • tantalum nitride or titanium nitride may be used as the layer in contact with the insulator 130.
  • tantalum nitride or titanium nitride may be used as the layer in contact with the insulator 130.
  • a conductive material containing tungsten, copper, or aluminum as a main component can be used as the layer that does not contact the insulator 130.
  • tantalum nitride or titanium nitride may be used as the layer in contact with the insulator 130. With such a configuration, it is possible to suppress the formation of a different layer at the interface between the insulator 130 and the conductor 120.
  • a conductive material containing tungsten, copper, or aluminum as a main component can be used as the layer not in contact with the insulator 130.
  • the capacitive element 100 shown in FIG. 1A has a structure in which the conductor 110, the insulator 130, and the conductor 120 have all the side surfaces thereof, but the present invention is not limited to this.
  • the side surface of the conductor 110 may be located inside the side surface of the insulator 130 and the conductor 120.
  • the insulator 130 is formed so as to cover the upper surface and the side surface of the conductor 110, and a region that does not overlap with the conductor 110 of the insulator 130 is in contact with the insulator 105.
  • the outer circumference of the conductor 110 is located inside the outer circumferences of the insulator 130 and the conductor 120.
  • the side surfaces of the insulator 130 and the conductor 120 may be located inside the side surface of the conductor 110.
  • the outer circumferences of the insulator 130 and the conductor 120 are located inside the outer circumference of the conductor 110 in the top view.
  • the insulator 130 is not formed in the vicinity of the step on the surface to be formed formed by the conductor 110, and therefore is formed in the vicinity of the step when the insulator 130 is formed.
  • the capacitive element 100 can be formed by removing the region having low crystallinity. Therefore, the insulator 130 shown in FIG. 1C is in contact with the highly flat upper surface of the conductor 110 as a whole, and can have many regions with high crystallinity.
  • the insulator 155 may be formed so that its side surface is located inside the side surface of the conductor 110. At this time, it is preferable that the side surfaces of the insulator 130, the conductor 120, and the insulator 155 are substantially aligned. Further, the insulator 152 is provided so as to cover the conductor 110, the insulator 130, the conductor 120, and the insulator 155. With this configuration, the insulator 155 can capture or fix impurities such as hydrogen contained in the insulator 130 via the conductor 120.
  • the insulator 130 and the insulator 155 do not come into contact with each other, it is possible to suppress the formation of a mixed layer at the interface between the insulator 130 and the insulator 155 even when an oxide is used as the insulator 155. .. In addition, it is possible to prevent oxygen from being mixed into the insulator 130.
  • the concentration of impurities in the insulator 130 can be reduced by optimizing the film forming method of the insulator 130, it may not be necessary to provide the insulator 155.
  • the insulator 152 has a region in contact with each of the upper surface of the insulator 105, the side surface of the insulator 130, the side surface of the conductor 120, and the upper surface of the conductor 120. Further, the capacitive element 100 is sealed by the insulator 152 and the insulator 105. As a result, it is possible to suppress the diffusion of hydrogen from the outside of the insulator 152 and the insulator 105 to the capacitive element 100. Therefore, the ferroelectricity of the insulator 130 can be enhanced.
  • the material that can have ferroelectricity that can be used for the insulator 130 is not limited to the above-mentioned metal nitride.
  • a metal oxide such as hafnium oxide, zirconium oxide, and HfZrOX ( X is a real number larger than 0) may be used.
  • hafnium oxide has an element J1 (the element J1 here is zirconium (Zr), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y), and the like.
  • a material to which one or more selected from lanthanum (La), strontium (Sr), etc. may be used.
  • the ratio of the number of atoms of the hafnium atom and the element J1 can be appropriately set, and for example, the number of atoms of the hafnium atom and the element J1 may be 1: 1 or in the vicinity thereof.
  • zirconium oxide has an element J2 (the element J2 here is hafnium (Hf), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y), and the like.
  • a material to which one or more selected from lanthanum (La), strontium (Sr), etc. may be used.
  • the ratio of the number of atoms of the zirconium atom to the element J2 can be appropriately set, and for example, the number of atoms of the zirconium atom to the element J2 may be 1: 1 or close to it.
  • the crystal structure of the hafnium oxide or the material having hafnium oxide and zirconium oxide may be one or more selected from cubic, tetragonal, orthorhombic, and monoclinic. good.
  • lead titanate (PbTiO X ), barium titanate strontium (BST), strontium titanate, lead zirconate titanate (PZT), strontium bismuthate tantanate (SBT), A piezoelectric ceramic having a perovskite structure such as bismuth ferrite (BFO) and barium titanate may be used.
  • perovskite-type oxynitrides such as SrTaO 2 N and BaTaO 2 N, GaFeO 3 having a ⁇ -alumina type structure, and the like may be used.
  • metal oxides and metal nitrides have been exemplified, but the materials that can have ferroelectricity are not limited to these.
  • a metal oxide nitride obtained by adding nitrogen to the above-mentioned metal oxide, or a metal nitride oxide obtained by adding oxygen to the above-mentioned metal nitride may be used.
  • an insulator 105 is formed on a substrate (not shown).
  • the description of the insulator 152 described later can be taken into consideration.
  • the conductor 110 is formed on the insulator 105.
  • the film formation of the conductor 110 is performed by a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, or a pulsed laser deposition (PLD) method.
  • a layer deposition (ALD: Atomic Laser Deposition) method or the like can be used.
  • the ALD method include a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD (Plasma Enhanced ALD) method using a plasma-excited reactor.
  • a thermal ALD Thermal ALD
  • PEALD Pasma Enhanced ALD
  • titanium nitride may be formed by using the thermal ALD method.
  • the conductor 110 may be appropriately patterned by using a lithography method or the like. By forming the conductor 110 in a pattern before forming the insulator 130, the capacitive element 100 having the structure shown in FIG. 1B or FIG. 1C can be formed.
  • the surface on which the conductor 110 is formed also referred to as the formed surface
  • the upper surface of the conductor 110 has high flatness.
  • the surface on which the conductor 110 is formed or the upper surface of the conductor 110 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the crystallinity of the insulator 130 can be enhanced above the surface or, more specifically, the crystallinity of the insulator 130.
  • an insulator 130 is formed on the conductor 110.
  • the film formation of the insulator 130 can be performed by using a sputtering method, a CVD method, an ALD method, or the like.
  • the insulator 130 can be formed on the conductor 110 with good coverage. As a result, it is possible to suppress the generation of a leak current between the upper electrode and the lower electrode of the capacitive element 100.
  • the insulator 130 It is preferable to use a material capable of having ferroelectricity for the insulator 130.
  • the material capable of having ferroelectricity the above-mentioned material can be used.
  • the film thickness of the insulator 130 can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less (typically 2 nm or more and 9 nm or less).
  • the insulator 130 When the above-mentioned metal nitride is used as the insulator 130, it is preferable to form a film by using a thermal ALD method or a PEALD method. The details of the film forming method of the insulator 130 by the ALD method will be described later.
  • a material containing no hydrocarbon also referred to as Hydrogen Carbon or HC
  • HC Hydrogen Carbon
  • the insulator 130 may inhibit the crystallization of the insulator 130. Therefore, as described above, it is preferable to reduce the concentration of either one or both of hydrogen and carbon in the insulator 130 by using a precursor containing no hydrocarbon.
  • a precursor containing no hydrocarbon a chlorine-based material can be mentioned.
  • the present invention is not limited to this, and the insulator 130 can also be formed by using a precursor containing a hydrocarbon.
  • impurities such as hydrogen contained in the insulator 130 are sufficiently captured or fixed by the insulator 155 to reduce the concentration of impurities such as hydrogen in the insulator.
  • a sputtering method for forming a film of the insulator 130 in which the above-mentioned metal nitride is used.
  • the concentration of impurities in the film can be reduced or a dense film can be formed, which is suitable for forming the insulator 130.
  • the film formation of the insulator 130 by the sputtering method is preferably performed in an atmosphere containing nitrogen. Specifically, it is preferable to use nitrogen gas or a mixed gas of nitrogen and noble gas as the sputtering gas.
  • the insulator 130 is formed into a film by a sputtering method, it is preferable to use a target composed of the elements contained in the insulator 130.
  • the insulator 130 may be formed into a film by sputtering one target.
  • a target containing the two or more kinds of elements may be used, or the target containing the two or more kinds of elements and nitrogen may be used. You may use it.
  • the insulator 130 may be formed by sputtering a plurality of targets at the same time.
  • the method of simultaneously sputtering a plurality of targets may be referred to as a co-sputtering method.
  • a co-sputtering method For example, when the insulator 130 is composed of two or more elements and nitrogen, a first target containing a part of the two or more elements, and all other elements of the two or more elements are used. A second target containing may be used. In addition, nitrogen may be contained in one or both of the first target and the second target. Alternatively, it includes a first target containing a part of the two or more elements, a second target containing another part of the two or more elements, and all others of the two or more elements. A third target may be used. In addition, nitrogen may be contained in any one or more of the first to third targets.
  • the target of the Al-Ga-Sc alloy or the Al-Ga-Sc nitride is used for forming the insulator 130 by the sputtering method.
  • Target can be used.
  • a metal aluminum or aluminum nitride target and a Ga-Sc nitride target may be used.
  • a gallium nitride target and an Al—Sc alloy target may be used.
  • a gallium nitride target, a metallic aluminum or aluminum nitride target, and a metallic scandium target may be used.
  • the insulator 130 is formed by the co-sputtering method.
  • the RF sputtering method is used for the aluminum nitride target having an insulating property.
  • the insulator 130 contains gallium, since metallic gallium has a low melting point, a target of a nitride containing gallium or a target of an alloy containing gallium is used.
  • the conductor 120 is formed on the insulator 130.
  • the conductor 120 is arranged apart from the conductor 110 via the insulator 130.
  • the conductor 120 may be formed into a film by using a sputtering method, an ALD method, a CVD method, or the like.
  • titanium nitride may be formed by using the thermal ALD method.
  • the film formation of the conductor 120 is preferably a method of forming a film while heating the substrate, such as the thermal ALD method.
  • the film may be formed by setting the substrate temperature to room temperature or higher, preferably 300 ° C. or higher, more preferably 325 ° C. or higher, and further preferably 350 ° C. or higher.
  • the film may be formed by setting the substrate temperature to 500 ° C. or lower, preferably 450 ° C. or lower.
  • the substrate temperature may be set to about 400 ° C.
  • the conductor 120 By forming the conductor 120 in the temperature range as described above, insulation is performed without performing high-temperature baking treatment (for example, heat treatment temperature of 400 ° C. or higher or 500 ° C. or higher) after the formation of the conductor 120. Ferroelectricity can be imparted to the body 130. Further, by forming the conductor 120 into a film by using the ALD method, which causes relatively little damage to the substrate as described above, it is possible to prevent the crystal structure of the insulator 130 from being excessively destroyed. The ferroelectricity of the insulator 130 can be increased.
  • self-annealing to improve the crystallinity or ferroelectricity of the insulator 130 by utilizing the temperature at the time of film formation of the conductor 120 without performing the baking treatment after the film formation of the conductor 120. In some cases.
  • the conductor 110, the insulator 130, and the conductor 120 are formed by the sputtering method, the conductor 110, the insulator 130, and the conductor 120 are continuously formed without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used. By forming the film without opening it to the atmosphere, it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the conductor 110 and the insulator 130, and it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the vicinity of the interface between the conductor 110 and the insulator 130. , And the vicinity of the interface between the insulator 130 and the conductor 120 can be kept clean.
  • the conductor 120 and the insulator 130 may be appropriately patterned by using a lithography method or the like.
  • the capacitive element 100 having the structure shown in FIG. 1B can be formed.
  • the capacitive element 100 having the structure shown in FIG. 1A can be formed.
  • the insulator 155 is formed so as to enclose the conductor 110, the insulator 130, and the conductor 120.
  • the film formation of the insulator 155 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • aluminum oxide is formed as the insulator 155 by a pulse DC sputtering method using an aluminum target in an atmosphere containing oxygen gas.
  • the insulator 155 it is preferable to use a metal oxide having an amorphous structure, for example, aluminum oxide, which has a high function of capturing or fixing hydrogen. As a result, impurities such as hydrogen contained in the insulator 130 can be captured or fixed. In particular, it is preferable to use aluminum oxide having an amorphous structure or aluminum oxide having an amorphous structure as the insulator 155 because hydrogen may be captured or fixed more effectively.
  • the hydrogen concentration of the insulator 155 and the underlying conductor 120 is reduced by forming the insulator 155 by using a sputtering method without using a gas containing hydrogen molecules as the film forming gas. can do. As a result, more impurities such as hydrogen contained in the insulator 130 can be captured or fixed.
  • the insulator 155 may have a laminated structure of two or more layers.
  • a laminated film of aluminum oxide formed by the ALD method and aluminum oxide formed on the aluminum oxide by the sputtering method may be used. With such a configuration, even if pinholes or step breaks are formed in the aluminum oxide film formed by the sputtering method, the portion overlapping with them is formed by the ALD method having good coverage. It can be closed with an aluminum oxide film.
  • the insulator 155 may be patterned by using a lithography method or the like. By forming a pattern of the insulator 155, the conductor 120, and the insulator 130 after the film formation of the insulator 155, the capacitive element 100 having the structure shown in FIG. 1C can be formed.
  • the insulator 152 is formed so as to enclose the conductor 110, the insulator 130, the conductor 120, and the insulator 155.
  • the film formation of the insulator 152 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 152 it is preferable to use silicon nitride, which has a high ability to suppress the diffusion of hydrogen.
  • silicon nitride is formed as the insulator 152 by a pulse DC sputtering method in an atmosphere containing nitrogen gas.
  • the hydrogen concentration of the insulator 152 and the insulator 155 as a base during the film forming can be reduced by forming the insulator 152 into a film by the sputtering method. can do.
  • the insulator 152 may have a laminated structure of two or more layers.
  • a laminated film of silicon nitride formed by a sputtering method and silicon nitride formed on the silicon nitride by a PEALD method may be used.
  • the portion overlapping with them is formed by the ALD method having good coverage. It can be covered with a silicon nitride film.
  • the heat treatment may be performed, for example, by setting the substrate temperature to 300 ° C. or higher, preferably 325 ° C. or higher, and more preferably 350 ° C. or higher. Further, for example, the substrate temperature may be set to 600 ° C. or lower, preferably 500 ° C. or lower, more preferably 450 ° C. or lower. For example, the substrate temperature may be set to about 400 ° C.
  • the heat treatment time may be, for example, about 1 hour or more and 10 hours or less.
  • the heat treatment can be performed in an atmosphere containing oxygen gas, nitrogen gas, or an inert gas.
  • the hydrogen contained in the insulator 130 and a substance bonded to hydrogen can be desorbed and diffused from the insulator 130 to the insulator 155.
  • the hydrogen and the substance bonded to hydrogen may diffuse in the conductor 120 and diffuse to the insulator 155.
  • the concentration of hydrogen contained in the insulator 130 can be reduced.
  • the insulator 155 and the capacitive element 100 are wrapped in the insulator 152, it is possible to suppress the diffusion of hydrogen from the outside of the insulator 152. In this way, the ferroelectricity of the insulator 130 can be increased.
  • the capacitive element 100 having the insulator 130 between the conductor 110 and the conductor 120 and being wrapped in the insulator 155 and the insulator 152, as shown in FIG. 5C, can be manufactured.
  • the ALD method utilizes the self-regulating properties of atoms and allows atoms to be deposited layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature.
  • a first raw material gas (also called a precursor) and a second raw material gas (also called a nitride) for the reaction are alternately introduced into the chamber, and the introduction of these raw material gases is repeated to form a film. I do.
  • a second raw material gas also called a nitride
  • N2 , Ar or the like may be introduced into the reaction chamber together with the precursor or the nitride as a carrier purge gas.
  • the carrier purge gas it is possible to suppress the adsorption of the precursor or the nitride to the inside of the pipe and the inside of the valve, and to introduce the precursor or the nitride into the reaction chamber (also called a carrier gas).
  • the precursor or nitride remaining in the reaction chamber can be quickly exhausted (also called purge gas). Since it has two roles of introduction (carrier) and exhaust (purge) in this way, N2 , Ar, etc. introduced into the reaction chamber together with the precursor or the nitride are sometimes called carrier purge gas. Further, it is preferable to use the carrier purge gas because the uniformity of the formed film is improved.
  • FIG. 6A shows a film formation sequence of a film of a material capable of having ferroelectricity (hereinafter referred to as a ferroelectric layer) using the ALD method.
  • a ferroelectric layer a material capable of having ferroelectricity (hereinafter referred to as a ferroelectric layer) using the ALD method.
  • a precursor containing aluminum (Al) can be used.
  • a precursor containing scandium (Sc) can be used.
  • a precursor formed of an inorganic substance (sometimes referred to as an inorganic precursor) may be used, or a precursor formed of an organic substance (sometimes referred to as an organic precursor) may be used. May be used.
  • the precursor containing aluminum trimethylaluminum, triethylaluminum, triisobutylaluminum, dimethylaluminum hydride, tris (dimethylamino) aluminum, tris (diethylamino) aluminum, aluminum trichloride and the like can be used.
  • the precursor 401 and the precursor 402 are formed by heating and gasifying a liquid raw material or a solid raw material. It is preferable that the precursor 401 and the precursor 402 have reduced impurities.
  • the impurities include Ba, Co, Cu, Fe, Li, Mn, Na, Ni and the like.
  • ammonia (NH 3 ) can be used as the nitride 405.
  • the carrier purge gas 404 any one or a plurality selected from N2 , He, Ar, Kr, and Xe can be used. In this item, N 2 is used as the carrier purge gas 404.
  • the carrier purge gas 404 is introduced into the reaction chamber (ON).
  • the nitride agent 405 is introduced into the reaction chamber (step S01).
  • the introduction of the nitride 405 is stopped (OFF), only the carrier purge gas 404 is used, and the nitride 405 remaining in the reaction chamber is purged (step S02).
  • the precursor 401 is introduced into the reaction chamber to keep the pressure in the reaction chamber constant (step S03). In this way, the precursor 401 is adsorbed on the surface to be formed.
  • the introduction of the precursor 401 is stopped, only the carrier purge gas 404 is used, and the precursor 401 remaining in the reaction chamber is purged (step S04).
  • the nitride agent 405 is introduced into the reaction chamber (step S05).
  • the precursor 401 is nitrided to form aluminum nitride.
  • the introduction of the nitride 405 is stopped, only the carrier purge gas 404 is used, and the nitride 405 remaining in the reaction chamber is purged (step S06).
  • the precursor 402 is introduced into the reaction chamber to keep the pressure in the reaction chamber constant (step S07). In this way, the precursor 402 is adsorbed on the nitrogen layer of the aluminum nitride.
  • the introduction of the precursor 402 is stopped, only the carrier purge gas 404 is used, and the precursor 402 remaining in the reaction chamber is purged (step S08).
  • the nitride 405 is introduced into the reaction chamber. By introducing the nitriding agent 405, the precursor 402 is nitrided and scandium nitride is formed on the aluminum nitride.
  • steps S01 to S08 are set as one cycle, and the cycle is repeated until a desired film thickness is reached. It should be noted that steps S01 to S08 may be performed in a temperature range of 250 ° C. or higher and 450 ° C. or lower, and preferably in a temperature range of 350 ° C. or higher and 400 ° C. or lower.
  • the ferroelectric layer is formed by using the PEALD method
  • nitrogen (N 2 ), ammonia (NH 3 ), and nitrogen (N 2 ) and hydrogen (H 2 ) are mixed as the nitride 405.
  • One or more selected from the gas may be plasma-excited and introduced into the reaction chamber.
  • the mixed gas for example, a mixed gas of 95 vol% of nitrogen (N 2 ) and 5 vol% of hydrogen (H 2 ) can be used.
  • the ferroelectric layer can be formed by forming a film while introducing plasma-excited nitrogen and / or ammonia.
  • the nitride 405 may also serve as a carrier purge gas 404.
  • nitrogen (N 2 ) is used as the carrier purge gas 404
  • the nitrogen is plasma-excited by turning on the plasma generator in the step of introducing the nitride 405 (step S01 and step S05), and the nitrogen plasma is generated.
  • a film having an arbitrary composition can be formed.
  • a layered crystal structure can be formed by forming a film using the ALD method. Further, as described above, by forming a film using a precursor having reduced impurities, it is possible to prevent impurities from being mixed in during the film formation and hindering the formation of the layered crystal structure. As described above, by forming the insulator 130 into a layered crystal structure having high crystallinity, the insulator 130 can be given high ferroelectricity.
  • the insulator 130 does not necessarily exhibit ferroelectricity immediately after film formation. As described above, the insulator 130 may exhibit ferroelectricity not immediately after film formation but after forming the conductor 120 on the insulator 130.
  • a precursor containing gallium (Ga) is used in addition to the above-mentioned precursor 401 and precursor 402.
  • the gallium-containing precursor an inorganic precursor or an organic precursor may be used.
  • Organic precursors containing gallium include trimethylgallium, triethylgallium, tris (dimethylamide) gallium, gallium (III) acetylacetonate, tris (2,2,6,6-tetramethyl-3,5-heptandioic acid) gallium.
  • Dimethylchlorogallium, diethylchlorogallium, dimethylgallium isopropoxide and the like can be used.
  • halogen-based gallium compounds such as gallium trichloride, gallium tribromide, and gallium triiodide can be used.
  • the nitride 405 is introduced into the reaction chamber.
  • the precursor 402 is nitrided to form scandium nitride.
  • the introduction of the nitride 405 is stopped, only the carrier purge gas 404 is used, and the nitride 405 remaining in the reaction chamber is purged.
  • a precursor containing gallium is introduced into the reaction chamber to keep the pressure in the reaction chamber constant. In this way, the precursor containing gallium is adsorbed on the nitrogen layer of the scandium nitride.
  • the introduction of the gallium-containing precursor is stopped, only the carrier purge gas 404 is used, and the gallium-containing precursor remaining in the reaction chamber is purged.
  • the nitride 405 is introduced into the reaction chamber. By introducing the nitriding agent 405, the precursor containing gallium is nitrided, and gallium nitride is formed on the scandium nitride.
  • One cycle is from step S01 described above to the step of purging the precursor containing gallium remaining in the reaction chamber, and the cycle is repeated until the desired film thickness is reached.
  • the Al-Ga-Sc nitride can be formed into a film.
  • the order of introducing the precursor 401, the precursor 402, and the precursor containing gallium into the reaction chamber is not limited to the above.
  • the precursor 402 may be introduced in step S03, and the precursor 401 may be introduced in step S07.
  • the introduction amount and the number of introductions (also referred to as the number of pulses) of the raw material gas are controlled.
  • a precursor containing hafnium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • a precursor containing zirconium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • HfCl 4 is used as the precursor 401 containing hafnium
  • ZrCl 4 is used as the precursor 402 containing zirconium.
  • the precursor 401 is formed from a solid raw material of HfCl 4
  • the precursor 402 is formed from a solid raw material of ZrCl 4 . It is preferable that these solid raw materials have reduced impurities.
  • the impurities include Ba, Cd, Co, Cr, Cu, Fe, Ga, Li, Mg, Mn, Na, Ni, Sr, V, Zn and the like.
  • the above impurities are preferably less than 1000 wppb.
  • wppb is a unit in which the concentration of impurities converted into weight is expressed in parts per billion.
  • an oxidizing gas is used instead of the nitride 405.
  • the oxidizing gas any one or a plurality selected from O 2 , O 3 , N 2 O, NO 2 , H 2 O, and H 2 O 2 can be used.
  • a gas containing H2O is used as the oxidizing gas.
  • FIG. 6B is a schematic view of the manufacturing apparatus 900 by the ALD method.
  • the manufacturing apparatus 900 has a reaction chamber 901, a gas introduction port 903, a reaction chamber inlet 904, an exhaust port 905, a wafer stage 907, and a shaft 908.
  • the wafer 950 is arranged on the wafer stage 907.
  • the reaction chamber 901 may be provided with a heater system for heating the inside of the reaction chamber 901, the precursor 401, the precursor 402, the nitride 405, and the carrier purge gas 404.
  • the wafer stage 907 may be provided with a heater system for heating the wafer 950.
  • the wafer stage 907 may be provided with a rotation mechanism that rotates horizontally with the shaft 908 as a rotation axis.
  • a precursor 401, a precursor 402, a nitride 405, and a carrier purge gas 404 are introduced into the gas inlet 903 at an appropriate timing and at an appropriate flow rate in front of the gas inlet 903.
  • Gas supply system is installed.
  • an exhaust system having a vacuum pump is installed at the end of the exhaust port 905.
  • the manufacturing device 900 shown in FIG. 6B is an ALD device called a cross-flow method.
  • the flow of the precursor 401, the precursor 402, the nitride 405, and the carrier purge gas 404 in the cross-flow method will be described below.
  • the precursor 401, the precursor 402, the nitride 405, and the carrier purge gas 404 flow from the gas inlet 903 to the reaction chamber 901 via the reaction chamber inlet 904, reach the wafer 950, and are exhausted through the exhaust port 905.
  • the arrow shown in FIG. 6B schematically indicates the direction in which the gas flows.
  • step S05 of introducing the nitride 405 into the reaction chamber 901 shown in FIG. 6A the precursor 401 adsorbed on the wafer 950 is nitrided by the nitride 405 to form aluminum nitride. Due to the structure of the manufacturing apparatus 900 of the cross-flow method, the nitride 405 reaches the wafer 950 after being in contact with the heated reaction chamber member for a long time. When the wafer stage 907 is rotated horizontally about the shaft 908, the peripheral portion of the wafer 950 reaches the nitride 405 first, so that the film thickness of the aluminum nitride becomes thicker toward the peripheral portion of the wafer 950 and the central portion becomes thicker. It becomes thinner than the peripheral part.
  • the heating temperature of the reaction chamber it is necessary to set the heating temperature of the reaction chamber to an appropriate temperature in order to prevent the nitriding agent 405 from decomposing and reducing the nitriding power.
  • the nitriding of the precursor 401 has been described as an example, but the same applies to the nitriding of the precursor 402.
  • the film thickness uniformity in the substrate surface is preferably ⁇ 1.5% or less, more preferably ⁇ 1.0% or less. Further, if the maximum film thickness in the substrate surface-the minimum film thickness in the substrate surface is defined as RANGE, and the film thickness uniformity in the substrate surface is defined as ⁇ PNU (Percent Non Uniformity) (%), ⁇ PNU (%). ) Can be obtained by (RANGE ⁇ 100) / (2 ⁇ average value of film thickness in the substrate surface).
  • an insulator 130 made of a material capable of having ferroelectricity can be formed.
  • the capacitive element 100 can be made into a ferroelectric capacitor.
  • the capacitive element containing a material that may have ferroelectricity.
  • the capacitive element can be provided with good productivity.
  • ferroelectric device according to one aspect of the present invention will be described with reference to FIGS. 7A1, 7A2, 7B1, 7B2, 7C1, 7C2, 7C3, and 7C4.
  • the ferroelectric device described in this item is a modification of the ferroelectric device having the above-mentioned conductor 110, insulator 130, and conductor 120. Therefore, the conductor 110, the insulator 130, and the like. And the conductor 120, the above description can be taken into consideration.
  • FIG. 7A1, FIG. 7B1, and FIG. 7C1 are circuit diagrams of a ferroelectric device according to an aspect of the present invention, respectively.
  • the circuit diagram shown in FIG. 7A1 has one transistor (also referred to as a field effect transistor or FET) and one capacitive element, and the capacitive element includes a material capable of having ferroelectricity.
  • the circuit diagram shown in FIG. 7B1 has one transistor and includes a material capable of having ferroelectricity in the gate insulating film of the transistor.
  • the circuit diagram shown in FIG. 7C1 includes one capacitive element and a diode, and the capacitive element includes a material capable of having ferroelectricity.
  • FIG. 7A1 has one transistor (also referred to as a field effect transistor or FET) and one capacitive element, and the capacitive element includes a material capable of having ferroelectricity.
  • the circuit diagram shown in FIG. 7B1 has one transistor and includes a material capable of having ferroelectricity in the gate
  • one capacitive element and one diode are described separately, but the present invention is not limited to this.
  • one element has both the functions of one capacitive element and one diode, it is not necessary to separate the respective functions.
  • an element configuration in which an insulator is provided between a pair of electrodes and a tunnel junction is used between the insulator and the electrodes can be used. ..
  • the circuit diagram shown in FIG. 7A1 can be regarded as an element configuration of 1Tr1C (1 transistor, 1 capacitor), and may be referred to as FeRAM (Ferroelectric Random Access Memory) or Type 1 structure.
  • the circuit diagram shown in FIG. 7B1 can be regarded as an element configuration of 1Tr (1 transistor), and may be referred to as a FeFET (Ferroelectric Field Effect Transistor) or a Type 2 structure.
  • the circuit diagram shown in FIG. 7C1 can be regarded as an element configuration of one capacitor using a tunnel junction, and may be referred to as an FTJ (Feroelectric Tunnel Junction) element or a Type 3 structure.
  • 7A2, 7B2, 7C2, 7C3, and 7C4 are cross-sectional views showing an example of a ferroelectric device according to an aspect of the present invention, respectively.
  • white circles represent terminals.
  • FIG. 7A2 is a cross-sectional view corresponding to the capacitive element shown in FIG. 7A1
  • FIG. 7B2 is a cross-sectional view corresponding to a transistor including a material capable of having a ferroelectricity shown in FIG. 7B1, FIGS. 7C2 and 7C3.
  • FIG. 7C4 are cross-sectional views corresponding to the capacitive element and the diode shown in FIG. 7C1, respectively.
  • FIG. 7A2 has a conductor 110, an insulator 130 on the conductor 110, and a conductor 120 on the insulator 130.
  • the insulator 130 preferably uses a material that can have ferroelectricity.
  • the insulator 130 may be read as a dielectric or a ferroelectric substance.
  • the conductor 120 may be configured to be connected to the source or drain of the transistor.
  • FIG. 7B2 has an oxide 230, an insulator 130 on the oxide 230, and a conductor 120 on the insulator 130.
  • the insulator 130 preferably uses a material that can have ferroelectricity. Further, in FIG. 7B2, it can be said that the oxide 230 and the insulator 130, that is, a material having a ferroelectricity, are in contact with each other. The details of the oxide 230 will be described later (see Embodiment 2).
  • FIG. 7C2 has a conductor 110, an insulator 115a on the conductor 110, an insulator 130 on the insulator 115a, and a conductor 120 on the insulator 130. It can be said that FIG. 7C2 has a structure having an insulator 115a between the conductor 110 of FIG. 7A2 and the insulator 130. Further, FIG. 7C3 has a conductor 110, an insulator 130 on the conductor 110, an insulator 115b on the insulator 130, and a conductor 120 on the insulator 115b. It can be said that FIG. 7C3 has a structure having an insulator 115b between the insulator 130 of FIG. 7A2 and the conductor 120.
  • FIG. 7C4 shows the conductor 110, the insulator 115a on the conductor 110, the insulator 130 on the insulator 115a, the insulator 115b on the insulator 130, and the conductor 120 on the insulator 115b.
  • PE characteristic Polyization density-Electric field
  • the first section is 0 (V) to 3 (V)
  • the second section is 3 (V) to 0 (V)
  • the third section is -Va (V) to Va.
  • Va is preferably a voltage equal to or lower than the coercive electric field (Ec) in this circuit diagram.
  • the insulator 115a and the insulator 115b may have different configurations in at least one of the film type, the film quality, and the film thickness.
  • the insulator 115a and the insulator 115b may be of normal dielectric materials, respectively, and for example, silicon oxide, silicon nitride, silicon oxide, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, and the like may be used. Can be done. In particular, as the insulator 115a and the insulator 115b, a silicon nitride film is preferable. Further, the insulator 115a and the insulator 115b can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like, respectively.
  • the insulator 115a and the insulator 115b it is preferable to form a film by using the PEALD method.
  • a precursor containing halogens such as fluorine, chlorine, bromine and iodine.
  • plasma treatment is performed in an atmosphere in which a nitride such as N 2 , N 2 O, NH 3 , NO, NO 2 , and N 2 O 2 is introduced to obtain a high-quality silicon nitride film. Can be formed.
  • the insulator 130 having a metal nitride and the insulator 115a have nitrogen as a common main component. Therefore, it is possible to suppress the formation of a mixed layer at the interface between the insulator 130 and the insulator 115a and its vicinity thereof, and to improve the crystallinity of the insulator 130.
  • the PEALD method may also be used to form the insulator 130.
  • the manufacturing equipment can be shared.
  • the insulator 130 can be continuously formed on the insulator 115a. Therefore, the insulator 115a and the insulator 130 can be continuously formed without opening to the atmosphere, and the vicinity of the interface between the insulator 115a and the insulator 130 can be kept clean.
  • a material capable of having ferroelectricity that is, a metal nitride film having ferroelectricity.
  • a ferroelectric device using a material that may have ferroelectricity.
  • a capacitive element using a material that may have ferroelectricity.
  • a transistor using a material that may have ferroelectricity.
  • a capacitive element and a diode using a material capable of having ferroelectricity.
  • the metal nitride film of one aspect of the present invention can be used for any one or more ferroelectric devices of capacitive elements, transistors, and diodes.
  • FIGS. 7A1 and 7A2 are the same as those of the capacitive element 100 shown in FIG. 1 and the like, and the description thereof can be taken into consideration.
  • the configurations shown in FIGS. 7B1 and 7B2, and FIGS. 7C1, 7C2, 7C3, and 7C4 are also partially configured (for example, oxide 230, insulator 115a, insulator 115b, etc.). ),
  • the configuration according to FIG. 1 and the like can be applied. Further, the same can be applied to the following description of the present specification and the like.
  • FIGS. 8A to 21C an example of a semiconductor device having a transistor 200 according to an aspect of the present invention, and an example of a semiconductor device having a transistor 200 and a capacitive element 100 according to an aspect of the present invention. , And a method for producing the same.
  • the capacitive element 100 used in the semiconductor device the description relating to the capacitive element 100 shown in the first embodiment can be taken into consideration.
  • FIG. 8A to 8D are a top view and a cross-sectional view of a semiconductor device having a transistor 200.
  • FIG. 8A is a top view of the semiconductor device.
  • 8B to 8D are cross-sectional views of the semiconductor device.
  • FIG. 8B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 8A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 8C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG. 8A, and is also a cross-sectional view of the transistor 200 in the channel width direction.
  • FIG. 8D is a cross-sectional view of the portion shown by the alternate long and short dash line of A5-A6 in FIG. 8A.
  • FIG. 8D In the top view of FIG. 8A, some elements are omitted for the purpose of clarifying the figure.
  • the semiconductor device of one aspect of the present invention includes an insulator 212 on a substrate (not shown), an insulator 214 on the insulator 212, a transistor 200 on the insulator 214, and an insulator provided on the transistor 200.
  • the insulator 212, the insulator 214, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 274 function as an interlayer film.
  • the insulator 283 is in contact with a part of the upper surface of the insulator 214, the side surface of the insulator 275, the side surface of the insulator 280, and the side surface and the upper surface of the insulator 282.
  • the transistor 200 has a semiconductor layer, a first gate, a second gate, a source, and a drain.
  • Insulator 271 (insulator 271a and insulator 271b) is provided in contact with the source and drain of the transistor 200.
  • the transistor 200 is an insulator 216 on the insulator 214 and a conductor 205 (conductor 205a, and a conductor 205a) arranged to be embedded in the insulator 214 and / or the insulator 216.
  • Conductor 205b) insulator 222 on insulator 216, and insulator 205, insulator 224 on insulator 222, oxide 230a on insulator 224, and oxide 230b on oxide 230a.
  • the insulator 252 includes an upper surface of the insulator 222, a side surface of the insulator 224, a side surface of the oxide 230a, a side surface and an upper surface of the oxide 230b, and a side surface of the conductor 242. It is in contact with the side surface of the insulator 271, the side surface of the insulator 275, the side surface of the insulator 280, and the lower surface of the insulator 250.
  • the upper surface of the conductor 260 is arranged so as to substantially coincide in height with the uppermost portion of the insulator 254, the uppermost portion of the insulator 250, the uppermost portion of the insulator 252, and the upper surface of the insulator 280. Further, the insulator 282 is in contact with at least a part of the upper surface of each of the conductor 260, the insulator 252, the insulator 250, the insulator 254, and the insulator 280.
  • the oxide 230a and the oxide 230b may be collectively referred to as the oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the insulator 271a and the insulator 271b may be collectively referred to as an insulator 271.
  • the insulator 280 and the insulator 275 are provided with an opening reaching the oxide 230b.
  • Insulator 252, insulator 250, insulator 254, and conductor 260 are arranged in the opening. Further, in the channel length direction of the transistor 200, the conductor 260, the insulator 252, the insulator 250, and the insulator 254 are placed between the insulator 271a and the conductor 242a and the insulator 271b and the conductor 242b. It is provided.
  • the insulator 254 has a region in contact with the side surface of the conductor 260 and a region in contact with the bottom surface of the conductor 260.
  • the oxide 230 preferably has an oxide 230a arranged on the insulator 224 and an oxide 230b arranged on the oxide 230a.
  • the oxide 230a By having the oxide 230a under the oxide 230b, it is possible to suppress the diffusion of impurities from the structure formed below the oxide 230a to the oxide 230b.
  • the transistor 200 shows a configuration in which the oxide 230 is laminated with two layers of the oxide 230a and the oxide 230b
  • the present invention is not limited to this.
  • a single layer of the oxide 230b or a laminated structure of three or more layers may be provided, or each of the oxide 230a and the oxide 230b may have a laminated structure.
  • the conductor 260 functions as a first gate (also referred to as a top gate) electrode, and the conductor 205 functions as a second gate (also referred to as a back gate) electrode.
  • the insulator 252, the insulator 250 and the insulator 254 function as the first gate insulator, and the insulator 222 and the insulator 224 function as the second gate insulator.
  • the gate insulator may be referred to as a gate insulating layer or a gate insulating film.
  • the conductor 242a functions as one of the source or the drain, and the conductor 242b functions as the other of the source or the drain. Further, at least a part of the region overlapping with the conductor 260 of the oxide 230 functions as a channel forming region.
  • FIG. 9A an enlarged view of the vicinity of the channel formation region in FIG. 8B is shown in FIG. 9A.
  • the oxide 230b is provided so as to sandwich the region 230bc that functions as a channel forming region of the transistor 200, and the region 230ba and the region 230bb that function as a source region or a drain region. , Have.
  • At least a part of the region 230bc overlaps with the conductor 260.
  • the region 230bc is provided in the region between the conductor 242a and the conductor 242b.
  • the region 230ba is provided so as to be superimposed on the conductor 242a
  • the region 230bb is provided so as to be superimposed on the conductor 242b.
  • the region 230bc that functions as a channel forming region is a high resistance region having a low carrier concentration because it has less oxygen deficiency or a lower impurity concentration than the regions 230ba and 230bb. Therefore, it can be said that the region 230bc is i-type (intrinsic) or substantially i-type.
  • the region 230bc can be easily formed by performing microwave treatment in an atmosphere containing oxygen, for example.
  • the microwave processing refers to processing using, for example, a device having a power source for generating high-density plasma using microwaves. Further, in the present specification and the like, microwave refers to an electromagnetic wave having a frequency of 300 MHz or more and 300 GHz or less.
  • the region 230ba and the region 230bb that function as the source region or the drain region are regions where the carrier concentration is increased and the resistance is lowered due to a large oxygen deficiency or a high concentration of impurities such as hydrogen, nitrogen and metal elements. be. That is, the region 230ba and the region 230bb are n-type regions having a high carrier concentration and low resistance as compared with the region 230bc.
  • the carrier concentration of the region 230 bc that functions as the channel forming region is preferably 1 ⁇ 10 18 cm -3 or less, more preferably less than 1 ⁇ 10 17 cm -3 , and 1 ⁇ 10 16 cm. It is more preferably less than -3 , still more preferably less than 1 ⁇ 10 13 cm -3 , and even more preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration in the region 230 bc that functions as the channel forming region is not particularly limited, but may be, for example, 1 ⁇ 10 -9 cm -3 .
  • the carrier concentration is equal to or lower than the carrier concentration of the region 230 ba and the region 230 bb, and equal to or higher than the carrier concentration of the region 230 bc.
  • Regions may be formed. That is, the region functions as a junction region between the region 230 bc and the region 230 ba or the region 230 bb.
  • the hydrogen concentration may be equal to or lower than the hydrogen concentration of the region 230ba and the region 230bb, and may be equal to or higher than the hydrogen concentration of the region 230bc.
  • the junction region may have an oxygen deficiency equal to or less than that of the region 230ba and the region 230bb, and may be equal to or greater than the oxygen deficiency of the region 230bc.
  • FIG. 9A shows an example in which the region 230ba, the region 230bb, and the region 230bc are formed on the oxide 230b, but the present invention is not limited thereto.
  • each of the above regions may be formed not only with the oxide 230b but also with the oxide 230a.
  • the concentrations of the metal elements detected in each region and the impurity elements such as hydrogen and nitrogen are not limited to the stepwise changes in each region, but may be continuously changed in each region. That is, the closer the region is to the channel formation region, the lower the concentration of the metal element and the impurity elements such as hydrogen and nitrogen is sufficient.
  • a metal oxide hereinafter, also referred to as an oxide semiconductor that functions as a semiconductor for the oxide 230 (oxide 230a and oxide 230b) containing a channel forming region.
  • the metal oxide that functions as a semiconductor it is preferable to use one having a band gap of 2 eV or more, and more preferably one having a band gap of 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • an In-M-Zn oxide having indium, element M and zinc (element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium). , Zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. (one or more) and the like may be used. Further, as the oxide 230, an In-Ga oxide, an In-Zn oxide, or an indium oxide may be used.
  • the oxide 230b preferably has crystallinity.
  • CAAC-OS c-axis aligned crystalline semiconductor semiconductor
  • CAAC-OS is a metal oxide having a highly crystalline and dense structure and having few impurities and defects (for example, oxygen deficiency).
  • the CAAC-OS is heat-treated at a temperature at which the metal oxide does not polycrystallize (for example, 400 ° C. or higher and 600 ° C. or lower), whereby CAAC-OS has a more crystalline and dense structure. Can be.
  • a temperature at which the metal oxide does not polycrystallize for example, 400 ° C. or higher and 600 ° C. or lower
  • the metal oxide having CAAC-OS has stable physical properties. Therefore, the metal oxide having CAAC-OS is resistant to heat and has high reliability.
  • a transistor using an oxide semiconductor if impurities and oxygen deficiencies are present in the region where a channel is formed in the oxide semiconductor, the electrical characteristics are liable to fluctuate and the reliability may be deteriorated. Further, hydrogen in the vicinity of the oxygen deficiency may form a defect in which hydrogen is contained in the oxygen deficiency (hereinafter, may be referred to as VOH) to generate an electron as a carrier. Therefore, if oxygen deficiency is contained in the region where the channel is formed in the oxide semiconductor, the transistor has normal-on characteristics (the channel exists even if no voltage is applied to the gate electrode, and the current is applied to the transistor. Flowing characteristics).
  • the region in which the channel is formed in the oxide semiconductor is preferably i-type (intrinsic) or substantially i-type with a reduced carrier concentration.
  • excess oxygen an insulator containing oxygen desorbed by heating
  • the oxide semiconductor is removed from the insulator.
  • the on-current of the transistor 200 may decrease or the field effect mobility may decrease.
  • the amount of oxygen supplied to the source region or the drain region varies in the surface of the substrate, so that the characteristics of the semiconductor device having the transistor vary.
  • the region 230bac that functions as a channel forming region preferably has a reduced carrier concentration and is i-type or substantially i-type, but the region 230ba that functions as a source region or a drain region and The region 230bb has a high carrier concentration and is preferably n-type. That is, it is preferable to reduce oxygen deficiency and VOH in the region 230bc of the oxide semiconductor so that an excessive amount of oxygen is not supplied to the region 230ba and the region 230bb.
  • a curved surface may be provided between the side surface of the oxide 230b and the upper surface of the oxide 230b in a cross-sectional view of the transistor 200 in the channel width direction. That is, the end portion of the side surface and the end portion of the upper surface may be curved (hereinafter, also referred to as a round shape).
  • the radius of curvature on the curved surface is preferably larger than 0 nm, smaller than the film thickness of the oxide 230b in the region overlapping the conductor 242, or smaller than half the length of the region having no curved surface.
  • the radius of curvature on the curved surface is larger than 0 nm and 20 nm or less, preferably 1 nm or more and 15 nm or less, and more preferably 2 nm or more and 10 nm or less.
  • the oxide 230 preferably has a laminated structure of a plurality of oxide layers having different chemical compositions.
  • the atomic number ratio of the element M to the metal element as the main component is the ratio of the element M to the metal element as the main component in the metal oxide used for the oxide 230b. It is preferably larger than the atomic number ratio.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230b is preferably an oxide having crystallinity such as CAAC-OS.
  • Crystalline oxides such as CAAC-OS have a dense structure with high crystallinity with few impurities and defects (oxygen deficiency, etc.). Therefore, it is possible to suppress the extraction of oxygen from the oxide 230b by the source electrode or the drain electrode. As a result, oxygen can be reduced from being extracted from the oxide 230b even if heat treatment is performed, so that the transistor 200 is stable against a high temperature (so-called thermal budget) in the manufacturing process.
  • the lower end of the conduction band changes gently.
  • the lower end of the conduction band at the junction between the oxide 230a and the oxide 230b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 230a and the oxide 230b.
  • the oxide 230a and the oxide 230b have a common element other than oxygen as a main component, the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered.
  • a mixed layer having a low defect level density can be formed.
  • the oxide 230b is an In-M-Zn oxide
  • the oxide 230a is an In-M-Zn oxide, an M-Zn oxide, an element M oxide, an In-Zn oxide, or an indium oxide. You may use an object or the like.
  • the composition in the vicinity includes a range of ⁇ 30% of the desired atomic number ratio. Further, it is preferable to use gallium as the element M.
  • the above-mentioned atomic number ratio is not limited to the atomic number ratio of the formed metal oxide, but is the atomic number ratio of the sputtering target used for forming the metal oxide. May be.
  • the interface between the oxide 230 and the insulator 252 and its vicinity thereof can be provided.
  • Indium contained in the oxide 230 may be unevenly distributed.
  • the vicinity of the surface of the oxide 230 has an atomic number ratio close to that of indium oxide or an atomic number ratio close to that of In—Zn oxide.
  • the atomic number ratio of indium in the vicinity of the surface of the oxide 230, particularly the oxide 230b, is increased, so that the field effect mobility of the transistor 200 can be improved.
  • the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 200 can obtain a large on-current and high frequency characteristics.
  • At least one of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 has impurities such as water and hydrogen from the substrate side or the transistor 200. It is preferable to function as a barrier insulating film that suppresses diffusion from above to the transistor 200.
  • At least one of insulator 212, insulator 214, insulator 271, insulator 275, insulator 282, insulator 283, and insulator 285 is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, It is preferable to use an insulating material having a function of suppressing the diffusion of impurities such as nitrogen oxide molecules ( N2O, NO, NO2, etc.) and copper atoms (the above impurities are difficult to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule) (the above-mentioned oxygen is difficult to permeate).
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are insulators having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen.
  • impurities such as water and hydrogen, and oxygen.
  • aluminum oxide, magnesium oxide, hafnium oxide, gallium oxide, indium gallium zinc oxide, silicon nitride, silicon nitride, and the like can be used.
  • silicon nitride or the like which has a higher hydrogen barrier property, as in the insulator 152 shown in the previous embodiment.
  • the insulator 214 As the insulator 214, the insulator 271, the insulator 282, and the insulator 285, aluminum oxide or oxidation having a high function of capturing or fixing hydrogen, similar to the insulator 155 shown in the previous embodiment. It is preferable to use magnesium or the like. This makes it possible to prevent impurities such as water and hydrogen from diffusing from the substrate side to the transistor 200 side via the insulator 212 and the insulator 214. Alternatively, it is possible to prevent impurities such as water and hydrogen from diffusing to the transistor 200 side from the interlayer insulating film or the like arranged outside the insulator 285.
  • the transistor 200 has an insulator 212, an insulator 214, an insulator 271, an insulator 275, an insulator 282, an insulator 283, and an insulator 212 having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen. It is preferable to have a structure surrounded by an insulator 285.
  • an oxide having an amorphous structure as the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285.
  • a metal oxide such as AlO x (x is an arbitrary number larger than 0) or MgO y (y is an arbitrary number larger than 0).
  • an oxygen atom has a dangling bond, and the dangling bond may have a property of capturing or fixing hydrogen.
  • a metal oxide having such an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, hydrogen contained in the transistor 200 or hydrogen existing around the transistor 200 is captured or fixed. be able to. In particular, it is preferable to capture or fix hydrogen contained in the channel forming region of the transistor 200.
  • a metal oxide having an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, it is possible to manufacture the transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 preferably have an amorphous structure, but a region of a polycrystal structure is partially formed. It may be formed. Further, the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are multi-layered in which a layer having an amorphous structure and a layer having a polycrystal structure are laminated. It may be a structure. For example, a laminated structure in which a layer having a polycrystalline structure is formed on a layer having an amorphous structure may be used.
  • the film formation of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 may be performed by using, for example, a sputtering method. Since the sputtering method does not require the use of molecules containing hydrogen in the film forming gas, the hydrogen concentrations of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285. Can be reduced.
  • the film forming method is not limited to the sputtering method, but is limited to a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, an atomic layer deposition (ALD) method, or the like. May be used as appropriate.
  • CVD chemical vapor deposition
  • MBE molecular beam epitaxy
  • PLD pulsed laser deposition
  • ALD atomic layer deposition
  • the insulator 283 may be able to mitigate the charge-up of the conductor 205, the conductor 242, the conductor 260, or the conductor 110.
  • the resistivity of the insulator 212, the insulator 275, and the insulator 283 is preferably 1 ⁇ 10 10 ⁇ cm or more and 1 ⁇ 10 15 ⁇ cm or less.
  • the insulator 216, the insulator 274, the insulator 280, and the insulator 285 have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 205 is arranged so as to overlap the oxide 230 and the conductor 260.
  • the conductor 205 is embedded in the opening formed in the insulator 216. Further, a part of the conductor 205 may be embedded in the insulator 214.
  • the conductor 205 has a conductor 205a and a conductor 205b.
  • the conductor 205a is provided in contact with the bottom surface and the side wall of the opening.
  • the conductor 205b is provided so as to be embedded in the recess formed in the conductor 205a.
  • the height of the upper surface of the conductor 205b is substantially the same as the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216.
  • the conductor 205a has a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.) and copper atom. It is preferable to use a conductive material having. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule).
  • the conductor 205a By using a conductive material having a function of reducing the diffusion of hydrogen for the conductor 205a, impurities such as hydrogen contained in the conductor 205b are transferred to the oxide 230 via the insulator 224, the insulator 216, and the like. It can be prevented from spreading. Further, by using a conductive material having a function of suppressing the diffusion of oxygen for the conductor 205a, it is possible to prevent the conductor 205b from being oxidized and the conductivity from being lowered. As the conductive material having a function of suppressing the diffusion of oxygen, for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used. Therefore, the conductive material 205a may be a single layer or a laminated material. For example, titanium nitride may be used for the conductor 205a.
  • a conductive material containing tungsten, copper, or aluminum as a main component for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 205 may function as a second gate electrode.
  • the threshold voltage (Vth) of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without interlocking with the potential applied to the conductor 260.
  • Vth threshold voltage
  • by applying a negative potential to the conductor 205 it is possible to increase the Vth of the transistor 200 and reduce the off-current. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when it is not applied.
  • the transistor 200 is normally placed without applying a potential to the conductor 205 and / or the conductor 260. It may be expected to be turned off (the threshold voltage of the transistor 200 is made larger than 0V). In this case, it is preferable to connect the conductor 260 and the conductor 205 so that the same potential is applied.
  • the electrical resistivity of the conductor 205 is designed in consideration of the potential applied to the above-mentioned conductor 205, and the film thickness of the conductor 205 is set according to the electrical resistivity.
  • the film thickness of the insulator 216 is substantially the same as that of the conductor 205.
  • the absolute amount of impurities such as hydrogen contained in the insulator 216 can be reduced, so that the impurities can be reduced from diffusing into the oxide 230. ..
  • the conductor 205 may be provided larger than the size of the region that does not overlap with the conductor 242a and the conductor 242b of the oxide 230.
  • the conductor 205 extends even in a region outside the ends of the oxides 230a and 230b in the channel width direction. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the oxide 230 in the channel width direction.
  • the channel forming region of the oxide 230 is electrically surrounded by the electric field of the conductor 260 that functions as the first gate electrode and the electric field of the conductor 205 that functions as the second gate electrode. Can be done.
  • the structure of the transistor that electrically surrounds the channel forming region by the electric fields of the first gate and the second gate is called a curved channel (S-channel) structure.
  • the transistor having an S-channel structure represents the structure of a transistor that electrically surrounds the channel formation region by the electric fields of one and the other of the pair of gate electrodes.
  • the S-channel structure disclosed in the present specification and the like is different from the Fin type structure and the planar type structure.
  • the transistor 200 By making the transistor 200 normally off and having the above-mentioned S-Channel structure, the channel formation region can be electrically surrounded. Therefore, the transistor 200 can be regarded as a GAA (Gate All Around) structure or an LGAA (Lateral Gate All Around) structure.
  • the transistor 200 By forming the transistor 200 into an S-Channel structure, a GAA structure, or an LGAA structure, the channel forming region formed at or near the interface between the oxide 230 and the gate insulating film is the entire bulk of the oxide 230. be able to.
  • the transistor 200 having an S-Channel structure, a GAA structure, or an LGAA structure it is possible to obtain a so-called Bulk-Flow type in which the carrier path is used as the entire bulk.
  • a Bulk-Flow type transistor structure it is possible to improve the current density flowing through the transistor, so that it is expected that the on-current of the transistor will be improved or the field effect mobility of the transistor will be improved.
  • the conductor 205 is extended to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 205. Further, it is not always necessary to provide one conductor 205 for each transistor. For example, the conductor 205 may be shared by a plurality of transistors.
  • the conductor 205 shows a configuration in which the conductor 205a and the conductor 205b are laminated, but the present invention is not limited to this.
  • the conductor 205 may be provided as a single layer or a laminated structure having three or more layers.
  • the insulator 222 and the insulator 224 function as a gate insulator.
  • the insulator 222 preferably has a function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.). Further, it is preferable that the insulator 222 has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). For example, the insulator 222 preferably has a function of suppressing the diffusion of one or both of hydrogen and oxygen more than the insulator 224.
  • the insulator 222 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • an oxide containing hafnium and zirconium for example, hafnium zirconium oxide.
  • the insulator 222 impurities such as hydrogen can be suppressed from diffusing into the inside of the transistor 200, and the generation of oxygen deficiency in the oxide 230 can be suppressed. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to the insulator.
  • these insulators may be nitrided.
  • the insulator 222 may be used by laminating silicon oxide, silicon oxide or silicon nitride on these insulators.
  • an insulator containing a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide may be used in a single layer or in a laminated state.
  • a high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide.
  • a substance having a high dielectric constant such as lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), (Ba, Sr) TiO 3 (BST) may be used.
  • silicon oxide, silicon oxynitride, or the like may be appropriately used.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 600 ° C. or lower, more preferably 350 ° C. or higher and 550 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere. As a result, oxygen can be supplied to the oxide 230 to reduce oxygen deficiency. Further, the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas. good.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more, and then continuously heat-treated in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 230 can be repaired by the supplied oxygen, in other words, the reaction "VO + O ⁇ null" can be promoted. .. Further, the oxygen supplied to the hydrogen remaining in the oxide 230 reacts, so that the hydrogen can be removed (dehydrated) as H2O . As a result, it is possible to suppress the hydrogen remaining in the oxide 230 from being recombined with the oxygen deficiency to form VOH.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the insulator 224 may be formed in an island shape by superimposing on the oxide 230a. In this case, the insulator 275 is in contact with the side surface of the insulator 224 and the upper surface of the insulator 222.
  • the conductor 242a and the conductor 242b are provided in contact with the upper surface of the oxide 230b.
  • the conductor 242a and the conductor 242b function as a source electrode or a drain electrode of the transistor 200, respectively.
  • Examples of the conductor 242 include a nitride containing tantalum, a nitride containing titanium, a nitride containing molybdenum, a nitride containing tungsten, a nitride containing tantalum and aluminum, and the like. It is preferable to use a nitride containing titanium and aluminum. In one aspect of the invention, a nitride containing tantalum is particularly preferred. Further, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even when oxygen is absorbed.
  • hydrogen contained in the oxide 230b or the like may diffuse into the conductor 242a or the conductor 242b.
  • hydrogen contained in the oxide 230b or the like is likely to diffuse into the conductor 242a or the conductor 242b, and the diffused hydrogen is the conductor. It may bind to the nitrogen contained in the 242a or the conductor 242b. That is, hydrogen contained in the oxide 230b or the like may be absorbed by the conductor 242a or the conductor 242b.
  • the conductor 242 it is preferable that no curved surface is formed between the side surface of the conductor 242 and the upper surface of the conductor 242.
  • the cross-sectional area of the conductor 242 in the cross section in the channel width direction as shown in FIG. 8D can be increased.
  • the conductivity of the conductor 242 can be increased and the on-current of the transistor 200 can be increased.
  • the insulator 271a is provided in contact with the upper surface of the conductor 242a, and the insulator 271b is provided in contact with the upper surface of the conductor 242b.
  • the insulator 271 preferably functions as a barrier insulating film against at least oxygen. Therefore, it is preferable that the insulator 271 has a function of suppressing the diffusion of oxygen.
  • the insulator 271 preferably has a function of suppressing the diffusion of oxygen more than the insulator 280.
  • an insulator such as aluminum oxide or magnesium oxide may be used.
  • the insulator 275 is provided so as to cover the insulator 224, the oxide 230a, the oxide 230b, the conductor 242, and the insulator 271.
  • the insulator 275 preferably has a function of capturing or fixing hydrogen.
  • the insulator 275 preferably contains an insulator such as silicon nitride or a metal oxide having an amorphous structure, for example, aluminum oxide or magnesium oxide. Further, for example, as the insulator 275, a laminated film of aluminum oxide and silicon nitride on the aluminum oxide may be used.
  • the conductor 242 can be wrapped with the insulator having a barrier property against oxygen. That is, it is possible to prevent oxygen contained in the insulator 224 and the insulator 280 from diffusing into the conductor 242. As a result, the conductor 242 is directly oxidized by the oxygen contained in the insulator 224 and the insulator 280 to increase the resistivity and suppress the decrease in the on-current.
  • the insulator 252 functions as a part of the gate insulator. As the insulator 252, it is preferable to use a barrier insulating film against oxygen. As the insulator 252, an insulator that can be used for the above-mentioned insulator 282 may be used. As the insulator 252, an insulator containing an oxide of one or both of aluminum and hafnium may be used. As the insulator, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used. In this embodiment, aluminum oxide is used as the insulator 252. In this case, the insulator 252 is an insulator having at least oxygen and aluminum.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230b, the side surface of the oxide 230a, the side surface of the insulator 224, and the upper surface of the insulator 222. That is, the region overlapping the oxide 230a, the oxide 230b, and the conductor 260 of the insulator 224 is covered with the insulator 252 in the cross section in the channel width direction. Thereby, when the heat treatment or the like is performed, the desorption of oxygen by the oxide 230a and the oxide 230b can be blocked by the insulator 252 having a barrier property against oxygen.
  • the insulator 280 and the insulator 250 contain an excessive amount of oxygen, it is possible to suppress the excessive supply of the oxygen to the oxide 230a and the oxide 230b. Therefore, it is possible to prevent the region 230ba and the region 230bb from being excessively oxidized through the region 230bc to cause a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 is provided in contact with the side surfaces of the conductor 242, the insulator 271, the insulator 275, and the insulator 280. Therefore, it is possible to reduce the oxidation of the side surface of the conductor 242 and the formation of an oxide film on the side surface. As a result, it is possible to suppress a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 254, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 252 is thin.
  • the film thickness of the insulator 252 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 252 may have a region having the above-mentioned film thickness at least in a part thereof.
  • the film thickness of the insulator 252 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 252 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the film In order to form a film of the insulator 252 having a thin film thickness as described above, it is preferable to form the film by using the ALD method.
  • the ALD method include a thermal ALD method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD method using a plasma-excited reactor. In the PEALD method, it may be preferable to use plasma because it is possible to form a film at a lower temperature.
  • the ALD method utilizes the characteristics of atoms, which are self-regulating properties, and can deposit atoms layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature. Therefore, the insulator 252 can be formed on the side surface of the opening formed in the insulator 280 or the like with good coverage and with a thin film thickness as described above.
  • the film provided by the ALD method may contain a large amount of impurities such as carbon as compared with the film provided by other film forming methods.
  • the quantification of impurities can be performed by using secondary ion mass spectrometry (SIMS), X-ray photoelectron spectroscopy (XPS), or Auger electron spectroscopy (AES).
  • the insulator 250 functions as a part of the gate insulator.
  • the insulator 250 is preferably arranged in contact with the upper surface of the insulator 252.
  • the insulator 250 includes silicon oxide, silicon nitriding, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, and the like. Can be used.
  • silicon oxide and silicon nitride nitride are preferable because they are heat-stable.
  • the insulator 250 is an insulator having at least oxygen and silicon.
  • the insulator 250 preferably has a reduced concentration of impurities such as water and hydrogen in the insulator 250.
  • the film thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less, and more preferably 0.5 nm or more and 15.0 nm or less. In this case, the insulator 250 may have, at least in part, a region having the above-mentioned film thickness.
  • FIGS. 8A to 8D show a configuration in which the insulator 250 is a single layer
  • the present invention is not limited to this, and a laminated structure of two or more layers may be used.
  • the insulator 250 may have a two-layer laminated structure of the insulator 250a and the insulator 250b on the insulator 250a.
  • the lower insulator 250a is formed by using an insulator that easily permeates oxygen
  • the upper insulator 250b is a diffusion of oxygen. It is preferable to use an insulator having a function of suppressing the above. With such a configuration, oxygen contained in the insulator 250a can be suppressed from diffusing into the conductor 260. That is, it is possible to suppress a decrease in the amount of oxygen supplied to the oxide 230. Further, it is possible to suppress the oxidation of the conductor 260 by the oxygen contained in the insulator 250a.
  • the insulator 250a may be provided by using a material that can be used for the above-mentioned insulator 250, and the insulator 250b may be an insulator containing an oxide of one or both of aluminum and hafnium.
  • the insulator aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used.
  • hafnium oxide is used as the insulator 250b.
  • the insulator 250b is an insulator having at least oxygen and hafnium.
  • the film thickness of the insulator 250b is 0.5 nm or more and 5.0 nm or less, preferably 1.0 nm or more and 5.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 250b may have, at least in part, a region having the above-mentioned film thickness.
  • an insulating material which is a high-k material having a high relative permittivity may be used for the insulator 250b.
  • the gate insulator By forming the gate insulator into a laminated structure of the insulator 250a and the insulator 250b, it is possible to obtain a laminated structure that is stable against heat and has a high relative permittivity. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. Further, it is possible to reduce the equivalent oxide film thickness (EOT) of the insulator that functions as a gate insulator. Therefore, the withstand voltage of the insulator 250 can be increased.
  • EOT equivalent oxide film thickness
  • the insulator 254 functions as a part of the gate insulator.
  • silicon nitride formed by the PEALD method may be used as the insulator 254.
  • the insulator 254 is an insulator having at least nitrogen and silicon.
  • the insulator 254 may further have a barrier property against oxygen. As a result, oxygen contained in the insulator 250 can be suppressed from diffusing into the conductor 260.
  • the insulator 254 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 252, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 254 is thin.
  • the film thickness of the insulator 254 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 254 may have, at least in part, a region having the above-mentioned film thickness.
  • the film thickness of the insulator 254 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 254 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the conductor 260 functions as the first gate electrode of the transistor 200.
  • the conductor 260 preferably has a conductor 260a and a conductor 260b arranged on the conductor 260a.
  • the conductor 260a is preferably arranged so as to wrap the bottom surface and the side surface of the conductor 260b.
  • the uppermost portion of the conductor 260 substantially coincides with the uppermost portion of the insulator 250.
  • the conductor 260 is shown as a two-layer structure of the conductor 260a and the conductor 260b in FIGS. 8B and 8C, it may be a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule and copper atom.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one such as an oxygen atom and an oxygen molecule.
  • the conductor 260a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 260b from being oxidized by the oxygen contained in the insulator 250 and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 260 also functions as wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity for example, as the conductor 260b, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a laminated structure, for example, titanium or a laminated structure of titanium nitride and the conductive material.
  • the conductor 260 is self-aligned so as to fill the opening formed in the insulator 280 or the like.
  • the conductor 260 can be reliably arranged in the region between the conductor 242a and the conductor 242b without aligning the conductor 260.
  • the height is preferably lower than the height of the bottom surface of the oxide 230b.
  • the conductor 260 which functions as a gate electrode, covers the side surface and the upper surface of the channel forming region of the oxide 230b via an insulator 250 or the like, so that the electric field of the conductor 260 can be applied to the channel forming region of the oxide 230b. It becomes easier to act on the whole. Therefore, the on-current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the difference is 0 nm or more and 100 nm or less, preferably 3 nm or more and 50 nm or less, and more preferably 5 nm or more and 20 nm or less.
  • the insulator 280 is provided on the insulator 275, and an opening is formed in the region where the insulator 250 and the conductor 260 are provided. Further, the upper surface of the insulator 280 may be flattened.
  • the insulator 280 that functions as an interlayer film preferably has a low dielectric constant.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the insulator 280 is provided by using the same material as the insulator 216, for example.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • materials such as silicon oxide, silicon oxynitride, and silicon oxide having pores are preferable because they can easily form a region containing oxygen desorbed by heating.
  • the insulator 280 preferably has an excess oxygen region or excess oxygen. Further, it is preferable that the concentration of impurities such as water and hydrogen in the insulator 280 is reduced.
  • impurities such as water and hydrogen in the insulator 280
  • silicon oxide, silicon oxynitride, or the like may be appropriately used for the insulator 280.
  • the insulator 282 preferably functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above, and preferably has a function of capturing impurities such as hydrogen. Further, the insulator 282 preferably functions as a barrier insulating film that suppresses the permeation of oxygen.
  • a metal oxide having an amorphous structure for example, an insulator such as aluminum oxide may be used. In this case, the insulator 282 is an insulator having at least oxygen and aluminum.
  • the insulator 282 which has a function of capturing impurities such as hydrogen in contact with the insulator 280 in the region sandwiched between the insulator 212 and the insulator 283, hydrogen contained in the insulator 280 and the like can be obtained. Impurities can be captured and the amount of hydrogen in the region can be kept constant. In particular, it is preferable to use aluminum oxide having an amorphous structure as the insulator 282 because hydrogen may be captured or fixed more effectively. This makes it possible to manufacture a transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 283 functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above.
  • the insulator 283 is placed on top of the insulator 282.
  • a nitride containing silicon such as silicon nitride or silicon nitride oxide.
  • silicon nitride formed by a sputtering method may be used as the insulator 283.
  • a silicon nitride film having a high density can be formed as an insulator 283.
  • silicon nitride formed by the PEALD method or the CVD method may be further laminated on the silicon nitride formed by the sputtering method.
  • an insulator substrate for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (yttria stabilized zirconia substrate, etc.), a resin substrate, and the like.
  • the semiconductor substrate include a semiconductor substrate made of silicon and germanium, and a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • the conductor substrate includes a graphite substrate, a metal substrate, an alloy substrate, a conductive resin substrate and the like.
  • the substrate having a metal nitride there are a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided in an insulator substrate a substrate in which a conductor or an insulator is provided in a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided in a conductor substrate, and the like.
  • those on which an element is provided may be used.
  • Elements provided on the substrate include a capacitance element, a resistance element, a switch element, a light emitting element, a storage element, and the like.
  • Insulator examples include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, metal nitride oxides and the like.
  • Examples of the insulator having a high specific dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitrides having aluminum and hafnium, oxides having silicon and hafnium, silicon and hafnium. There are nitrides having oxides, or nitrides having silicon and hafnium.
  • Examples of the insulator having a low relative permittivity include silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and empty. There are silicon oxide with pores, resin, and the like.
  • the transistor using a metal oxide can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen.
  • the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium, or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen
  • Metal oxides such as tantalum oxide, and metal nitrides such as aluminum nitride, silicon nitride, and silicon nitride can be used.
  • the insulator that functions as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxygen deficiency of the oxide 230 can be compensated by having the structure in which silicon oxide or silicon oxide having a region containing oxygen desorbed by heating is in contact with the oxide 230.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from the above, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • a laminated structure in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined is used for the conductor functioning as a gate electrode.
  • a conductive material containing oxygen may be provided on the channel forming region side.
  • the conductor that functions as the gate electrode it is preferable to use a conductive material containing a metal element and oxygen contained in the metal oxide in which the channel is formed.
  • the above-mentioned conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride and tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • Metal Oxide As the oxide 230, it is preferable to use a metal oxide (oxide semiconductor) that functions as a semiconductor.
  • a metal oxide oxide semiconductor
  • the metal oxide applicable to the oxide 230 according to the present invention will be described.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. Further, one or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like may be contained.
  • the metal oxide is an In-M-Zn oxide having indium, the element M, and zinc.
  • the element M is aluminum, gallium, yttrium, or tin.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like.
  • the element M a plurality of the above-mentioned elements may be combined in some cases.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, the metal oxide having nitrogen may be referred to as a metal oxynitride.
  • FIG. 10A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes “completable amorphous”.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite).
  • single crystal, poly crystal, and compactry amorphous are excluded from the classification of “Crystalline” (excluding single crystal and poly crystal).
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 10A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 10B may be simply referred to as an XRD spectrum in the present specification.
  • the thickness of the CAAC-IGZO film shown in FIG. 10B is 500 nm.
  • the horizontal axis is 2 ⁇ [deg. ], And the vertical axis is intensity [a. u. ].
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 10C.
  • FIG. 10C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 10A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystal oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. The In layer may contain Zn.
  • the layered structure is observed as a grid image, for example, in a high resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam transmitted through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between the atoms changes due to the replacement of metal atoms. it is conceivable that.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities, the generation of defects, etc., CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • nc-OS may be indistinguishable from a-like OS or amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as limited field electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called a mosaic shape or a patch shape.
  • the CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). It is said.). That is, the CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) are unevenly distributed and have a mixed structure.
  • the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function).
  • the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on -current (Ion), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • the carrier concentration in the channel formation region of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ . It is 10 11 cm -3 or less, more preferably 1 ⁇ 10 10 cm -3 or less, and 1 ⁇ 10 -9 cm -3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the channel formation region of the oxide semiconductor and the concentration of silicon or carbon near the interface with the channel formation region of the oxide semiconductor is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the channel formation region of the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less. ..
  • the nitrogen concentration in the channel formation region of the oxide semiconductor obtained by SIMS is 5 ⁇ 10 19 atoms / cm 3 or less, preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms. / Cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the channel forming region of the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 5 ⁇ 10 19 atoms / cm 3 , more preferably 1 ⁇ 10. It should be less than 19 atoms / cm 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor material that can be used for the oxide 230 is not limited to the above-mentioned metal oxide.
  • a semiconductor material having a bandgap (a semiconductor material that is not a zero-gap semiconductor) may be used.
  • a semiconductor of a simple substance element such as silicon, a compound semiconductor such as gallium arsenide, a layered substance (also referred to as an atomic layer material, a two-dimensional material, etc.) that functions as a semiconductor, and the like as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • a layered crystal structure is a structure in which layers formed by covalent or ionic bonds are laminated via bonds that are weaker than covalent or ionic bonds, such as van der Waals forces.
  • the layered material has high electrical conductivity in the unit layer, that is, high two-dimensional electrical conductivity.
  • Chalcogenides are compounds containing chalcogens. Chalcogen is a general term for elements belonging to Group 16, and includes oxygen, sulfur, selenium, tellurium, polonium, and livermorium. Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • oxide 230 for example, it is preferable to use a transition metal chalcogenide that functions as a semiconductor.
  • Specific transition metal chalcogenides applicable as oxide 230 include molybdenum sulfide (typically MoS 2 ), molybdenum selenate (typically MoSe 2 ), and molybdenum tellurium (typically MoTe 2 ).
  • Tungsten disulfide typically WS 2
  • Tungsten disulfide typically WSe 2
  • Tungsten tellurium typically WTe 2
  • Hafnium sulfide typically HfS 2
  • Hafnium serene typically typically
  • Typical examples include HfSe 2 ), zirconium sulfide (typically ZrS 2 ), and zirconium selenium (typically ZrSe 2 ).
  • FIG. 11A shows a top view of the semiconductor device 500.
  • the x-axis shown in FIG. 11A is parallel to the channel length direction of the transistor 200, and the y-axis is perpendicular to the x-axis.
  • FIG. 11B is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A1-A2 shown in FIG. 11A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • 11C is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A3-A4 shown in FIG. 11A, and is also a cross-sectional view of the opening region 400 and its vicinity.
  • some elements are omitted for the purpose of clarifying the figure.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the materials described in detail in ⁇ Semiconductor device configuration example> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device 500 shown in FIGS. 11A to 11C is a modification of the semiconductor device shown in FIGS. 8A to 8D.
  • the semiconductor device 500 shown in FIGS. 11A to 11C is different from the semiconductor device shown in FIGS. 8A to 8D in that the opening region 400 is formed in the insulator 282 and the insulator 280. Further, it differs from the semiconductor device shown in FIGS. 8A to 8D in that the sealing portion 265 is formed so as to surround the plurality of transistors 200.
  • the semiconductor device 500 has a plurality of transistors 200 and a plurality of aperture regions 400 arranged in a matrix. Further, a plurality of conductors 260 that function as gate electrodes of the transistor 200 are provided extending in the y-axis direction.
  • the opening region 400 is formed in a region that does not overlap with the oxide 230 and the conductor 260. Further, the sealing portion 265 is formed so as to surround the plurality of transistors 200, the plurality of conductors 260, and the plurality of opening regions 400.
  • the number, arrangement, and size of the transistor 200, the conductor 260, and the opening region 400 are not limited to the structures shown in FIGS. 11A to 11C, and may be appropriately set according to the design of the semiconductor device 500. ..
  • the sealing portion 265 is provided so as to surround the plurality of transistors 200, the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is provided so as to cover the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is in contact with the upper surface of the insulator 214.
  • an insulator 274 is provided between the insulator 283 and the insulator 285.
  • the height of the upper surface of the insulator 274 is substantially the same as that of the uppermost surface of the insulator 283.
  • the same insulator as the insulator 280 can be used.
  • a plurality of transistors 200 can be wrapped (sealed) with the insulator 283, the insulator 214, and the insulator 212.
  • one or more of the insulator 283, the insulator 214, and the insulator 212 preferably functions as a barrier insulating film against hydrogen.
  • the insulator 283, the insulator 214, and the insulator 212 having such a function may be referred to as a sealing film.
  • the insulator 282 has an opening. Further, in the opening region 400, the insulator 280 may overlap with the opening of the insulator 282 and have a groove portion. The depth of the groove portion of the insulator 280 may be set so that the upper surface of the insulator 275 is exposed at the deepest, and may be, for example, about 1/4 or more and 1/2 or less of the maximum film thickness of the insulator 280.
  • the insulator 283 is in contact with the side surface of the insulator 282, the side surface of the insulator 280, and the upper surface of the insulator 280 inside the opening region 400. Further, in the opening region 400, a part of the insulator 274 may be formed so as to embed the recess formed in the insulator 283. At this time, the height of the upper surface of the insulator 274 formed in the opening region 400 and the height of the uppermost surface of the insulator 283 may be substantially the same.
  • hydrogen contained in the insulator 280 can be combined with oxygen and released to the outside through the opening region 400. Hydrogen combined with oxygen is released as water. Therefore, it is possible to reduce the hydrogen contained in the insulator 280 and reduce the hydrogen contained in the insulator 280 from being mixed in the oxide 230.
  • the shape of the opening region 400 in the top view is substantially rectangular, but the present invention is not limited to this.
  • the shape of the opening region 400 in the top view may be a rectangle, an ellipse, a circle, a rhombus, or a combination thereof.
  • the area of the opening region 400 and the arrangement interval can be appropriately set according to the design of the semiconductor device including the transistor 200. For example, in a region where the density of the transistor 200 is low, the area of the opening region 400 may be increased or the arrangement interval of the opening regions 400 may be narrowed. Further, for example, in a region where the density of the transistor 200 is high, the area of the opening region 400 may be narrowed or the arrangement interval of the opening region 400 may be widened.
  • FIGS. 8A to 8D ⁇ Method of manufacturing semiconductor devices> Next, a method for manufacturing the semiconductor device according to one aspect of the present invention shown in FIGS. 8A to 8D will be described with reference to FIGS. 12A to 17D.
  • a in each figure shows a top view.
  • B in each figure is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line in A1 to A2 in each figure, and is also a cross-sectional view in the channel length direction of the transistor 200.
  • C in each figure is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line in A3 to A4 in each figure, and is also a cross-sectional view in the channel width direction of the transistor 200.
  • D in each figure is a cross-sectional view of a portion shown by a dotted chain line of A5-A6 in A in each figure. In the top view of A in each figure, some elements are omitted for the purpose of clarifying the figure.
  • the insulating material for forming an insulator, the conductive material for forming a conductor, or the semiconductor material for forming a semiconductor is a sputtering method, a CVD method, an MBE method, a PLD method, or an ALD.
  • the film can be formed by using a method or the like as appropriate.
  • the sputtering method includes an RF sputtering method that uses a high-frequency power supply as a sputtering power supply, a DC sputtering method that uses a DC power supply, and a pulse DC sputtering method that changes the voltage applied to the electrodes in a pulsed manner.
  • the RF sputtering method is mainly used when forming an insulating film
  • the DC sputtering method is mainly used when forming a metal conductive film.
  • the pulse DC sputtering method is mainly used when a compound such as an oxide, a nitride, or a carbide is formed into a film by the reactive sputtering method.
  • the CVD method can be classified into a plasma CVD (PECVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, an optical CVD (PhotoCVD) method using light, and the like. Further, it can be divided into a metal CVD (MCVD: Metall CVD) method and an organic metal CVD (MOCVD: Metalorganic CVD) method depending on the raw material gas used.
  • PECVD plasma CVD
  • TCVD Thermal CVD
  • PhotoCVD PhotoCVD
  • MCVD Metal CVD
  • MOCVD Metalorganic CVD
  • the plasma CVD method can obtain a high quality film at a relatively low temperature. Further, since the thermal CVD method does not use plasma, it is a film forming method capable of reducing plasma damage to the object to be processed. For example, wiring, electrodes, elements (transistors, capacitive elements, etc.) included in a semiconductor device may be charged up by receiving electric charges from plasma. At this time, the accumulated electric charge may destroy the wiring, electrodes, elements, and the like included in the semiconductor device. On the other hand, in the case of the thermal CVD method that does not use plasma, such plasma damage does not occur, so that the yield of the semiconductor device can be increased. Further, in the thermal CVD method, plasma damage during film formation does not occur, so that a film having few defects can be obtained.
  • the ALD method a thermal ALD method in which the reaction of the precursor and the reactor is performed only by thermal energy, a PEALD method using a plasma-excited reactor, and the like can be used.
  • the CVD method and ALD method are different from the sputtering method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be treated and has good step coverage.
  • the ALD method has excellent step covering property and excellent thickness uniformity, and is therefore suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film forming speed, it may be preferable to use it in combination with another film forming method such as a CVD method having a high film forming speed.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the raw material gas.
  • a film having a continuously changed composition can be formed by changing the flow rate ratio of the raw material gas while forming the film.
  • the time required for film formation is shortened because it does not require time for transport or pressure adjustment as compared with the case of forming a film using multiple film forming chambers. can do. Therefore, it may be possible to increase the productivity of the semiconductor device.
  • a film having an arbitrary composition can be formed by simultaneously introducing a plurality of different types of precursors.
  • a film having an arbitrary composition can be formed by controlling the number of cycles of each precursor.
  • a substrate (not shown) is prepared, and an insulator 212 is formed on the substrate (see FIGS. 12A to 12D).
  • the film formation of the insulator 212 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 212 can be reduced.
  • the film formation of the insulator 212 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • silicon nitride is formed as the insulator 212 by a pulse DC sputtering method using a silicon target in an atmosphere containing nitrogen gas.
  • an insulator such as silicon nitride that is difficult for impurities such as water and hydrogen to permeate it is possible to suppress the diffusion of impurities such as water and hydrogen contained in the layer below the insulator 212. Further, by using an insulator such as silicon nitride that is difficult for copper to permeate as the insulator 212, even if a metal such as copper that is easily diffused is used for the conductor in the layer below the insulator 212 (not shown), the metal is used. Can be prevented from diffusing upward through the insulator 212.
  • the insulator 214 is formed on the insulator 212 (see FIGS. 12A to 12D).
  • the film formation of the insulator 214 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 214 can be reduced.
  • the film formation of the insulator 214 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • aluminum oxide is formed as the insulator 214 by a pulse DC sputtering method using an aluminum target in an atmosphere containing oxygen gas.
  • the insulator 214 it is preferable to use a metal oxide having an amorphous structure, for example, aluminum oxide, which has a high function of capturing or fixing hydrogen. As a result, hydrogen contained in the insulator 216 or the like can be captured or fixed, and the hydrogen can be prevented from diffusing into the oxide 230.
  • a metal oxide having an amorphous structure or aluminum oxide having an amorphous structure as the insulator 214 because hydrogen may be captured or fixed more effectively. This makes it possible to manufacture a transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 216 is formed on the insulator 214.
  • the film formation of the insulator 216 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 216 can be reduced.
  • the film formation of the insulator 216 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • silicon oxide is formed as the insulator 216 by a pulse DC sputtering method using a silicon target in an atmosphere containing oxygen gas.
  • the insulator 212, the insulator 214, and the insulator 216 are continuously formed without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used.
  • the insulator 212, the insulator 214, and the insulator 216 are formed by reducing the amount of hydrogen in the film, and further, the amount of hydrogen mixed in the film between the film forming steps is reduced. Can be done.
  • an opening reaching the insulator 214 is formed in the insulator 216.
  • the opening also includes, for example, a groove, a slit, and the like. Further, the area where the opening is formed may be referred to as an opening. Although wet etching may be used to form the openings, it is preferable to use dry etching for microfabrication.
  • the insulator 214 it is preferable to select an insulator that functions as an etching stopper film when the insulator 216 is etched to form a groove. For example, when silicon oxide or silicon oxide nitride is used for the insulator 216 forming the groove, silicon nitride, aluminum oxide, or hafnium oxide may be used for the insulator 214.
  • a capacitively coupled plasma (CCP: Capacitively Coupled Plasma) etching apparatus having parallel plate type electrodes can be used.
  • the capacitive coupling type plasma etching apparatus having a parallel plate type electrode may be configured to apply a high frequency voltage to one of the parallel plate type electrodes. Alternatively, a plurality of different high frequency voltages may be applied to one of the parallel plate type electrodes. Alternatively, a high frequency voltage having the same frequency may be applied to each of the parallel plate type electrodes. Alternatively, a high frequency voltage having a different frequency may be applied to each of the parallel plate type electrodes.
  • a dry etching apparatus having a high-density plasma source can be used. As the dry etching apparatus having a high-density plasma source, for example, an inductively coupled plasma (ICP: Inductively Coupled Plasma) etching apparatus or the like can be used.
  • ICP Inductively Coupled Plasma
  • a conductive film to be a conductor 205a is formed. It is desirable that the conductive film contains a conductor having a function of suppressing the permeation of oxygen.
  • a conductor having a function of suppressing the permeation of oxygen For example, tantalum nitride, tungsten nitride, titanium nitride and the like can be used. Alternatively, it can be a laminated film of a conductor having a function of suppressing the permeation of oxygen and a tantalum, tungsten, titanium, molybdenum, aluminum, copper or molybdenum tungsten alloy.
  • the film formation of the conductive film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • titanium nitride is formed as a conductive film to be the conductor 205a.
  • a metal nitride in the lower layer of the conductor 205b, it is possible to suppress the oxidation of the conductor 205b by the insulator 216 or the like. Further, even if a metal that easily diffuses such as copper is used as the conductor 205b, it is possible to prevent the metal from diffusing out from the conductor 205a.
  • a conductive film to be the conductor 205b is formed.
  • the conductive film tantalum, tungsten, titanium, molybdenum, aluminum, copper, molybdenum tungsten alloy and the like can be used.
  • the film formation of the conductive film can be performed by using a plating method, a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • tungsten is formed as the conductive film.
  • a part of the conductive film to be the conductor 205a and a part of the conductive film to be the conductor 205b is removed, and the insulator 216 is exposed (see FIGS. 12A to 12D).
  • the conductor 205a and the conductor 205b remain only in the opening.
  • a part of the insulator 216 may be removed by the CMP treatment.
  • the insulator 222 is formed on the insulator 216 and the conductor 205 (see FIGS. 12A to 12D).
  • the insulator 222 it is preferable to form an insulator containing an oxide of one or both of aluminum and hafnium.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • hafnium zirconium oxide Insulators containing oxides of one or both of aluminum and hafnium have barrier properties against oxygen, hydrogen, and water.
  • the insulator 222 has a barrier property against hydrogen and water, hydrogen and water contained in the structure provided around the transistor 200 are suppressed from diffusing into the inside of the transistor 200 through the insulator 222. , The formation of oxygen deficiency in the oxide 230 can be suppressed.
  • the film formation of the insulator 222 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • hafnium oxide is formed as the insulator 222 by using the ALD method.
  • the heat treatment may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower, and more preferably 320 ° C. or higher and 450 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the oxygen gas may be about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. May be.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • an insulating film 224A is formed on the insulator 222 (see FIGS. 12A to 12D).
  • the film formation of the insulating film 224A can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed as the insulating film 224A by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulating film 224A can be reduced. Since the insulating film 224A comes into contact with the oxide 230a in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • the oxide film 230A and the oxide film 230B are formed in this order on the insulating film 224A (see FIGS. 12A to 12D). It is preferable that the oxide film 230A and the oxide film 230B are continuously formed without being exposed to the atmospheric environment. By forming the film without opening it to the atmosphere, it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the oxide film 230A and the oxide film 230B, and the vicinity of the interface between the oxide film 230A and the oxide film 230B. Can be kept clean.
  • the oxide film 230A and the oxide film 230B can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the sputtering method is used to form the oxide film 230A and the oxide film 230B.
  • the oxide film 230A and the oxide film 230B are formed by a sputtering method
  • oxygen or a mixed gas of oxygen and noble gas is used as the sputtering gas.
  • the sputtering gas By increasing the proportion of oxygen contained in the sputtering gas, excess oxygen in the oxide film formed can be increased.
  • the above oxide film is formed by a sputtering method, the above In—M—Zn oxide target or the like can be used.
  • the proportion of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%.
  • the oxide film 230B is formed by a sputtering method, if the ratio of oxygen contained in the sputtering gas is more than 30% and 100% or less, preferably 70% or more and 100% or less, the oxygen excess type oxidation is performed. A physical semiconductor is formed. Transistors using oxygen-rich oxide semiconductors in the channel formation region can obtain relatively high reliability. However, one aspect of the present invention is not limited to this.
  • the oxide film 230B is formed by a sputtering method and the ratio of oxygen contained in the sputtering gas is 1% or more and 30% or less, preferably 5% or more and 20% or less, an oxygen-deficient oxide semiconductor is formed. To. Transistors using oxygen-deficient oxide semiconductors in the channel formation region can obtain relatively high field-effect mobilities. Further, the crystallinity of the oxide film can be improved by forming a film while heating the substrate.
  • the insulating film 224A, the oxide film 230A, and the oxide film 230B are continuously formed by a sputtering method without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used. As a result, it is possible to reduce the mixing of hydrogen into the insulating film 224A, the oxide film 230A, and the oxide film 230B between the film forming steps.
  • the oxide film 230A and the oxide film 230B may be formed by using the ALD method.
  • a film forming method of the oxide film 230A and the oxide film 230B using the ALD method will be described. Since the film formation method using the ALD method is also described in the previous embodiment, different parts can be mainly described, and the common parts can be referred to the description of the previous embodiment. ..
  • the In-M-Zn oxide that can be used for the oxide film 230A and the oxide film 230B includes a layer having indium (In) and oxygen (hereinafter, In layer), and elements M, zinc (Zn), and oxygen. It tends to have a layered crystal structure in which a layer having (hereinafter, (M, Zn) layer) is laminated.
  • FIG. 6C shows an example of a film forming sequence using the precursors 411 to 413 and the oxidizing gas 414 to form a film.
  • the film formation sequence includes steps S11 to S13.
  • a precursor containing indium can be used.
  • a precursor containing the element M can be used.
  • a precursor containing zinc can be used.
  • Inorganic precursors or organic precursors may be used for each of the precursors 411 to 413.
  • a gas applicable to the oxidizing gas described in the previous embodiment can be used.
  • step S11 a step of introducing the precursor 411 and adsorbing the precursor having indium to the surface to be formed, a step of stopping the introduction of the precursor 411 and purging the excess precursor 411 in the chamber, and an oxidizing gas 414 are introduced.
  • the step of oxidizing the precursor 411 to form the In layer, the step of stopping the introduction of the oxidizing gas 414, and the step of purging the excess oxidizing gas 414 in the chamber are performed in this order.
  • step S12 is performed.
  • step S12 a step of introducing the precursor 412 and adsorbing the precursor having the element M on the surface of the In layer, a step of stopping the introduction of the precursor 413 and purging the excess precursor 412 in the chamber, and introducing an oxidizing gas 414.
  • the step of oxidizing the precursor 412 to form a layer having the element M and oxygen hereinafter referred to as M layer
  • the step of stopping the oxidizing gas 414 and purging the excess oxidizing gas 414 in the chamber In order.
  • step S13 is performed.
  • step S13 a step of introducing the precursor 413 to adsorb the zinc-containing precursor to the surface of the M layer, a step of stopping the introduction of the precursor 413, and a step of purging the excess precursor 413 in the chamber, and introducing an oxidizing gas 414 are introduced.
  • the steps to be performed are performed in order.
  • an In—M—Zn oxide having a desired film thickness By repeating the cycle with steps S11 to S13 as one cycle (cycle), an In—M—Zn oxide having a desired film thickness can be formed.
  • the element M or Zn may be mixed in the In layer during the film formation or due to the heat treatment after the film formation.
  • In or Zn may be mixed in the M layer.
  • In or Ga may be mixed in the Zn layer.
  • steps S11 to S13 are performed in one cycle is not limited to one.
  • the number of steps S11 to S13 in one cycle may be set so as to obtain an In—M—Zn oxide having a desired composition.
  • the cycle is set to step S11, step S13, step S12, and step S13 as one cycle. It is good to repeat.
  • the In—Zn oxide can be formed by repeating the cycle composed of steps S11 and S12.
  • the (M, Zn) layer may be formed in step S12 by introducing the precursor 413 at the same time.
  • the precursor 412 or the precursor 413 may be introduced at the same time to form an In layer containing the element M or Zn in step S11.
  • the manufacturing apparatus used for the film formation by the ALD method can take into consideration the explanation of the above-described embodiment.
  • the manufacturing apparatus can be standardized.
  • the insulator 130 can be continuously formed on the oxide film 230B by forming the oxide film 230A and the oxide film 230B and then switching between the precursor and the oxidizing gas. can. Therefore, the oxide film 230B and the insulator 130 can be formed without opening to the atmosphere, and the vicinity of the interface between the oxide film 230B and the insulator 130 can be kept clean.
  • two or more manufacturing devices used for film formation by the ALD method may be incorporated in the multi-chamber type film forming device.
  • the oxide film 230A and the oxide film 230B and the ferroelectric layer may be formed by different manufacturing apparatus, the oxide film 230A and the oxide film 230B can be formed without switching between the precursor and the oxidizing gas.
  • a ferroelectric layer can be continuously formed.
  • the heat treatment may be performed in a temperature range in which the oxide film 230A and the oxide film 230B do not crystallize, and may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 400 ° C. or higher and 600 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the oxygen gas may be about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. May be.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • hydrogen in the insulator 216, the insulating film 224A, the oxide film 230A, and the oxide film 230B moves to the insulator 222 and is absorbed into the insulator 222.
  • hydrogen in the insulator 216, the insulating film 224A, the oxide film 230A, and the oxide film 230B diffuses into the insulator 222. Therefore, the hydrogen concentration of the insulator 222 increases, but the hydrogen concentration in the insulator 216, the insulating film 224A, the oxide film 230A, and the oxide film 230B decreases.
  • the insulating film 224A functions as a gate insulator of the transistor 200, and the oxide film 230A and the oxide film 230B function as a channel forming region of the transistor 200. Therefore, the transistor 200 having the insulating film 224A, the oxide film 230A, and the oxide film 230B having the reduced hydrogen concentration is preferable because it has good reliability.
  • a conductive film 242A is formed on the oxide film 230B (see FIGS. 12A to 12D).
  • the film formation of the conductive film 242A can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method for example, as the conductive film 242A, tantalum nitride may be formed by using a sputtering method.
  • the heat treatment may be performed before the film formation of the conductive film 242A.
  • the heat treatment may be performed under reduced pressure to continuously form a conductive film 242A without exposure to the atmosphere.
  • the water and hydrogen adsorbed on the surface of the oxide film 230B can be removed, and the water concentration and the hydrogen concentration in the oxide film 230A and the oxide film 230B can be further reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower. In the present embodiment, the temperature of the heat treatment is set to 200 ° C.
  • an insulating film 271A is formed on the conductive film 242A (see FIGS. 12A to 12D).
  • the insulating film 271A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • As the insulating film 271A it is preferable to use an insulating film having a function of suppressing the permeation of oxygen.
  • aluminum oxide or silicon nitride may be formed as the insulating film 271A by a sputtering method.
  • the conductive film 242A and the insulating film 271A are continuously formed by a sputtering method without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used.
  • the conductive film 242A and the insulating film 271A can be formed by reducing the amount of hydrogen in the film, and further, it is possible to reduce the mixing of hydrogen in the film between each film forming step.
  • the film to be the hard mask may be continuously formed without being exposed to the atmosphere.
  • the insulating film 224A, the oxide film 230A, the oxide film 230B, the conductive film 242A, and the insulating film 271A are processed into an island shape by using a lithography method to form an insulator 224, an oxide 230a, an oxide 230b, and a conductive film.
  • a layer 242B and an insulating layer 271B are formed (see FIGS. 13A to 13D).
  • the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B are formed so that at least a part thereof overlaps with the conductor 205.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for microfabrication. Further, the insulating film 224A, the oxide film 230A, the oxide film 230B, the conductive film 242A, and the insulating film 271A may be processed under different conditions.
  • the resist is first exposed through a mask. Next, the exposed area is removed or left with a developer to form a resist mask. Next, a conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by etching the resist mask.
  • a resist mask may be formed by exposing the resist using KrF excimer laser light, ArF excimer laser light, EUV (Extreme Ultraviolet) light, or the like. Further, an immersion technique may be used in which a liquid (for example, water) is filled between the substrate and the projection lens for exposure. Further, instead of the above-mentioned light, an electron beam or an ion beam may be used.
  • the resist mask can be removed by performing a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a hard mask made of an insulator or a conductor may be used under the resist mask.
  • a hard mask an insulating film or a conductive film to be a hard mask material is formed on the conductive film 242A, a resist mask is formed on the insulating film or a conductive film, and the hard mask material is etched to form a hard mask having a desired shape. can do.
  • Etching of the conductive film 242A or the like may be performed after removing the resist mask, or may be performed while leaving the resist mask. In the latter case, the resist mask may disappear during etching.
  • the hard mask may be removed by etching after etching the conductive film 242A or the like.
  • the material of the hard mask does not affect the post-process or can be used in the post-process, it is not always necessary to remove the hard mask.
  • the insulating layer 271B is used as a hard mask.
  • the conductive layer 242B does not have a curved surface between the side surface and the upper surface as shown in FIGS. 13B to 13D.
  • the conductor 242a and the conductor 242b shown in FIGS. 8B and 8D have a square end at the intersection of the side surface and the upper surface. Since the end portion where the side surface and the upper surface of the conductor 242 intersect is angular, the cross-sectional area of the conductor 242 becomes larger than that in the case where the end portion has a curved surface. As a result, the resistance of the conductor 242 is reduced, so that the on-current of the transistor 200 can be increased.
  • the side surfaces of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may have a tapered shape.
  • the tapered shape refers to a shape in which at least a part of the side surface of the structure is provided so as to be inclined with respect to the substrate surface.
  • the angle formed by the inclined side surface and the substrate surface (hereinafter, may be referred to as a taper angle) is less than 90 °.
  • the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may have, for example, a taper angle of 60 ° or more and less than 90 °.
  • the present invention is not limited to the above, and the side surfaces of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may be configured to be substantially perpendicular to the upper surface of the insulator 222. With such a configuration, when a plurality of transistors 200 are provided, it is possible to reduce the area and increase the density.
  • the by-products generated in the etching step may be formed in layers on the side surfaces of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B.
  • the layered by-product will be formed between the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B, and the insulator 275. Therefore, it is preferable to remove the layered by-product formed in contact with the upper surface of the insulator 222.
  • the insulator 275 is formed by covering the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B.
  • the insulator 275 is in close contact with the upper surface of the insulator 222 and the side surface of the insulator 224.
  • the film formation of the insulator 275 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • As the insulator 275 it is preferable to use an insulating film having a function of suppressing the permeation of oxygen.
  • the insulator 275 aluminum oxide may be formed into a film by a sputtering method, and silicon nitride may be formed on the aluminum oxide by a PEALD method.
  • the function of suppressing the diffusion of impurities such as water and hydrogen and oxygen may be improved.
  • the oxide 230a, the oxide 230b, and the conductive layer 242B can be covered with the insulator 275 and the insulating layer 271B having a function of suppressing the diffusion of oxygen. This makes it possible to reduce the direct diffusion of oxygen from the insulator 280 or the like into the insulator 224, the oxide 230a, the oxide 230b, and the conductive layer 242B in a later step.
  • an insulating film to be the insulator 280 is formed on the insulator 275.
  • the film formation of the insulating film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a silicon oxide film may be formed by using a sputtering method.
  • an insulator 280 containing excess oxygen can be formed.
  • the hydrogen concentration in the insulator 280 can be reduced.
  • heat treatment may be performed before the film formation of the insulating film.
  • the heat treatment may be performed under reduced pressure to continuously form the insulating film without exposing it to the atmosphere.
  • the water and hydrogen adsorbed on the surface of the insulator 275 and the like are removed, and the water concentration and the hydrogen concentration in the oxide 230a, the oxide 230b, and the insulator 224 are further reduced. It can be reduced.
  • the above-mentioned heat treatment conditions can be used for the heat treatment.
  • the insulator 280 may have a laminated structure of silicon oxide formed by a sputtering method and silicon oxide formed on the insulator by a CVD method. Further, silicon nitride may be further laminated on top of the silicon nitride.
  • the insulating film to be the insulator 280 is subjected to CMP treatment to form an insulator 280 having a flat upper surface.
  • silicon nitride may be formed on the insulator 280 by, for example, a sputtering method, and CMP treatment may be performed until the silicon nitride reaches the insulator 280.
  • a part of the insulator 280, a part of the insulator 275, a part of the insulating layer 271B, and a part of the conductive layer 242B are processed to form an opening reaching the oxide 230b.
  • the opening is preferably formed so as to overlap the conductor 205.
  • an insulator 271a, an insulator 271b, a conductor 242a, and a conductor 242b are formed (see FIGS. 14A to 14D).
  • the side surfaces of the insulator 280, the insulator 275, the insulator 271, and the conductor 242 may have a tapered shape.
  • the taper angle of the insulator 280 may be larger than the taper angle of the conductor 242.
  • the upper portion of the oxide 230b may be removed when the opening is formed.
  • a dry etching method or a wet etching method can be used for processing a part of the insulator 280, a part of the insulator 275, a part of the insulating layer 271B, and a part of the conductive layer 242B.
  • Processing by the dry etching method is suitable for microfabrication. Further, the processing may be performed under different conditions. For example, a part of the insulator 280 is processed by a dry etching method, a part of the insulator 275 and a part of the insulating layer 271B are processed by a wet etching method, and a part of the conductive layer 242B is processed by a dry etching method. You may.
  • impurities may adhere to the side surface of the oxide 230a, the upper surface and the side surface of the oxide 230b, the side surface of the conductor 242, the side surface of the insulator 280, or the diffusion of the impurities into the inside thereof.
  • a step of removing such impurities may be performed. Further, the dry etching may form a damaged region on the surface of the oxide 230b. Such damaged areas may be removed.
  • the impurities include an insulator 280, an insulator 275, a part of the insulating layer 271B, and a component contained in the conductive layer 242B, and a component contained in a member used in an apparatus used for forming the opening. Examples thereof include those caused by the components contained in the gas or liquid used for etching.
  • the impurities include hafnium, aluminum, silicon, tantalum, fluorine, chlorine and the like.
  • impurities such as aluminum or silicon inhibit the conversion of oxide 230b to CAAC-OS. Therefore, it is preferable that impurity elements such as aluminum and silicon that inhibit CAAC-OS formation are reduced or removed.
  • the concentration of aluminum atoms in the oxide 230b and its vicinity may be 5.0 atomic% or less, preferably 2.0 atomic% or less, more preferably 1.5 atomic% or less, and 1.0. Atomic% or less is more preferable, and less than 0.3 atom% is further preferable.
  • the region of the metal oxide that has become a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor) due to the inhibition of CAAC-OS by impurities such as aluminum or silicon is defined as a non-CAAC region. May be called.
  • a-like OS atomous-like oxide semiconductor
  • impurities such as aluminum or silicon
  • the non-CAAC region since the crystal structure is less dense, a large amount of VOH is formed, and the transistor is likely to be normally turned on. Therefore, it is preferable that the non-CAAC region of the oxide 230b is reduced or removed.
  • the oxide 230b has a layered CAAC structure.
  • the conductor 242a or the conductor 242b and its vicinity function as a drain. That is, it is preferable that the oxide 230b near the lower end of the conductor 242a (conductor 242b) has a CAAC structure.
  • the damaged region of the oxide 230b is removed, and by having the CAAC structure, fluctuations in the electrical characteristics of the transistor 200 can be further suppressed. In addition, the reliability of the transistor 200 can be improved.
  • a cleaning process is performed in order to remove impurities and the like adhering to the surface of the oxide 230b in the above etching step.
  • the cleaning method include wet cleaning using a cleaning liquid (also referred to as wet etching treatment), plasma treatment using plasma, cleaning by heat treatment, and the like, and the above cleaning may be appropriately combined.
  • the cleaning process may deepen the groove.
  • Wet cleaning may be performed using carbonated water or an aqueous solution obtained by diluting ammonium water, oxalic acid, phosphoric acid, hydrofluoric acid, etc. with pure water, pure water, carbonated water, or the like.
  • ultrasonic cleaning may be performed using these aqueous solutions, pure water, or carbonated water.
  • these cleanings may be performed in combination as appropriate.
  • an aqueous solution obtained by diluting hydrofluoric acid with pure water may be referred to as diluted hydrofluoric acid
  • an aqueous solution obtained by diluting ammonia water with pure water may be referred to as diluted ammonia water.
  • concentration, temperature, etc. of the aqueous solution may be appropriately adjusted depending on the impurities to be removed, the configuration of the semiconductor device to be washed, and the like.
  • the ammonia concentration of the diluted ammonia water may be 0.01% or more and 5% or less, preferably 0.1% or more and 0.5% or less.
  • the hydrogen fluoride concentration of the diluted hydrofluoric acid may be 0.01 ppm or more and 100 ppm or less, preferably 0.1 ppm or more and 10 ppm or less.
  • the above cleaning treatment may be performed a plurality of times, and the cleaning liquid may be changed for each cleaning treatment.
  • a treatment using diluted hydrofluoric acid or diluted aqueous ammonia may be performed as the first cleaning treatment
  • a treatment using pure water or carbonated water may be performed as the second cleaning treatment.
  • wet cleaning is performed using diluted ammonia water.
  • impurities adhering to the surface of the oxide 230a, the oxide 230b, etc. or diffused inside can be removed. Further, the crystallinity of the oxide 230b can be enhanced.
  • the heat treatment may be performed after the etching or the cleaning.
  • the heat treatment may be performed at 100 ° C. or higher and 450 ° C. or lower, preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 230a and the oxide 230b to reduce the oxygen deficiency.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be continuously performed in a nitrogen atmosphere without being exposed to the atmosphere.
  • an insulating film 252A is formed (see FIGS. 15A to 15D).
  • the insulating film 252A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 252A is preferably formed by using the ALD method.
  • the insulating film 252A is preferably formed with a thin film thickness, and it is necessary to reduce the variation in film thickness.
  • the ALD method is a film-forming method in which a precursor and a reactor (for example, an oxidizing agent) are alternately introduced, and the film thickness can be adjusted by the number of times this cycle is repeated, so that the film thickness is precise.
  • the film thickness can be adjusted. Further, as shown in FIGS. 15B and 15C, the insulating film 252A needs to be formed on the bottom surface and the side surface of the opening formed in the insulator 280 or the like with good coverage. In particular, it is preferable that a film is formed on the upper surface and the side surface of the oxide 230 and the side surface of the conductor 242 with good coverage. Since the atomic layer can be deposited layer by layer on the bottom surface and the side surface of the opening, the insulating film 252A can be formed with good coverage on the opening.
  • ozone (O 3 ), oxygen (O 2 ), water (H 2 O) and the like can be used as the oxidizing agent.
  • oxygen (O 2 ), or the like, which does not contain hydrogen, as an oxidizing agent hydrogen diffused in the oxide 230b can be reduced.
  • aluminum oxide is formed as the insulating film 252A by the thermal ALD method.
  • microwave processing for example, it is preferable to use a microwave processing apparatus having a power source for generating high-density plasma using microwaves.
  • the frequency of the microwave processing device may be 300 MHz or more and 300 GHz or less, preferably 2.4 GHz or more and 2.5 GHz or less, for example, 2.45 GHz.
  • the electric power of the power source to which the microwave of the microwave processing apparatus is applied may be 1000 W or more and 10000 W or less, preferably 2000 W or more and 5000 W or less.
  • the microwave processing device may have a power supply for applying RF to the substrate side. Further, by applying RF to the substrate side, oxygen ions generated by the high-density plasma can be efficiently guided into the oxide 230b.
  • the microwave treatment is preferably performed under reduced pressure, and the pressure may be 10 Pa or more and 1000 Pa or less, preferably 300 Pa or more and 700 Pa or less.
  • the treatment temperature may be 750 ° C. or lower, preferably 500 ° C. or lower, for example, about 400 ° C.
  • the heat treatment may be continuously performed without exposing to the outside air.
  • the heat treatment may be performed at 100 ° C. or higher and 750 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower.
  • the microwave treatment may be performed using oxygen gas and argon gas.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be larger than 0% and 100% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be larger than 0% and 50% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be 10% or more and 40% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be 10% or more and 30% or less.
  • the carrier concentration in the region 230 bc can be reduced by performing the microwave treatment in an atmosphere containing oxygen. Further, in the microwave treatment, by preventing an excessive amount of oxygen from being introduced into the chamber, it is possible to prevent the carrier concentration from being excessively lowered in the region 230ba and the region 230bb.
  • oxygen gas is turned into plasma using microwaves or high frequencies such as RF, and the oxygen plasma is applied to the region between the conductors 242a and the conductors 242b of the oxide 230b.
  • the region 230bc can be irradiated with a high frequency such as microwaves or RF. That is, a microwave, a high frequency oxygen plasma such as RF, or the like can be applied to the region 230 bc.
  • the VOH of the region 230 bc can be divided and hydrogen can be removed from the region 230 bc.
  • the reaction “VO H ⁇ H + VO” occurs, and the VO H contained in the region 230 bc can be reduced. Therefore, oxygen deficiency and VOH in the region 230bc can be reduced, and the carrier concentration can be lowered. Further, by supplying the oxygen radical generated by the oxygen plasma or the oxygen contained in the insulator 250 to the oxygen deficiency formed in the region 230 bc, the oxygen deficiency in the region 230 bc is further reduced and the carrier concentration is increased. Can be reduced.
  • a conductor 242a and a conductor 242b are provided on the region 230ba and the region 230bb shown in FIG. 9A, respectively.
  • the conductor 242 functions as a shielding film against the action of microwaves, high frequencies such as RF, oxygen plasma, etc. when microwave treatment is performed in an atmosphere containing oxygen. Therefore, it is preferable that the conductor 242 has a function of shielding electromagnetic waves of 300 MHz or more and 300 GHz or less, for example, 2.4 GHz or more and 2.5 GHz or less.
  • microwave treatment does not cause a reduction in VOH and an excessive amount of oxygen supply in the regions 230ba and 230bb , so that the carrier concentration in the regions 230ba and 230bb does not occur. It is possible to prevent the decrease.
  • an insulator 252 having a barrier property against oxygen is provided in contact with the side surfaces of the conductor 242a and the conductor 242b. As a result, it is possible to suppress the formation of an oxide film on the side surfaces of the conductor 242a and the conductor 242b by microwave treatment.
  • oxygen deficiency and VOH can be selectively removed in the region 230 bc of the oxide semiconductor to make the region 230 bc i-type or substantially i-type. Further, it is possible to suppress the supply of excess oxygen to the region 230ba and the region 230bb that function as the source region or the drain region, and maintain the state of the n-type region before the microwave treatment. As a result, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and suppress variations in the electrical characteristics of the transistor 200 within the substrate surface.
  • an insulating film 250A is formed (see FIGS. 15A to 15D).
  • the heat treatment may be performed before the film formation of the insulating film 250A, or the heat treatment may be performed under reduced pressure to continuously form the insulating film 250A without exposure to the atmosphere. Further, it is preferable that the heat treatment is performed in an atmosphere containing oxygen. By performing such a treatment, it is possible to remove the water and hydrogen adsorbed on the surface of the insulating film 252A and further reduce the water concentration and the hydrogen concentration in the oxide 230a and the oxide 230b. ..
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower.
  • the insulating film 250A can be formed by using a sputtering method, a CVD method, a PECVD method, an MBE method, a PLD method, an ALD method, or the like. Further, it is preferable that the insulating film 250A is formed by a film forming method using a gas in which hydrogen atoms are reduced or removed. Thereby, the hydrogen concentration of the insulating film 250A can be reduced. Since the insulating film 250A becomes the insulator 250 facing the oxide 230b via the insulator 252 having a thin film thickness in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • silicon oxide nitride is formed as the insulating film 250A by the PECVD method.
  • an insulating film to be the insulator 250b may be formed after the film formation of the insulating film 250A.
  • a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like can be used for the film formation of the insulating film to be the insulator 250b.
  • the insulating film to be the insulator 250b is preferably formed by using an insulator having a function of suppressing the diffusion of oxygen. With such a configuration, oxygen contained in the insulator 250a can be suppressed from diffusing into the conductor 260.
  • the insulating film to be the insulator 250b can be provided by using the same material as the insulator 222.
  • hafnium oxide may be formed by a thermal ALD method as an insulating film to be an insulator 250b.
  • Microwave treatment may be performed after the insulating film 250A is formed.
  • the microwave treatment conditions performed after the film formation of the insulating film 252A described above may be used.
  • the microwave treatment may be performed after the film formation of the insulating film 250A without performing the microwave treatment performed after the film formation of the insulating film 252A.
  • the insulating film to be the insulator 250b is provided as described above, microwave treatment may be performed after the insulating film 250A is formed.
  • the microwave treatment conditions performed after the film formation of the insulating film 252A described above may be used.
  • the microwave treatment may be performed after the film formation of the insulating film to be the insulator 250b without performing the microwave treatment performed after the film formation of the insulating film 252A or the insulating film 250A.
  • the heat treatment may be performed while maintaining the reduced pressure state after each microwave treatment.
  • hydrogen in the insulating film 252A, the insulating film 250A, the insulating film to be the insulator 250b, the oxide 230b, and the oxide 230a can be efficiently removed.
  • a part of hydrogen may be gettered to the conductor 242 (conductor 242a and conductor 242b).
  • the step of performing the heat treatment may be repeated a plurality of times while maintaining the reduced pressure state after the microwave treatment.
  • the heat treatment temperature is preferably 300 ° C. or higher and 500 ° C. or lower.
  • the microwave treatment that is, microwave annealing may also serve as the heat treatment. When the oxide 230b or the like is sufficiently heated by microwave annealing, the heat treatment may not be performed.
  • the diffusion of hydrogen, water, impurities, etc. can be suppressed. Therefore, hydrogen, water, impurities, etc. diffuse into the oxide 230b, the oxide 230a, etc. via the insulator 252 by a post-step such as forming a film of the conductive film to be the conductor 260 or a post-treatment such as heat treatment. Can be suppressed.
  • an insulating film 254A is formed (see FIGS. 15A to 15D).
  • a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like can be used for the film formation of the insulating film 254A.
  • the insulating film 254A is preferably formed by using the ALD method in the same manner as the insulating film 252A.
  • the insulating film 254A can be formed with a thin film thickness and good coverage.
  • silicon nitride is formed as the insulating film 254A by the PEALD method.
  • a conductive film to be the conductor 260a and a conductive film to be the conductor 260b are formed in order.
  • the film formation of the conductive film to be the conductor 260a and the conductive film to be the conductor 260b can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the ALD method is used to form titanium nitride as the conductive film to be the conductor 260a
  • the CVD method is used to form tungsten as the conductive film to be the conductor 260b.
  • the insulating film 252A, the insulating film 250A, the insulating film 254A, the conductive film to be the conductor 260a, and the conductive film to be the conductor 260b are polished until the insulator 280 is exposed.
  • 252, insulator 250, insulator 254, and conductor 260 (conductor 260a and conductor 260b) are formed (see FIGS. 16A to 16D).
  • the insulator 252 is arranged so as to cover the opening reaching the oxide 230b.
  • the conductor 260 is arranged so as to embed the opening via the insulator 252, the insulator 250, and the insulator 254.
  • the heat treatment may be performed under the same conditions as the above heat treatment.
  • the treatment is carried out in a nitrogen atmosphere at a temperature of 400 ° C. for 1 hour.
  • the heat treatment the water concentration and the hydrogen concentration in the insulator 250 and the insulator 280 can be reduced.
  • the insulator 282 may be continuously formed without being exposed to the atmosphere.
  • the insulator 282 is formed on the insulator 252, the insulator 250, the insulator 254, the conductor 260, and the insulator 280 (see FIGS. 16A to 16D).
  • the film formation of the insulator 282 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 282 is preferably performed by using a sputtering method. By using a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 282 can be reduced.
  • aluminum oxide is formed as the insulator 282 by a pulse DC sputtering method using an aluminum target in an atmosphere containing oxygen gas.
  • the pulse DC sputtering method By using the pulse DC sputtering method, the film thickness distribution can be made more uniform, and the sputtering rate and the film quality can be improved.
  • oxygen can be added to the insulator 280 while forming the film. This allows the insulator 280 to contain excess oxygen. At this time, it is preferable to form the insulator 282 while heating the substrate.
  • an etching mask is formed on the insulator 282 by a lithography method, and a part of the insulator 282, a part of the insulator 280, a part of the insulator 275, a part of the insulator 222, and the insulator 216 are formed. Is partially processed until the upper surface of the insulator 214 is exposed. Although wet etching may be used for the processing, it is preferable to use dry etching for fine processing.
  • heat treatment may be performed.
  • the heat treatment may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 350 ° C. or higher and 600 ° C. or lower. Further, the heat treatment is preferably lower than the heat treatment temperature performed after the oxide film 230B is formed.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas. By performing the heat treatment, a part of oxygen added to the insulator 280 diffuses into the oxide 230 via the insulator 250 and the like.
  • the insulator 280 is included in the insulator 280 from the side surface of the insulator 280 formed by processing the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216. Oxygen and hydrogen combined with the oxygen can be released to the outside. Hydrogen combined with oxygen is released as water. Therefore, unnecessary oxygen and hydrogen contained in the insulator 280 can be reduced.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230. Since the insulator 252 has a barrier property against oxygen, it is possible to reduce the diffusion of an excessive amount of oxygen into the oxide 230. As a result, oxygen can be supplied to the region 230 bc and its vicinity so that an excessive amount of oxygen is not supplied. Thereby, oxygen deficiency and VOH formed in the region 230 bc can be reduced while suppressing the oxidation of the side surface of the conductor 242 by excess oxygen. Therefore, the electrical characteristics of the transistor 200 can be improved and the reliability can be improved.
  • the volume of the insulator 280 for one transistor 200 may become excessively small.
  • the amount of oxygen diffused in the oxide 230 is significantly reduced. If the oxide 230 is heated in contact with an oxidative insulator (for example, an insulator 250) that does not contain sufficient oxygen, the oxygen constituting the oxide 230 may be desorbed.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230 in the region overlapping with the conductor 260 of the oxide 230.
  • the insulator 252 Since the insulator 252 has a barrier property against oxygen, it is possible to reduce the desorption of oxygen from the oxide 230 even in the above heat treatment. Thereby, oxygen deficiency and VOH formed in the region 230 bc can be reduced. Therefore, the electrical characteristics of the transistor 200 can be improved and the reliability can be improved.
  • a transistor having good electrical characteristics and good reliability is formed regardless of whether the amount of oxygen supplied from the insulator 280 is large or small. Can be done. Therefore, it is possible to provide a semiconductor device in which the electrical characteristics of the transistor 200 are suppressed from being dispersed in the substrate surface.
  • the insulator 283 is formed on the insulator 282 (see FIGS. 17A to 17D).
  • the film formation of the insulator 283 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 283 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 283 can be reduced.
  • the insulator 283 may have a multi-layer structure.
  • silicon nitride may be formed into a film by a sputtering method, and silicon nitride may be formed on the silicon nitride by an ALD method.
  • ALD method By wrapping the transistor 200 with the insulator 283 and the insulator 214 having high barrier properties, it is possible to prevent moisture and hydrogen from entering from the outside.
  • an insulating film to be the insulator 274 is formed on the insulator 283.
  • the film formation of the insulating film to be the insulator 274 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed by a CVD method as an insulating film to be an insulator 274.
  • the insulating film to be the insulator 274 is polished by CMP treatment until the insulator 283 is exposed to flatten the upper surface and form the insulator 274 (see FIGS. 17A to 17D). A part of the upper surface of the insulator 283 may be removed by the CMP treatment.
  • the insulator 285 is formed on the insulator 274 and the insulator 283 (see FIGS. 8A to 8D).
  • the film formation of the insulator 285 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 285 is preferably performed by using a sputtering method. By using a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 285 can be reduced.
  • silicon oxide is formed as an insulator 285 by a sputtering method.
  • the semiconductor device having the transistor 200 shown in FIGS. 8A to 8D can be manufactured. Further, as described above, by thoroughly removing at least one of impurities, here hydrogen, hydrocarbon, and carbon in the film of the insulator 130, a film having high purity and intrinsic ferroelectricity is formed. can do. A film having high-purity intrinsic ferroelectricity and a high-purity intrinsic oxide semiconductor have very high consistency in the manufacturing process. Therefore, it is possible to provide a method for manufacturing a semiconductor device having high productivity.
  • FIG. 18A and 18B show a semiconductor device including the transistor 200 and the capacitive element 100 according to the previous embodiment.
  • FIG. 18A is a top view of the semiconductor device.
  • FIG. 18B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 18A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 18A some elements are omitted for the purpose of clarifying the figure.
  • a capacitive element 100 and a conductor 246 functioning as wiring are arranged on the transistor 200.
  • the area where the capacitive element 100 and the transistor 200 overlap is large in the top view. With such a configuration, the occupied area of the semiconductor device having the capacitive element 100 and the transistor 200 can be reduced. As a result, the semiconductor device can be miniaturized or highly integrated.
  • the semiconductor device has conductors 240 (conductors 240a and 240b) that are electrically connected to the source and drain of the transistor 200 and function as plugs. As shown in FIG. 18B, the conductor 240a is in contact with the upper surface of the conductor 242a, and the conductor 240b is in contact with the upper surface of the conductor 242b. Further, the conductor 240a is in contact with the lower surface of the conductor 246, and the conductor 240b is in contact with the lower surface of the conductor 110.
  • the insulator 241a is provided in contact with the side surface of the conductor 240a, and the insulator 241b is provided in contact with the side surface of the conductor 240b.
  • the capacitive element 100 shown in FIG. 18B has the same configuration as the capacitive element 100 shown in FIG. 1A.
  • the conductor 120 has a laminated structure of the conductor 120a and the conductor 120b provided in contact with the conductor 120a.
  • the insulator 155 has a laminated structure of the insulator 155a and the insulator 155b provided in contact with the insulator 155a.
  • the insulator 152 has a laminated structure of the insulator 152a and the insulator 152b provided in contact with the insulator 152a.
  • an insulator 287 that can use the same insulator as the insulator 152 is provided instead of the insulator 105 shown in FIG. 1A.
  • the conductor 120, the insulator 155, and the insulator 152 may have a single-layer structure or a structure having three or more layers, or the insulator 105 may be provided under the conductor 110. .. Further, the lower surface of the conductor 246, the lower surface of the insulator 155a, and the lower surface of the conductor 110 may be in contact with the upper surface of the insulator 285 without providing the insulator 287.
  • a conductor that can be used for the conductor 120 shown in the above embodiment may be formed by using an ALD method, a CVD method, or the like.
  • titanium nitride may be formed by using the thermal ALD method.
  • the film formation of the conductor 120a is preferably a method of forming a film while heating the substrate, such as the thermal ALD method.
  • the film may be formed by setting the substrate temperature to room temperature or higher, preferably 300 ° C. or higher, more preferably 325 ° C. or higher, and further preferably 350 ° C. or higher.
  • the film may be formed by setting the substrate temperature to 500 ° C. or lower, preferably 450 ° C. or lower.
  • the substrate temperature may be set to about 400 ° C.
  • a conductor that can be used for the conductor 120 shown in the above embodiment may be formed by using a sputtering method, an ALD method, a CVD method, or the like.
  • tungsten may be formed by using a metal CVD method.
  • the insulator 155a it is preferable to form an insulator that can be used for the insulator 155 shown in the above embodiment by using an ALD method, particularly a thermal ALD method.
  • an ALD method particularly a thermal ALD method.
  • aluminum oxide formed by the ALD method can be used as the insulator 155a.
  • the portion overlapping with them can be closed with aluminum oxide formed by the ALD method having good covering properties. can.
  • an insulator that can be used for the insulator 155 shown in the above embodiment may be formed into a film by a sputtering method.
  • a sputtering method aluminum oxide formed by a sputtering method can be used. Since the sputtering method does not require the use of hydrogen-containing molecules in the film-forming gas, it is possible to reduce the hydrogen concentration of the insulator 155 and the lower conductor 120. As a result, more impurities such as hydrogen contained in the insulator 130 can be captured or fixed.
  • the insulator 152a may be formed by forming an insulator that can be used for the insulator 152 shown in the above embodiment by a sputtering method.
  • a sputtering method silicon nitride formed by a sputtering method can be used. Since the sputtering method does not require the use of molecules containing hydrogen in the film-forming gas, it is possible to reduce the hydrogen concentration of the insulator 152a and the insulator 155 as a base during the film-forming.
  • the insulator 152b it is preferable to form an insulator that can be used for the insulator 152 shown in the above embodiment by using an ALD method, particularly a PEALD method.
  • an ALD method particularly a PEALD method.
  • silicon nitride formed by the PEALD method can be used as the insulator 152b.
  • the insulator 152b can be formed into a film with good coverage. Therefore, even if pinholes or step breaks are formed in the insulator 152a due to the unevenness of the base, hydrogen can be formed by covering them with the insulator 152b. Can be reduced from diffusing into the insulator 130 and the like.
  • the capacitance element 100 is sealed by the insulator 155a, the insulator 155b, the insulator 152a, the insulator 152b, and the insulator 287.
  • the insulator 155a, the insulator 155b, the insulator 152a, the insulator 152b, and the insulator 287 function as a sealing film.
  • impurities such as hydrogen are suppressed from being diffused from the outside of the insulator 152b and the insulator 287 to the capacitive element 100, and the insulator 155 captures impurities such as hydrogen inside the insulator 152b and the insulator 287.
  • it can be fixed and the hydrogen concentration of the insulator 130 of the capacitive element 100 can be reduced. Therefore, the ferroelectricity of the insulator 130 can be enhanced.
  • the transistor 200 is also sealed by the insulator 283, the insulator 282, and the insulator 214 and the insulator 212. Therefore, when performing a heat treatment for capturing or fixing impurities such as hydrogen in the capacitive element 100 to the insulator 155, at the same time, impurities such as hydrogen in the transistor 200 are captured or fixed to the insulator 282 and the insulator 214. Can be done.
  • the insulator 155a, the insulator 155b, the insulator 152a, and the insulator 152b are provided so as to enclose not only the capacitive element 100 but also the conductor 246. This makes it possible to prevent impurities such as hydrogen from diffusing into the oxide 230 via the capacitive element 100, the conductor 246, and the conductor 240 during the heat treatment. In this way, the capacitive element having high-purity intrinsic ferroelectricity with reduced impurities such as hydrogen and the high-purity intrinsic oxide semiconductor with reduced impurities such as hydrogen have very high consistency in the manufacturing process. High. Therefore, it is possible to provide a method for manufacturing a semiconductor device having high productivity.
  • the conductor 240 is provided so as to embed the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 287.
  • the lower surface of the conductor 240 is in contact with the upper surface of the conductor 242.
  • the conductor 240 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 240 may have a laminated structure of a first conductor having a thin film thickness provided along the side surface and the bottom surface of the opening and the second conductor on the first conductor.
  • a conductive material having a function of suppressing the permeation of impurities such as water and hydrogen is used for the first conductor arranged in the vicinity of the insulator 285 and the insulator 280.
  • a conductive material having a function of suppressing the permeation of impurities such as water and hydrogen is used for the first conductor arranged in the vicinity of the insulator 285 and the insulator 280.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the permeation of impurities such as water and hydrogen may be used in a single layer or in a laminated manner.
  • impurities such as water and hydrogen contained in the layer above the insulator 283 can be suppressed from being mixed into the oxide 230 through the conductor 240.
  • the above-mentioned conductive material containing tungsten, copper, or aluminum as a main component may be used.
  • the conductor 240 shown in FIG. 18B shows a configuration in which the first conductor and the second conductor are laminated, but the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a laminated structure having three or more layers.
  • the conductor 246 may be arranged in contact with the upper surface of the conductor 240.
  • the conductor 246 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 246 may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material. Further, it is preferable that the conductor 246 is formed of the same material in the same layer as the conductor 110.
  • the insulator 241a is provided in contact with the inner wall of the opening of the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 287, and is in contact with the side surface of the insulator 241a to conduct conductivity.
  • a body 240a is provided.
  • the insulator 241b is provided in contact with the inner wall of the opening of the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285 and the insulator 287, and is in contact with the side surface of the insulator 241b.
  • a conductor 240b is provided.
  • Each of the insulator 241a and the insulator 241b has a structure in which the first insulator is provided in contact with the inner wall of the opening, and the second insulator is further provided inside.
  • a barrier insulating film that can be used for the insulator 275 or the like may be used.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 283, the insulator 282, the insulator 275, and the insulator 271, impurities such as water and hydrogen contained in the insulator 280 and the like are contained in the conductor 240a and the conductor 240a. It is possible to suppress mixing with the oxide 230 through the conductor 240b. In particular, silicon nitride is suitable because it has a high barrier property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 280 from being absorbed by the conductor 240a and the conductor 240b.
  • the first insulator in contact with the inner wall of the opening such as the insulator 280 and the second insulator inside the insulator are against oxygen. It is preferable to use a barrier insulating film in combination with a barrier insulating film against hydrogen.
  • aluminum oxide formed by the ALD method may be used as the first insulator, and silicon nitride formed by the PEALD method may be used as the second insulator.
  • silicon nitride formed by the PEALD method may be used as the second insulator.
  • the side surface of the conductor 110 may be located inside the side surface of the insulator 130 and the conductor 120.
  • the insulator 130 is formed so as to cover the upper surface and the side surface of the conductor 110, and a region that does not overlap with the conductor 110 of the insulator 130 is in contact with the insulator 287.
  • the outer circumference of the conductor 110 is located inside the outer circumferences of the insulator 130 and the conductor 120.
  • the conductor 110 has a single-layer structure, but the present invention is not limited to this, and the conductor 110 may have a laminated structure of two or more layers.
  • the conductor 110 may have a laminated structure of two or more layers.
  • FIG. 19B a two-layer laminated structure of the conductor 110a and the conductor 110b on the conductor 110a may be used.
  • a conductor that can be used for the conductor 110 shown in the above embodiment may be formed by using a sputtering method, an ALD method, a CVD method, or the like.
  • tungsten may be formed by using a sputtering method.
  • a conductor that can be used for the conductor 110 shown in the above embodiment may be formed by using an ALD method, a CVD method, or the like.
  • titanium nitride may be formed by using the thermal ALD method.
  • CMP treatment or the like it is preferable that the flatness is improved by using CMP treatment or the like, as in the case of the conductor 110 shown in the previous embodiment.
  • the side surfaces of the insulator 130 and the conductor 120 may be located inside the side surface of the conductor 110.
  • the outer circumferences of the insulator 130 and the conductor 120 are located inside the outer circumference of the conductor 110 in the top view.
  • the insulator 130 is not formed in the vicinity of the step on the surface to be formed formed by the conductor 110, so that the region having low crystallinity formed in the vicinity of the step when the insulator 130 is formed is formed. It can be removed to form the capacitive element 100. Therefore, the insulator 130 shown in FIG. 19C is in contact with the highly flat upper surface of the conductor 110 as a whole, and can have many regions with high crystallinity.
  • the capacitive element 100 shown in FIG. 19C has a configuration in which the insulator 130 and the insulator 155a do not come into contact with each other.
  • a metal nitride is used for the insulator 130 and a metal oxide is used for the insulator 155a, it is possible to suppress the oxidation of the insulator 130 by having such a configuration.
  • the insulator 155 is configured such that the side surface thereof is located inside the side surface of the conductor 110, but the present invention is not limited to this.
  • the insulator 155a and the insulator 155b can be used with the conductor 110 and the insulator 130. And may be provided so as to wrap the conductor 120.
  • FIG. 18 shows a configuration in which the transistor 200 is connected to a capacitive element 100 including a material that may have ferroelectricity, but the present invention is not limited thereto.
  • a material capable of having ferroelectricity may be used as the transistor 200 and the insulator provided around the transistor 200.
  • a transistor having such a configuration will be described with reference to FIGS. 20A to 20C.
  • the transistor 200 shown in FIGS. 20A to 20C the transistor 200 shown in FIG. 8 is further provided with a conductor 240a, a conductor 240b, a conductor 246a, a conductor 246b, an insulator 241a, and an insulator 241b. There is.
  • the conductor 246a and the conductor 246b are the same conductors as the conductor 246 described above, the conductor 246a is provided in contact with the upper surface of the conductor 240a, and the conductor 246b is in contact with the upper surface of the conductor 240b. It is provided.
  • the transistor 200 shown in FIG. 20A uses an insulator 130a instead of the insulator 222.
  • As the insulator 130a a material that can have the same ferroelectricity as that of the insulator 130 can be used. That is, the transistor 200 shown in FIG. 20A uses a material capable of having ferroelectricity for the second gate insulator.
  • the transistor 200 shown in FIG. 20B uses an insulator 130b instead of the insulator 252, the insulator 250, and the insulator 254.
  • As the insulator 130b a material that can have the same ferroelectricity as that of the insulator 130 can be used. That is, the transistor 200 shown in FIG. 20B uses a material having a ferroelectricity for the first gate insulator. With such a configuration, the transistor 200 shown in FIG. 20B can function as the FeFET shown in FIG. 7B1.
  • all the first gate insulators are made of ferroelectric materials, but the present invention is not limited to this.
  • one or more of the insulator 252, the insulator 250a, the insulator 250b, and the insulator 254 shown in FIG. 9B may be configured by using a material capable of having ferroelectricity.
  • an insulating film having a laminated structure of the insulator 252 and the insulator 130b on the insulator 252 may be provided between the oxide 230b and the conductor 260.
  • an insulating film having a laminated structure of the insulator 130b and the insulator 254 on the insulator 130b may be provided between the oxide 230b and the conductor 260.
  • an insulator 130c is provided on the conductor 260, and a conductor 262 is provided on the insulator 130c.
  • a material that can have the same ferroelectricity as that of the insulator 130 can be used.
  • a conductive material that can be used for the conductor 260 can be used.
  • An insulator 282 is provided so as to cover the insulator 130c and the conductor 262. In the semiconductor device shown in FIG. 20C, it can be considered that one terminal of the ferroelectric capacitor is provided on the gate electrode of the transistor 200.
  • the insulator 130a, the insulator 130b, or the insulator 130c has the insulator 212, the insulator 214, the insulator 282, and the insulator 283 together with the transistor 200. , Is sealed. This suppresses the diffusion of hydrogen from the outside of the insulator 212 and the insulator 283 to the insulator 130a, the insulator 130b, or the insulator 130c, and further insulates the hydrogen inside the insulator 212 and the insulator 283.
  • the body 282 can be captured or adhered to reduce the hydrogen concentration of the insulator 130a, the insulator 130b, or the insulator 130c. Therefore, the ferroelectricity of the insulator 130a to the insulator 130c can be enhanced.
  • the insulator 130 is configured to be in contact with the upper surface of the insulator 287, the upper surface and the side surface of the conductor 110, but the present invention is not limited thereto.
  • the insulator 115a may be provided between the insulator 130 and the insulator 287 and the conductor 110. That is, the insulator 130 is in contact with the upper surface of the insulator 115a, and the insulator 287 and the conductor 110 are in contact with the lower surface of the insulator 115a.
  • the insulator 115a the insulator 115a shown in FIG.
  • the film thickness of the insulator 115a may be 0.2 nm or more and 2 nm or less, preferably 0.5 nm or more and 1 nm or less.
  • the insulator 130 is configured to be in contact with the lower surface of the conductor 120, but the present invention is not limited to this.
  • the insulator 115b may be provided between the insulator 130 and the conductor 120. That is, the insulator 130 is in contact with the lower surface of the insulator 115b, and the conductor 120 is in contact with the upper surface of the insulator 115b.
  • the insulator 115b the insulator 115b shown in FIG. 7C3 or the like can be used in the above embodiment.
  • the film thickness of the insulator 115b may be 0.2 nm or more and 2 nm or less, preferably 0.5 nm or more and 1 nm or less.
  • an insulator 115a is provided between the insulator 130 and the insulator 287 and the conductor 110, and an insulator 115b is provided between the insulator 130 and the conductor 120. It may be provided.
  • the capacitive element 100 shown in FIG. 21C can function as an FTJ element in which the capacitive element and the diode are connected as shown in FIGS. 7C1 and 7C4.
  • the insulator 155 and the insulator 287 are in contact with each other in a region that does not overlap with the conductor 120. That is, the FTJ element is sealed by the insulator 155a, the insulator 155b, the insulator 152a, the insulator 152b, and the insulator 287.
  • hydrogen is suppressed from diffusing from the outside of the insulator 152b and the insulator 287 to the insulator 130, and the insulator 155 captures or fixes the hydrogen inside the insulator 152b and the insulator 287, and the insulator
  • the hydrogen concentration of 130 can be reduced. Therefore, the ferroelectricity of the insulator 130 of the FTJ element can be enhanced.
  • the FTJ element shown in FIGS. 21A to 21C shows a configuration in which the conductor 240 is provided in contact with the lower surface of the conductor 110, the conductor 110 does not necessarily have to be electrically connected to the transistor 200. ..
  • a new transistor can be provided.
  • a semiconductor device having little variation in transistor characteristics Alternatively, one aspect of the present invention can provide a semiconductor device having good electrical characteristics. Alternatively, one aspect of the present invention can provide a semiconductor device with good reliability.
  • a semiconductor device having low power consumption can be provided.
  • a capacitive element containing a material capable of having ferroelectricity it is possible to provide a capacitive element containing a material capable of having ferroelectricity.
  • the capacitive element can be provided with good productivity.
  • the semiconductor device capable of miniaturization or high integration can be provided.
  • FIG. 22 shows an example of a semiconductor device (storage device) according to one aspect of the present invention.
  • the transistor 200 is provided above the transistor 300, and the capacitive element 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 200 the transistor 200 described in the previous embodiment can be used.
  • the capacitive element 100 the capacitive element 100 described in the previous embodiment can be used.
  • FIG. 22 shows an example in which the capacitive element 100 shown in FIG. 19A and the transistor 200 shown in FIG. 18B are used, but the present invention is not limited to this, and the capacitive element 100 and the transistor 200 are appropriately selected. Can be done.
  • the capacitive element 100 is made of a material capable of having a ferroelectricity, which has a property that polarization is generated inside by applying an electric field from the outside and polarization remains even when the electric field is zero. This makes it possible to form a non-volatile storage element using the capacitive element 100. That is, a 1-transistor 1-capacitor type ferroelectric memory can be formed by using a capacitive element that functions as a ferroelectric capacitor and a transistor 200.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer having an oxide semiconductor.
  • the transistor 200 has a characteristic of having a high withstand voltage. Therefore, by using an oxide semiconductor for the transistor 200, a high voltage can be applied to the transistor 200 even if the transistor 200 is miniaturized. By miniaturizing the transistor 200, the occupied area of the semiconductor device can be reduced.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300. Further, the wiring 1003 is electrically connected to one of the source and drain of the transistor 200, the wiring 1004 is electrically connected to one of the first gates of the transistor 200, and the wiring 1005 is electrically connected to one of the electrodes of the capacitive element 100. The wiring 1006 is electrically connected to the second gate of the transistor 200, and the wiring 1007 is electrically connected to the gate of the transistor 300.
  • the storage devices shown in FIG. 22 can form a memory cell array by arranging them in a matrix.
  • the transistor 300 is provided on the substrate 311 and has a conductor 316 that functions as a gate, an insulator 315 that functions as a gate insulator, a semiconductor region 313 that is a part of the substrate 311 and a low that functions as a source region or a drain region. It has a resistance region 314a and a low resistance region 314b.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the substrate 311 includes a semiconductor such as a silicon-based semiconductor in a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a serving as a source region or a drain region, a low resistance region 314b, and the like.
  • a semiconductor such as a silicon-based semiconductor in a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a serving as a source region or a drain region, a low resistance region 314b, and the like.
  • it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like.
  • a configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be used.
  • the transistor 300 may be a HEMT (High Electro
  • n-type conductivity such as arsenic and phosphorus, or p-type conductivity such as boron are imparted.
  • the conductor 316 that functions as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy containing an element that imparts n-type conductivity such as arsenic or phosphorus, or an element that imparts p-type conductivity such as boron.
  • a conductive material such as a material or a metal oxide material can be used.
  • the threshold voltage can be adjusted by changing the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride and tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding property, it is preferable to use a metal material such as tungsten and aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the semiconductor region 313 (a part of the substrate 311) in which the channel is formed has a convex shape. Further, the side surface and the upper surface of the semiconductor region 313 are provided so as to be covered by the conductor 316 via the insulator 315.
  • the conductor 316 may be made of a material that adjusts the work function. Since such a transistor 300 utilizes a convex portion of a semiconductor substrate, it is also called a FIN type transistor. In addition, it may have an insulator that is in contact with the upper part of the convex portion and functions as a mask for forming the convex portion. Further, although the case where a part of the semiconductor substrate is processed to form a convex portion is shown here, the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • a material capable of having ferroelectricity can be used as in the transistor 200 shown in FIGS. 20A to 20C.
  • the Si transistor can function as a FeFET.
  • the transistor 300 shown in FIG. 22 is an example, and the transistor 300 is not limited to the structure thereof, and an appropriate transistor may be used according to the circuit configuration or the driving method.
  • a wiring layer provided with an interlayer film, wiring, a plug, and the like may be provided between the structures. Further, a plurality of wiring layers can be provided according to the design.
  • the conductor having a function as a plug or wiring may collectively give a plurality of structures the same reference numeral. Further, in the present specification and the like, the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • an insulator 320, an insulator 322, an insulator 324, and an insulator 326 are laminated in this order on the transistor 300 as an interlayer film. Further, the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a capacitive element 100, a conductor 328 electrically connected to the transistor 200, a conductor 330, and the like. The conductor 328 and the conductor 330 function as a plug or wiring.
  • the insulator that functions as an interlayer film may function as a flattening film that covers the uneven shape below the insulator.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354. The conductor 356 functions as a plug or wiring.
  • the insulator 210, the insulator 212, the insulator 214, and the insulator 216 are embedded with a conductor 218, a conductor (conductor 205) constituting the transistor 200, and the like.
  • the conductor 218 has a function as a plug or wiring for electrically connecting to the capacitive element 100 or the transistor 300.
  • the insulator 217 is provided in contact with the side surface of the conductor 218 that functions as a plug.
  • the insulator 217 is provided in contact with the inner wall of the opening formed in the insulator 210, the insulator 212, the insulator 214, and the insulator 216. That is, the insulator 217 is provided between the conductor 218 and the insulator 210, the insulator 212, the insulator 214, and the insulator 216. Since the conductor 205 can be formed in parallel with the conductor 218, the insulator 217 may be formed in contact with the side surface of the conductor 205.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 217 is provided in contact with the insulator 210, the insulator 212, the insulator 214, and the insulator 222, impurities such as water or hydrogen from the insulator 210 or the insulator 216 or the like are oxidized through the conductor 218. It is possible to suppress mixing with the object 230. In particular, silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 210 or the insulator 216 from being absorbed by the conductor 218.
  • the insulator 217 can be formed in the same manner as the insulator 241.
  • silicon nitride may be formed into a film by using the PEALD method, and an opening reaching the conductor 356 may be formed by anisotropic etching.
  • an insulator 287 that functions as a barrier insulating film against hydrogen on the insulator 285. It should be noted that the insulator 287 may not be provided. For details of the insulator 285 and the insulator 287, the description of the previous embodiment can be referred to.
  • the capacitive element 100 and the conductor 112 are provided on the insulator 287 and the conductor 240.
  • the conductor 112 has a function as a plug or wiring for electrically connecting to the transistor 200 or the transistor 300.
  • the capacitive element 100 has a conductor 110, an insulator 130, and a conductor 120 (conductor 120a and conductor 120b).
  • the conductor 110 is formed in the same layer as the conductor 112 and is in contact with the upper surface of the conductor 240.
  • the conductor 110 is electrically connected to the other of the source and drain of the transistor 200 via the conductor 240.
  • the details of the conductor 110, the insulator 130, and the conductor 120 can refer to the description of the previous embodiment.
  • the conductor 110 and the conductor 112 are provided on the insulator 285 and the conductor 240.
  • An insulator 155 is provided so as to cover the conductor 120, the insulator 130, and the conductor 112. Further, an insulator 152 (insulator 152a and insulator 152b) that functions as a barrier insulating film against hydrogen is provided on the insulator 155. Further, an insulator 286 is provided so as to cover the insulator 152. For details of the insulator 155 and the insulator 152, the description of the previous embodiment can be referred to. Further, although the insulator 155 is shown as a single layer in FIG. 22 and the like, the insulator is not limited to this, and may have a laminated structure as in the previous embodiment.
  • the insulator 155 By providing the insulator 155 so as to cover the capacitance element 100, hydrogen contained in the insulator 130 of the capacitance element 100 can be captured or fixed, and the hydrogen concentration in the insulator 130 can be reduced. As a result, the crystallinity of the insulator 130 can be improved, and the ferroelectricity of the insulator 130 can be enhanced. Further, the leakage current between the conductor 110 and the conductor 120 can be reduced.
  • impurities such as hydrogen contained in the insulator 286 on the insulator 152b are transferred to the transistor 200 via the capacitive element 100, the conductor 112, and the conductor 240. It is possible to reduce the diffusion.
  • the insulator 155 and the insulator 287 are in contact with each other in a region that does not overlap with the capacitive element 100. That is, the capacitive element 100 is sealed by the insulator 155, the insulator 152a, the insulator 152b, and the insulator 287.
  • the insulator 155, the insulator 152a, the insulator 152b, and the insulator 287 function as a sealing film.
  • the capacitive element 100 can be sealed in the region sandwiched between the insulator 152, the insulator 155, and the insulator 283.
  • the transistor 200 is also sealed with an insulator 283, an insulator 214, and an insulator 212, which function as a barrier insulating film against hydrogen.
  • an insulator 283, an insulator 214, and an insulator 212 which function as a barrier insulating film against hydrogen.
  • Examples of the insulator that can be used as the interlayer film include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, and metal nitride oxides.
  • the material may be selected according to the function of the insulator.
  • the insulator 210, the insulator 286, the insulator 352, the insulator 354, and the like have an insulator having a low relative permittivity.
  • the insulator preferably has silicon oxide to which fluorine has been added, silicon oxide to which carbon has been added, silicon oxide to which carbon and nitrogen have been added, silicon oxide having pores, or a resin.
  • the insulator may be silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon, silicon oxide with carbon and nitrogen, or silicon oxide with pores.
  • silicon oxide and silicon oxide nitride are thermally stable, they can be combined with a resin to form a laminated structure that is thermally stable and has a low relative permittivity.
  • the resin include polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, and the like.
  • a transistor using an oxide semiconductor can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen. Therefore, for the insulator 214, the insulator 212, the insulator 350, and the like, an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen may be used.
  • Examples of the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or Metal oxides such as tantalum oxide, silicon nitride oxide, silicon nitride and the like can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, and indium.
  • a material containing one or more metal elements selected from ruthenium and the like can be used.
  • a semiconductor having high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, and a silicide such as nickel silicide may be used.
  • the conductor 328, the conductor 330, the conductor 356, the conductor 218, the conductor 112, and the like include a metal material, an alloy material, a metal nitride material, a metal oxide material, and the like formed of the above materials.
  • a metal material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • the capacitive element 100 is insulated by forming the conductor 120a by a method involving substrate heating such as a thermal ALD method, so that the conductor 120a is not baked at a high temperature after formation.
  • the ferroelectricity of the body 130 can be increased. Therefore, since the semiconductor device can be manufactured without baking at a high temperature, a low resistance conductive material such as copper having a low melting point can be used.
  • an insulator having an excess oxygen region may be provided in the vicinity of the oxide semiconductor. In that case, it is preferable to provide an insulator having a barrier property between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • the transistor 200 can be configured to be sealed by the insulator having a barrier property.
  • the insulator 241 it is possible to suppress the excess oxygen contained in the insulator 280 from being absorbed by the conductor 240. Further, by having the insulator 241, it is possible to suppress the diffusion of hydrogen, which is an impurity, to the transistor 200 via the conductor 240.
  • an insulating material having a function of suppressing the diffusion of impurities such as water or hydrogen and oxygen it is preferable to use silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide and the like.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, and tantalum oxide can be used.
  • the transistor 200 may be configured to be sealed with an insulator 212, an insulator 214, an insulator 282, and an insulator 283.
  • an insulator 212, an insulator 214, an insulator 282, and an insulator 283 With such a configuration, it is possible to reduce the mixing of hydrogen contained in the insulator 274, the insulator 285, the insulator 210 and the like into the insulator 280 and the like.
  • the insulator 212, the insulator 214, the insulator 282, and the insulator 283 function as a sealing film.
  • the conductor 240 penetrates the insulator 283 and the insulator 282, and the conductor 218 penetrates the insulator 214 and the insulator 212.
  • the insulator 241 is in contact with the conductor 240.
  • the insulator 217 is provided in contact with the conductor 218.
  • the transistor 200 is sealed with the insulator 212, the insulator 214, the insulator 282, the insulator 283, the insulator 241 and the insulator 217, and impurities such as hydrogen contained in the insulator 274 and the like are outside. It is possible to reduce contamination from.
  • one transistor 200 is shown in the region sealed by the insulator 212, the insulator 283, and the like, but the present invention is not limited to this, and the sealed region is not limited to this.
  • a plurality of transistors 200 can be provided.
  • a dicing line (sometimes referred to as a scribe line, a division line, or a cutting line) provided when a plurality of semiconductor devices are taken out in the form of chips by dividing a large-area substrate into semiconductor elements will be described. ..
  • a dividing method for example, there is a case where a groove (dicing line) for dividing a semiconductor element is first formed on a substrate, then the dicing line is cut, and the semiconductor device is divided (divided) into a plurality of semiconductor devices.
  • the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line it is preferable to design so that the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line. That is, openings are provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216 in the vicinity of the region serving as the dicing line provided on the outer edge of the memory cell having the plurality of transistors 200.
  • the insulator 214 and the insulator 283 come into contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216.
  • openings may be provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, the insulator 216, and the insulator 214.
  • the insulator 212 and the insulator 283 come into contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, the insulator 216, and the insulator 214. ..
  • the insulator 212 and the insulator 283 may be formed by using the same material and the same method. By providing the insulator 212 and the insulator 283 with the same material and the same method, the adhesion can be enhanced. For example, it is preferable to use silicon nitride.
  • the transistor 200 can be wrapped by the insulator 212, the insulator 214, the insulator 282, and the insulator 283. Since at least one of the insulator 212, the insulator 214, the insulator 282, and the insulator 283 has a function of suppressing the diffusion of oxygen, hydrogen, and water, the semiconductor element shown in the present embodiment is formed. By dividing the substrate for each circuit region, even if it is processed into a plurality of chips, impurities such as hydrogen or water are prevented from being mixed in from the side surface direction of the divided substrate and diffused to the transistor 200. Can be done.
  • the structure can prevent the excess oxygen of the insulator 280 and the insulator 224 from diffusing to the outside. Therefore, the excess oxygen of the insulator 280 and the insulator 224 is efficiently supplied to the oxide in which the channel is formed in the transistor 200.
  • the oxygen can reduce the oxygen deficiency of the oxide in which the channel is formed in the transistor 200.
  • the oxide in which the channel is formed in the transistor 200 can be made into an oxide semiconductor having a low defect level density and stable characteristics. That is, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and improve reliability.
  • the shape of the capacitive element 100 is a planar type, but the storage device shown in the present embodiment is not limited to this.
  • the shape of the capacitance element 100 may be a cylinder type.
  • the storage device shown in FIG. 23 has the same configuration as that of the storage device shown in FIG. 22 below the insulator 287.
  • the capacitive element 100 shown in FIG. 23 is arranged in the insulator 286 on the insulator 290, the insulator 142 on the insulator 286, and the openings formed in the insulator 290, the insulator 286, and the insulator 142. It has a conductor 110, an insulator 130 on the insulator 110 and the insulator 142, and a conductor 120 on the insulator 130. Here, at least a part of the conductor 110, the insulator 130, and the conductor 120 is arranged in the openings formed in the insulator 286 and the insulator 142.
  • the insulator 290 is arranged so as to cover the conductor 112, and an insulator that can be used for the insulator 152 or the insulator 155 may be used.
  • the conductor 110 functions as a lower electrode of the capacitive element 100
  • the conductor 120 functions as an upper electrode of the capacitive element 100
  • the insulator 130 functions as a dielectric of the capacitive element 100.
  • the capacitance element 100 has a configuration in which the upper electrode and the lower electrode face each other with a dielectric sandwiched not only on the bottom surface but also on the side surface at the openings of the insulator 286 and the insulator 142, so that the capacitance per unit area can be determined. Can be made larger. Therefore, the deeper the depth of the opening, the larger the capacitance of the capacitive element 100 can be. By increasing the capacity per unit area of the capacitive element 100 in this way, it is possible to promote miniaturization or high integration of the semiconductor device.
  • the insulator 142 preferably functions as an etching stopper when forming an opening of the insulator 286, and an insulator that can be used for the insulator 214 may be used.
  • the shape of the openings formed in the insulator 286 and the insulator 142 as viewed from the upper surface may be a quadrangle, a polygon shape other than the quadrangle, or a shape in which the corners are curved in the polygon shape. , May be a circular shape including an ellipse.
  • it is preferable that the area where the opening and the transistor 200 overlap is large in the top view. With such a configuration, the occupied area of the semiconductor device having the capacitive element 100 and the transistor 200 can be reduced.
  • the conductor 110 is arranged in contact with the insulator 142 and the opening formed in the insulator 286. It is preferable that the uppermost portion of the conductor 110 substantially coincides with the upper surface of the insulator 142. Further, the lower surface of the conductor 110 is in contact with the conductor 112 through the opening of the insulator 290.
  • the conductor 110 is preferably formed into a film by using an ALD method, a CVD method, or the like.
  • the insulator 130 is arranged so as to cover the conductor 110 and the insulator 142.
  • the conductor 120 is arranged so as to fill the openings formed in the insulator 142 and the insulator 286. Further, the conductor 120 is electrically connected to the wiring 1005 via the conductor 140 and the conductor 143.
  • the conductor 120 is preferably formed by using an ALD method, a CVD method, or the like.
  • An insulator 155 is provided so as to cover the conductor 120 and the insulator 142. Further, an insulator 152 (insulator 152a and insulator 152b) that functions as a barrier insulating film against hydrogen is provided on the insulator 155. Further, the insulator 141 is provided on the insulator 152. Further, the insulator 144 is provided on the insulator 141. As the insulator 141, an insulator that can be used for the insulator 280 may be used. Further, as the insulator 144, an insulator that can be used for the insulator 287 may be used.
  • the capacitance element 100 is sandwiched between the insulator 155 and the insulator 152, and the insulator 290 and the insulator 287.
  • hydrogen is suppressed from diffusing from the outside of the insulator 152b and the insulator 287 to the capacitance element 100, and the insulator 155 captures or fixes the hydrogen inside the insulator 152b and the insulator 287, and the capacitance element
  • the hydrogen concentration of the insulator 130 of 100 can be reduced. Therefore, the ferroelectricity of the insulator 130 can be enhanced.
  • the conductor 143 is provided on the insulator 144 and is covered with the insulator 146.
  • a conductor that can be used for the conductor 112 may be used, and as the insulator 146, an insulator that can be used for the insulator 141 may be used.
  • the conductor 143 is in contact with the upper surface of the conductor 140 and functions as a terminal of the capacitive element 100, the transistor 200, or the transistor 300.
  • the storage device shown in FIG. 22 has a configuration in which the transistor 200 and the capacitive element 100 are electrically connected, but the present invention is not limited to this.
  • the transistor 200 and the capacitive element 100 may be configured not to be electrically connected.
  • the storage device shown in FIG. 24A has the same configuration as the storage device shown in FIG. 22 for the transistor 200 and the capacitive element 100 above the insulator 212.
  • the structure below the insulator 212 may be the same as that of the storage device shown in FIG. 22, or the substrate 311 may be provided in contact with the bottom of the insulator 212.
  • an opening may be formed in the insulator 286, the insulator 152b, the insulator 152a, and the insulator 155, and the conductor 288 and the insulator 289 may be provided so as to embed the opening. good.
  • the conductor 288 has the same configuration as the conductor 240, and the insulator 289 has the same configuration as the insulator 241.
  • one of the source and drain of the transistor 200 is electrically connected to the wiring 1003 via the conductor 288, and the other of the source and drain of the transistor 200 is electrically connected to the wiring 1008 via the conductor 288. Be connected.
  • one of the electrodes (conductor 120) of the capacitive element 100 is electrically connected to the wiring 1005 via the conductor 288. Further, the other electrode (conductor 110) of the capacitive element 100 is electrically connected to the wiring 1009 via the conductor 240, the conductor 255 in the same layer as the conductor 205, the conductor 112, and the conductor 288. Ru.
  • the transistor 200 and the capacitive element 100 may be configured to be individually sealed by a sealing film.
  • the transistor 200 is sealed by an insulator 283, an insulator 214, and an insulator 212.
  • the conductor 240 and the conductor 255 which function as wirings or plugs connected to the capacitive element 100, may be individually sealed from the transistor 200.
  • a region in contact between the insulator 283 and the insulator 214 is formed between the transistor 200, the conductor 240, and the conductor 255.
  • an insulator 285 and an insulator 287 are provided between the transistor 200 and the capacitive element 100, but the present invention is not limited to this.
  • the insulator 285 and the insulator 287 may not be provided, and the lower surfaces of the conductor 112, the conductor 110, and the insulator 155 may be in contact with the insulator 283.
  • the capacitive element 100 is sealed with the insulator 152a, the insulator 152b, the insulator 155, and the insulator 283. This eliminates the need to provide the insulator 285 and the insulator 287, so that the productivity of the storage device can be improved.
  • the transistor 200 and the capacitive element 100 are individually sealed by a barrier insulating film against hydrogen, but the present invention is not limited thereto. As shown in FIG. 25, the transistor 200 and the capacitive element 100 may be collectively sealed by a barrier insulating film (insulator 212, insulator 152a, and insulator 152b) against hydrogen.
  • a barrier insulating film insulator 212, insulator 152a, and insulator 152b
  • the insulator 214, the insulator 216, the insulator 222, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 155 reach the insulator 212.
  • An opening is formed.
  • the insulator 152a and the insulator 152b on the insulator 155 are formed along the side surface and the bottom surface of the opening.
  • the insulator 152a is in contact with the upper surface of the insulator 212 at the bottom surface of the opening.
  • the transistor 200 and the capacitive element 100 can be collectively sealed by the insulator 212, the insulator 152a, and the insulator 152b.
  • hydrogen is suppressed from diffusing from the outside of the insulator 212 and the insulator 152b to the capacitive element 100 and the transistor 200, and the hydrogen concentration of the insulator 130 of the capacitive element 100 and the oxide semiconductor film of the transistor 200 is increased.
  • the capacitive element 100 is provided on the transistor 200, but the present invention is not limited to this. As shown in FIG. 26, the capacitive element 100 may be provided on the same layer as the transistor 200.
  • the conductor 110 that functions as the lower electrode of the capacitive element 100 is preferably formed of the same conductor as the conductor 205 that functions as the back gate of the transistor 200.
  • the insulator 130 is arranged on the conductor 110, and the conductor 120 (conductor 120a and conductor 120b) is arranged on the insulator 130.
  • the insulator 130 covers the upper surface of the conductor 110 and separates the conductor 110 from the conductor 120.
  • the insulator 130 and the conductor 120 may have the same configuration as that shown in FIG. 22 and the like, and for details, the description of [configuration example of the storage device] and the previous embodiment may be taken into consideration. can.
  • the insulator 222 is arranged so as to cover the insulator 130 and the conductor 120.
  • the conductor 240 is provided in contact with the upper surface of the conductor 120b, and the conductor 112 is provided in contact with the upper surface of the conductor 240.
  • the conductor 112 is in contact with a conductor 240 electrically connected to one of the source and drain of the transistor 200. That is, the conductor 120 that functions as the upper electrode of the capacitive element 100 shown in FIG. 26 is electrically connected to one of the source and drain of the transistor 200. Further, the conductor 110 that functions as the lower electrode of the capacitive element 100 is electrically connected to the wiring 1005.
  • the transistor 200 and the capacitive element 100 can be collectively sealed by the insulator 212, the insulator 152a, and the insulator 152b.
  • hydrogen is suppressed from diffusing from the outside of the insulator 212 and the insulator 152b to the capacitive element 100 and the transistor 200, and the hydrogen concentration of the insulator 130 of the capacitive element 100 and the oxide semiconductor film of the transistor 200 is increased.
  • the storage device shown in FIG. 22 or the like has a configuration in which the transistor 200 is provided on the transistor 300 and the capacitive element 100 is connected to the transistor 200, but the present invention is not limited to this. As shown in FIG. 27A, the capacitive element 100 may be connected to the transistor 300 without providing the transistor 200.
  • the insulator 320, the insulator 322, and the insulator 287 are formed with an opening reaching the low resistance region 314a of the transistor 300, and the conductor 357 is formed so as to embed the opening. ..
  • the same conductor as the conductor 328 can be used.
  • the upper surface of the conductor 357 is in contact with the lower surface of the conductor 110 of the capacitive element 100. In this way, the conductor 110 that functions as the lower electrode of the capacitive element 100 and the low resistance region 314a that functions as one of the source and drain of the transistor 300 are connected via the conductor 357.
  • the configurations of the transistor 300, the capacitive element 100, and the layer including them are the same as those shown in FIG. 22, and the description related to the configuration shown in FIG. 22 can be taken into consideration.
  • the capacitive element 100 can be sealed with the insulator 287, the insulator 152a, and the insulator 152b, similarly to the storage device shown in FIG. 22.
  • the ferroelectricity of the insulator 130 can be enhanced.
  • the low resistance region 314a of the transistor 300 and the conductor 110 of the capacitive element 100 are directly connected by the conductor 357, but the present invention is not limited to this.
  • a plurality of wiring layers shown in FIG. 22 or the like may be provided between the capacitive element 100 and the transistor 300.
  • the conductor 328 is formed on the transistor 300
  • the conductor 330 is formed on the conductor 328
  • the conductor 356 is formed on the conductor 330
  • the conductor 356 is formed.
  • a conductor 357 may be formed on the conductor.
  • the low resistance region 314a of the transistor 300 and the conductor 110 of the capacitive element 100 are electrically connected by the conductor 328, the conductor 330, the conductor 356, and the conductor 357.
  • the description of [Structure example of storage device] can be referred to.
  • a transistor using an oxide as a semiconductor hereinafter, may be referred to as an OS transistor
  • a ferroelectric capacitor according to one aspect of the present invention
  • the applied storage device will be described.
  • the device according to the present embodiment is a storage device having at least a capacitive element and an OS transistor for controlling charge / discharge of the capacitive element.
  • the apparatus according to this embodiment functions as a 1-transistor 1-capacitor type ferroelectric memory using a ferroelectric capacitor.
  • FIG. 28A shows an example of the configuration of the storage device.
  • the storage device 1400 has a peripheral circuit 1411 and a memory cell array 1470.
  • the peripheral circuit 1411 includes a row circuit 1420, a column circuit 1430, an output circuit 1440, and a control logic circuit 1460.
  • the column circuit 1430 includes, for example, a column decoder, a bit line driver circuit, a precharge circuit, a sense amplifier, a write circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying a data signal read from a memory cell.
  • the wiring is the wiring connected to the memory cell of the memory cell array 1470, and will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 1400 as a data signal RDATA via the output circuit 1440.
  • the row circuit 1420 has, for example, a row decoder, a word line driver circuit, and the like, and the row to be accessed can be selected.
  • the storage device 1400 is supplied with a low power supply voltage (VSS) as a power supply voltage, a high power supply voltage (SiO) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 from the outside. Further, a control signal (CE, WE, RE), an address signal ADDR, and a data signal WDATA are input to the storage device 1400 from the outside.
  • the address signal ADDR is input to the row decoder and column decoder, and the data signal WDATA is input to the write circuit.
  • the control logic circuit 1460 processes the control signals (CE, WE, RE) input from the outside to generate the control signals of the row decoder and the column decoder.
  • the control signal CE is a chip enable signal
  • the control signal WE is a write enable signal
  • the control signal RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and other control signals may be input as needed.
  • the memory cell array 1470 has a plurality of memory cells MC arranged in a matrix and a plurality of wirings.
  • the number of wires connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one column, and the like. Further, the number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one row, and the like.
  • FIG. 28A shows an example in which the peripheral circuit 1411 and the memory cell array 1470 are formed on the same plane
  • the present embodiment is not limited to this.
  • the memory cell array 1470 may be provided so as to overlap a part of the peripheral circuit 1411.
  • a sense amplifier may be provided so as to overlap under the memory cell array 1470.
  • the configurations of the peripheral circuit 1411, the memory cell array 1470, and the like shown in the present embodiment are not limited to the above.
  • the arrangement or function of these circuits and the wiring, circuit elements, etc. connected to the circuits may be changed, deleted, or added as necessary.
  • the storage device of one aspect of the present invention has a high operating speed and can retain data for a long period of time.
  • the circuit diagram shown in FIG. 29A shows a configuration example of the above-mentioned memory cell MC.
  • the memory cell MC has a transistor Tr and a capacitance Fe.
  • the semiconductor device having the transistor 200 and the capacitive element 100 shown in the previous embodiment can be used.
  • the transistor Tr corresponds to the transistor 200
  • the capacitance Fe corresponds to the capacitive element 100.
  • the transistor Tr may or may not have a back gate in addition to the gate.
  • the transistor Tr is an n-channel type transistor in FIG. 29A, it may be a p-channel type transistor.
  • One of the source and drain of the transistor Tr is electrically connected to the wiring BL.
  • the other of the source or drain of the transistor Tr is electrically connected to one electrode of the capacitance Fe.
  • the gate of the transistor Tr is electrically connected to the wiring WL.
  • the other electrode of the capacitance Fe is electrically connected to the wiring PL.
  • the wiring WL has a function as a word line, and the on / off of the transistor Tr can be controlled by controlling the potential of the wiring WL. For example, by setting the potential of the wiring WL to a high potential, the transistor Tr can be turned on, and by setting the potential of the wiring WL to a low potential, the transistor Tr can be turned off.
  • the wiring WL is electrically connected to the word line driver circuit included in the row circuit 1420, and the potential of the wiring WL can be controlled by the word line driver circuit.
  • the wiring BL has a function as a bit line, and when the transistor Tr is in the ON state, the potential of the wiring BL is supplied to one electrode of the capacitance Fe.
  • the wiring BL is electrically connected to the bit line driver circuit of the column circuit 1430.
  • the bit line driver circuit has a function of generating data to be written to the memory cell MC. Further, the bit line driver circuit has a function of reading the data output from the memory cell MC. Specifically, the bit line driver circuit is provided with a sense amplifier, and the data output from the memory cell MC can be read out by using the sense amplifier.
  • the wiring PL has a function as a plate wire, and the potential of the wiring PL can be the potential of the other electrode of the capacitance Fe.
  • the OS transistor has a characteristic of having a high withstand voltage. Therefore, by using the transistor Tr as an OS transistor, a high voltage can be applied to the transistor Tr even if the transistor Tr is miniaturized. By miniaturizing the transistor Tr, the occupied area of the memory cell MC can be reduced. For example, the occupied area per memory cell MC shown in FIG. 29A can be 1/3 to 1/6 of the occupied area per SRAM cell. Therefore, the memory cells MC can be arranged at a high density. Thereby, the storage device according to one aspect of the present invention can be a storage device having a large storage capacity.
  • the capacitive Fe has a material that can have ferroelectricity as a dielectric layer between the two electrodes.
  • the dielectric layer having the capacitance Fe is referred to as a ferroelectric layer.
  • a material that can have ferroelectricity a material that can be used for the above-mentioned insulator 130 may be used.
  • a material capable of having ferroelectricity a material having aluminum nitride and / or scandium nitride is preferable because it can have ferroelectricity even when processed into a thin film of several nm.
  • the ferroelectric layer has a hysteresis characteristic.
  • FIG. 29B1 is a graph showing an example of the hysteresis characteristic.
  • the horizontal axis represents the voltage applied to the ferroelectric layer.
  • the voltage can be, for example, the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode of the capacitance Fe.
  • the vertical axis indicates the amount of polarization of the ferroelectric layer, and when the value is positive, the negative charge is biased to one electrode side of the capacitance Fe, and the positive charge is biased to the other electrode side of the capacitance Fe. Show that it is.
  • the amount of polarization is a negative value, it indicates that the negative charge is biased toward the other electrode side of the capacitance Fe and the positive charge is biased toward one electrode side of the capacitance Fe.
  • the voltage shown on the horizontal axis of the graph of FIG. 29B1 may be the difference between the potential of the other electrode of the capacitance Fe and the potential of one electrode of the capacitance Fe.
  • the amount of polarization (also referred to as polarization) shown on the vertical axis of the graph of FIG. 29B1 is when the negative charge is biased toward the other electrode side of the capacitance Fe and the positive charge is biased toward one electrode side of the capacitance Fe. It may be a positive value, and may be a negative value when the negative charge is biased to one electrode side of the capacitance Fe and the positive charge is biased to the other electrode side of the capacitance Fe.
  • the hysteresis characteristic of the ferroelectric layer can be represented by the curve 51 and the curve 52.
  • VSP and ⁇ VSP can be said to be saturated polarization voltages.
  • VSP may be referred to as a first saturated polarization voltage
  • ⁇ VSP may be referred to as a second saturation polarization voltage.
  • the absolute value of the first saturated polarization voltage and the absolute value of the second saturated polarization voltage are equal to each other, but they may be different.
  • the voltage applied to the ferroelectric layer when the polarization amount of the ferroelectric layer changes according to the curve 51 and the polarization amount of the ferroelectric layer is 0 is defined as Vc.
  • the voltage applied to the ferroelectric layer when the polarization amount of the ferroelectric layer changes according to the curve 52 and the polarization amount of the ferroelectric layer is 0 is defined as ⁇ Vc.
  • Vc and -Vc can be said to be withstand voltage. It can be said that the value of Vc and the value of -Vc are values between -VSP and VSP.
  • Vc may be referred to as a first coercive voltage
  • ⁇ Vc may be referred to as a second coercive voltage.
  • the absolute value of the first coercive voltage and the absolute value of the second coercive voltage are equal to each other, but they may be different.
  • the voltage applied to the ferroelectric layer of the capacitance Fe can be expressed by the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode of the capacitance Fe. Further, as described above, the other electrode of the capacitance Fe is electrically connected to the wiring PL. Therefore, by controlling the potential of the wiring PL, it is possible to control the voltage applied to the ferroelectric layer having the capacitance Fe.
  • FIG. 29B2 is a graph showing an example of hysteresis characteristics showing an ideal amount of polarization of the ferroelectric layer.
  • the straight line 52i and the straight line 51i shown in FIG. 29B2 are ideal polarization amounts of the ferroelectric layer.
  • the crystallinity of the ferroelectric material is improved, the leak component from the vicinity of the ferroelectric material and the material is eliminated, and the impurity concentration of the ferroelectric material is eliminated. It may be done to reduce. Since the metal nitride film of one aspect of the present invention is highly purified, it can be expected to approach an example of the hysteresis characteristic showing the ideal polarization amount of the ferroelectric layer shown in FIG. 29B2.
  • the voltage applied to the ferroelectric layer of the capacitance Fe indicates the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode (wiring PL) of the capacitance Fe. do.
  • the transistor Tr is an n-channel type transistor.
  • FIG. 29C is a timing chart showing an example of the driving method of the memory cell MC shown in FIG. 29A.
  • FIG. 29C shows an example of writing and reading binary digital data to the memory cell MC. Specifically, in FIG. 29C, data "1" is written to the memory cell MC at time T01 to time T02, read and rewritten at time T03 to time T05, read out at time T11 to time T13, and the memory cell. An example of writing data "0" to the MC, reading and rewriting at time T14 to time T16, reading from time T17 to time T19, and writing data "1" to the memory cell MC is shown. ing.
  • Vref is supplied as a reference potential to the sense amplifier electrically connected to the wiring BL.
  • Vref is supplied as a reference potential to the sense amplifier electrically connected to the wiring BL.
  • the potential of the wiring BL is higher than Vref, it is assumed that the data “1” is read by the bit line driver circuit.
  • the potential of the wiring BL is lower than Vref, it is assumed that the data "0" is read by the bit line driver circuit.
  • the potential of the wiring WL is set to a high potential (H).
  • the transistor Tr is turned on.
  • the potential of the wiring BL is Vw.
  • the potential of one electrode of the capacitance Fe is Vw.
  • the potential of the wiring PL is set to GND. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe becomes "Vw-GND". As a result, the data "1" can be written to the memory cell MC. Therefore, it can be said that the time T01 to the time T02 is a period during which the writing operation is performed.
  • Vw is preferably VSP or higher, and is preferably equal to, for example, VSP.
  • the GND can be set to, for example, a ground potential, but it does not necessarily have to be a ground potential as long as the memory cell MC can be driven so as to satisfy the gist of one aspect of the present invention.
  • GND can be a potential other than ground.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes 0V. Since the voltage "Vw-GND" applied to the ferroelectric layer of the capacitance Fe at time T01 to time T02 can be equal to or higher than VSS, the amount of polarization of the ferroelectric layer of the capacitance Fe at time T02 to time T03. Changes according to the curve 52 shown in FIG. 29B. From the above, at time T02 to time T03, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe.
  • the potential of the wiring BL and the wiring PL After setting the potential of the wiring BL and the potential of the wiring PL to GND, set the potential of the wiring WL to the low potential (L). As a result, the transistor Tr is turned off. As a result, the writing operation is completed, and the data "1" is held in the memory cell MC.
  • the potentials of the wiring BL and the wiring PL polarization inversion does not occur in the ferroelectric layer of the capacitance Fe, that is, the voltage applied to the ferroelectric layer of the capacitance Fe is ⁇ Vc or more, which is the second coercive voltage. If so, any potential can be used.
  • the potential of the wiring WL is set to a high potential.
  • the transistor Tr is turned on.
  • the potential of the wiring PL is Vw.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes “GND-Vw”.
  • the voltage applied to the ferroelectric layer of the capacitance Fe at time T01 to time T02 is “Vw-GND”. Therefore, the polarization inversion occurs in the ferroelectric layer having the capacitance Fe.
  • a current flows through the wiring BL, and the potential of the wiring BL becomes higher than Vref.
  • the bit line driver circuit can read the data "1" held in the memory cell MC. Therefore, it can be said that the time T03 to the time T04 is a period during which the read operation is performed.
  • Vref is higher than GND and lower than Vw, it may be higher than Vw, for example.
  • the time T04 to the time T05 is a period during which the rewrite operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the rewrite operation is completed, and the data "1" is held in the memory cell MC.
  • the potential of the wiring WL is set to a high potential, and the potential of the wiring PL is set to Vw. Since the data "1" is held in the memory cell MC, the potential of the wiring BL becomes higher than Vref, and the data "1" held in the memory cell MC is read out. Therefore, it can be said that the time T11 to the time T12 is a period during which the read operation is performed.
  • the potential of the wiring BL is set to GND. Since the transistor Tr is in the ON state, the potential of one electrode of the capacitance Fe is GND. Further, the potential of the wiring PL is Vw. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe is "GND-Vw". As a result, the data "0" can be written to the memory cell MC. Therefore, it can be said that the time T12 to the time T13 is a period during which the writing operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes 0V. Since the voltage "GND-Vw" applied to the ferroelectric layer of the capacitance Fe at time T12 to T13 can be -VSP or less, the polarization of the ferroelectric layer of the capacitance Fe from time T13 to time T14. The amount varies according to the curve 51 shown in FIG. 29B1. From the above, at time T13 to time T14, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe.
  • the potentials of the wiring BL and the wiring PL are such that the polarization inversion does not occur in the ferroelectric layer of the capacitance Fe, that is, the voltage applied to the ferroelectric layer of the capacitance Fe is Vc or less, which is the first coercive voltage. If so, it can be any potential.
  • the potential of the wiring WL is set to a high potential.
  • the transistor Tr is turned on.
  • the potential of the wiring PL is Vw.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes “GND-Vw”.
  • the voltage applied to the ferroelectric layer of the capacitance Fe at time T12 to time T13 is “GND-Vw”. Therefore, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe. Therefore, the amount of current flowing through the wiring BL is smaller than the case where the polarization inversion occurs in the ferroelectric layer having the capacitance Fe.
  • the increase width of the potential of the wiring BL becomes smaller than that in the case where the polarization inversion occurs in the ferroelectric layer of the capacitance Fe, and specifically, the potential of the wiring BL becomes Vref or less. Therefore, the bit line driver circuit can read the data “0” held in the memory cell MC. Therefore, it can be said that the time T14 to the time T15 is a period during which the read operation is performed.
  • the potential of the wiring BL is set to GND, and the potential of the wiring PL is set to Vw.
  • the data "0" is rewritten to the memory cell MC. Therefore, it can be said that the time T15 to the time T16 is a period during which the rewrite operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the rewrite operation is completed, and the data "0" is held in the memory cell MC.
  • the potential of the wiring WL is set to a high potential, and the potential of the wiring PL is set to Vw. Since the data "0" is held in the memory cell MC, the potential of the wiring BL becomes lower than Vref, and the data "0" held in the memory cell MC is read out. Therefore, it can be said that the time T17 to the time T18 is a period during which the read operation is performed.
  • the potential of the wiring BL is Vw. Since the transistor Tr is in the ON state, the potential of one electrode of the capacitance Fe is Vw. Further, the potential of the wiring PL is set to GND. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe becomes "Vw-GND". As a result, the data "1" can be written to the memory cell MC. Therefore, it can be said that the time T18 to the time T19 is a period during which the writing operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the writing operation is completed, and the data "1" is held in the memory cell MC.
  • the semiconductor device shown in the above embodiment is, for example, a storage device for various electronic devices (for example, an information terminal, a computer, a smartphone, an electronic book terminal, a digital camera (including a video camera), a recording / playback device, a navigation system, etc.).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device shown in the above embodiment is applied to various removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • 30A to 30E schematically show some configuration examples of the removable storage device.
  • the semiconductor device shown in the above embodiment is processed into a packaged memory chip and used for various storage devices and removable memories.
  • FIG. 30A is a schematic diagram of a USB memory.
  • the USB memory 1100 has a housing 1101, a cap 1102, a USB connector 1103, and a board 1104.
  • the board 1104 is housed in the housing 1101.
  • a memory chip 1105 and a controller chip 1106 are attached to the substrate 1104.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1105 or the like. As a result, the storage capacity of the USB memory 1100 can be further increased.
  • FIG. 30B is a schematic diagram of the appearance of the SD card
  • FIG. 30C is a schematic diagram of the internal structure of the SD card.
  • the SD card 1110 has a housing 1111, a connector 1112, and a substrate 1113.
  • the board 1113 is housed in the housing 1111.
  • a memory chip 1114 and a controller chip 1115 are attached to the substrate 1113.
  • a wireless chip having a wireless communication function may be provided on the substrate 1113.
  • the data of the memory chip 1114 can be read and written by wireless communication between the host device and the SD card 1110.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1114 or the like. As a result, the storage capacity of the SD card 1110 can be further increased.
  • FIG. 30D is a schematic diagram of the appearance of the SSD
  • FIG. 30E is a schematic diagram of the internal structure of the SSD.
  • the SSD 1150 has a housing 1151, a connector 1152 and a substrate 1153.
  • the substrate 1153 is housed in the housing 1151.
  • a memory chip 1154, a memory chip 1155, and a controller chip 1156 are attached to the substrate 1153.
  • the memory chip 1155 is a work memory of the controller chip 1156, and for example, a DOSRAM chip may be used.
  • the capacity of the SSD 1150 can be increased.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1154 or the like. As a result, the storage capacity of the SSD 1150 can be further increased.
  • the semiconductor device according to one aspect of the present invention can be used for a processor such as a CPU or GPU, or a chip.
  • a processor such as a CPU or GPU, or a chip
  • these can be miniaturized and the storage capacity can be further increased.
  • 31A to 31H show specific examples of electronic devices including a processor such as a CPU, GPU, or a chip according to one aspect of the present invention.
  • the GPU or chip according to one aspect of the present invention can be mounted on various electronic devices.
  • electronic devices include relatively large screens such as television devices, monitors for desktop or notebook information terminals, digital signage (electronic signage), large game machines such as pachinko machines, and the like.
  • digital cameras digital camera, digital video camera, digital photo frame, electronic book reader, mobile phone, portable game machine, mobile information terminal, sound reproduction device, and the like can be mentioned.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display a date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • 31A to 31H show examples of electronic devices.
  • FIG. 31A illustrates a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5100 has a housing 5101 and a display unit 5102, and a touch panel is provided in the display unit 5102 and a button is provided in the housing 5101 as an input interface.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • Examples of the application using artificial intelligence include an application that recognizes a conversation and displays the conversation content on the display unit 5102, and recognizes characters and figures input by the user on the touch panel provided in the display unit 5102.
  • Examples include an application displayed on the display unit 5102, an application for performing biometric authentication such as a fingerprint and a voice print, and the like.
  • FIG. 31B illustrates a notebook type information terminal 5200.
  • the notebook type information terminal 5200 includes a main body 5201 of the information terminal, a display unit 5202, and a keyboard 5203.
  • the note-type information terminal 5200 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • applications using artificial intelligence include design support software, text correction software, menu automatic generation software, and the like. Further, by using the notebook type information terminal 5200, it is possible to develop a new artificial intelligence.
  • a smartphone and a notebook-type information terminal are taken as examples as electronic devices, and although they are shown in FIGS. 31A and 31B, respectively, information terminals other than the smartphone and the notebook-type information terminal can be applied.
  • information terminals other than smartphones and notebook-type information terminals include PDAs (Personal Digital Assistants), desktop-type information terminals, workstations, and the like.
  • FIG. 31C shows a portable game machine 5300, which is an example of a game machine.
  • the portable game machine 5300 has a housing 5301, a housing 5302, a housing 5303, a display unit 5304, a connection unit 5305, an operation key 5306, and the like.
  • the housing 5302 and the housing 5303 can be removed from the housing 5301.
  • the connection unit 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display unit 5304 can be output to another video device (not shown). can.
  • the housing 5302 and the housing 5303 can each function as an operation unit. This allows multiple players to play the game at the same time.
  • the chips shown in the previous embodiment can be incorporated into the chips provided on the substrates of the housing 5301, the housing 5302, and the housing 5303.
  • FIG. 31D shows a stationary game machine 5400, which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • a low power consumption game machine By applying the GPU or chip of one aspect of the present invention to a game machine such as a portable game machine 5300 or a stationary game machine 5400, a low power consumption game machine can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of the game, the behavior of creatures appearing in the game, and the phenomena that occur in the game are determined by the program that the game has, but by applying artificial intelligence to the handheld game machine 5300.
  • Expressions that are not limited to game programs are possible. For example, it is possible to express what the player asks, the progress of the game, the time, and the behavior of the characters appearing in the game.
  • the game player can be constructed by artificial intelligence in an anthropomorphic manner. Therefore, by setting the opponent as a game player by artificial intelligence, even one player can play the game. You can play the game.
  • FIGS. 31C and 31D a portable game machine and a stationary game machine are illustrated as examples of the game machine, but the game machine to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the game machine to which the GPU or chip of one aspect of the present invention is applied include an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), a pitching machine for batting practice installed in a sports facility, and the like. Can be mentioned.
  • the GPU or chip of one aspect of the present invention can be applied to a large computer.
  • FIG. 31E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 31F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the GPU or the chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • the GPU or chip of one aspect of the present invention to the supercomputer 5500, a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • a supercomputer is illustrated as an example of a large computer, but the large computer to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the large-scale computer to which the GPU or chip of one aspect of the present invention is applied include a computer (server) for providing a service, a large-scale general-purpose computer (mainframe), and the like.
  • the GPU or chip of one aspect of the present invention can be applied to a moving vehicle and around the driver's seat of the vehicle.
  • FIG. 31G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are illustrated.
  • the display panel 5701 to the display panel 5703 can provide various information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items, layout, and the like displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the display panel 5704 can supplement the field of view (blind spot) blocked by the pillars by projecting an image from an image pickup device (not shown) provided in the automobile. That is, by displaying the image from the image pickup device provided on the outside of the automobile, the blind spot can be supplemented and the safety can be enhanced. In addition, by projecting an image that complements the invisible part, it is possible to confirm safety more naturally and without discomfort.
  • the display panel 5704 can also be used as a lighting device.
  • the GPU or chip of one aspect of the present invention can be applied as a component of artificial intelligence
  • the chip can be used, for example, in an automatic driving system of an automobile.
  • the chip can be used in a system for performing road guidance, danger prediction, and the like.
  • the display panel 5701 to the display panel 5704 may be configured to display information such as road guidance and danger prediction.
  • moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the chip of one aspect of the present invention is applied to these moving objects. Therefore, it is possible to provide a system using artificial intelligence.
  • FIG. 31H shows an electric freezer / refrigerator 5800 which is an example of an electric appliance.
  • the electric freezer / refrigerator 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • the electric refrigerator-freezer 5800 By applying the chip of one aspect of the present invention to the electric refrigerator-freezer 5800, it is possible to realize the electric refrigerator-freezer 5800 having artificial intelligence.
  • the electric refrigerator-freezer 5800 has a function to automatically generate foods based on the foodstuffs stored in the electric refrigerator-freezer 5800, the expiration date of the foodstuffs, etc., and the foodstuffs stored in the electric food-freezer refrigerator 5800. It can have a function of automatically adjusting the temperature according to the above.
  • An electric refrigerator / freezer has been described as an example of electric appliances, but other electric appliances include, for example, a vacuum cleaner, a microwave oven, an electric oven, a rice cooker, a water heater, an IH cooker, a water server, and a heating / cooling device including an air conditioner. Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in this embodiment the function of the electronic device, the application example of artificial intelligence, its effect, etc. can be appropriately combined with the description of other electronic devices.

Abstract

良好な強誘電性を有する金属窒化物膜（130）を有する強誘電体デバイス（100）を提供する。強誘電体デバイスは、第１の導電体（110）と、第１の導電体上の金属窒化物膜と、金属窒化物膜上の第２の導電体（120）と、第２の導電体上の第１の絶縁体（155）と、第１の絶縁体上の第２の絶縁体（152）と、を有する。第１の絶縁体は、金属窒化物膜の側面、第２の導電体の側面および上面のそれぞれと接する領域を有し、金属窒化物膜は、強誘電性を有し、金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、第１の元素は、第１３族元素から選ばれる一以上の元素であり、第２の元素は、第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、第１の導電体、および第２の導電体のそれぞれは、窒素を有し、第１の絶縁体は、アルミニウムと、酸素と、を有し、第２の絶縁体は、シリコンと、窒素と、を有する。

Description

強誘電体デバイス、半導体装置
　本発明の一態様は、金属窒化物膜、および当該金属窒化物膜を利用した強誘電体デバイス、ならびにそれらの製造方法に関する。または、本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。または、本発明の一態様は、半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、メモリなどが主に半導体装置に用いられている。ＣＰＵは、半導体ウエハを加工し、チップ化された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩ、ＣＰＵ、メモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
　また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）、画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料、及び酸化物半導体などが知られている。
　また、非特許文献１に示すように、強誘電体（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）を用いたメモリアレイの研究開発が活発に行われている。また、次世代の強誘電性メモリのために、非特許文献２に示すように、強誘電性のＨｆＯ２ベースの材料の研究が活発に行われている。また、近年では、非特許文献３に示す、第１３族元素の窒化物半導体の強誘電性に関する研究が報告されている。
Ｔ．Ｓ．Ｂｏｅｓｃｋｅ，ｅｔ　ａｌ．，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ　ｉｎ　ｈａｆｎｉｕｍ　ｏｘｉｄｅ　ｔｈｉｎ　ｆｉｌｍｓ"，ＡＰＬ９９，２０１１ Ｚｈｅｎ　Ｆａｎ，ｅｔ　ａｌ．，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＨｆＯ▲２▼−ｂａｓｅｄ　ｍａｔｅｒｉａｌｓ　ｆｏｒ　ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ｍｅｍｏｒｉｅｓ"，ＪＯＵＲＮＡＬ　ＯＦ　ＡＤＶＡＮＣＥＤ　ＤＩＥＬＥＣＴＲＩＣＳ，Ｖｏｌ．６，Ｎｏ．２，２０１６ Ｓｉｍｏｎ　Ｆｉｃｈｔｎｅｒ，ｅｔ　ａｌ．，"ＡｌＳｃＮ：Ａ　ＩＩＩ−Ｖ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｂａｓｅｄ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ"，Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，Ｖｏｌ．１２５，１１４１０３，２０１９
　非特許文献１乃至非特許文献３に示すように、強誘電体に関して、様々な研究開発が行われている。例えば、非特許文献１では、「ｏｒｔｈｏｒｈｏｍｂｉｃ　ｐｈａｓｅ　Ｆｅｒｒｏｅｌｅｃｔｒｉｃ」において、酸素原子の動きによって分極（Ｐ）の符号が変わるといった報告が行われている。また、非特許文献２では、Ｈｆと、Ｚｒとの組成比によって分極の大きさ、及び誘電率（εｒ）が変化するといった報告が行われている。また、非特許文献３では、Ａｌ１−ｘＳｃｘＮにおいて強誘電体スイッチングが起こることが報告されている。
　そこで、本発明の一態様は、良好な強誘電性を有する材料、すなわち強誘電性を有する金属窒化物膜を提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用した容量素子を提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用したトランジスタを提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用し、且つトンネル接合を利用した素子を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、絶縁膜と、絶縁膜上の、第１の導電体と、第１の導電体上の、金属窒化物膜と、金属窒化物膜上の、第２の導電体と、第１の導電体上、金属窒化物膜上、および第２の導電体上の、第１の絶縁体と、第１の絶縁体上の、第２の絶縁体と、を有する強誘電体デバイスである。第１の導電体、金属窒化物膜、および第２の導電体は、絶縁膜と、第１の絶縁体および第２の絶縁体と、で包まれ、金属窒化物膜は、強誘電性を有し、金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、第１の元素は、第１３族元素から選ばれる一以上の元素であり、第２の元素は、第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、第１の導電体、および第２の導電体のそれぞれは、窒素を有し、第１の絶縁体は、アルミニウムと、酸素と、を有し、絶縁膜、および第２の絶縁体のそれぞれは、シリコンと、窒素と、を有する。
　また、本発明の一態様は、第１の導電体と、第１の導電体上の、金属窒化物膜と、金属窒化物膜上の、第２の導電体と、第１の導電体上、金属窒化物膜上、および第２の導電体上の、第１の絶縁体と、第１の絶縁体上の、第２の絶縁体と、を有する強誘電体デバイスである。第１の絶縁体は、金属窒化物膜の側面と接する領域、第２の導電体の側面と接する領域、および第２の導電体の上面と接する領域を有し、金属窒化物膜は、強誘電性を有し、金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、第１の元素は、第１３族元素から選ばれる一以上の元素であり、第２の元素は、第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、第１の導電体、および第２の導電体のそれぞれは、窒素を有し、第１の絶縁体は、アルミニウムと、酸素と、を有し、第２の絶縁体は、シリコンと、窒素と、を有する。
　上記強誘電体デバイスにおいて、第１の絶縁体は、アモルファス構造を有することが好ましい。
　また、本発明の他の一態様は、絶縁膜と、絶縁膜上の、第１の導電体と、第１の導電体上の、金属窒化物膜と、金属窒化物膜上の、第２の導電体と、第１の導電体上、金属窒化物膜上、および第２の導電体上の、絶縁体と、を有する強誘電体デバイスである。絶縁体は、絶縁膜の上面と接する領域、金属窒化物膜の側面と接する領域、第２の導電体の側面と接する領域、および第２の導電体の上面と接する領域を有し、金属窒化物膜は、強誘電性を有し、金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、第１の元素は、第１３族元素から選ばれる一以上の元素であり、第２の元素は、第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、第１の導電体、および第２の導電体のそれぞれは、窒素を有し、絶縁膜、および絶縁体のそれぞれは、シリコンと、窒素と、を有する。
　上記強誘電体デバイスにおいて、金属窒化物膜は、ウルツ鉱型構造を有することが好ましい。
　また、上記強誘電体デバイスにおいて、第１の元素は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）のいずれか一または複数であることが好ましい。
　また、上記強誘電体デバイスにおいて、第２の元素は、ホウ素（Ｂ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、およびユウロピウム（Ｅｕ）のいずれか一または複数であることが好ましい。
　または、上記強誘電体デバイスにおいて、第１の元素は、アルミニウム（Ａｌ）であり、第２の元素は、ランタノイド、およびアクチノイドから選ばれる一つまたは複数であることが好ましい。
　または、上記強誘電体デバイスにおいて、第１の元素は、アルミニウム（Ａｌ）であり、第２の元素は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、およびタンタル（Ｔａ）から選ばれる一つまたは複数であることが好ましい。
　また、上記強誘電体デバイスにおいて、第１の導電体は、塩化ナトリウム型構造の結晶を有することが好ましい。
　また、上記強誘電体デバイスにおいて、第１の導電体と、金属窒化物膜と、の間に、窒化シリコン膜を有してもよい。または、金属窒化物膜と、第２の導電体と、の間に、窒化シリコン膜を有してもよい。
　また、本発明の他の一態様は、上記強誘電体デバイスと、チャネル形成領域に酸化物半導体を含むトランジスタと、を有する半導体装置である。
　また、本発明の他の一態様は、強誘電性を有する金属窒化物膜であって、金属窒化物膜は、アルミニウムと、ランタノイドおよびアクチノイドから選ばれる一つまたは複数と、窒素と、を有する。
　また、本発明の他の一態様は、強誘電性を有する金属窒化物膜であって、金属窒化物膜は、アルミニウムと、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、およびタンタル（Ｔａ）から選ばれる一つまたは複数と、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、亜鉛（Ｚｎ）などから選ばれる一つまたは複数と、窒素と、を有する。
　本発明の一態様により、良好な強誘電性を有する材料、すなわち強誘電性を有する金属窒化物膜を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用したトランジスタを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用し、且つトンネル接合を利用した素子を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ乃至図１Ｃは、本発明の一態様である容量素子の断面図である。
図２Ａ乃至図２Ｃは、金属窒化物の原子配置を説明する図である。図２Ｄおよび図２Ｅは、計算モデルを説明するための図である。
図３Ａおよび図３Ｂは、計算結果を説明する図である。
図４Ａ乃至図４Ｃは、容量素子が有する強誘電体の模式図である。
図５Ａ乃至図５Ｃは、本発明の一態様である容量素子の作製方法を示す断面図である。
図６Ａは、本発明の一態様に係る金属窒化物膜の成膜シーケンスを示す図である。図６Ｂは、本発明の一態様に係る金属窒化膜の製造装置の断面図である。図６Ｃは、酸化物の成膜シーケンスを示す図である。
図７Ａ１、図７Ｂ１、及び図７Ｃ１は、本発明の一態様に係る半導体装置の回路図を説明する図である。図７Ａ２、図７Ｂ２、図７Ｃ２、図７Ｃ３、及び図７Ｃ４は、本発明の一態様に係る半導体装置の断面構造を説明する図である。
図８Ａは本発明の一態様である半導体装置の上面図である。図８Ｂ乃至図８Ｄは本発明の一態様である半導体装置の断面図である。
図９Ａおよび図９Ｂは本発明の一態様である半導体装置の断面図である。
図１０ＡはＩＧＺＯの結晶構造の分類を説明する図である。図１０ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図１０ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図１１Ａは本発明の一態様に係る半導体装置の上面図である。図１１Ｂおよび図１１Ｃは本発明の一態様である半導体装置の断面図である。
図１２Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１２Ｂ乃至図１２Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１３Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１３Ｂ乃至図１３Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１４Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１４Ｂ乃至図１４Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１５Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１５Ｂ乃至図１５Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１６Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１６Ｂ乃至図１６Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１７Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１７Ｂ乃至図１７Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１８Ａは本発明の一態様である半導体装置の上面図である。図１８Ｂは本発明の一態様である半導体装置の断面図である。
図１９Ａ乃至図１９Ｄは、本発明の一態様である容量素子の断面図である。
図２０Ａ乃至図２０Ｃは本発明の一態様である半導体装置の断面図である。
図２１Ａ乃至図２１Ｃは本発明の一態様に係る素子の構成を示す断面図である。
図２２は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２３は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２４Ａおよび図２４Ｂは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２５は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２６は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２７Ａ及び図２７Ｂは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２８Ａは本発明の一態様に係る記憶装置の構成例を示すブロック図である。図２８Ｂは本発明の一態様に係る記憶装置の構成例を示す斜視図である。
図２９Ａは、メモリセルの構成例を示す回路図である。図２９Ｂ１は、強誘電体層のヒステリシス特性の一例を示すグラフである。図２９Ｂ２は、理想的な強誘電体層のヒステリシス特性の一例を示すグラフである。図２９Ｃは、メモリセルの駆動方法の一例を示すタイミングチャートである。
図３０Ａ乃至図３０Ｅは本発明の一態様に係る記憶装置の模式図である。
図３１Ａ乃至図３１Ｈは本発明の一態様に係る電子機器を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
　また、ソース、またはドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース、またはドレインの用語は、入れ替えて用いることができる場合がある。
　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、及び見かけ上のチャネル幅などは、例えば断面ＴＥＭ像を解析することによって、値を決定することができる。
　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）が形成される場合がある。
　なお、本明細書等において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多いものを指す。例えば、酸化窒化シリコンは、その組成として、窒素よりも酸素の含有量が多い。また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多いものを指す。例えば、窒化酸化シリコンは、その組成として、酸素よりも窒素の含有量が多い。
　また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
　また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
　また、本明細書において、上限と下限の数値が規定されている場合は、上限の数値と下限の数値を自由に組み合わせる構成も開示されているものとする。
　なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、または固着する（ゲッタリングともいう）機能とする。
　また、本明細書等において、「ＡがＢを覆う」、「ＡがＢを包む」、または「ＡがＢを包み覆う」などの記載は、必ずしも、Ｂの全体がＡによって隠されている状態を意味しない。「ＡがＢを覆う」、「ＡがＢを包む」、または「ＡがＢを包み覆う」などの記載は、Ｂの一部がＡから露出している状態も含むものとする。また、本明細書等において、「ＡがＢを覆う」という記載を、「ＡがＢを包む」または「ＡがＢを包み覆う」と言い換えることが可能である。
（実施の形態１）
　本実施の形態では、図１乃至図７を用いて、本発明の一態様に係る、容量素子及び強誘電体デバイスの構成例について説明する。
＜容量素子の構成＞
　図１Ａに示すように、本発明の一態様に係る容量素子１００は、導電体１１０と、導電体１２０と、導電体１１０と導電体１２０の間に挟まれる絶縁体１３０と、を有する。例えば、絶縁体１０５の上に、導電体１１０が配置され、導電体１１０の上に絶縁体１３０が配置され、絶縁体１３０の上に導電体１２０が配置される構成にすればよい。ここで、導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。
　さらに、図１Ａに示すように、容量素子１００を包むように絶縁体１５２が配置され、少なくとも絶縁体１５２と絶縁体１３０の間に絶縁体１５５が配置される。例えば、図１Ａに示すように、導電体１１０、絶縁体１３０、および導電体１２０を包むように絶縁体１５５が配置され、絶縁体１５５を包むように絶縁体１５２が配置される。このとき、絶縁体１５５が、導電体１１０と重畳しない領域において、絶縁体１０５と接してもよい。また、図１Ａに示すように、絶縁体１５５は、導電体１１０の側面、絶縁体１３０の側面、導電体１２０の側面、および、導電体１２０の上面のそれぞれと接する領域を有する。
　ここで、絶縁体１５２および絶縁体１５５の少なくとも一方は、水素に対するバリア絶縁膜として機能する。絶縁体１５２は、水素、および水素が結合した物質（例えば、ＯＨ−など）の少なくとも一の拡散を抑制する機能を有する。よって、絶縁体１５２は、絶縁体１３０よりも、水素、および水素が結合した物質（例えば、ＯＨ−など）の少なくとも一の拡散を抑制する能力が高いものとする。また、絶縁体１５５は、水素、および水素が結合した物質の少なくとも一を捕獲、または固着する（ゲッタリングともいう）機能を有する。よって、絶縁体１５５は、絶縁体１３０よりも、水素、および水素が結合した物質の少なくとも一を捕獲、または固着する能力が高いものとする。
　絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。強誘電性を有する材料の一つとして、ウルツ鉱型構造（空間群：Ｐ６３ｍｃ）を有する金属窒化物が挙げられる。ウルツ鉱型構造は、ｃ軸に沿って自発分極が生じる。また、ウルツ鉱型構造のカチオンサイトに配置されるカチオンの種類および組み合わせによっては、絶縁破壊が起こらない範囲の外部電界によって分極の極性が反転する。なお、外部電界の方向または強さを変えることで、金属窒化物中の窒素原子の一部が移動し、内部に生じる分極の符号が変更されると推定される。このとき、強誘電性が発現する。
　上記を鑑みると、第１の元素と、第２の元素と、窒素と、を有する金属窒化物は、強誘電性を有しうる。ここで、第１の元素は、第１３族元素から選ばれる一以上の元素である。また、第２の元素は、分極の極性が反転する際の障壁（反転障壁ともいう。）を低くする元素である。例えば、第２の元素を主成分とする金属窒化物は、ウルツ鉱型構造以外の結晶構造を有しうることが好ましく、層状六方晶構造（空間群：Ｐ６３／ｍｍｃ）または塩化ナトリウム型構造（ＮａＣｌ型構造、空間群：Ｆｍ−３ｍ）を有しうることがより好ましい。第２の元素は、具体的には、第１の元素を除く第１３族元素、第２族元素乃至第６族元素、などから選ばれる一以上の元素である。第１の元素を主成分とする金属窒化物は、ウルツ鉱型構造の結晶構造を有しやすい。さらに、当該金属窒化物に第２の元素が含まれると、当該金属窒化物は、絶縁破壊が起こらない範囲の外部電界によって分極の極性が反転する場合がある。
　強誘電性を有しうる材料として、例えば、元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物が挙げられる。なお、元素Ｍ１は、第１の元素に相当し、元素Ｍ２は、第２の元素に相当する。ここで、元素Ｍ１は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）などから選ばれる一つまたは複数である。また、元素Ｍ２は、ホウ素（Ｂ）、希土類元素、およびアクチノイド（アクチニウム（Ａｃ）からローレンシウム（Ｌｒ）までの１５の元素）から選ばれる一つまたは複数である。なお、希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、およびランタノイド（ランタン（Ｌａ）からルテチウム（Ｌｕ）までの１５の元素）の総称であるため、元素Ｍ２は、ホウ素（Ｂ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド、およびアクチノイドから選ばれる一つまたは複数である。特に、元素Ｍ２は、ホウ素（Ｂ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、およびユウロピウム（Ｅｕ）などから選ばれる一つまたは複数であることが好ましい。なお、元素Ｍ１および元素Ｍ２の原子数の和と、窒素の原子数の比を１：１またはその近傍にすればよい。なお、近傍とは、所望の原子数の比の±３０％の範囲を含む。ここで、元素Ｍ１の原子数と元素Ｍ２の原子数の比は適宜設定することができる。例えば、元素Ｍ１の原子数は、元素Ｍ２の原子数よりも大きいことが好ましく、元素Ｍ２の原子数の１．５倍以上であることがより好ましい。なお、元素Ｍ１の原子数と、元素Ｍ２の原子数の比は、金属窒化物が固溶体を形成しうる範囲であることが好ましい。なお、元素Ｍ１として、アルミニウム、ガリウム、およびインジウムなどから２つ以上が選ばれる場合、元素Ｍ１と、窒素と、を有する金属窒化物は、元素Ｍ２を含まなくても、強誘電性を有する場合がある。
　元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物として、代表的には、窒化アルミニウムスカンジウム（Ａｌ１−ａＳｃａＮｂ（ａは０より大きく、０．５より小さい実数であり、ｂは１またはその近傍の値である。））、Ａｌ−Ｇａ−Ｓｃ窒化物（Ａｌ１−ｃ−ｄＧａｃＳｃｄＮｂ（ｃおよびｄのそれぞれは、正の実数であり、ｃ＋ｄは、０より大きく、０．５より小さく、ｂは１またはその近傍の値である。））、およびＧａ−Ｓｃ窒化物（Ｇａ１−ｅＳｃｅＮｂ（ｅは０より大きく、１より小さい実数であり、ｂは１またはその近傍の値である。））などの金属窒化物がある。つまり、強誘電性を有しうる材料として、窒化アルミニウムおよび／または窒化スカンジウムを有する材料が挙げられる。
　なお、強誘電性を有しうる材料として、窒化アルミニウムスカンジウムよりも、Ａｌ−Ｇａ−Ｓｃ窒化物を用いる方が好ましい場合がある。ガリウムのイオン半径は、アルミニウムのイオン半径よりも大きく、スカンジウムのイオン半径よりも小さい。よって、窒化アルミニウムスカンジウムにガリウムを添加することで、窒化アルミニウムスカンジウムの結晶構造、およびその格子定数を、強誘電性が発現しやすくなるよう調整することができると推測される。よって、Ａｌ−Ｇａ−Ｓｃ窒化物では、強誘電性の発現が期待される。また、窒化ガリウムのバンドギャップは、窒化アルミニウムのバンドギャップよりも小さく、窒化スカンジウムのバンドギャップよりも大きい。よって、窒化アルミニウムスカンジウムにガリウムを添加することで、窒化スカンジウムアルミニウムの絶縁性が高まり、後述する強誘電体デバイスに用いることができる。
　また、強誘電性を有しうる材料として、例えば、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物が挙げられる。なお、元素Ｍ１は、第１の元素に相当し、元素Ｍ３は、第２の元素に相当する。ここで、元素Ｍ１は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）などから選ばれる一つまたは複数である。元素Ｍ３は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびクロム（Ｃｒ）などから選ばれる一つまたは複数である。チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、またはクロムの金属窒化物において、これらの金属元素の価数は＋３価である。よって、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物においても、元素Ｍ３の価数は＋３価となりうる。したがって、元素Ｍ１および元素Ｍ３の原子数の和と、窒素の原子数の比を１：１またはその近傍にすると、当該金属窒化物の電気的中性が保たれる場合がある。
　なお、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物は、元素Ｍ４を含んでいてもよい。ここで、元素Ｍ４は、当該金属窒化物の電気的中性を保ちうる元素である。元素Ｍ４は、例えば、＋１価の価数を取りやすい元素、または、＋２価の価数を取りやすい元素である。元素Ｍ４としては、具体的には、ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｕ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、およびカドミウム（Ｃｄ）などから選ばれる一つまたは複数である。元素Ｍ３として例示した、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、およびクロムは、＋４価以上の価数を取りうる。そこで、当該金属窒化物の電気的中性を保ちうる元素Ｍ４が含まれることで、当該金属窒化物の電気的中性が保たれると推定される。なお、元素Ｍ３および元素Ｍ４の原子数の比は、元素Ｍ３または元素Ｍ４として選択される元素の種類によって、適宜設定することができる。例えば、元素Ｍ４が＋２価の価数を取りやすい元素（例えば、Ｍｇ、Ｃａ、Ｓｒ、Ｚｎ、およびＣｄなど）であり、元素Ｍ３が＋４価の価数を取りうる元素（例えば、Ｔｉ、Ｚｒ、およびＨｆなど）である場合、元素Ｍ４の原子数と、元素Ｍ３の原子数の比は１：１またはその近傍であることが好ましい。または、元素Ｍ４が＋２価の価数を取りやすい元素であり、元素Ｍ３が＋５価の価数を取りうる元素（例えば、Ｖ、Ｎｂ、およびＴａなど）である場合、元素Ｍ４の原子数と、元素Ｍ３の原子数の比は２：１またはその近傍であることが好ましい。または、元素Ｍ４が＋１価の価数を取りやすい元素（Ｎａ、Ｋ、Ｒｕ、およびＣｓなど）であり、元素Ｍ３が＋５価の価数を取りうる元素である場合、元素Ｍ４の原子数と、元素Ｍ３の原子数の比は１：１またはその近傍であることが好ましい。なお、元素Ｍ１、元素Ｍ３、および元素Ｍ４の原子数の比は適宜設定することができる。例えば、元素Ｍ１の原子数は、元素Ｍ３および元素Ｍ４の原子数の和よりも大きいことが好ましい。
　また、元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物に、元素Ｍ３または元素Ｍ４が含まれてもよい。このとき、元素Ｍ１および元素Ｍ２の原子数の和に対する、元素Ｍ３または元素Ｍ４の原子数の比は、０．０５以下が好ましく、０．０２以下がより好ましい。これにより、当該金属窒化物の電気的中性を保つために形成される欠陥の数を抑制することができる。欠陥の数が抑制されることで、当該金属窒化物の結晶性が向上し、強誘電性が発現しやすくなる。
　また、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物に元素Ｍ２が含まれてもよい。このとき、元素Ｍ１および元素Ｍ３の原子数の和と、元素Ｍ２の原子数の比に特に制限はない。当該金属窒化物に元素Ｍ２が含まれても、当該金属窒化物の電気的中性が保たれるためである。
　また、元素Ｍ１と、元素Ｍ３と、元素Ｍ４と、窒素と、を有する金属窒化物に元素Ｍ２が含まれてもよい。このとき、元素Ｍ１、元素Ｍ３、および元素Ｍ４の原子数の和と、元素Ｍ２の原子数の比に特に制限はない。当該金属窒化物に元素Ｍ２が含まれても、当該金属窒化物の電気的中性が保たれるためである。
　なお、上記金属窒化物は、少なくとも、第１３族元素と、第１５族元素である窒素とを含むため、当該金属窒化物を、ＩＩＩ−Ｖ族の強誘電体、ＩＩＩ族窒化物の強誘電体などと呼ぶ場合がある。
＜強誘電性を有しうる材料についての計算＞
　強誘電性を有しうる材料について、第一原理計算の結果を用いて説明する。ここでは、強誘電性を有しうる材料として、金属窒化物を挙げる。
　金属窒化物の原子配置を図２Ａ乃至図２Ｃに示す。図２Ａおよび図２Ｃには、ウルツ鉱型構造の原子配置を示し、図２Ｂには、層状六方晶構造の原子配置を示す。図２Ａ乃至図２Ｃにおいて、白い球はカチオン（カチオンサイト）であり、黒い球は、窒素（Ｎ）（窒素（Ｎ）サイト）である。また、図２Ａ乃至図２Ｃ中の矢印は、金属窒化物の結晶構造のｃ軸方向（ｃ−ａｘｉｓ）を示す。また、ｃ軸と垂直な面は、金属窒化物の結晶構造のａ−ｂ面である。
　上述したように、ウルツ鉱型構造を有する金属窒化物は、ｃ軸に沿って分極が生じる。例えば、金属窒化物が図２Ａに示す原子配置を有する場合、ｃ軸に沿って分極が生じる。また、金属窒化物は、絶縁破壊が起こらない範囲の外部電界によって分極の極性が反転する。例えば、金属窒化物が図２Ａに示す原子配置から図２Ｃに示す原子配置に変化することで、分極の極性が反転する。
　図２Ａおよび図２Ｃより、ａ−ｂ面と平行、かつ、カチオンを含む層を、窒素原子が横断して移動することで、分極の極性の反転が生じると推定される。つまり、分極の極性の反転が生じる過程において、金属窒化物は、ａ−ｂ面と平行、かつ、カチオンを含む層内に、窒素原子が位置する原子配置を一時的に有すると推定される。分極の極性の反転が生じる過程において、金属窒化物は、例えば、図２Ｂに示す原子配置を一時的に有する。別言すると、金属窒化物は、図２Ａに示す原子配置から図２Ｂに示す原子配置を経由して図２Ｃに示す原子配置に変化することで、分極の極性が反転すると推定される。
　分極の極性が反転する際の障壁（反転障壁ともいう。）が低いほど、分極の極性の反転が生じやすいといえる。そこで、ウルツ鉱型構造の計算モデルおよび層状六方晶構造の計算モデルを用いて、カチオンサイトに位置する原子の種類および比率に対する反転障壁を第一原理計算により算出する。
　はじめに、第一原理計算に用いる計算モデルについて説明する。
　まず、ウルツ鉱型構造の単位胞、および層状六方晶構造の単位胞を用意する。これら２つの単位胞はいずれも、カチオン：窒素＝１：１［原子数比］である。次に、２つの単位胞のそれぞれに対して、単位胞を拡張して、原子の数が３２個であるスーパーセルを作成する。このとき、当該スーパーセルに含まれるカチオン（カチオンサイト）の数は１６であり、当該スーパーセルに含まれる窒素（窒素サイト）の数は１６である。以上より、ウルツ鉱型構造のスーパーセル、および層状六方晶構造のスーパーセルを用意することができる。
　図２Ｄおよび図２Ｅに、上記２つのスーパーセルを示す。図２Ｄに示すスーパーセルは、結晶構造がウルツ鉱型構造であり、原子配列の周期性が図２Ａに示す構造の原子配列の周期性と同じである。また、図２Ｅに示す計算モデルは、結晶構造が層状六方晶構造であり、原子配列の周期性が図２Ｂに示す構造の原子配列の周期性と同じである。なお、図２Ｄおよび図２Ｅ中の矢印は、スーパーセルの結晶構造のｃ軸方向を示す。また、ｃ軸と垂直な面は、スーパーセルの結晶構造のａ−ｂ面である。
　次に、上記２つのスーパーセルのそれぞれにおいて、それぞれのカチオンサイトに、アルミニウム原子（Ａｌ）、または、アルミニウム原子とは異なる金属原子を配置することで、ウルツ鉱型構造の計算モデルおよび層状六方晶構造の計算モデルを作成する。以降では、アルミニウム原子とは異なる金属原子を原子Ｍ０と表記する。また、計算モデル中のカチオンサイトの数に対する、計算モデル中のカチオンサイトに配置される原子Ｍ０の数の比率をａ［％］とする。例えば、計算モデル中の１つのカチオンサイトに原子Ｍ０を配置する場合、比率は６．２５％（１６分の１）となる。
　次に、原子Ｍ０の種類および／または比率ａを変化させることで、ウルツ鉱型構造の計算モデルおよび層状六方晶構造の計算モデルを、２０個ずつ作成する。本計算では、原子Ｍ０は、スカンジウム原子（Ｓｃ）、チタン原子（Ｔｉ）、ジルコニウム原子（Ｚｒ）、ハフニウム原子（Ｈｆ）、バナジウム原子（Ｖ）、ニオブ原子（Ｎｂ）、またはタンタル原子（Ｔａ）である。また、比率ａは、６．２５％、１２．５％、２５％、または５０％である。なお、２０個の計算モデルのうちの１個は、全てのカチオンサイトにアルミニウム原子が配置された計算モデルである。
　上記４０個の計算モデルのそれぞれに対して、第一原理計算を用いて、構造最適化を行う。なお、第一原理計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ　Ｖｉｅｎｎａ　Ａｂ　ｉｎｉｔｉｏ　ｓｉｍｕｌａｔｉｏｎ）を用いる。計算条件を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　電子状態擬ポテンシャルにはＰｒｏｊｅｃｔｏｒ　Ａｕｇｍｅｎｔｅｄ　Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。また、対称性を考慮している。
　また、セルの形状および体積を固定して原子座標を最適化する計算と、セルの形状および体積、ならびに原子座標を最適化する計算と、を繰り返し実施することで、計算モデルの構造最適化が行われる。
　構造最適化後の層状六方晶構造の計算モデル、および構造最適化後のウルツ鉱型構造の計算モデルを用いて反転障壁を算出する。具体的には、構造最適化後の層状六方晶構造の計算モデルを基に算出される全エネルギーから、構造最適化後のウルツ鉱型構造の計算モデルを基に算出される全エネルギーを引いた値を１６で割った値を反転障壁とする。
　比率ａが６．２５％である計算モデルを用いて算出された反転障壁を図３Ａに示す。図３Ａにおいて、横軸は原子Ｍ０であり、縦軸は反転障壁［ｍｅＶ／ｆ．ｕ．］（ｆ．ｕ．：ｆｏｒｍｕｌａｕｎｉｔ）である。また、比較対象として、計算モデル中の全てのカチオンサイトにアルミニウム原子が配置された計算モデル（比率ａが０％である計算モデル）を用いて算出された反転障壁を図３Ａに併記する。なお、比率ａが０％である計算モデルを、原子Ｍ０がＡｌの計算モデルと呼称する。
　図３Ａより、窒化アルミニウムに、Ｓｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、またはＴａを添加することで、反転障壁が低下することが示唆される。特に、窒化アルミニウムに添加される原子がＴｉ、Ｖ、Ｎｂ、またはＴａである場合、反転障壁がより低下することが示唆される。したがって、Ｓｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、およびＴａから選ばれる一つまたは複数と、Ａｌと、窒素とを有する金属窒化物は、強誘電性を有しうると推定される。
　次に、比率ａと反転障壁との関係について、図３Ｂを用いて説明する。図３Ｂは、比率ａと反転障壁との関係を説明する図である。なお、図３Ｂに示す反転障壁は、原子Ｍ０が、Ｓｃ、Ｔｉ、Ｎｂ、またはＴａである計算モデルを用いて算出している。図３Ｂにおいて、横軸は比率ａ［％］であり、縦軸は反転障壁［ｍｅＶ／ｆ．ｕ．］である。なお、比率ａが５０％であり、かつ、原子Ｍ０が、Ｔｉ、Ｎｂ、またはＴａである、ウルツ鉱型構造の計算モデルに対して構造最適化を行うと、層状六方晶構造に変化する。そのため、比率ａが５０％であり、かつ、原子Ｍ０が、Ｔｉ、Ｎｂ、またはＴａである計算モデルを用いて反転障壁を算出するのは困難である。よって、比率ａが５０％であり、かつ、原子Ｍ０が、Ｔｉ、Ｎｂ、またはＴａである計算モデルに関する反転障壁は、図３Ｂにプロットしていない。
　図３Ｂより、比率ａが増えるほど、反転障壁は低下する傾向が確認される。また、原子Ｍ０がＴｉ、Ｎｂ、またはＴａであり、かつ、比率ａが５０％である場合、分極が生じない可能性が示唆される。したがって、Ｔｉ、Ｎｂ、またはＴａと、Ａｌと、窒素とを有する金属窒化物は、Ａｌの原子数を、Ｔｉ、Ｎｂ、またはＴａの原子数よりも大きくすることで、強誘電性を有しうると推定される。
　以上が、第一原理計算の結果を用いた、強誘電性を有しうる材料についての説明である。
　強誘電性を有しうる材料としては、例えば、上記に列挙した材料から選ばれた複数の材料からなる混合物または化合物を用いることができる。または、絶縁体１３０を、上記に列挙した材料から選ばれた複数の材料からなる積層構造とすることができる。ところで、上記に列挙した材料などは、成膜条件だけでなく、各種プロセスなどによっても結晶構造（特性）が変わり得る可能性があるため、本明細書等では強誘電性を発現する材料のみを強誘電体と呼ぶだけでなく、強誘電性を有しうる材料とも呼んでいる。また、強誘電体には、強誘電性を発現する材料のみでなく、強誘電性を有しうる材料も含まれるものとする。
　中でも強誘電性を有しうる材料として、上述した金属窒化物、特に窒化アルミニウムおよび／または窒化スカンジウムを有する材料は、数ｎｍといった薄膜に加工しても強誘電性を有しうるため、好ましい。ここで、絶縁体１３０の膜厚は、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下（代表的には、２ｎｍ以上９ｎｍ以下）にすることができる。例えば、膜厚を、８ｎｍ以上１２ｎｍ以下にすることが好ましい。強誘電性を有しうる材料の膜厚を上記のようにすることで、薄膜化、かつ、強誘電性の発現を図ることができる。薄膜化することができる強誘電体層とすることで、容量素子１００を、微細化されたトランジスタなどの半導体素子に組み合わせて半導体装置を形成することができる。なお、本明細書等において、強誘電性を有しうる材料を層状にしたものを指して、強誘電体層または金属窒化物膜と呼ぶ場合がある。また、このような、強誘電体層（金属窒化物膜）を有する装置を、本明細書等において、強誘電体デバイスと呼ぶ場合がある。
　絶縁体１３０に上述の金属窒化物層を用いることで、導電体１１０および導電体１２０が酸化して導電率が低下するのを抑制することができる。
　強誘電性を有しうる材料は、絶縁体であって、外部から電界を与えることによって内部に分極が生じ、かつ当該電界をゼロにしても分極が残る性質を有する。このため、当該材料を誘電体として用いた容量素子（以下、強誘電キャパシタと呼ぶ場合がある。）を用いて、不揮発性の記憶素子を形成することができる。強誘電キャパシタを用いた、不揮発性の記憶素子は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、強誘電体メモリなどと呼ばれることがある。例えば、強誘電体メモリは、トランジスタと、強誘電キャパシタを有し、トランジスタのソースおよびドレインの一方が、強誘電キャパシタの一方の端子に電気的に接続された構成にすることができる。よって、本実施の形態に示す容量素子１００と、トランジスタを用いる半導体装置は、強誘電体メモリとして機能させることができる。
　ここで、図４Ａ乃至図４Ｃに、図１Ａなどに示す、強誘電体層として機能する絶縁体１３０の近傍の拡大図を示す。
　絶縁体１３０において、図４Ａに示すように、結晶が層を形成し、当該層が積層された結晶構造が好ましい。さらに、当該層は、単結晶構造を含むことが好ましい。なお、図４Ａに示す絶縁体１３０の破線は、結晶の層を示し、矢印１３２は、当該結晶のｃ軸を示す。
　絶縁体１３０に含まれる結晶の層は、ａ−ｂ面方向に延在している。また、絶縁体１３０に含まれる結晶の層は、ｃ軸方向に成長しており（ａｘｉａｌ　ｇｒｏｗｔｈと呼ばれる場合がある。）、複数の結晶の層がｃ軸方向に積層されている。ｃ軸は、絶縁体１３０の被形成面または上面に概略垂直な方向を向いていることが好ましい。例えば、導電体１１０の上面に対する法線と矢印１３２のなす角度θが３０°以下であることが好ましく、５°以下であることがより好ましい。
　また、上記においては、絶縁体１３０として、図４Ａなどに示すような単結晶構造を有する強誘電体層を用いる例について示したが、本発明はこれに限られるものではない。例えば、図４Ｂに示すように、絶縁体１３０が結晶性の異なる複数のグレイン１３６を有する多結晶構造を有していてもよい。ここで、複数のグレイン１３６の少なくとも一部は、六方晶系（ｈｅｘａｇｏｎａｌ）の結晶構造を有することが好ましく、ウルツ鉱型構造を有することがより好ましい。複数のグレイン１３６の少なくとも一部に、六方晶系の結晶構造を有することで、絶縁体１３０に強誘電性が発現するため好ましい。
　また、絶縁体１３０が、単結晶構造を有する層１３８ａと、多結晶の層１３８ｂと、を有する構成にしてもよい。例えば、図４Ｃに示すように、導電体１１０上に、複数の単結晶構造を有する層１３８ａと、複数の多結晶の層１３８ｂと、が積層する構成にしてもよい。
　絶縁体１３０は、六方晶系の結晶構造を有すると、強誘電性が発現するため好ましい。または、絶縁体１３０は、アモルファス構造を有していてもよい。あるいは、絶縁体１３０は、アモルファス構造と、結晶構造とを有する複合構造としてもよい。
　また、結晶性の良好な絶縁体１３０を形成するには、絶縁体１３０中の、水素、炭素、炭化水素、または塩素などの不純物が低減されていることが好ましい。ここで、上記不純物は単体の原子だけを指すものではない。絶縁体１３０中において、上述の不純物元素と結合した物質も低減されていることが好ましい。例えば、絶縁体１３０中の、水素と結合した物質（例えば、ＯＨ−など）なども低減されていることが好ましい。これらの不純物は、絶縁体１３０中の結晶において、窒素欠損を形成する場合がある。さらに当該窒素欠損部位に、水素などの不純物元素が結合して、絶縁体１３０の結晶性が低下する場合がある。よって、これらの不純物が、絶縁体１３０中に含まれることで、絶縁体１３０の結晶化が阻害される場合がある。上記のように、外部電界により窒素が変位することで、強誘電性が発現する。よって、絶縁体１３０の強誘電性を向上するには、水素、炭素、炭化水素、または塩素などの不純物を低減することが好ましい。
　よって、絶縁体１３０は、水素、炭素、炭化水素、または塩素などの不純物を含まない、またはこれらの含有量が極めて少ない材料を用いることが好適である。例えば、絶縁体１３０に含まれる水素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましい。また、例えば、絶縁体１３０に含まれる炭化水素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１９ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。また、例えば、絶縁体１３０に含まれる炭素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１９ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。また、例えば、絶縁体１３０に含まれる塩素の濃度は、５×１０２１ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２１ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０２０ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
　なお、上記の不純物の定量は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、またはオージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ　Ｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。例えば、ＳＩＭＳ分析を用いて、絶縁体１３０中の、水素、炭素、炭化水素、または塩素などの不純物の定量を行えばよい。
　そこで、本発明の一態様においては、容量素子１００を包むように絶縁体１５２を設け、絶縁体１５２と絶縁体１３０の間に絶縁体１５５を設ける構成にする。絶縁体１５２によって、絶縁体１５２の外方から、絶縁体１３０に水素などの不純物が拡散するのを抑制することができる。さらに、絶縁体１５２に包まれた領域内に存在する水素などの不純物を、絶縁体１５５によって、捕獲、または固着し、絶縁体１３０中に含まれる水素などの不純物の濃度を低減することができる。
　絶縁体１５２および絶縁体１５５としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。水素などの不純物の拡散を抑制する能力が高い絶縁体１５２としては、例えば窒化シリコン（ＳｉＮｘ：ｘは０より大きい任意数。）を用いることが好ましい。この場合、絶縁体１５２は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
　また、水素などの不純物を捕獲、または固着する能力が高い絶縁体１５５としては、アモルファス構造を有する酸化物を用いることが好ましい。例えば、酸化アルミニウム（ＡｌＯｘ：ｘは０より大きい任意数）、または酸化マグネシウム（ＭｇＯｙ：ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。絶縁体１５５に酸化アルミニウムを用いる場合、絶縁体１５５は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物を容量素子１００の構成要素として用いる、または容量素子１００の周囲に設けることで、容量素子１００に含まれる水素、または容量素子１００の周囲に存在する水素を捕獲または固着することができる。特に絶縁体１３０に含まれる水素を捕獲または固着することが好ましい。
　なお、絶縁体１５５は、アモルファス構造であることが好ましいが、一部に結晶領域が形成されていてもよい。また、絶縁体１５５は、アモルファス構造の層と、結晶領域を有する層と、が積層された多層構造であってもよい。例えば、絶縁体１５５は、アモルファス構造の層の上に結晶領域を有する層、代表的には多結晶構造の層が形成された積層構造でもよい。
　また、絶縁体１０５に、絶縁体１５２と同様の、水素などの不純物の拡散を抑制する能力が高い絶縁体を用いる構成にすることが好ましい。また、容量素子１００と重畳しない領域で、絶縁体１５５と絶縁体１０５が接する。つまり、導電体１１０、絶縁体１３０、および導電体１２０は、絶縁体１０５と、絶縁体１５２および絶縁体１５５と、で包まれる。別言すると、絶縁体１５５および絶縁体１５２と、絶縁体１０５と、によって、容量素子１００が封止される。ここで、絶縁体１５５、絶縁体１５２、および絶縁体１０５は、封止膜として機能する。これにより、絶縁体１５２および絶縁体１０５の外部から容量素子１００に水素が拡散することを抑制し、さらに絶縁体１５２および絶縁体１０５の内側の水素を絶縁体１５５が捕獲または固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　ただしこれに限られず、絶縁体１０５としては、どのような絶縁性材料を用いてもよく、例えば、後述する実施の形態２の＜＜絶縁体＞＞の項目に記載の絶縁性材料を用いることができる。
　以上のように、絶縁体１３０中において、水素などの不純物を含まなくする、または水素などの不純物の含有量を極めて少なくすることで、絶縁体１３０の結晶性を向上させることが可能となり、高い強誘電性を有する構造とすることができる。
　また、導電体１１０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。上述した金属元素を成分とする合金として、当該合金の窒化物、または当該合金の酸化物を用いてもよい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　また、上記のような、層状の結晶を含む絶縁体１３０を形成するには、絶縁体１３０の下地となる導電体１１０の上面の平坦性が良好であることが好ましい。例えば、下地となる導電体１１０の上面の粗さを、算術平均粗さ（Ｒａ）または二乗平均平方粗さ（ＲＭＳ：Ｒｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅ）で、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．８ｎｍ以下、さらに好ましくは０．５ｎｍ以下、さらに好ましくは０．４ｎｍ以下にすればよい。このように、導電体１１０の上面の平坦性を良好にすることで、絶縁体１３０の結晶性を向上し、絶縁体１３０の強誘電性を高めることができる。
　また、絶縁体１３０と導電体１１０の間、および／または、絶縁体１３０と導電体１２０との間に、絶縁体１３０の結晶性を高める層を設けてもよい。絶縁体１３０に上述の金属窒化物を用いる場合、結晶性を高める層として、例えば、ウルツ鉱型構造が安定となる材料を用いることが好ましい。また、結晶性を高める層として、例えば、絶縁体１３０が有する元素の少なくとも一を含む層を用いることが好ましい。なお、結晶性を高める層の組成と、絶縁体１３０の組成と、が異なることが好ましい。絶縁体１３０にＡｌ−Ｇａ−Ｓｃ窒化物を用いる場合、結晶性を高める層として、具体的には、窒化アルミニウム、窒化ガリウム、または窒化スカンジウムなどの金属窒化物、もしくは、アルミニウム、ガリウム、またはスカンジウムを用いると好ましい。
　なお、結晶性を高める層の組成としては、絶縁体１３０が有する元素を有さなくてもよい。この場合、用いることができる元素としては、インジウム、シリコン、イットリウム、ハフニウム、ジルコニウムなどが挙げられる。結晶性を高める層を設けることで、絶縁体１３０の結晶性を向上させ、絶縁体１３０の強誘電性を高めることができる。なお、絶縁体１３０の結晶性が向上することで絶縁体１３０の強誘電性を高めることができることから、結晶性を高める層は、絶縁体１３０の残留分極を大きくする層と言い換えることができる。
　また、導電体１２０は、導電体１１０に用いることができる導電性材料を用いればよい。
　絶縁体１３０に上述の金属窒化物を用いる場合、導電体１１０または導電体１２０は、窒素を有することが好ましく、導電体１１０および導電体１２０のそれぞれは、窒素を有することがより好ましい。導電体１１０および／または導電体１２０としては、特に、窒化タンタルまたは窒化チタンを用いることが好ましい。当該構成にすることで、絶縁体１３０と導電体１１０および／または導電体１２０との界面に、異層が形成されるのを抑制し、上記のような、層状の結晶を含む絶縁体１３０を形成することができる。なお、異層とは、絶縁体１３０の成分と、導電体１１０（導電体１２０）の成分とを含む化合物を有する層とする。
　また、絶縁体１３０に上述の金属窒化物を用いる場合、導電体１１０として窒化タンタルまたは窒化チタンを用いることで、絶縁体１３０の結晶性を向上させることができる場合がある。窒化タンタルおよび窒化チタンは、塩化ナトリウム型構造を取りやすい。また、塩化ナトリウム型構造を［１１１］方向から見た場合の原子配列と、ウルツ鉱型構造を［００１］方向から見た場合の原子配列とは、類似している。つまり、組成および元素の組み合わせによっては、導電体１１０と絶縁体１３０との格子整合性は高い可能性がある。そこで、導電体１１０は、塩化ナトリウム型構造の結晶を有することが好ましい。さらに、当該結晶は、絶縁体１０５の表面に対して、（１１１）配向していることが好ましい。導電体１１０が当該結晶を有することで、絶縁体１３０の結晶性を向上させることができる場合がある。
　なお、上記結晶は、例えば、断面ＴＥＭで、金属イオンの規則性を観察することで、確認することができる。また、例えば、断面ＴＥＭを高速フーリエ変換（ＦＦＴ：Ｆａｓｔ　ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）処理することで取得されるＦＦＴパターンにて、確認することができる。また、例えば、電子線回折法によって観察される回折パターンにて、確認することができる。
　導電体１１０が２層以上の積層構造を有する場合、絶縁体１３０と接する層として、窒化タンタルまたは窒化チタンを用いるとよい。このような構成にすることで、絶縁体１３０と導電体１１０の界面に、異層が形成されるのを抑制し、上記のような、層状の結晶を含む絶縁体１３０を形成することができる。なお、絶縁体１３０と接しない層（例えば、絶縁体１０５と接する層）としては、例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。
　また、導電体１２０が２層以上の積層構造を有する場合、絶縁体１３０と接する層として、窒化タンタルまたは窒化チタンを用いるとよい。このような構成にすることで、絶縁体１３０と導電体１２０の界面に、異層が形成されるのを抑制することができる。なお、絶縁体１３０と接しない層（例えば、絶縁体１５５と接する層）としては、例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。
　なお、図１Ａに示す容量素子１００は、導電体１１０、絶縁体１３０、および導電体１２０、それぞれの側面がそろっている構成であるが、本発明はこれに限られるものではない。
　例えば、図１Ｂに示すように、導電体１１０の側面が絶縁体１３０および導電体１２０の側面より内側に位置する構成にしてもよい。絶縁体１３０は、導電体１１０の上面および側面を覆って形成され、絶縁体１３０の導電体１１０と重畳しない領域が絶縁体１０５に接する。この場合、上面視において、導電体１１０の外周が、絶縁体１３０および導電体１２０の外周より内側に位置することになる。このような構成にすることで、絶縁体１３０によって、導電体１１０と導電体１２０を十分に離隔することができる。
　また、例えば、図１Ｃに示すように、絶縁体１３０および導電体１２０の側面が導電体１１０の側面より内側に位置する構成にしてもよい。この場合、上面視において、絶縁体１３０および導電体１２０の外周が、導電体１１０の外周より内側に位置することになる。
　上記のような構成にすることで、絶縁体１３０が、導電体１１０によって形成される被形成面の段差近傍に形成されない構成になるので、絶縁体１３０の成膜時に当該段差近傍に形成されていた結晶性の低い領域を除去して、容量素子１００を形成することができる。よって、図１Ｃに示す絶縁体１３０は、全体が導電体１１０の平坦性の高い上面に接しており、結晶性の高い領域を多く有せしめることができる。
　また、図１Ｃに示すように、絶縁体１５５を、その側面が導電体１１０の側面の内側に位置するように形成してもよい。このとき、絶縁体１３０、導電体１２０、および絶縁体１５５の側面が概略一致していることが好ましい。また、絶縁体１５２は、導電体１１０、絶縁体１３０、導電体１２０、および絶縁体１５５を覆って設けられる。当該構成にすることで、絶縁体１５５は、絶縁体１３０に含まれる水素などの不純物を、導電体１２０を介して、捕獲または固着することができる。また、絶縁体１３０と絶縁体１５５とが接しないため、絶縁体１５５として酸化物を用いた場合でも、絶縁体１３０と絶縁体１５５の界面に混合層が形成されるのを抑制することができる。また、絶縁体１３０に酸素が混入するのを抑制することができる。
　なお、絶縁体１３０の成膜方法などを最適化することで、絶縁体１３０中の不純物の濃度を低減できるのであれば、絶縁体１５５を設けなくてもよい場合がある。絶縁体１５５を設けない場合、絶縁体１５２は、絶縁体１０５の上面、絶縁体１３０の側面、導電体１２０の側面、および導電体１２０の上面のそれぞれと接する領域を有する。また、容量素子１００は、絶縁体１５２と、絶縁体１０５とによって封止される。これにより、絶縁体１５２および絶縁体１０５の外部から容量素子１００に水素が拡散することを抑制することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　なお、絶縁体１３０に用いることができる強誘電性を有しうる材料は、上述の金属窒化物に限られない。強誘電性を有しうる材料として、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ（Ｘは０よりも大きい実数とする）などの金属酸化物を用いてもよい。また、強誘電性を有しうる材料として、酸化ハフニウムに元素Ｊ１（ここでの元素Ｊ１は、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれる一つまたは複数）を添加した材料を用いてもよい。ここで、ハフニウム原子と元素Ｊ１の原子数の比は適宜設定することができ、例えば、ハフニウム原子と元素Ｊ１の原子数を１：１またはその近傍にすればよい。また、強誘電性を有しうる材料として、酸化ジルコニウムに元素Ｊ２（ここでの元素Ｊ２は、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれる一つまたは複数）を添加した材料、などを用いてもよい。また、ジルコニウム原子と元素Ｊ２の原子数の比は適宜設定することができ、例えば、ジルコニウム原子と元素Ｊ２の原子数を１：１またはその近傍にすればよい。なお、酸化ハフニウム、または酸化ハフニウムおよび酸化ジルコニウムを有する材料の結晶構造としては、立方晶系、正方晶系、直方晶系、および単斜晶系の中から選ばれるいずれか一または複数とすればよい。
　また、強誘電性を有しうる材料として、チタン酸鉛（ＰｂＴｉＯＸ）、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ストロンチウム、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）、チタン酸バリウム、などのペロブスカイト構造を有する圧電性セラミックを用いてもよい。また、強誘電性を有しうる材料として、ＳｒＴａＯ２Ｎ、ＢａＴａＯ２Ｎなどのペロブスカイト型酸窒化物、κアルミナ型構造のＧａＦｅＯ３などを用いてもよい。
　なお、上記の説明においては、金属酸化物、及び金属窒化物について例示したが強誘電性を有しうる材料はこれに限定されない。例えば、上述の金属酸化物に窒素が添加された金属酸化窒化物、または上述の金属窒化物に酸素が添加された金属窒化酸化物などを用いてもよい。
＜容量素子の作製方法＞
　本項目では、図５Ａ乃至図５Ｃを用いて、本発明の一態様に係る、容量素子の作製方法について説明する。
　図５Ａに示すように、基板（図示せず。）の上に絶縁体１０５を形成する。絶縁体１０５として、絶縁体１５２と同様の絶縁体を用いる場合は、後述する絶縁体１５２に係る記載を参酌することができる。
　次に、図５Ａに示すように、絶縁体１０５の上に導電体１１０を成膜する。導電体１１０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることができる。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＡＬＤ法を用いることで、導電体１１０として平坦性の良好な導電膜を比較的容易に成膜することができる場合がある。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。
　また、導電体１１０は、リソグラフィー法などを用いて、適宜パターン形成すればよい。絶縁体１３０の成膜前に、導電体１１０をパターン形成することで、図１Ｂまたは図１Ｃに示す構造の容量素子１００を形成することができる。
　また、導電体１１０が形成される面（被形成面ともいう）、または導電体１１０の上面は、平坦性が高い方が好ましい。例えば、導電体１１０が形成される面、または導電体１１０の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化してもよい。導電体１１０が形成される面、または導電体１１０の上面の平坦性を高めた場合、その上方、より具体的には、絶縁体１３０の結晶性を高めることができる。
　次に、図５Ａに示すように、導電体１１０上に絶縁体１３０を成膜する。絶縁体１３０の成膜は、スパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いることで、導電体１１０上に被覆性よく絶縁体１３０を成膜することができる。これにより、容量素子１００の上部電極と下部電極の間でリーク電流が発生するのを抑制することができる。
　絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。強誘電性を有しうる材料としては、上述の材料を用いることができる。ここで、絶縁体１３０の膜厚は、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは、１０ｎｍ以下（代表的には、２ｎｍ以上９ｎｍ以下）にすることができる。
　絶縁体１３０として、上述の金属窒化物を用いる場合、熱ＡＬＤ法またはＰＥＡＬＤ法を用いて成膜することが好ましい。なお、ＡＬＤ法による絶縁体１３０の成膜方法の詳細については後述する。
　また、熱ＡＬＤ法を用いて、絶縁体１３０を成膜する場合、プリカーサとして炭化水素（Ｈｙｄｒｏ　Ｃａｒｂｏｎ、ＨＣともいう）を含まない材料を用いてもよい。絶縁体１３０中に、水素、及び炭素のいずれか一方または双方が含まれる場合、絶縁体１３０の結晶化を阻害する場合がある。このため、上記のように、炭化水素を含まないプリカーサを用いることで、絶縁体１３０中の、水素、及び炭素のいずれか一方または双方の濃度を低減することが好ましい。例えば、炭化水素を含まないプリカーサとしては、塩素系材料があげられる。
　ただし、これに限られず、炭化水素を含むプリカーサを用いて、絶縁体１３０を成膜することもできる。この場合、絶縁体１３０中に含まれる水素などの不純物を、絶縁体１５５によって、十分、捕獲または固着して、絶縁体中の水素などの不純物濃度を低減することが好ましい。
　また、上述の金属窒化物が用いられる絶縁体１３０の成膜には、スパッタリング法を用いることが好ましい。スパッタリング法を用いると、膜中の不純物濃度を低減することができる、または緻密な膜を形成することができるため、絶縁体１３０の成膜に好適である。例えば、スパッタリング法による絶縁体１３０の成膜は、窒素を含む雰囲気下にて行うことが好ましい。具体的には、スパッタリングガスとして窒素ガス、または、窒素と貴ガスの混合ガスを用いるとよい。また、絶縁体１３０をスパッタリング法によって成膜する場合には、絶縁体１３０に含まれる元素で構成されるターゲットを用いることが好ましい。
　なお、絶縁体１３０は、一つのターゲットをスパッタリングすることで成膜してもよい。例えば、絶縁体１３０が、２種以上の元素、および窒素で構成される場合、当該２種以上の元素を含むターゲットを用いてもよいし、当該２種以上の元素、および窒素を含むターゲットを用いてもよい。
　また、絶縁体１３０は、複数のターゲットを同時にスパッタリングすることで成膜してもよい。なお、複数のターゲットを同時にスパッタリングする方法を、共スパッタリング法と呼ぶ場合がある。例えば、絶縁体１３０が、２種以上の元素、および窒素で構成される場合、当該２種以上の元素の一部を含む第１のターゲット、および、当該２種以上の元素の他の全てを含む第２のターゲットを用いてもよい。なお、第１のターゲットおよび第２のターゲットの一方または双方に、窒素が含まれてもよい。または、当該２種以上の元素の一部を含む第１のターゲット、当該２種以上の元素の別の一部を含む第２のターゲット、および、当該２種以上の元素の他の全てを含む第３のターゲットを用いてもよい。なお、第１乃至第３のターゲットのいずれか一または複数に、窒素が含まれてもよい。
　具体的には、絶縁体１３０がＡｌ−Ｇａ−Ｓｃ窒化物である場合、スパッタリング法による絶縁体１３０の成膜には、Ａｌ−Ｇａ−Ｓｃ合金のターゲット、または、Ａｌ−Ｇａ−Ｓｃ窒化物のターゲットを用いることができる。または、金属アルミニウムまたは窒化アルミニウムのターゲット、およびＧａ−Ｓｃ窒化物のターゲットを用いてもよい。または、窒化ガリウムのターゲット、およびＡｌ−Ｓｃ合金のターゲットを用いてもよい。または、窒化ガリウムのターゲット、金属アルミニウムまたは窒化アルミニウムのターゲット、および、金属スカンジウムのターゲットを用いてもよい。なお、２つ以上のターゲットを用いる場合、共スパッタリング法によって絶縁体１３０を成膜する。
　なお、少なくとも窒化アルミニウムのターゲットを用いて、共スパッタリング法によって絶縁体１３０を成膜する場合、絶縁性を有する窒化アルミニウムのターゲットに対してはＲＦスパッタリング法を用いる。また、絶縁体１３０がガリウムを含む場合、金属ガリウムは融点が低いため、ガリウムを含む窒化物のターゲット、または、ガリウムを含む合金のターゲットを用いる。
　次に、図５Ａに示すように、絶縁体１３０上に導電体１２０を成膜する。ここで、導電体１２０は、絶縁体１３０を介して、導電体１１０と離隔して配置される。導電体１２０は、スパッタリング法、ＡＬＤ法、ＣＶＤ法などを用いて成膜すればよい。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。ここで、導電体１２０の成膜は、熱ＡＬＤ法のように、基板を加熱しながら成膜する方法が好ましい。例えば、基板温度を、室温以上、好ましくは３００℃以上、より好ましくは３２５℃以上、さらに好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、５００℃以下、好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を４００℃程度にすればよい。
　上記のような温度範囲で導電体１２０を成膜することで、導電体１２０の形成後に高温のベーク処理（例えば、熱処理温度４００℃以上または５００℃以上のベーク処理）を行わなくても、絶縁体１３０に強誘電性を付与させることができる。また、上記のように下地に与えるダメージが比較的少ないＡＬＤ法を用いて導電体１２０を成膜することで、絶縁体１３０の結晶構造が過剰に破壊されるのを抑制することができるので、絶縁体１３０の強誘電性を高めることができる。なお、導電体１２０の成膜後のベーク処理を行わず、導電体１２０の成膜時の温度を利用して絶縁体１３０の結晶性または強誘電性を向上させることを、セルフアニールと呼称する場合がある。
　導電体１１０、絶縁体１３０、および導電体１２０をスパッタリング法を用いて成膜する場合、導電体１１０、絶縁体１３０、および導電体１２０を、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。大気開放せずに成膜することで、導電体１１０上、および絶縁体１３０上に大気環境からの不純物または水分が付着することを防ぐことができ、導電体１１０と絶縁体１３０との界面近傍、および、絶縁体１３０と導電体１２０との界面近傍を清浄に保つことができる。
　また、導電体１２０および絶縁体１３０は、リソグラフィー法などを用いて、適宜パターン形成すればよい。絶縁体１５５の成膜前に、導電体１２０および絶縁体１３０をパターン形成することで、図１Ｂに示す構造の容量素子１００を形成することができる。または、絶縁体１５５の成膜前に、導電体１２０、絶縁体１３０、および導電体１１０をパターン形成することで、図１Ａに示す構造の容量素子１００を形成することができる。
　次に、図５Ｂに示すように、導電体１１０、絶縁体１３０、および導電体１２０を包むように、絶縁体１５５を成膜する。絶縁体１５５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体１５５として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。
　絶縁体１５５として、水素を捕獲または固着する機能が高い、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いることが好ましい。これにより、絶縁体１３０に含まれる水素などの不純物を捕獲または固着することができる。特に、絶縁体１５５として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。
　また、上記のように、成膜ガスに水素分子を含むガスを用いない、スパッタリング法を用いて絶縁体１５５を成膜することにより、絶縁体１５５および下地となる導電体１２０の水素濃度を低減することができる。これにより、絶縁体１３０に含まれる水素などの不純物を、より多く捕獲または固着することができる。
　また、絶縁体１５５は２層以上の積層構造にしてもよい。例えば、ＡＬＤ法で成膜した酸化アルミニウムと、その上にスパッタリング法で成膜した酸化アルミニウムの積層膜にしてもよい。このような構成にすることで、スパッタリング法で成膜した酸化アルミニウム膜にピンホールまたは段切れなどが形成されたとしても、それらと重畳する部分を、被覆性の良好なＡＬＤ法で成膜した酸化アルミニウム膜で塞ぐことができる。
　絶縁体１５５は、リソグラフィー法などを用いて、パターン形成してもよい。絶縁体１５５の成膜後に、絶縁体１５５、導電体１２０、および絶縁体１３０をパターン形成することで、図１Ｃに示す構造の容量素子１００を形成することができる。
　次に、図５Ｃに示すように、導電体１１０、絶縁体１３０、導電体１２０、および絶縁体１５５を包むように、絶縁体１５２を成膜する。絶縁体１５２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体１５２として、水素の拡散を抑制する能力が高い、窒化シリコンを用いることが好ましい。本実施の形態では、絶縁体１５２として、窒素ガスを含む雰囲気で、パルスＤＣスパッタリング法で窒化シリコンを成膜する。
　スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体１５２をスパッタリング法で成膜することで、絶縁体１５２および成膜時に下地となる絶縁体１５５の水素濃度を低減することができる。
　また、絶縁体１５２は２層以上の積層構造にしてもよい。例えば、スパッタリング法で成膜した窒化シリコンと、その上にＰＥＡＬＤ法で成膜した窒化シリコンの積層膜にしてもよい。このような構成にすることで、スパッタリング法で成膜した窒化シリコン膜にピンホールまたは段切れなどが形成されたとしても、それらと重畳する部分を、被覆性の良好なＡＬＤ法で成膜した窒化シリコン膜で覆うことができる。
　絶縁体１５２の成膜後に熱処理を行うことが好ましい。当該熱処理は、例えば、基板温度を、３００℃以上、好ましくは３２５℃以上、より好ましくは３５０℃以上にして行えばよい。また、例えば、基板温度を、６００℃以下、好ましくは５００℃以下、より好ましくは４５０℃以下にして行えばよい。例えば、基板温度を４００℃程度にすればよい。また、熱処理時間は、例えば、１時間以上１０時間以下程度とすればよい。当該熱処理は、酸素ガス、窒素ガス、または不活性ガスを含む雰囲気で行うことができる。
　このような熱処理を行うことにより、絶縁体１３０に含まれる水素、および水素と結合する物質を脱離させ、絶縁体１３０から絶縁体１５５に拡散させることができる。このとき、当該水素、および水素と結合する物質は、導電体１２０中を拡散して、絶縁体１５５まで拡散する場合もある。このように、絶縁体１５５中に拡散した水素を、絶縁体１５５において、捕獲または固着することにより、絶縁体１３０中に含まれていた水素の濃度を低減することができる。また、このとき、絶縁体１５５および容量素子１００は、絶縁体１５２に包まれているので、絶縁体１５２の外部から水素が拡散するのを抑制することができる。このようにして、絶縁体１３０の強誘電性を高めることができる。
　以上のようにして、図５Ｃに示す、導電体１１０と導電体１２０の間に絶縁体１３０を有し、絶縁体１５５および絶縁体１５２に包まれた容量素子１００を作製することができる。
＜ＡＬＤ法による成膜＞
　以下では、図６Ａ、および図６Ｂを用いて、ＡＬＤ法による絶縁体１３０の成膜方法、および当該成膜に用いる成膜装置について、説明する。
　ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。
　ＡＬＤ法は、反応のための第１の原料ガス（プリカーサとも呼ぶ）と第２の原料ガス（窒化剤とも呼ぶ）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。また、プリカーサ、または窒化剤導入の際、Ｎ２、Ａｒなどをキャリア・パージガスとしてプリカーサ、または窒化剤と一緒に反応室に導入してもよい。キャリア・パージガスを用いることで、プリカーサ、または窒化剤が配管内部およびバルブ内部に吸着することを抑制し、プリカーサ、または窒化剤を反応室に導入することが可能になる（キャリアガスとも呼ぶ）。さらに反応室に残留するプリカーサ、または窒化剤を速やかに排気することが可能となる（パージガスとも呼ぶ）。このように導入（キャリア）と、排気（パージ）の２つの役割を有するため、プリカーサ、または窒化剤と一緒に反応室に導入するＮ２、Ａｒなどを、キャリア・パージガスと呼ぶことがある。また、キャリア・パージガスを用いることで、形成される膜の均一性が向上し、好ましい。
　図６ＡにＡＬＤ法を用いた、強誘電性を有しうる材料の膜（以下、強誘電体層と呼ぶ。）の成膜シーケンスを示す。以下では、絶縁体１３０として、窒化アルミニウム、および窒化スカンジウムを有する強誘電体層を成膜する例を示す。
　プリカーサ４０１としては、アルミニウム（Ａｌ）を含むプリカーサを用いることができる。また、プリカーサ４０２としては、スカンジウム（Ｓｃ）を含むプリカーサを用いることができる。なお、プリカーサ４０１およびプリカーサ４０２のそれぞれは、無機物で形成されるプリカーサ（無機プリカーサと呼ぶ場合がある。）を用いてもよいし、有機物で形成されるプリカーサ（有機プリカーサと呼ぶ場合がある。）を用いてもよい。アルミニウムを含むプリカーサとして、トリメチルアルミニウム、トリエチルアルミニウム、トリイソブチルアルミニウム、ジメチルアルミニウムハイドライド、トリス（ジメチルアミノ）アルミニウム、トリス（ジエチルアミノ）アルミニウム、三塩化アルミニウムなどを用いることができる。
　なお、プリカーサ４０１およびプリカーサ４０２は、液体原料または固体原料を加熱してガス化することによって、形成される。プリカーサ４０１およびプリカーサ４０２は、不純物が低減されていることが好ましい。例えば、当該不純物としては、Ｂａ、Ｃｏ、Ｃｕ、Ｆｅ、Ｌｉ、Ｍｎ、Ｎａ、Ｎｉなどが挙げられる。
　また、窒化剤４０５として、アンモニア（ＮＨ３）を用いることができる。また、キャリア・パージガス４０４として、Ｎ２、Ｈｅ、Ａｒ、Ｋｒ、およびＸｅの中から選ばれるいずれか１または複数を用いることができる。本項目では、キャリア・パージガス４０４としてＮ２を用いる。
　まず、反応室にキャリア・パージガス４０４を導入する（ＯＮ）。次に、反応室に窒化剤４０５を導入する（ステップＳ０１）。次に、窒化剤４０５の導入を止めて（ＯＦＦ）、キャリア・パージガス４０４のみとし、反応室内に残留する窒化剤４０５のパージを行う（ステップＳ０２）。次に、反応室にプリカーサ４０１を導入し、反応室内の圧力を一定に保つ（ステップＳ０３）。このようにして、被形成面にプリカーサ４０１を吸着させる。次に、プリカーサ４０１の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留するプリカーサ４０１のパージを行う（ステップＳ０４）。次に、反応室に窒化剤４０５を導入する（ステップＳ０５）。窒化剤４０５を導入することで、プリカーサ４０１を窒化させて窒化アルミニウムを形成する。次に、窒化剤４０５の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留する窒化剤４０５のパージを行う（ステップＳ０６）。
　次に、反応室にプリカーサ４０２を導入し、反応室内の圧力を一定に保つ（ステップＳ０７）。このようにして、上記窒化アルミニウムの窒素の層上にプリカーサ４０２を吸着させる。次に、プリカーサ４０２の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留するプリカーサ４０２のパージを行う（ステップＳ０８）。次に、ステップＳ０１に戻って、反応室に窒化剤４０５を導入する。窒化剤４０５を導入することで、プリカーサ４０２を窒化させ、窒化アルミニウム上に窒化スカンジウムを形成する。
　上述のステップＳ０１乃至ステップＳ０８を１サイクルとして、所望の膜厚に達するまで当該サイクルを繰り返し行う。なお、ステップＳ０１乃至ステップＳ０８は、それぞれ２５０℃以上４５０℃以下の温度範囲で行えばよく、３５０℃以上４００℃以下の温度範囲で行うことが好ましい。
　また、ＰＥＡＬＤ法を用いて上記強誘電体層を成膜する場合、窒化剤４０５として、窒素（Ｎ２）、アンモニア（ＮＨ３）、および、窒素（Ｎ２）と水素（Ｈ２）の混合ガスから選ばれるいずれか一または複数をプラズマ励起して反応室内に導入するとよい。当該混合ガスとしては、例えば、窒素（Ｎ２）９５ｖｏｌ％、水素（Ｈ２）５ｖｏｌ％の混合ガスを用いることができる。プラズマ励起された窒素および／またはアンモニアを導入しながら成膜を行うことで、当該強誘電体層を形成することができる。
　なお、ＰＥＡＬＤ法を用いて上記強誘電体層を成膜する場合、窒化剤４０５は、キャリア・パージガス４０４を兼ねてもよい。例えば、キャリア・パージガス４０４として窒素（Ｎ２）を用いる場合、窒化剤４０５を導入するステップ（ステップＳ０１、およびステップＳ０５）でプラズマ生成装置をオンにすることにより、窒素をプラズマ励起させ、窒素プラズマを窒化剤４０５として機能させることができる。
　なお、原料ガスの導入量および導入回数（パルス回数ともいう）を制御することによって、任意の組成の膜を成膜することができる。
　以上のように、ＡＬＤ法を用いて成膜することで、層状の結晶構造を形成することができる。さらに、上記のように、不純物の低減されたプリカーサを用いて成膜することで、成膜中に不純物が混入して、当該層状の結晶構造の形成を妨げることを抑制できる。このように、絶縁体１３０を、結晶性の高い、層状の結晶構造にすることで、絶縁体１３０に高い強誘電性を有せしめることができる。
　ただし、絶縁体１３０は、必ずしも成膜直後に強誘電性を示すものではない。上述の通り、絶縁体１３０は成膜直後ではなく、絶縁体１３０の上に導電体１２０を形成した後で、強誘電性を示す場合がある。
　次に、Ａｌ−Ｇａ−Ｓｃ窒化物の成膜を例として示す。なお、窒化アルミニウム、および窒化スカンジウムを有する強誘電体層を成膜する方法については既に説明しているため、異なる部分について主に説明し、共通する部分については先の説明を参酌することができる。
　Ａｌ−Ｇａ−Ｓｃ窒化物を成膜する場合、上記のプリカーサ４０１およびプリカーサ４０２に加えて、ガリウム（Ｇａ）を含むプリカーサを用いる。なお、ガリウムを含むプリカーサは、無機プリカーサを用いてもよいし、有機プリカーサを用いてもよい。ガリウムを含む有機プリカーサとして、トリメチルガリウム、トリエチルガリウム、トリス（ジメチルアミド）ガリウム、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウム、ジメチルガリウムイソプロポキシドなどを用いることができる。また、ガリウムを含む無機プリカーサとして、三塩化ガリウム、三臭化ガリウム、三ヨウ化ガリウムなどのハロゲン系のガリウム化合物などを用いることができる。
　ステップＳ０７を行った後、反応室に窒化剤４０５を導入する。窒化剤４０５を導入することで、プリカーサ４０２を窒化させて窒化スカンジウムを形成する。次に、窒化剤４０５の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留する窒化剤４０５のパージを行う。次に、反応室にガリウムを含むプリカーサを導入し、反応室内の圧力を一定に保つ。このようにして、上記窒化スカンジウムの窒素の層上にガリウムを含むプリカーサを吸着させる。次に、ガリウムを含むプリカーサの導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留するガリウムを含むプリカーサのパージを行う。次に、ステップＳ０１に戻って、反応室に窒化剤４０５を導入する。窒化剤４０５を導入することで、ガリウムを含むプリカーサを窒化させ、窒化スカンジウム上に窒化ガリウムを形成する。
　上述のステップＳ０１から、反応室内に残留するガリウムを含むプリカーサのパージを行うステップまでを１サイクルとして、所望の膜厚に達するまで当該サイクルを繰り返し行う。以上により、Ａｌ−Ｇａ−Ｓｃ窒化物を成膜することができる。
　なお、プリカーサ４０１、プリカーサ４０２、およびガリウムを含むプリカーサを反応室に導入する順は、上記に限られない。例えば、ステップＳ０３においてプリカーサ４０２を導入し、ステップＳ０７においてプリカーサ４０１を導入してもよい。また、原料ガスの導入量および導入回数（パルス回数ともいう）を制御することによって、任意の組成の膜を成膜することができる。
　次に、絶縁体１３０として、酸化ハフニウム、および酸化ジルコニウムを有する強誘電体層を成膜する例を示す。なお、ＡＬＤ法を用いて強誘電体層を成膜する方法については既に説明しているため、異なる部分について主に説明し、共通する部分については先の説明を参酌することができる。
　プリカーサ４０１としては、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか１または複数を含むプリカーサを用いることができる。また、プリカーサ４０２としては、ジルコニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか１または複数を含むプリカーサを用いることができる。本項目では、ハフニウムを含むプリカーサ４０１として、ＨｆＣｌ４を用い、ジルコニウムを含むプリカーサ４０２として、ＺｒＣｌ４を用いる。
　プリカーサ４０１は、ＨｆＣｌ４の固体原料から形成され、プリカーサ４０２は、ＺｒＣｌ４の固体原料から形成される。これらの固体原料は不純物が低減されていることが好ましい。例えば、当該不純物としては、Ｂａ、Ｃｄ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｇａ、Ｌｉ、Ｍｇ、Ｍｎ、Ｎａ、Ｎｉ、Ｓｒ、Ｖ、Ｚｎなどが挙げられる。ＨｆＣｌ４の固体原料、およびＺｒＣｌ４の固体原料において、上記の不純物は、１０００ｗｐｐｂ未満であることが好ましい。ここで、ｗｐｐｂとは、重量に換算した不純物の濃度を十億分率で表した単位である。
　また、窒化剤４０５に代えて、酸化性ガスを用いる。当該酸化性ガスとして、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、およびＨ２Ｏ２の中から選ばれるいずれか１または複数を用いることができる。本項目では、当該酸化性ガスとしてＨ２Ｏを含むガスを用いる。
　次に、上記ＡＬＤ法による成膜に用いられる、製造装置について図６Ｂを用いて説明する。図６Ｂは、ＡＬＤ法による製造装置９００の模式図である。
　図６Ｂに示すように製造装置９００は、反応室９０１と、ガス導入口９０３と、反応室入り口９０４と、排気口９０５と、ウエハステージ９０７と、軸９０８と、を有する。図６Ｂでは、ウエハステージ９０７上にウエハ９５０が配置されている。
　反応室９０１は、反応室９０１の内部、プリカーサ４０１、プリカーサ４０２、窒化剤４０５、およびキャリア・パージガス４０４を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ９０７は、ウエハ９５０を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ９０７は、軸９０８を回転軸として水平に回転する回転機構を備えていてもよい。また、図示しないが、ガス導入口９０３の手前には、プリカーサ４０１、プリカーサ４０２、窒化剤４０５、およびキャリア・パージガス４０４を適切なタイミングで、適切な流量を適切な時間、ガス導入口９０３へ導入するガス供給システムが設置されている。また、図示しないが、排気口９０５の先には、真空ポンプを有する排気システムが設置されている。
　図６Ｂに示す、製造装置９００は、クロスフロー方式と呼ばれるＡＬＤ装置である。クロスフロー方式におけるプリカーサ４０１、プリカーサ４０２、窒化剤４０５、およびキャリア・パージガス４０４の流れを以下に説明する。プリカーサ４０１、プリカーサ４０２、窒化剤４０５、およびキャリア・パージガス４０４は、ガス導入口９０３から反応室入り口９０４を介して反応室９０１へ流れ、ウエハ９５０に到達し、排気口９０５を通り排気される。図６Ｂに示す矢印は、ガスの流れる方向を模式的に示している。
　上述のように、図６Ａに示す、窒化剤４０５を反応室９０１に導入するステップＳ０５では、ウエハ９５０上に吸着しているプリカーサ４０１を窒化剤４０５によって窒化し、窒化アルミニウムを形成する。クロスフロー方式である製造装置９００の構造上、窒化剤４０５が加熱された反応室部材に長く触れてからウエハ９５０に到達する。ウエハステージ９０７が軸９０８を中心に水平に回転している場合、ウエハ９５０の周辺部が先に窒化剤４０５に到達するので、窒化アルミニウムの膜厚はウエハ９５０の周辺部ほど厚くなり中央部が周辺部より薄くなる。
　そこで、窒化剤４０５が分解し、窒化力が低下することを抑制するため反応室の加熱温度を適切な温度に設定する必要がある。なお、上記においては、プリカーサ４０１の窒化を例に挙げて説明したが、プリカーサ４０２の窒化についても同様である。
　以上により、基板面内の膜厚均一性に優れた強誘電体層を形成することができる。基板面内の膜厚均一性としては、好ましくは、±１．５％以下、より好ましくは、±１．０％以下である。また、基板面内の最大膜厚−基板面内の最小膜厚をＲＡＮＧＥと定義し、基板面内の膜厚均一性を±ＰＮＵ（Ｐｅｒｃｅｎｔ　Ｎｏｎ　Ｕｎｉｆｏｒｍｉｔｙ）（％）と定義すると、±ＰＮＵ（％）は（ＲＡＮＧＥ×１００）／（２×基板面内の膜厚の平均値）で求めることができる。
　以上の方法を用いることにより、強誘電性を有しうる材料からなる絶縁体１３０を形成することができる。このような絶縁体１３０を用いて容量素子１００を形成することで、容量素子１００を強誘電キャパシタにすることができる。
　本発明の一態様により、強誘電性を有しうる材料を含む容量素子を提供することができる。または、本発明の一態様により、上記容量素子を良好な生産性で提供することができる。または、本発明の一態様により、微細化または高集積化が可能な、容量素子を提供することができる。
＜強誘電体デバイスの変形例＞
　本実施の形態では、図７Ａ１、図７Ａ２、図７Ｂ１、図７Ｂ２、図７Ｃ１、図７Ｃ２、図７Ｃ３、及び図７Ｃ４を用いて、本発明の一態様に係る強誘電体デバイスについて説明を行う。本項目で説明する強誘電体デバイスは、上述の導電体１１０と、絶縁体１３０と、導電体１２０と、を有する、強誘電体デバイスの変形例であるので、導電体１１０、絶縁体１３０、および導電体１２０について、上述の記載を参酌することができる。
　図７Ａ１、図７Ｂ１、及び図７Ｃ１は、それぞれ本発明の一態様に係る、強誘電体デバイスの回路図である。図７Ａ１に示す回路図は、１つのトランジスタ（電界効果トランジスタ、ＦＥＴともいう）と、１つの容量素子と、を有し、当該容量素子は、強誘電性を有しうる材料を含む。また、図７Ｂ１に示す回路図は、１つのトランジスタを有し、当該トランジスタのゲート絶縁膜に強誘電性を有しうる材料を含む。また、図７Ｃ１に示す回路図は、１つの容量素子と、ダイオードと、を有し、当該容量素子は強誘電性を有しうる材料を含む。なお、図７Ｃ１に示す回路図において、１つの容量素子と、１つのダイオードとを、分けて記載しているが、これに限定されない。例えば、１つの素子にて、１つの容量素子と、１つのダイオードと、の双方の機能を有する場合には、それぞれの機能を分離する必要はない。例えば、図７Ｃ１に示す回路図に相当する構成としては、一対の電極間に絶縁体を有し、当該絶縁体と、電極との間で、トンネル接合を利用する素子構成などを用いることができる。
　なお、図７Ａ１に示す回路図は、１Ｔｒ１Ｃ（１トランジスタ、１キャパシタ）の素子構成として捉えることができ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、またはＴｙｐｅ１構造として呼称してもよい。また、図７Ｂ１に示す回路図は、１Ｔｒ（１トランジスタ）の素子構成として捉えることができ、ＦｅＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、またはＴｙｐｅ２構造として呼称してもよい。また、図７Ｃ１に示す回路図は、トンネル接合を利用した１つのキャパシタの素子構成として捉えることができ、ＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）素子、またはＴｙｐｅ３構造として呼称してもよい。
　次に、図７Ａ１、図７Ｂ１、及び図７Ｃ１に示す回路図に示す構成に適用可能な本発明の一態様の強誘電体デバイスの一例を図７Ａ２、図７Ｂ２、図７Ｃ２、図７Ｃ３、及び図７Ｃ４を用いて説明を行う。図７Ａ２、図７Ｂ２、図７Ｃ２、図７Ｃ３、及び図７Ｃ４は、それぞれ本発明の一態様の強誘電体デバイスの一例を示す断面図である。なお、図７Ａ１、図７Ｂ１、及び図７Ｃ１に示す回路図において、白丸は端子を表す。
　図７Ａ２は、図７Ａ１に示す容量素子に対応する断面図であり、図７Ｂ２は、図７Ｂ１に示す強誘電性を有しうる材料を含むトランジスタに対応する断面図であり、図７Ｃ２、図７Ｃ３、及び図７Ｃ４は、それぞれ、図７Ｃ１に示す容量素子、及びダイオードに対応する断面図である。
　図７Ａ２は、導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。なお、絶縁体１３０を、誘電体または強誘電体と、読み替えてもよい。なお、図７Ａ２において、図示していないが、図７Ａ１に示すように、導電体１２０は、トランジスタのソースまたはドレインと接続する構成とすればよい。
　図７Ｂ２は、酸化物２３０と、酸化物２３０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。また、図７Ｂ２において、酸化物２３０と、絶縁体１３０、すなわち強誘電性を有しうる材料とが、接する構成と別言することができる。なお、酸化物２３０の詳細については、後述する（実施の形態２参照）。
　図７Ｃ２は、導電体１１０と、導電体１１０上の絶縁体１１５ａと、絶縁体１１５ａ上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、図７Ｃ２は、図７Ａ２の導電体１１０と、絶縁体１３０との間に絶縁体１１５ａを有する構造ともいえる。また、図７Ｃ３は、導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の絶縁体１１５ｂと、絶縁体１１５ｂ上の導電体１２０と、を有する。なお、図７Ｃ３は、図７Ａ２の絶縁体１３０と、導電体１２０との間に絶縁体１１５ｂを有する構造ともいえる。
　また、図７Ｃ４は、導電体１１０と、導電体１１０上の絶縁体１１５ａと、絶縁体１１５ａ上の絶縁体１３０と、絶縁体１３０上の絶縁体１１５ｂと、絶縁体１１５ｂ上の導電体１２０と、を有する。なお、図７Ｃ１の回路図の構成においては、Ｐ−Ｅ特性（Ｐｏｌａｒｉｚａｔｉｏｎ　ｄｅｎｓｉｔｙ−Ｅｌｅｃｔｒｉｃ　ｆｉｅｌｄ）特性に一定の分極が得られていることが好ましい。例えば、Ｉ−Ｖ特性において、第１の区間を０（Ｖ）から３（Ｖ）、第２の区間を３（Ｖ）から０（Ｖ）、第３の区間を−Ｖａ（Ｖ）からＶａ（Ｖ）、第４の区間を０（Ｖ）から−３（Ｖ）、第５の区間を−３（Ｖ）から０（Ｖ）、及び第６の区間を−Ｖａ（Ｖ）からＶａ（Ｖ）と定義した場合、第３の区間、及び第６の区間の電流値が異なることが好ましい。また、Ｖａは本回路図における抗電界（Ｅｃ）以下の電圧が好ましい。本特性を満たすためには、例えば、絶縁体１１５ａと、絶縁体１１５ｂとは、膜種、膜質、または膜厚の少なくともいずれか一を異なる構成とすればよい。
　絶縁体１１５ａ、及び絶縁体１１５ｂは、それぞれ、常誘電体材料であればよく、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、及び酸化窒化アルミニウムなどを用いることができる。特に、絶縁体１１５ａ、及び絶縁体１１５ｂとしては、窒化シリコン膜が好ましい。また、絶縁体１１５ａ、及び絶縁体１１５ｂは、それぞれ、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。特に絶縁体１１５ａ、及び絶縁体１１５ｂとしては、ＰＥＡＬＤ法を用いて成膜することが好ましい。例えば、ＰＥＡＬＤ法を用いて、窒化シリコン膜を成膜する場合、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むプリカーサを用いると好適である。また、上記プリカーサを導入後、Ｎ２、Ｎ２Ｏ、ＮＨ３、ＮＯ、ＮＯ２、及びＮ２Ｏ２などの窒化剤を導入した雰囲気中でプラズマ処理を行うことで、良質な窒化シリコン膜を成膜することができる。
　また、絶縁体１１５ａとして窒化シリコン膜を用いる場合、金属窒化物を有する絶縁体１３０と絶縁体１１５ａとは共通の主成分として窒素を有する。よって、絶縁体１３０と絶縁体１１５ａとの界面およびその近傍に、混合層が形成されるのを抑制し、絶縁体１３０の結晶性の向上を図ることができる。
　また、絶縁体１１５ａの成膜にＰＥＡＬＤ法を用いる場合、絶縁体１３０の成膜もＰＥＡＬＤ法を用いて行うとよい。このとき、製造装置を共通化することができる。さらに、窒化剤を切り替えず、プリカーサを切り替えることで、絶縁体１１５ａ上に絶縁体１３０を連続成膜することができる。よって、絶縁体１１５ａと絶縁体１３０とを大気開放せずに連続して成膜することができ、絶縁体１１５ａと絶縁体１３０との界面近傍を清浄に保つことができる。
　本発明の一態様により、強誘電性を有しうる材料、すなわち強誘電性を有する金属窒化物膜を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した強誘電体デバイスを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用したトランジスタを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することができる。
　別言すると、本発明の一態様の金属窒化物膜は、容量素子、トランジスタ、及びダイオードのいずれか一または複数の強誘電体デバイスに用いることができる。
　なお、図７Ａ１、及び図７Ａ２に示す構成は、図１などに示す容量素子１００と同様のものであり、その記載を参酌することができる。同様に、図７Ｂ１、及び図７Ｂ２、並びに図７Ｃ１、図７Ｃ２、図７Ｃ３、及び図７Ｃ４に示す構成についても、その一部の構成（例えば、酸化物２３０、絶縁体１１５ａ、及び絶縁体１１５ｂなど）を変更することで、図１などに係る構成を適用することができる。また、以下の本明細書等の記載においても、同様に適用することができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、図８Ａ乃至図２１Ｃを用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例、本発明の一態様に係るトランジスタ２００および容量素子１００を有する半導体装置の一例、およびその作製方法について説明する。ここで、上記半導体装置に用いる容量素子１００は、実施の形態１に示す容量素子１００に係る記載を参酌することができる。
＜半導体装置の構成例＞
　図８Ａ乃至図８Ｄは、トランジスタ２００を有する半導体装置の上面図および断面図である。図８Ａは、当該半導体装置の上面図である。また、図８Ｂ乃至図８Ｄは、当該半導体装置の断面図である。ここで、図８Ｂは、図８ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図８Ｃは、図８ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図８Ｄは、図８ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図８Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００に設けられた絶縁体２７５上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、絶縁体２８３上の絶縁体２７４と、絶縁体２８３上、および絶縁体２７４上の絶縁体２８５と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、および絶縁体２７４は層間膜として機能する。また、絶縁体２８３は、絶縁体２１４の上面の一部、絶縁体２７５の側面、絶縁体２８０の側面、ならびに絶縁体２８２の側面および上面と接する。
　ここで、トランジスタ２００は、半導体層と、第１のゲートと、第２のゲートと、ソースと、ドレインと、を有する。なお、トランジスタ２００のソース、およびドレインの上に接して、絶縁体２７１（絶縁体２７１ａ、および絶縁体２７１ｂ）が設けられる。
［トランジスタ２００］
　図８Ａ乃至図８Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１４および／または絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の導電体２４２ａと、導電体２４２ａ上の絶縁体２７１ａと、酸化物２３０ｂ上の導電体２４２ｂと、導電体２４２ｂ上の絶縁体２７１ｂと、酸化物２３０ｂ上の絶縁体２５２と、絶縁体２５２上の絶縁体２５０と、絶縁体２５０上の絶縁体２５４と、絶縁体２５４上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７１ａ、および絶縁体２７１ｂ上に配置される絶縁体２７５と、を有する。ここで、図８Ｂおよび図８Ｃに示すように、絶縁体２５２は、絶縁体２２２の上面、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面および上面、導電体２４２の側面、絶縁体２７１の側面、絶縁体２７５の側面、絶縁体２８０の側面、ならびに絶縁体２５０の下面と接する。また、導電体２６０の上面は、絶縁体２５４の最上部、絶縁体２５０の最上部、絶縁体２５２の最上部、および絶縁体２８０の上面と高さが概略一致するように配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５２、絶縁体２５０、絶縁体２５４、および絶縁体２８０のそれぞれの上面の少なくとも一部と接する。
　なお、以下において、酸化物２３０ａと酸化物２３０ｂをまとめて酸化物２３０と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、絶縁体２７１ａと絶縁体２７１ｂをまとめて絶縁体２７１と呼ぶ場合がある。
　絶縁体２８０、および絶縁体２７５には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、絶縁体２５２、絶縁体２５０、絶縁体２５４、および導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、絶縁体２７１ａ、および導電体２４２ａと、絶縁体２７１ｂ、および導電体２４２ｂと、の間に導電体２６０、絶縁体２５２、絶縁体２５０、および絶縁体２５４が設けられている。絶縁体２５４は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。
　酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、または３層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、および酸化物２３０ｂのそれぞれが積層構造を有していてもよい。
　導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体２５２、絶縁体２５０および絶縁体２５４は、第１のゲート絶縁体として機能し、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
　ここで、図８Ｂにおけるチャネル形成領域近傍の拡大図を図９Ａに示す。酸化物２３０ｂに酸素が供給されることで、導電体２４２ａと導電体２４２ｂの間の領域にチャネル形成領域が形成される。よって、図９Ａに示すように、酸化物２３０ｂは、トランジスタ２００のチャネル形成領域として機能する領域２３０ｂｃと、領域２３０ｂｃを挟むように設けられ、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂと、を有する。領域２３０ｂｃは、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３０ｂｃは、導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３０ｂａは、導電体２４２ａに重畳して設けられており、領域２３０ｂｂは、導電体２４２ｂに重畳して設けられている。
　チャネル形成領域として機能する領域２３０ｂｃは、領域２３０ｂａおよび領域２３０ｂｂよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域２３０ｂｃは、ｉ型（真性）または実質的にｉ型であるということができる。領域２３０ｂｃは、例えば、酸素を含む雰囲気でマイクロ波処理を行うことで形成しやすくなる。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、３００ＭＨｚ以上３００ＧＨｚ以下の周波数を有する電磁波を指すものとする。
　また、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、酸素欠損が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３０ｂａおよび領域２３０ｂｂは、領域２３０ｂｃと比較して、キャリア濃度が高く、低抵抗なｎ型の領域である。
　ここで、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、領域２３０ｂｃと領域２３０ｂａまたは領域２３０ｂｂとの間に、キャリア濃度が、領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度と同等、またはそれよりも低く、領域２３０ｂｃのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域２３０ｂｃと領域２３０ｂａまたは領域２３０ｂｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域２３０ｂａおよび領域２３０ｂｂの水素濃度と同等、またはそれよりも低く、領域２３０ｂｃの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域２３０ｂａおよび領域２３０ｂｂの酸素欠損と同等、またはそれよりも少なく、領域２３０ｂｃの酸素欠損と同等、またはそれよりも多くなる場合がある。
　なお、図９Ａでは、領域２３０ｂａ、領域２３０ｂｂ、および領域２３０ｂｃが酸化物２３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されてもよい。
　また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上のものを用いることが好ましく、２．５ｅＶ以上のものを用いることがより好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物２３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはインジウム酸化物を用いてもよい。
　酸化物２３０ｂは、結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
　ＣＡＡＣ−ＯＳは、結晶性の高い、緻密な構造を有しており、不純物および欠陥（例えば、酸素欠損など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ−ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ−ＯＳの密度をより高めることで、当該ＣＡＡＣ−ＯＳ中の不純物または酸素の拡散をより低減することができる。
　一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
　これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素の量が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
　よって、酸化物半導体中において、チャネル形成領域として機能する領域２３０ｂｃは、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域２３０ｂｃの酸素欠損、およびＶＯＨを低減し、領域２３０ｂａおよび領域２３０ｂｂには過剰な量の酸素が供給されないようにすることが好ましい。
　また、図８Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
　上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２と重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５２、絶縁体２５０、絶縁体２５４、および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
　酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　また、酸化物２３０ｂは、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物であることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物および欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　ここで、酸化物２３０ａと酸化物２３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、酸化物２３０ａと酸化物２３０ｂの界面における欠陥準位密度を低くすることができる。または、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ−Ｚｎ酸化物、またはインジウム酸化物などを用いてもよい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
　なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
　また、図８Ｃなどに示すように、酸化物２３０の上面および側面に接して、酸化アルミニウムなどにより形成される絶縁体２５２を設けることにより、酸化物２３０と絶縁体２５２の界面およびその近傍に、酸化物２３０に含まれるインジウムが偏在する場合がある。これにより、酸化物２３０の表面近傍が、インジウム酸化物に近い原子数比、またはＩｎ−Ｚｎ酸化物に近い原子数比になる。このように酸化物２３０、特に酸化物２３０ｂの表面近傍のインジウムの原子数比が大きくなることで、トランジスタ２００の電界効果移動度を向上させることができる。
　酸化物２３０ａおよび酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、および高い周波数特性を得ることができる。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２１２、絶縁体２７５、および絶縁体２８３として、先の実施の形態に示す絶縁体１５２と同様に、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７１、絶縁体２８２、および絶縁体２８５として、先の実施の形態に示す絶縁体１５５と同様に、水素を捕獲または固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体２８５よりも外側に配置されている層間絶縁膜などから、トランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２などを介してトランジスタ２００より上方に、拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５で取り囲む構造とすることが好ましい。
　ここで、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、トランジスタ２００に含まれる水素、またはトランジスタ２００の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ２００のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
　また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ）法、分子線エピタキシー（ＭＢＥ）法、パルスレーザ堆積（ＰＬＤ）法、または原子層堆積（ＡＬＤ）法などを適宜用いてもよい。
　また、絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２７５、および絶縁体２８３が、導電体２０５、導電体２４２、導電体２６０、または導電体１１０のチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
　また、絶縁体２１６、絶縁体２７４、絶縁体２８０、および絶縁体２８５は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２７４、絶縁体２８０、および絶縁体２８５として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。ここで、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。また、導電体２０５の一部が絶縁体２１４に埋め込まれる場合がある。
　導電体２０５は、導電体２０５ａ、および導電体２０５ｂを有する。導電体２０５ａは、上記開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと概略一致する。
　ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体２０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２２４および絶縁体２１６等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
　また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
　導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　なお、酸化物２３０を高純度真性とし、酸化物２３０から不純物が極力排除された状態であるとする場合、導電体２０５、及び／または導電体２６０に電位を与えずに、トランジスタ２００をノーマリーオフとする（トランジスタ２００のしきい値電圧を０Ｖより大きくする）ことが期待できる場合がある。この場合においては、導電体２６０と、導電体２０５とを接続し、同一電位が与えられるようにすると好適である。
　また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５および絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
　なお、導電体２０５は、図８Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図８Ｃに示すように、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向の端部よりも外側の領域においても、延在していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　なお、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　トランジスタ２００を、ノーマリーオフとして、且つ上記のＳ−Ｃｈａｎｎｅｌ構造とすることで、チャネル形成領域を電気的に取り囲むことができる。そのため、トランジスタ２００をＧＡＡ（Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造、またはＬＧＡＡ（Ｌａｔｅｒａｌ　Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造と捉えることもできる。トランジスタ２００をＳ−Ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、酸化物２３０と、ゲート絶縁膜との界面または界面近傍に形成されるチャネル形成領域を、酸化物２３０のバルク全体とすることができる。別言すると、トランジスタ２００をＳ−Ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、キャリアパスをバルク全体として用いる、いわゆるＢｕｌｋ−Ｆｌｏｗタイプとすることができる。Ｂｕｌｋ−Ｆｌｏｗタイプのトランジスタ構造とすることで、トランジスタに流れる電流密度を向上させることが可能となるため、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度を高めることが期待できる。
　また、図８Ｃに示すように、導電体２０５は延在させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
　なお、トランジスタ２００では、導電体２０５は、導電体２０５ａ、および導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
　絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
　絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。または、ハフニウムおよびジルコニウムを含む酸化物、例えばハフニウムジルコニウム酸化物を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出および、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４および、酸化物２３０が有する酸素と反応することを抑制することができる。
　または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、ハフニウムジルコニウム酸化物などの、いわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体２２２として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの誘電率が高い物質を用いることができる場合もある。
　酸化物２３０と接する絶縁体２２４は、例えば、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。
　また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」いう反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面および絶縁体２２２の上面に接する構成になる。
　導電体２４２ａ、および導電体２４２ｂは酸化物２３０ｂの上面に接して設けられる。導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。
　導電体２４２（導電体２４２ａ、および導電体２４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａまたは導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａおよび導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａまたは導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに吸い取られる場合がある。
　また、導電体２４２の側面と導電体２４２の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体２４２とすることで、図８Ｄに示すような、チャネル幅方向の断面における、導電体２４２の断面積を大きくすることができる。これにより、導電体２４２の導電率を大きくし、トランジスタ２００のオン電流を大きくすることができる。
　絶縁体２７１ａは、導電体２４２ａの上面に接して設けられており、絶縁体２７１ｂは、導電体２４２ｂの上面に接して設けられている。絶縁体２７１は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７１は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７１は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７１としては、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。
　絶縁体２７５は、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、および絶縁体２７１を覆うように設けられる。絶縁体２７５は、水素を捕獲または固着する機能を有することが好ましい。その場合、絶縁体２７５としては、窒化シリコンまたは、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。また、例えば、絶縁体２７５として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。
　上記のような絶縁体２７１および絶縁体２７５を設けることで、酸素に対するバリア性を有する絶縁体で導電体２４２を包み込むことができる。つまり、絶縁体２２４、および絶縁体２８０に含まれる酸素が、導電体２４２に拡散するのを防ぐことができる。これにより、絶縁体２２４、および絶縁体２８０に含まれる酸素によって、導電体２４２が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
　絶縁体２５２は、ゲート絶縁体の一部として機能する。絶縁体２５２としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体２５２としては、上述の絶縁体２８２に用いることができる絶縁体を用いればよい。絶縁体２５２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体２５２として、酸化アルミニウムを用いる。この場合、絶縁体２５２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。
　図８Ｃに示すように、絶縁体２５２は、酸化物２３０ｂの上面および側面、酸化物２３０ａの側面、絶縁体２２４の側面、および絶縁体２２２の上面に接して設けられる。つまり、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２２４の導電体２６０と重なる領域は、チャネル幅方向の断面において、絶縁体２５２に覆われている。これにより、熱処理などを行った際に、酸化物２３０ａおよび酸化物２３０ｂで酸素が脱離するのを、酸素に対するバリア性を有する絶縁体２５２でブロックすることができる。よって、酸化物２３０ａおよび酸化物２３０ｂに酸素欠損が形成されるのを低減することができる。これにより、領域２３０ｂｃに形成される、酸素欠損、およびＶＯＨを低減することができる。よって、トランジスタ２００の電気特性を良好にし、信頼性を向上させることができる。
　また、逆に、絶縁体２８０および絶縁体２５０などに過剰な量の酸素が含まれていても、当該酸素が酸化物２３０ａおよび酸化物２３０ｂに過剰に供給されるのを抑制することができる。よって、領域２３０ｂｃを介して、領域２３０ｂａおよび領域２３０ｂｂが過剰に酸化され、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、図８Ｂに示すように、絶縁体２５２は、導電体２４２、絶縁体２７１、絶縁体２７５、および絶縁体２８０、それぞれの側面に接して設けられる。よって、導電体２４２の側面が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、絶縁体２５２は、絶縁体２５４、絶縁体２５０、および導電体２６０と、ともに、絶縁体２８０などに形成された開口に設ける必要がある。トランジスタ２００の微細化を図るにあたって、絶縁体２５２の膜厚は薄いことが好ましい。絶縁体２５２の膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５２は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５２の膜厚は絶縁体２５０の膜厚より薄いことが好ましい。この場合、絶縁体２５２は、少なくとも一部において、絶縁体２５０より膜厚が薄い領域を有していればよい。
　上記のように膜厚の薄い絶縁体２５２を成膜するには、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
　ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体２５２を絶縁体２８０などに形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。
　なお、ＡＬＤ法で用いるプリカーサには炭素などを含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光法（ＸＰＳ）、またはオージェ電子分光法（ＡＥＳ）を用いて行うことができる。
　絶縁体２５０は、ゲート絶縁体の一部として機能する。絶縁体２５０は、絶縁体２５２の上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。この場合、絶縁体２５０は、少なくとも酸素とシリコンと、を有する絶縁体となる。
　絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、０．５ｎｍ以上１５．０ｎｍ以下とするのがより好ましい。この場合、絶縁体２５０は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　図８Ａ乃至図８Ｄなどでは、絶縁体２５０を単層とする構成について示したが、本発明はこれに限られず、２層以上の積層構造としてもよい。例えば図９Ｂに示すように、絶縁体２５０を、絶縁体２５０ａと、絶縁体２５０ａ上の絶縁体２５０ｂの２層の積層構造にしてもよい。
　図９Ｂに示すように、絶縁体２５０を２層の積層構造とする場合、下層の絶縁体２５０ａは、酸素を透過しやすい絶縁体を用いて形成し、上層の絶縁体２５０ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０ａに含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０ａは、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０ｂは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体２５０ｂとして、酸化ハフニウムを用いる。この場合、絶縁体２５０ｂは、少なくとも酸素と、ハフニウムと、を有する絶縁体となる。また、絶縁体２５０ｂの膜厚は、０．５ｎｍ以上５．０ｎｍ以下、好ましくは、１．０ｎｍ以上５．０ｎｍ以下、より好ましくは、１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５０ｂは、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　なお、絶縁体２５０ａに酸化シリコンまたは酸化窒化シリコンなどを用いる場合、絶縁体２５０ｂは、比誘電率が高いｈｉｇｈ−ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体２５０ａと絶縁体２５０ｂとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、絶縁体２５０の絶縁耐圧を高くすることができる。
　絶縁体２５４は、ゲート絶縁体の一部として機能する。絶縁体２５４としては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体２６０に含まれる水素などの不純物が、絶縁体２５０、および酸化物２３０ｂに拡散するのを防ぐことができる。絶縁体２５４としては、上述の絶縁体２８３に用いることができる絶縁体を用いればよい。例えば、絶縁体２５４としてＰＥＡＬＤ法で成膜した窒化シリコンを用いればよい。この場合、絶縁体２５４は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
　また、絶縁体２５４が、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体２５０に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。
　また、絶縁体２５４は、絶縁体２５２、絶縁体２５０、および導電体２６０と、ともに、絶縁体２８０などに形成された開口に設ける必要がある。トランジスタ２００の微細化を図るにあたって、絶縁体２５４の膜厚は薄いことが好ましい。絶縁体２５４の膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５４は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５４の膜厚は絶縁体２５０の膜厚より薄いことが好ましい。この場合、絶縁体２５４は、少なくとも一部において、絶縁体２５０より膜厚が薄い領域を有していればよい。
　導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図８Ｂおよび図８Ｃに示すように、導電体２６０の最上部は、絶縁体２５０の最上部と概略一致している。なお、図８Ｂおよび図８Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を有することにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
　また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
　また、図８Ｃに示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準としたときの、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
　絶縁体２８０は、絶縁体２７５上に設けられ、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
　層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
　絶縁体２８０は、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。過剰酸素を有する絶縁体を酸化物２３０の近傍に設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　絶縁体２８２は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。この場合、絶縁体２８２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体２８２として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
　絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３は、絶縁体２８２の上に配置される。絶縁体２８３としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。スパッタリング法を用いることで、密度が高い窒化シリコン膜を絶縁体２８３として形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＰＥＡＬＤ法または、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
　また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
　酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図１０Ａを用いて説明を行う。図１０Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図１０Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図１０Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」および、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図１０Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図１０Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、本明細書中において、単にＸＲＤスペクトルと記す場合がある。なお、図１０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１０Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図１０Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図１０Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１０Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図１０Ｃに示す。図１０Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１０Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図１０Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図１０Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンおよび炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜＜その他の半導体材料＞＞
　酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
　ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス力のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
　層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
　酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
＜半導体装置の応用例＞
　以下では、図１１を用いて、本発明の一態様である半導体装置の一例について説明する。
　図１１Ａは半導体装置５００の上面図を示す。図１１Ａに示すｘ軸は、トランジスタ２００のチャネル長方向に平行にとっており、ｙ軸はｘ軸に垂直にとっている。また、図１１Ｂは、図１１Ａに示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。図１１Ｃは、図１１Ａに示すＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、開口領域４００およびその近傍の断面図でもある。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　なお、図１１Ａ乃至図１１Ｃに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
　図１１Ａ乃至図１１Ｃに示す半導体装置５００は、図８Ａ乃至図８Ｄに示した半導体装置の変形例である。図１１Ａ乃至図１１Ｃに示す半導体装置５００は、絶縁体２８２および絶縁体２８０に開口領域４００が形成されている点が、図８Ａ乃至図８Ｄに示す半導体装置と異なる。また、複数のトランジスタ２００を取り囲むように封止部２６５が形成されている点が、図８Ａ乃至図８Ｄに示す半導体装置と異なる。
　半導体装置５００は、マトリクス状に配列された、複数のトランジスタ２００、および複数の開口領域４００を有している。また、トランジスタ２００のゲート電極として機能する、複数の導電体２６０が、ｙ軸方向に延在して設けられている。開口領域４００は、酸化物２３０、および導電体２６０と重畳しない領域に形成されている。また、複数のトランジスタ２００、複数の導電体２６０、および複数の開口領域４００を取り囲むように封止部２６５が形成されている。なお、トランジスタ２００、導電体２６０、および開口領域４００の個数、配置、および大きさは、図１１Ａ乃至図１１Ｃに示す構造に限られることなく、半導体装置５００の設計に合わせて適宜設定すればよい。
　図１１Ｂおよび図１１Ｃに示すように、封止部２６５は、複数のトランジスタ２００、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、および絶縁体２８２を取り囲むように設けられている。言い換えると、絶縁体２８３は、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、および絶縁体２８２を覆うように設けられている。また、封止部２６５では、絶縁体２８３が絶縁体２１４の上面に接している。また、封止部２６５上では、絶縁体２８３と絶縁体２８５の間に絶縁体２７４が設けられている。絶縁体２７４の上面は、絶縁体２８３の最上面と高さが概略一致している。また、絶縁体２７４としては、絶縁体２８０と同様の絶縁体を用いることができる。
　このような構造にすることで、複数のトランジスタ２００を、絶縁体２８３と絶縁体２１４および絶縁体２１２で包み込む（封止する）ことができる。ここで、絶縁体２８３、絶縁体２１４、および絶縁体２１２の一または複数は、水素に対するバリア絶縁膜として機能することが好ましい。これにより、封止部２６５に囲まれた領域外に含まれる水素が、封止部２６５に囲まれた領域内に混入することを抑制することができる。このような機能を有する、絶縁体２８３、絶縁体２１４および絶縁体２１２を封止膜と呼ぶ場合がある。
　図１１Ｃに示すように、開口領域４００において、絶縁体２８２は開口部を有する。また、開口領域４００において、絶縁体２８０は、絶縁体２８２の開口部に重なって、溝部を有していてもよい。絶縁体２８０の溝部の深さは、深くとも絶縁体２７５の上面が露出するまでにすればよく、例えば、絶縁体２８０の最大膜厚の１／４以上１／２以下程度にすればよい。
　また、図１１Ｃに示すように、絶縁体２８３は、開口領域４００の内側で、絶縁体２８２の側面、絶縁体２８０の側面、および絶縁体２８０の上面に接する。また、開口領域４００内で、絶縁体２８３に形成された凹部を埋め込むように、絶縁体２７４の一部が形成される場合がある。このとき、開口領域４００内に形成された絶縁体２７４の上面と、絶縁体２８３の最上面の高さが、概略一致する場合がある。
　このような開口領域４００が形成され、絶縁体２８２の開口部から絶縁体２８０が露出した状態で、加熱処理を行うことにより、酸化物２３０に酸素を供給しながら、絶縁体２８０に含まれる酸素の一部を開口領域４００から外方拡散させることができる。これにより、加熱により脱離する酸素を含む絶縁体２８０から、酸化物半導体中の、チャネル形成領域として機能する領域、およびその近傍に、十分な酸素を供給し、かつ過剰な量の酸素が供給されないようにすることができる。
　このとき、絶縁体２８０に含まれる水素を、酸素と結合させて、開口領域４００を介して外部に放出することができる。酸素と結合した水素は、水として放出される。よって、絶縁体２８０に含まれる水素を低減し、絶縁体２８０中に含まれる水素が酸化物２３０に混入するのを低減することができる。
　また、図１１Ａにおいて、開口領域４００の上面視における形状は、略長方形状にしているが、本発明はこれに限られるものではない。例えば、開口領域４００の上面視における形状は、長方形、楕円形、円形、菱形、またはこれらを組み合わせた形状としてもよい。また、開口領域４００の面積、および配置間隔は、トランジスタ２００を含む半導体装置の設計に合わせて適宜設定することができる。例えば、トランジスタ２００の密度が小さい領域では、開口領域４００の面積を広げる、または、開口領域４００の配置間隔を狭めればよい。また、例えば、トランジスタ２００の密度が大きい領域では、開口領域４００の面積を狭める、または開口領域４００の配置間隔を広げればよい。
＜半導体装置の作製方法＞
　次に、図８Ａ乃至図８Ｄに示す、本発明の一態様である半導体装置の作製方法を、図１２Ａ乃至図１７Ｄを用いて説明する。
　各図のＡは、上面図を示す。また、各図のＢは、各図のＡにＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図のＣは、各図のＡにＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図のＤは、各図のＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、各図のＡの上面図では、図の明瞭化のために一部の要素を省いている。
　以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いて成膜することができる。
　なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ法などを用いることができる。
　ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　また、ＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、ＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　また、ＡＬＤ法では、異なる複数種のプリカーサを同時に導入することで任意の組成の膜を成膜することができる。または、異なる複数種のプリカーサを導入する場合、各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。
　まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１２を成膜する（図１２Ａ乃至図１２Ｄ参照。）。絶縁体２１２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１２中の水素濃度を低減することができる。ただし、絶縁体２１２の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いてもよい。本実施の形態では、絶縁体２１２として、窒素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で窒化シリコンを成膜する。
　窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層に含まれる水、水素などの不純物の拡散を抑制することができる。また、絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層（図示しない。）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１２を介して上方に拡散するのを抑制することができる。
　次に、絶縁体２１２上に絶縁体２１４を成膜する（図１２Ａ乃至図１２Ｄ参照。）。絶縁体２１４の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１４中の水素濃度を低減することができる。ただし、絶縁体２１４の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いてもよい。本実施の形態では、絶縁体２１４として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。
　絶縁体２１４として、水素を捕獲または固着する機能が高い、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いることが好ましい。これにより、絶縁体２１６などに含まれる水素を捕獲または固着し、当該水素が酸化物２３０に拡散するのを防ぐことができる。特に、絶縁体２１４として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
　次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１６中の水素濃度を低減することができる。ただし、絶縁体２１６の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いてもよい。本実施の形態では、絶縁体２１６として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で酸化シリコンを成膜する。
　絶縁体２１２、絶縁体２１４、および絶縁体２１６は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２１２、絶縁体２１４、および絶縁体２１６を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
　次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝、スリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体２１４は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。
　開口の形成後に、導電体２０５ａとなる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体２０５ａとなる導電膜として窒化チタンを成膜する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、絶縁体２１６などによって、導電体２０５ｂが酸化されるのを抑制することができる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
　次に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。当該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、当該導電膜として、タングステンを成膜する。
　次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する（図１２Ａ乃至図１２Ｄ参照。）。その結果、開口部のみに、導電体２０５ａおよび導電体２０５ｂが残存する。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
　次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する（図１２Ａ乃至図１２Ｄ参照。）。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。または、ハフニウムジルコニウム酸化物を用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
　絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２２として、ＡＬＤ法を用いて、酸化ハフニウムを成膜する。
　続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体２２２などに水分等が取り込まれることを可能な限り防ぐことができる。
　次に、絶縁体２２２上に絶縁膜２２４Ａを成膜する（図１２Ａ乃至図１２Ｄ参照。）。絶縁膜２２４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁膜２２４Ａとして、スパッタリング法を用いて、酸化シリコンを成膜する。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜２２４Ａ中の水素濃度を低減することができる。絶縁膜２２４Ａは、後の工程で酸化物２３０ａと接するので、このように水素濃度が低減されていることが好適である。
　次に、絶縁膜２２４Ａ上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図１２Ａ乃至図１２Ｄ参照。）。なお、酸化膜２３０Ａおよび酸化膜２３０Ｂは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ上、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
　酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、酸化膜２３０Ａおよび酸化膜２３０Ｂの成膜はスパッタリング法を用いる。
　例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と貴ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットなどを用いることができる。
　特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁膜２２４Ａに供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
　本実施の形態では、酸化膜２３０Ａを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。また、酸化膜２３０Ｂを、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットまたは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０ａ、および酸化物２３０ｂに求める特性に合わせて形成するとよい。
　なお、絶縁膜２２４Ａ、酸化膜２３０Ａ、および酸化膜２３０Ｂを、大気に暴露することなく、スパッタリング法で連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁膜２２４Ａ、酸化膜２３０Ａ、および酸化膜２３０Ｂについて、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
　酸化膜２３０Ａおよび酸化膜２３０Ｂは、ＡＬＤ法を用いて形成してもよい。ここでは、ＡＬＤ法を用いた、酸化膜２３０Ａおよび酸化膜２３０Ｂの成膜方法について説明する。なお、ＡＬＤ法を用いた成膜方法については先の実施の形態でも説明しているため、異なる部分について主に説明し、共通する部分については先の実施の形態の説明を参酌することができる。
　酸化膜２３０Ａおよび酸化膜２３０Ｂに用いることができる、Ｉｎ−Ｍ−Ｚｎ酸化物は、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造を有する傾向がある。なお、２つのＩｎ層の間に含まれる（Ｍ，Ｚｎ）層の数は、Ｉｎ−Ｍ−Ｚｎ酸化物の組成と相関がある。例えば、組成がＩｎ：Ｍ：Ｚｎ＝１：１：ｍである場合、２つのＩｎ層の間に含まれる（Ｍ，Ｚｎ）層の数は、（ｍ＋１）層となりやすい。
　ＡＬＤ法を用いた酸化膜２３０Ａおよび酸化膜２３０Ｂの成膜方法の例として、Ｉｎ−Ｍ−Ｚｎ酸化物の成膜方法について、図６Ｃを用いて説明する。図６Ｃは、プリカーサ４１１乃至プリカーサ４１３、および酸化性ガス４１４を用いて成膜する成膜シーケンスの一例を示す。なお、当該成膜シーケンスは、ステップＳ１１乃至ステップＳ１３を有する。
　プリカーサ４１１としては、インジウムを含むプリカーサを用いることができる。また、プリカーサ４１２としては、元素Ｍを含むプリカーサを用いることができる。また、プリカーサ４１３としては、亜鉛を含むプリカーサを用いることができる。なお、プリカーサ４１１乃至プリカーサ４１３のそれぞれは、無機プリカーサを用いてもよいし、有機プリカーサを用いてもよい。酸化性ガス４１４としては、先の実施の形態で説明した酸化性ガスに適用可能なガスを用いることができる。
　はじめに、ステップＳ１１を行う。ステップＳ１１では、プリカーサ４１１を導入し、インジウムを有するプリカーサを被形成面に吸着させる工程、プリカーサ４１１の導入を停止し、チャンバー内の余剰なプリカーサ４１１をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１１を酸化させて、Ｉｎ層を形成する工程、酸化性ガス４１４の導入を停止し、チャンバー内の余剰な酸化性ガス４１４をパージする工程、を順に行う。
　次に、ステップＳ１２を行う。ステップＳ１２では、プリカーサ４１２を導入し、元素Ｍを有するプリカーサをＩｎ層表面に吸着させる工程、プリカーサ４１３の導入を停止し、チャンバー内の余剰なプリカーサ４１２をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１２を酸化させて、元素Ｍ、及び酸素を有する層（以下、Ｍ層）を形成する工程、酸化性ガス４１４を停止し、チャンバー内の余剰な酸化性ガス４１４をパージする工程、を順に行う。
　次に、ステップＳ１３を行う。ステップＳ１３では、プリカーサ４１３を導入し、亜鉛を有するプリカーサをＭ層表面に吸着させる工程、プリカーサ４１３の導入を停止し、チャンバー内の余剰なプリカーサ４１３をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１３を酸化させて、亜鉛（Ｚｎ）、及び酸素を有する層（以下、Ｚｎ層）を形成する工程、酸化性ガス４１４の導入を停止し、チャンバー内の余剰な酸化性ガス４１４をパージする工程、を順に行う。
　ステップＳ１１乃至ステップＳ１３を１サイクル（ｃｙｃｌｅ）として、当該サイクルを繰り返すことで、所望の膜厚のＩｎ−Ｍ−Ｚｎ酸化物を形成することができる。なお、成膜途中、または成膜以降の加熱処理により、Ｉｎ層に元素ＭまたはＺｎが混入する場合がある。また、Ｍ層にＩｎまたはＺｎが混入する場合がある。また、Ｚｎ層にＩｎまたはＧａが混入する場合がある。
　なお、１サイクル中のステップＳ１１乃至ステップＳ１３を行う回数は、１回ずつに限られない。１サイクル中のステップＳ１１乃至ステップＳ１３を行う回数は、所望の組成のＩｎ−Ｍ−Ｚｎ酸化物が得られるようにそれぞれ設定されるとよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］のＩｎ−Ｍ−Ｚｎ酸化物を成膜する場合、ステップＳ１１、ステップＳ１３、ステップＳ１２、ステップＳ１３を１サイクルとして、当該サイクルを繰り返すとよい。また、例えば、ステップＳ１１およびステップＳ１２で構成されるサイクルを繰り返すことで、Ｉｎ−Ｚｎ酸化物を成膜することができる。また、ステップＳ１２のプリカーサ４１２を導入する工程において、プリカーサ４１３も同時に導入することで、ステップＳ１２にて（Ｍ，Ｚｎ）層を形成してもよい。また、ステップＳ１１のプリカーサ４１１を導入する工程において、プリカーサ４１２またはプリカーサ４１３も同時に導入することで、ステップＳ１１にて元素ＭまたはＺｎを含むＩｎ層を形成してもよい。これらを適宜組み合わせることで、所望の酸化膜２３０Ａおよび酸化膜２３０Ｂを成膜することができる。
　また、ＡＬＤ法による成膜に用いられる製造装置は、先の実施の形態の説明を参酌することができる。酸化膜２３０Ａおよび酸化膜２３０Ｂと、強誘電体層とを、ＡＬＤ法を用いて成膜することで、製造装置を共通化することができる。さらに、図７Ｂ２に示す素子を作製する場合、酸化膜２３０Ａおよび酸化膜２３０Ｂを成膜した後、プリカーサおよび酸化性ガスを切り替えることで、酸化膜２３０Ｂ上に絶縁体１３０を連続成膜することができる。よって、酸化膜２３０Ｂと絶縁体１３０とを大気開放せずに成膜することができ、酸化膜２３０Ｂと絶縁体１３０との界面近傍を清浄に保つことができる。
　また、ＡＬＤ法による成膜に用いられる製造装置の２つ以上が、マルチチャンバー方式の成膜装置に組み込まれていてもよい。このとき、酸化膜２３０Ａおよび酸化膜２３０Ｂと、強誘電体層とを異なる製造装置で成膜するよう設定することで、プリカーサおよび酸化性ガスを切り替えることなく、酸化膜２３０Ａおよび酸化膜２３０Ｂと、強誘電体層とを連続成膜することができる。
　次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０Ａ、および酸化膜２３０Ｂが多結晶化しない温度範囲で行えばよく、２５０℃以上６５０℃以下、好ましくは４００℃以上６００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０Ａ、および酸化膜２３０Ｂなどに水分等が取り込まれることを可能な限り防ぐことができる。
　加熱処理を行うことで、絶縁体２１６中、絶縁膜２２４Ａ中、酸化膜２３０Ａ中、および酸化膜２３０Ｂ中の水素が絶縁体２２２に移動し、絶縁体２２２内に吸い取られる。別言すると、絶縁体２１６中、絶縁膜２２４Ａ中、酸化膜２３０Ａ中、および酸化膜２３０Ｂ中の水素が絶縁体２２２に拡散する。従って、絶縁体２２２の水素濃度は高くなるが、絶縁体２１６中、絶縁膜２２４Ａ中、酸化膜２３０Ａ中、および酸化膜２３０Ｂ中のそれぞれの水素濃度は低下する。
　特に、絶縁膜２２４Ａは、トランジスタ２００のゲート絶縁体として機能し、酸化膜２３０Ａおよび酸化膜２３０Ｂは、トランジスタ２００のチャネル形成領域として機能する。そのため、水素濃度が低減された絶縁膜２２４Ａ、酸化膜２３０Ａおよび酸化膜２３０Ｂを有するトランジスタ２００は、良好な信頼性を有するため好ましい。
　次に、酸化膜２３０Ｂ上に導電膜２４２Ａを成膜する（図１２Ａ乃至図１２Ｄ参照。）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。例えば、導電膜２４２Ａとして、スパッタリング法を用いて窒化タンタルを成膜すればよい。なお、導電膜２４２Ａの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｂの表面に吸着している水分および水素を除去し、さらに酸化膜２３０Ａ中、および酸化膜２３０Ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、当該加熱処理の温度を２００℃とする。
　次に、導電膜２４２Ａ上に絶縁膜２７１Ａを成膜する（図１２Ａ乃至図１２Ｄ参照。）。絶縁膜２７１Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁膜２７１Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２７１Ａとして、スパッタリング法によって、酸化アルミニウム、または窒化シリコンを成膜すればよい。
　なお、導電膜２４２Ａ、および絶縁膜２７１Ａを、大気に暴露することなく、スパッタリング法で連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜２４２Ａ、および絶縁膜２７１Ａを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。また、絶縁膜２７１Ａ上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。
　次に、リソグラフィー法を用いて、絶縁膜２２４Ａ、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４２Ａ、および絶縁膜２７１Ａを島状に加工して、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂを形成する（図１３Ａ乃至図１３Ｄ参照。）。ここで、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂは、少なくとも一部が導電体２０５と重なるように形成する。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜２２４Ａ、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電膜２４２Ａ、および絶縁膜２７１Ａの加工は、それぞれ異なる条件で行ってもよい。
　なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
　さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ａ上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ａなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜２４２Ａなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁層２７１Ｂをハードマスクとして用いている。
　ここで、絶縁層２７１Ｂが導電層２４２Ｂのマスクとして機能するので、図１３Ｂ乃至図１３Ｄに示すように、導電層２４２Ｂは側面と上面の間に湾曲面を有さない。これにより、図８Ｂおよび図８Ｄに示す導電体２４２ａおよび導電体２４２ｂは、側面と上面が交わる端部が角状になる。導電体２４２の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２の断面積が大きくなる。これにより、導電体２４２の抵抗が低減されるので、トランジスタ２００のオン電流を大きくすることができる。
　また、図１３Ｂ乃至図１３Ｄに示すように、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂの側面がテーパー形状になっていてもよい。なお、本明細書等において、テーパー形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とがなす角（以下、テーパー角と呼ぶ場合がある。）が９０°未満であることが好ましい。絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂは、例えば、テーパー角が６０°以上９０°未満になるようにすればよい。このように側面をテーパー形状にすることで、これより後の工程において、絶縁体２７５などの被覆性が向上し、鬆などの欠陥を低減することができる。
　ただし、上記に限られず、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂの側面が、絶縁体２２２の上面に対し、概略垂直になる構成にしてもよい。このような構成にすることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。
　また、上記エッチング工程で発生した副生成物が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂの側面に層状に形成される場合がある。この場合、当該層状の副生成物が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂと、絶縁体２７５の間に形成されることになる。よって、絶縁体２２２の上面に接して形成された当該層状の副生成物は、除去することが好ましい。
　次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電層２４２Ｂ、および絶縁層２７１Ｂを覆って、絶縁体２７５を成膜する。ここで、絶縁体２７５は、絶縁体２２２の上面および絶縁体２２４の側面に密接することが好ましい。絶縁体２７５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２７５は、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁体２７５として、スパッタリング法を用いて、酸化アルミニウムを成膜し、その上にＰＥＡＬＤ法を用いて窒化シリコンを成膜すればよい。絶縁体２７５をこのような積層構造とすることで、水、水素などの不純物、および酸素の拡散を抑制する機能が向上することがある。
　このようにして、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂを、酸素の拡散を抑制する機能を有する、絶縁体２７５、および絶縁層２７１Ｂで覆うことができる。これにより、のちの工程で、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂに、絶縁体２８０などから酸素が直接拡散するのを低減することができる。
　次に、絶縁体２７５上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。当該絶縁膜を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体２８０を形成することができる。また、成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減することができる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体２７５の表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、酸化物２３０ｂ中、および絶縁体２２４中の水分濃度および水素濃度を低減させることができる。当該加熱処理には、上述した加熱処理条件を用いることができる。
　また、例えば、絶縁体２８０は、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造としてもよい。また、さらに上に窒化シリコンを積層してもよい。
　次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する。なお、絶縁体２８０上に、例えば、スパッタリング法によって窒化シリコンを成膜し、該窒化シリコンを絶縁体２８０に達するまで、ＣＭＰ処理を行ってもよい。
　次に、絶縁体２８０の一部、絶縁体２７５の一部、絶縁層２７１Ｂの一部、導電層２４２Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるように形成することが好ましい。当該開口の形成によって、絶縁体２７１ａ、絶縁体２７１ｂ、導電体２４２ａ、および導電体２４２ｂを形成する（図１４Ａ乃至図１４Ｄ参照。）。
　ここで、図１４Ｂおよび図１４Ｃに示すように、絶縁体２８０、絶縁体２７５、絶縁体２７１、および導電体２４２の側面がテーパー形状となる場合がある。また、絶縁体２８０のテーパー角が、導電体２４２のテーパー角より大きくなる場合がある。また、図１４Ａ乃至図１４Ｃには図示していないが、上記開口を形成する際に、酸化物２３０ｂの上部が除去される場合がある。
　また、絶縁体２８０の一部、絶縁体２７５の一部、絶縁層２７１Ｂの一部、および導電層２４２Ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２７５の一部、および絶縁層２７１Ｂの一部をウェットエッチング法で加工し、導電層２４２Ｂの一部をドライエッチング法で加工してもよい。
　ここで、酸化物２３０ａの側面、酸化物２３０ｂの上面および側面、導電体２４２の側面、絶縁体２８０の側面などへの不純物の付着またはこれらの内部への該不純物の拡散が生じる場合がある。このような不純物を除去する工程を行ってもよい。また、上記ドライエッチングで酸化物２３０ｂ表面に損傷領域が形成される場合がある。このような損傷領域を除去してもよい。当該不純物としては、絶縁体２８０、絶縁体２７５、絶縁層２７１Ｂの一部、および導電層２４２Ｂに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、ハフニウム、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
　特に、アルミニウム、またはシリコンなどの不純物は、酸化物２３０ｂのＣＡＡＣ−ＯＳ化を阻害する。よって、アルミニウム、またはシリコンなどの、ＣＡＡＣ−ＯＳ化を阻害する不純物元素が、低減または除去されていることが好ましい。例えば、酸化物２３０ｂ、およびその近傍における、アルミニウム原子の濃度が、５．０原子％以下とすればよく、２．０原子％以下が好ましく、１．５原子％以下がより好ましく、１．０原子％以下がさらに好ましく、０．３原子％未満がさらに好ましい。
　なお、アルミニウム、またはシリコンなどの不純物によりＣＡＡＣ−ＯＳ化が阻害され、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）となった金属酸化物の領域を、非ＣＡＡＣ領域と呼ぶ場合がある。非ＣＡＡＣ領域では、結晶構造の緻密さが低下しているため、ＶＯＨが多量に形成され、トランジスタがノーマリーオン化しやすくなる。よって、酸化物２３０ｂの非ＣＡＡＣ領域は、低減または除去されていることが好ましい。
　これに対して、酸化物２３０ｂに層状のＣＡＡＣ構造を有していることが好ましい。特に、酸化物２３０ｂのドレイン下端部までＣＡＡＣ構造を有することが好ましい。ここで、トランジスタ２００において、導電体２４２ａまたは導電体２４２ｂ、およびその近傍がドレインとして機能する。つまり、導電体２４２ａ（導電体２４２ｂ）の下端部近傍の、酸化物２３０ｂが、ＣＡＡＣ構造を有することが好ましい。このように、ドレイン耐圧に顕著に影響するドレイン端部においても、酸化物２３０ｂの損傷領域が除去され、ＣＡＡＣ構造を有することで、トランジスタ２００の電気特性の変動をさらに抑制することができる。また、トランジスタ２００の信頼性を向上させることができる。
　上記エッチング工程で酸化物２３０ｂ表面に付着した不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液などを用いたウェット洗浄（ウェットエッチング処理ということもできる。）、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
　ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
　なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下、好ましくは０．１％以上０．５％以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以上１０ｐｐｍ以下とすればよい。
　なお、超音波洗浄には、２００ｋＨｚ以上の周波数を用いることが好ましく、９００ｋＨｚ以上の周波数を用いることがより好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減することができる。
　また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
　上記洗浄処理として、本実施の形態では、希釈アンモニア水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物２３０ｂの結晶性を高めることができる。
　上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上４５０℃以下、好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損の低減を図ることができる。また、このような加熱処理を行うことで、酸化物２３０ｂの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
　次に、絶縁膜２５２Ａを成膜する（図１５Ａ乃至図１５Ｄ参照）。絶縁膜２５２Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５２ＡはＡＬＤ法を用いて成膜することが好ましい。上述の通り、絶縁膜２５２Ａは薄い膜厚で成膜することが好ましく、膜厚のバラつきが小さくなるようにする必要がある。これに対して、ＡＬＤ法は、プリカーサと、リアクタント（例えば酸化剤など）を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、図１５Ｂおよび図１５Ｃに示すように、絶縁膜２５２Ａは、絶縁体２８０等に形成される開口の底面および側面に、被覆性良く成膜される必要がある。特に、酸化物２３０の上面および側面、導電体２４２の側面には、被覆性良く成膜されることが好ましい。上記開口の底面および側面において、原子の層を一層ずつ堆積させることができるので、絶縁膜２５２Ａを当該開口に対して良好な被覆性で成膜することができる。
　また、絶縁膜２５２ＡをＡＬＤ法で成膜する場合、酸化剤として、オゾン（Ｏ３）、酸素（Ｏ２）、水（Ｈ２Ｏ）などを用いることができる。水素を含まない、オゾン（Ｏ３）、酸素（Ｏ２）などを酸化剤として用いることで、酸化物２３０ｂに拡散する水素を低減することができる。
　本実施の形態では、絶縁膜２５２Ａとして酸化アルミニウムを熱ＡＬＤ法によって成膜する。
　次に、酸素を含む雰囲気でマイクロ波処理を行うことが好ましい。マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、３００ＭＨｚ以上３００ＧＨｚ以下、好ましくは２．４ＧＨｚ以上２．５ＧＨｚ以下、例えば、２．４５ＧＨｚにすればよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、１０００Ｗ以上１００００Ｗ以下、好ましくは２０００Ｗ以上５０００Ｗ以下にすればよい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物２３０ｂ中に導くことができる。
　また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、１０Ｐａ以上１０００Ｐａ以下、好ましくは３００Ｐａ以上７００Ｐａ以下にすればよい。また、処理温度は、７５０℃以下、好ましくは５００℃以下、例えば４００℃程度とすればよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、１００℃以上７５０℃以下、好ましくは３００℃以上５００℃以下で熱処理をすればよい。
　また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））は、０％より大きく、１００％以下にすればよい。好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、０％より大きく、５０％以下にすればよい。より好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、１０％以上、４０％以下にすればよい。さらに好ましくは、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））を、１０％以上、３０％以下にすればよい。このように、酸素を含む雰囲気でマイクロ波処理を行うことで、領域２３０ｂｃ中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、領域２３０ｂａおよび領域２３０ｂｂでキャリア濃度が過剰に低下するのを防ぐことができる。
　酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物２３０ｂの導電体２４２ａと導電体２４２ｂの間の領域に作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３０ｂｃに照射することもできる。つまり、領域２３０ｂｃに、マイクロ波、またはＲＦ等の高周波酸素プラズマなどを作用させることができる。プラズマ、マイクロ波などの作用により、領域２３０ｂｃのＶＯＨを分断し、水素を領域２３０ｂｃから除去することができる。つまり、領域２３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３０ｂｃに含まれるＶＯＨを低減することができる。よって、領域２３０ｂｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。また、領域２３０ｂｃで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体２５０に含まれる酸素を供給することで、さらに、領域２３０ｂｃ中の酸素欠損を低減し、キャリア濃度を低下させることができる。
　一方、図９Ａに示す領域２３０ｂａおよび領域２３０ｂｂ上には、それぞれ導電体２４２ａおよび導電体２４２ｂが設けられている。ここで、導電体２４２は、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、ＲＦ等の高周波、酸素プラズマなどの作用に対する遮蔽膜として機能することが好ましい。このため、導電体２４２は、３００ＭＨｚ以上３００ＧＨｚ以下、例えば、２．４ＧＨｚ以上２．５ＧＨｚ以下の電磁波を遮蔽する機能を有することが好ましい。このような導電体２４２を用いることにより、マイクロ波処理によって、領域２３０ｂａおよび領域２３０ｂｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、領域２３０ｂａおよび領域２３０ｂｂにおけるキャリア濃度の低下を防ぐことができる。
　また、導電体２４２ａおよび導電体２４２ｂの側面に接して、酸素に対するバリア性を有する絶縁体２５２が設けられている。これにより、導電体２４２ａおよび導電体２４２ｂの側面に、マイクロ波処理によって酸化膜が形成されるのを抑制することができる。
　以上のようにして、酸化物半導体の領域２３０ｂｃで選択的に酸素欠損、およびＶＯＨを除去して、領域２３０ｂｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂに過剰な酸素が供給されるのを抑制し、マイクロ波処理を行う前のｎ型の領域の状態を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
　次に絶縁膜２５０Ａを成膜する（図１５Ａ乃至図１５Ｄ参照）。絶縁膜２５０Ａの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、絶縁膜２５２Ａの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、および酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
　絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＰＥＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で、薄い膜厚の絶縁体２５２を介して酸化物２３０ｂと対向する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。
　本実施の形態では、絶縁膜２５０Ａとして酸化窒化シリコンをＰＥＣＶＤ法によって成膜する。
　また、絶縁体２５０を図９Ｂに示す２層積層構造にする場合、上記絶縁膜２５０Ａの成膜後に絶縁体２５０ｂとなる絶縁膜を成膜すればよい。絶縁体２５０ｂとなる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いることができる。絶縁体２５０ｂとなる絶縁膜は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０ａに含まれる酸素による導電体２６０の酸化を抑制することができる。絶縁体２５０ｂとなる絶縁膜は、絶縁体２２２と同様の材料を用いて設けることができる。例えば、絶縁体２５０ｂとなる絶縁膜として酸化ハフニウムを熱ＡＬＤ法で成膜すればよい。
　絶縁膜２５０Ａの成膜後にマイクロ波処理を行ってもよい。当該マイクロ波処理は、前述の絶縁膜２５２Ａの成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜２５２Ａの成膜後に行うマイクロ波処理は行わずに、絶縁膜２５０Ａの成膜後にマイクロ波処理を行ってもよい。また、上記のように絶縁体２５０ｂとなる絶縁膜を設ける場合、絶縁膜２５０Ａの成膜後にマイクロ波処理を行ってもよい。当該マイクロ波処理は、前述の絶縁膜２５２Ａの成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜２５２Ａまたは絶縁膜２５０Ａの成膜後に行うマイクロ波処理は行わずに、絶縁体２５０ｂとなる絶縁膜の成膜後にマイクロ波処理を行ってもよい。
　また、絶縁膜２５２Ａ、絶縁膜２５０Ａの成膜後、および絶縁体２５０ｂとなる絶縁膜の成膜後それぞれのマイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜２５２Ａ中、絶縁膜２５０Ａ中、絶縁体２５０ｂとなる絶縁膜中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素を効率よく除去することができる。また、水素の一部は、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）にゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜２５２Ａ中、絶縁膜２５０Ａ中、絶縁体２５０ｂとなる絶縁膜中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。また、上記マイクロ波処理、すなわちマイクロ波アニールが該加熱処理を兼ねてもよい。マイクロ波アニールにより、酸化物２３０ｂなどが十分加熱される場合、該加熱処理を行わなくてもよい。
　また、マイクロ波処理を行って絶縁膜２５２Ａ、絶縁膜２５０Ａ、および絶縁体２５０ｂとなる絶縁膜の膜質を改質することで、水素、水、不純物等の拡散を抑制することができる。従って、導電体２６０となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体２５２を介して、水素、水、不純物等が、酸化物２３０ｂ、酸化物２３０ａなどへ拡散することを抑制することができる。
　次に、絶縁膜２５４Ａを成膜する（図１５Ａ乃至図１５Ｄ参照）。絶縁膜２５４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いることができる。絶縁膜２５４Ａは、絶縁膜２５２Ａと同様にＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法を用いることで、絶縁膜２５４Ａを薄い膜厚で被覆性良く成膜することができる。本実施の形態では、絶縁膜２５４Ａとして窒化シリコンをＰＥＡＬＤ法で成膜する。
　次に、導電体２６０ａとなる導電膜、導電体２６０ｂとなる導電膜を順に成膜する。導電体２６０ａとなる導電膜および導電体２６０ｂとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、ＡＬＤ法を用いて、導電体２６０ａとなる導電膜として窒化チタンを成膜し、ＣＶＤ法を用いて導電体２６０ｂとなる導電膜としてタングステンを成膜する。
　次に、ＣＭＰ処理によって、絶縁膜２５２Ａ、絶縁膜２５０Ａ、絶縁膜２５４Ａ、導電体２６０ａとなる導電膜、および導電体２６０ｂとなる導電膜を絶縁体２８０が露出するまで研磨することによって、絶縁体２５２、絶縁体２５０、絶縁体２５４、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図１６Ａ乃至図１６Ｄ参照。）。これにより、絶縁体２５２は、酸化物２３０ｂに達する開口を覆うように配置される。また、導電体２６０は、絶縁体２５２、絶縁体２５０、および絶縁体２５４を介して、上記開口を埋め込むように配置される。
　次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体２８２の成膜を行ってもよい。
　次に、絶縁体２５２上、絶縁体２５０上、絶縁体２５４上、導電体２６０上、および絶縁体２８０上に、絶縁体２８２を形成する（図１６Ａ乃至図１６Ｄ参照。）。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８２中の水素濃度を低減することができる。
　本実施の形態では、絶縁体２８２として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
　また、スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。これにより、絶縁体２８０に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。
　次に、リソグラフィー法によって、絶縁体２８２上にエッチングマスクを形成し、絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２７５の一部、絶縁体２２２の一部、および絶縁体２１６の一部を、絶縁体２１４の上面が露出するまで加工する。当該加工は、ウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
　次に加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上６００℃以下で行えばよい。また、当該加熱処理は、酸化膜２３０Ｂ成膜後に行う加熱処理温度よりも低いことが好ましい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行う。当該加熱処理を行うことで、絶縁体２８０に添加された酸素の一部が、絶縁体２５０などを介して酸化物２３０に拡散する。
　また、当該加熱処理を行うことで、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、および絶縁体２１６の加工により、形成された絶縁体２８０の側面から、絶縁体２８０に含まれる酸素、および当該酸素と結合した水素を外部に放出することができる。なお、酸素と結合した水素は、水として放出される。従って、絶縁体２８０に含まれる、不要な酸素、および水素を低減することができる。
　さらに、酸化物２３０の導電体２６０と重なる領域において、酸化物２３０の上面および側面に接して絶縁体２５２が設けられている。絶縁体２５２は、酸素に対するバリア性を有するので、過剰な量の酸素が酸化物２３０に拡散するのを低減することができる。これにより、領域２３０ｂｃおよびその近傍に、過剰な量の酸素が供給されないように、酸素を供給することができる。これにより、過剰な酸素によって、導電体２４２の側面が酸化されるのを抑制しながら、領域２３０ｂｃに形成される、酸素欠損、およびＶＯＨを低減することができる。よって、トランジスタ２００の電気特性を良好にし、信頼性を向上させることができる。
　一方で、トランジスタ２００が高密度に集積化される場合、１個のトランジスタ２００に対する絶縁体２８０の体積が過剰に小さくなる場合がある。この場合、上記加熱処理において、酸化物２３０に拡散する酸素量が顕著に小さくなる。酸素が十分に含まれていない酸化絶縁体（例えば、絶縁体２５０など）が接した状態で酸化物２３０を加熱すると、酸化物２３０を構成する酸素が脱離する恐れがある。しかしながら、本実施の形態に示すトランジスタ２００では、酸化物２３０の導電体２６０と重なる領域において、酸化物２３０の上面および側面に接して絶縁体２５２が設けられている。絶縁体２５２は、酸素に対するバリア性を有するので、上記加熱処理においても、酸化物２３０からの酸素の脱離を低減することができる。これにより、領域２３０ｂｃに形成される、酸素欠損、およびＶＯＨを低減することができる。よって、トランジスタ２００の電気特性を良好にし、信頼性を向上させることができる。
　以上に示すように、本実施の形態に係る半導体装置において、絶縁体２８０からの酸素の供給量が多い場合も、少ない場合も、良好な電気特性および良好な信頼性を有するトランジスタが形成することができる。よって、基板面内でトランジスタ２００の電気特性がばらつくことを抑制した半導体装置を提供することができる。
　次に、絶縁体２８２上に、絶縁体２８３を形成する（図１７Ａ乃至図１７Ｄ参照。）。絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８３の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８３中の水素濃度を低減することができる。また、絶縁体２８３は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＡＬＤ法を用いて窒化シリコンを成膜してもよい。バリア性の高い絶縁体２８３および絶縁体２１４でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
　次に、絶縁体２８３上に、絶縁体２７４となる絶縁膜を形成する。絶縁体２７４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２７４となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜する。
　次に、ＣＭＰ処理によって、絶縁体２７４となる絶縁膜を絶縁体２８３が露出するまで研磨することによって、上面を平坦化し絶縁体２７４を形成する（図１７Ａ乃至図１７Ｄ参照。）。当該ＣＭＰ処理により、絶縁体２８３の上面の一部が除去される場合がある。
　次に、絶縁体２７４上、および絶縁体２８３上に、絶縁体２８５を形成する（図８Ａ乃至図８Ｄ参照。）。絶縁体２８５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８５の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８５中の水素濃度を低減することができる。
　本実施の形態では、絶縁体２８５として、スパッタリング法によって酸化シリコンを成膜する。
　以上により、図８Ａ乃至図８Ｄに示すトランジスタ２００を有する半導体装置を作製することができる。また、上述のように、絶縁体１３０の膜中の不純物、ここでは水素、炭化水素、及び炭素の少なくとも一以上を徹底的に排除することで、高純度真性な強誘電性を有する膜を形成することができる。高純度真性な強誘電性を有する膜と、高純度真性な酸化物半導体と、は製造プロセスの整合性が非常に高い。よって、生産性が高い半導体装置の作製方法を提供することができる。
＜トランジスタ２００と容量素子１００を有する半導体装置の構成例＞
　図１８Ａおよび図１８Ｂに、上記のトランジスタ２００と、先の実施の形態に係る容量素子１００と、を有する半導体装置を示す。図１８Ａは、当該半導体装置の上面図である。また、図１８Ｂは、図１８ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。なお、図１８Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　図１８Ａおよび図１８Ｂに示す半導体装置では、トランジスタ２００の上に容量素子１００、および配線として機能する導電体２４６が配置されている。ここで、上面視において、容量素子１００とトランジスタ２００の重なる面積が大きくなることが好ましい。このような構成にすることで、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。これにより、半導体装置の微細化または高集積化を図ることができる。
　当該半導体装置は、トランジスタ２００のソースおよびドレインと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。図１８Ｂに示すように、導電体２４０ａは導電体２４２ａの上面に接し、導電体２４０ｂは導電体２４２ｂの上面に接する。また、導電体２４０ａは導電体２４６の下面に接し、導電体２４０ｂは導電体１１０の下面に接する。なお、導電体２４０ａの側面に接して絶縁体２４１ａが設けられ、導電体２４０ｂの側面に接して絶縁体２４１ｂが設けられる。
　図１８Ｂに示す容量素子１００は、図１Ａに示す容量素子１００と同様の構成を有する。ただし、導電体１２０は導電体１２０ａと、導電体１２０ａ上に接して設けられる導電体１２０ｂの積層構造としている。また、絶縁体１５５は、絶縁体１５５ａと、絶縁体１５５ａ上に接して設けられる絶縁体１５５ｂの積層構造としている。また、絶縁体１５２は絶縁体１５２ａと、絶縁体１５２ａ上に接して設けられる絶縁体１５２ｂの積層構造としている。また、図１Ａに示す絶縁体１０５に代わって、絶縁体１５２と同様の絶縁体を用いることができる、絶縁体２８７を設けている。なお、上記に限られず、導電体１２０、絶縁体１５５、および絶縁体１５２を単層または３層以上の構造にしてもよいし、導電体１１０の下に絶縁体１０５を設ける構成にしてもよい。また、絶縁体２８７を設けずに、導電体２４６の下面、絶縁体１５５ａの下面、および導電体１１０の下面が絶縁体２８５の上面に接する構成にしてもよい。
　導電体１２０ａは、先の実施の形態に示す導電体１２０に用いることができる導電体を、ＡＬＤ法またはＣＶＤ法などを用いて成膜すればよい。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。ここで、導電体１２０ａの成膜は、熱ＡＬＤ法のように、基板を加熱しながら成膜する方法が好ましい。例えば、基板温度を、室温以上、好ましくは３００℃以上、より好ましくは３２５℃以上、さらに好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、５００℃以下、好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を４００℃程度にすればよい。
　導電体１２０ｂは、先の実施の形態に示す導電体１２０に用いることができる導電体を、スパッタリング法、ＡＬＤ法、ＣＶＤ法などを用いて成膜すればよい。例えば、メタルＣＶＤ法を用いてタングステンを成膜すればよい。
　絶縁体１５５ａは、先の実施の形態に示す絶縁体１５５に用いることができる絶縁体を、ＡＬＤ法、特に熱ＡＬＤ法を用いて成膜することが好ましい。例えば、絶縁体１５５ａとして、ＡＬＤ法で成膜した酸化アルミニウムを用いることができる。これにより、スパッタリング法で成膜した絶縁体１５５ｂにピンホールまたは段切れなどが形成されたとしても、それらと重畳する部分を、被覆性の良好なＡＬＤ法で成膜した酸化アルミニウムで塞ぐことができる。
　絶縁体１５５ｂは、先の実施の形態に示す絶縁体１５５に用いることができる絶縁体を、スパッタリング法を用いて成膜すればよい。例えば、絶縁体１５５ｂとして、スパッタリング法で成膜した酸化アルミニウムを用いることができる。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体１５５および下層の導電体１２０の水素濃度を低減することができる。これにより、絶縁体１３０に含まれる水素などの不純物を、より多く捕獲または固着することができる。
　絶縁体１５２ａは、先の実施の形態に示す絶縁体１５２に用いることができる絶縁体を、スパッタリング法を用いて成膜すればよい。例えば、絶縁体１５２ａとして、スパッタリング法で成膜した窒化シリコンを用いることができる。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体１５２ａおよび成膜時に下地となる絶縁体１５５の水素濃度を低減することができる。
　絶縁体１５２ｂは、先の実施の形態に示す絶縁体１５２に用いることができる絶縁体を、ＡＬＤ法、特にＰＥＡＬＤ法を用いて成膜することが好ましい。例えば、絶縁体１５２ｂとして、ＰＥＡＬＤ法で成膜した窒化シリコンを用いることができる。これにより、絶縁体１５２ｂを被覆性良く成膜することができるので、下地の凹凸によって絶縁体１５２ａにピンホールまたは段切れなどが形成されたとしても、絶縁体１５２ｂでそれらを覆うことで、水素が絶縁体１３０などに拡散することを低減することができる。
　上記のような構成にすることで、絶縁体１５５ａ、絶縁体１５５ｂ、絶縁体１５２ａ、および絶縁体１５２ｂと、絶縁体２８７と、によって、容量素子１００が封止される。ここで、絶縁体１５５ａ、絶縁体１５５ｂ、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体２８７は、封止膜として機能する。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素などの不純物が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内側の水素などの不純物を絶縁体１５５が捕獲または固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　また、図１Ｂに示す容量素子１００と同様に、トランジスタ２００も、絶縁体２８３、および絶縁体２８２と、絶縁体２１４および絶縁体２１２と、によって、封止されている。よって、容量素子１００中の水素などの不純物を絶縁体１５５に捕獲または固着する加熱処理を行う際に、同時にトランジスタ２００中の水素などの不純物を絶縁体２８２および絶縁体２１４に捕獲または固着することができる。
　さらに、図１８Ｂに示すように、絶縁体１５５ａ、絶縁体１５５ｂ、絶縁体１５２ａ、および絶縁体１５２ｂは、容量素子１００だけでなく、導電体２４６も包み込むように設けられている。これにより、上記加熱処理の際に、容量素子１００、導電体２４６、および導電体２４０を介して、酸化物２３０中に水素などの不純物が拡散するのを抑制することができる。このように、水素などの不純物が低減された高純度真性な強誘電性を有する容量素子と、水素などの不純物が低減された高純度真性な酸化物半導体とは、製造プロセスの整合性が非常に高い。よって、生産性が高い半導体装置の作製方法を提供することができる。
　導電体２４０は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５および絶縁体２８７に形成された開口を埋め込むように設けられる。導電体２４０の下面は、導電体２４２の上面に接する。導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料などを用いることが好ましい。また、導電体２４０は、上記開口の側面および底面に沿って設けられる膜厚の薄い第１の導電体と、第１の導電体上の第２の導電体の積層構造にしてもよい。
　導電体２４０を積層構造とする場合、絶縁体２８５および絶縁体２８０の近傍に配置される第１の導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体２８３より上層に含まれる水、水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。なお、第２の導電体としては、上述のタングステン、銅、またはアルミニウムを主成分とする導電性材料などを用いればよい。
　なお、図１８Ｂに示す導電体２４０では、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。
　また、導電体２４６は、導電体２４０の上面に接して配置すればよい。導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４６は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。また、導電体２４６は、導電体１１０と同じ層に同じ材料で形成される構成にすることが好ましい。
　絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５および絶縁体２８７の開口の内壁に接して絶縁体２４１ａが設けられ、絶縁体２４１ａの側面に接して導電体２４０ａが設けられている。また、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５および絶縁体２８７の開口の内壁に接して絶縁体２４１ｂが設けられ、絶縁体２４１ｂの側面に接して導電体２４０ｂが設けられている。なお、絶縁体２４１ａおよび絶縁体２４１ｂのそれぞれは、第１の絶縁体が上記開口の内壁に接して設けられ、さらに内側に第２の絶縁体が設けられる構造になっている。
　絶縁体２４１ａおよび絶縁体２４１ｂとしては、絶縁体２７５などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体２４１ａおよび絶縁体２４１ｂとして、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２８３、絶縁体２８２、絶縁体２７５および絶縁体２７１に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するバリア性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
　絶縁体２４１ａおよび絶縁体２４１ｂを、図１８Ｂに示すように積層構造にする場合、絶縁体２８０などの開口の内壁に接する第１の絶縁体と、その内側の第２の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。
　例えば、第１の絶縁体として、ＡＬＤ法で成膜された酸化アルミニウムを用い、第２の絶縁体として、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体２４０の酸化を抑制し、さらに、導電体２４０に水素が混入するのを低減することができる。
＜容量素子１００の変形例＞
　なお、図１８Ａおよび図１８Ｂに示す容量素子１００は、図１Ａに示す容量素子１００と同様に、導電体１１０の側面と、絶縁体１３０の側面と、導電体１２０の側面と、が概略一致している構成としたが、本発明はこれに限られるものではない。以下に、図１９Ａ乃至図１９Ｄを用いて、図１８Ａおよび図１８Ｂに示す容量素子１００の変形例について示す。
　図１９Ａに示すように、図１Ｂに示す容量素子１００と同様に、導電体１１０の側面が絶縁体１３０および導電体１２０の側面より内側に位置する構成にしてもよい。絶縁体１３０は、導電体１１０の上面および側面を覆って形成され、絶縁体１３０の導電体１１０と重畳しない領域が絶縁体２８７に接する。この場合、上面視において、導電体１１０の外周が、絶縁体１３０および導電体１２０の外周より内側に位置することになる。このような構成にすることで、絶縁体１３０によって、導電体１１０と導電体１２０を十分に離隔することができる。
　また、図１９Ａなどでは、導電体１１０を単層構造としたが、本発明はこれに限られるものではなく、導電体１１０を２層以上の積層構造にしてもよい。例えば、図１９Ｂに示すように、導電体１１０ａと、導電体１１０ａ上の導電体１１０ｂとの２層の積層構造にしてもよい。
　導電体１１０ａは、先の実施の形態に示す導電体１１０に用いることができる導電体を、スパッタリング法、ＡＬＤ法、ＣＶＤ法などを用いて成膜すればよい。例えば、スパッタリング法を用いてタングステンを成膜すればよい。
　絶縁体１３０の下面に接する導電体１１０ｂは、先の実施の形態に示す導電体１１０に用いることができる導電体を、ＡＬＤ法またはＣＶＤ法などを用いて成膜すればよい。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。また、先の実施の形態に示す導電体１１０と同様に、ＣＭＰ処理などを用いて、平坦性が向上されていることが好ましい。
　図１９Ｃに示すように、図１Ｃに示す容量素子１００と同様に、絶縁体１３０および導電体１２０の側面が導電体１１０の側面より内側に位置する構成にしてもよい。この場合、上面視において、絶縁体１３０および導電体１２０の外周が、導電体１１０の外周より内側に位置することになる。これにより、絶縁体１３０が、導電体１１０によって形成される被形成面の段差近傍に形成されない構成になるので、絶縁体１３０の成膜時に当該段差近傍に形成されていた結晶性の低い領域を除去して、容量素子１００を形成することができる。よって、図１９Ｃに示す絶縁体１３０は、全体が導電体１１０の平坦性の高い上面に接しており、結晶性の高い領域を多く有せしめることができる。
　また、図１９Ｃに示す容量素子１００は、絶縁体１３０と絶縁体１５５ａとが接しない構成となっている。絶縁体１３０に金属窒化物を用い、絶縁体１５５ａに金属酸化物を用いる場合、このような構成にすることにより、絶縁体１３０が酸化されるのを抑制することができる。
　また、図１９Ｃなどでは、絶縁体１５５を、その側面が導電体１１０の側面の内側に位置する構成にしたが、本発明は、これに限られるものではない。例えば、図１９Ｄに示すように、絶縁体１３０および導電体１２０の側面が導電体１１０の側面より内側に位置する構成においても、絶縁体１５５ａおよび絶縁体１５５ｂを、導電体１１０、絶縁体１３０、および導電体１２０を包み込むように設けてもよい。
＜トランジスタ２００の変形例＞
　図１８では、トランジスタ２００が、強誘電性を有しうる材料を含む容量素子１００と接続する構成について示したが、本発明はこれに限られるものではない。例えば、トランジスタ２００、およびその周囲に設けられる絶縁体として、強誘電性を有しうる材料を用いる構成にしてもよい。このような構成のトランジスタについて、図２０Ａ乃至図２０Ｃを用いて説明する。なお、図２０Ａ乃至図２０Ｃに示すトランジスタ２００は、図８に示すトランジスタ２００において、さらに、導電体２４０ａ、導電体２４０ｂ、導電体２４６ａ、導電体２４６ｂ、絶縁体２４１ａ、および絶縁体２４１ｂを設けている。導電体２４６ａおよび導電体２４６ｂは、上述の導電体２４６と同様の導電体であり、導電体２４６ａは導電体２４０ａの上面に接して設けられており、導電体２４６ｂは導電体２４０ｂの上面に接して設けられている。
　図２０Ａに示すトランジスタ２００は、絶縁体２２２の代わりに、絶縁体１３０ａを用いている。絶縁体１３０ａは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。つまり、図２０Ａに示すトランジスタ２００は、第２のゲート絶縁体に強誘電性を有しうる材料を用いている。
　図２０Ｂに示すトランジスタ２００は、絶縁体２５２、絶縁体２５０、および絶縁体２５４の代わりに、絶縁体１３０ｂを用いている。絶縁体１３０ｂは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。つまり、図２０Ｂに示すトランジスタ２００は、第１のゲート絶縁体に強誘電性を有しうる材料を用いている。このような構成にすることで、図２０Ｂに示すトランジスタ２００は、図７Ｂ１に示す、ＦｅＦＥＴとして機能させることができる。
　なお、図２０Ｂでは、第１のゲート絶縁体をすべて強誘電性材料にしているが、本発明はこれに限られるものではない。例えば、図９Ｂに示す、絶縁体２５２、絶縁体２５０ａ、絶縁体２５０ｂ、および絶縁体２５４の一または複数に、強誘電性を有しうる材料を用いる構成にしてもよい。例えば、酸化物２３０ｂと導電体２６０の間に、絶縁体２５２と、絶縁体２５２上の絶縁体１３０ｂと、の積層構造の絶縁膜を設ける構成にしてもよい。または、例えば、酸化物２３０ｂと導電体２６０の間に、絶縁体１３０ｂと、絶縁体１３０ｂ上の絶縁体２５４と、の積層構造の絶縁膜を設ける構成にしてもよい。
　図２０Ｃに示すトランジスタ２００は、導電体２６０上に絶縁体１３０ｃが設けられ、絶縁体１３０ｃ上に導電体２６２が設けられる。絶縁体１３０ｃは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。また、導電体２６２は、導電体２６０に用いることができる導電性材料を用いることができる。絶縁体１３０ｃおよび導電体２６２を覆って、絶縁体２８２が設けられる。図２０Ｃに示す半導体装置は、トランジスタ２００のゲート電極に、強誘電キャパシタの一方の端子が設けられている、とみることもできる。
　図２０Ａ乃至図２０Ｃに示すトランジスタ２００において、それぞれが有する、絶縁体１３０ａ、絶縁体１３０ｂ、または絶縁体１３０ｃは、トランジスタ２００とともに、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３によって、封止されている。これにより、絶縁体２１２および絶縁体２８３の外部から、絶縁体１３０ａ、絶縁体１３０ｂ、または絶縁体１３０ｃに水素が拡散することを抑制し、さらに絶縁体２１２および絶縁体２８３の内側の水素を絶縁体２８２が捕獲または固着し、絶縁体１３０ａ、絶縁体１３０ｂ、または絶縁体１３０ｃの水素濃度を低減することができる。よって、絶縁体１３０ａ乃至絶縁体１３０ｃの強誘電性を高めることができる。
＜容量素子の変形例＞
　図１９Ａに示す容量素子１００では、絶縁体１３０が、絶縁体２８７の上面、導電体１１０の上面および側面に接する構成にしたが、本発明はこれに限られるものではない。図２１Ａに示すように、絶縁体１３０と、絶縁体２８７および導電体１１０との間に、絶縁体１１５ａを設ける構成にしてもよい。つまり、絶縁体１３０が絶縁体１１５ａの上面に接し、絶縁体２８７および導電体１１０が絶縁体１１５ａの下面に接する。ここで、絶縁体１１５ａは、先の実施の形態で、図７Ｃ２などに示す絶縁体１１５ａを用いることができる。また、絶縁体１１５ａの膜厚は、０．２ｎｍ以上２ｎｍ以下、好ましくは０．５ｎｍ以上１ｎｍ以下にすればよい。このような構成にすることで、図２１Ａに示す容量素子１００は、図７Ｃ１および図７Ｃ２に示す、容量素子とダイオードを接続したＦＴＪ素子として機能させることができる。
　また、図１９Ａに示す容量素子１００では、絶縁体１３０が、導電体１２０の下面に接する構成にしたが、本発明はこれに限られるものではない。図２１Ｂに示すように、絶縁体１３０と、導電体１２０との間に、絶縁体１１５ｂを設ける構成にしてもよい。つまり、絶縁体１３０が絶縁体１１５ｂの下面に接し、導電体１２０が絶縁体１１５ｂの上面に接する。ここで、絶縁体１１５ｂは、先の実施の形態で、図７Ｃ３などに示す絶縁体１１５ｂを用いることができる。また、絶縁体１１５ｂの膜厚は、０．２ｎｍ以上２ｎｍ以下、好ましくは０．５ｎｍ以上１ｎｍ以下にすればよい。このような構成にすることで、図２１Ｂに示す容量素子１００は、図７Ｃ１および図７Ｃ３に示す、容量素子とダイオードを接続したＦＴＪ素子として機能させることができる。
　また、図２１Ｃに示すように、絶縁体１３０と、絶縁体２８７および導電体１１０との間に、絶縁体１１５ａを設け、且つ絶縁体１３０と、導電体１２０との間に、絶縁体１１５ｂを設ける構成にしてもよい。このような構成にすることで、図２１Ｃに示す容量素子１００は、図７Ｃ１および図７Ｃ４に示す、容量素子とダイオードを接続したＦＴＪ素子として機能させることができる。
　図２１Ａ乃至図２１Ｃに示すＦＴＪ素子において、導電体１２０と重畳しない領域で、絶縁体１５５と絶縁体２８７が接する。つまり、絶縁体１５５ａ、絶縁体１５５ｂ、絶縁体１５２ａおよび絶縁体１５２ｂと、絶縁体２８７と、によって、当該ＦＴＪ素子が封止される。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から絶縁体１３０に水素が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内側の水素を絶縁体１５５が捕獲または固着し、絶縁体１３０の水素濃度を低減することができる。よって、当該ＦＴＪ素子の絶縁体１３０の強誘電性を高めることができる。
　なお、図２１Ａ乃至図２１Ｃに示すＦＴＪ素子では、導電体１１０の下面に接して導電体２４０を設ける構成を示しているが、導電体１１０を必ずしもトランジスタ２００と電気的に接続しなくてもよい。
　本発明の一態様により、新規のトランジスタを提供することができる。または、本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、電界効果移動度が大きい半導体装置を提供することができる。または、本発明の一態様により、周波数特性が良好な半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。
　また、本発明の一態様により、強誘電性を有しうる材料を含む容量素子を提供することができる。または、本発明の一態様により、上記容量素子を良好な生産性で提供することができる。または、本発明の一態様により、上記容量素子とトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な、上記半導体装置を提供することができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、半導体装置の一形態を、図２２を用いて説明する。
［記憶装置の構成例］
　本発明の一態様に係る半導体装置（記憶装置）の一例を図２２に示す。本発明の一態様の記憶装置では、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。また、容量素子１００として、先の実施の形態で説明した容量素子１００を用いることができる。なお、図２２では、図１９Ａに示す容量素子１００および図１８Ｂに示すトランジスタ２００を用いる例について示しているが、本発明はこれに限られることなく、容量素子１００およびトランジスタ２００を適宜選択することができる。
　容量素子１００は、外部から電界を与えることによって内部に分極が生じ、かつ当該電界をゼロにしても分極が残る性質を有する、強誘電性を有しうる材料が用いられている。これにより、容量素子１００を用いて不揮発性の記憶素子を形成することができる。つまり、強誘電キャパシタとして機能する容量素子と、トランジスタ２００を用いて、１トランジスタ１キャパシタ型の強誘電体メモリを形成することができる。
　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、高耐圧であるという特性を有する。よって、トランジスタ２００に酸化物半導体を用いることにより、トランジスタ２００を微細化しても、トランジスタ２００に高電圧を印加することができる。トランジスタ２００を微細化することにより、半導体装置の占有面積を小さくすることができる。
　図２２に示す記憶装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００５は容量素子１００の電極の一方と電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続され、配線１００７はトランジスタ３００のゲートと電気的に接続されている。
　また、図２２に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
　トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　基板３１１は、半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ヒ化ガリウム）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタン、および窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステン、およびアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　ここで、図２２に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図２２などに示すトランジスタ３００においても、図２０Ａ乃至図２０Ｃに示すトランジスタ２００と同様に、強誘電性を有しうる材料を用いることができる。例えば、トランジスタ３００の基板３１１にシリコン基板を用い、絶縁体３１５に強誘電性を有しうる材料を用いることで、ＳｉトランジスタをＦｅＦＥＴとして機能させることができる。
　なお、図２２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成または駆動方法に応じて適切なトランジスタを用いればよい。
＜配線層＞
　各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
　また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２２において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
　同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
　ここで、上記実施の形態に示す絶縁体２４１と同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
　絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
　絶縁体２１７は、絶縁体２４１と同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
　また、トランジスタ２００の上では、先の実施の形態に示すように、絶縁体２８５の上に、水素に対するバリア絶縁膜として機能する、絶縁体２８７を設けることが好ましい。なお、絶縁体２８７を設けない構成にすることもできる。絶縁体２８５、および絶縁体２８７の詳細は、先の実施の形態の記載を参酌することができる。
　また、絶縁体２８７および導電体２４０の上に容量素子１００および導電体１１２が設けられる。なお、導電体１１２は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。容量素子１００は、先の実施の形態に示す通り、導電体１１０と、絶縁体１３０と、導電体１２０（導電体１２０ａ、および導電体１２０ｂ）と、を有する。導電体１１０は、導電体１１２と同じ層に形成されており、導電体２４０の上面に接する。導電体１１０は、導電体２４０を介してトランジスタ２００のソースおよびドレインの他方に電気的に接続される。導電体１１０、絶縁体１３０、および導電体１２０の詳細は、先の実施の形態の記載を参酌することができる。なお、絶縁体２８７を設けない場合は、導電体１１０および導電体１１２は、絶縁体２８５および導電体２４０の上に設けられる。
　導電体１２０、絶縁体１３０、および導電体１１２を覆って、絶縁体１５５が設けられる。さらに、絶縁体１５５の上に、水素に対するバリア絶縁膜として機能する、絶縁体１５２（絶縁体１５２ａおよび絶縁体１５２ｂ）が設けられる。また、絶縁体１５２を覆って絶縁体２８６が設けられる。絶縁体１５５、および絶縁体１５２の詳細は、先の実施の形態の記載を参酌することができる。また、図２２などにおいて、絶縁体１５５は単層で図示しているが、これに限られることなく、先の実施の形態と同様に、積層構造にしてもよい。
　絶縁体１５５を、容量素子１００を覆うように設けることにより、容量素子１００の絶縁体１３０に含まれる水素を捕獲または固着し、絶縁体１３０中の水素濃度を低減することができる。これにより、絶縁体１３０の結晶性を向上し、絶縁体１３０の強誘電性を高めることができる。また、導電体１１０と導電体１２０間のリーク電流を低減することができる。
　さらに、絶縁体１５２ａおよび絶縁体１５２ｂを設けることで、絶縁体１５２ｂ上の絶縁体２８６に含まれる水素などの不純物が、容量素子１００、導電体１１２、および導電体２４０を介して、トランジスタ２００に拡散することを低減できる。
　上記のような構成にすることで、容量素子１００と重畳しない領域で、絶縁体１５５と絶縁体２８７が接する。つまり、絶縁体１５５、絶縁体１５２ａおよび絶縁体１５２ｂと、絶縁体２８７と、によって、容量素子１００が封止される。ここで、絶縁体１５５、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体２８７は、封止膜として機能する。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内側の水素を絶縁体１５５が捕獲または固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　なお、絶縁体２８７を用いない場合においても、絶縁体１５２および絶縁体１５５と、絶縁体２８３と、で挟まれる領域において、容量素子１００を封止することができる。
　また、図２２に示すように、トランジスタ２００も、水素に対するバリア絶縁膜として機能する、絶縁体２８３、絶縁体２１４、および絶縁体２１２で封止されている。これにより絶縁体２８３、および絶縁体２１２の外部からトランジスタ２００に水素が拡散することを抑制し、トランジスタ２００が有する酸化物半導体膜の水素濃度を低減することができる。よって、トランジスタ２００の電気特性および信頼性を向上させることができる。
　層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　例えば、絶縁体２１０、絶縁体２８６、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。また、上記実施の形態で示したように、容量素子１００は、導電体１２０ａを熱ＡＬＤ法などの基板加熱を伴う方法で成膜することで、形成後に高温のベークを行わなくても、絶縁体１３０の強誘電性を高めることができる。よって、高温のベークを行わずに、半導体装置を作製することができるので、融点の低い銅などの低抵抗導電性材料を用いることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
　なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
　例えば、図２２では、過剰酸素を有する絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２８２、および絶縁体２８３とが接して設けられることで、トランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
　つまり、絶縁体２４１を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
　なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
　また、上記実施の形態で示したように、トランジスタ２００は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で封止される構成にしてもよい。このような構成とすることで、絶縁体２７４、絶縁体２８５、絶縁体２１０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。このとき、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３は、封止膜として機能する。
　ここで絶縁体２８３、および絶縁体２８２には導電体２４０が、絶縁体２１４、および絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８３、絶縁体２４１、および絶縁体２１７でトランジスタ２００を封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。なお、図２２においては、絶縁体２１２および絶縁体２８３などで封止された領域内に、トランジスタ２００を１個示しているが、これに限られることなく、当該封止された領域内に、複数のトランジスタ２００を設けることができる。
＜ダイシングライン＞
　以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
　ここで、例えば、図２２に示すように、絶縁体２８３と、絶縁体２１４とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、および絶縁体２１６に開口を設ける。
　つまり、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、および絶縁体２１６に設けた開口において、絶縁体２１４と、絶縁体２８３とが接する。
　また、例えば、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設けてもよい。このような構成とすることで、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
　当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
　また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜記憶装置の変形例１＞
　図２２に示す記憶装置では、容量素子１００の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図２３に示すように、容量素子１００の形状をシリンダ型にしてもよい。なお、図２３に示す記憶装置は、絶縁体２８７より下の構成は、図２２に示す記憶装置と同様である。
　図２３に示す容量素子１００は、絶縁体２９０上の絶縁体２８６と、絶縁体２８６上の絶縁体１４２と、絶縁体２９０、絶縁体２８６および絶縁体１４２に形成された開口の中に配置された導電体１１０と、導電体１１０および絶縁体１４２上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。ここで、絶縁体２８６および絶縁体１４２に形成された開口の中に導電体１１０、絶縁体１３０、および導電体１２０の少なくとも一部が配置される。絶縁体２９０は、導電体１１２を覆って配置されており、絶縁体１５２または絶縁体１５５に用いることができる絶縁体を用いればよい。
　導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体２８６および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の容量を大きくすることができる。このように容量素子１００の単位面積当たりの容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
　絶縁体１４２は、絶縁体２８６の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
　絶縁体２８６および絶縁体１４２に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
　導電体１１０は、絶縁体１４２、および絶縁体２８６に形成された開口に接して配置される。導電体１１０の最上部は、絶縁体１４２の上面と概略一致することが好ましい。また、導電体１１０の下面は、絶縁体２９０の開口を介して導電体１１２に接する。導電体１１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましい。
　絶縁体１３０は、導電体１１０および絶縁体１４２を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１３０を成膜することが好ましい。
　導電体１２０は、絶縁体１４２および絶縁体２８６に形成された開口を埋めるように配置される。また、導電体１２０は、導電体１４０、および導電体１４３を介して配線１００５と電気的に接続している。導電体１２０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましい。
　導電体１２０、および絶縁体１４２を覆って、絶縁体１５５が設けられる。さらに、絶縁体１５５の上に、水素に対するバリア絶縁膜として機能する、絶縁体１５２（絶縁体１５２ａおよび絶縁体１５２ｂ）が設けられる。また、絶縁体１５２の上に絶縁体１４１が設けられる。また、絶縁体１４１の上に絶縁体１４４が設けられる。絶縁体１４１は絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４４は、絶縁体２８７に用いることができる絶縁体を用いればよい。
　このように、絶縁体１５５および絶縁体１５２を設けることで、絶縁体１５５および絶縁体１５２と、絶縁体２９０および絶縁体２８７で、容量素子１００を挟み込む構成になる。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内側の水素を絶縁体１５５が捕獲または固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　また、導電体１４３が、絶縁体１４４上に設けられており、絶縁体１４６に覆われている。導電体１４３は、導電体１１２に用いることができる導電体を用いればよく、絶縁体１４６は、絶縁体１４１に用いることができる絶縁体を用いればよい。ここで、導電体１４３は導電体１４０の上面に接しており、容量素子１００、トランジスタ２００、またはトランジスタ３００の端子として機能する。
＜記憶装置の変形例２＞
　なお、図２２に示す記憶装置では、トランジスタ２００と容量素子１００が電気的に接続される構成であったが、本発明はこれに限られるものではない。図２４Ａに示すように、トランジスタ２００と容量素子１００が電気的に接続されない構成にしてもよい。ここで、図２４Ａに示す記憶装置は、絶縁体２１２より上のトランジスタ２００および容量素子１００については、図２２に示す記憶装置と同様の構成を有する。絶縁体２１２より下は、図２２に示す記憶装置と同様の構成にしてもよいし、絶縁体２１２の下に接して基板３１１を設けるような構成にしてもよい。
　また、図２４Ａに示すように、絶縁体２８６、絶縁体１５２ｂ、絶縁体１５２ａ、および絶縁体１５５に開口を形成し、当該開口を埋め込むように、導電体２８８、および絶縁体２８９を設けてもよい。導電体２８８は導電体２４０と、絶縁体２８９は絶縁体２４１と同様の構成を有する。ここで、トランジスタ２００のソースおよびドレインの一方は、導電体２８８を介して配線１００３に電気的に接続され、トランジスタ２００のソースおよびドレインの他方は、導電体２８８を介して配線１００８に電気的に接続される。また、容量素子１００の電極の一方（導電体１２０）は、導電体２８８を介して配線１００５に電気的に接続される。また、容量素子１００の電極の他方（導電体１１０）は、導電体２４０、導電体２０５と同じ層の導電体２５５、導電体１１２、および導電体２８８を介して配線１００９と電気的に接続される。
　また、図２４Ａに示すように、トランジスタ２００と容量素子１００は、封止膜に個別に封止される構成にしてもよい。図２４Ａに示す記憶装置では、トランジスタ２００は、絶縁体２８３、絶縁体２１４、および絶縁体２１２によって封止される。また、図２４Ａに示すように、容量素子１００に接続される配線またはプラグとして機能する、導電体２４０および導電体２５５を、トランジスタ２００とは個別に封止する構成にしてもよい。この場合、トランジスタ２００と導電体２４０および導電体２５５との間に、絶縁体２８３と絶縁体２１４が接する領域が形成される。
　また、図２４Ａに示す構成では、トランジスタ２００と容量素子１００の間に絶縁体２８５および絶縁体２８７を設ける構成を示したが、本発明はこれに限られるものではない。例えば、図２４Ｂに示すように、絶縁体２８５および絶縁体２８７を設けず、導電体１１２、導電体１１０、および絶縁体１５５の下面が、絶縁体２８３に接する構成にしてもよい。この場合、容量素子１００は、絶縁体１５２ａ、絶縁体１５２ｂ、絶縁体１５５、および絶縁体２８３で封止されることになる。これにより、絶縁体２８５および絶縁体２８７を設ける必要がなくなるので、記憶装置の生産性を向上させることができる。
＜記憶装置の変形例３＞
　図２２に示す記憶装置は、トランジスタ２００と容量素子１００が、水素に対するバリア絶縁膜によって、個別に封止されていたが、本発明はこれに限られるものではない。図２５に示すように、トランジスタ２００と容量素子１００を、水素に対するバリア絶縁膜（絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂ）によって、一括して封止する構成にしてもよい。
　図２５に示す記憶装置では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、および絶縁体１５５に絶縁体２１２に達する開口が形成されている。絶縁体１５５上の絶縁体１５２ａおよび絶縁体１５２ｂが、当該開口の側面および底面に沿って形成されている。絶縁体１５２ａは当該開口の底面で絶縁体２１２の上面に接する。
　このような構成にすることで、トランジスタ２００と容量素子１００を、絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂで、一括して封止することができる。これにより、絶縁体２１２、および絶縁体１５２ｂの外部から容量素子１００およびトランジスタ２００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０、およびトランジスタ２００の酸化物半導体膜の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高め、トランジスタ２００の電気特性および信頼性を向上させることができる。
＜記憶装置の変形例４＞
　図２５に示す記憶装置は、トランジスタ２００の上に容量素子１００が設けられていたが、本発明はこれに限られるものではない。図２６に示すように、トランジスタ２００と同じ層に容量素子１００を設ける構成にしてもよい。
　図２６に示すように、容量素子１００の下部電極として機能する導電体１１０は、トランジスタ２００のバックゲートとして機能する導電体２０５と同じ導電体で形成されることが好ましい。導電体１１０の上に絶縁体１３０が配置され、絶縁体１３０の上に導電体１２０（導電体１２０ａ、および導電体１２０ｂ）が配置される。ここで、絶縁体１３０は、導電体１１０の上面を覆い、導電体１１０と導電体１２０を離隔することが好ましい。なお、絶縁体１３０、および導電体１２０は、図２２などに示すものと同様の構成にすればよく、詳細は［記憶装置の構成例］および先の実施の形態などの記載を参酌することができる。絶縁体１３０および導電体１２０を覆って、絶縁体２２２が配置される。
　導電体１２０ｂの上面に接して導電体２４０が設けられ、当該導電体２４０の上面に接して導電体１１２が設けられている。当該導電体１１２は、トランジスタ２００のソースおよびドレインの一方に電気的に接続された導電体２４０に接している。つまり、図２６に示す容量素子１００の上部電極として機能する導電体１２０は、トランジスタ２００のソースおよびドレインの一方と電気的に接続されている。また、容量素子１００の下部電極として機能する導電体１１０は、配線１００５と電気的に接続される。
　また、図２５に示す記憶装置と同様に、トランジスタ２００と容量素子１００を、絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂで、一括して封止することができる。これにより、絶縁体２１２、および絶縁体１５２ｂの外部から容量素子１００およびトランジスタ２００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０、およびトランジスタ２００の酸化物半導体膜の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高め、トランジスタ２００の電気特性および信頼性を向上させることができる。
＜記憶装置の変形例５＞
　図２２などに示す記憶装置は、トランジスタ３００上にトランジスタ２００を設け、トランジスタ２００に容量素子１００を接続する構成であったが、本発明はこれに限られるものではない。図２７Ａに示すように、トランジスタ２００を設けずに、トランジスタ３００に容量素子１００を接続する構成にしてもよい。
　図２７Ａに示すように、絶縁体３２０、絶縁体３２２および絶縁体２８７に、トランジスタ３００の低抵抗領域３１４ａに達する開口が形成されており、当該開口を埋め込むように導電体３５７が形成されている。導電体３５７は、導電体３２８などと同様の導電体を用いることができる。導電体３５７の上面は、容量素子１００の導電体１１０の下面に接している。このようにして、容量素子１００の下部電極として機能する導電体１１０と、トランジスタ３００のソースおよびドレインの一方として機能する低抵抗領域３１４ａが、導電体３５７を介して接続される。なお、トランジスタ３００、容量素子１００、およびそれらを含む層の構成は、図２２に示す構成と同様であり、図２２に示す構成に係る記載を参酌することができる。
　また、図２７Ａに示す記憶装置では、図２２に示す記憶装置と同様に、容量素子１００を、絶縁体２８７、絶縁体１５２ａ、および絶縁体１５２ｂで封止することができる。これにより、絶縁体２８７、および絶縁体１５２ｂの外部から容量素子１００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０中の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　また、図２７Ａに示す構成では、トランジスタ３００の低抵抗領域３１４ａと、容量素子１００の導電体１１０を導電体３５７で直接接続したが、本発明はこれに限られるものではない。容量素子１００とトランジスタ３００の間に、図２２などで示した複数の配線層が設けられてもよい。例えば、図２７Ｂに示すように、トランジスタ３００上に導電体３２８を形成し、導電体３２８の上に導電体３３０を形成し、導電体３３０の上に導電体３５６を形成し、導電体３５６の上に導電体３５７を形成してもよい。トランジスタ３００の低抵抗領域３１４ａと、容量素子１００の導電体１１０は、導電体３２８、導電体３３０、導電体３５６、および導電体３５７によって、電気的に接続される。なお、導電体３２８、導電体３３０、導電体３５６、およびこれらを含む配線層については、［記憶装置の構成例］の記載を参酌することができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、図２８Ａ、および図２８Ｂを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および強誘電キャパシタが適用されている記憶装置について説明する。本実施の形態に係る装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。本実施の形態に係る装置は、強誘電キャパシタを用いた、１トランジスタ１キャパシタ型の強誘電体メモリとして機能する。
＜記憶装置の構成例＞
　図２８Ａに記憶装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
　列回路１４３０は、例えば、列デコーダ、ビット線ドライバ回路、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
　記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
　コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
　なお、図２８Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２８Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
　なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。
＜メモリセルの構成例＞
　図２９Ａに示す回路図に、上述のメモリセルＭＣの構成例を示す。メモリセルＭＣは、トランジスタＴｒと、容量Ｆｅと、を有する。ここで、メモリセルＭＣとして、先の実施の形態に示す、トランジスタ２００および容量素子１００を有する半導体装置などを用いることができる。この場合、トランジスタＴｒはトランジスタ２００に、容量Ｆｅは容量素子１００に対応する。なお、トランジスタＴｒは、ゲートの他、バックゲートを有してもよいし、有していなくてもよい。また、図２９Ａでは、トランジスタＴｒをｎチャネル型トランジスタとしているが、ｐチャネル型トランジスタとしてもよい。
　トランジスタＴｒのソース又はドレインの一方は、配線ＢＬと電気的に接続される。トランジスタＴｒのソース又はドレインの他方は、容量Ｆｅの一方の電極と電気的に接続される。トランジスタＴｒのゲートは、配線ＷＬと電気的に接続される。容量Ｆｅの他方の電極は、配線ＰＬと電気的に接続される。
　配線ＷＬは、ワード線としての機能を有し、配線ＷＬの電位を制御することにより、トランジスタＴｒのオンオフを制御することができる。例えば、配線ＷＬの電位を高電位とすることにより、トランジスタＴｒをオン状態とし、配線ＷＬの電位を低電位とすることにより、トランジスタＴｒをオフ状態とすることができる。配線ＷＬは、行回路１４２０が有するワード線ドライバ回路と電気的に接続され、ワード線ドライバ回路により、配線ＷＬの電位を制御することができる。
　配線ＢＬは、ビット線としての機能を有し、トランジスタＴｒがオン状態である場合において、配線ＢＬの電位が容量Ｆｅの一方の電極に供給される。配線ＢＬは、列回路１４３０のビット線ドライバ回路と電気的に接続される。ビット線ドライバ回路は、メモリセルＭＣへ書き込まれるデータを生成する機能を有する。また、ビット線ドライバ回路は、メモリセルＭＣから出力されたデータを読み出す機能を有する。具体的には、ビット線ドライバ回路にはセンスアンプが設けられ、メモリセルＭＣから出力されたデータを、センスアンプを用いて読み出すことができる。
　配線ＰＬは、プレート線としての機能を有し、配線ＰＬの電位を、容量Ｆｅの他方の電極の電位とすることができる。
　トランジスタＴｒとして、ＯＳトランジスタを適用することが好ましい。ＯＳトランジスタは、高耐圧であるという特性を有する。よって、トランジスタＴｒをＯＳトランジスタとすることにより、トランジスタＴｒを微細化しても、トランジスタＴｒに高電圧を印加することができる。トランジスタＴｒを微細化することにより、メモリセルＭＣの占有面積を小さくすることができる。例えば、図２９Ａに示すメモリセルＭＣの１個あたりの占有面積は、ＳＲＡＭセルの１個あたりの占有面積の１／３乃至１／６とすることができる。よって、メモリセルＭＣを高密度に配置することができる。これにより、本発明の一態様に係る記憶装置を、記憶容量が大きな記憶装置とすることができる。
　容量Ｆｅは、２つの電極の間に、誘電体層として強誘電性を有し得る材料を有する。以下では、容量Ｆｅが有する誘電体層を、強誘電体層と呼ぶ。
　強誘電性を有しうる材料としては、上述の絶縁体１３０に用いることができる材料を用いればよい。中でも強誘電性を有しうる材料として、窒化アルミニウムおよび／または窒化スカンジウムを有する材料は、数ｎｍといった薄膜に加工しても強誘電性を有しうるため、好ましい。薄膜化することができる強誘電体層とすることで、微細化されたトランジスタと組み合わされた記憶装置とすることができる。
　強誘電体層は、ヒステリシス特性を有する。図２９Ｂ１は、当該ヒステリシス特性の一例を示すグラフである。図２９Ｂ１において、横軸は強誘電体層に印加する電圧を示す。当該電圧は、例えば容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極の電位と、の差とすることができる。
　また、図２９Ｂ１において、縦軸は強誘電体層の分極量を示し、正の値の場合は負電荷が容量Ｆｅの一方の電極側に偏り、正電荷が容量Ｆｅの他方の電極側に偏っていることを示す。一方、分極量が負の値の場合は、負電荷が容量Ｆｅの他方の電極側に偏り、正電荷が容量Ｆｅの一方の電極側に偏っていることを示す。
　なお、図２９Ｂ１のグラフの横軸に示す電圧を、容量Ｆｅの他方の電極の電位と、容量Ｆｅの一方の電極の電位と、の差としてもよい。また、図２９Ｂ１のグラフの縦軸に示す分極量（または分極ともいう）を、負電荷が容量Ｆｅの他方の電極側に偏り、正電荷が容量Ｆｅの一方の電極側に偏っている場合に正の値とし、負電荷が容量Ｆｅの一方の電極側に偏り、正電荷が容量Ｆｅの他方の電極側に偏っている場合に負の値としてもよい。
　図２９Ｂ１に示すように、強誘電体層のヒステリシス特性は、曲線５１と、曲線５２と、により表すことができる。曲線５１と曲線５２の交点における電圧を、ＶＳＰ、及び−ＶＳＰとする。ＶＳＰと−ＶＳＰは、極性が異なるということができる。
　強誘電体層に−ＶＳＰ以下の電圧を印加した後に、強誘電体層に印加する電圧を高くしていくと、強誘電体層の分極量は、曲線５１に従って増加する。一方、強誘電体層にＶＳＰ以上の電圧を印加した後に、強誘電体層に印加する電圧を低くしていくと、強誘電体層の分極量は、曲線５２に従って減少する。よって、ＶＳＰ、及び−ＶＳＰは、飽和分極電圧ということができる。なお、例えばＶＳＰを第１の飽和分極電圧と呼び、−ＶＳＰを第２の飽和分極電圧と呼ぶ場合がある。また、図２９Ｂ１では、第１の飽和分極電圧の絶対値と、第２の飽和分極電圧の絶対値と、が等しいとしているが、異なってもよい。
　ここで、強誘電体層の分極量が曲線５１に従って変化する際の、強誘電体層の分極量が０である場合における、強誘電体層に印加される電圧をＶｃとする。また、強誘電体層の分極量が曲線５２に従って変化する際の、強誘電体層の分極量が０である場合における、強誘電体層に印加される電圧を−Ｖｃとする。Ｖｃ、及び−Ｖｃは、抗電圧ということができる。Ｖｃの値、及び−Ｖｃの値は、−ＶＳＰとＶＳＰの間の値であるということができる。なお、例えばＶｃを第１の抗電圧と呼び、−Ｖｃを第２の抗電圧と呼ぶ場合がある。また、図２９Ｂ１では、第１の抗電圧の絶対値と、第２の抗電圧の絶対値と、が等しいとしているが、異なってもよい。
　前述のように、容量Ｆｅが有する強誘電体層に印加される電圧は、容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極の電位と、の差により表すことができる。また、前述のように、容量Ｆｅの他方の電極は、配線ＰＬと電気的に接続される。よって、配線ＰＬの電位を制御することにより、容量Ｆｅが有する強誘電体層に印加される電圧を制御することができる。なお、図２９Ｂ２は、理想的な強誘電体層の分極量を示すヒステリシス特性の一例を示すグラフである。図２９Ｂ２に示す直線５２ｉ、及び直線５１ｉは、理想的な強誘電体層の分極量である。図２９Ｂ２に示すようなヒステリシス特性を得るためには、強誘電体材料の結晶性を向上させる、強誘電体材料、及び当該材料の近傍からのリーク成分をなくす、ならびに強誘電体材料の不純物濃度を低減させるなどを行えばよい。本発明の一態様の金属窒化物膜は、高純度化されているため、図２９Ｂ２に示す理想的な強誘電体層の分極量を示すヒステリシス特性の一例に近づくことが期待できる。
＜メモリセルの駆動方法の一例＞
　以下では、図２９Ａに示すメモリセルＭＣの駆動方法の一例を説明する。以下の説明において、容量Ｆｅの強誘電体層に印加される電圧とは、容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極（配線ＰＬ）の電位と、の差を示すものとする。また、トランジスタＴｒは、ｎチャネル型トランジスタとする。
　図２９Ｃは、図２９Ａに示すメモリセルＭＣの駆動方法の一例を示すタイミングチャートである。図２９Ｃでは、メモリセルＭＣに２値のデジタルデータを書き込み、読み出す例を示している。具体的には、図２９Ｃでは、時刻Ｔ０１乃至時刻Ｔ０２においてメモリセルＭＣにデータ“１”を書き込み、時刻Ｔ０３乃至時刻Ｔ０５において読み出し及び再書き込みを行い、時刻Ｔ１１乃至時刻Ｔ１３において読み出し、及びメモリセルＭＣへのデータ“０”の書き込みを行い、時刻Ｔ１４乃至時刻Ｔ１６において読み出し及び再書き込みを行い、時刻Ｔ１７乃至時刻Ｔ１９において読み出し、及びメモリセルＭＣへのデータ“１”の書き込みを行う例を示している。
　配線ＢＬと電気的に接続されるセンスアンプには、基準電位としてＶｒｅｆが供給されるものとする。図２９Ｃ等に示す読み出し動作において、配線ＢＬの電位がＶｒｅｆより高い場合は、ビット線ドライバ回路によりデータ“１”が読み出されるものとする。一方、配線ＢＬの電位がＶｒｅｆより低い場合は、ビット線ドライバ回路によりデータ“０”が読み出されるものとする。
　時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＬの電位を高電位（Ｈ）とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＢＬの電位をＶｗとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＶｗとなる。さらに、配線ＰＬの電位をＧＮＤとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“Ｖｗ−ＧＮＤ”となる。これにより、メモリセルＭＣにデータ“１”を書き込むことができる。よって、時刻Ｔ０１乃至時刻Ｔ０２は、書き込み動作を行う期間であるということができる。
　ここで、Ｖｗは、ＶＳＰ以上とすることが好ましく、例えばＶＳＰと等しくすることが好ましい。また、ＧＮＤは、例えば接地電位とすることができるが、メモリセルＭＣを本発明の一態様の趣旨を充足するように駆動させることができるのであれば、必ずしも接地電位としなくてもよい。例えば、第１の飽和分極電圧の絶対値と、第２の飽和分極電圧の絶対値と、が異なり、第１の抗電圧の絶対値と、第２の抗電圧の絶対値と、が異なる場合は、ＧＮＤは接地以外の電位とすることができる。
　時刻Ｔ０２乃至時刻Ｔ０３において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。これにより、容量Ｆｅの強誘電体層に印加される電圧は、０Ｖとなる。時刻Ｔ０１乃至時刻Ｔ０２において容量Ｆｅの強誘電体層に印加される電圧“Ｖｗ−ＧＮＤ”はＶＳＰ以上とすることができることから、時刻Ｔ０２乃至時刻Ｔ０３において、容量Ｆｅの強誘電体層の分極量は図２９Ｂに示す曲線５２に従って変化する。以上より、時刻Ｔ０２乃至時刻Ｔ０３では、容量Ｆｅの強誘電体層において分極反転は発生しない。
　配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位（Ｌ）とする。これにより、トランジスタＴｒがオフ状態となる。以上により、書き込み動作が完了し、メモリセルＭＣへデータ“１”が保持される。なお、配線ＢＬ、及び配線ＰＬの電位は、容量Ｆｅの強誘電体層において分極反転が発生しない、つまり容量Ｆｅの強誘電体層に印加される電圧が第２の抗電圧である−Ｖｃ以上となるのであれば任意の電位とすることができる。
　時刻Ｔ０３乃至時刻Ｔ０４において、配線ＷＬの電位を高電位とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＰＬの電位をＶｗとする。配線ＰＬの電位をＶｗとすることにより、容量Ｆｅの強誘電体層に印加される電圧が、“ＧＮＤ−Ｖｗ”となる。前述のように、時刻Ｔ０１乃至時刻Ｔ０２において容量Ｆｅの強誘電体層に印加される電圧は“Ｖｗ−ＧＮＤ”である。よって、容量Ｆｅの強誘電体層において分極反転が発生する。分極反転の際に、配線ＢＬに電流が流れ、配線ＢＬの電位はＶｒｅｆより高くなる。よって、ビット線ドライバ回路が、メモリセルＭＣに保持されたデータ“１”を読み出すことができる。したがって、時刻Ｔ０３乃至時刻Ｔ０４は、読み出し動作を行う期間であるということができる。なお、ＶｒｅｆはＧＮＤより高く、Ｖｗより低いものとしているが、例えばＶｗより高くてもよい。
　上記読み出しは、破壊読み出しであるため、メモリセルＭＣに保持されたデータ“１”は失われる。そこで、時刻Ｔ０４乃至時刻Ｔ０５において、配線ＢＬの電位をＶｗとし、配線ＰＬの電位をＧＮＤとする。これにより、メモリセルＭＣにデータ“１”を再書き込みする。よって、時刻Ｔ０４乃至時刻Ｔ０５は、再書き込み動作を行う期間であるということができる。
　時刻Ｔ０５乃至時刻Ｔ１１において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。以上により、再書き込み動作が完了し、メモリセルＭＣにデータ“１”が保持される。
　時刻Ｔ１１乃至時刻Ｔ１２において、配線ＷＬの電位を高電位とし、配線ＰＬの電位をＶｗとする。メモリセルＭＣにはデータ“１”が保持されているため、配線ＢＬの電位がＶｒｅｆより高くなり、メモリセルＭＣに保持されているデータ“１”が読み出される。よって、時刻Ｔ１１乃至時刻Ｔ１２は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１２乃至時刻Ｔ１３において、配線ＢＬの電位をＧＮＤとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＧＮＤとなる。また、配線ＰＬの電位をＶｗとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“ＧＮＤ−Ｖｗ”となる。これにより、メモリセルＭＣにデータ“０”を書き込むことができる。よって、時刻Ｔ１２乃至時刻Ｔ１３は、書き込み動作を行う期間であるということができる。
　時刻Ｔ１３乃至時刻Ｔ１４において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。これにより、容量Ｆｅの強誘電体層に印加される電圧は、０Ｖとなる。時刻Ｔ１２乃至時刻Ｔ１３において容量Ｆｅの強誘電体層に印加される電圧“ＧＮＤ−Ｖｗ”は−ＶＳＰ以下とすることができることから、時刻Ｔ１３乃至時刻Ｔ１４において、容量Ｆｅの強誘電体層の分極量は図２９Ｂ１に示す曲線５１に従って変化する。以上より、時刻Ｔ１３乃至時刻Ｔ１４では、容量Ｆｅの強誘電体層において分極反転は発生しない。
　配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。これにより、トランジスタＴｒがオフ状態となる。以上により、書き込み動作が完了し、メモリセルＭＣへデータ“０”が保持される。なお、配線ＢＬ、及び配線ＰＬの電位は、容量Ｆｅの強誘電体層において分極反転が発生しない、つまり容量Ｆｅの強誘電体層に印加される電圧が第１の抗電圧であるＶｃ以下となるのであれば任意の電位とすることができる。
　時刻Ｔ１４乃至時刻Ｔ１５において、配線ＷＬの電位を高電位とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＰＬの電位をＶｗとする。配線ＰＬの電位をＶｗとすることにより、容量Ｆｅの強誘電体層に印加される電圧が、“ＧＮＤ−Ｖｗ”となる。前述のように、時刻Ｔ１２乃至時刻Ｔ１３において容量Ｆｅの強誘電体層に印加される電圧は“ＧＮＤ−Ｖｗ”である。よって、容量Ｆｅの強誘電体層において分極反転が発生しない。よって、配線ＢＬに流れる電流量は、容量Ｆｅの強誘電体層において分極反転が発生する場合より小さい。これにより、配線ＢＬの電位の上昇幅は、容量Ｆｅの強誘電体層において分極反転が発生する場合より小さくなり、具体的には配線ＢＬの電位はＶｒｅｆ以下となる。よって、ビット線ドライバ回路が、メモリセルＭＣに保持されたデータ“０”を読み出すことができる。したがって、時刻Ｔ１４乃至時刻Ｔ１５は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１５乃至時刻Ｔ１６において、配線ＢＬの電位をＧＮＤとし、配線ＰＬの電位をＶｗとする。これにより、メモリセルＭＣにデータ“０”を再書き込みする。よって、時刻Ｔ１５乃至時刻Ｔ１６は、再書き込み動作を行う期間であるということができる。
　時刻Ｔ１６乃至時刻Ｔ１７において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。以上により、再書き込み動作が完了し、メモリセルＭＣにデータ“０”が保持される。
　時刻Ｔ１７乃至時刻Ｔ１８において、配線ＷＬの電位を高電位とし、配線ＰＬの電位をＶｗとする。メモリセルＭＣにはデータ“０”が保持されているため、配線ＢＬの電位がＶｒｅｆより低くなり、メモリセルＭＣに保持されているデータ“０”が読み出される。よって、時刻Ｔ１７乃至時刻Ｔ１８は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１８乃至時刻Ｔ１９において、配線ＢＬの電位をＶｗとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＶｗとなる。また、配線ＰＬの電位をＧＮＤとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“Ｖｗ−ＧＮＤ”となる。これにより、メモリセルＭＣにデータ“１”を書き込むことができる。よって、時刻Ｔ１８乃至時刻Ｔ１９は、書き込み動作を行う期間であるということができる。
　時刻Ｔ１９以降において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。以上により、書き込み動作が完了し、メモリセルＭＣにデータ“１”が保持される。
　以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３０Ａ乃至図３０Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
　図３０ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＵＳＢメモリ１１００の記憶容量をさらに大きくすることができる。
　図３０ＢはＳＤカードの外観の模式図であり、図３０Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＳＤカード１１１０の記憶容量をさらに大きくすることができる。
　図３０ＤはＳＳＤの外観の模式図であり、図３０Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＳＳＤ１１５０の記憶容量をさらに大きくすることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本発明の一態様に係る半導体装置は、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることができる。上記実施の形態に示す半導体装置を、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることで、これらを小型化し、さらに記憶容量を大きくすることができる。図３１Ａ乃至図３１Ｈに、本発明の一態様に係るＣＰＵ、ＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電界、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３１Ａ乃至図３１Ｈに、電子機器の例を示す。
［情報端末］
　図３１Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋、声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図３１Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図３１Ａ、図３１Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図３１Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
　また、図３１Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図３１Ｃ、図３１Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
　図３１Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図３１Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図３１Ｅ、図３１Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図３１Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図３１Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目、レイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図３１Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
５１：曲線、５１ｉ：直線、５２：曲線、５２ｉ：直線、１００：容量素子、１０５：絶縁体、１１０：導電体、１１０ａ：導電体、１１０ｂ：導電体、１１２：導電体、１１５ａ：絶縁体、１１５ｂ：絶縁体、１２０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１３０：絶縁体、１３０ａ：絶縁体、１３０ｂ：絶縁体、１３０ｃ：絶縁体、１３２：矢印、１３６：グレイン、１３８ａ：層、１３８ｂ：層、１４０：導電体、１４１：絶縁体、１４２：絶縁体、１４３：導電体、１４４：絶縁体、１４６：絶縁体、１５２：絶縁体、１５２ａ：絶縁体、１５２ｂ：絶縁体、１５５：絶縁体、１５５ａ：絶縁体、１５５ｂ：絶縁体、２００：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１７：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２２４Ａ：絶縁膜、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｂａ：領域、２３０ｂｂ：領域、２３０ｂｃ：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電層、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０ａ：絶縁体、２５０Ａ：絶縁膜、２５０ｂ：絶縁体、２５２：絶縁体、２５２Ａ：絶縁膜、２５４：絶縁体、２５４Ａ：絶縁膜、２５５：導電体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２６２：導電体、２６５：封止部、２７１：絶縁体、２７１ａ：絶縁体、２７１Ａ：絶縁膜、２７１ｂ：絶縁体、２７１Ｂ：絶縁層、２７４：絶縁体、２７５：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８５：絶縁体、２８６：絶縁体、２８７：絶縁体、２８８：導電体、２８９：絶縁体、２９０：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３５７：導電体、４００：開口領域、４０１：プリカーサ、４０２：プリカーサ、４０４：キャリア・パージガス、４０５：窒化剤、４１１：プリカーサ、４１２：プリカーサ、４１３：プリカーサ、４１４：酸化性ガス、５００：半導体装置、９００：製造装置、９０１：反応室、９０３：ガス導入口、９０４：反応室入り口、９０５：排気口、９０７：ウエハステージ、９０８：軸、９５０：ウエハ、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１００７：配線、１００８：配線、１００９：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

Claims (11)

  1. 　絶縁膜と、
    　前記絶縁膜上の、第１の導電体と、
    　前記第１の導電体上の、金属窒化物膜と、
    　前記金属窒化物膜上の、第２の導電体と、
    　前記第１の導電体上、前記金属窒化物膜上、および前記第２の導電体上の、第１の絶縁体と、
    　前記第１の絶縁体上の、第２の絶縁体と、を有し、
    　前記第１の導電体、前記金属窒化物膜、および前記第２の導電体は、前記絶縁膜と、前記第１の絶縁体および前記第２の絶縁体と、で包まれ、
    　前記金属窒化物膜は、強誘電性を有し、
    　前記金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、
    　前記第１の元素は、第１３族元素から選ばれる一以上の元素であり、
    　前記第２の元素は、前記第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、
    　前記第１の導電体、および前記第２の導電体のそれぞれは、窒素を有し、
    　前記第１の絶縁体は、アルミニウムと、酸素と、を有し、
    　前記絶縁膜、および前記第２の絶縁体のそれぞれは、シリコンと、窒素と、を有する、
    　強誘電体デバイス。
  2. 　第１の導電体と、
    　前記第１の導電体上の、金属窒化物膜と、
    　前記金属窒化物膜上の、第２の導電体と、
    　前記第１の導電体上、前記金属窒化物膜上、および前記第２の導電体上の、第１の絶縁体と、
    　前記第１の絶縁体上の、第２の絶縁体と、を有し、
    　前記第１の絶縁体は、前記金属窒化物膜の側面と接する領域、前記第２の導電体の側面と接する領域、および前記第２の導電体の上面と接する領域を有し、
    　前記金属窒化物膜は、強誘電性を有し、
    　前記金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、
    　前記第１の元素は、第１３族元素から選ばれる一以上の元素であり、
    　前記第２の元素は、前記第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、
    　前記第１の導電体、および前記第２の導電体のそれぞれは、窒素を有し、
    　前記第１の絶縁体は、アルミニウムと、酸素と、を有し、
    　前記第２の絶縁体は、シリコンと、窒素と、を有する、
    　強誘電体デバイス。
  3. 　請求項１または請求項２のいずれか一項において、
    　前記第１の絶縁体は、アモルファス構造を有する、
    　強誘電体デバイス。
  4. 　絶縁膜と、
    　前記絶縁膜上の、第１の導電体と、
    　前記第１の導電体上の、金属窒化物膜と、
    　前記金属窒化物膜上の、第２の導電体と、
    　前記第１の導電体上、前記金属窒化物膜上、および前記第２の導電体上の、絶縁体と、を有し、
    　前記絶縁体は、前記絶縁膜の上面と接する領域、前記金属窒化物膜の側面と接する領域、前記第２の導電体の側面と接する領域、および前記第２の導電体の上面と接する領域を有し、
    　前記金属窒化物膜は、強誘電性を有し、
    　前記金属窒化物膜は、第１の元素と、第２の元素と、窒素と、を有し、
    　前記第１の元素は、第１３族元素から選ばれる一以上の元素であり、
    　前記第２の元素は、前記第１の元素を除く第１３族元素、ならびに、第２族元素乃至第６族元素から選ばれる一以上の元素であり、
    　前記第１の導電体、および前記第２の導電体のそれぞれは、窒素を有し、
    　前記絶縁膜、および前記絶縁体のそれぞれは、シリコンと、窒素と、を有する、
    　強誘電体デバイス。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記金属窒化物膜は、ウルツ鉱型構造を有する、
    　強誘電体デバイス。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記第１の元素は、アルミニウムであり、
    　前記第２の元素は、ランタノイド、およびアクチノイドから選ばれる一つまたは複数である、
    　強誘電体デバイス。
  7. 　請求項１乃至請求項５のいずれか一項において、
    　前記第１の元素は、アルミニウムであり、
    　前記第２の元素は、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、およびタンタルから選ばれる一つまたは複数である、
    　強誘電体デバイス。
  8. 　請求項１乃至請求項７のいずれか一項において、
    　前記第１の導電体は、塩化ナトリウム型構造の結晶を有する、
    　強誘電体デバイス。
  9. 　請求項１乃至請求項８のいずれか一項において、
    　前記第１の導電体と、前記金属窒化物膜と、の間に、窒化シリコン膜を有する、
    　強誘電体デバイス。
  10. 　請求項１乃至請求項８のいずれか一項において、
    　前記金属窒化物膜と、前記第２の導電体と、の間に、窒化シリコン膜を有する、
    　強誘電体デバイス。
  11. 　請求項１乃至請求項８のいずれか一項に記載の強誘電体デバイスと、チャネル形成領域に酸化物半導体を含むトランジスタと、を有する半導体装置。
PCT/IB2021/059304 2020-10-20 2021-10-12 強誘電体デバイス、半導体装置 WO2022084801A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237016464A KR20230088453A (ko) 2020-10-20 2021-10-12 강유전체 디바이스, 반도체 장치
CN202180071444.2A CN116438634A (zh) 2020-10-20 2021-10-12 铁电器件、半导体装置
US18/030,334 US20230380180A1 (en) 2020-10-20 2021-10-12 Ferroelectric device and semiconductor device
JP2022557217A JPWO2022084801A1 (ja) 2020-10-20 2021-10-12
DE112021005537.2T DE112021005537T5 (de) 2020-10-20 2021-10-12 Ferroelektrische Vorrichtung und Halbleitervorrichtung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020176354 2020-10-20
JP2020-176354 2020-10-20
JP2020-193541 2020-11-20
JP2020193541 2020-11-20

Publications (1)

Publication Number Publication Date
WO2022084801A1 true WO2022084801A1 (ja) 2022-04-28

Family

ID=81289712

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/059304 WO2022084801A1 (ja) 2020-10-20 2021-10-12 強誘電体デバイス、半導体装置

Country Status (6)

Country Link
US (1) US20230380180A1 (ja)
JP (1) JPWO2022084801A1 (ja)
KR (1) KR20230088453A (ja)
CN (1) CN116438634A (ja)
DE (1) DE112021005537T5 (ja)
WO (1) WO2022084801A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223342A (ja) * 1999-12-22 2001-08-17 Texas Instr Inc <Ti> 半導体デバイスの強誘電性コンデンサ下に位置する導電性プラグを平坦化する方法
JP2002359291A (ja) * 2002-03-25 2002-12-13 Seiko Epson Corp 強誘電体装置の製造方法および強誘電体装置
WO2010032456A1 (ja) * 2008-09-16 2010-03-25 ローム株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2010251590A (ja) * 2009-04-17 2010-11-04 Seiko Epson Corp 半導体装置とその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2017201050A (ja) * 2016-05-06 2017-11-09 学校法人早稲田大学 圧電体薄膜及びそれを用いた圧電素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223342A (ja) * 1999-12-22 2001-08-17 Texas Instr Inc <Ti> 半導体デバイスの強誘電性コンデンサ下に位置する導電性プラグを平坦化する方法
JP2002359291A (ja) * 2002-03-25 2002-12-13 Seiko Epson Corp 強誘電体装置の製造方法および強誘電体装置
WO2010032456A1 (ja) * 2008-09-16 2010-03-25 ローム株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2010251590A (ja) * 2009-04-17 2010-11-04 Seiko Epson Corp 半導体装置とその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2017201050A (ja) * 2016-05-06 2017-11-09 学校法人早稲田大学 圧電体薄膜及びそれを用いた圧電素子

Also Published As

Publication number Publication date
CN116438634A (zh) 2023-07-14
JPWO2022084801A1 (ja) 2022-04-28
US20230380180A1 (en) 2023-11-23
DE112021005537T5 (de) 2023-08-17
KR20230088453A (ko) 2023-06-19

Similar Documents

Publication Publication Date Title
KR102637749B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7204353B2 (ja) トランジスタおよび半導体装置
JP7374918B2 (ja) 半導体装置
US20230110947A1 (en) Metal oxide, deposition method of metal oxide, and deposition apparatus for metal oxide
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
KR20220039740A (ko) 반도체 장치
WO2022049449A1 (ja) 半導体装置、容量素子、およびその作製方法
WO2022049459A1 (ja) 金属酸化物膜、半導体装置、およびその作製方法
WO2022064306A1 (ja) 強誘電体デバイス、および半導体装置
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022084801A1 (ja) 強誘電体デバイス、半導体装置
WO2022084795A1 (ja) 強誘電体デバイス、および半導体装置
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2023002290A1 (ja) 半導体装置
JP7372388B2 (ja) 半導体装置及びその作製方法
JP7417596B2 (ja) 半導体装置
WO2022038456A1 (ja) 半導体装置の作製方法
WO2024047487A1 (ja) 記憶装置
WO2022064316A1 (ja) 半導体装置
WO2024079585A1 (ja) トランジスタ及び記憶装置
US20230317832A1 (en) Method for modifying insulating film and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21882262

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557217

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237016464

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21882262

Country of ref document: EP

Kind code of ref document: A1