WO2022064306A1 - 強誘電体デバイス、および半導体装置 - Google Patents

強誘電体デバイス、および半導体装置 Download PDF

Info

Publication number
WO2022064306A1
WO2022064306A1 PCT/IB2021/058179 IB2021058179W WO2022064306A1 WO 2022064306 A1 WO2022064306 A1 WO 2022064306A1 IB 2021058179 W IB2021058179 W IB 2021058179W WO 2022064306 A1 WO2022064306 A1 WO 2022064306A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
conductor
oxide
oxygen
film
Prior art date
Application number
PCT/IB2021/058179
Other languages
English (en)
French (fr)
Inventor
山崎舜平
神保安弘
國武寛司
大嶋和晃
太田将志
古谷一馬
青木健
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to DE112021005000.1T priority Critical patent/DE112021005000T5/de
Priority to KR1020237009129A priority patent/KR20230069933A/ko
Priority to JP2022551438A priority patent/JPWO2022064306A1/ja
Priority to US18/245,757 priority patent/US20230363174A1/en
Priority to CN202180064527.9A priority patent/CN116171484A/zh
Publication of WO2022064306A1 publication Critical patent/WO2022064306A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Definitions

  • One aspect of the present invention relates to a metal oxide, a ferroelectric device using the metal oxide, and a method for producing the same.
  • one aspect of the invention relates to transistors, semiconductor devices, and electronic devices.
  • one aspect of the present invention relates to a method for manufacturing a semiconductor device.
  • one aspect of the present invention relates to a semiconductor wafer and a module.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • a semiconductor circuit, an arithmetic unit, and a storage device, including a semiconductor element such as a transistor, are one aspect of a semiconductor device. It may be said that a display device (liquid crystal display device, light emission display device, etc.), projection device, lighting device, electro-optic device, power storage device, storage device, semiconductor circuit, image pickup device, electronic device, and the like have a semiconductor device.
  • One aspect of the present invention is not limited to the above technical fields.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method. Also, one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • a CPU is an aggregate of semiconductor elements formed by processing a semiconductor wafer, having a chipped semiconductor integrated circuit (at least a transistor and a memory), and forming an electrode as a connection terminal.
  • IC chips Semiconductor circuits (IC chips) such as LSIs, CPUs, and memories are mounted on circuit boards, for example, printed wiring boards, and are used as one of various electronic device components.
  • transistors are widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also referred to simply as display devices).
  • ICs integrated circuits
  • image display devices also referred to simply as display devices.
  • Silicon-based semiconductor materials, oxide semiconductors, and the like are known as semiconductor thin films applicable to transistors.
  • Non-Patent Document 1 research and development of a memory array using a ferroelectric substance (ferroelectric) are being actively carried out. Further, for the next-generation ferroelectric memory, research on ferroelectric HfO 2 -based materials (Non-Patent Document 2), research on ferroelectricity of hafnium oxide thin films (Non-Patent Document 3), HfO 2 Hafnium oxide-related studies such as the ferroelectricity of thin films (Non-Patent Document 4) and the demonstration of integration between FeRAM and CMOS using the ferroelectric Hf 0.5 Zr 0.5 O 2 (Non-Patent Document 5). Is also actively carried out.
  • Non-Patent Documents 1 to 5 various researches and developments have been carried out on ferroelectrics.
  • Non-Patent Document 1 As shown in FIG. 8 (A), it is reported that the sign of polarization (P) changes depending on the movement of oxygen atoms at the time of "Orthorhombic phase Ferroelectric".
  • Non-Patent Document 2 As shown in FIG. 8 (B), it is reported that the magnitude of polarization and the dielectric constant ( ⁇ r ) change depending on the composition of Hf and Zr.
  • Non-Patent Document 3 As shown in FIG. 9 , it is reported that the rewrite resistance, which is one of the reliability tests of the ferroelectric substance, is about 109 times. Further, Non-Patent Document 4 reports on the diffraction intensity, polarization, and crystal structure of HfO 2 as shown in FIGS. 10 (A), 10 (B), and 10 (C).
  • one aspect of the present invention is to provide a material having good ferroelectricity, that is, a metal oxide film having ferroelectricity.
  • one aspect of the present invention is to provide a capacitive element using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide a transistor using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide a capacitive element and a diode using a material capable of having ferroelectricity.
  • one aspect of the present invention is to provide an element using a material capable of having ferroelectricity and using a tunnel junction.
  • One aspect of the present invention includes a first conductor, a metal oxide film on the first conductor, and a second conductor on the metal oxide film, and the metal oxide film is a metal oxide film. It has a strong dielectric property, the metal oxide film has a crystal structure, the crystal structure has a first layer and a second layer, and the first layer has a first oxygen. , Hafnium, and the second layer has a second oxygen and zirconium, hafnium, and zirconium are bonded to each other via the first oxygen, and the second oxygen is. A strong dielectric device that bonds to zirconium.
  • Another aspect of the present invention is a first conductor, a metal oxide film on the first conductor, a second conductor on the metal oxide film, and a seal on the second conductor.
  • the metal oxide film has a waterproof film
  • the metal oxide film has a strong dielectric property
  • the metal oxide film has a crystal structure
  • the crystal structure has a first layer and a second layer.
  • the first layer has a first oxygen and hafnium
  • the second layer has a second oxygen and zirconium
  • hafnium and zirconium are the first.
  • the second oxygen is a strong dielectric device that bonds to each other via oxygen and to zirconium.
  • the sealing film has a first sealing film and a second sealing film on the first sealing film, and the first sealing film includes oxygen, aluminum, and the like. It is preferable that the second sealing film has nitrogen and silicon, and the first sealing film has a function of adsorbing or capturing hydrogen.
  • Another aspect of the present invention comprises a transistor and a capacitive element electrically connected to the transistor, wherein the capacitive element is a first conductor and a metal oxide film on the first conductor.
  • the metal oxide film has a strong dielectric property
  • the metal oxide film has a crystal structure
  • the crystal structure is the first.
  • the first layer has a first oxygen and hafnium
  • the second layer has a second oxygen and zirconium.
  • hafnium and zirconium are semiconductor devices that are bonded to each other via the first oxygen, and the second oxygen is bonded to zirconium.
  • the transistor has silicon in the channel forming region.
  • the transistor has an oxide semiconductor in the channel forming region.
  • One aspect of the present invention includes a semiconductor film, a metal oxide film on the semiconductor film, and a second conductor on the metal oxide film, and the metal oxide film has strong dielectric properties.
  • the metal oxide film has a crystal structure, the crystal structure has a first layer and a second layer, and the first layer has a first oxygen and a hafnium.
  • the second layer has a second oxygen and zirconium, hafnium and zirconium are bonded to each other via the first oxygen, and the second oxygen is bonded to zirconium. It is a semiconductor device.
  • the semiconductor film has a silicon or an oxide semiconductor and has a source electrode and a drain electrode that are electrically connected to the semiconductor film.
  • another aspect of the present invention is the first conductor, the metal oxide film on the first conductor, the second conductor on the metal oxide film, and the first conductor. It has an insulator located on one or both of the upper surface and the lower surface of the second conductor, the metal oxide film has a strong dielectric property, and the metal oxide film has a crystal structure.
  • the crystal structure has a first layer and a second layer, the first layer has a first oxygen and a hafnium, and the second layer has a second layer.
  • a semiconductor device having oxygen and zirconium, hafnium and zirconium bonded to each other via a first oxygen and a second oxygen bonded to zirconium.
  • the insulator has nitrogen and silicon.
  • the concentration of at least one of hydrogen and carbon contained in the metal oxide film is preferably 5 ⁇ 10 20 atoms / cm 3 or less in the SIMS analysis. Further, in each of the above embodiments, the concentration of at least one of hydrogen and carbon contained in the metal oxide film is more preferably 1 ⁇ 10 20 atoms / cm 3 or less in the SIMS analysis. Further, in each of the above embodiments, the concentration of chlorine contained in the metal oxide film is preferably 5 ⁇ 10 21 atoms / cm 3 or less in the SIMS analysis. Further, in each of the above embodiments, the concentration of chlorine contained in the metal oxide film is more preferably 1 ⁇ 10 21 atoms / cm 3 or less in the SIMS analysis.
  • a material having good ferroelectricity that is, a metal oxide film having ferroelectricity.
  • a capacitive element using a material that may have ferroelectricity.
  • a transistor using a material that may have ferroelectricity.
  • a capacitive element and a diode using a material capable of having ferroelectricity.
  • an element using a material capable of having ferroelectricity and using a tunnel junction it is possible to provide
  • FIG. 1A1, FIG. 1B1, and FIG. 1C1 are circuit diagrams of a semiconductor device according to an aspect of the present invention.
  • 1A2, 1B2, 1C2, 1C3, and 1C4 are diagrams illustrating a cross-sectional structure of a semiconductor device according to an aspect of the present invention.
  • 2A and 2B are schematic views of a capacitive element according to an aspect of the present invention.
  • FIG. 2C is a schematic diagram of a ferroelectric substance contained in a capacitive element, which is one aspect of the present invention.
  • 3A to 3C are model diagrams of the crystal structure of HfZrOX , which is one aspect of the present invention.
  • FIG. 3D is a graph showing an example of the hysteresis characteristics of the ferroelectric layer.
  • FIG. 4A to 4C are schematic views of the ferroelectric substance contained in the capacitive element.
  • 5A to 5C are cross-sectional views showing a method of manufacturing a capacitive element according to one aspect of the present invention.
  • FIG. 6 is a model diagram illustrating the crystal structure of hafnium oxide according to one aspect of the present invention.
  • FIG. 7A is a diagram showing a film formation sequence of a metal oxide film according to one aspect of the present invention.
  • FIG. 7B is a cross-sectional view of the metal oxide film manufacturing apparatus according to one aspect of the present invention.
  • FIG. 7C is a diagram showing an oxide film formation sequence.
  • FIG. 8A is a diagram illustrating the polarization of the ferroelectric substance disclosed in Non-Patent Document 1, and FIG.
  • FIG. 8B is a diagram showing the polarization due to the composition of Hf and Zr disclosed in Non-Patent Document 2. It is a figure explaining the change of the size and the dielectric constant.
  • FIG. 9 is a diagram illustrating the rewrite resistance of the ferroelectric substance disclosed in Non-Patent Document 3.
  • 10A to 10C are diagrams illustrating the diffraction intensity, polarization, and crystal structure of HfO 2 disclosed in Non-Patent Document 4.
  • FIG. 11A is a top view of a semiconductor device according to an aspect of the present invention.
  • 11B to 11D are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • 12A and 12B are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 13A is a diagram illustrating the classification of the crystal structure of IGZO.
  • FIG. 13B is a diagram illustrating an XRD spectrum of a CAAC-IGZO film.
  • FIG. 13C is a diagram illustrating a microelectron diffraction pattern of a CAAC-IGZO film.
  • FIG. 14A is a top view of a semiconductor device according to an aspect of the present invention.
  • FIG. 14B is a cross-sectional view of a semiconductor device according to an aspect of the present invention.
  • FIG. 15A is a top view of a semiconductor device according to an aspect of the present invention.
  • FIG. 15B is a cross-sectional view of a semiconductor device according to an aspect of the present invention.
  • FIG. 16A is a top view of a semiconductor device according to an aspect of the present invention.
  • FIG. 16B is a cross-sectional view of a semiconductor device according to an aspect of the present invention.
  • FIG. 17A is a plan view of the semiconductor device according to one aspect of the present invention.
  • 17B and 17C are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 18 is a cross-sectional view showing the configuration of a storage device according to an aspect of the present invention.
  • FIG. 19 is a cross-sectional view showing the configuration of a storage device according to an aspect of the present invention.
  • 20A and 20B are sectional views showing a configuration of a storage device according to an aspect of the present invention.
  • 21A to 21C are sectional views showing a configuration of a storage device according to an aspect of the present invention.
  • 22A to 22C are cross-sectional views showing the configuration of the storage device according to one aspect of the present invention.
  • 23A to 23D are cross-sectional views showing a method of manufacturing a storage device according to one aspect of the present invention.
  • FIG. 24 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 25 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • 26A and 26B are cross-sectional views showing the configuration of a storage device according to an aspect of the present invention.
  • 27A to 27C are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 28A is a block diagram showing a configuration example of a storage device according to an aspect of the present invention.
  • FIG. 28B is a perspective view showing a configuration example of a storage device according to an aspect of the present invention.
  • FIG. 29A is a circuit diagram showing a configuration example of a memory cell.
  • FIG. 29B1 is a graph showing an example of the hysteresis characteristics of the ferroelectric layer.
  • FIG. 29B2 is a graph showing an example of the hysteresis characteristics of an ideal ferroelectric layer.
  • FIG. 29C is a timing chart showing an example of a memory cell driving method.
  • 30A to 30E are schematic views of a storage device according to an aspect of the present invention.
  • FIG. 32A is an optical micrograph showing the appearance of the sample.
  • FIG. 32B is a schematic cross-sectional view of the sample.
  • FIG. 32C is a diagram showing an input voltage waveform.
  • 33A to 33F are diagrams illustrating a method of acquiring PE characteristics using a triangular wave.
  • FIG. 34A is a diagram showing the measurement results of the PE characteristics.
  • FIG. 34B is a diagram showing a GIXD measurement result.
  • 35A is a cross-sectional TEM image of the sample, and FIGS. 35B and 35C are FFT diagrams of the sample.
  • 36A is a cross-sectional TEM image of the sample, and FIGS.
  • FIGS. 37B and 37C are FFT diagrams of the sample.
  • 37A is a cross-sectional TEM image of the sample
  • FIGS. 37B and 37C are FFT diagrams of the sample.
  • 38A to 38C are cross-sectional TEM images of the sample.
  • FIG. 39 is a diagram showing the analysis results of the line EDX analysis.
  • FIG. 40A is a diagram showing a measurement result of Ra
  • FIG. 40B is a diagram showing a measurement result of RMS.
  • FIG. 41 is a diagram showing the results of SIMS analysis.
  • FIG. 42 is a diagram showing the results of SIMS analysis.
  • FIG. 43 is a diagram showing the results of SIMS analysis.
  • FIG. 44 is a diagram showing the results of SIMS analysis.
  • FIG. 45A and 45B are diagrams showing the measurement results of fatigue characteristics.
  • FIG. 46A is a diagram showing PE characteristics.
  • FIG. 46B is a diagram showing the measurement results of fatigue characteristics.
  • FIG. 47 is a diagram showing PE characteristics.
  • FIG. 48 is a diagram showing IV characteristics.
  • FIG. 49 is a diagram showing XRD measurement results.
  • FIG. 50 is a diagram showing PE characteristics.
  • FIG. 51 is a diagram showing IV characteristics.
  • FIG. 52 is a diagram showing an XRD measurement result.
  • FIG. 53 is a diagram showing fatigue characteristics.
  • FIG. 54 is a diagram showing PE characteristics.
  • 55A and 55B are diagrams showing PE characteristics.
  • 55C and 55D are diagrams showing the relationship between the polarization and the frequency of the triangular wave.
  • FIG. 56A is a diagram showing a calculation model.
  • FIG. 56B is a diagram showing a calculation model after calculation.
  • 57A and 57B are diagrams illustrating retention measurement.
  • 58A to 58C are diagrams showing the retention measurement results.
  • FIG. 59A is a diagram showing the PV characteristic
  • FIG. 59B is a diagram showing the IV characteristic.
  • 60A and 60B are diagrams showing the electrical characteristics of the transistor.
  • FIG. 61A is an example of an equivalent circuit diagram
  • FIG. 61B is a top view showing an example of a layout.
  • 62A is a diagram showing a timing chart
  • FIG. 62B1 is a circuit diagram showing a write operation (Write)
  • FIG. 62B2 is a diagram showing a hysteresis characteristic for explaining the write operation
  • FIG. 62C1 is a read operation.
  • (Read) is a circuit diagram
  • FIG. 62C2 is a diagram showing a hysteresis characteristic for explaining a read operation.
  • FIG. 63A is a diagram showing the measurement results obtained by repeating the writing operation and the reading operation 40 times
  • FIG. 63B is a comparative example.
  • 64A, 64B, 64C and 64D are diagrams showing a method for measuring the f characteristic.
  • FIG. 65 is a diagram showing the measurement results of the f characteristic.
  • 66A, 66B, 66C and 66D are views showing a method of retention measurement.
  • FIG. 67 is a diagram showing the results of retention measurement.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings. For example, in an actual manufacturing process, layers, resist masks, and the like may be unintentionally reduced due to processing such as etching, but they may not be reflected in the figure for ease of understanding.
  • the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted.
  • the hatch pattern may be the same and no particular reference numeral may be added.
  • a top view also referred to as a "plan view”
  • a perspective view etc.
  • the description of some components may be omitted.
  • some hidden lines may be omitted.
  • the ordinal numbers attached as the first, second, etc. are used for convenience, and do not indicate the process order or the stacking order. Therefore, for example, the "first” can be appropriately replaced with the “second” or “third” for explanation.
  • the ordinal numbers described in the present specification and the like may not match the ordinal numbers used to specify one aspect of the present invention.
  • X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function. It is assumed that the case where X and Y are directly connected and the case where X and Y are directly connected are disclosed in the present specification and the like. Therefore, it is not limited to the predetermined connection relationship, for example, the connection relationship shown in the figure or text, and the connection relationship other than the connection relationship shown in the figure or text is also disclosed in the figure or text.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source. Further, it has a region (hereinafter, also referred to as a channel forming region) in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the source and the drain through the channel formation region.
  • the channel forming region means a region in which a current mainly flows.
  • the function of the source or drain may be switched when a transistor with a different polarity is adopted, or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain may be used interchangeably.
  • the channel length is, for example, a source in a region where a semiconductor (or a portion where a current flows in a semiconductor when the transistor is on) and a gate electrode overlap each other in a top view of a transistor, or a channel formation region.
  • the channel length does not always take the same value in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in the present specification, the channel length is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width is, for example, the channel length direction in the region where the semiconductor (or the portion where the current flows in the semiconductor when the transistor is on) and the gate electrode overlap each other in the top view of the transistor, or in the channel formation region. Refers to the length of the channel formation region in the vertical direction with respect to. In one transistor, the channel width does not always take the same value in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in the present specification, the channel width is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width in the region where the channel is actually formed (hereinafter, also referred to as “effective channel width”) and the channel width shown in the top view of the transistor. (Hereinafter, also referred to as “apparent channel width”) and may be different.
  • the effective channel width may be larger than the apparent channel width, and the influence thereof may not be negligible.
  • the ratio of the channel forming region formed on the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • channel width may refer to an apparent channel width.
  • channel width may refer to an effective channel width.
  • the channel length, channel width, effective channel width, apparent channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • the semiconductor impurities are, for example, other than the main components constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • the inclusion of impurities may result in, for example, an increase in the defect level density of the semiconductor, a decrease in crystallinity, and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 elements, Group 2 elements, Group 13 elements, Group 14 elements, Group 15 elements, and oxide semiconductors.
  • transition metals other than the main component such as hydrogen, lithium, sodium, silicon, boron, phosphorus, carbon, and nitrogen. Water may also function as an impurity.
  • oxygen deficiency VO: oxygen vacancy
  • silicon oxide nitriding has a higher oxygen content than nitrogen as its composition. Further, silicon nitride oxide has a higher nitrogen content than oxygen in its composition.
  • the term “insulator” can be paraphrased as an insulating film or an insulating layer.
  • the term “conductor” can be paraphrased as a conductive film or a conductive layer.
  • the term “semiconductor” can be paraphrased as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of -10 degrees or more and 10 degrees or less. Therefore, the case of -5 degrees or more and 5 degrees or less is also included.
  • approximately parallel means a state in which two straight lines are arranged at an angle of -30 degrees or more and 30 degrees or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 degrees or more and 100 degrees or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • approximately vertical means a state in which two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used for the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when it is described as an OS transistor, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • normally off means that when a potential is not applied to the gate or a ground potential is applied to the gate, the drain current per 1 ⁇ m of the channel width flowing through the transistor is 1 ⁇ 10 ⁇ at room temperature. It means that it is 20 A or less, 1 ⁇ 10 -18 A or less at 85 ° C, or 1 ⁇ 10 -16 A or less at 125 ° C.
  • FIG. 1A1, FIG. 1B1, and FIG. 1C1 are circuit diagrams of a semiconductor device according to one aspect of the present invention, respectively.
  • the circuit diagram shown in FIG. 1A1 has one transistor (also referred to as a field effect transistor or FET) and one capacitive element, one capacitive element containing a material capable of having ferroelectricity.
  • the circuit diagram shown in FIG. 1B1 has one transistor and includes a material capable of having ferroelectricity in the gate insulating film of the transistor.
  • the circuit diagram shown in FIG. 1C1 includes one capacitive element, a diode, and the capacitive element includes a material capable of having ferroelectricity.
  • FIG. 1A1 has one transistor (also referred to as a field effect transistor or FET) and one capacitive element, one capacitive element containing a material capable of having ferroelectricity.
  • the circuit diagram shown in FIG. 1B1 has one transistor and includes a material capable of having ferroelectricity in the gate insul
  • one capacitive element and one diode are described separately, but the present invention is not limited to this.
  • one element has both the functions of one capacitive element and one diode, it is not necessary to separate the respective functions.
  • an element configuration in which an insulator is provided between a pair of electrodes and a tunnel junction is used between the insulator and the electrodes can be used. ..
  • the circuit diagram shown in FIG. 1A1 can be regarded as an element configuration of 1Tr1C (1 transistor, 1 capacitor), and may be referred to as FeRAM (Ferroelectric Random Access Memory) or Type 1 structure.
  • the circuit diagram shown in FIG. 1B1 can be regarded as an element configuration of 1Tr (1 transistor), and may be referred to as a FeFET (Ferroelectric Field Effect Transistor) or a Type 2 structure.
  • the circuit diagram shown in FIG. 1C1 can be regarded as an element configuration of one capacitor using a tunnel junction, and may be referred to as an FTJ (Feroelectric Tunnel Junction) or a Type 3 structure.
  • FIG. 1A2, FIG. 1B2, FIG. 1C2, FIG. 1C3, and FIG. 1C4 show an example of a semiconductor device of one aspect of the present invention applicable to the configuration shown in the circuit diagram shown in FIGS. It will be explained using. 1A2, 1B2, 1C2, 1C3, and 1C4 are cross-sectional views showing an example of a semiconductor device according to an aspect of the present invention, respectively.
  • white circles represent terminals.
  • FIG. 1A2 is a cross-sectional view corresponding to the capacitive element shown in FIG. 1A1
  • FIG. 1B2 is a cross-sectional view corresponding to a transistor including a material capable of having strong dielectric property shown in FIG. 1B1
  • FIG. 1C4 are cross-sectional views corresponding to the capacitive element and the diode shown in FIG. 1C1, respectively.
  • FIG. 1A2 has a conductor 110, an insulator 130 on the conductor 110, and a conductor 120 on the insulator 130.
  • the insulator 130 preferably uses a material that can have ferroelectricity.
  • the insulator 130 may be read as a dielectric or a ferroelectric substance.
  • the conductor 120 may be configured to be connected to the source or drain of the transistor.
  • FIG. 1B2 has an oxide 230, an insulator 130 on the oxide 230, and a conductor 120 on the insulator 130.
  • the insulator 130 preferably uses a material that can have ferroelectricity. Further, in FIG. 1B2, it can be said that the oxide 230 and the insulator 130, that is, a material having a ferroelectricity, are in contact with each other.
  • FIG. 1C2 has a conductor 110, an insulator 115a on the conductor 110, an insulator 130 on the insulator 115a, and a conductor 120 on the insulator 130. It can be said that FIG. 1C2 has a structure having an insulator 115a between the conductor 110 of FIG. 1A2 and the insulator 130. Further, FIG. 1C3 has a conductor 110, an insulator 130 on the conductor 110, an insulator 115b on the insulator 130, and a conductor 120 on the insulator 115b.
  • FIG. 1C4 shows the conductor 110, the insulator 115a on the conductor 110, the insulator 130 on the insulator 115a, the insulator 115b on the insulator 130, and the conductor 120 on the insulator 115b.
  • PE Polyization density-Electric field
  • the first section is 0 (V) to 3 (V)
  • the second section is 3 (V) to 0 (V)
  • the third section is -Va (V) to Va.
  • Va is preferably a voltage equal to or lower than the coercive electric field (Ec) in this circuit diagram.
  • the insulator 115a and the insulator 115b may have different configurations in at least one of the film type, the film quality, and the film thickness.
  • the conductor 110 has a function as a lower electrode. Further, the conductor 110 includes a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, and an atomic layer.
  • a film can be formed by using a (ALD: Atomic Layer Deposition) method or the like. Examples of the ALD method include a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD (Plasma Enhanced ALD) method using a plasma-excited reactor.
  • the conductor 110 By forming the conductor 110 by using the ALD method, it may be possible to relatively easily form a conductive film having good flatness.
  • titanium nitride may be formed by using the thermal ALD method.
  • the conductor 110 may be appropriately patterned by using a lithography method or the like.
  • the surface on which the conductor 110 is formed also referred to as the formed surface
  • the upper surface of the conductor 110 has high flatness.
  • the surface on which the conductor 110 is formed or the upper surface of the conductor 110 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the crystallinity of the insulator 130 can be enhanced above the surface or, more specifically, the crystallinity of the insulator 130.
  • Insulator 130 It is preferable to use a material capable of having ferroelectricity for the insulator 130. Details of the insulator 130 will be described later.
  • the conductor 120 has a function as an upper electrode.
  • the conductor 120 is disposed apart from the conductor 110 via the insulator 130. Details of the conductor 120 will be described later.
  • the insulator 115a and the insulator 115b may be of normal dielectric materials, respectively, and for example, silicon oxide, silicon nitride, silicon oxide, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, and the like may be used. Can be done. In particular, as the insulators 115a and 115b, silicon nitride films are preferable. Further, the insulator 115a and the insulator 115b can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like, respectively.
  • the insulator 115a and the insulator 115b it is preferable to form a film by using the PEALD method.
  • a precursor containing halogens such as fluorine, chlorine, bromine and iodine.
  • plasma treatment is performed in an atmosphere in which a nitride such as N 2 , N 2 O, NH 3 , NO, NO 2 , and N 2 O 2 is introduced to obtain a high-quality silicon nitride film. Can be formed.
  • a material capable of having ferroelectricity that is, a metal oxide film having ferroelectricity.
  • a ferroelectric device using a material that may have ferroelectricity.
  • a capacitive element using a material that may have ferroelectricity.
  • a transistor using a material that may have ferroelectricity.
  • a capacitive element and a diode using a material capable of having ferroelectricity.
  • the metal oxide film of one aspect of the present invention can be used for one or more semiconductor devices of a capacitive element, a transistor, and a diode.
  • FIGS. 1A1 and 1A2 are exemplified, but the configurations shown in FIGS. 1B1 and 1B2, and FIGS. 1C1, 1C2, 1C3, and 1C4 are also one of them. It can be applied by changing the composition of the part (for example, oxide 230, insulator 115a, insulator 115b, etc.).
  • the capacitive element 100 has a conductor 110, a conductor 120, and an insulator 130 sandwiched between the conductor 110 and the conductor 120.
  • the conductor 110 may be arranged on a substrate (not shown), the insulator 130 may be arranged on the conductor 110, and the conductor 120 may be arranged on the insulator 130.
  • the conductor 110 functions as a lower electrode of the capacitive element 100
  • the conductor 120 functions as an upper electrode of the capacitive element 100
  • the insulator 130 functions as a dielectric of the capacitive element 100.
  • the insulator 130 It is preferable to use a material capable of having ferroelectricity for the insulator 130.
  • the material capable of having ferroelectricity include hafnium oxide, zirconium oxide, HfZrOX ( X is a real number larger than 0) and the like.
  • the element J1 is added to hafnium oxide (the element J1 here is zirconium (Zr), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)). , One or more selected from lanthanum (La), strontium (Sr) and the like).
  • the ratio of the number of atoms of the hafnium atom and the element J1 can be appropriately set, and for example, the number of atoms of the hafnium atom and the element J1 may be 1: 1 or in the vicinity thereof.
  • zirconium oxide is added to the element J2 (the element J2 here is hafnium (Hf), silicon (Si), aluminum (Al), gadolinium (Gd), yttrium (Y)). , One or more selected from lanthanum (La), strontium (Sr) and the like, and the like.
  • the ratio of the number of atoms of the zirconium atom to the element J2 can be appropriately set, and for example, the number of atoms of the zirconium atom to the element J2 may be 1: 1 or close to it.
  • materials capable of having strong dielectric property PbTIO X , barium titanate strontium (BST), barium titanate, lead zirconate titanate (PZT), strontium bismuthate tantanate (SBT), bismuth ferrite (BFO). , Barium titanate, and the like, and a piezoelectric ceramic having a perovskite structure may be used.
  • the material capable of having ferroelectricity for example, a mixture or compound composed of a plurality of materials selected from the materials listed above can be used.
  • the insulator 130 may have a laminated structure composed of a plurality of materials selected from the materials listed above.
  • the crystal structure (characteristics) of hafnium oxide, zirconium oxide, HfZrOX , and materials obtained by adding the element J1 to hafnium oxide may change not only depending on the film forming conditions but also depending on various processes.
  • a material exhibiting ferroelectricity is not only referred to as a ferroelectric substance, but also as a material capable of having ferroelectricity.
  • hafnium oxide, or a material having hafnium oxide and zirconium oxide as a material capable of having ferroelectricity is preferable because it can have ferroelectricity even when processed into a thin film of several nm.
  • the capacitive element 100 can be combined with a semiconductor element such as a miniaturized transistor to form a semiconductor device.
  • a layered material capable of having ferroelectricity may be referred to as a ferroelectric layer or a metal oxide film.
  • such a device having a ferroelectric layer (metal oxide film) may be referred to as a ferroelectric device in the present specification and the like.
  • the insulator 130 preferably has a film-like shape.
  • the x-axis and the y-axis are parallel to the film surface of the insulator 130, and the z-axis is parallel to the film thickness direction of the insulator 130.
  • the insulator 130 preferably has a film-like shape, the width w x in the x direction and the width wy in the y direction of the insulator 130 are preferably larger than the film thickness t, which is three times the film thickness t. The above is more preferable.
  • the film thickness t of the insulator 130 when the film thickness t of the insulator 130 is 3 nm, at least one of the width w x and the width wy of the insulator 130 is preferably 3 nm or more, and more preferably 10 nm or more.
  • the film thickness t of the insulator 130 can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less (typically 2 nm or more and 9 nm or less).
  • the film thickness t is preferably 8 nm or more and 12 nm or less.
  • the insulator 130 shown in FIG. 2C has a shape in which the upper surface and the lower surface are parallel over the entire surface, but the present invention is not limited to this.
  • the insulator 130 may have irregularities reflecting the shape of the surface to be formed. In this case, if a groove is formed on the surface to be formed, the region of the insulator 130 overlapping the groove may have a concave shape.
  • a non-volatile storage element can be formed by using a capacitive element (hereinafter, may be referred to as a ferroelectric capacitor) using the material as a dielectric.
  • a non-volatile storage element using a ferroelectric capacitor may be referred to as a FeRAM (Ferroelectric Random Access Memory), a ferroelectric memory, or the like.
  • a ferroelectric memory may have a transistor and a ferroelectric capacitor, and one of the source and drain of the transistor may be electrically connected to one terminal of the ferroelectric capacitor. Therefore, the capacitive element 100 shown in the present embodiment and the semiconductor device using the transistor can function as a ferroelectric memory.
  • FIG. 6 is a model diagram illustrating the crystal structure of hafnium oxide (HfO 2 in this embodiment).
  • Hafnium oxide is known to have various crystal structures.
  • the cubic system (cubic, space group: Fm-3m) and the tetragonal system (tetragonal, space group: P4 2 / nmc) shown in FIG. 6 are known to have various crystal structures.
  • monoclinic, space group: P2 1 / c As shown in FIG.
  • each of the above-mentioned crystal structures can undergo a phase change.
  • the crystal structure of hafnium oxide mainly composed of monoclinic crystals can be changed to the crystal structure mainly composed of orthorhombic crystals.
  • the composite material when hafnium oxide and zirconium oxide are alternately formed so as to have a composition of about 1: 1 by using the ALD method or the like, the composite material has an orthorhombic crystal structure.
  • the composite material has an amorphous structure. Then, by applying heat treatment or the like to the composite material, the amorphous structure can be made into an orthorhombic crystal structure.
  • the crystal structure of the orthorhombic system may change to the crystal structure of the monoclinic system.
  • an orthorhombic crystal structure is preferable to a monoclinic crystal structure.
  • FIG. 3A is a model diagram of the crystal structure of HfZrOx, here Hf 0.5 Zr 0.5 O 2 . Further, in FIG. 3A, the directions of the a-axis, the b-axis, and the c-axis are also shown.
  • FIG. 3A is a structure in which Zr is arranged in layers with respect to the optimized structure including the cell by the first-principles calculation regarding the orthorhombic structure (Pca2 1 ) of HfO 2 .
  • hafnium and zirconium are in a state of being bonded to each other via oxygen. This can be formed by alternately forming hafnium and zirconium by the ALD method, as in the film formation sequence described later.
  • a part of oxygen shown in FIG. 3A is displaced, and polarization occurs inside.
  • a part of oxygen is displaced in the c-axis direction, and polarization also occurs in the c-axis direction.
  • 3B and 3C are model diagrams of the crystal structure of HfZrOx, here Hf 0.5 Zr 0.5 O 2 .
  • 3B and 3C are models in which the arrangement of atoms is optimized by first-principles calculation.
  • the model shown in FIG. 3A and the model shown in FIG. 3B differ only in the method of displaying atoms, and the arrangement of atoms is almost the same.
  • HfZrOx can take either the atomic arrangement shown in FIG. 3B and the atomic arrangement shown in FIG. 3C in the orthorhombic structure. Therefore, a part of the oxygen atom in HfZrOx is displaced by the electric field applied from the outside, so that the inside is polarized. Further, by changing the direction or strength of the electric field, a part of the oxygen atom in HfZrOx moves, and the sign of the polarization generated inside is changed.
  • FIG. 3D is a graph showing an example of the hysteresis characteristics of the ferroelectric layer.
  • the horizontal axis represents the electric field strength applied to the ferroelectric layer
  • the vertical axis represents the amount of polarization of the ferroelectric layer.
  • the point 61 shown in FIG. 3D is the minimum polarization when the electric field strength is 0, and the point 62 shown in FIG. 3D is the maximum polarization when the electric field strength is 0.
  • the atoms in HfZrOx are arranged as shown in FIG. 3B.
  • the maximum polarization point 62 shown in FIG. 3D
  • the atoms in HfZrOx are arranged as shown in FIG. 3C.
  • the insulator 130 As shown in FIG. 2A, a crystal structure in which crystals form a layer and the layers are laminated is preferable. Further, the layer preferably contains a single crystal structure as shown in FIG. 3A.
  • the broken line of the insulator 130 shown in FIG. 2A indicates the layer of the crystal, and the c-axis 132 indicates the c-axis of the crystal.
  • the crystal layer contained in the insulator 130 extends in the ab plane direction. Further, the crystal layer contained in the insulator 130 grows in the c-axis direction (sometimes called axial growth), and a plurality of crystal layers are laminated in the c-axis direction. It is preferable that the c-axis is oriented substantially perpendicular to the surface to be formed or the upper surface of the insulator 130.
  • the angle ⁇ formed by the normal 134 and the c-axis 132 with respect to the upper surface of the conductor 110 is preferably 30 ° or less, and more preferably 5 ° or less.
  • FIG. 2A shows a state in which an electric field E is applied between the lower electrode (conductor 110) and the upper electrode (conductor 120) of the capacitive element 100.
  • the direction of the electric field E is preferably substantially parallel to the c-axis 132.
  • the angle ⁇ formed by the direction of the electric field E and the c-axis 132 is 30 ° or less, more preferably 5 ° or less, which is preferable.
  • the c-axis 132 of the insulator 130 and the direction E of the electric field are substantially parallel to each other, so that the displacement direction of oxygen in the orthorhombic crystal and the direction E of the electric field are substantially parallel. Therefore, the electric field E can efficiently cause the insulator 130 to be polarized. This makes it possible to increase the polarization of the insulator 130.
  • the flatness of the upper surface of the conductor 110 is good.
  • the roughness of the upper surface of the substrate conductor 110 is an arithmetic mean roughness (Ra) or a root mean square roughness (RMS: Root Mean Square) of 2 nm or less, preferably 1 nm or less, more preferably 0. It may be 8 nm or less, more preferably 0.5 nm or less, still more preferably 0.4 nm or less.
  • a different layer is not formed at the interface between the insulator 130 and the conductor 110 or the interface between the insulator 130 and the conductor 120. ..
  • TiNx is used for the conductor 110 (conductor 120) and HfZrOx is used for the insulator 130
  • oxygen contained in the insulator 130 or the like diffuses into the conductor 110 (conductor 120), and the insulator 130 and the conductor are conductive.
  • TiOx may be formed as a different layer at the interface of the body 110 (conductor 120).
  • the film thickness of such a different layer is preferably 1 nm or less, more preferably 0.4 nm or less, and even more preferably 0.2 nm or less.
  • FIGS. 4A to 4C show enlarged views of the vicinity of the insulator 130 functioning as the ferroelectric layer, which is shown in FIGS. 2A and the like.
  • FIG. 4A is a diagram showing an insulator 130 having a single crystal structure described with reference to FIGS. 2A to 2C.
  • the insulator 130 shown in FIG. 4A has a structure in which a plurality of crystal layers are laminated. Further, it is preferable that the layers of the plurality of crystals contained in the insulator 130 are oriented along the c-axis 132.
  • the insulator 130 may have a polycrystalline structure having a plurality of grains 136 having different crystallinity.
  • the insulator 130 may have a polycrystalline structure having a plurality of grains 136 having different crystallinity.
  • the insulator 130 may have a structure having a layer 138a having a single crystal structure and a layer 138b having a polycrystal structure.
  • a layer 138a having a plurality of single crystal structures and a plurality of polycrystalline layers 138b may be laminated on the conductor 110.
  • the crystal structure of the insulator 130 may have at least a part having a single crystal structure.
  • the crystal structure of the insulator 130 may be one or more selected from a cubic system, a tetragonal system, an orthorhombic system, and a monoclinic system. In particular, it is preferable that the insulator 130 has an orthorhombic crystal structure because it exhibits ferroelectricity.
  • the crystal structure of the insulator 130 may be an amorphous structure.
  • the insulator 130 may have a composite structure having an amorphous structure and a crystal structure.
  • impurities such as hydrogen, carbon, hydrocarbon, and chlorine in the insulator 130 are reduced.
  • the inclusion of these impurities in the insulator 130 may inhibit the crystallization of the insulator 130.
  • these impurities may form oxygen deficiencies in the crystals in the insulator 130.
  • ferroelectricity is exhibited by displacement of oxygen by an external electric field. Therefore, in order to improve the ferroelectricity of the insulator 130, it is preferable to reduce impurities such as hydrogen, carbon, hydrocarbons, and chlorine to reduce oxygen deficiency.
  • the concentration of hydrogen contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, and more preferably 1 ⁇ 10 20 atoms / cm 3 or less.
  • the concentration of the hydrocarbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or less, and 5 ⁇ 10 19 atoms / cm 3 or less. Is even more preferable.
  • the concentration of carbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or less, and 5 ⁇ 10 19 atoms / cm 3 or less. More preferred. Further, for example, the concentration of chlorine contained in the insulator 130 is preferably 5 ⁇ 10 21 atoms / cm 3 or less, more preferably 1 ⁇ 10 21 atoms / cm 3 or less, and 5 ⁇ 10 20 atoms / cm 3 or less. More preferred.
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • AES Auger Electrospectry
  • the conductor 110 includes aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, and strontium. It is preferable to use a metal element selected from a lantern or the like, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like. As the alloy containing the above-mentioned metal element as a component, a nitride of the alloy or an oxide of the alloy may be used.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • a conductive material that can be used for the conductor 110 may be used.
  • the conductor 110 is formed on a substrate (not shown).
  • the film formation of the conductor 110 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • ALD method By forming the conductor 110 by using the ALD method, it may be possible to relatively easily form a conductive film having good flatness.
  • titanium nitride may be formed by using the thermal ALD method.
  • the conductor 110 may be appropriately patterned by using a lithography method or the like.
  • the insulator 130 is formed on the conductor 110.
  • the film formation of the insulator 130 can be performed by using a sputtering method, a CVD method, an ALD method, or the like.
  • the insulator 130 can be formed on the conductor 110 with good coverage. As a result, it is possible to suppress the generation of a leak current between the upper electrode and the lower electrode of the capacitive element 100.
  • the insulator 130 It is preferable to use a material capable of having ferroelectricity for the insulator 130.
  • the material capable of having ferroelectricity the above-mentioned material can be used.
  • the film thickness of the insulator 130 can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less (typically 2 nm or more and 9 nm or less).
  • the insulator 130 When a material having hafnium oxide and zirconium oxide (HfZrO x ) is used as the insulator 130, it is preferable to form a film by using the thermal ALD method.
  • HfZrO x hafnium oxide and zirconium oxide
  • the insulator 130 when the insulator 130 is formed into a film by using the thermal ALD method, it is preferable to use a material containing no hydrocarbon (hydrocarbon, also referred to as HC) as a precursor. If the insulator 130 contains one or both of hydrogen and carbon, it may inhibit the crystallization of the insulator 130. Therefore, as described above, it is preferable to reduce the concentration of either one or both of hydrogen and carbon in the insulator 130 by using a precursor containing no hydrocarbon. For example, as a precursor containing no hydrocarbon, a chlorine-based material can be mentioned. When a material having hafnium oxide and zirconium oxide (HfZrO x ) is used as the insulator 130, HfCl 4 and ZrCl 4 may be used as the precursor.
  • HfZrO x hafnium oxide and zirconium oxide
  • the oxidizing agent of the thermal ALD method it is preferable to use O3 rather than H2O because the hydrogen concentration in the membrane can be reduced.
  • the oxidizing agent of the thermal ALD method is not limited to this.
  • the oxidizing agent in the thermal ALD method may contain one or more selected from O 2 , O 3 , N 2 O, NO 2 , H 2 O, and H 2 O 2 .
  • the conductor 120 is formed on the insulator 130.
  • the conductor 120 is arranged apart from the conductor 110 via the insulator 130.
  • the conductor 120 may have a laminated structure of a conductor 120a provided in contact with the insulator 130 and a conductor 120b provided in contact with the conductor 120a.
  • the conductor 120a may be formed into a film by using an ALD method, a CVD method, or the like.
  • titanium nitride may be formed by using the thermal ALD method.
  • the film formation of the conductor 120a is preferably a method of forming a film while heating the substrate, such as the thermal ALD method.
  • the film may be formed by setting the substrate temperature to room temperature or higher, preferably 300 ° C. or higher, more preferably 325 ° C. or higher, and further preferably 350 ° C. or higher.
  • the film may be formed by setting the substrate temperature to 500 ° C. or lower, preferably 450 ° C. or lower.
  • the substrate temperature may be set to about 400 ° C.
  • insulation is performed without performing high-temperature baking treatment (for example, heat treatment temperature of 400 ° C. or higher or 500 ° C. or higher) after the formation of the conductor 120a.
  • Ferroelectricity can be imparted to the body 130.
  • the conductor 120a by using the ALD method, which causes relatively little damage to the substrate as described above, it is possible to prevent the crystal structure of the insulator 130 from being excessively destroyed.
  • the ferroelectricity of the insulator 130 can be increased.
  • the conductor 120a when the conductor 120a is formed by a sputtering method or the like, damage may enter the base film, here, the insulator 130.
  • a material having hafnium oxide and zirconium oxide (HfZrO x ) is used as the insulator 130 and the conductor 120a is formed by a sputtering method, the underlying film HfZrO x is damaged by the sputtering method, and crystals of HfZrO x are formed.
  • the structure typically a crystal structure such as an orthorhombic system
  • the dangling bond (for example, O * ) in HfZrO x and the hydrogen contained in HfZrO x may be bonded to each other, and the damage in the crystal structure of HfZrO x may not be recovered.
  • the dangling bond in HfZrO x is formed, for example, by the damage obtained by forming the conductor 120a into a film by a sputtering method.
  • the insulator 130 here HfZrO x , it is preferable to use a material that does not contain hydrogen or has an extremely low hydrogen content.
  • the concentration of hydrogen contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, and more preferably 1 ⁇ 10 20 atoms / cm 3 or less.
  • the insulator 130 may become a film that does not contain hydrocarbons as a main component or has an extremely low content of hydrocarbons.
  • the concentration of the hydrocarbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or less, and further preferably 5 ⁇ 10 19 atoms / cm 3 . It becomes as follows.
  • the insulator 130 may be a film containing no carbon as a main component or having an extremely low carbon content.
  • the concentration of carbon contained in the insulator 130 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 , and even more preferably 5 ⁇ 10 19 atoms / cm 3 or less.
  • the insulator 130 it is preferable to use a material having an extremely low content of at least one of hydrogen, hydrocarbon, and carbon, but in particular, the content of hydrocarbon and carbon should be extremely reduced. is important. Hydrocarbons and carbon are heavier molecules or atoms than hydrogen and are difficult to remove in later steps. Therefore, it is preferable to thoroughly eliminate hydrocarbons and carbon when forming the insulator 130.
  • the insulator 130 is insulated by using a material that does not contain at least one or more of hydrogen, hydrocarbon, and carbon, or has an extremely low content of at least one or more of hydrogen, hydrocarbon, and carbon. It is possible to improve the crystallinity of the body 130, and it is possible to form a structure having high strong dielectric properties.
  • the chlorine content in the insulator 130 is also reduced.
  • the concentration of chlorine contained in the insulator 130 is preferably 5 ⁇ 10 21 atoms / cm 3 or less, more preferably 1 ⁇ 10 21 atoms / cm 3 or less, and even more preferably 5 ⁇ 10 20 atoms / cm 3 or less. ..
  • a film having high purity and intrinsic ferroelectricity by thoroughly removing at least one of impurities, here hydrogen, hydrocarbon, carbon and chlorine in the film of the insulator 130, here. It is possible to form a high-purity intrinsic capacitive element. It should be noted that the consistency of the manufacturing process is very high between the capacitive element having high-purity intrinsic ferroelectricity and the high-purity intrinsic oxide semiconductor shown in the embodiment described later. Therefore, it is possible to provide a method for manufacturing a semiconductor device having high productivity.
  • a hydrocarbon-free precursor typically a chlorine-based precursor
  • an oxidizing agent typically, using the thermal ALD method
  • an oxidizing agent typically
  • the conductor 120b may be formed into a film by using a sputtering method, an ALD method, a CVD method, or the like.
  • tungsten may be formed by using a metal CVD method.
  • the capacitive element 100 having the insulator 130 between the conductor 110 and the conductor 120 shown in FIG. 5C can be manufactured.
  • the capacitive element 100 according to the present embodiment can enhance the ferroelectricity of the insulator 130 without performing a high-temperature baking treatment after the conductor 120a is formed. As a result, the process of manufacturing the ferroelectric capacitor can be reduced, so that the productivity of the ferroelectric capacitor and the semiconductor device including the ferroelectric capacitor can be improved.
  • the present invention is not limited to this.
  • heat treatment may be performed after the formation of the conductor 120.
  • the substrate temperature may be set to room temperature or higher, preferably 300 ° C. or higher, more preferably 325 ° C. or higher, and further preferably 350 ° C. or higher to form a film.
  • the film may be formed by setting the substrate temperature to 500 ° C. or lower, preferably 450 ° C. or lower.
  • the substrate temperature may be set to about 400 ° C.
  • the heat treatment can be performed in an atmosphere containing oxygen gas, nitrogen gas, or an inert gas.
  • the ALD method utilizes the characteristics of atoms, which are self-regulating properties, and allows atoms to be deposited layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature.
  • the ALD method is carried out by alternately introducing a first raw material gas (also called a precursor) and a second raw material gas (also called an oxidizing gas) for the reaction into the chamber and repeating the introduction of these raw material gases. Make a membrane. Further, when introducing the precursor or the oxidizing gas, N2 , Ar or the like may be introduced into the reaction chamber together with the precursor or the oxidizing gas as a carrier purge gas. By using the carrier purge gas, it is possible to suppress the adsorption of the precursor or oxidizing gas inside the pipe and the inside of the valve, and to introduce the precursor or oxidizing gas into the reaction chamber (also called carrier gas). ).
  • the precursor or oxidizing gas remaining in the reaction chamber can be quickly exhausted (also called purge gas). Since it has two roles of introduction (carrier) and exhaust (purge) in this way, it is sometimes called a carrier purge gas. Further, it is preferable to use the carrier purge gas because the uniformity of the formed film is improved.
  • FIG. 7A shows a film formation sequence of a film of a material capable of having ferroelectricity (hereinafter referred to as a ferroelectric layer) using the ALD method.
  • a ferroelectric layer a film formation sequence of a film of a material capable of having ferroelectricity (hereinafter referred to as a ferroelectric layer) using the ALD method.
  • the insulator 130 a film formation of a ferroelectric layer having hafnium oxide and zirconium oxide will be shown as an example.
  • a precursor containing hafnium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • a precursor containing zirconium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • HfCl 4 is used as the precursor 401 containing hafnium
  • ZrCl 4 is used as the precursor 402 containing zirconium.
  • the precursor 401 and the precursor 402 are formed by heating and gasifying a liquid raw material or a solid raw material.
  • the precursor 401 is formed from a solid raw material of HfCl 4
  • the precursor 402 is formed from a solid raw material of ZrCl 4 .
  • the precursor 401 and the precursor 402 have reduced impurities, and it is preferable that these solid raw materials also have reduced impurities.
  • the impurities include Ba, Cd, Co, Cr, Cu, Fe, Ga, Li, Mg, Mn, Na, Ni, Sr, V, Zn and the like.
  • the above impurities are preferably less than 1000 wppb.
  • wppb is a unit in which the concentration of impurities converted by mass is expressed in parts per billion.
  • any one or a plurality selected from O 2 , O 3 , N 2 O, NO 2 , H 2 O, and H 2 O 2 can be used.
  • a gas containing H2O is used as the oxidizing gas 403.
  • the carrier purge gas 404 any one or a plurality selected from N2 , He, Ar, Kr, and Xe can be used.
  • N 2 is used as the carrier purge gas 404.
  • the oxidizing gas 403 is introduced into the reaction chamber (step S01).
  • the introduction of the oxidizing gas 403 is stopped, only the carrier purge gas 404 is used, and the oxidizing gas 403 remaining in the reaction chamber is purged (step S02).
  • a precursor 401 and a carrier purge gas 404 are introduced into the reaction chamber to keep the pressure in the reaction chamber constant (step S03). In this way, the precursor 401 is adsorbed on the surface to be formed.
  • the introduction of the precursor 401 is stopped, only the carrier purge gas 404 is used, and the precursor 401 remaining in the reaction chamber is purged (step S04).
  • the oxidizing gas 403 is introduced into the reaction chamber.
  • the precursor 401 is oxidized to form hafnium oxide (step S05).
  • the introduction of the oxidizing gas 403 is stopped, only the carrier purge gas 404 is used, and the oxidizing gas 403 remaining in the reaction chamber is purged (step S06).
  • a precursor 402 and a carrier purge gas 404 are introduced into the reaction chamber to keep the pressure in the reaction chamber constant (step S07). In this way, the precursor 402 is adsorbed on the oxygen layer of hafnium oxide.
  • the introduction of the precursor 402 is stopped, only the carrier purge gas 404 is used, and the precursor 402 remaining in the reaction chamber is purged (step S08).
  • the oxidizing gas 403 is introduced into the reaction chamber. By introducing the oxidizing gas 403, the precursor 402 is oxidized and zirconium oxide is formed on hafnium oxide.
  • steps S01 to S08 are set as one cycle (cycle), and the cycle is repeated until a desired film thickness is reached. It should be noted that steps S01 to S08 may be performed in a temperature range of 250 ° C. or higher and 450 ° C. or lower, and preferably in a temperature range of 350 ° C. or higher and 400 ° C. or lower.
  • the insulator 130 by forming a film using the ALD method, it is possible to form a layered crystal structure in which a hafnium layer, an oxygen layer, a zirconium layer, and an oxygen layer are repeated as shown in FIG. .. Further, as described above, by forming a film using a precursor having reduced impurities, it is possible to prevent impurities from being mixed in during the film formation and hindering the formation of the layered crystal structure. As described above, by forming the insulator 130 into a layered crystal structure having high crystallinity, the insulator 130 can be given high ferroelectricity.
  • the insulator 130 does not necessarily exhibit ferroelectricity immediately after film formation. As described above, the insulator 130 may exhibit ferroelectricity not immediately after film formation but after forming the conductor 120 on the insulator 130.
  • FIG. 7B is a schematic view of the manufacturing apparatus 900 by the ALD method.
  • the manufacturing apparatus 900 has a reaction chamber 901, a gas introduction port 903, a reaction chamber inlet 904, an exhaust port 905, a wafer stage 907, and a shaft 908.
  • the wafer 950 is arranged on the wafer stage 907.
  • the reaction chamber 901 may be provided with a heater system for heating the inside of the reaction chamber 901, the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404.
  • the wafer stage 907 may be provided with a heater system for heating the wafer 950.
  • the wafer stage 907 may be provided with a rotation mechanism that rotates horizontally with the shaft 908 as a rotation axis.
  • the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404 are introduced into the gas inlet 903 at the appropriate timing and at the appropriate flow rate in front of the gas inlet.
  • Gas supply system is installed.
  • an exhaust system having a vacuum pump is installed at the end of the exhaust port 905.
  • the manufacturing device 900 shown in FIG. 7B is an ALD device called a cross-flow method.
  • the flow of the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404 in the cross-flow method will be described below.
  • the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404 flow from the gas inlet 903 to the reaction chamber 901 via the reaction chamber inlet 904, reach the wafer 950, and are exhausted through the exhaust port 905. .
  • the arrow shown in FIG. 7B schematically indicates the direction in which the gas flows.
  • step S05 for introducing the oxidizing gas 403 into the reaction chamber 901 as shown in FIG. 7A the precursor 401 adsorbed on the wafer 950 is oxidized by the oxidizing gas 403 to form hafnium oxide. Due to the structure of the manufacturing apparatus 900 of the cross-flow method, the oxidizing gas 403 reaches the wafer 950 after being in contact with the heated reaction chamber member for a long time. Therefore, for example , when O3 is used as the oxidizing gas 403, the oxidizing gas 403 is decomposed by the reaction between the high temperature solid surface and the oxidizing gas 403 by the time it reaches the state, and the oxidizing power is lowered.
  • the film formation rate of hafnium oxide depends on the reach of the oxidizing gas from the reaction chamber inlet 904 to the wafer 950.
  • the peripheral portion of the wafer 950 reaches the oxidizing gas 403 first, so that the film thickness of hafnium oxide becomes thicker toward the peripheral portion of the wafer 950 and the central portion. Is thinner than the peripheral part.
  • the heating temperature of the reaction chamber it is necessary to set the heating temperature of the reaction chamber to an appropriate temperature in order to suppress the decomposition of the oxidizing gas 403 and the decrease in the oxidizing power.
  • the oxidation of the precursor 401 has been described as an example, but the same applies to the oxidation of the precursor 402.
  • the oxidizing gas 403 forms a layer of oxygen having excellent uniformity, so that a more regular layered crystal structure can be formed.
  • the insulator 130 by forming the insulator 130 into a highly regular, layered crystal structure, the insulator 130 can be given high ferroelectricity.
  • an insulator 130 made of a material capable of having ferroelectricity can be formed.
  • the capacitive element 100 can be made into a ferroelectric capacitor.
  • the capacitive element containing a material that may have ferroelectricity.
  • the capacitive element can be provided with good productivity.
  • FIG. 11A to 11D are a top view and a cross-sectional view of a semiconductor device having a transistor 200 and a capacitive element 100.
  • FIG. 11A is a top view of the semiconductor device.
  • 11B to 11D are cross-sectional views of the semiconductor device.
  • FIG. 11B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 11A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 11C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG.
  • 11A is also a cross-sectional view of the transistor 200 in the channel width direction.
  • 11D is a cross-sectional view of the portion shown by the alternate long and short dash line in A5-A6 in FIG. 11A.
  • FIG. 11A some elements are omitted for the purpose of clarifying the figure.
  • the semiconductor device of one aspect of the present invention includes an insulator 212 on a substrate (not shown), an insulator 214 on the insulator 212, a transistor 200 on the insulator 214, and an insulator provided on the transistor 200.
  • the insulator 212, the insulator 214, the insulator 216, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 274 function as an interlayer film.
  • the insulator 283 is in contact with a part of the upper surface of the insulator 214, the side surface of the insulator 216, the side surface of the insulator 222, the side surface of the insulator 275, the side surface of the insulator 280, and the side surface and the upper surface of the insulator 282. ..
  • the transistor 200 has a semiconductor layer, a first gate, a second gate, a source, and a drain.
  • the other of the source and drain of the transistor 200 is above the semiconductor layer and in contact with one of the electrodes of the capacitive element 100.
  • Insulator 271 (insulator 271a and insulator 271b) is provided in contact with the source and drain of the transistor 200.
  • the capacitive element 100 is provided in an opening reaching one of the source and drain of the transistor 200 formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the capacitive element 100 is placed on the conductor 110, which is in contact with the upper surface of one of the source and drain of the transistor 200 at the opening, the insulator 130 arranged on the conductor 110 and the insulator 285, and the insulator 130.
  • It has a conductor 120 (conductor 120a and conductor 120b) to be arranged.
  • the conductor 110 is arranged along the side surface and the bottom surface of the opening.
  • the insulator 245 is provided between the conductor 110 and the insulator 280.
  • the insulator 245 preferably has a function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.).
  • the insulator 245 preferably has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.).
  • the insulator 245 is preferably less permeable to one or both of oxygen and hydrogen than the insulator 280.
  • the transistor 200 is an insulator 216 on the insulator 214 and a conductor 205 (conductor 205a, and a conductor 205a) arranged to be embedded in the insulator 214 and / or the insulator 216.
  • Conductor 205b) insulator 222 on insulator 216, and insulator 205, insulator 224 on insulator 222, oxide 230a on insulator 224, and oxide 230b on oxide 230a.
  • the insulator 252 includes an upper surface of the insulator 222, a side surface of the insulator 224, a side surface of the oxide 230a, a side surface and an upper surface of the oxide 230b, and a side surface of the conductor 242. It is in contact with the side surface of the insulator 271, the side surface of the insulator 275, the side surface of the insulator 280, and the lower surface of the insulator 250.
  • the upper surface of the conductor 260 is arranged so as to substantially coincide in height with the uppermost portion of the insulator 254, the uppermost portion of the insulator 250, the uppermost portion of the insulator 252, and the upper surface of the insulator 280. Further, the insulator 282 is in contact with at least a part of the upper surface of each of the conductor 260, the insulator 252, the insulator 250, the insulator 254, and the insulator 280.
  • the oxide 230a and the oxide 230b may be collectively referred to as the oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the insulator 271a and the insulator 271b may be collectively referred to as an insulator 271.
  • the insulator 280 and the insulator 275 are provided with an opening reaching the oxide 230b.
  • Insulator 252, insulator 250, insulator 254, and conductor 260 are arranged in the opening. Further, in the channel length direction of the transistor 200, the conductor 260, the insulator 252, the insulator 250, and the insulator 254 are placed between the insulator 271a and the conductor 242a and the insulator 271b and the conductor 242b. It is provided.
  • the insulator 254 has a region in contact with the side surface of the conductor 260 and a region in contact with the bottom surface of the conductor 260.
  • the oxide 230 preferably has an oxide 230a arranged on the insulator 224 and an oxide 230b arranged on the oxide 230a.
  • the oxide 230a By having the oxide 230a under the oxide 230b, it is possible to suppress the diffusion of impurities from the structure formed below the oxide 230a to the oxide 230b.
  • the transistor 200 shows a configuration in which the oxide 230 is laminated with two layers of the oxide 230a and the oxide 230b
  • the present invention is not limited to this.
  • a single layer of the oxide 230b or a laminated structure of three or more layers may be provided, or each of the oxide 230a and the oxide 230b may have a laminated structure.
  • the conductor 260 functions as a first gate (also referred to as a top gate) electrode, and the conductor 205 functions as a second gate (also referred to as a back gate) electrode.
  • the insulator 252, the insulator 250 and the insulator 254 function as the first gate insulator, and the insulator 222 and the insulator 224 function as the second gate insulator.
  • the gate insulator may be referred to as a gate insulating layer or a gate insulating film.
  • the conductor 242a functions as one of the source or the drain, and the conductor 242b functions as the other of the source or the drain. Further, at least a part of the region overlapping with the conductor 260 of the oxide 230 functions as a channel forming region.
  • FIG. 12A an enlarged view of the vicinity of the channel formation region in FIG. 11B is shown in FIG. 12A.
  • the oxide 230b is provided so as to sandwich the region 230bc that functions as a channel forming region of the transistor 200, and the region 230ba and the region 230bb that function as a source region or a drain region. , Have.
  • At least a part of the region 230bc overlaps with the conductor 260.
  • the region 230bc is provided in the region between the conductor 242a and the conductor 242b.
  • the region 230ba is provided so as to be superimposed on the conductor 242a
  • the region 230bb is provided so as to be superimposed on the conductor 242b.
  • the region 230bc that functions as a channel forming region is a high resistance region having a low carrier concentration because it has less oxygen deficiency or a lower impurity concentration than the regions 230ba and 230bb. Therefore, it can be said that the region 230bc is i-type (intrinsic) or substantially i-type.
  • the region 230bc can be easily formed by performing microwave treatment in an atmosphere containing oxygen, for example.
  • the microwave processing refers to processing using, for example, a device having a power source for generating high-density plasma using microwaves. Further, in the present specification and the like, microwave refers to an electromagnetic wave having a frequency of 300 MHz or more and 300 GHz or less.
  • the region 230ba and the region 230bb that function as the source region or the drain region are regions where the carrier concentration is increased and the resistance is lowered due to a large oxygen deficiency or a high concentration of impurities such as hydrogen, nitrogen and metal elements. be. That is, the region 230ba and the region 230bb are n-type regions having a high carrier concentration and low resistance as compared with the region 230bc.
  • the carrier concentration of the region 230 bc that functions as the channel forming region is preferably 1 ⁇ 10 18 cm -3 or less, more preferably less than 1 ⁇ 10 17 cm -3 , and 1 ⁇ 10 16 cm. It is more preferably less than -3 , still more preferably less than 1 ⁇ 10 13 cm -3 , and even more preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration in the region 230 bc that functions as the channel forming region is not particularly limited, but may be, for example, 1 ⁇ 10 -9 cm -3 .
  • the carrier concentration is equal to or lower than the carrier concentration of the region 230 ba and the region 230 bb, and equal to or higher than the carrier concentration of the region 230 bc.
  • Regions may be formed. That is, the region functions as a junction region between the region 230 bc and the region 230 ba or the region 230 bb.
  • the hydrogen concentration may be equal to or lower than the hydrogen concentration of the region 230ba and the region 230bb, and may be equal to or higher than the hydrogen concentration of the region 230bc.
  • the junction region may have an oxygen deficiency equal to or less than that of the region 230ba and the region 230bb, and may be equal to or greater than the oxygen deficiency of the region 230bc.
  • FIG. 12A shows an example in which the region 230ba, the region 230bb, and the region 230bc are formed on the oxide 230b, but the present invention is not limited thereto.
  • each of the above regions may be formed not only with the oxide 230b but also with the oxide 230a.
  • the concentrations of the metal elements detected in each region and the impurity elements such as hydrogen and nitrogen are not limited to the stepwise changes in each region, but may be continuously changed in each region. That is, the closer the region is to the channel formation region, the lower the concentration of the metal element and the impurity elements such as hydrogen and nitrogen is sufficient.
  • a metal oxide hereinafter, also referred to as an oxide semiconductor that functions as a semiconductor for the oxide 230 (oxide 230a and oxide 230b) containing a channel forming region.
  • the metal oxide that functions as a semiconductor it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • an In-M-Zn oxide having indium, element M and zinc (element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium).
  • Zinc, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. (one or more) and the like may be used.
  • an In-Ga oxide, an In-Zn oxide, or an indium oxide may be used as the oxide 230.
  • the atomic number ratio of In to the element M in the metal oxide used for the oxide 230b is larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230a under the oxide 230b By arranging the oxide 230a under the oxide 230b in this way, it is possible to suppress the diffusion of impurities and oxygen from the structure formed below the oxide 230a to the oxide 230b. ..
  • the oxide 230a and the oxide 230b have a common element (main component) other than oxygen, the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Since the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered, the influence of the interfacial scattering on the carrier conduction is small, and a high on-current can be obtained.
  • the oxide 230b preferably has crystallinity.
  • CAAC-OS c-axis aligned crystalline semiconductor semiconductor
  • CAAC-OS is a metal oxide having a highly crystalline and dense structure and having few impurities and defects (for example, oxygen deficiency (VO, etc.).
  • the metal By heat-treating at a temperature at which the oxide does not polycrystallize (for example, 400 ° C. or higher and 600 ° C. or lower), CAAC-OS can be made into a more crystalline and dense structure.
  • a temperature at which the oxide does not polycrystallize for example, 400 ° C. or higher and 600 ° C. or lower
  • CAAC-OS By increasing the density of CAAC-OS, the diffusion of impurities or oxygen in the CAAC-OS can be further reduced.
  • the metal oxide having CAAC-OS has stable physical properties. Therefore, the metal oxide having CAAC-OS is resistant to heat and has high reliability.
  • a transistor using an oxide semiconductor if impurities and oxygen deficiencies are present in the region where a channel is formed in the oxide semiconductor, the electrical characteristics are liable to fluctuate and the reliability may be deteriorated. Further, hydrogen in the vicinity of the oxygen deficiency may form a defect in which hydrogen is contained in the oxygen deficiency (hereinafter, may be referred to as VOH) to generate an electron as a carrier. Therefore, if oxygen deficiency is contained in the region where the channel is formed in the oxide semiconductor, the transistor has normal-on characteristics (the channel exists even if no voltage is applied to the gate electrode, and the current is applied to the transistor. Flowing characteristics).
  • the region in which the channel is formed in the oxide semiconductor is preferably i-type (intrinsic) or substantially i-type with a reduced carrier concentration.
  • excess oxygen an insulator containing oxygen desorbed by heating
  • the oxide semiconductor is removed from the insulator.
  • the on-current of the transistor 200 may decrease or the field effect mobility may decrease.
  • the oxygen supplied to the source region or the drain region varies in the surface of the substrate, so that the characteristics of the semiconductor device having the transistor vary.
  • the region 230bac that functions as a channel forming region preferably has a reduced carrier concentration and is i-type or substantially i-type, but the region 230ba that functions as a source region or a drain region and The region 230bb has a high carrier concentration and is preferably n-type. That is, it is preferable to reduce oxygen deficiency and VOH in the region 230bc of the oxide semiconductor so that an excessive amount of oxygen is not supplied to the region 230ba and the region 230bb.
  • microwave treatment is performed in an atmosphere containing oxygen to reduce oxygen deficiency and VOH in the region 230bc . Try.
  • oxygen gas By performing microwave treatment in an atmosphere containing oxygen, oxygen gas can be turned into plasma by using a high frequency such as microwave or RF, and the oxygen plasma can be allowed to act.
  • the region 230bc can be irradiated with a high frequency such as microwaves or RF.
  • the VO H of the region 230 bc can be divided, the hydrogen H can be removed from the region 230 bc, and the oxygen -deficient VO can be supplemented with oxygen. That is, in the region 230bc , the reaction “VOH ⁇ H + VO” occurs, and the hydrogen concentration in the region 230bc can be reduced. Therefore, oxygen deficiency and VOH in the region 230bc can be reduced, and the carrier concentration can be lowered.
  • the action of microwaves, high frequencies such as RF, oxygen plasma, etc. is shielded by the conductors 242a and 242b and does not reach the regions 230ba and 230bb. ..
  • the action of the oxygen plasma can be reduced by the insulator 271 and the insulator 280 provided overlying the oxide 230b and the conductor 242.
  • the reduction of VOH and the supply of an excessive amount of oxygen do not occur in the region 230ba and the region 230bb , so that the reduction of the carrier concentration can be prevented.
  • microwave treatment in an atmosphere containing oxygen after the film formation of the insulating film to be the insulator 252 or the film formation of the insulating film to be the insulator 250.
  • microwave treatment in an atmosphere containing oxygen through the insulator 252 or the insulator 250 in this way, oxygen can be efficiently injected into the region 230 bc.
  • the insulator 252 so as to be in contact with the side surface of the conductor 242 and the surface of the region 230 bc, the injection of more oxygen than necessary into the region 230 bc is suppressed, and the oxidation of the side surface of the conductor 242 is suppressed. be able to.
  • oxidation of the side surface of the conductor 242 can be suppressed when the insulating film to be the insulator 250 is formed.
  • the oxygen injected into the region 230bc has various forms such as an oxygen atom, an oxygen molecule, and an oxygen radical (also called an O radical, an atom or molecule having an unpaired electron, or an ion).
  • the oxygen injected into the region 230bc may be any one or more of the above-mentioned forms, and it is particularly preferable that it is an oxygen radical.
  • the film quality of the insulator 252 and the insulator 250 can be improved, the reliability of the transistor 200 is improved.
  • oxygen deficiency and VOH can be selectively removed in the region 230 bc of the oxide semiconductor to make the region 230 bc i-type or substantially i-type. Further, it is possible to suppress the supply of excess oxygen to the region 230ba and the region 230bb that function as the source region or the drain region, and maintain the n-type. As a result, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and suppress variations in the electrical characteristics of the transistor 200 within the substrate surface.
  • a curved surface may be provided between the side surface of the oxide 230b and the upper surface of the oxide 230b in a cross-sectional view of the transistor 200 in the channel width direction. That is, the end portion of the side surface and the end portion of the upper surface may be curved (hereinafter, also referred to as a round shape).
  • the radius of curvature on the curved surface is preferably larger than 0 nm, smaller than the film thickness of the oxide 230b in the region overlapping the conductor 242, or smaller than half the length of the region having no curved surface.
  • the radius of curvature on the curved surface is larger than 0 nm and 20 nm or less, preferably 1 nm or more and 15 nm or less, and more preferably 2 nm or more and 10 nm or less.
  • the oxide 230 preferably has a laminated structure of a plurality of oxide layers having different chemical compositions.
  • the atomic number ratio of the element M to the metal element as the main component is the ratio of the element M to the metal element as the main component in the metal oxide used for the oxide 230b. It is preferably larger than the atomic number ratio.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230b is preferably an oxide having crystallinity such as CAAC-OS.
  • Crystalline oxides such as CAAC-OS have a dense structure with high crystallinity with few impurities and defects (oxygen deficiency, etc.). Therefore, it is possible to suppress the extraction of oxygen from the oxide 230b by the source electrode or the drain electrode. As a result, oxygen can be reduced from being extracted from the oxide 230b even if heat treatment is performed, so that the transistor 200 is stable against a high temperature (so-called thermal budget) in the manufacturing process.
  • the lower end of the conduction band changes gently.
  • the lower end of the conduction band at the junction between the oxide 230a and the oxide 230b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 230a and the oxide 230b.
  • the oxide 230a and the oxide 230b have a common element other than oxygen as a main component, so that a mixed layer having a low defect level density can be formed.
  • the oxide 230b is an In-M-Zn oxide
  • the oxide 230a is an In-M-Zn oxide, an M-Zn oxide, an element M oxide, an In-Zn oxide, or an indium oxide. Etc. may be used.
  • the composition in the vicinity includes a range of ⁇ 30% of the desired atomic number ratio. Further, it is preferable to use gallium as the element M.
  • the oxide 230a and the oxide 230b are preferably formed by a sputtering method.
  • Oxygen or a mixed gas of oxygen and noble gas is used as the sputtering gas.
  • the film forming method of the oxide 230a and the oxide 230b is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • the above-mentioned atomic number ratio is not limited to the atomic number ratio of the formed metal oxide, but is the atomic number ratio of the sputtering target used for forming the metal oxide. May be.
  • the oxide 230 may be formed by using the ALD method.
  • a method for forming an oxide 230 using the ALD method will be described. Since the film formation method using the ALD method is also described in the previous embodiment, different parts can be mainly described, and the common parts can be referred to the description of the previous embodiment. ..
  • the In-M-Zn oxide that can be used for the oxide 230 includes a layer having indium (In) and oxygen (hereinafter referred to as "In layer”) and a layer having element M, zinc (Zn), and oxygen (hereinafter referred to as "In layer”).
  • In layer a layer having indium (In) and oxygen
  • In layer a layer having element M, zinc (Zn), and oxygen
  • (M, Zn) layers a layer having element M, zinc (Zn), and oxygen
  • FIG. 7C shows an example of a film forming sequence using the precursors 411 to 413 and the oxidizing gas 414 to form a film.
  • the film formation sequence includes steps S11 to S13.
  • a precursor containing indium can be used.
  • a precursor containing the element M can be used.
  • a precursor containing zinc can be used.
  • a precursor formed of an inorganic substance (sometimes referred to as an inorganic precursor) may be used, or a precursor formed of an organic substance (sometimes referred to as an organic precursor). May be used.
  • oxidizing gas 414 a gas applicable to the oxidizing gas 403 described in the previous embodiment can be used.
  • step S11 a step of introducing the precursor 411 and adsorbing the precursor having indium to the surface to be formed, a step of stopping the introduction of the precursor 411 and purging the excess precursor 411 in the chamber, and an oxidizing gas 414 are introduced.
  • the step of oxidizing the precursor 411 to form an In layer, the step of stopping the introduction of the oxidizing gas 414, and the step of purging the excess oxidizing gas 414 in the chamber are performed in this order.
  • step S12 is performed.
  • step S12 a step of introducing the precursor 412 and adsorbing the precursor having the element M on the surface of the In layer, a step of stopping the introduction of the precursor 413 and purging the excess precursor 412 in the chamber, and introducing an oxidizing gas 414. Then, the steps of oxidizing the precursor 412 to form the M layer, stopping the oxidizing gas 414, and purging the excess oxidizing gas in the chamber are performed in this order.
  • step S13 is performed.
  • a step of introducing the precursor 413 to adsorb the zinc-containing precursor to the surface of the M layer, a step of stopping the introduction of the precursor 413, and a step of purging the excess precursor 413 in the chamber, and introducing an oxidizing gas 414 are introduced.
  • the step of oxidizing the precursor 413 to form a Zn layer, the step of stopping the introduction of the oxidizing gas 414, and the step of purging the excess oxidizing gas 414 in the chamber are performed in this order.
  • an In—M—Zn oxide having a desired film thickness can be formed.
  • the element M or Zn may be mixed in the In layer during the film formation or due to the heat treatment after the film formation.
  • In or Zn may be mixed in the M layer.
  • In or Ga may be mixed in the Zn layer.
  • steps S11 to S13 are performed in one cycle is not limited to one.
  • the number of steps S11 to S13 in one cycle may be set so as to obtain an In—M—Zn oxide having a desired composition.
  • the cycle is set to step S11, step S13, step S12, and step S13 as one cycle. It is good to repeat.
  • the In—Zn oxide can be formed by repeating the cycle composed of steps S11 and S12.
  • the (M, Zn) layer may be formed in step S12 by also introducing the precursor 413.
  • the precursor 412 or the precursor 413 may also be introduced to form an In layer containing the element M or Zn in step S11. By appropriately combining these, a desired oxide 230 can be formed into a film.
  • the manufacturing apparatus used for the film formation by the ALD method can take into consideration the explanation of the above-described embodiment.
  • the manufacturing apparatus can be standardized.
  • the insulator 130 can be continuously formed on the oxide 230 by switching the precursor and the oxidizing gas after forming the oxide 230. Therefore, the oxide 230 and the insulator 130 can be formed without opening to the atmosphere, and the vicinity of the interface between the oxide 230 and the insulator 130 can be kept clean.
  • two or more manufacturing devices used for film formation by the ALD method may be incorporated in the multi-chamber type film forming device.
  • the oxide 230 and the ferroelectric layer are continuously formed without switching between the precursor and the oxidizing gas. Can be filmed.
  • the interface between the oxide 230 and the insulator 252 and its vicinity thereof can be provided.
  • Indium contained in the oxide 230 may be unevenly distributed.
  • the vicinity of the surface of the oxide 230 has an atomic number ratio close to that of indium oxide or an atomic number ratio close to that of In—Zn oxide.
  • the atomic number ratio of indium in the vicinity of the surface of the oxide 230, particularly the oxide 230b, is increased, so that the field effect mobility of the transistor 200 can be improved.
  • the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 200 can obtain a large on-current and high frequency characteristics.
  • At least one of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 has impurities such as water and hydrogen from the substrate side or the transistor 200. It is preferable to function as a barrier insulating film that suppresses diffusion from above to the transistor 200.
  • At least one of insulator 212, insulator 214, insulator 271, insulator 275, insulator 282, insulator 283, and insulator 285 is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, It is preferable to use an insulating material having a function of suppressing the diffusion of impurities such as nitrogen oxide molecules ( N2O, NO, NO2, etc.) and copper atoms (the above impurities are difficult to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule) (the above-mentioned oxygen is difficult to permeate).
  • the barrier insulating film refers to an insulating film having a barrier property.
  • the barrier property is a function of suppressing the diffusion of the corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing and fixing (also referred to as gettering).
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are insulators having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen.
  • impurities such as water and hydrogen, and oxygen.
  • silicon nitride having a higher hydrogen barrier property it is preferable to use silicon nitride having a higher hydrogen barrier property.
  • the insulator 214 it is preferable to use aluminum oxide or magnesium oxide having a high function of capturing hydrogen and fixing hydrogen. This makes it possible to prevent impurities such as water and hydrogen from diffusing from the substrate side to the transistor 200 side via the insulator 212 and the insulator 214. Alternatively, it is possible to prevent impurities such as water and hydrogen from diffusing to the transistor 200 side from the interlayer insulating film or the like arranged outside the insulator 285. Alternatively, it is possible to prevent oxygen contained in the insulator 224 or the like from diffusing toward the substrate side via the insulator 212 and the insulator 214.
  • the transistor 200 has an insulator 212, an insulator 214, an insulator 271, an insulator 275, an insulator 282, an insulator 283, and an insulator 212 having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen. It is preferable to have a structure surrounded by an insulator 285.
  • an oxide having an amorphous structure as the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285.
  • a metal oxide such as AlO x (x is an arbitrary number larger than 0) or MgO y (y is an arbitrary number larger than 0).
  • an oxygen atom has a dangling bond, and the dangling bond may have a property of capturing or fixing hydrogen.
  • a metal oxide having such an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, hydrogen contained in the transistor 200 or hydrogen existing around the transistor 200 is captured or fixed. be able to. In particular, it is preferable to capture or fix hydrogen contained in the channel forming region of the transistor 200.
  • a metal oxide having an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, it is possible to manufacture the transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 preferably have an amorphous structure, but a region of a polycrystal structure is partially formed. It may be formed. Further, the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are multi-layered in which a layer having an amorphous structure and a layer having a polycrystal structure are laminated. It may be a structure. For example, a laminated structure in which a layer having a polycrystalline structure is formed on a layer having an amorphous structure may be used.
  • the film formation of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 may be performed by using, for example, a sputtering method. Since the sputtering method does not require the use of molecules containing hydrogen in the film forming gas, the hydrogen concentrations of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285. Can be reduced.
  • the film forming method is not limited to the sputtering method, and includes chemical vapor deposition (CVD) method, molecular beam epitaxy (MBE) method, pulsed laser deposition (PLD) method, atomic layer deposition (ALD) method, and the like. It may be used as appropriate.
  • CVD chemical vapor deposition
  • MBE molecular beam epitaxy
  • PLD pulsed laser deposition
  • ALD atomic layer deposition
  • the insulator 283 may be able to mitigate the charge-up of the conductor 205, the conductor 242, the conductor 260, or the conductor 110.
  • the resistivity of the insulator 212, the insulator 275, and the insulator 283 is preferably 1 ⁇ 10 10 ⁇ cm or more and 1 ⁇ 10 15 ⁇ cm or less.
  • the insulator 216, the insulator 274, the insulator 280, and the insulator 285 have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 205 is arranged so as to overlap the oxide 230 and the conductor 260.
  • the conductor 205 is embedded in the opening formed in the insulator 216. Further, a part of the conductor 205 may be embedded in the insulator 214.
  • the conductor 205 has a conductor 205a and a conductor 205b.
  • the conductor 205a is provided in contact with the bottom surface and the side wall of the opening.
  • the conductor 205b is provided so as to be embedded in the recess formed in the conductor 205a.
  • the height of the upper surface of the conductor 205b is substantially the same as the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216.
  • the conductor 205a has a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.) and copper atom. It is preferable to use a conductive material having. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule).
  • the conductor 205a By using a conductive material having a function of reducing the diffusion of hydrogen in the conductor 205a, impurities such as hydrogen contained in the conductor 205b are prevented from diffusing into the oxide 230 via the insulator 224 and the like. Can be prevented. Further, by using a conductive material having a function of suppressing the diffusion of oxygen for the conductor 205a, it is possible to prevent the conductor 205b from being oxidized and the conductivity from being lowered. As the conductive material having a function of suppressing the diffusion of oxygen, for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used. Therefore, the conductive material 205a may be a single layer or a laminated material. For example, titanium nitride may be used for the conductor 205a.
  • a conductive material containing tungsten, copper, or aluminum as a main component for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 205 may function as a second gate electrode.
  • the threshold voltage (Vth) of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without interlocking with the potential applied to the conductor 260.
  • Vth threshold voltage
  • by applying a negative potential to the conductor 205 it is possible to increase the Vth of the transistor 200 and reduce the off-current. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when it is not applied.
  • the electrical resistivity of the conductor 205 is designed in consideration of the potential applied to the above-mentioned conductor 205, and the film thickness of the conductor 205 is set according to the electrical resistivity.
  • the film thickness of the insulator 216 is substantially the same as that of the conductor 205.
  • the absolute amount of impurities such as hydrogen contained in the insulator 216 can be reduced, so that the impurities can be reduced from diffusing into the oxide 230. ..
  • the conductor 205 may be provided larger than the size of the region that does not overlap with the conductor 242a and the conductor 242b of the oxide 230.
  • the conductor 205 is also stretched in a region outside the ends of the oxides 230a and 230b in the channel width direction. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the oxide 230 in the channel width direction.
  • the channel forming region of the oxide 230 is electrically surrounded by the electric field of the conductor 260 that functions as the first gate electrode and the electric field of the conductor 205 that functions as the second gate electrode. Can be done.
  • the structure of the transistor that electrically surrounds the channel forming region by the electric fields of the first gate and the second gate is called a curved channel (S-channel) structure.
  • the transistor having an S-channel structure represents the structure of a transistor that electrically surrounds the channel formation region by the electric fields of one and the other of the pair of gate electrodes.
  • the S-channel structure disclosed in the present specification and the like is different from the Fin type structure and the planar type structure.
  • the conductor 205 is stretched to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 205. Further, it is not always necessary to provide one conductor 205 for each transistor. For example, the conductor 205 may be shared by a plurality of transistors.
  • the conductor 205 shows a configuration in which the conductor 205a and the conductor 205b are laminated, but the present invention is not limited to this.
  • the conductor 205 may be provided as a single layer or a laminated structure having three or more layers.
  • the insulator 222 and the insulator 224 function as a gate insulator.
  • the insulator 222 preferably has a function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.). Further, it is preferable that the insulator 222 has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). For example, the insulator 222 preferably has a function of suppressing the diffusion of one or both of hydrogen and oxygen more than the insulator 224.
  • the insulator 222 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • an oxide containing hafnium and zirconium for example, hafnium zirconium oxide.
  • the insulator 222 impurities such as hydrogen can be suppressed from diffusing into the inside of the transistor 200, and the generation of oxygen deficiency in the oxide 230 can be suppressed. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to the insulator.
  • these insulators may be nitrided.
  • the insulator 222 may be used by laminating silicon oxide, silicon oxide or silicon nitride on these insulators.
  • an insulator containing a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide may be used in a single layer or in a laminated state.
  • a high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide.
  • a substance having a high dielectric constant such as lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), (Ba, Sr) TiO 3 (BST) may be used.
  • silicon oxide, silicon oxynitride, or the like may be appropriately used.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 600 ° C. or lower, more preferably 350 ° C. or higher and 550 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 230 to reduce oxygen deficiency (VO).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas. good.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more, and then continuously heat-treated in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 230 can be repaired by the supplied oxygen, in other words, the reaction of "VO + O ⁇ null" can be promoted. .. Further, the oxygen supplied to the hydrogen remaining in the oxide 230 reacts, so that the hydrogen can be removed (dehydrated) as H2O . As a result, it is possible to suppress the hydrogen remaining in the oxide 230 from being recombined with the oxygen deficiency to form VOH.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the insulator 224 may be formed in an island shape by superimposing on the oxide 230a. In this case, the insulator 275 is in contact with the side surface of the insulator 224 and the upper surface of the insulator 222.
  • the conductor 242a and the conductor 242b are provided in contact with the upper surface of the oxide 230b.
  • the conductor 242a and the conductor 242b function as a source electrode or a drain electrode of the transistor 200, respectively.
  • Examples of the conductor 242 include a nitride containing tantalum, a nitride containing titanium, a nitride containing molybdenum, a nitride containing tungsten, a nitride containing tantalum and aluminum, and the like. It is preferable to use a nitride containing titanium and aluminum. In one aspect of the invention, a nitride containing tantalum is particularly preferred. Further, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even when oxygen is absorbed.
  • hydrogen contained in the oxide 230b or the like may diffuse into the conductor 242a or the conductor 242b.
  • hydrogen contained in the oxide 230b or the like is likely to diffuse into the conductor 242a or the conductor 242b, and the diffused hydrogen is the conductor. It may bind to the nitrogen contained in the 242a or the conductor 242b. That is, hydrogen contained in the oxide 230b or the like may be absorbed by the conductor 242a or the conductor 242b.
  • the conductor 242 it is preferable that no curved surface is formed between the side surface of the conductor 242 and the upper surface of the conductor 242.
  • the cross-sectional area of the conductor 242 in the cross section in the channel width direction as shown in FIG. 11D can be increased.
  • the conductivity of the conductor 242 can be increased and the on-current of the transistor 200 can be increased.
  • the insulator 271a is provided in contact with the upper surface of the conductor 242a, and the insulator 271b is provided in contact with the upper surface of the conductor 242b.
  • the insulator 271 preferably functions as a barrier insulating film against at least oxygen. Therefore, it is preferable that the insulator 271 has a function of suppressing the diffusion of oxygen.
  • the insulator 271 preferably has a function of suppressing the diffusion of oxygen more than the insulator 280.
  • an insulator such as aluminum oxide or magnesium oxide may be used.
  • the insulator 275 is provided so as to cover the insulator 224, the oxide 230a, the oxide 230b, the conductor 242, and the insulator 271. It is preferable that the insulator 275 has a function of capturing hydrogen and fixing hydrogen. In that case, the insulator 275 preferably contains an insulator such as silicon nitride or a metal oxide having an amorphous structure, for example, aluminum oxide or magnesium oxide. Further, for example, as the insulator 275, a laminated film of aluminum oxide and silicon nitride on the aluminum oxide may be used.
  • the conductor 242 can be wrapped with the insulator having a barrier property against oxygen. That is, it is possible to prevent oxygen contained in the insulator 224 and the insulator 280 from diffusing into the conductor 242. As a result, the conductor 242 is directly oxidized by the oxygen contained in the insulator 224 and the insulator 280 to increase the resistivity and suppress the decrease in the on-current.
  • the insulator 252 functions as a part of the gate insulator. As the insulator 252, it is preferable to use a barrier insulating film against oxygen. As the insulator 252, an insulator that can be used for the above-mentioned insulator 282 may be used. As the insulator 252, an insulator containing an oxide of one or both of aluminum and hafnium may be used. As the insulator, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used. In this embodiment, aluminum oxide is used as the insulator 252. In this case, the insulator 252 is an insulator having at least oxygen and aluminum.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230b, the side surface of the oxide 230a, the side surface of the insulator 224, and the upper surface of the insulator 222. That is, the region overlapping the oxide 230a, the oxide 230b, and the conductor 260 of the insulator 224 is covered with the insulator 252 in the cross section in the channel width direction. Thereby, when the heat treatment or the like is performed, the desorption of oxygen by the oxide 230a and the oxide 230b can be blocked by the insulator 252 having a barrier property against oxygen.
  • the insulator 280 and the insulator 250 contain an excessive amount of oxygen, it is possible to suppress the excessive supply of the oxygen to the oxide 230a and the oxide 230b. Therefore, it is possible to prevent the region 230ba and the region 230bb from being excessively oxidized through the region 230bc to cause a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 is provided in contact with the side surfaces of the conductor 242, the insulator 271, the insulator 275, and the insulator 280. Therefore, it is possible to reduce the oxidation of the side surface of the conductor 242 and the formation of an oxide film on the side surface. As a result, it is possible to suppress a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 254, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 252 is thin.
  • the film thickness of the insulator 252 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 252 may have a region having the above-mentioned film thickness at least in a part thereof.
  • the film thickness of the insulator 252 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 252 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the insulator 252 In order to form the insulator 252 with a thin film thickness as described above, it is preferable to form the insulator by using the ALD method.
  • the ALD method include a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD (Plasma Enhanced ALD) method using a plasma-excited reactor.
  • a thermal ALD Thermal ALD
  • PEALD Laser ALD
  • the ALD method utilizes the characteristics of atoms, which are self-regulating properties, and can deposit atoms layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature. Therefore, the insulator 252 can be formed on the side surface of the opening formed in the insulator 280 or the like with good coverage and with a thin film thickness as described above.
  • the film provided by the ALD method may contain a large amount of impurities such as carbon as compared with the film provided by other film forming methods.
  • the quantification of impurities can be performed by using secondary ion mass spectrometry (SIMS), X-ray photoelectron spectroscopy (XPS), or Auger electron spectroscopy (AES).
  • the insulator 250 functions as a part of the gate insulator.
  • the insulator 250 is preferably arranged in contact with the upper surface of the insulator 252.
  • the insulator 250 includes silicon oxide, silicon nitriding, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, and the like. Can be used.
  • silicon oxide and silicon nitride nitride are preferable because they are heat-stable.
  • the insulator 250 is an insulator having at least oxygen and silicon.
  • the insulator 250 preferably has a reduced concentration of impurities such as water and hydrogen in the insulator 250.
  • the film thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less, and more preferably 0.5 nm or more and 15.0 nm or less. In this case, the insulator 250 may have, at least in part, a region having the above-mentioned film thickness.
  • FIGS. 11A to 11D show a configuration in which the insulator 250 is a single layer
  • the present invention is not limited to this, and a laminated structure of two or more layers may be used.
  • the insulator 250 may have a two-layer laminated structure of the insulator 250a and the insulator 250b on the insulator 250a.
  • the lower insulator 250a is formed by using an insulator that easily permeates oxygen
  • the upper insulator 250b is a diffusion of oxygen. It is preferable to use an insulator having a function of suppressing the above. With such a configuration, oxygen contained in the insulator 250a can be suppressed from diffusing into the conductor 260. That is, it is possible to suppress a decrease in the amount of oxygen supplied to the oxide 230. Further, it is possible to suppress the oxidation of the conductor 260 by the oxygen contained in the insulator 250a.
  • the insulator 250a may be provided by using a material that can be used for the above-mentioned insulator 250, and the insulator 250b may be an insulator containing an oxide of one or both of aluminum and hafnium.
  • the insulator aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used.
  • hafnium oxide is used as the insulator 250b.
  • the insulator 250b is an insulator having at least oxygen and hafnium.
  • the film thickness of the insulator 250b is 0.5 nm or more and 5.0 nm or less, preferably 1.0 nm or more and 5.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 250b may have, at least in part, a region having the above-mentioned film thickness.
  • an insulating material which is a high-k material having a high relative permittivity may be used for the insulator 250b.
  • the gate insulator By forming the gate insulator into a laminated structure of the insulator 250a and the insulator 250b, it is possible to obtain a laminated structure that is stable against heat and has a high relative permittivity. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. Further, it is possible to reduce the equivalent oxide film thickness (EOT) of the insulator that functions as a gate insulator. Therefore, the withstand voltage of the insulator 250 can be increased.
  • EOT equivalent oxide film thickness
  • the insulator 254 functions as a part of the gate insulator.
  • silicon nitride formed by the PEALD method may be used as the insulator 254.
  • the insulator 254 is an insulator having at least nitrogen and silicon.
  • the insulator 254 may further have a barrier property against oxygen. As a result, oxygen contained in the insulator 250 can be suppressed from diffusing into the conductor 260.
  • the insulator 254 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 252, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 254 is thin.
  • the film thickness of the insulator 254 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 254 may have, at least in part, a region having the above-mentioned film thickness.
  • the film thickness of the insulator 254 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 254 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the conductor 260 functions as the first gate electrode of the transistor 200.
  • the conductor 260 preferably has a conductor 260a and a conductor 260b arranged on the conductor 260a.
  • the conductor 260a is preferably arranged so as to wrap the bottom surface and the side surface of the conductor 260b.
  • the upper surface of the conductor 260 substantially coincides with the upper surface of the insulator 250.
  • the conductor 260 is shown as a two-layer structure of the conductor 260a and the conductor 260b in FIGS. 11B and 11C, it may be a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule and copper atom.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one such as an oxygen atom and an oxygen molecule.
  • the conductor 260a has a function of suppressing the diffusion of oxygen, it is possible to suppress that the conductor 260b is oxidized by the oxygen contained in the insulator 250 and the conductivity is lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 260 also functions as wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity for example, as the conductor 260b, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a laminated structure, for example, titanium or a laminated structure of titanium nitride and the conductive material.
  • the conductor 260 is self-aligned so as to fill the opening formed in the insulator 280 or the like.
  • the conductor 260 can be reliably arranged in the region between the conductor 242a and the conductor 242b without aligning the conductor 260.
  • the height is preferably lower than the height of the bottom surface of the oxide 230b.
  • the conductor 260 which functions as a gate electrode, covers the side surface and the upper surface of the channel forming region of the oxide 230b via an insulator 250 or the like, so that the electric field of the conductor 260 can be applied to the channel forming region of the oxide 230b. It becomes easier to act on the whole. Therefore, the on-current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the difference is 0 nm or more and 100 nm or less, preferably 3 nm or more and 50 nm or less, and more preferably 5 nm or more and 20 nm or less.
  • the insulator 280 is provided on the insulator 275, and an opening is formed in the region where the insulator 250 and the conductor 260 are provided. Further, the upper surface of the insulator 280 may be flattened.
  • the insulator 280 that functions as an interlayer film preferably has a low dielectric constant.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the insulator 280 is provided by using the same material as the insulator 216, for example.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • materials such as silicon oxide, silicon oxynitride, and silicon oxide having pores are preferable because they can easily form a region containing oxygen desorbed by heating.
  • the insulator 280 preferably has an excess oxygen region or excess oxygen. Further, it is preferable that the concentration of impurities such as water and hydrogen in the insulator 280 is reduced.
  • impurities such as water and hydrogen in the insulator 280
  • silicon oxide, silicon oxynitride, or the like may be appropriately used for the insulator 280.
  • the insulator 280 By providing an insulator having excess oxygen in contact with the oxide 230, oxygen deficiency in the oxide 230 can be reduced and the reliability of the transistor 200 can be improved.
  • the insulator 280 containing excess oxygen can be formed.
  • the hydrogen concentration in the insulator 280 can be reduced.
  • the insulator 282 in contact with the upper surface of the insulator 280 may be formed into a film by a sputtering method in an atmosphere containing oxygen, and oxygen may be added to the insulator 280.
  • oxygen may be added to the insulator 280 in the film formation of the insulator 282
  • the film forming method of the insulator 280 is not limited to the sputtering method, and the CVD method, MBE method, PLD method, ALD method and the like are appropriately used. You may.
  • the insulator 280 may have a laminated structure of silicon oxide formed by a sputtering method and silicon oxide formed on the insulator by a CVD method. Further, silicon nitride may be further laminated on top of the silicon nitride.
  • the insulator 282 preferably functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above, and preferably has a function of capturing impurities such as hydrogen. Further, the insulator 282 preferably functions as a barrier insulating film that suppresses the permeation of oxygen.
  • a metal oxide having an amorphous structure for example, an insulator such as aluminum oxide may be used. In this case, the insulator 282 is an insulator having at least oxygen and aluminum.
  • the insulator 282 which has a function of capturing impurities such as hydrogen in contact with the insulator 280 in the region sandwiched between the insulator 212 and the insulator 283, hydrogen contained in the insulator 280 and the like can be obtained. Impurities can be captured and the amount of hydrogen in the region can be kept constant. In particular, it is preferable to use aluminum oxide having an amorphous structure as the insulator 282 because hydrogen may be captured or fixed more effectively. This makes it possible to manufacture a transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 282 is preferably formed by using a sputtering method. Oxygen can be added to the insulator 280 by forming the insulator 282 by the sputtering method.
  • the film forming method of the insulator 282 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • the insulator 283 functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above.
  • the insulator 283 is placed on top of the insulator 282.
  • a nitride containing silicon such as silicon nitride or silicon nitride oxide.
  • silicon nitride formed by a sputtering method may be used as the insulator 283.
  • a silicon nitride film having a high density can be formed.
  • silicon nitride formed by the PEALD method or the CVD method may be further laminated on the silicon nitride formed by the sputtering method.
  • the capacitive element 100 is arranged in the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285, and is in contact with the upper surface of the conductor 242b. It has an insulator 110, an insulator 130 on the insulator 283, and a conductor 120 on the insulator 130.
  • the conductor 120 has a laminated structure of the conductor 120a on the insulator 130 and the conductor 120b on the conductor 120a.
  • the part is arranged.
  • the conductor 110 functions as a lower electrode of the capacitive element 100
  • the conductor 120 functions as an upper electrode of the capacitive element 100
  • the insulator 130 functions as a dielectric of the capacitive element 100.
  • the upper electrode and the lower electrode are dielectrics not only on the bottom surface but also on the side surface at the openings of the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285. It is configured to face each other with a., And the capacitance per unit area can be increased. Therefore, the deeper the depth of the opening, the larger the capacitance of the capacitive element 100 can be. By increasing the capacitance per unit area of the capacitive element 100 in this way, it is possible to promote miniaturization or high integration of the semiconductor device.
  • the shape of the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285 as viewed from the upper surface may be a quadrangle or a polygonal shape other than the quadrangle. It may be a polygonal shape with curved corners, or a circular shape including an ellipse.
  • it is preferable that the area where the opening and the transistor 200 overlap is large in the top view.
  • it is preferable to provide the capacitive element 100 so that the capacitive element 100 is within the range of the conductor 242b in the top view.
  • the length of the conductor 110 in the channel width direction is smaller than the length of the conductor 242b in the channel width direction.
  • the occupied area of the semiconductor device having the capacitive element 100 and the transistor 200 can be reduced.
  • the present invention is not limited to this, and the length of the conductor 110 in the channel width direction may be larger than the length of the conductor 242b in the channel width direction.
  • the conductor 110 is arranged along the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the side surface and the bottom surface of the opening have a shape joined by a curved surface. With such a configuration, the conductor 110 can be formed into a film with good coverage at the opening.
  • the height of a part of the upper surface of the conductor 110 substantially coincides with the height of the upper surface of the insulator 285. Further, the upper surface of the conductor 242b is in contact with the lower surface of the conductor 110.
  • the conductor 110 is preferably formed into a film by using an ALD method, a CVD method, or the like, and the conductor shown in the previous embodiment may be used.
  • the conductor 110 titanium nitride formed by using the thermal ALD method can be used as the conductor 110.
  • the insulator 130 is arranged so as to cover a part of the conductor 110, the insulator 245, and the insulator 285.
  • the height of the upper surface of the region that overlaps with the insulator 130 may be higher than the height of the upper surface of the region that does not overlap with the insulator 130.
  • the insulator 130 is preferably formed into a film by using an ALD method, a CVD method, or the like. It is preferable to use a material capable of having ferroelectricity for the insulator 130.
  • Materials that can have strong dielectric properties include hafnium oxide, zirconium oxide, HfZrOX ( X is a real number larger than 0), hafnium oxide and element J1 (here, element J1 is zirconium (Zr), silicon. (Si), aluminum (Al), gadrinium (Gd), yttrium (Y), lanthanum (La), strontium (Sr), etc.) added to zirconium oxide with element J2 (element J2 here is hafnium) (Hf), silicon (Si), aluminum (Al), gadrinium (Gd), yttrium (Y), lanthanum (La), strontium (Sr), etc.) are added to the material.
  • PbTIO X barium titanate strontium (BST), barium titanate, lead zirconate titanate (PZT), strontium bismuthate tantanate (SBT), bismuth ferrite (BFO).
  • BST barium titanate strontium
  • PZT barium titanate
  • SBT strontium bismuthate tantanate
  • BFO bismuth ferrite
  • Barium titanate, and the like, and a piezoelectric ceramic having a perovskite structure may be used.
  • the material capable of having ferroelectricity for example, a mixture or compound composed of a plurality of materials selected from the materials listed above can be used.
  • the insulator 130 may have a laminated structure composed of a plurality of materials selected from the materials listed above.
  • the crystal structure (characteristics) of hafnium oxide, zirconium oxide, HfZrOX , and materials obtained by adding the element J1 to hafnium oxide may change not only depending on the film forming conditions but also depending on various processes.
  • a material exhibiting ferroelectricity is not only referred to as a ferroelectric substance, but also as a material capable of having ferroelectricity.
  • hafnium oxide, or a material having hafnium oxide and zirconium oxide as a material capable of having ferroelectricity is preferable because it can have ferroelectricity even when processed into a thin film of several nm.
  • the film thickness of the insulator 130 can be 100 nm or less, preferably 50 nm or less, more preferably 20 nm or less, and further preferably 10 nm or less.
  • the capacitive element 100 can be combined with the miniaturized transistor 200 to form a semiconductor device.
  • a layered material capable of having ferroelectricity may be referred to as a ferroelectric layer or a metal oxide film.
  • a non-volatile storage element can be formed by using a capacitive element (hereinafter, may be referred to as a ferroelectric capacitor) using the material as a dielectric.
  • a non-volatile storage element using a ferroelectric capacitor may be referred to as a FeRAM (Ferroelectric Random Access Memory), a ferroelectric memory, or the like.
  • a ferroelectric memory may have a transistor and a ferroelectric capacitor, and one of the source and drain of the transistor may be electrically connected to one terminal of the ferroelectric capacitor. Therefore, the semiconductor device having the capacitive element 100 and the transistor 200 shown in the present embodiment can function as a ferroelectric memory.
  • the insulator 130 may have a laminated structure of the above-mentioned material having ferroelectricity and a material having a large dielectric strength.
  • Materials with high dielectric strength include silicon oxide, silicon nitride, silicon nitride, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon added, silicon oxide with carbon and nitrogen added, and oxidation with pores. There are silicon or resin.
  • the conductor 120 is arranged so as to fill the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the conductor 120 has a region overlapping with the insulator 285 via the insulator 130.
  • the conductor 120 can be insulated from the conductor 110 via the insulator 130.
  • the portion of the conductor 120 above the insulator 283 may be routed and formed in a wiring shape.
  • the conductor 120 preferably has a conductor 120a and a conductor 120b on the conductor 120a.
  • the conductor 120a may be provided with a thin conductive film having a good covering property on the insulator 130.
  • the conductor 120b may be arranged so as to embed an opening on the conductor 120a.
  • the conductor 120a is preferably formed into a film by using an ALD method, a CVD method, or the like, and the conductor shown in the previous embodiment may be used.
  • the conductor 120a titanium nitride formed by the ALD method can be used as the conductor 120a.
  • the conductor 120b is preferably formed into a film by using an ALD method, a CVD method, a sputtering method, or the like, and the conductor shown in the previous embodiment may be used.
  • As the conductor 120b tungsten formed by a sputtering method can be used.
  • the conductor 120 is not limited to the two-layer structure, and may be a single-layer structure or a laminated structure having three or more layers.
  • a conductor that functions as wiring may be arranged in contact with the upper surface of the conductor 120.
  • the conductor it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • the insulator 245 is arranged in contact with the side surfaces of the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the conductor 110 is provided in contact with the inner side surface of the insulator 245, the insulator 130 is provided in contact with the inner side surface of the conductor 110, and the conductor 120 is provided in contact with the inner side surface of the insulator 130. ..
  • a barrier insulating film that can be used for the insulator 275 or the like may be used.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 245 is provided in contact with the insulator 283, the insulator 282, the insulator 275, and the insulator 271, impurities such as water and hydrogen contained in the insulator 280 or the insulator 285 are contained in the conductor 110. It can be suppressed from being mixed in the oxide 230 through.
  • silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 280 from being absorbed by the conductor 110.
  • the first insulator in contact with the inner wall of the opening such as the insulator 280 and the second insulator inside thereof are a barrier insulating film against oxygen.
  • a barrier insulating film against hydrogen it is preferable to use a barrier insulating film against hydrogen in combination.
  • aluminum oxide formed by the ALD method may be used as the first insulator, and silicon nitride formed by the PEALD method may be used as the second insulator.
  • the insulator 2445 the configuration in which the first insulator and the second insulator are laminated is shown, but the present invention is not limited to this.
  • the insulator 245 may be provided as a single layer or a laminated structure having three or more layers.
  • an insulator substrate for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (yttria stabilized zirconia substrate, etc.), a resin substrate, and the like.
  • the semiconductor substrate include a semiconductor substrate made of silicon and germanium, and a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • the conductor substrate includes a graphite substrate, a metal substrate, an alloy substrate, a conductive resin substrate and the like.
  • the substrate having a metal nitride there are a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided in an insulator substrate a substrate in which a conductor or an insulator is provided in a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided in a conductor substrate, and the like.
  • those on which an element is provided may be used.
  • Elements provided on the substrate include a capacitance element, a resistance element, a switch element, a light emitting element, a storage element, and the like.
  • Insulator examples include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, metal nitride oxides and the like.
  • Examples of the insulator having a high specific dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitrides having aluminum and hafnium, oxides having silicon and hafnium, silicon and hafnium. There are nitrides having oxides, or nitrides having silicon and hafnium.
  • Examples of the insulator having a low relative permittivity include silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and empty. There are silicon oxide with pores, resin, and the like.
  • the transistor using a metal oxide can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen.
  • the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium, or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen
  • Metal oxides such as tantalum oxide, and metal nitrides such as aluminum nitride, silicon nitride, and silicon nitride can be used.
  • the insulator that functions as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxygen deficiency of the oxide 230 can be compensated by having the structure in which silicon oxide or silicon oxide having a region containing oxygen desorbed by heating is in contact with the oxide 230.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from the above, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • a laminated structure in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined is used for the conductor functioning as a gate electrode.
  • a conductive material containing oxygen may be provided on the channel forming region side.
  • the conductor that functions as the gate electrode it is preferable to use a conductive material containing a metal element and oxygen contained in the metal oxide in which the channel is formed.
  • the above-mentioned conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride and tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • Metal Oxide As the oxide 230, it is preferable to use a metal oxide (oxide semiconductor) that functions as a semiconductor.
  • a metal oxide oxide semiconductor
  • the metal oxide applicable to the oxide 230 according to the present invention will be described.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. Further, one or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like may be contained.
  • the metal oxide is an In-M-Zn oxide having indium, the element M, and zinc.
  • the element M is aluminum, gallium, yttrium, or tin.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like.
  • the element M a plurality of the above-mentioned elements may be combined in some cases.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, the metal oxide having nitrogen may be referred to as a metal oxide.
  • FIG. 13A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes “completable amorphous”.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned crystal) (exclusion single crystal).
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 13A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 13B may be simply referred to as an XRD spectrum in the present specification.
  • the thickness of the CAAC-IGZO film shown in FIG. 13B is 500 nm.
  • the horizontal axis is 2 ⁇ [deg. ], And the vertical axis is intensity [a. u. ].
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 13C.
  • FIG. 13C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 13A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystal oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. The In layer may contain Zn.
  • the layered structure is observed as a grid image, for example, in a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam transmitted through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between the atoms changes due to the replacement of metal atoms. it is conceivable that.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities, the generation of defects, etc., CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • nc-OS may be indistinguishable from a-like OS or amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as selected area electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called a mosaic shape or a patch shape.
  • the CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). It is said.). That is, the CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region where [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) are unevenly distributed and have a mixed structure.
  • CAC-OS When CAC-OS is used for a transistor, the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function). Can be added to CAC-OS. That is, the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on -current (Ion), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Ion on -current
  • ⁇ high field effect mobility
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • the carrier concentration in the channel formation region of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ . It is 10 11 cm -3 or less, more preferably 1 ⁇ 10 10 cm -3 or less, and 1 ⁇ 10 -9 cm -3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the channel formation region of the oxide semiconductor and the concentration of silicon or carbon near the interface with the channel formation region of the oxide semiconductor is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the channel formation region of the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less. ..
  • the nitrogen concentration in the channel formation region of the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms. / Cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the channel forming region of the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 5 ⁇ 10 19 atoms / cm 3 , more preferably 1 ⁇ 10. It should be less than 19 atoms / cm 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor material that can be used for the oxide 230 is not limited to the above-mentioned metal oxide.
  • a semiconductor material having a bandgap (a semiconductor material that is not a zero-gap semiconductor) may be used.
  • a semiconductor of a simple substance element such as silicon, a compound semiconductor such as gallium arsenide, a layered substance (also referred to as an atomic layer material, a two-dimensional material, etc.) that functions as a semiconductor, and the like as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • a layered crystal structure is a structure in which layers formed by covalent or ionic bonds are laminated via bonds that are weaker than covalent or ionic bonds, such as van der Waals forces.
  • the layered material has high electrical conductivity in the unit layer, that is, high two-dimensional electrical conductivity.
  • Chalcogenides are compounds containing chalcogens. Chalcogen is a general term for elements belonging to Group 16, and includes oxygen, sulfur, selenium, tellurium, polonium, and livermorium. Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • oxide 230 for example, it is preferable to use a transition metal chalcogenide that functions as a semiconductor.
  • Specific transition metal chalcogenides applicable as oxide 230 include molybdenum sulfide (typically MoS 2 ), molybdenum selenate (typically MoSe 2 ), and molybdenum tellurium (typically MoTe 2 ).
  • Tungsten disulfide typically WS 2
  • Tungsten disulfide typically WSe 2
  • Tungsten tellurium typically WTe 2
  • Hafnium sulfide typically HfS 2
  • Hafnium serene typically typically
  • Typical examples include HfSe 2 ), zirconium sulfide (typically ZrS 2 ), and zirconium selenium (typically ZrSe 2 ).
  • FIG. A shows a top view of the semiconductor device.
  • FIG. B is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A1-A2 shown in each FIG. A.
  • some elements are omitted for the sake of clarity of the figure.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the materials described in detail in ⁇ Semiconductor device configuration example> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device shown in FIGS. 14A and 14B is a modification of the semiconductor device shown in FIGS. 11A to 11D.
  • the semiconductor device shown in FIGS. 14A and 14B is different from the semiconductor device shown in FIGS. 11A to 11D in that the conductor 240 and the conductor 246 are provided.
  • the conductor 240 functions as a plug electrically connected to one of the source and drain of the transistor 200
  • the conductor 246 functions as a wiring connected to the plug.
  • the conductor 240 is provided so as to embed the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the lower surface of the conductor 240 is in contact with the upper surface of the conductor 242a.
  • the conductor 240 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 240 may have a laminated structure of a first conductor having a thin film thickness provided along the side surface and the bottom surface of the opening and the second conductor on the first conductor.
  • a conductive material having a function of suppressing the permeation of impurities such as water and hydrogen is used for the first conductor arranged in the vicinity of the insulator 285 and the insulator 280.
  • a conductive material having a function of suppressing the permeation of impurities such as water and hydrogen is used for the first conductor arranged in the vicinity of the insulator 285 and the insulator 280.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the permeation of impurities such as water and hydrogen may be used in a single layer or in a laminated manner.
  • impurities such as water and hydrogen contained in the layer above the insulator 283 can be suppressed from being mixed into the oxide 230 through the conductor 240.
  • the above-mentioned conductive material containing tungsten, copper, or aluminum as a main component may be used.
  • the conductor 240 shown in FIG. 14B shows a configuration in which the first conductor and the second conductor are laminated, but the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a laminated structure having three or more layers.
  • the conductor 246 may be arranged in contact with the upper surface of the conductor 240.
  • the conductor 246 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 246 may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the height of the upper surface of the region that overlaps with the conductor 246 may be higher than the height of the upper surface of the region that does not overlap with the conductor 246.
  • the conductor 246 may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator 241 that functions as a barrier insulating film is provided between the conductor 240 and the insulator 280.
  • the insulator 245 is preferably arranged in contact with the side surfaces of the openings formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285.
  • the insulator 241 preferably has the same structure as the above-mentioned insulator 245.
  • the insulator 286 is provided so as to cover the conductor 246 and the insulator 285.
  • the insulator 286 may be formed by using an insulating material that can be used for the insulator 285.
  • This modification is a configuration in which the capacitive element 100 is formed after the conductor 240 and the conductor 246 are formed. Therefore, unlike the semiconductor devices shown in FIGS. 11A to 11D, a part of the lower surface of the insulator 130 and a part of the side surface of the insulator 245 are in contact with the insulator 286. That is, the opening in which the capacitive element 100 is embedded is deepened corresponding to the thickness of the insulator 286. As a result, the capacitance of the capacitive element 100 can be increased without increasing the occupied area of the semiconductor device.
  • the semiconductor device shown in FIGS. 15A and 15B is a modification of the semiconductor device shown in FIGS. 11A to 11D.
  • the semiconductor device shown in FIGS. 15A and 15B has an insulator 241a, a conductor 240a, and a conductor 246a on the conductor 242a, similarly to the semiconductor device shown in FIGS. 16A and 16B. Further, on the conductor 120, the insulator 241b, the conductor 240b and the conductor 246b are provided.
  • the conductor 240b functions as a plug electrically connected to one of the terminals of the capacitive element 100, and the conductor 246b functions as a wiring connected to the plug.
  • the same conductive material as the above-mentioned insulator 241 can be used.
  • the conductor 240a and the conductor 240b the same conductive material as the above-mentioned conductor 240 can be used.
  • the conductor 246a and the conductor 246b the same conductive material as the conductor 246 described above can be used.
  • the semiconductor devices shown in FIGS. 15A and 15B have a configuration in which the conductor 240a and the conductor 240b are formed after the capacitive element 100 is formed. Therefore, the lower surfaces of the conductor 246a and the conductor 246b come into contact with the upper surface of the insulator 285 formed by covering the conductor 120.
  • the semiconductor devices shown in FIGS. 15A and 15B do not have an interlayer insulating film between the insulator 283 and the insulator 130, and the lower surface of the insulator 130 is not provided.
  • the upper surface of the insulator 283 is in contact with the insulator 283.
  • the semiconductor device shown in FIGS. 16A and 16B is a modification of the semiconductor device shown in FIGS. 15A and 15B.
  • the semiconductor device shown in FIGS. 16A and 16B is different from the semiconductor device shown in FIGS. 15A and 15B in that the insulator 283 is in contact with a part of the upper surface of the insulator 212. Therefore, the transistor 200 is arranged in the region sealed by the insulator 283 and the insulator 212. With the above configuration, it is possible to prevent hydrogen contained outside the sealed region from being mixed into the sealed region. Further, in the transistor 200 shown in FIGS.
  • the configuration in which the insulator 212 and the insulator 283 are provided as a single layer is shown, but the present invention is not limited thereto.
  • the insulator 212 and the insulator 283 may each be provided as a laminated structure having two or more layers.
  • FIG. 17A shows a top view of the semiconductor device 500.
  • the x-axis shown in FIG. 17A is parallel to the channel length direction of the transistor 200, and the y-axis is perpendicular to the x-axis.
  • FIG. 17B is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A1-A2 shown in FIG. 17A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 17C is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A3-A4 shown in FIG. 17A, and is also a cross-sectional view of the opening region 400 and its vicinity.
  • some elements are omitted for the purpose of clarifying the figure.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the materials described in detail in ⁇ Semiconductor device configuration example> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device 500 shown in FIGS. 17A to 17C is a modification of the semiconductor device shown in FIGS. 11A to 11D.
  • the semiconductor device 500 shown in FIGS. 17A to 17C is different from the semiconductor device shown in FIGS. 11A to 11D in that the opening region 400 is formed in the insulator 282 and the insulator 280. Further, it differs from the semiconductor device shown in FIGS. 11A to 11D in that the sealing portion 265 is formed so as to surround the plurality of transistors 200 and the capacitive element 100.
  • the semiconductor device 500 has a plurality of transistors 200, a plurality of capacitive elements 100, and a plurality of aperture regions 400 arranged in a matrix. Further, a plurality of conductors 260 that function as gate electrodes of the transistor 200 are provided so as to extend in the y-axis direction.
  • the opening region 400 is formed in a region that does not overlap with the oxide 230 and the conductor 260. Further, the sealing portion 265 is formed so as to surround the plurality of transistors 200, the plurality of capacitive elements 100, the plurality of conductors 260, and the plurality of opening regions 400.
  • the number, arrangement, and size of the transistor 200, the capacitive element 100, the conductor 260, and the opening region 400 are not limited to the structure shown in FIG. 17, and may be appropriately set according to the design of the semiconductor device 500. good.
  • the sealing portion 265 is provided so as to surround the plurality of transistors 200, the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is provided so as to cover the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is in contact with the upper surface of the insulator 214.
  • an insulator 274 is provided between the insulator 283 and the insulator 285.
  • the height of the upper surface of the insulator 274 is substantially the same as that of the uppermost surface of the insulator 283.
  • the same insulator as the insulator 280 can be used.
  • a plurality of transistors 200 can be wrapped (sealed) with the insulator 283, the insulator 214, and the insulator 212.
  • one or more of the insulator 283, the insulator 214, and the insulator 212 preferably functions as a barrier insulating film against hydrogen.
  • the insulator 283, the insulator 214, and the insulator 212 having such a function may be referred to as a sealing film.
  • the insulator 282 has an opening. Further, in the opening region 400, the insulator 280 may overlap with the opening of the insulator 282 and have a groove portion. The depth of the groove portion of the insulator 280 may be set so that the upper surface of the insulator 275 is exposed at the deepest, and may be, for example, about 1/4 or more and 1/2 or less of the maximum film thickness of the insulator 280.
  • the insulator 283 is in contact with the side surface of the insulator 282, the side surface of the insulator 280, and the upper surface of the insulator 280 inside the opening region 400. Further, in the opening region 400, a part of the insulator 274 may be formed so as to embed the recess formed in the insulator 283. At this time, the height of the upper surface of the insulator 274 formed in the opening region 400 and the height of the uppermost surface of the insulator 283 may be substantially the same.
  • hydrogen contained in the insulator 280 can be combined with oxygen and released to the outside through the opening region 400. Hydrogen combined with oxygen is released as water. Therefore, it is possible to reduce the hydrogen contained in the insulator 280 and reduce the hydrogen contained in the insulator 280 from being mixed in the oxide 230.
  • the shape of the opening region 400 in the top view is substantially rectangular, but the present invention is not limited to this.
  • the shape of the opening region 400 in the top view may be a rectangle, an ellipse, a circle, a rhombus, or a combination thereof.
  • the area of the opening region 400 and the arrangement interval can be appropriately set according to the design of the semiconductor device including the transistor 200. For example, in a region where the density of the transistor 200 is low, the area of the opening region 400 may be increased or the arrangement interval of the opening regions 400 may be narrowed. Further, for example, in a region where the density of the transistor 200 is high, the area of the opening region 400 may be narrowed or the arrangement interval of the opening region 400 may be widened.
  • a new transistor can be provided.
  • a semiconductor device having little variation in transistor characteristics Alternatively, one aspect of the present invention can provide a semiconductor device having good electrical characteristics. Alternatively, one aspect of the present invention can provide a semiconductor device with good reliability.
  • a semiconductor device having low power consumption can be provided.
  • a capacitive element containing a material capable of having ferroelectricity it is possible to provide a capacitive element containing a material capable of having ferroelectricity.
  • the capacitive element can be provided with good productivity.
  • the semiconductor device capable of miniaturization or high integration can be provided.
  • FIG. 18 shows an example of a semiconductor device (storage device) according to one aspect of the present invention.
  • the transistor 200 is provided above the transistor 300, and the capacitive element 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 200 the transistor 200 described in the previous embodiment can be used.
  • the capacitive element 100 the capacitive element 100 described in the previous embodiment can be used.
  • FIG. 18 shows an example in which the capacitive element 100 and the transistor 200 shown in FIG. 14 are used, the present invention is not limited to this, and the capacitive element 100 and the transistor 200 can be appropriately selected.
  • the capacitive element 100 is made of a material capable of having a ferroelectricity, which has a property that polarization is generated inside by applying an electric field from the outside and the polarization remains even if the electric field is set to zero. This makes it possible to form a non-volatile storage element using the capacitive element 100. That is, a 1-transistor 1-capacitor type ferroelectric memory can be formed by using a capacitive element that functions as a ferroelectric capacitor and a transistor 200.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer having an oxide semiconductor.
  • the transistor 200 has a characteristic of having a high withstand voltage. Therefore, by using an oxide semiconductor for the transistor 200, a high voltage can be applied to the transistor 200 even if the transistor 200 is miniaturized. By miniaturizing the transistor 200, the occupied area of the semiconductor device can be reduced.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300. Further, the wiring 1003 is electrically connected to one of the source and drain of the transistor 200, the wiring 1004 is electrically connected to one of the first gates of the transistor 200, and the wiring 1005 is electrically connected to one of the electrodes of the capacitive element 100. The wiring 1006 is electrically connected to the second gate of the transistor 200, and the wiring 1007 is electrically connected to the gate of the transistor 300.
  • the storage devices shown in FIG. 18 can form a memory cell array by arranging them in a matrix.
  • the transistor 300 is provided on the substrate 311 and has a conductor 316 that functions as a gate, an insulator 315 that functions as a gate insulator, a semiconductor region 313 that is a part of the substrate 311 and a low that functions as a source region or a drain region. It has a resistance region 314a and a low resistance region 314b.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the semiconductor region 313 (a part of the substrate 311) in which the channel is formed has a convex shape. Further, the side surface and the upper surface of the semiconductor region 313 are provided so as to be covered by the conductor 316 via the insulator 315.
  • the conductor 316 may be made of a material that adjusts the work function. Since such a transistor 300 utilizes a convex portion of a semiconductor substrate, it is also called a FIN type transistor. In addition, it may have an insulator that is in contact with the upper part of the convex portion and functions as a mask for forming the convex portion. Further, although the case where a part of the semiconductor substrate is processed to form a convex portion is shown here, the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • the transistor 300 shown in FIG. 18 is an example, and the transistor 300 is not limited to the structure thereof, and an appropriate transistor may be used according to the circuit configuration or the driving method.
  • a wiring layer provided with an interlayer film, wiring, a plug, and the like may be provided between the structures. Further, a plurality of wiring layers can be provided according to the design.
  • the conductor having a function as a plug or wiring may collectively give a plurality of structures the same reference numeral. Further, in the present specification and the like, the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • an insulator 320, an insulator 322, an insulator 324, and an insulator 326 are laminated in this order on the transistor 300 as an interlayer film. Further, the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a capacitive element 100, a conductor 328 electrically connected to the transistor 200, a conductor 330, and the like. The conductor 328 and the conductor 330 function as a plug or wiring.
  • the insulator that functions as an interlayer film may function as a flattening film that covers the uneven shape below the insulator.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354. The conductor 356 functions as a plug or wiring.
  • the insulator 210, the insulator 212, the insulator 214, and the insulator 216 are embedded with a conductor 218, a conductor (conductor 205) constituting the transistor 200, and the like.
  • the conductor 218 has a function as a plug or wiring for electrically connecting to the capacitive element 100 or the transistor 300.
  • the insulator 217 is provided in contact with the side surface of the conductor 218 that functions as a plug.
  • the insulator 217 is provided in contact with the inner wall of the opening formed in the insulator 210, the insulator 212, the insulator 214, and the insulator 216. That is, the insulator 217 is provided between the conductor 218 and the insulator 210, the insulator 212, the insulator 214, and the insulator 216. Since the conductor 205 can be formed in parallel with the conductor 218, the insulator 217 may be formed in contact with the side surface of the conductor 205.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 217 is provided in contact with the insulator 210, the insulator 212, the insulator 214, and the insulator 222, impurities such as water or hydrogen from the insulator 210 or the insulator 216 or the like are oxidized through the conductor 218. It is possible to suppress mixing with the object 230. In particular, silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 210 or the insulator 216 from being absorbed by the conductor 218.
  • the insulator 217 can be formed in the same manner as the insulator 241.
  • silicon nitride may be formed into a film by using the PEALD method, and an opening reaching the conductor 356 may be formed by anisotropic etching.
  • the conductor 112 is provided on the insulator 285 and the conductor 240.
  • the conductor 112 has a function as a plug or wiring for electrically connecting to the transistor 200 or the transistor 300.
  • An insulator 286 is provided so as to cover the insulator 285 and the conductor 112.
  • An insulator 150 is provided so as to cover the insulator 286 and the capacitive element 100.
  • the insulator 285 and the conductor 112 may be covered with a barrier insulating film against hydrogen.
  • a barrier insulating film against hydrogen it is preferable to provide an insulator 152a that covers the insulator 285 and the conductor 112, and an insulator 152b on the insulator 152a.
  • a barrier insulating film that can be used for the above-mentioned insulator 283 or the like may be used.
  • the film of the insulator 152a may be formed by using a sputtering method.
  • a sputtering method silicon nitride formed by a sputtering method can be used. Since the sputtering method does not require the use of molecules containing hydrogen in the film-forming gas, the hydrogen concentration of the insulator 152a can be reduced. By reducing the hydrogen concentration of the insulator 152a in contact with the conductor 112 and the insulator 285 in this way, it is possible to suppress the diffusion of hydrogen from the insulator 152a to the conductor 112 and the insulator 285.
  • the insulator 152b is formed by using the ALD method, particularly the PEALD method.
  • the insulator 152b silicon nitride formed by the PEALD method can be used.
  • the insulator 152b can be formed into a film with good coverage. Therefore, even if pinholes or step breaks are formed in the insulator 152a due to the unevenness of the base, hydrogen can be formed by covering them with the insulator 152b. Can be reduced from diffusing into the conductor 112 and the insulator 285.
  • the film forming method of the insulator 152a and the insulator 152b is not limited to the sputtering method and the ALD method, and the CVD method, the MBE method, the PLD method and the like can be appropriately used. Further, although the two-layer structure of the insulator 152a and the insulator 152b is shown above, the present invention is not limited to this, and a single-layer structure or a laminated structure of three or more layers may be used.
  • the insulator 283 and the insulator 212 may also be a barrier insulating film having a laminated structure, similarly to the insulator 152a and the insulator 152b.
  • the insulator 286 and the capacitive element 100 may be covered with a barrier insulating film against hydrogen.
  • a barrier insulating film against hydrogen it is preferable to provide an insulator 154a that covers the insulator 286 and the capacitive element 100, and an insulator 154b on the insulator 154a.
  • the capacitive element 100 is sealed in the insulator 154a and the insulator 154b, and the insulator 154a and the insulator 154b function as a sealing film.
  • the insulator 154a can use the same barrier insulating film as the insulator 152a, and the insulator 154b can use the same barrier insulating film as the insulator 152b.
  • the insulator 154a and an insulator 154b it is possible to reduce the diffusion of impurities such as hydrogen contained in the insulator 150 and the like to the transistor 200 via the capacitive element 100.
  • Examples of the insulator that can be used as the interlayer film include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, and metal nitride oxides.
  • the material may be selected according to the function of the insulator.
  • the insulator 150, the insulator 210, the insulator 352, the insulator 354, and the like have an insulator having a low relative permittivity.
  • the insulator preferably has silicon oxide to which fluorine has been added, silicon oxide to which carbon has been added, silicon oxide to which carbon and nitrogen have been added, silicon oxide having pores, or a resin.
  • the insulator may be silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon, silicon oxide with carbon and nitrogen, or silicon oxide with pores.
  • silicon oxide and silicon oxide nitride are thermally stable, they can be combined with a resin to form a laminated structure that is thermally stable and has a low relative permittivity.
  • the resin include polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, and the like.
  • a transistor using an oxide semiconductor can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen. Therefore, for the insulator 214, the insulator 212, the insulator 350, and the like, an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen may be used.
  • Examples of the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or Metal oxides such as tantalum oxide, silicon nitride oxide, silicon nitride and the like can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, and indium.
  • a material containing one or more metal elements selected from ruthenium and the like can be used.
  • a semiconductor having high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, and a silicide such as nickel silicide may be used.
  • the conductor 328, the conductor 330, the conductor 356, the conductor 218, the conductor 112, and the like include a metal material, an alloy material, a metal nitride material, a metal oxide material, and the like formed of the above materials.
  • a metal material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • the capacitive element 100 is insulated by forming the conductor 120a by a method involving substrate heating such as a thermal ALD method, so that the conductor 120a is not baked at a high temperature after formation.
  • the ferroelectricity of the body 130 can be increased. Therefore, since the semiconductor device can be manufactured without baking at a high temperature, a low resistance conductive material such as copper having a low melting point can be used.
  • an insulator having an excess oxygen region may be provided in the vicinity of the oxide semiconductor. In that case, it is preferable to provide an insulator having a barrier property between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • an insulator 241 between the insulator 224 and the insulator 280 having excess oxygen and the conductor 240.
  • the insulator 241 is provided in contact with the insulator 222, the insulator 282, and the insulator 283, so that the insulator 224 and the transistor 200 are sealed by an insulator having a barrier property. Can be done.
  • the insulator 241 it is possible to prevent the excess oxygen contained in the insulator 224 and the insulator 280 from being absorbed by the conductor 240. Further, by having the insulator 241, it is possible to suppress the diffusion of hydrogen, which is an impurity, to the transistor 200 via the conductor 240.
  • an insulating material having a function of suppressing the diffusion of impurities such as water or hydrogen and oxygen it is preferable to use silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide and the like.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, and tantalum oxide can be used.
  • the transistor 200 may be configured to be sealed with an insulator 212, an insulator 214, an insulator 282, and an insulator 283.
  • an insulator 212, an insulator 214, an insulator 282, and an insulator 283 With such a configuration, it is possible to reduce the mixing of hydrogen contained in the insulator 274, the insulator 285, the insulator 150 and the like into the insulator 280 and the like.
  • the insulator 212, the insulator 214, the insulator 282, and the insulator 283 function as a sealing film.
  • the conductor 240 penetrates the insulator 283 and the insulator 282, and the conductor 218 penetrates the insulator 214 and the insulator 212.
  • the insulator 241 is in contact with the conductor 240.
  • the insulator 217 is provided in contact with the conductor 218.
  • the transistor 200 is sealed with the insulator 212, the insulator 214, the insulator 282, the insulator 283, the insulator 241 and the insulator 217, and impurities such as hydrogen contained in the insulator 274 and the like are outside. It is possible to reduce contamination from.
  • one transistor 200 is shown in the region sealed by the insulator 212, the insulator 283, and the like, but the present invention is not limited to this, and the sealed region is not limited to this.
  • a plurality of transistors 200 can be provided.
  • a dicing line (sometimes referred to as a scribe line, a division line, or a cutting line) provided when a plurality of semiconductor devices are taken out in the form of chips by dividing a large-area substrate into semiconductor elements will be described. ..
  • a dividing method for example, there is a case where a groove (dicing line) for dividing a semiconductor element is first formed on a substrate, then the dicing line is cut, and the semiconductor device is divided (divided) into a plurality of semiconductor devices.
  • the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line it is preferable to design so that the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line. That is, openings are provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216 in the vicinity of the region serving as the dicing line provided on the outer edge of the memory cell having the plurality of transistors 200.
  • the insulator 214 and the insulator 283 come into contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216.
  • openings may be provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, the insulator 216, and the insulator 214.
  • the insulator 212 and the insulator 283 come into contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 222, the insulator 216, and the insulator 214. ..
  • the insulator 212 and the insulator 283 may be formed by using the same material and the same method. By providing the insulator 212 and the insulator 283 with the same material and the same method, the adhesion can be enhanced. For example, it is preferable to use silicon nitride.
  • the transistor 200 can be wrapped by the insulator 212, the insulator 214, the insulator 282, and the insulator 283. Since at least one of the insulator 212, the insulator 214, the insulator 282, and the insulator 283 has a function of suppressing the diffusion of oxygen, hydrogen, and water, the semiconductor element shown in the present embodiment is formed. By dividing the substrate for each circuit region, even if it is processed into a plurality of chips, impurities such as hydrogen or water are prevented from being mixed in from the side surface direction of the divided substrate and diffused to the transistor 200. Can be done.
  • the structure can prevent the excess oxygen of the insulator 280 and the insulator 224 from diffusing to the outside. Therefore, the excess oxygen of the insulator 280 and the insulator 224 is efficiently supplied to the oxide in which the channel is formed in the transistor 200.
  • the oxygen can reduce the oxygen deficiency of the oxide in which the channel is formed in the transistor 200.
  • the oxide in which the channel is formed in the transistor 200 can be made into an oxide semiconductor having a low defect level density and stable characteristics. That is, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and improve reliability.
  • the capacitive element 100 is formed so as to be embedded in the insulator 285, the insulator 280, or the like, but the present invention is not limited thereto. As shown in FIG. 19, the planar type capacitive element 100 may be provided on the insulator 285.
  • the capacitive element 100 has a conductor 110, an insulator 130 that covers the conductor 110, and a conductor 120 (conductor 120a and conductor 120b) that covers the insulator 130.
  • the insulator 130 covers the upper surface and the side surface of the conductor 110 to separate the conductor 110 from the conductor 120.
  • the conductor 110, the insulator 130, and the conductor 120 [constituent example of the storage device] and the description of the previous embodiment can be referred to.
  • the conductor 110 is formed in the same layer as the conductor 112 and is in contact with the upper surface of the conductor 240.
  • the conductor 110 is electrically connected to one of the source and drain of the transistor 200 via the conductor 240.
  • the insulator 155 is provided so as to cover the conductor 120, the insulator 130, and the conductor 112.
  • an insulator having a function of capturing and fixing hydrogen which can be used for the insulator 214, the insulator 282, or the like.
  • aluminum oxide AlO x (x is an arbitrary number larger than 0)
  • the AlO x preferably has an amorphous structure. In such a metal oxide having an amorphous structure, the oxygen atom has a dangling bond, and the dangling bond may have a property of capturing or fixing hydrogen.
  • the insulator 155 aluminum oxide formed by the ALD method or an aluminum oxide film formed by the sputtering method can be used. Further, for example, the insulator 155 may be a laminated film of aluminum oxide formed by the ALD method and aluminum oxide formed on the aluminum oxide by the sputtering method.
  • the insulator 155 By providing such an insulator 155 so as to cover the capacitance element 100, hydrogen contained in the insulator 130 of the capacitance element 100 can be captured and fixed, and the hydrogen concentration in the insulator 130 can be reduced. As a result, the crystallinity of the insulator 130 can be improved, and the ferroelectricity of the insulator 130 can be enhanced. Further, the leakage current between the conductor 110 and the conductor 120 can be reduced.
  • the configuration is not limited to this, and the insulator 155 may not be provided.
  • the insulator 152a and the insulator 152b which function as a barrier insulating film against hydrogen, on the conductor 112 and the conductor 120.
  • the insulator 152a and the insulator 152b are provided on the insulator 155.
  • an insulator 287 that functions as a barrier insulating film against hydrogen on the insulator 285.
  • a conductor 112, a conductor 110, and an insulator 155 are provided in contact with the insulator 287.
  • the insulator 287 the same barrier insulating film as the insulator 283 can be used.
  • the insulator 155 and the insulator 287 are in contact with each other in a region that does not overlap with the capacitive element 100. That is, the capacitive element 100 is sealed by the insulator 155, the insulator 152a, the insulator 152b, and the insulator 287.
  • the insulator 155, the insulator 152a, the insulator 152b, and the insulator 287 function as a sealing film.
  • the insulator 287 and the insulator 152a are in contact with each other in a region that does not overlap with the capacitance element 100, and the insulator 152a, the insulator 152b, and the insulator 287 make the capacitance element 100. Is sealed.
  • the transistor 200 is also sealed with an insulator 283, an insulator 214, and an insulator 212, which function as a barrier insulating film against hydrogen.
  • an insulator 283, an insulator 214, and an insulator 212 which function as a barrier insulating film against hydrogen.
  • the storage device shown in FIG. 19 has a configuration in which the transistor 200 and the capacitive element 100 are electrically connected, but the present invention is not limited to this. As shown in FIG. 20A, the transistor 200 and the capacitive element 100 may be configured not to be electrically connected.
  • the storage device shown in FIG. 20A has the same configuration as the storage device shown in FIG. 19 for the transistor 200 and the capacitive element 100 above the insulator 212.
  • the structure below the insulator 212 may be the same as that of the storage device shown in FIG. 19, or the substrate 311 may be provided in contact with the bottom of the insulator 212.
  • an opening may be formed in the insulator 286, the insulator 152b, the insulator 152a, and the insulator 155, and the conductor 288 and the insulator 289 may be provided so as to embed the opening. good.
  • the conductor 288 has the same configuration as the conductor 240, and the insulator 289 has the same configuration as the insulator 241.
  • one of the source and drain of the transistor 200 is electrically connected to the wiring 1003 via the conductor 288, and the other of the source and drain of the transistor 200 is electrically connected to the wiring 1008 via the conductor 288. Be connected.
  • one of the electrodes (conductor 120) of the capacitive element 100 is electrically connected to the wiring 1005 via the conductor 288. Further, the other electrode (conductor 110) of the capacitive element 100 is electrically connected to the wiring 1009 via the conductor 240, the conductor 255 in the same layer as the conductor 205, the conductor 112, and the conductor 288. Ru.
  • the transistor 200 and the capacitive element 100 may be configured to be individually sealed by a sealing film.
  • the transistor 200 is sealed by an insulator 283, an insulator 214, and an insulator 212.
  • the conductor 240 and the conductor 255 which function as wirings or plugs connected to the capacitive element 100, may be individually sealed from the transistor 200.
  • a region in contact between the insulator 283 and the insulator 214 is formed between the transistor 200, the conductor 240, and the conductor 255.
  • an insulator 285 and an insulator 287 are provided between the transistor 200 and the capacitive element 100, but the present invention is not limited to this.
  • the insulator 285 and the insulator 287 may not be provided, and the lower surfaces of the conductor 112, the conductor 110, and the insulator 155 may be in contact with the insulator 283.
  • the capacitive element 100 is sealed with the insulator 152a, the insulator 152b, the insulator 155, and the insulator 283. This eliminates the need to provide the insulator 285 and the insulator 287, so that the productivity of the storage device can be improved.
  • FIG. 21A An enlarged view of the capacitive element 100 shown in FIG. 20A is shown in FIG. 21A.
  • the capacitive element 100 is sealed by the insulator 287, the insulator 152a, the insulator 152b, and the insulator 155, similarly to the capacitive element 100 shown in FIG.
  • the insulator 155, the insulator 152a, the insulator 152b, and the insulator 287 function as a sealing film.
  • the insulator 130 is configured to be in contact with the upper surface of the insulator 287, the upper surface and the side surface of the conductor 110, but the present invention is not limited to this.
  • the insulator 115a may be provided between the insulator 130 and the insulator 287 and the conductor 110. That is, the insulator 130 is in contact with the upper surface of the insulator 115a, and the insulator 287 and the conductor 110 are in contact with the lower surface of the insulator 115a.
  • the insulator 115a the insulator 115a shown in FIG. 1C2 or the like can be used in the above embodiment.
  • the film thickness of the insulator 115a may be 0.2 nm or more and 2 nm or less, preferably 0.5 nm or more and 1 nm or less.
  • the insulator 130 is configured to be in contact with the lower surface of the conductor 120, but the present invention is not limited to this.
  • the insulator 115b may be provided between the insulator 130 and the conductor 120. That is, the insulator 130 is in contact with the lower surface of the insulator 115b, and the conductor 120 is in contact with the upper surface of the insulator 115b.
  • the insulator 115b the insulator 115b shown in FIG. 1C3 or the like can be used in the above embodiment.
  • the film thickness of the insulator 115b may be 0.2 nm or more and 2 nm or less, preferably 0.5 nm or more and 1 nm or less.
  • the capacitive element 100 may have a polycrystalline region formed in the insulator 130.
  • FIG. 22A shows an example in which the polycrystalline region 131a and the polycrystalline region 131b are formed on the upper side of the side end portion of the conductor 110.
  • the insulator 130 shown in FIG. 22A is formed along a step on the surface to be formed formed by the conductor 110, and the polycrystalline region 131a and the polycrystalline region 131b are formed in the vicinity of the upper part of the step. There is.
  • the polycrystal region 131a and the polycrystal region 131b are regions in which a large number of grains or grain boundaries are formed as shown in FIG. 4B.
  • the polycrystalline region 131a and the polycrystalline region 131b can be said to be a region in contact with the highly flat upper surface of the conductor 110 (a region sandwiched between the polycrystalline region 131a and the polycrystalline region 131b). ), It contains more grains.
  • the region sandwiched between the polycrystal region 131a and the polycrystal region 131b contains more single crystals as shown in FIG. 3 than the polycrystal region 131a and the polycrystal region 131b.
  • the capacitive element 100 shown in FIG. 22A shows a configuration in which the insulator 155 is provided in contact with the lower surface of the insulator 152a
  • the present invention is not limited to this.
  • the lower surface of the insulator 152a is in contact with the upper surface of the insulator 287, the side surface of the insulator 130, the side surface of the conductor 120, and the upper surface of the conductor 120 without providing the insulator 155. It may be configured.
  • the insulator 130 and the conductor 120 are configured to cover up to the side surface of the conductor 110, but the present invention is not limited to this.
  • the side surface of the insulator 130 and the side surface of the conductor 120 may be located inside the side surface of the conductor 110.
  • the outer circumferences of the insulator 130 and the conductor 120 are located inside the outer circumference of the conductor 110 in the top view.
  • the insulator 130 and the conductor 120 are not formed in the vicinity of the step of the surface to be formed formed by the conductor 110. Therefore, the polycrystalline region 131a and the polycrystalline region 131a shown in FIG. 22A and The polycrystalline region 131b is not formed on the insulator 130 shown in FIG. 22C. Therefore, the insulator 130 shown in FIG. 22C is in contact with the highly flat upper surface of the conductor 110 as a whole, and contains a large amount of single crystals as shown in FIG. As a result, the insulator 130 of FIG. 22C may have a structure in which a plurality of crystal layers are laminated in the c-axis direction as shown in FIG. 4A, and the polarization may be increased. In this way, the insulator 130 shown in FIG. 22C has good ferroelectricity, and the capacitive element 100 can function as a ferroelectric device.
  • the insulator 155 may be formed so that its side surface is located inside the side surface of the conductor 110. At this time, it is preferable that the side surfaces of the insulator 130, the conductor 120, and the insulator 155 are flush with each other. Further, the insulator 152a is provided so as to cover the conductor 110, the insulator 130, the conductor 120, and the insulator 155. The insulator 152b is provided on the insulator 152a.
  • the insulator 286 is provided on the insulator 152b, and the insulator 155, the insulator 152a, the insulator 152b, and the insulator 286 have openings reaching the conductor 120. Has been done. Similar to FIG. 20A, the conductor 288 and the insulator 289 are arranged in the opening.
  • the conductor 162 is provided in contact with the conductor 288, and the insulator 166 is provided on the conductor 162 to cover the conductor 162 and the insulator 166.
  • the insulator 168a is provided, and the insulator 168b is provided on the insulator 168a.
  • the capacitive element 100, the conductor 288, the conductor 162, and the like are shown on the same cross section, but the present invention is not limited thereto.
  • a contact between the conductor 162 and the conductor 120 may be formed at a place different from the place where the capacitive element 100 and the conductor 162 are superimposed.
  • the conductor 162 is a conductor that functions as a wiring, and may be electrically connected to the wiring 1005 in the same manner as the conductor 288 shown in FIG. 20A.
  • a conductive material that can be used for the conductor 112 may be used.
  • the insulator 166 can use the same insulator as the insulator 155, the insulator 168a can use the same insulator as the insulator 152a, and the insulator 168b uses the same insulator as the insulator 152b. be able to.
  • the insulator 286, the conductor 288, and the conductor 162 can be sandwiched between the insulator 168a and the insulator 152b, which function as a barrier insulating film against hydrogen.
  • an insulator 166 having a function of capturing and fixing hydrogen is arranged in a region sandwiched between the insulator 168a and the insulator 152b.
  • the conductor 110 is formed on the insulator 287.
  • the film formation of the conductor 110 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • titanium nitride can be used as the conductor 110.
  • CMP treatment or the like on the upper surface of the conductor 110 to improve the flatness of the conductor 110.
  • the roughness of the upper surface of the conductor 110 is an arithmetic mean roughness (Ra) or a root mean square roughness (RMS: Root Mean Square) of 2 nm or less, preferably 1 nm or less, more preferably 0.8 nm or less.
  • It may be more preferably 0.5 nm or less, further preferably 0.4 nm or less, still more preferably 0.2 nm or less.
  • the conductor 110 is patterned by using a photolithography method or the like (see FIG. 23A). Here, it is preferable that the conductor 110 is patterned so as to cover the conductor 288.
  • the insulator 130 is formed by covering the conductor 110 (see FIG. 23A).
  • the film formation of the insulator 130 can be performed by using a sputtering method, a CVD method, an ALD method, or the like.
  • the film may be formed by using the thermal ALD method.
  • HfZrO x can be used as the insulator 130.
  • HfCl 4 and / or ZrCl 4 may be used as the precursor.
  • H2O or O3 can be used as the oxidizing agent.
  • the chlorine contained in the insulator 130 is reduced as much as possible. For example, by setting the substrate temperature during thermal ALD to 400 ° C. or higher, chlorine contained in the insulator 130 can be reduced. Further, when the film formation is performed according to the film formation sequence shown in FIG. 7A, it is preferable to lengthen the introduction time of the oxidizing agent H2O . As a result, the chlorine bonded to the surface to be formed can be sufficiently separated, so that the chlorine concentration contained in the insulator 130 can be sufficiently reduced.
  • the polycrystalline region 131a and the polycrystalline region 131b may be formed on the upper side of the side end portion of the conductor 110 in the insulator 130.
  • a conductor 120a is formed on the insulator 130 (see FIG. 23A).
  • the film formation of the conductor 120a can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductor 110 titanium nitride formed by an ALD method or a sputtering method can be used as the conductor 110.
  • the conductor 120b is formed on the conductor 120a (see FIG. 23A).
  • the film formation of the conductor 120b can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method e.g., a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • tungsten formed by the metal CVD method can be used as the conductor 110.
  • the conductor 120b does not necessarily have to be formed into a film, and for example, the conductor 120 may have a single-layer structure containing only the conductor 120a.
  • the film may be formed by setting the substrate temperature to 300 ° C. or higher, preferably 325 ° C. or higher, and more preferably 350 ° C. or higher. Further, for example, the film may be formed by setting the substrate temperature to 600 ° C. or lower, preferably 500 ° C. or lower, and more preferably 450 ° C. or lower. For example, the substrate temperature may be set to about 500 ° C.
  • the heat treatment time may be, for example, about 30 seconds or more and 120 seconds or less.
  • the heat treatment can be performed in an atmosphere containing at least one of oxygen gas, nitrogen gas and an inert gas.
  • the crystallization of the insulator 130 can be promoted and the crystallinity can be improved. In other words, the single crystal region contained in the insulator 130 can be increased.
  • the insulator 130 may be sufficiently crystallized without performing the above heat treatment.
  • an insulator 155 is formed on the conductor 120b (see FIG. 23B).
  • the film formation of the insulator 155 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 155 it is preferable to use an insulator having a function of capturing and fixing hydrogen, which can be used for the insulator 214, the insulator 282, or the like.
  • the insulator 155 aluminum oxide formed by an ALD method or a sputtering method can be used.
  • the film thickness of the insulator 155 may be, for example, about 20 nm or more and 40 nm or less.
  • the insulator 130, the conductor 120a, the conductor 120b, and the insulator 155 are patterned by using a photolithography method or the like (see FIG. 23C).
  • the side surfaces of the insulator 130, the conductor 120a, the conductor 120b, and the insulator 155 are located inside the side surface of the conductor 110.
  • the polycrystal region 131a and the polycrystal region 131b formed on the insulator 130 can be removed, and the insulator 130 containing a large amount of single crystals and having high crystallinity can be formed.
  • the insulator 152a is formed by covering the insulator 287, the conductor 110, the insulator 130, the conductor 120, and the insulator 155, and the insulator 152b is formed on the insulator 152a (FIG. 23D). reference.).
  • a barrier insulating film that can be used for the above-mentioned insulator 283 or the like may be used.
  • the film thickness of the insulator 152a can be, for example, about 10 nm or more and 40 nm or less. Further, the film thickness of the insulator 152b can be, for example, about 3 nm or more and 10 nm or less.
  • the film of the insulator 152a may be formed by using a sputtering method.
  • a sputtering method silicon nitride formed by a sputtering method can be used. Since the sputtering method does not require the use of molecules containing hydrogen in the film-forming gas, the hydrogen concentration of the insulator 152a can be reduced. By reducing the hydrogen concentration of the insulator 152a in contact with the conductor 112 and the insulator 285 in this way, it is possible to suppress the diffusion of hydrogen from the insulator 152a to the conductor 112 and the insulator 285.
  • the insulator 152b is formed by using the ALD method, particularly the PEALD method.
  • the insulator 152b silicon nitride formed by the PEALD method can be used.
  • the insulator 152b can be formed into a film with good coverage. Therefore, even if pinholes or step breaks are formed in the insulator 152a due to the unevenness of the base, hydrogen can be formed by covering them with the insulator 152b. Can be reduced from diffusing into the conductor 112 and the insulator 285.
  • the capacitance element 100 can be sealed by the insulator 155, the insulator 152a and the insulator 152b, and the insulator 287.
  • an insulator 286 is formed on the insulator 152b (see FIG. 23D).
  • An opening reaching the conductor 120 is formed in the insulator 286, the insulator 152b, the insulator 152a, and the insulator 155, and the conductor 288 and the insulator 289 are formed in the opening (see FIG. 22C).
  • the conductor 162 is formed on the conductor 288 by the same method as the conductor 110, and the insulator 166 is formed on the conductor 162 by the same method as the insulator 155 (see FIG. 22C).
  • the insulator 168a is formed by covering the insulator 286, the conductor 162, and the insulator 166 in the same manner as the insulator 152a, and the insulator 168b is formed on the insulator 168a in the same manner as the insulator 152b.
  • Membrane see FIG. 22C).
  • the film may be formed by setting the substrate temperature to 300 ° C. or higher, preferably 325 ° C. or higher, and more preferably 350 ° C. or higher. Further, for example, the film may be formed by setting the substrate temperature to 600 ° C. or lower, preferably 500 ° C. or lower, and more preferably 450 ° C. or lower. For example, the substrate temperature may be set to about 400 ° C.
  • the heat treatment time may be, for example, about 1 hour or more and 10 hours or less.
  • the heat treatment can be performed in an atmosphere containing at least one of oxygen gas, nitrogen gas and an inert gas. The heat treatment is not limited to the film formation of the insulator 168b, and can be appropriately performed after the film formation of the insulator 152b.
  • an insulator 166 having a function of capturing and fixing hydrogen is arranged in a region sandwiched between the insulator 168a and the insulator 152b.
  • the hydrogen inside the insulator 168b and the insulator 152a is further captured and fixed, and the insulator 286 is conductive.
  • the hydrogen concentration of the body 288, the conductor 162, and the like can be reduced.
  • any one or more of the wiring 1003, the wiring 1004, the wiring 1006, and the wiring 1008 electrically connected to the transistor 200 are electrically connected to the capacitance element 100, and the wiring 1005 and the wiring. It may be configured to be electrically connected to either or both of 1009. Further, a part or all of the above-mentioned description relating to the storage device shown in FIGS. 20A to 22C may be used for the device shown in FIGS. 18, 19, 24 to 27 and the like.
  • the transistor 200 and the capacitive element 100 are individually sealed by a barrier insulating film against hydrogen, but the present invention is not limited to this. As shown in FIG. 24, the transistor 200 and the capacitive element 100 may be collectively sealed by a barrier insulating film (insulator 212, insulator 152a, and insulator 152b) against hydrogen.
  • a barrier insulating film insulator 212, insulator 152a, and insulator 152b
  • the insulator 214, the insulator 216, the insulator 222, the insulator 275, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 155 reach the insulator 212.
  • An opening is formed.
  • the insulator 152a and the insulator 152b on the insulator 155 are formed along the side surface and the bottom surface of the opening.
  • the insulator 152a is in contact with the upper surface of the insulator 212 at the bottom surface of the opening.
  • the transistor 200 and the capacitive element 100 can be collectively sealed by the insulator 212, the insulator 152a, and the insulator 152b.
  • hydrogen is suppressed from diffusing from the outside of the insulator 212 and the insulator 152b to the capacitive element 100 and the transistor 200, and the hydrogen concentration of the insulator 130 of the capacitive element 100 and the oxide semiconductor film of the transistor 200 is increased.
  • the capacitive element 100 is provided on the transistor 200, but the present invention is not limited to this. As shown in FIG. 25, the capacitive element 100 may be provided on the same layer as the transistor 200.
  • the conductor 110 that functions as the lower electrode of the capacitive element 100 is preferably formed of the same layer of conductor as the conductor 205 that functions as the back gate of the transistor 200.
  • the insulator 130 is arranged on the conductor 110, and the conductor 120 (conductor 120a and conductor 120b) is arranged on the insulator 130.
  • the insulator 130 covers the upper surface of the conductor 110 and separates the conductor 110 from the conductor 120.
  • the insulator 130 and the conductor 120 may have the same configuration as that shown in FIG. 19 and the like, and for details, the description of [configuration example of the storage device] and the previous embodiment may be taken into consideration. can.
  • the insulator 222 is arranged so as to cover the insulator 130 and the conductor 120.
  • the conductor 240 is provided in contact with the upper surface of the conductor 120a, and the conductor 112 is provided in contact with the upper surface of the conductor 240.
  • the conductor 112 is in contact with a conductor 240 electrically connected to one of the source and drain of the transistor 200. That is, the conductor 120 that functions as the upper electrode of the capacitive element 100 shown in FIG. 25 is electrically connected to one of the source and drain of the transistor 200. Further, the conductor 110 that functions as the lower electrode of the capacitive element 100 is electrically connected to the wiring 1005.
  • the transistor 200 and the capacitive element 100 can be collectively sealed by the insulator 212, the insulator 152a, and the insulator 152b.
  • hydrogen is suppressed from diffusing from the outside of the insulator 212 and the insulator 152b to the capacitive element 100 and the transistor 200, and the hydrogen concentration of the insulator 130 of the capacitive element 100 and the oxide semiconductor film of the transistor 200 is increased.
  • the storage device shown in FIG. 19 and the like has a configuration in which the transistor 200 is provided on the transistor 300 and the capacitive element 100 is connected to the transistor 200, but the present invention is not limited to this. As shown in FIG. 26A, the capacitive element 100 may be connected to the transistor 300 without providing the transistor 200.
  • the insulator 320, the insulator 322, and the insulator 287 are formed with an opening reaching the low resistance region 314a of the transistor 300, and the conductor 357 is formed so as to embed the opening. ..
  • the same conductor as the conductor 328 can be used.
  • the upper surface of the conductor 357 is in contact with the lower surface of the conductor 110 of the capacitive element 100. In this way, the conductor 110 that functions as the lower electrode of the capacitive element 100 and the low resistance region 314a that functions as one of the source and drain of the transistor 300 are connected via the conductor 357.
  • the configurations of the transistor 300, the capacitive element 100, and the layer including them are the same as those shown in FIG. 19, and the description related to the configuration shown in FIG. 19 can be taken into consideration.
  • the capacitive element 100 can be sealed with the insulator 287, the insulator 152a, and the insulator 152b in the same manner as in the storage device shown in FIG. As a result, it is possible to suppress the diffusion of hydrogen from the outside of the insulator 287 and the insulator 152b to the capacitive element 100, and reduce the hydrogen concentration of the oxide semiconductor film of the insulator 130 of the capacitive element 100. Therefore, the ferroelectricity of the insulator 130 can be enhanced.
  • the low resistance region 314a of the transistor 300 and the conductor 110 of the capacitive element 100 are directly connected by the conductor 357, but the present invention is not limited to this.
  • a plurality of wiring layers shown in FIG. 19 or the like may be provided between the capacitive element 100 and the transistor 300.
  • the conductor 328 is formed on the transistor 300
  • the conductor 330 is formed on the conductor 328
  • the conductor 356 is formed on the conductor 330
  • the conductor 356 is formed.
  • a conductor 357 may be formed on the conductor.
  • the low resistance region 314a of the transistor 300 and the conductor 110 of the capacitive element 100 are electrically connected by the conductor 328, the conductor 330, the conductor 356, and the conductor 357.
  • the description of [Structure example of storage device] can be referred to.
  • FIG. 19 and the like show a configuration in which the transistor 200 is connected to the capacitive element 100 including a material that may have ferroelectricity
  • the present invention is not limited to this.
  • a material capable of having ferroelectricity may be used as the transistor 200 and the insulator provided around the transistor 200.
  • a transistor having such a configuration will be described with reference to FIGS. 27A to 27C.
  • the transistor 200 shown in FIGS. 27A to 27C is the transistor 200 shown in FIG. 11, instead of the capacitive element 100, the conductor 240a, the conductor 240b, the conductor 246a, the conductor 246b, the insulator 241a, and the insulator. 241b is provided.
  • the transistor 200 shown in FIG. 27A uses an insulator 130a instead of the insulator 222.
  • As the insulator 130a a material that can have the same ferroelectricity as that of the insulator 130 can be used. That is, the transistor 200 shown in FIG. 27A uses a material capable of having ferroelectricity for the second gate insulator.
  • the transistor 200 shown in FIG. 27B uses an insulator 130b instead of the insulator 252, the insulator 250, and the insulator 254.
  • As the insulator 130b a material that can have the same ferroelectricity as that of the insulator 130 can be used. That is, the transistor 200 shown in FIG. 27B uses a material capable of having ferroelectricity for the first gate insulator. With such a configuration, the transistor 200 shown in FIG. 27B can function as the FeFET shown in FIG. 1B1.
  • all the first gate insulators are made of ferroelectric materials, but the present invention is not limited to this.
  • one or more of the insulator 252, the insulator 250a, the insulator 250b, and the insulator 254 shown in FIG. 12B may be configured by using a material capable of having ferroelectricity.
  • an insulator 130c is provided on the conductor 260, and a conductor 262 is provided on the insulator 130c.
  • a material that can have the same ferroelectricity as that of the insulator 130 can be used.
  • a conductive material that can be used for the conductor 260 can be used.
  • An insulator 282 is provided so as to cover the insulator 130c and the conductor 262. In the semiconductor device shown in FIG. 27C, it can be considered that one terminal of the ferroelectric capacitor is provided on the gate electrode of the transistor 200.
  • the present invention is not limited to this.
  • a material capable of having ferroelectricity can be used as in the transistor 200 shown in FIGS. 27A to 27C.
  • the Si transistor can function as a FeFET.
  • a transistor using an oxide as a semiconductor hereinafter, may be referred to as an OS transistor
  • a ferroelectric capacitor according to one aspect of the present invention
  • the applied storage device will be described.
  • the device according to the present embodiment is a storage device having at least a capacitive element and an OS transistor for controlling charge / discharge of the capacitive element.
  • the apparatus according to this embodiment functions as a 1-transistor 1-capacitor type ferroelectric memory using a ferroelectric capacitor.
  • FIG. 28A shows an example of the configuration of the storage device.
  • the storage device 1400 has a peripheral circuit 1411 and a memory cell array 1470.
  • the peripheral circuit 1411 includes a row circuit 1420, a column circuit 1430, an output circuit 1440, and a control logic circuit 1460.
  • the column circuit 1430 includes, for example, a column decoder, a bit line driver circuit, a precharge circuit, a sense amplifier, a write circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying a data signal read from a memory cell.
  • the wiring is the wiring connected to the memory cell of the memory cell array 1470, and will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 1400 as a data signal RDATA via the output circuit 1440.
  • the row circuit 1420 has, for example, a row decoder, a word line driver circuit, and the like, and the row to be accessed can be selected.
  • the storage device 1400 is supplied with a low power supply voltage (VSS) as a power supply voltage, a high power supply voltage (SiO) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 from the outside. Further, a control signal (CE, WE, RE), an address signal ADDR, and a data signal WDATA are input to the storage device 1400 from the outside.
  • the address signal ADDR is input to the row decoder and column decoder, and the data signal WDATA is input to the write circuit.
  • the control logic circuit 1460 processes the control signals (CE, WE, RE) input from the outside to generate the control signals of the row decoder and the column decoder.
  • the control signal CE is a chip enable signal
  • the control signal WE is a write enable signal
  • the control signal RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and other control signals may be input as needed.
  • the memory cell array 1470 has a plurality of memory cells MC arranged in a matrix and a plurality of wirings.
  • the number of wires connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one column, and the like. Further, the number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one row, and the like.
  • FIG. 28A shows an example in which the peripheral circuit 1411 and the memory cell array 1470 are formed on the same plane
  • the present embodiment is not limited to this.
  • the memory cell array 1470 may be provided so as to overlap a part of the peripheral circuit 1411.
  • a sense amplifier may be provided so as to overlap under the memory cell array 1470.
  • the configurations of the peripheral circuit 1411, the memory cell array 1470, and the like shown in the present embodiment are not limited to the above.
  • the arrangement or function of these circuits and the wiring, circuit elements, etc. connected to the circuits may be changed, deleted, or added as necessary.
  • the storage device of one aspect of the present invention has a high operating speed and can retain data for a long period of time.
  • the circuit diagram shown in FIG. 29A shows a configuration example of the above-mentioned memory cell MC.
  • the memory cell MC has a transistor Tr and a capacitance Fe.
  • the semiconductor device having the transistor 200 and the capacitive element 100 shown in the previous embodiment can be used.
  • the transistor Tr corresponds to the transistor 200
  • the capacitance Fe corresponds to the capacitance element 100.
  • the transistor Tr may or may not have a back gate in addition to the gate.
  • the transistor Tr is an n-channel type transistor in FIG. 29A, it may be a p-channel type transistor.
  • One of the source and drain of the transistor Tr is electrically connected to the wiring BL.
  • the other of the source or drain of the transistor Tr is electrically connected to one electrode of the capacitance Fe.
  • the gate of the transistor Tr is electrically connected to the wiring WL.
  • the other electrode of the capacitance Fe is electrically connected to the wiring PL.
  • the wiring WL has a function as a word line, and the on / off of the transistor Tr can be controlled by controlling the potential of the wiring WL. For example, by setting the potential of the wiring WL to a high potential, the transistor Tr can be turned on, and by setting the potential of the wiring WL to a low potential, the transistor Tr can be turned off.
  • the wiring WL is electrically connected to the word line driver circuit included in the row circuit 1420, and the potential of the wiring WL can be controlled by the word line driver circuit.
  • the wiring BL has a function as a bit line, and when the transistor Tr is in the ON state, a potential corresponding to the potential of the wiring BL is supplied to one electrode of the capacitance Fe.
  • the wiring BL is electrically connected to the bit line driver circuit of the column circuit 1430.
  • the bit line driver circuit has a function of generating data to be written to the memory cell MC. Further, the bit line driver circuit has a function of reading the data output from the memory cell MC. Specifically, the bit line driver circuit is provided with a sense amplifier, and the data output from the memory cell MC can be read out by using the sense amplifier.
  • the wiring PL has a function as a plate wire, and the potential of the wiring PL can be the potential of the other electrode of the capacitance Fe.
  • the OS transistor has a characteristic of having a high withstand voltage. Therefore, by using the transistor Tr as an OS transistor, a high voltage can be applied to the transistor Tr even if the transistor Tr is miniaturized. By miniaturizing the transistor Tr, the occupied area of the memory cell MC can be reduced. For example, the occupied area per memory cell MC shown in FIG. 29A can be 1/3 to 1/6 of the occupied area per SRAM cell. Therefore, the memory cells MC can be arranged at a high density. Thereby, the storage device according to one aspect of the present invention can be a storage device having a large storage capacity.
  • the capacitive Fe has a material that can have ferroelectricity as a dielectric layer between the two electrodes.
  • the dielectric layer having the capacitance Fe is referred to as a ferroelectric layer.
  • a material that can have ferroelectricity a material that can be used for the above-mentioned insulator 130 may be used.
  • a material capable of having ferroelectricity hafnium oxide, or a material having hafnium oxide and zirconium oxide is preferable because it can have ferroelectricity even when processed into a thin film of several nm.
  • the ferroelectric layer has a hysteresis characteristic.
  • FIG. 29B1 is a graph showing an example of the hysteresis characteristic.
  • the horizontal axis represents the voltage applied to the ferroelectric layer.
  • the voltage can be, for example, the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode of the capacitance Fe.
  • the vertical axis indicates the amount of polarization of the ferroelectric layer, and when the value is positive, the negative charge is biased to one electrode side of the capacitance Fe, and the positive charge is biased to the other electrode side of the capacitance Fe. Show that it is.
  • the amount of polarization is a negative value, it indicates that the negative charge is biased toward the other electrode side of the capacitance Fe and the positive charge is biased toward one electrode side of the capacitance Fe.
  • the voltage shown on the horizontal axis of the graph of FIG. 29B1 may be the difference between the potential of the other electrode of the capacitance Fe and the potential of one electrode of the capacitance Fe.
  • the amount of polarization (also referred to as polarization) shown on the vertical axis of the graph of FIG. 29B1 is when the negative charge is biased toward the other electrode side of the capacitance Fe and the positive charge is biased toward one electrode side of the capacitance Fe. It may be a positive value, and may be a negative value when the negative charge is biased to one electrode side of the capacitance Fe and the positive charge is biased to the other electrode side of the capacitance Fe.
  • the hysteresis characteristic of the ferroelectric layer can be represented by the curve 51 and the curve 52.
  • VSP and ⁇ VSP can be said to be saturated polarization voltages.
  • VSP may be referred to as a first saturated polarization voltage
  • ⁇ VSP may be referred to as a second saturation polarization voltage.
  • the absolute value of the first saturated polarization voltage and the absolute value of the second saturated polarization voltage are equal to each other, but they may be different.
  • the voltage applied to the ferroelectric layer when the polarization amount of the ferroelectric layer changes according to the curve 51 and the polarization amount of the ferroelectric layer is 0 is defined as Vc.
  • the voltage applied to the ferroelectric layer when the polarization amount of the ferroelectric layer changes according to the curve 52 and the polarization amount of the ferroelectric layer is 0 is defined as ⁇ Vc.
  • Vc and -Vc can be said to be withstand voltage. It can be said that the value of Vc and the value of -Vc are values between -VSP and VSP.
  • Vc may be referred to as a first coercive voltage
  • ⁇ Vc may be referred to as a second coercive voltage.
  • the absolute value of the first coercive voltage and the absolute value of the second coercive voltage are equal to each other, but they may be different.
  • the voltage applied to the ferroelectric layer of the capacitance Fe can be expressed by the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode of the capacitance Fe. Further, as described above, the other electrode of the capacitance Fe is electrically connected to the wiring PL. Therefore, by controlling the potential of the wiring PL, the voltage applied to the ferroelectric layer of the capacitance Fe can be controlled.
  • FIG. 29B2 is a graph showing an example of hysteresis characteristics showing an ideal amount of polarization of the ferroelectric layer.
  • the straight line 52i and the straight line 51i shown in FIG. 29B2 are ideal polarization amounts of the ferroelectric layer.
  • the crystallinity of the ferroelectric material is improved, the leak component from the vicinity of the ferroelectric material and the material is eliminated, and the impurity concentration of the ferroelectric material is eliminated. It may be done to reduce. Since the metal oxide film of one aspect of the present invention is highly purified, it can be expected to approach an example of the hysteresis characteristic showing the ideal polarization amount of the ferroelectric layer shown in FIG. 29B2.
  • the voltage applied to the ferroelectric layer of the capacitance Fe indicates the difference between the potential of one electrode of the capacitance Fe and the potential of the other electrode (wiring PL) of the capacitance Fe. do.
  • the transistor Tr is an n-channel type transistor.
  • FIG. 29C is a timing chart showing an example of the driving method of the memory cell MC shown in FIG. 29A.
  • FIG. 29C shows an example of writing and reading binary digital data to the memory cell MC. Specifically, in FIG. 29C, data "1" is written to the memory cell MC at time T01 to time T02, read and rewritten at time T03 to time T05, read out at time T11 to time T13, and the memory cell. An example of writing data "0" to the MC, reading and rewriting at time T14 to time T16, reading from time T17 to time T19, and writing data "1" to the memory cell MC is shown. ing.
  • Vref is supplied as a reference potential to the sense amplifier electrically connected to the wiring BL.
  • Vref is supplied as a reference potential to the sense amplifier electrically connected to the wiring BL.
  • the potential of the wiring BL is higher than Vref, it is assumed that the data “1” is read by the bit line driver circuit.
  • the potential of the wiring BL is lower than Vref, it is assumed that the data "0" is read by the bit line driver circuit.
  • the potential of the wiring WL is set to a high potential.
  • the transistor Tr is turned on.
  • the potential of the wiring BL is Vw.
  • the potential of one electrode of the capacitance Fe is Vw.
  • the potential of the wiring PL is set to GND. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe becomes "Vw-GND". As a result, the data "1" can be written to the memory cell MC. Therefore, it can be said that the time T01 to the time T02 is a period during which the writing operation is performed.
  • Vw is preferably VSP or higher, and is preferably equal to, for example, VSP.
  • the GND can be set to, for example, a ground potential, but it does not necessarily have to be a ground potential as long as the memory cell MC can be driven so as to satisfy the gist of one aspect of the present invention.
  • GND can be a potential other than ground.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes 0V. Since the voltage "Vw-GND" applied to the ferroelectric layer of the capacitance Fe at time T01 to time T02 can be equal to or higher than VSS, the amount of polarization of the ferroelectric layer of the capacitance Fe at time T02 to time T03. Changes according to the curve 52 shown in FIG. 29B. From the above, at time T02 to time T03, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe.
  • the potential of the wiring WL is set to a high potential.
  • the transistor Tr is turned on.
  • the potential of the wiring PL is Vw.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes “GND-Vw”.
  • the voltage applied to the ferroelectric layer of the capacitance Fe at time T01 to time T02 is “Vw-GND”. Therefore, the polarization inversion occurs in the ferroelectric layer having the capacitance Fe.
  • a current flows through the wiring BL, and the potential of the wiring BL becomes higher than Vref.
  • the bit line driver circuit can read the data "1" held in the memory cell MC. Therefore, it can be said that the time T03 to the time T04 is a period during which the read operation is performed.
  • Vref is higher than GND and lower than Vw, it may be higher than Vw, for example.
  • the time T04 to the time T05 is a period during which the rewrite operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the rewrite operation is completed, and the data "1" is held in the memory cell MC.
  • the potential of the wiring WL is set to a high potential, and the potential of the wiring PL is set to Vw. Since the data "1" is held in the memory cell MC, the potential of the wiring BL becomes higher than Vref, and the data "1" held in the memory cell MC is read out. Therefore, it can be said that the time T11 to the time T12 is a period during which the read operation is performed.
  • the potential of the wiring BL is set to GND. Since the transistor Tr is in the ON state, the potential of one electrode of the capacitance Fe is GND. Further, the potential of the wiring PL is Vw. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe is "GND-Vw". As a result, the data "0" can be written to the memory cell MC. Therefore, it can be said that the time T12 to the time T13 is a period during which the writing operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes 0V. Since the voltage "GND-Vw" applied to the ferroelectric layer of the capacitance Fe at time T12 to T13 can be -VSP or less, the polarization of the ferroelectric layer of the capacitance Fe from time T13 to time T14. The amount varies according to the curve 51 shown in FIG. 29B. From the above, at time T13 to time T14, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe.
  • the potentials of the wiring BL and the wiring PL are such that the polarization inversion does not occur in the ferroelectric layer of the capacitance Fe, that is, the voltage applied to the ferroelectric layer of the capacitance Fe is Vc or less, which is the first coercive voltage. If so, it can be any potential.
  • the potential of the wiring WL is set to a high potential.
  • the transistor Tr is turned on.
  • the potential of the wiring PL is Vw.
  • the voltage applied to the ferroelectric layer of the capacitance Fe becomes “GND-Vw”.
  • the voltage applied to the ferroelectric layer of the capacitance Fe at time T12 to time T13 is “GND-Vw”. Therefore, the polarization inversion does not occur in the ferroelectric layer having the capacitance Fe. Therefore, the amount of current flowing through the wiring BL is smaller than the case where the polarization inversion occurs in the ferroelectric layer having the capacitance Fe.
  • the increase width of the potential of the wiring BL becomes smaller than that in the case where the polarization inversion occurs in the ferroelectric layer of the capacitance Fe, and specifically, the potential of the wiring BL becomes Vref or less. Therefore, the bit line driver circuit can read the data “0” held in the memory cell MC. Therefore, it can be said that the time T14 to the time T15 is a period during which the read operation is performed.
  • the potential of the wiring BL is set to GND, and the potential of the wiring PL is set to Vw.
  • the data "0" is rewritten to the memory cell MC. Therefore, it can be said that the time T15 to the time T16 is a period during which the rewrite operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the rewrite operation is completed, and the data "0" is held in the memory cell MC.
  • the potential of the wiring WL is set to a high potential, and the potential of the wiring PL is set to Vw. Since the data "0" is held in the memory cell MC, the potential of the wiring BL becomes lower than Vref, and the data "0" held in the memory cell MC is read out. Therefore, it can be said that the time T17 to the time T18 is a period during which the read operation is performed.
  • the potential of the wiring BL is Vw. Since the transistor Tr is in the ON state, the potential of one electrode of the capacitance Fe is Vw. Further, the potential of the wiring PL is set to GND. From the above, the voltage applied to the ferroelectric layer of the capacitance Fe becomes "Vw-GND". As a result, the data "1" can be written to the memory cell MC. Therefore, it can be said that the time T18 to the time T19 is a period during which the writing operation is performed.
  • the potential of the wiring BL and the potential of the wiring PL are set to GND.
  • the potential of the wiring WL is set to a low potential. As a result, the writing operation is completed, and the data "1" is held in the memory cell MC.
  • the semiconductor device shown in the above embodiment is, for example, a storage device for various electronic devices (for example, an information terminal, a computer, a smartphone, an electronic book terminal, a digital camera (including a video camera), a recording / playback device, a navigation system, etc.).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device shown in the above embodiment is applied to various removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • 30A to 30E schematically show some configuration examples of the removable storage device.
  • the semiconductor device shown in the above embodiment is processed into a packaged memory chip and used for various storage devices and removable memories.
  • FIG. 30A is a schematic diagram of a USB memory.
  • the USB memory 1100 has a housing 1101, a cap 1102, a USB connector 1103, and a board 1104.
  • the board 1104 is housed in the housing 1101.
  • a memory chip 1105 and a controller chip 1106 are attached to the substrate 1104.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1105 or the like. As a result, the storage capacity of the USB memory 1100 can be further increased.
  • FIG. 30B is a schematic diagram of the appearance of the SD card
  • FIG. 30C is a schematic diagram of the internal structure of the SD card.
  • the SD card 1110 has a housing 1111, a connector 1112, and a substrate 1113.
  • the board 1113 is housed in the housing 1111.
  • a memory chip 1114 and a controller chip 1115 are attached to the substrate 1113.
  • a wireless chip having a wireless communication function may be provided on the substrate 1113.
  • the data of the memory chip 1114 can be read and written by wireless communication between the host device and the SD card 1110.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1114 or the like. As a result, the storage capacity of the SD card 1110 can be further increased.
  • FIG. 30D is a schematic diagram of the appearance of the SSD
  • FIG. 30E is a schematic diagram of the internal structure of the SSD.
  • the SSD 1150 has a housing 1151, a connector 1152 and a substrate 1153.
  • the substrate 1153 is housed in the housing 1151.
  • a memory chip 1154, a memory chip 1155, and a controller chip 1156 are attached to the substrate 1153.
  • the memory chip 1155 is a work memory of the controller chip 1156, and for example, a DOSRAM chip may be used.
  • the capacity of the SSD 1150 can be increased.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1154 or the like. As a result, the storage capacity of the SSD 1150 can be further increased.
  • the semiconductor device according to one aspect of the present invention can be used for a processor such as a CPU or GPU, or a chip.
  • a processor such as a CPU or GPU, or a chip
  • these can be miniaturized and the storage capacity can be further increased.
  • 31A to 31H show specific examples of electronic devices including a processor such as a CPU, GPU, or a chip according to one aspect of the present invention.
  • the GPU or chip according to one aspect of the present invention can be mounted on various electronic devices.
  • electronic devices include relatively large screens such as television devices, monitors for desktop or notebook information terminals, digital signage (electronic signage), large game machines such as pachinko machines, and the like.
  • digital cameras, digital video cameras, digital photo frames, electronic book readers, mobile phones, portable game machines, mobile information terminals, sound reproduction devices, and the like can be mentioned.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display a date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • 31A to 31H show examples of electronic devices.
  • FIG. 31A illustrates a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5100 has a housing 5101 and a display unit 5102, and a touch panel is provided in the display unit 5102 and a button is provided in the housing 5101 as an input interface.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • Examples of the application using artificial intelligence include an application that recognizes a conversation and displays the conversation content on the display unit 5102, and recognizes characters and figures input by the user on the touch panel provided in the display unit 5102.
  • Examples include an application displayed on the display unit 5102, an application for performing biometric authentication such as a fingerprint and a voice print, and the like.
  • FIG. 31B illustrates a notebook type information terminal 5200.
  • the notebook type information terminal 5200 includes a main body 5201 of the information terminal, a display unit 5202, and a keyboard 5203.
  • the note-type information terminal 5200 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • applications using artificial intelligence include design support software, text correction software, menu automatic generation software, and the like. Further, by using the notebook type information terminal 5200, it is possible to develop a new artificial intelligence.
  • a smartphone and a notebook-type information terminal are taken as examples as electronic devices, and although they are shown in FIGS. 31A and 31B, respectively, information terminals other than the smartphone and the notebook-type information terminal can be applied.
  • information terminals other than smartphones and notebook-type information terminals include PDAs (Personal Digital Assistants), desktop-type information terminals, workstations, and the like.
  • FIG. 31C shows a portable game machine 5300, which is an example of a game machine.
  • the portable game machine 5300 has a housing 5301, a housing 5302, a housing 5303, a display unit 5304, a connection unit 5305, an operation key 5306, and the like.
  • the housing 5302 and the housing 5303 can be removed from the housing 5301.
  • the connection unit 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display unit 5304 can be output to another video device (not shown). can.
  • the housing 5302 and the housing 5303 can each function as an operation unit. This allows multiple players to play the game at the same time.
  • the chips shown in the previous embodiment can be incorporated into the chips provided on the substrates of the housing 5301, the housing 5302, and the housing 5303.
  • FIG. 31D shows a stationary game machine 5400, which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • a low power consumption game machine By applying the GPU or chip of one aspect of the present invention to a game machine such as a portable game machine 5300 or a stationary game machine 5400, a low power consumption game machine can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of the game, the behavior of creatures appearing in the game, and the phenomena that occur in the game are determined by the program that the game has, but by applying artificial intelligence to the handheld game machine 5300.
  • Expressions that are not limited to game programs are possible. For example, it is possible to express what the player asks, the progress of the game, the time, and the behavior of the characters appearing in the game.
  • the game player can be configured anthropomorphically by artificial intelligence. Therefore, by setting the opponent as a game player by artificial intelligence, even one person can play the game. You can play the game.
  • FIGS. 31C and 31D a portable game machine and a stationary game machine are illustrated as examples of the game machine, but the game machine to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the game machine to which the GPU or chip of one aspect of the present invention is applied include an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), a pitching machine for batting practice installed in a sports facility, and the like. Can be mentioned.
  • the GPU or chip of one aspect of the present invention can be applied to a large computer.
  • FIG. 31E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 31F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the GPU or the chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • the GPU or chip of one aspect of the present invention to the supercomputer 5500, a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • a supercomputer is illustrated as an example of a large computer, but the large computer to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the large-scale computer to which the GPU or chip of one aspect of the present invention is applied include a computer (server) for providing a service, a large-scale general-purpose computer (mainframe), and the like.
  • the GPU or chip of one aspect of the present invention can be applied to a moving vehicle and around the driver's seat of the vehicle.
  • FIG. 31G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are illustrated.
  • the display panel 5701 to the display panel 5703 can provide various information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items, layout, and the like displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the display panel 5704 can supplement the field of view (blind spot) blocked by the pillars by projecting an image from an image pickup device (not shown) provided in the automobile. That is, by displaying the image from the image pickup device provided on the outside of the automobile, the blind spot can be supplemented and the safety can be enhanced. In addition, by projecting an image that complements the invisible part, it is possible to confirm safety more naturally and without discomfort.
  • the display panel 5704 can also be used as a lighting device.
  • the GPU or chip of one aspect of the present invention can be applied as a component of artificial intelligence
  • the chip can be used, for example, in an automatic driving system of an automobile.
  • the chip can be used in a system for performing road guidance, danger prediction, and the like.
  • the display panel 5701 to the display panel 5704 may be configured to display information such as road guidance and danger prediction.
  • moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the chip of one aspect of the present invention is applied to these moving objects. Therefore, it is possible to provide a system using artificial intelligence.
  • FIG. 31H shows an electric freezer / refrigerator 5800 which is an example of an electric appliance.
  • the electric freezer / refrigerator 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • the electric refrigerator-freezer 5800 By applying the chip of one aspect of the present invention to the electric refrigerator-freezer 5800, it is possible to realize the electric refrigerator-freezer 5800 having artificial intelligence.
  • the electric refrigerator-freezer 5800 has a function to automatically generate foods based on the foodstuffs stored in the electric refrigerator-freezer 5800, the expiration date of the foodstuffs, etc., and the foodstuffs stored in the electric food-freezer refrigerator 5800. It can have a function of automatically adjusting the temperature according to the above.
  • electric refrigerator / freezer has been described as an example of electric appliances
  • other electric appliances include, for example, vacuum cleaners, microwave ovens, microwave ovens, rice cookers, water heaters, IH cookers, water servers, and air conditioners. Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in this embodiment the function of the electronic device, the application example of artificial intelligence, its effect, etc. can be appropriately combined with the description of other electronic devices.
  • hafnium oxide zirconium (HfZrOx) is produced as an insulator exhibiting ferroelectricity, and measurement results such as voltage-polarization characteristics and fatigue characteristics of the insulator will be described.
  • FIG. 32A is an optical micrograph showing the appearance of the sample 800 used for evaluation.
  • FIG. 32B shows a schematic cross-sectional view of the sample 800.
  • the sample 800 was formed by using single crystal silicon as the substrate 801. Specifically, a thermal oxide film having a thickness of 100 nm is formed as an insulator 802 on the substrate 801 and a conductor 803 (conductor 803a and conductor 803b) functioning as a lower electrode is formed on the insulator 802. An insulator 804 was formed on the conductor 803, and a conductor 805 (conductor 805a and a conductor 805b) functioning as an upper electrode was formed on the insulator 804.
  • the insulator 806 was formed on the conductor 803, the insulator 804, and the conductor 805. Further, a conductor 807 that is electrically connected to the conductor 803 and a conductor 808 that is electrically connected to the conductor 805 are formed on the insulator 806. The conductor 807 and the conductor 808 function as electrodes to which the measurement signal is input.
  • the formation of the conductor 803, the conductor 805, the conductor 807, and the conductor 808, the formation of the contact holes provided in the insulator 806 and the insulator 804, and the like were performed using known photolithography methods and etching methods. ..
  • sample 800 three samples (Sample 800A, Sample 800B, and Sample 800C) having different formation conditions of the conductor 805 functioning as the upper electrode and heat treatment conditions after the formation of the upper electrode were prepared.
  • Table 1 shows the film forming conditions of the conductor 803a, the conductor 803b, the insulator 804, the conductor 805a, and the conductor 805b provided in each of the sample 800A, the sample 800B, and the sample 800C.
  • silicon oxide having a thickness of 200 nm was formed as an insulator 806 by the PECVD method. Further, as the conductor 807 and the conductor 808, a three-layer laminated film of Ti having a thickness of 50 nm, Al having a thickness of 200 nm, and Ti having a thickness of 50 nm was formed by a sputtering (SP) method.
  • SP sputtering
  • the conductor 805a is formed by a sputtering method, and in the sample 800C, the conductor 805a is formed by a metal CVD (MCVD) method. Further, the sample 800B is heat-treated by the RTA method after the sample is prepared. Table 1 also shows the heat treatment conditions.
  • FIG. 32C shows an input voltage waveform.
  • the HfZrOx film corresponding to the insulator 804 of each of the sample 800A, the sample 800B, and the sample 800C is crystallized by using the oblique incident X-ray diffraction method (GIXD), which is a kind of XRD analysis method. The condition was investigated.
  • GXD oblique incident X-ray diffraction method
  • an input voltage V which is a triangular wave
  • a current (output current I) flowing between the electrodes is measured (FIG. 33B).
  • the horizontal axis of FIGS. 33A and 33B is the elapsed time t.
  • the IV characteristic showing the relationship between the input voltage V and the output current I is obtained (FIG. 33C).
  • the PE characteristic is acquired by converting the output current I into the polarization P using the mathematical formula (1) (FIG. 33D).
  • A is the area where the two electrodes of the capacitive element overlap.
  • FIG. 34A shows the measurement results of the PE characteristics of the sample 800A, the sample 800B, and the sample 800C.
  • FIG. 34A shows the relationship between the electric field strength E applied to the insulator 804 and the polarization P for each sample.
  • FIG. 34B shows the GIXD measurement result.
  • FIG. 34B shows the relationship between the X-ray diffraction angle (2 ⁇ ) and the detected signal intensity for each sample.
  • sample 800A has a smaller amount of polarization (difference between the maximum polarization and the minimum polarization when the electric field strength E is 0 in the PE characteristics) than the sample 800B and the sample 800C, and is close to a normal dielectric.
  • a cross-sectional TEM image was taken of the insulator 804 of the samples 800A to 800C prepared as described above and its vicinity using "H-9500" manufactured by Hitachi High-Tech, with an acceleration voltage of 300 kV.
  • 35A shows a cross-sectional TEM image of the sample 800A
  • FIG. 36A shows a cross-sectional TEM image of the sample 800B
  • FIG. 37A shows a cross-sectional TEM image of the sample 800C.
  • FFT Fast Fourier Transform
  • FIGS. 35B, 36B, and 37B are shown in FIGS. 35B, 36B, and 37B.
  • 35B is an FFT figure of area A1
  • FIG. 35C is an FFT figure of area A2
  • FIG. 36B is an FFT figure of area B1
  • FIG. 36C is an FFT figure of area B2
  • FIG. 37B is an FFT figure of area C1. It is an FFT figure
  • FIG. 37C is an FFT figure of the area C2.
  • sample 800B the presence of a plurality of strong spots can be confirmed in regions B1 and B2.
  • sample 800C the presence of a plurality of strong spots can be confirmed in the regions C1 and C2.
  • the sample 800A the spot can be confirmed in the region A1, but the spot cannot be confirmed in the region A2. That is, it was found that the sample 800B and the sample 800C had higher crystallinity than the sample 800A. Therefore, it was found that the sample 800B and the sample 800C, which have a large amount of polarization and a high ferroelectricity, have high crystallinity.
  • FIGS. 38A to 38C a cross-sectional TEM image was taken of the vicinity of the interface between the insulator 804 and the conductor 805a using "H-9500" manufactured by Hitachi High-Tech, with an acceleration voltage of 300 kV.
  • 38A shows a cross-sectional TEM image of the sample 800A
  • FIG. 38B shows a cross-sectional TEM image of the sample 800B
  • FIG. 38C shows a cross-sectional TEM image of the sample 800C.
  • the lattice fringes of the crystal of interest are shown in an enlarged manner with solid lines.
  • lattice fringes derived from TiNx crystals were observed on the conductor 805a.
  • FIG. 38B in the sample 800B, plaids derived from crystals of HfZrOx were observed in the insulator 804.
  • FIG. 38C in the sample 800C, lattice fringes derived from the crystals of TiNx were observed on the conductor 805a, and lattice fringes derived from the crystals of HfZrOx were observed on the insulator 804.
  • energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy) is performed on the vicinity of the interface between the insulator 804 and the conductor 805a and the vicinity of the interface between the insulator 804 and the conductor 803b. ) was analyzed.
  • the EDX analysis was performed at each point on a straight line traversing the above interface. In the present specification and the like, such EDX analysis may be referred to as line EDX analysis.
  • the line EDX analysis was performed using "HD-2700" manufactured by Hitachi High-Tech, with an acceleration voltage of 200 kV.
  • oxygen atoms [atomic%] and hafnium atoms [atomic%] are detected, and oxygen atoms are detected near the interface between the insulator 804 and the conductor 805a, and near the interface between the insulator 804 and the conductor 803b.
  • Half values of [atomic%] and hafnium atom [atomic%] were calculated.
  • a different layer such as TiOx is not formed near the interface between the insulator 804 and the conductor 805a (or near the interface between the insulator 804 and the conductor 803b)
  • the half value of the oxygen atom [atomic%] and the hafnium atom [atomic%] are not formed.
  • the half value of the oxygen atom [atomic%] shifts to the conductor 805a (or conductor 803b) side. That is, the difference between the half value of the oxygen atom [atomic%] and the half value of the hafnium atom [atomic%] is presumed to be the film thickness of TiOx.
  • FIG. 39 The result of line EDX analysis is shown in FIG. In FIG. 39, the film thickness [nm] of TiOx is taken on the vertical axis.
  • the vicinity of the interface between the insulator 804 and the conductor 805a of each sample is defined as the upper part of 800A, the upper part of 800B, and the upper part of 800C, respectively.
  • the vicinity of the interface between the insulator 804 and the conductor 803b of each sample is defined as the lower part of 800A, the lower part of 800B, and the lower part of 800C, respectively.
  • the TiOx film thickness was 0.2 nm at the upper part, and no different layer of the TiOx film was detected at the lower part.
  • the TiOx film thickness was 0.2 nm at the upper part, and no different layer of the TiOx film was detected at the lower part.
  • the TiOx film thickness was 0.4 nm at the upper part and 0.3 nm at the lower part. That is, the sample 800B and the sample 800C tended to have a thinner different layer of the TiOx film than the sample 800A. Therefore, it was found that in Sample 800B and Sample 800C, which have a large amount of polarization and higher ferroelectricity, the different layer of the TiOx film may become thin.
  • the surface roughness of the conductor 803b which is the base of the insulator 804, was evaluated.
  • a Z contrast image (ZC image: Z Contrust Image) was taken with respect to the cross sections N1 to N6 using the dark field STEM function of "HD-2700" manufactured by Hitachi High-Tech. Image analysis was performed on the ZC images of the cross sections N1 to N6, and the line of the interface between the insulator 804 and the conductor 803b of each ZC image was drawn.
  • “ImageJ” was used as image processing software for interface extraction. Arithmetic mean roughness (Ra) and root mean square roughness (RMS: Root Mean Square) were calculated for the interface lines of the cross sections N1 to N6.
  • Ra [nm] of cross sections N1 to N6 is shown in FIG. 40A
  • RMS [nm] of cross sections N1 to N6 is shown in FIG. 40B.
  • the roughness of the upper surface of the sample 800C is 1 nm or less in Ra and RMS in the cross sections N1 to N6.
  • Ra and RMS are 0.4 nm or less. Therefore, in order to improve the crystallinity and develop the ferroelectricity in the insulator 804, the roughness of the upper surface of the underlying conductor 803b is set to 2 nm or less, preferably 1 nm or less, more preferably Ra or RMS. May be 0.8 nm or less, more preferably 0.5 nm or less, still more preferably 0.4 nm or less.
  • FIGS. 41 to 44 show the SIMS analysis results.
  • the horizontal axis of FIGS. 41 to 44 shows the depth from the surface of the conductor 805b
  • the vertical axis of FIG. 41 shows the hydrogen concentration in the insulator 804
  • the vertical axis of FIG. 42 shows the carbon concentration in the insulator 804.
  • the vertical axis of FIG. 43 shows the nitrogen concentration in the insulator 804, and the vertical axis of FIG. 44 shows the chlorine concentration in the insulator 804.
  • the positions of the conductor 805b, the conductor 805a, the insulator 804, the conductor 803b, and the conductor 803a in the depth direction specified from the film thickness and the SIMS profile are added.
  • the curve 811A shows the SIMS analysis result of the sample 800A
  • the curve 811B shows the SIMS analysis result of the sample 800B
  • the curve 811C shows the SIMS analysis result of the sample 800C.
  • the hydrogen concentration of the insulator 804 was about 4 ⁇ 10 20 atoms / cm 3 for the sample 800A, about 2 ⁇ 10 20 atoms / cm 3 for the sample 800B, and about 9 ⁇ 10 19 atoms / cm 3 for the sample 800C.
  • the curve 812A shows the SIMS analysis result of the sample 800A
  • the curve 812B shows the SIMS analysis result of the sample 800B
  • the curve 812C shows the SIMS analysis result of the sample 800C.
  • the carbon concentration of the insulator 804 was about 9 ⁇ 10 18 atoms / cm 3 for sample 800A, about 1 ⁇ 10 19 atoms / cm 3 for sample 800B, and about 6 ⁇ 10 18 atoms / cm 3 for sample 800C (sample 800C). See FIG. 42).
  • the curve 813A shows the SIMS analysis result of the sample 800A
  • the curve 813B shows the SIMS analysis result of the sample 800B
  • the curve 813C shows the SIMS analysis result of the sample 800C. It is considered that the nitrogen concentration of the insulator 804 of the sample 800A, the sample 800B, and the sample 800C is about 8 ⁇ 10 20 atoms / cm 3 or less.
  • the curve 814A shows the SIMS analysis result of the sample 800A
  • the curve 814B shows the SIMS analysis result of the sample 800B
  • the curve 814C shows the SIMS analysis result of the sample 800C.
  • the chlorine concentration of the insulator 804 was about 1 ⁇ 10 21 atoms / cm 3 .
  • both the hydrogen concentration of the insulator 804 and the carbon concentration of the insulator 804 are the lowest in the sample 800C in which the conductor 805a is formed by the thermal ALD method.
  • the nitrogen concentration of the insulator 804 may be affected by the adjacent titanium nitride (TiNx), but is about 8 ⁇ 10 20 atoms / cm 3 or less.
  • TiNx adjacent titanium nitride
  • FIGS. 44 and 34 it can be seen that even if chlorine is present in the insulator 804 at about 1 ⁇ 10 21 atoms / cm3 , it does not hinder the development of ferroelectricity.
  • the hydrogen concentration in the insulator 804 is preferably 5 ⁇ 10 20 atoms / cm 3 or less, and more preferably 1 ⁇ 10 20 atoms / cm 3 or less.
  • the carbon concentration in the insulator 804 is preferably 5 ⁇ 10 19 atoms / cm 3 or less, and more preferably 1 ⁇ 10 19 atoms / cm 3 or less.
  • the results of fatigue characteristic measurement performed on the sample 800B and the sample 800C shown in the first embodiment will be described.
  • the measurement of fatigue characteristics was performed on two samples 800B (sample 800B_1, sample 800B_2) and three samples 800C (sample 800C_1, sample 800C_2, sample 800C_3).
  • the sample 800B_1 and the sample 800B_2 are different elements on the same substrate manufactured under the same conditions as the sample 800B.
  • Sample 800C_1, Sample 800C_2, and Sample 800C_3 are different elements on the same substrate manufactured under the same conditions as Sample 800B.
  • FIG. 45A shows the measurement results of the fatigue characteristics of the sample 800B_1 and the sample 800B_2.
  • FIG. 45B shows the measurement results of the fatigue characteristics of the sample 800C_1 and the sample 800C_2.
  • FIG. 46B shows the measurement results of the fatigue characteristics of the sample 800C_3.
  • the horizontal axis shows the number of cycles, and the vertical axis shows the polarization P.
  • one cycle is to apply a rectangular angular wave having a voltage amplitude of 3 V and a frequency of 100 Hz as one cycle, and the PE characteristics are measured using the triangular wave shown in Example 1 every specified number of cycles to measure the electric field.
  • the minimum polarization and the maximum polarization when the intensity E was 0 were obtained.
  • FIGS. 45A and 45B show the values of the minimum polarization and the maximum polarization when the electric field strength E is 0, which are acquired every specified number of cycles.
  • Samples 800B_1 and 800C_1 were discontinued after 1 ⁇ 108 cycles.
  • Sample 800B_2 and Sample 800C_2 continued to be measured after 1 ⁇ 108 cycles.
  • Sample 800B_2 shows the measurement results up to 8.6 ⁇ 10 10 cycles, but the measurement was continued thereafter.
  • sample 800C_2 was destroyed after the end of 4.6 ⁇ 109 cycles.
  • FIG. 46A shows the initial PE characteristics (curve 821) of the sample 800C_3 and the PE characteristics (curve 822) after the end of the 1 ⁇ 10 10 cycle. Further, as compared with FIG. 9 (fatigue characteristics described in Non-Patent Document 2), it can be seen that the changes in the fatigue characteristics of the sample 800B_1, the sample 800B_2, the sample 800C_1, the sample 800C_2, and the sample 800C_3 are gentle. Therefore, it can be expected to realize fatigue resistance of 1 ⁇ 10 15 cycles or more.
  • hafnium oxide zirconium (HfZrOx) is produced as an insulator exhibiting ferroelectricity, and the results of evaluating the voltage-polarization characteristics, fatigue characteristics, etc. of the insulator will be described.
  • sample structure As the appearance and the schematic cross-sectional view of the sample 830 used for the evaluation can refer to the description relating to the sample 800 of the first embodiment, detailed description thereof will be omitted.
  • the sample 830 was formed by using single crystal silicon as the substrate 801. Specifically, a thermal oxide film having a thickness of 100 nm is formed as an insulator 802 on the substrate 801 and a conductor 803 (conductor 803a and conductor 803b) functioning as a lower electrode is formed on the insulator 802. An insulator 804 was formed on the conductor 803, and a conductor 805 (conductor 805a and a conductor 805b) functioning as an upper electrode was formed on the insulator 804.
  • the insulator 806 was formed on the conductor 803, the insulator 804, and the conductor 805. Further, a conductor 807 that is electrically connected to the conductor 803 and a conductor 808 that is electrically connected to the conductor 805 are formed on the insulator 806. The conductor 807 and the conductor 808 function as electrodes to which the measurement signal is input.
  • the formation of the conductor 803, the conductor 805, the conductor 807, and the conductor 808, the formation of the contact holes provided in the insulator 806 and the insulator 804, and the like were performed using known photolithography methods and etching methods. ..
  • sample 830 16 samples (samples 830A to 830P) having different formation conditions and thickness of the insulator 804, formation conditions of the conductor 805 functioning as the upper electrode, and heat treatment conditions after the formation of the upper electrode were prepared. ..
  • Tables 2 to 5 show the film forming conditions of the conductor 803a, the conductor 803b, the insulator 804, the conductor 805a, and the conductor 805b provided in each of the samples 830A to 830P.
  • silicon oxide having a thickness of 200 nm was formed as an insulator 806 by the PECVD method. Further, as the conductor 807 and the conductor 808, a three-layer laminated film of Ti having a thickness of 50 nm, Al having a thickness of 200 nm, and Ti having a thickness of 50 nm was formed by a sputtering (SP) method.
  • SP sputtering
  • the insulator 804 was formed into a film by the ALD method using an inorganic precursor. Specifically, in Samples 830A to 830H, HfCl 4 (hafnium chloride) and ZrCl 4 (zirconium chloride) were used as inorganic precursors, and H2O (water) was used as an oxidizing agent.
  • HfCl 4 hafnium chloride
  • ZrCl 4 zirconium chloride
  • Samples 830I to 830P are Hf [N (CH 3 ) 2 ] 4 (TEMAH: Tetracis (ethylmethyramino) hafnium) and Zr (Cp) [(N (CH 3 ) 2 ] 3 ) as organic precursors. (Cyclopentadienyltris (dimethylamino) zirconium) was used, and O3 ( ozone) was used as an oxidizing agent.
  • TEMAH Tetracis (ethylmethyramino) hafnium)
  • Zr (Cp) [(N (CH 3 ) 2 ] 3 ) as organic precursors.
  • O3 ozone
  • the thickness of the insulator 804 was set to 4 nm.
  • the thickness of the insulator 804 was set to 6 nm.
  • the thickness of the insulator 804 was set to 8 nm.
  • the thickness of the insulator 804 was set to 10 nm.
  • the conductor 805a was formed into a film by a metal CVD (MCVD) method.
  • MCVD metal CVD
  • the conductor 805a was formed into a film by a sputtering method.
  • the samples 830E to 830H and the samples 830M to 830P were heat-treated by the RTA method after the samples were prepared. Tables 2 to 5 also show the heat treatment conditions.
  • ⁇ PE characteristics> A triangular wave having a voltage amplitude of 3 V and a frequency of 100 Hz was applied between the conductor 807 and the conductor 803, and the change in spontaneous polarization (PE characteristic) of the insulator 804 was measured.
  • the description of the first embodiment can be referred to, and detailed description thereof will be omitted.
  • FIG. 47 shows the measurement results of PE characteristics of Samples 830A to 830H.
  • FIG. 48 shows the measurement results of the PE characteristics of the samples 830I to 830P. 47 and 48 show the relationship between the electric field strength E and the polarization P applied to the insulator 804 for each sample, respectively.
  • FIG. 49 shows the results of measuring the IV characteristics of Samples 830A to 830H.
  • FIG. 50 shows the results of measuring the IV characteristics of Samples 830I to 830P. 49 and 50 show the relationship between the applied voltage and the flowing current for each sample, respectively.
  • FIG. 51 shows the GIXD measurement results of Samples 830A to 830H.
  • FIG. 52 shows the GIXD measurement results of Samples 830I to 830P.
  • 51 and 52 show the relationship between the X-ray incident angle (2 ⁇ ) and the detected signal intensity for each sample, respectively.
  • the peak position of the HfZrOx crystal is shown by a broken line, the peak position of the monoclinic crystal is m, the peak position of the orthorhombic crystal is o, and the tetragonal crystal (orthorhombic crystal).
  • the peak position of the monoclinal crystal is described as t, and the peak position of the cubic crystal is described as c. It is difficult to discriminate between orthorhombic (o), tetragonal (t), and cubic (c) by XRD.
  • the fatigue characteristics are measured by applying a rectangular angular wave with a voltage amplitude of 3 V and a frequency of 100 Hz for one cycle, and measuring the PE characteristics using the above-mentioned triangular wave every specified number of cycles to determine the electric field strength E.
  • the minimum and maximum polarizations at 0 were obtained.
  • FIG. 53 shows the measurement results of the fatigue characteristics of the sample 830H and the sample 830P.
  • the first stage of FIG. 53 shows the PE characteristics at the initial stage and the end of the fatigue characteristic measurement.
  • the second stage of FIG. 53 shows the measurement result of the fatigue characteristic, the horizontal axis shows the number of cycles, and the vertical axis shows the polarization P.
  • the third stage of FIG. 53 shows the value normalized by the initial polarization P of the fatigue characteristic measurement.
  • hafnium oxide zirconium (HfZrOx) is produced as an insulator exhibiting ferroelectricity, and the result of evaluating the frequency dependence of the input voltage (triangular wave) on the voltage-polarization characteristic of the insulator will be described.
  • Example structure As for the appearance and the schematic cross-sectional view of the sample used for the evaluation, the description relating to the sample 800 of Example 1 can be referred to, and therefore detailed description thereof will be omitted.
  • the sample was formed using single crystal silicon as the substrate 801. Specifically, a thermal oxide film having a thickness of 100 nm is formed as an insulator 802 on the substrate 801 and a conductor 803 (conductor 803a and conductor 803b) functioning as a lower electrode is formed on the insulator 802. An insulator 804 was formed on the conductor 803, and a conductor 805 (conductor 805a and a conductor 805b) functioning as an upper electrode was formed on the insulator 804.
  • W having a thickness of 30 nm was formed into a film by a sputtering (SP) method.
  • MCVD metal CVD
  • hafnium oxide zirconium (HfZrOx) having a thickness of 10 nm was formed into a film by the ALD method using an inorganic precursor. Specifically, HfCl 4 (hafnium chloride) and ZrCl 4 (zirconium chloride) were used as the inorganic precursor, and H2O (water) was used as the oxidizing agent.
  • the substrate temperature at the time of film formation of hafnium oxide zirconium (HfZrOx) was set to 300 ° C.
  • TiNx having a thickness of 10 nm was formed into a film by a sputtering (SP) method.
  • W having a thickness of 20 nm was formed into a film by a sputtering (SP) method.
  • the insulator 806 was formed on the conductor 803, the insulator 804, and the conductor 805. Further, a conductor 807 that is electrically connected to the conductor 803 and a conductor 808 that is electrically connected to the conductor 805 are formed on the insulator 806. The conductor 807 and the conductor 808 function as electrodes to which the measurement signal is input.
  • the formation of the conductor 803, the conductor 805, the conductor 807, and the conductor 808, the formation of the contact holes provided in the insulator 806 and the insulator 804, and the like were performed using known photolithography methods and etching methods. ..
  • heat treatment was performed by the RTA method.
  • the heat treatment was carried out at 500 ° C. for 60 sec in a nitrogen atmosphere.
  • ⁇ PE characteristics> A triangular wave having a voltage amplitude of 3 V was applied between the conductor 807 and the conductor 803, and the change in spontaneous polarization (PE characteristic) of the insulator 804 was measured. The evaluation was performed by making the frequency of the triangular wave different from 1 kHz, 100 Hz, and 10 Hz.
  • the description of the first embodiment can be referred to, and detailed description thereof will be omitted.
  • FIG. 54 shows the measurement results of PE characteristics.
  • FIG. 54 shows the relationship between the electric field strength E applied to the insulator 804 and the polarization P.
  • the solid line 831 shows the data of the frequency 10 Hz
  • the broken line 832 shows the data of 100 Hz
  • the dotted line 833 shows the data of 1 kHz.
  • FIGS. 55A and 55B show enlarged views of the region shown by the alternate long and short dash line in FIG. 54.
  • FIGS. 55C and 55D show the relationship between the polarization P and the frequency of the triangular wave.
  • FIG. 55C shows the polarization P when the electric field E is 0 MV / cm
  • FIG. 55D shows the polarization P when the electric field E is 3 MV / cm (voltage 3 V).
  • the single crystal model was used as a calculation model used for first-principles calculation.
  • the calculation model is shown in FIG. 56A. Some of the atoms are omitted to make the drawings easier to see.
  • the potential generated by the Projector Augmented Wave (PAW) method was used for the electronic state pseudopotential, and GGA / PBE (Generalized-Gradient-Perdewation / Perdew-Burke-Ernzerhof) was used for the functional.
  • the size of the calculation model (lattice constant and inter-axis angle) was constant.
  • Figure 56B shows the calculation model after performing the calculation to optimize the atomic arrangement. Some of the atoms are omitted to make the drawings easier to see.
  • the distance between the carbon atom and each of the three oxygen atoms coordinated to the carbon atom is about 0.13 nm, and the carbon atom and the carbon thereof.
  • the distance from each of the four oxygen atoms away from the atom was 0.30 nm or more and 0.35 nm or less.
  • the oxygen atom coordinated to the carbon atom does not have inversion symmetry, that is, it is an oxygen atom that exhibits ferroelectricity.
  • the oxygen atom is strongly bound to the carbon atom, which may be affected by the displacement due to the electric field.
  • the oxygen atom separated from the carbon atom (the oxygen atom in the region surrounded by the one-point chain line in FIG. 56B) has the number of bonds with the hafnium atom or the zirconium atom as the single crystal model of hafnium oxide zirconium. It is decreasing compared to. Therefore, it is presumed that the oxygen atom is easily deleted.
  • FIG. 57A shows a measurement system for retention measurement.
  • FIG. 57B shows an operation sequence of retention measurement.
  • 58A, 58B and 58C show the results of retention measurement.
  • At least a pulse generator and an ammeter are provided as a measurement system for retention measurement.
  • the measurement was performed at room temperature.
  • a pulse generator is used to apply a potential to the sample and measure the current flowing at that time.
  • the operation sequence of the retention measurement shown in FIG. 57B will be described.
  • a negative potential is applied to the sample to bring it into a polarized state on the negative potential side.
  • a pulse of a positive potential (3V, a rectangular wave of 5sec) is applied twice to bring the polarization state on the negative potential side.
  • the reason for giving two pulses in the period T3 is to cancel the steady-state leak, and then in the period T4 of about 10 seconds, after passing through the potential of 0V, in the period T5, with the period T3.
  • the same positive potential pulse is given twice. Since the period T4 is short and the polarization of the sample is maintained, the current due to the displacement of the polarization does not flow in the period T5, but the current due to the leak exists.
  • a two-condition holding period of 10 minutes and 10 hours for retention measurement is held at a potential of 0 V.
  • the same positive potential pulses as those in the period T3 and the period T5 are applied twice, and the currents flowing through the sample are compared.
  • the current flowing in the period T7 is larger than the current flowing in the period T5, it is highly likely that the polarization is reduced in the period T6.
  • FIG. 58A shows the current change in the period T5
  • FIG. 58B shows the current change in the period T7 after holding 10 minutes as the period T6
  • FIG. 58C shows the current change in the period T7 after holding 10 hours as the period T6. Comparing FIGS. 58A, 58B, and 58C, it is considered that the sample 800B can retain the polarized state for at least 10 hours because the current in the period T7 does not increase even after the retention time of 10 hours.
  • a triangular wave having a voltage amplitude of 3 V and a frequency of 100 Hz was applied between a pair of electrodes of one capacitor, and a change in spontaneous polarization (PV characteristic) of an insulator or a dielectric was measured.
  • the horizontal axis is the input voltage V, which is a triangular wave, and the vertical axis is the value obtained by converting the output current I into the polarization P using the mathematical formula (1).
  • the transistor may be manufactured by the manufacturing method shown in the second embodiment, and the transistor structure is not particularly limited. Using a configuration in which a transistor 200 as shown in FIG. 20A, specifically, a planar type capacitive element 100 is provided on the insulator 285, comparative examples, CVD-TiN, and SP-TiN PV characteristic measurement results are shown. FIG. 59A shows. Further, FIG. 59B shows the measurement result of the IV characteristic.
  • the electrode size was set to 300 parallels of 1.265 ⁇ m ⁇ 1.05 ⁇ m, the total is 398.5 ⁇ m 2 .
  • the lower electrode is a laminate of a tungsten film (substrate temperature 130 ° C., film thickness: 30 nm) obtained by a sputtering method and a titanium nitride film (substrate temperature 400 ° C., film thickness: 10 nm) obtained by a metal CVD method.
  • An aluminum oxide film obtained by the ALD method (substrate temperature 250 ° C., film thickness: 14 nm) and a silicon nitride film obtained by the PECVD method (substrate temperature 350 ° C., film thickness: 7 nm) are laminated on the lower electrode.
  • a titanium nitride film (substrate temperature 400 ° C., film thickness: 10 nm) obtained by the metal CVD method and a tungsten film (substrate temperature 130 ° C., film thickness: 20 nm) obtained by the sputtering method are laminated on the upper electrode.
  • the sample described as CVD-TiN has a different film sandwiched between the lower electrode and the upper electrode from the comparative example, and is an HfZrOx film having a film thickness of 10 nm.
  • the film forming conditions of the HfZrOx film are the same as those of the insulator 804 of Example 1, and the ALD method is used, a chloride-based precursor is used, the substrate temperature is 300 ° C., and H2O is used as the oxidizing agent.
  • the residual polarization amount Pr per unit area of the sample expressed as CVD-TiN is approximately 12.1.
  • the film sandwiched between the lower electrode and the upper electrode is an HfZrOx film having a film thickness of 10 nm, and a titanium nitride film obtained by a sputtering method and a tungsten film obtained by a sputtering method (titanium nitride film obtained by a sputtering method) are placed on the HfZrOx film.
  • the thickness is 20 nm).
  • the film forming conditions for the titanium nitride film obtained by the sputtering method were such that the substrate temperature was room temperature.
  • the residual polarization amount Pr per unit area of the sample expressed as SP-TiN is about 12.8.
  • FIGS. 60A and 60B show measurement results of the ID - VG characteristics of the transistors used in the comparative examples, CVD-TiN and SP-TiN samples, respectively.
  • the horizontal axis is the top gate potential VG [V]
  • the first vertical axis is the drain current ID [A]
  • the shift voltage Vsh of the transistor was calculated from the result of the above ID -VG measurement, and the standard deviation ⁇ (Vsh) was obtained.
  • the standard deviation ⁇ (Vsh) of the SP-TiN sample of FIG. 60A was 64 mV, which was a good value.
  • the field effect mobility ⁇ FE of the SP-TiN sample of FIG. 60A was 14 cm 2 / Vs.
  • the shift voltage ( Vsh ) and subthreshold swing value (S value) of the transistor were calculated.
  • the S value of the SP-TiN sample of FIG. 60A was 107 mV / dec.
  • FIG. 60B shows the electrical characteristics of one of the measurement circuits in which the elements of 1Tr1C (1 transistor, 1 capacitor) are arranged at a density of 8.4 / ⁇ m 2 .
  • FIG. 60A is an electrical characteristic of one transistor when the layout of the arrangement of the measurement circuit is different from that of FIG. 60B.
  • the element configuration of 3Tr1C (3 transistors, 1 capacitor) is manufactured, the writing operation and the reading operation are performed, and the results of measuring the electrical characteristics are shown below.
  • the transistor OS1 is connected to the gate line WWL, the signal line WBL, and the node SN. Further, in the transistor OS2, the gate is connected to the node SN and is connected to the source line SL. Further, the transistor OS3 is connected to the gate line RWL and the signal line RBL. The drain electrode (or source electrode) of the transistor OS2 and the source electrode (or drain electrode) of the transistor OS3 are electrically connected.
  • the back gate potential BG1 of the transistor OS1 and the back gate potential BG2 of the transistor OS2 and the transistor OS3 are fixed potentials, specifically 0V.
  • FIG. 61A shows an example in which the capacitive element MFM is used as 1C.
  • the capacitive element MFM has a structure in which a lower electrode, an HfZrOx film having a film thickness of 10 nm, and an upper electrode are laminated.
  • the area of the capacitive element MFM is 0.25 ⁇ m 2 .
  • the capacitive element MFM is electrically connected to the node SN and the signal line C.
  • the lower electrode is a laminate of a tungsten film (substrate temperature 130 ° C., film thickness: 30 nm) obtained by the sputtering method and a titanium nitride film (substrate temperature 400 ° C., film thickness: 10 nm) obtained by the metal CVD method, and the upper electrode is formed.
  • Example 7 uses the same manufacturing process as the transistor and the capacitive element.
  • FIG. 62A An example of a timing chart for measurement is shown in FIG. 62A.
  • the names such as WWL, WBL, C, RWL, SN, and RBL in the timing chart indicate the wiring to which the potential shown in the timing chart is given.
  • the source line SL is not shown in the timing chart, it is assumed that a predetermined potential (constant potential) is applied.
  • FIGS. 62B1 and 62B2 The equivalent circuit shown in FIG. 62B1 is the same as that in FIG. 61A, but since BG1 and BG2 are 0V, the description of BG1 and BG2 is omitted.
  • the potential of the gate line WWL is set to the potential at which the transistor OS1 is turned on, and the transistor OS1 is turned on.
  • the potential of the signal line WBL is given to the gate electrode of the transistor OS2.
  • 3V is applied to the signal line C during 10 ms while the transistor OS1 is in the ON state.
  • the period in which 3V is applied to the capacitive element MFM is called a Pr + set period.
  • a predetermined charge is given to the gate electrode of the transistor OS2, but in this measurement method, the potential of the signal line WBL is always set to 0V as shown in the timing chart of FIG. 62A. Then, as shown on the right half side of FIG.
  • the positive residual polarization (Pr +) direction is given to the capacitive element MFM (first writing).
  • the arrow shown on the right half side of FIG. 62B2 corresponds to the arrow of the Pr + set period in FIG. 62A.
  • the potential of the gate line WWL is set to the potential at which the transistor OS1 is turned off, and the transistor OS1 is turned off.
  • the gate line RWL corresponds to a read word line
  • the gate line WWL corresponds to a write word line
  • the signal line WBL corresponds to a write bit line
  • the signal line RBL corresponds to a read bit line.
  • the transistor OS1 is turned off and the signal line WBL gives a potential instead of 0V, the charge given to the gate electrode of the transistor OS2 can be retained (retention).
  • the off current of the transistor OS1 is extremely small, so that the charge of the gate electrode of the transistor OS2 is retained for a long time.
  • the transistor OS3 is kept off.
  • the node SN is set to a floating potential
  • the transistor OS3 is turned on, and the signal line C is swept from 0V to 3V (potential sweep), so that the current value I of the signal line RBL is set.
  • the electrical characteristics (Pr +) in which the RBL is measured and the vertical axis at that time is the current value I RBL and the horizontal axis is the voltage VC of the signal line C are shown in FIG. 63A.
  • the potential of the gate line WWL is set to the potential at which the transistor OS1 is in the ON state, and -3V is applied to the signal line C during 10 ms while the transistor OS1 is in the ON state.
  • the period in which -3V is applied to the capacitive element MFM is called a Pr-set period. That is, a predetermined charge is given to the gate electrode of the transistor OS2, and a negative residual polarization (Pr ⁇ ) direction is given to the capacitive element MFM as shown on the left half side of FIG. 62B2 (second writing). ..
  • the arrow shown on the left half side of FIG. 62B2 corresponds to the arrow of the Pr-set period in FIG. 62A.
  • the transistor OS3 is kept off.
  • the transistor OS1 is turned off to make the node SN a floating potential, the transistor OS3 is turned on, and the signal line C is swept from 0V to 3V to cause the current of the signal line RBL.
  • the electrical characteristics (Pr ⁇ ) in which the value I RBL is measured and the vertical axis at that time is the current value I RBL and the horizontal axis is the voltage VC of the signal line C are shown as dotted lines in FIG. 63A.
  • the equivalent circuit shown in FIG. 62C1 is the same as that in FIG. 61A, but since BG1 and BG2 are 0V, the description of BG1 and BG2 is omitted.
  • the sweep after applying 3V to the capacitive element MFM is displayed 20 times, and the sweep after applying -3V to the capacitive element MFM is displayed 20 times, for a total of 40 times.
  • FIG. 63B shows the results obtained by using the same measurement method and using the same element configuration as that of the comparative example of Example 7.
  • the measurement results are repeated four times, two times for sweeping after applying 3V to the capacitive element MFM and two times for sweeping after applying -3V to the capacitive element.
  • the electrical characteristics (Pr +) are shown as solid lines, and the electrical characteristics (Pr ⁇ ) are shown as dotted lines in FIG. 63A.
  • the comparative example is the same process as the comparative example shown in Example 7.
  • the lower electrode is formed by laminating a tungsten film (substrate temperature 130 ° C., film thickness: 30 nm) obtained by a sputtering method and a titanium nitride film (substrate temperature 400 ° C., film thickness: 10 nm) obtained by a metal CVD method, and on the lower electrode.
  • An aluminum oxide film (substrate temperature 250 ° C., film thickness: 14 nm) obtained by the ALD method and a silicon nitride film (substrate temperature 350 ° C., film thickness: 7 nm) obtained by the PECVD method are laminated on the upper electrode.
  • the titanium nitride film (substrate temperature 400 ° C., film thickness: 10 nm) obtained by the metal CVD method and the tungsten film (substrate temperature 130 ° C., film thickness: 20 nm) obtained by the sputtering method are laminated.
  • the structure of the sample whose characteristics were measured is a capacitive element 100 as shown in FIG. 20, and 300 elements having an electrode size of 1.265 ⁇ m ⁇ 1.05 ⁇ m are connected via a wiring layer and have an area. A is 398.5 ⁇ m 2 in total.
  • FIG. 64A shows the measurement system of the f characteristic.
  • FIG. 64B shows an operation sequence for measuring the f characteristic.
  • Figures 64C and 64D show hypothetical views of changes in polarization.
  • FIG. 65 shows the result of retention measurement.
  • At least a pulse generator and an ammeter are provided as a measurement system for the f characteristic.
  • the measurement was performed at room temperature.
  • DG2020A manufactured by Tektronix Co., Ltd. was used as the pulse generator
  • semiconductor parameter analyzer B1500A manufactured by KEYSIGHT Co., Ltd. was used as the ammeter.
  • a pulse generator is used to apply a potential to the sample and measure the current flowing at that time.
  • the operation sequence of the measurement of the f characteristic shown in FIG. 64B will be described.
  • a pulse of a negative potential is applied to the sample to bring it into a polarization state on the negative potential side.
  • a pulse of a positive potential is applied in the period T3, and the current flowing through the sample is measured.
  • the pulse width (time) of the positive potential given in the period T3 under a plurality of conditions, the time required for reversing the polarization can be evaluated.
  • the measurement was performed under a plurality of conditions, from the condition that the width of the rectangular wave pulse of the positive potential was 1 sec to the condition that the width was 5 nsec, as the condition of the period T3.
  • the condition of 1 sec can be called 0.5 Hz
  • the condition of 5 n sec can be called 100 MHz.
  • a positive potential pulse of a sufficient length is applied in the period T5, and the current flowing through the sample is measured.
  • the sufficient length is the time until the change in the current value flowing through the sample disappears, and is set to 1 sec in this embodiment.
  • a pulse having the same positive potential as in the period T5 is applied, and the current flowing through the sample is measured.
  • the amount of charge derived from the reversal of the polarization in the period T5 and another factor such as a leak component is possible to separate the amount of electric charge derived from.
  • ⁇ Pr which is an index of polarization
  • the area A is the area where the two electrodes of the capacitive element overlap.
  • FIGS. 64B, 64C, and 64D a case where the polarization can be reversed in the measurement of the f characteristic and a case where the polarization cannot be reversed will be described.
  • FIG. 64C is an assumed diagram of the change in polarization between the period T1 and the period T5 when the polarization can be reversed in the period T3, showing a positive polarization state in the period T4 as shown by P4a.
  • FIG. 64D is an assumed diagram of the change in polarization between the period T1 and the period T5 when the polarization cannot be reversed in the period T3, and in the period T4, it reverses to the positive polarization state as shown by P4b. Indicates a state in which it cannot be done.
  • Whether or not the polarization could be reversed in the period T3 can be judged by the amount of charge flowing in the period T5, and if the polarization can be maintained, the amount of charge flowing in the period T5 is small and the polarization cannot be maintained. In that case, the amount of charge flowing during the period T5 increases.
  • the measurement result of the f characteristic is shown in FIG. 65.
  • the conditions for the period T3 measurements were performed under four conditions of 1 sec (0.5 Hz), 100 nsec (5 MHz), 10 nsec (50 MHz), and 5 nsec (100 MHz).
  • the measurement result when the writing is not performed in the period T3 is also shown.
  • ⁇ Pr was sufficiently small as compared with the case where the writing was not performed, and it was a value that can be judged that the polarization could be reversed in the writing in the period T3. Therefore, it can be said that the sample of this example is a result showing that the rewriting operation at at least 100 MHz is possible.
  • FIG. 66A shows a measurement system for retention measurement.
  • FIG. 66B shows an operation sequence of retention measurement.
  • FIGS. 66C and 66D show an assumed diagram of the change in polarization.
  • FIG. 67A shows the result of retention measurement.
  • a pulse generator and an ammeter are provided as a measurement system for retention measurement.
  • the measurement was performed at room temperature.
  • M9185B manufactured by KEYSIGHT was used as the pulse generator
  • semiconductor parameter analyzer B1500A manufactured by KEYSIGHT was used as the ammeter.
  • a prober equipped with a stage with a temperature adjustment function was used in order to perform retention measurement under a plurality of temperature conditions.
  • a pulse generator is used to apply a potential to the sample and measure the current flowing at that time.
  • the operation sequence of the retention measurement shown in FIG. 66B will be described.
  • a pulse of a negative potential is applied to the sample to bring it into a polarization state on the negative potential side.
  • the retention period described later is held at a potential of 0 V for retention measurement.
  • a positive potential pulse is applied and the current flowing through the sample is measured.
  • a pulse having the same positive potential as in the period T3 is applied, and the current flowing through the sample is measured.
  • the amount of charge derived from the reversal of the polarization in the period T3 and another factor such as a leak component can be obtained.
  • ⁇ Pr which is an index of polarization
  • the area A is the area where the two electrodes of the capacitive element overlap.
  • FIGS. 66B, 66C and 66D a case where the polarization can be maintained by the retention measurement and a case where the polarization cannot be maintained will be described.
  • FIG. 66C is a hypothetical diagram of the change in polarization between the period T1 and the period T3 when the polarization can be maintained in the period T2, and as shown by P2a even at the end of the period T2, the polarization. Holds.
  • FIG. 66D is a hypothetical diagram of the change in polarization between period T1 and period T3 when the polarization could not be retained during period T2, and at the end of period T2, the polarization is reduced, as shown by P2b. There is.
  • Whether or not the polarization could be maintained in the period T2 can be judged by the amount of charge flowing in the period T3, and if the polarization can be maintained, the amount of charge flowing in the period T3 is large and the polarization could not be maintained. In that case, the amount of charge flowing in the period T3 decreases.
  • FIG. 67 shows the result of the retention measurement performed on the sample 800B.
  • the temperature conditions were 85 ° C, 150 ° C, and 200 ° C.
  • ⁇ Pr was a value that could be judged to be able to maintain the polarization.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

良好な強誘電性を有する金属酸化物膜を有する強誘電体デバイスを提供する。第１の導電体と、第１の導電体上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する。

Description

強誘電体デバイス、および半導体装置
　本発明の一態様は、金属酸化物、または当該金属酸化物を利用した強誘電体デバイス、およびそれらの製造方法に関する。または、本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。または、本発明の一態様は、半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、メモリなどが主に半導体装置に用いられている。ＣＰＵは、半導体ウエハを加工し、チップ化された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩ、ＣＰＵ、メモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
　また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）、画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料、及び酸化物半導体などが知られている。
　また、非特許文献１に示すように、強誘電体（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）を用いたメモリアレイの研究開発が活発に行われている。また、次世代の強誘電性メモリのために、強誘電性のＨｆＯ２ベースの材料の研究（非特許文献２）、ハフニウム酸化物薄膜の強誘電性に関する研究（非特許文献３）、ＨｆＯ２薄膜の強誘電性（非特許文献４）、及び強誘電体Ｈｆ０．５Ｚｒ０．５Ｏ２を用いたＦｅＲＡＭとＣＭＯＳとの統合の実証（非特許文献５）など、酸化ハフニウム関連の研究も活発に行われている。
Ｔ．Ｓ．Ｂｏｅｓｃｋｅ，ｅｔ　ａｌ，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ　ｉｎ　ｈａｆｎｉｕｍ　ｏｘｉｄｅ　ｔｈｉｎ　ｆｉｌｍｓ"，ＡＰＬ９９，２０１１ Ｚｈｅｎ　Ｆａｎ，ｅｔ　ａｌ，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＨｆＯ▲２▼−ｂａｓｅｄ　ｍａｔｅｒｉａｌｓ　ｆｏｒ　ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ｍｅｍｏｒｉｅｓ"，ＪＯＵＲＮＡＬ　ＯＦ　ＡＤＶＡＮＣＥＤ　ＤＩＥＬＥＣＴＲＩＣＳ，Ｖｏｌ．６，Ｎｏ．２，２０１６ Ｊｕｎ　Ｏｋｕｎｏ，ｅｔ　ａｌ，"ＳｏＣ　ｃｏｍｐａｔｉｂｌｅ　１Ｔ１Ｃ　ＦｅＲＡＭ　ｍｅｍｏｒｙ　ａｒｒａｙ　ｂａｓｅｄ　ｏｎ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｈｆ▲０．５▼Ｚｒ▲０．５▼Ｏ▲２▼"，ＶＬＳＩ　２０２０ 鳥海　明、「ＨｆＯ▲２▼薄膜の強誘電性」、応用物理学会、第８８巻、第９号、２０１９ Ｔ．Ｆｒａｎｃｏｉｓ，ｅｔ　ａｌ，"Ｄｅｍｏｎｓｔｒａｔｉｏｎ　ｏｆ　ＢＥＯＬ−ｃｏｍｐａｔｉｂｌｅ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｈｆ▲０．５▼Ｚｒ▲０．５▼Ｏ▲２▼　ｓｃａｌｅｄ　ＦｅＲＡＭ　ｃｏ−ｉｎｔｅｇｒａｔｅｄ　ｗｉｔｈ　１３０ｎｍ　ＣＭＯＳ　ｆｏｒ　ｅｍｂｅｄｄｅｄ　ＮＶＭ　ａｐｐｌｉｃａｔｉｏｎｓ"，ＩＥＤＭ　２０１９
　非特許文献１乃至非特許文献５に示すように、強誘電体に関して、様々な研究開発が行われている。例えば、非特許文献１では、図８（Ａ）に示すように、「Ｏｒｔｈｏｒｈｏｍｂｉｃ　ｐｈａｓｅ　Ｆｅｒｒｏｅｌｅｃｔｒｉｃ」の際に、酸素原子の動きによって分極（Ｐ）の符号が変わるといった報告が行われている。また、非特許文献２では、図８（Ｂ）に示すように、Ｈｆと、Ｚｒとの組成によって分極の大きさ、及び誘電率（εｒ）が変化するといった報告が行われている。
　また、非特許文献３では、図９に示すように、強誘電体の信頼性試験の１つである書き換え耐性が１０９回程度であることが報告されている。また、非特許文献４では、図１０（Ａ）、図１０（Ｂ）、及び図１０（Ｃ）に示すように、ＨｆＯ２の回折強度、分極、及び結晶構造について、報告されている。
　上記のように強誘電体について、様々な研究開発が行われているが、強誘電体の特性については、まだ改善の余地が多く、信頼性などの特性向上が求められている。
　そこで、本発明の一態様は、良好な強誘電性を有する材料、すなわち強誘電性を有する金属酸化物膜を提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用した容量素子を提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用したトランジスタを提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することを課題の一とする。または、本発明の一態様は、強誘電性を有しうる材料を利用し、且つトンネル接合を利用した素子を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１の導電体と、第１の導電体上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する、強誘電体デバイスである。
　本発明の他の一態様は、第１の導電体と、第１の導電体上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、第２の導電体上の封止膜と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する、強誘電体デバイスである。
　上記において、封止膜は、第１の封止膜と、第１の封止膜上の第２の封止膜と、を有し、第１の封止膜は、酸素と、アルミニウムと、を有し、第２の封止膜は、窒素と、シリコンと、を有し、第１の封止膜は、水素を吸着または捕獲する機能を有する、ことが好ましい。
　本発明の他の一態様は、トランジスタと、トランジスタに電気的に接続される容量素子と、を有し、容量素子は、第１の導電体と、第１の導電体上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する、半導体装置である。
　また、上記態様において、トランジスタは、チャネル形成領域にシリコンを有する、ことが好ましい。
　また、上記態様において、トランジスタは、チャネル形成領域に酸化物半導体を有する、ことが好ましい。
　本発明の一態様は、半導体膜と、半導体膜上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する、半導体装置である。
　また、上記態様において、半導体膜は、シリコンまたは酸化物半導体を有し、半導体膜に電気的に接続される、ソース電極及びドレイン電極を有すると好ましい。
　また、本発明の他の一態様は、第１の導電体と、第１の導電体上の金属酸化物膜と、金属酸化物膜上の第２の導電体と、第１の導電体の上面、及び第２の導電体の下面のいずれか一方または双方に位置する絶縁体と、を有し、金属酸化物膜は、強誘電性を有し、金属酸化物膜は、結晶構造を有し、結晶構造は、第１の層と、第２の層と、を有し、第１の層は、第１の酸素と、ハフニウムと、を有し、第２の層は、第２の酸素と、ジルコニウムと、を有し、ハフニウム、およびジルコニウムは、第１の酸素を介して互いに結合し、第２の酸素は、ジルコニウムと、結合する、半導体装置である。
　上記態様において、絶縁体は、窒素と、シリコンと、を有すると好ましい。
　また、上記各態様において、金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、５×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。また、上記各態様において、金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、１×１０２０ａｔｏｍｓ／ｃｍ３以下である、とさらに好ましい。また、上記各態様において、金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、５×１０２１ａｔｏｍｓ／ｃｍ３以下であると好ましい。また、上記各態様において、金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、１×１０２１ａｔｏｍｓ／ｃｍ３以下であるとさらに好ましい。
　本発明の一態様により、良好な強誘電性を有する材料、すなわち強誘電性を有する金属酸化物膜を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子を提供することができる。または、本発明の一態様により強誘電性を有しうる材料を利用したトランジスタを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用し、且つトンネル接合を利用した素子を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ１、図１Ｂ１、及び図１Ｃ１は、本発明の一態様に係る半導体装置の回路図である。図１Ａ２、図１Ｂ２、図１Ｃ２、図１Ｃ３、及び図１Ｃ４は、本発明の一態様に係る半導体装置の断面構造を説明する図である。
図２Ａおよび図２Ｂは、本発明の一態様である容量素子の模式図である。図２Ｃは、本発明の一態様である、容量素子が有する強誘電体の模式図である。
図３Ａ乃至図３Ｃは、本発明の一態様である、ＨｆＺｒＯＸの結晶構造のモデル図である。図３Ｄは、強誘電体層のヒステリシス特性の一例を示すグラフである。
図４Ａ乃至図４Ｃは、容量素子が有する強誘電体の模式図である。
図５Ａ乃至図５Ｃは、本発明の一態様である容量素子の作製方法を示す断面図である。
図６は、本発明の一態様に係る酸化ハフニウムの結晶構造を説明するモデル図である。
図７Ａは、本発明の一態様に係る金属酸化物膜の成膜シーケンスを示す図である。図７Ｂは、本発明の一態様に係る金属酸化物膜の製造装置の断面図である。図７Ｃは、酸化物の成膜シーケンスを示す図である。
図８Ａは、非特許文献１に開示されている、強誘電体の分極を説明する図であり、図８Ｂは、非特許文献２に開示されている、Ｈｆと、Ｚｒとの組成によって分極の大きさ、及び誘電率の変化を説明する図である。
図９は、非特許文献３に開示されている、強誘電体の書き換え耐性を説明する図である。
図１０Ａ乃至図１０Ｃは、非特許文献４に開示されている、ＨｆＯ２の回折強度、分極、及び結晶構造を説明する図である。
図１１Ａは本発明の一態様である半導体装置の上面図である。図１１Ｂ乃至図１１Ｄ本発明の一態様である半導体装置の断面図である。
図１２Ａおよび図１２Ｂは本発明の一態様である半導体装置の断面図である。
図１３ＡはＩＧＺＯの結晶構造の分類を説明する図である。図１３ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図１３ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図１４Ａは本発明の一態様である半導体装置の上面図である。図１４Ｂは本発明の一態様である半導体装置の断面図である。
図１５Ａは本発明の一態様である半導体装置の上面図である。図１５Ｂは本発明の一態様である半導体装置の断面図である。
図１６Ａは本発明の一態様である半導体装置の上面図である。図１６Ｂは本発明の一態様である半導体装置の断面図である。
図１７Ａは本発明の一態様に係る半導体装置の平面図である。図１７Ｂおよび図１７Ｃは本発明の一態様である半導体装置の断面図である。
図１８は本発明の一態様に係る記憶装置の構成を示す断面図である。
図１９は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２０Ａおよび図２０Ｂは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２１Ａ乃至図２１Ｃは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２２Ａ乃至図２２Ｃは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２３Ａ乃至図２３Ｄは本発明の一態様に係る記憶装置の作製方法を示す断面図である。
図２４は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２５は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２６Ａおよび図２６Ｂは本発明の一態様に係る記憶装置の構成を示す断面図である。
図２７Ａ乃至図２７Ｃは本発明の一態様である半導体装置の断面図である。
図２８Ａは本発明の一態様に係る記憶装置の構成例を示すブロック図である。図２８Ｂは本発明の一態様に係る記憶装置の構成例を示す斜視図である。
図２９Ａは、メモリセルの構成例を示す回路図である。図２９Ｂ１は、強誘電体層のヒステリシス特性の一例を示すグラフである。図２９Ｂ２は、理想的な強誘電体層のヒステリシス特性の一例を示すグラフである。図２９Ｃは、メモリセルの駆動方法の一例を示すタイミングチャートである。
図３０Ａ乃至図３０Ｅは本発明の一態様に係る記憶装置の模式図である。
図３１Ａ乃至図３１Ｈは本発明の一態様に係る電子機器を示す図である。
図３２Ａは、試料の外観を示す光学式顕微鏡写真である。図３２Ｂは、試料の断面概略図である。図３２Ｃは、入力電圧波形を示す図である。
図３３Ａ乃至図３３Ｆは、三角波を用いたＰ−Ｅ特性の取得方法を説明する図である。
図３４Ａは、Ｐ−Ｅ特性の測定結果を示す図である。図３４Ｂは、ＧＩＸＤ測定結果を示す図である。
図３５Ａは試料の断面ＴＥＭ像であり、図３５Ｂおよび図３５Ｃは試料のＦＦＴ図形である。
図３６Ａは試料の断面ＴＥＭ像であり、図３６Ｂおよび図３６Ｃは試料のＦＦＴ図形である。
図３７Ａは試料の断面ＴＥＭ像であり、図３７Ｂおよび図３７Ｃは試料のＦＦＴ図形である。
図３８Ａ乃至図３８Ｃは試料の断面ＴＥＭ像である。
図３９はラインＥＤＸ分析の分析結果を示す図である。
図４０ＡはＲａの測定結果を示す図であり、図４０ＢはＲＭＳの測定結果を示す図である。
図４１は、ＳＩＭＳ分析結果を示す図である。
図４２は、ＳＩＭＳ分析結果を示す図である。
図４３は、ＳＩＭＳ分析結果を示す図である。
図４４は、ＳＩＭＳ分析結果を示す図である。
図４５Ａおよび図４５Ｂは、疲労特性の測定結果を示す図である。
図４６Ａは、Ｐ−Ｅ特性を示す図である。図４６Ｂは、疲労特性の測定結果を示す図である。
図４７は、Ｐ−Ｅ特性を示す図である。
図４８は、Ｉ−Ｖ特性を示す図である。
図４９は、ＸＲＤ測定結果を示す図である。
図５０は、Ｐ−Ｅ特性を示す図である。
図５１は、Ｉ−Ｖ特性を示す図である。
図５２は、ＸＲＤ測定結果を示す図である。
図５３は、疲労特性を示す図である。
図５４は、Ｐ−Ｅ特性を示す図である。
図５５Ａ及び図５５Ｂは、Ｐ−Ｅ特性を示す図である。図５５Ｃ及び図５５Ｄは、分極と三角波の周波数との関係を示す図である。
図５６Ａは、計算モデルを示す図である。図５６Ｂは、計算後の、計算モデルを示す図である。
図５７Ａ及び図５７Ｂは、リテンション（Ｒｅｔｅｎｔｉｏｎ）測定を説明する図である。
図５８Ａ乃至図５８Ｃは、リテンション測定結果を示す図である。
図５９Ａは、Ｐ−Ｖ特性を示す図であり、図５９ＢはＩ−Ｖ特性を示す図である。
図６０Ａ及び図６０Ｂは、トランジスタの電気特性を示す図である。
図６１Ａは等価回路図の一例であり、図６１Ｂはレイアウトの一例を示す上面図である。
図６２Ａは、タイミングチャートを示す図であり、図６２Ｂ１は書き込み動作（Ｗｒｉｔｅ）を示す回路図であり、図６２Ｂ２は書き込み動作を説明するためのヒステリシス特性を示す図であり、図６２Ｃ１は読み出し動作（Ｒｅａｄ）を示す回路図であり、図６２Ｃ２は読み出し動作を説明するためのヒステリシス特性を示す図である。
図６３Ａは、書き込み動作と読み出し動作を繰り返し、４０回を行った測定結果を重ねて表示した図であり、図６３Ｂは比較例である。
図６４Ａ、図６４Ｂ、図６４Ｃおよび図６４Ｄは、ｆ特性の測定方法を示す図である。
図６５は、ｆ特性の測定結果を示す図である。
図６６Ａ、図６６Ｂ、図６６Ｃおよび図６６Ｄは、リテンション測定の方法を示す図である。
図６７は、リテンション測定の結果を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
　また、ソース、またはドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース、またはドレインの用語は、入れ替えて用いることができる場合がある。
　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
　なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなる、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）が形成される場合がある。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
　また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
　また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
（実施の形態１）
　本実施の形態では、図１Ａ１、図１Ａ２、図１Ｂ１、図１Ｂ２、図１Ｃ１、図１Ｃ２、図１Ｃ３、及び図１Ｃ４を用いて、本発明の一態様に係る金属酸化物膜、及び半導体装置について説明を行う。
　図１Ａ１、図１Ｂ１、及び図１Ｃ１は、それぞれ本発明の一態様に係る、半導体装置の回路図である。図１Ａ１に示す回路図は、１つのトランジスタ（電界効果トランジスタ、ＦＥＴともいう）と、１つの容量素子と、を有し、１つの容量素子は、強誘電性を有しうる材料を含む。また、図１Ｂ１に示す回路図は、１つのトランジスタを有し、当該トランジスタのゲート絶縁膜に強誘電性を有しうる材料を含む。また、図１Ｃ１に示す回路図は、１つの容量素子と、ダイオードと、有し、容量素子は強誘電性を有しうる材料を含む。なお、図１Ｃ１に示す回路図において、１つの容量素子と、１つのダイオードとを、分けて記載しているが、これに限定されない。例えば、１つの素子にて、１つの容量素子と、１つのダイオードと、の双方の機能を有する場合には、それぞれの機能を分離する必要はない。例えば、図１Ｃ１に示す回路図に相当する構成としては、一対の電極間に絶縁体を有し、当該絶縁体と、電極との間で、トンネル接合を利用する素子構成などを用いることができる。
　なお、図１Ａ１に示す回路図は、１Ｔｒ１Ｃ（１トランジスタ、１キャパシタ）の素子構成として捉えることができ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、またはＴｙｐｅ１構造として呼称してもよい。また、図１Ｂ１に示す回路図は、１Ｔｒ（１トランジスタ）の素子構成として捉えることができ、ＦｅＦＥＴ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、またはＴｙｐｅ２構造として呼称してもよい。また、図１Ｃ１に示す回路図は、トンネル接合を利用した１つのキャパシタの素子構成として捉えることができ、ＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）、またはＴｙｐｅ３構造として呼称してもよい。
　次に、図１Ａ１、図１Ｂ１、及び図１Ｃ１に示す回路図に示す構成に適用可能な本発明の一態様の半導体装置の一例を図１Ａ２、図１Ｂ２、図１Ｃ２、図１Ｃ３、及び図１Ｃ４を用いて説明を行う。図１Ａ２、図１Ｂ２、図１Ｃ２、図１Ｃ３、及び図１Ｃ４は、それぞれ本発明の一態様の半導体装置の一例を示す断面図である。なお、図１Ａ１、図１Ｂ１、及び図１Ｃ１に示す回路図において、白丸は端子を表す。
　図１Ａ２は、図１Ａ１に示す容量素子に対応する断面図であり、図１Ｂ２は、図１Ｂ１に示す強誘電性を有しうる材料を含むトランジスタに対応する断面図であり、図１Ｃ２、図１Ｃ３、及び図１Ｃ４は、それぞれ、図１Ｃ１に示す容量素子、及びダイオードに対応する断面図である。
　図１Ａ２は、導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。なお、絶縁体１３０を、誘電体または強誘電体と、読み替えてもよい。なお、図１Ａ２において、図示していないが、図１Ａ１に示すように、導電体１２０は、トランジスタのソースまたはドレインと接続する構成とすればよい。
　図１Ｂ２は、酸化物２３０と、酸化物２３０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。また、図１Ｂ２において、酸化物２３０と、絶縁体１３０、すなわち強誘電性を有しうる材料とが、接する構成と別言することができる。
　図１Ｃ２は、導電体１１０と、導電体１１０上の絶縁体１１５ａと、絶縁体１１５ａ上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、図１Ｃ２は、図１Ａ２の導電体１１０と、絶縁体１３０との間に絶縁体１１５ａを有する構造ともいえる。また、図１Ｃ３は、導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の絶縁体１１５ｂと、絶縁体１１５ｂ上の導電体１２０と、を有する。
　また、図１Ｃ４は、導電体１１０と、導電体１１０上の絶縁体１１５ａと、絶縁体１１５ａ上の絶縁体１３０と、絶縁体１３０上の絶縁体１１５ｂと、絶縁体１１５ｂ上の導電体１２０と、を有する。なお、図１Ｃ１の回路図の構成においては、Ｐ−Ｅ（Ｐｏｌａｒｉｚａｔｉｏｎ　ｄｅｎｓｉｔｙ−Ｅｌｅｃｔｒｉｃ　ｆｉｅｌｄ）特性に一定の分極が得られていることが好ましい。例えば、Ｉ−Ｖ特性において、第１の区間を０（Ｖ）から３（Ｖ）、第２の区間を３（Ｖ）から０（Ｖ）、第３の区間を−Ｖａ（Ｖ）からＶａ（Ｖ）、第４の区間を０（Ｖ）から−３（Ｖ）、第５の区間を−３（Ｖ）から０（Ｖ）、及び第６の区間を−Ｖａ（Ｖ）からＶａ（Ｖ）と定義した場合、第３の区間、及び第６の区間の電流値が異なることが好ましい。また、Ｖａは本回路図における抗電界（Ｅｃ）以下の電圧が好ましい。本特性を満たすためには、例えば、絶縁体１１５ａと、絶縁体１１５ｂとは、膜種、膜質、または膜厚の少なくともいずれか一を異なる構成とすればよい。
　次に、各構成要素について説明を行う。
＜＜導電体（下部電極）＞＞
　導電体１１０は、下部電極としての機能を有する。また、導電体１１０は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜することができる。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。
　なお、ＡＬＤ法を用いて導電体１１０を成膜することで、平坦性の良好な導電膜を比較的容易に成膜することができる場合がある。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。また、導電体１１０は、リソグラフィー法などを用いて、適宜パターン形成すればよい。
　また、導電体１１０が形成される面（被形成面ともいう）、または導電体１１０の上面は、平坦性が高い方が好ましい。例えば、導電体１１０が形成される面、または導電体１１０の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃｈａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化してもよい。導電体１１０が形成される面、または導電体１１０の上面の平坦性を高めた場合、その上方、より具体的には、絶縁体１３０の結晶性を高めることができる。
＜＜絶縁体＞＞
　絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。絶縁体１３０の詳細については後述する。
＜＜導電体（上部電極）＞＞
　導電体１２０は、上部電極としての機能を有する。導電体１２０は、絶縁体１３０を介して、導電体１１０と離隔して配置される。導電体１２０の詳細については、後述する。
＜酸化物＞
　酸化物２３０の詳細については、後述する（実施の形態２参照）。
＜絶縁体＞
　絶縁体１１５ａ、及び絶縁体１１５ｂは、それぞれ、常誘電体材料であればよく、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、及び酸化窒化アルミニウムなどを用いることができる。特に、絶縁体１１５ａ、１１５ｂとしては、窒化シリコン膜が好ましい。また、絶縁体１１５ａ、及び絶縁体１１５ｂは、それぞれ、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。特に絶縁体１１５ａ、及び絶縁体１１５ｂとしては、ＰＥＡＬＤ法を用いて成膜することが好ましい。例えば、ＰＥＡＬＤ法を用いて、窒化シリコン膜を成膜する場合、フッ素、塩素、臭素、ヨウ素などのハロゲンを含むプリカーサを用いると好適である。また、上記プリカーサを導入後、Ｎ２、Ｎ２Ｏ、ＮＨ３、ＮＯ、ＮＯ２、及びＮ２Ｏ２などの窒化剤を導入した雰囲気中でプラズマ処理を行うことで、良質な窒化シリコン膜を成膜することができる。
　本発明の一態様により、強誘電性を有しうる材料、すなわち強誘電性を有する金属酸化物膜を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した強誘電体デバイスを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子を提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用したトランジスタを提供することができる。または、本発明の一態様により、強誘電性を有しうる材料を利用した容量素子、及びダイオードを提供することができる。
　別言すると、本発明の一態様の金属酸化物膜は、容量素子、トランジスタ、及びダイオードのいずれか一または複数の半導体装置に用いることができる。
　次に、本発明の一態様に係る、容量素子、及びその作製方法について、具体的に説明を行う。なお、以下の説明においては、図１Ａ１、及び図１Ａ２に示す構成について例示するが、図１Ｂ１、及び図１Ｂ２、並びに図１Ｃ１、図１Ｃ２、図１Ｃ３、及び図１Ｃ４に示す構成についても、その一部の構成（例えば、酸化物２３０、絶縁体１１５ａ、及び絶縁体１１５ｂなど）を変更することで、適用することができる。
＜容量素子の構成例＞
　本項目では、図２Ａ乃至図４Ｃ、及び図６を用いて、本発明の一態様に係る、容量素子の構成例について説明する。
　図２Ａに示すように、本発明の一態様に係る容量素子１００は、導電体１１０と、導電体１２０と、導電体１１０と導電体１２０の間に挟まれる、絶縁体１３０と、を有する。例えば、基板（図示しない）の上に、導電体１１０が配置され、導電体１１０の上に絶縁体１３０が配置され、絶縁体１３０の上に導電体１２０が配置される構成にすればよい。ここで、導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。
　絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。強誘電性を有しうる材料としては、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ（Ｘは０よりも大きい実数とする）などが挙げられる。また、強誘電性を有しうる材料としては、酸化ハフニウムに元素Ｊ１（ここでの元素Ｊ１は、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つまたは複数）を添加した材料が挙げられる。ここで、ハフニウム原子と元素Ｊ１の原子数の比は適宜設定することができ、例えば、ハフニウム原子と元素Ｊ１の原子数を１：１またはその近傍にすればよい。また、強誘電性を有しうる材料としては、酸化ジルコニウムに元素Ｊ２（ここでの元素Ｊ２は、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つまたは複数）を添加した材料、などが挙げられる。また、ジルコニウム原子と元素Ｊ２の原子数の比は適宜設定することができ、例えば、ジルコニウム原子と元素Ｊ２の原子数を１：１またはその近傍にすればよい。また、強誘電性を有しうる材料として、ＰｂＴｉＯＸ、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ストロンチウム、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）、チタン酸バリウム、などのペロブスカイト構造を有する圧電性セラミックを用いてもよい。また、強誘電性を有しうる材料としては、例えば、上記に列挙した材料から選ばれた複数の材料からなる混合物または化合物を用いることができる。または、絶縁体１３０を、上記に列挙した材料から選ばれた複数の材料からなる積層構造とすることができる。ところで、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ、および酸化ハフニウムに元素Ｊ１を添加した材料などは、成膜条件だけでなく、各種プロセスなどによっても結晶構造（特性）が変わり得る可能性があるため、本明細書等では強誘電性を発現する材料を強誘電体と呼ぶだけでなく、強誘電性を有しうる材料と呼んでいる。
　中でも強誘電性を有しうる材料として、酸化ハフニウム、あるいは酸化ハフニウムおよび酸化ジルコニウムを有する材料は、数ｎｍといった薄膜に加工しても強誘電性を有しうるため、好ましい。薄膜化することができる強誘電体層とすることで、容量素子１００を、微細化されたトランジスタなどの半導体素子に組み合わせて半導体装置を形成することができる。なお、本明細書等において、強誘電性を有しうる材料を層状にしたものを指して、強誘電体層または金属酸化物膜と呼ぶ場合がある。また、このような、強誘電体層（金属酸化物膜）を有する装置を、本明細書等において、強誘電体デバイスと呼ぶ場合がある。
　ここで、絶縁体１３０は、図２Ｃに示すように、膜状の形状であることが好ましい。図２Ｃでは、ｘ軸およびｙ軸を絶縁体１３０の膜面に平行にとり、ｚ軸を絶縁体１３０の膜厚方向に平行にとっている。絶縁体１３０は、膜状の形状であることが好ましいので、絶縁体１３０のｘ方向の幅ｗｘおよびｙ方向の幅ｗｙは、膜厚ｔより大きいことが好ましく、膜厚ｔの３倍以上であることがより好ましい。例えば、絶縁体１３０の膜厚ｔを３ｎｍにした場合、絶縁体１３０の幅ｗｘおよび幅ｗｙの少なくとも一方が、３ｎｍ以上となることが好ましく、１０ｎｍ以上になることがより好ましい。また、絶縁体１３０の膜厚ｔは、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下（代表的には、２ｎｍ以上９ｎｍ以下）にすることができる。例えば、膜厚ｔを、８ｎｍ以上１２ｎｍ以下にすることが好ましい。
　なお、図２Ｃに示す絶縁体１３０は、上面と下面が全面にわたって平行な形状としているが、本発明はこれに限られるものではない。例えば、絶縁体１３０が被形成面の形状を反映して凹凸を有する場合がある。この場合、被形成面に溝部が形成されていると、絶縁体１３０の当該溝部に重畳する領域が凹状の形状になる場合がある。
　強誘電性を有しうる材料は、絶縁体であって、外部から電場を与えることによって内部に分極が生じ、かつ当該電場をゼロにしても分極が残る性質を有する。このため、当該材料を誘電体として用いた容量素子（以下、強誘電キャパシタと呼ぶ場合がある。）を用いて、不揮発性の記憶素子を形成することができる。強誘電キャパシタを用いた、不揮発性の記憶素子は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、強誘電体メモリなどと呼ばれることがある。例えば、強誘電体メモリは、トランジスタと、強誘電キャパシタを有し、トランジスタのソースおよびドレインの一方が、強誘電キャパシタの一方の端子に電気的に接続された構成にすることができる。よって、本実施の形態に示す容量素子１００と、トランジスタを用いる半導体装置は、強誘電体メモリとして機能させることができる。
　ここで、絶縁体１３０に用いることのできる材料の一つである、酸化ハフニウムの結晶構造について、図６を用いて説明を行う。図６は、酸化ハフニウム（本実施の形態においてはＨｆＯ２）の結晶構造を説明するモデル図である。酸化ハフニウムは、多様な結晶構造をとることが知られており、例えば、図６に示す立方晶系（ｃｕｂｉｃ、空間群：Ｆｍ−３ｍ）、正方晶系（ｔｅｔｒａｇｏｎａｌ、空間群：Ｐ４２／ｎｍｃ）、直方晶系（ｏｒｔｈｏｒｈｏｍｂｉｃ、空間群：Ｐｂｃ２２）、及び単斜晶系（ｍｏｎｏｃｌｉｎｉｃ、空間群：Ｐ２１／ｃ）などの結晶構造を取りうる。また、図６に示すように、上述のぞれぞれの結晶構造は、相変化しうる。例えば、酸化ハフニウムに、ジルコニウムのドーピングを行った複合材料とすることで、単斜晶系を主とした酸化ハフニウムの結晶構造から直方晶系を主とした結晶構造にすることができる。
　上述の複合材料として、ＡＬＤ法などを用いて酸化ハフニウムと酸化ジルコニウムとをおよそ１：１の組成になるように交互に成膜する場合、当該複合材料は、直方晶系の結晶構造を有する。または、当該複合材料は、アモルファス構造を有する。その後、上記複合材料に熱処理などを加えることで、アモルファス構造を、直方晶系の結晶構造とすることができる。なお、当該直方晶系の結晶構造は、単斜晶系の結晶構造に変化する場合がある。上述の複合材料に強誘電性を付与する場合、単斜晶系の結晶構造よりも、直方晶系の結晶構造が好ましい。
　ここで、ＨｆＺｒＯｘの直方晶系の結晶構造のモデルについて、図３Ａを用いて説明を行う。
　図３Ａは、ＨｆＺｒＯｘ、ここでは、Ｈｆ０．５Ｚｒ０．５Ｏ２の結晶構造のモデル図である。また、図３Ａ中において、ａ軸、ｂ軸、ｃ軸の方向も図示してある。図３Ａは、ＨｆＯ２のｏｒｔｈｏｒｈｏｍｂｉｃ構造（Ｐｃａ２１）に関する第一原理計算によるセルを含めた最適化後の構造に対して、Ｚｒを層状に配置した構造である。
　なお、図３Ａでは、ハフニウムと、ジルコニウムと、が酸素を介して互いに結合している状態であることが分かる。これは、後述する成膜シーケンスのように、ハフニウムと、ジルコニウムとを、ＡＬＤ法により交互に成膜することで、形成することができる。
　外部から電場を与えることで、図３Ａ中に示す、酸素の一部が変位することで、内部に分極が生じる。ここで、酸素の一部はｃ軸方向に変位し、分極もｃ軸方向に生じる。
　図３Ｂおよび図３Ｃは、ＨｆＺｒＯｘ、ここでは、Ｈｆ０．５Ｚｒ０．５Ｏ２の結晶構造のモデル図である。図３Ｂ、および図３Ｃは、第一原理計算により、原子の配置が最適化されたモデルである。なお、図３Ａに示すモデルと、図３Ｂに示すモデルとは、原子の表示方法が異なるのみで、原子の配置はほぼ同じである。
　ＨｆＺｒＯｘは、ｏｒｔｈｏｒｈｏｍｂｉｃ構造において、図３Ｂに示す原子配置、および図３Ｃに示す原子配置のいずれもとりうる。よって、外部から与えられる電場により、ＨｆＺｒＯｘ中の酸素原子の一部が変位することで、内部に分極が生じる。また、電場の方向または強さを変えることで、ＨｆＺｒＯｘ中の酸素原子の一部が移動することで、内部に生じる分極の符号が変更される。
　図３Ｄは、強誘電体層のヒステリシス特性の一例を示すグラフである。図３Ｄにおいて、横軸は強誘電体層に印加する電界強度を示し、縦軸は強誘電体層の分極量を示す。また、図３Ｄに示す点６１は、電界強度が０の時の、最小分極であり、図３Ｄに示す点６２は、電界強度が０の時の、最大分極である。例えば、最小分極（図３Ｄに示す点６１）では、ＨｆＺｒＯｘ中の原子は図３Ｂに示すような配置をとる。また、最大分極（図３Ｄに示す点６２）では、ＨｆＺｒＯｘ中の原子は図３Ｃに示すような配置をとる。
　絶縁体１３０において、図２Ａに示すように、結晶が層を形成し、当該層が積層された結晶構造が好ましい。さらに、当該層は、図３Ａに示すような、単結晶構造を含むことが好ましい。なお、図２Ａに示す絶縁体１３０の破線は、結晶の層を示し、ｃ軸１３２は、当該結晶のｃ軸を示す。
　絶縁体１３０に含まれる結晶の層は、図２Ａに示すように、ａ−ｂ面方向に伸長している。また、絶縁体１３０に含まれる結晶の層は、ｃ軸方向に成長しており（ａｘｉａｌ　ｇｒｏｗｔｈと呼ばれる場合がある。）、複数の結晶の層がｃ軸方向に積層されている。ｃ軸は、絶縁体１３０の被形成面または上面に概略垂直な方向を向いていることが好ましい。例えば、図２Ｂに示すように、導電体１１０の上面に対する法線１３４とｃ軸１３２のなす角度θが３０°以下であることが好ましく、５°以下であることがより好ましい。
　図２Ａでは、容量素子１００の下部電極（導電体１１０）と上部電極（導電体１２０）の間に、電場Ｅが印加される状態を示している。ここで、電場Ｅの向きは、ｃ軸１３２と概略平行であることが好ましい。例えば、電場Ｅの向きと法線１３４が平行になるようにすることで、電場Ｅの向きとｃ軸１３２のなす角度θが３０°以下、より好ましくは５°以下となり、好適である。
　このように、絶縁体１３０のｃ軸１３２と、電場の向きＥが概略平行になる構成にすることで、直方晶系の結晶の酸素の変位方向と、電場の向きＥが概略平行になる。よって、電場Ｅによって、絶縁体１３０に、効率よく分極を生じさせることができる。これにより、絶縁体１３０の分極を大きくすることができる。
　上記のような、層状の結晶を含む絶縁体１３０を形成するには、絶縁体１３０の下地となる導電体１１０の上面の平坦性が良好であることが好ましい。例えば、下地となる導電体１１０の上面の粗さを、算術平均粗さ（Ｒａ）または二乗平均平方粗さ（ＲＭＳ：Ｒｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅ）で、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．８ｎｍ以下、さらに好ましくは０．５ｎｍ以下、さらに好ましくは０．４ｎｍ以下にすればよい。このように、導電体１１０の上面の平坦性を良好にすることで、絶縁体１３０の結晶性を向上し、絶縁体１３０の強誘電性を高めることができる。
　また、上記のような、層状の結晶を含む絶縁体１３０を形成するには、絶縁体１３０と導電体１１０の界面、または絶縁体１３０と導電体１２０の界面に異層が形成されないことが好ましい。例えば、導電体１１０（導電体１２０）にＴｉＮｘを用い、絶縁体１３０にＨｆＺｒＯｘを用いる場合、絶縁体１３０などに含まれる酸素が導電体１１０（導電体１２０）に拡散し、絶縁体１３０と導電体１１０（導電体１２０）の界面に、異層としてＴｉＯｘが形成される場合がある。このような異層の膜厚は、１ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましく、０．２ｎｍ以下がさらに好ましい。
　ここで、図４Ａ乃至図４Ｃに、図２Ａなどに示す、強誘電体層として機能する絶縁体１３０の近傍の拡大図を示す。図４Ａは、図２Ａ乃至図２Ｃを用いて説明した、単結晶構造を有する絶縁体１３０を示す図である。図４Ａに示す絶縁体１３０は、上述の通り、複数の結晶の層が積層された構造を有する。また、絶縁体１３０に含まれる複数の結晶の層は、ｃ軸１３２に配向していることが好ましい。
　また、上記においては、絶縁体１３０として、図４Ａなどに示すような単結晶構造を有する強誘電体層を用いる例について示したが、本発明はこれに限られるものではない。例えば、図４Ｂに示すように、絶縁体１３０が結晶性の異なる複数のグレイン１３６を有する多結晶構造を有していてもよい。ここで、複数のグレイン１３６の少なくとも一部は、直方晶系の結晶構造を有することが好ましい。複数のグレイン１３６の少なくとも一部に、直方晶系の結晶構造を有することで、絶縁体１３０に強誘電性が発現するため好ましい。
　また、絶縁体１３０が、単結晶構造を有する層１３８ａと、多結晶の層１３８ｂと、を有する構成にしてもよい。例えば、図４Ｃに示すように、導電体１１０上に、複数の単結晶構造を有する層１３８ａと、複数の多結晶の層１３８ｂと、が積層する構成にしてもよい。
　このように、絶縁体１３０の結晶構造は、少なくとも一部が単結晶構造を有していればよい。絶縁体１３０の結晶構造としては、立方晶系、正方晶系、直方晶系、及び単斜晶系の中から選ばれるいずれか一または複数とすればよい。特に絶縁体１３０としては、直方晶系の結晶構造を有すると、強誘電性が発現するため好ましい。または、絶縁体１３０の結晶構造は、アモルファス構造としてもよい。あるいは、絶縁体１３０は、アモルファス構造と、結晶構造とを有する複合構造を有していてもよい。
　また、結晶性の良好な絶縁体１３０を形成するには、絶縁体１３０中の、水素、炭素、炭化水素、または塩素などの不純物が低減されていることが好ましい。これらの不純物が、絶縁体１３０中に含まれることで、絶縁体１３０の結晶化が阻害される場合がある。さらに、これらの不純物は、絶縁体１３０中の結晶において、酸素欠損を形成する場合がある。上記のように、図３Ａに示す結晶構造において、外部電場により酸素が変位することで、強誘電性が発現する。よって、絶縁体１３０の強誘電性を向上するには、水素、炭素、炭化水素、または塩素などの不純物を低減し、酸素欠損を低減することが好ましい。
　よって、絶縁体１３０は、水素、炭素、炭化水素、または塩素などの不純物を含まない、またはこれらの含有量が極めて少ない材料を用いることが好適である。例えば、絶縁体１３０に含まれる水素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましい。また、例えば、絶縁体１３０に含まれる炭化水素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１９ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。また、例えば、絶縁体１３０に含まれる炭素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１９ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。また、例えば、絶縁体１３０に含まれる塩素の濃度は、５×１０２１ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２１ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０２０ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
　なお、上記の不純物の定量は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、またはオージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ　Ｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。例えば、ＳＩＭＳ分析を用いて、絶縁体１３０中の、水素、炭素、炭化水素、または塩素などの不純物の定量を行えばよい。
　以上のように、絶縁体１３０中に、水素、炭化水素、炭素および塩素の少なくとも一以上を含まなくする、または水素、炭化水素、炭素および塩素の少なくとも一以上の含有量を極めて少なくすることで、絶縁体１３０の結晶性を向上させることが可能となり、高い強誘電性を有する構造とすることができる。
　導電体１１０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。上述した金属元素を成分とする合金として、当該合金の窒化物、または当該合金の酸化物を用いてもよい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　導電体１２０は、導電体１１０に用いることができる導電性材料を用いればよい。
＜容量素子の作製方法＞
　本項目では、図５Ａ乃至図５Ｃを用いて、本発明の一態様に係る、容量素子の作製方法について説明する。
　図５Ａに示すように、基板（図示せず。）の上に導電体１１０を成膜する。導電体１１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。ＡＬＤ法を用いて導電体１１０を成膜することで、平坦性の良好な導電膜を比較的容易に成膜することができる場合がある。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。また、導電体１１０は、リソグラフィー法などを用いて、適宜パターン形成すればよい。
　次に、図５Ｂに示すように、導電体１１０上に絶縁体１３０を成膜する。絶縁体１３０の成膜は、スパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いて成膜することで、導電体１１０上に被覆性よく絶縁体１３０を成膜することができる。これにより、容量素子１００の上部電極と下部電極の間でリーク電流が発生するのを抑制することができる。
　絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。強誘電性を有しうる材料としては、上述の材料を用いることができる。ここで、絶縁体１３０の膜厚は、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは、１０ｎｍ以下（代表的には、２ｎｍ以上９ｎｍ以下）にすることができる。
　絶縁体１３０として、酸化ハフニウムおよび酸化ジルコニウムを有する材料（ＨｆＺｒＯｘ）を用いる場合、熱ＡＬＤ法を用いて成膜することが好ましい。
　また、熱ＡＬＤ法を用いて、絶縁体１３０を成膜する場合、プリカーサとして炭化水素（Ｈｙｄｒｏ　Ｃａｒｂｏｎ、ＨＣともいう）を含まない材料を用いると好適である。絶縁体１３０中に、水素、及び炭素のいずれか一方または双方が含まれる場合、絶縁体１３０の結晶化を阻害する場合がある。このため、上記のように、炭化水素を含まないプリカーサを用いることで、絶縁体１３０中の、水素、及び炭素のいずれか一方または双方の濃度を低減することが好ましい。例えば、炭化水素を含まないプリカーサとしては、塩素系材料があげられる。なお、絶縁体１３０として、酸化ハフニウムおよび酸化ジルコニウムを有する材料（ＨｆＺｒＯｘ）を用いる場合、プリカーサとしては、ＨｆＣｌ４、及びＺｒＣｌ４を用いればよい。
　また、熱ＡＬＤ法を用いて、絶縁体１３０を成膜する場合、酸化剤はＨ２ＯまたはＯ３を用いることができる。なお、熱ＡＬＤ法の酸化剤としては、Ｈ２Ｏを用いるよりも、Ｏ３を用いる方が、膜中の水素濃度を低減できるため好適である。ただし、熱ＡＬＤ法の酸化剤としては、これに限定されない。例えば、熱ＡＬＤ法の酸化剤は、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、及びＨ２Ｏ２の中から選ばれるいずれか一または複数を含んでもよい。
　次に、図５Ｃに示すように、絶縁体１３０上に導電体１２０を成膜する。ここで、導電体１２０は、絶縁体１３０を介して、導電体１１０と離隔して配置される。導電体１２０は、絶縁体１３０上に接して設けられる導電体１２０ａと、導電体１２０ａ上に接して設けられる導電体１２０ｂの積層構造にしてもよい。
　導電体１２０ａは、ＡＬＤ法またはＣＶＤ法などを用いて成膜すればよい。例えば、熱ＡＬＤ法を用いて窒化チタンを成膜すればよい。ここで、導電体１２０ａの成膜は、熱ＡＬＤ法のように、基板を加熱しながら成膜する方法が好ましい。例えば、基板温度を、室温以上、好ましくは３００℃以上、より好ましくは３２５℃以上、さらに好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、５００℃以下、好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を４００℃程度にすればよい。
　上記のような温度範囲で導電体１２０ａを成膜することで、導電体１２０ａの形成後に高温のベーク処理（例えば、熱処理温度４００℃以上または５００℃以上のベーク処理）を行わなくても、絶縁体１３０に強誘電性を付与させることができる。
また、上記のように下地に与えるダメージが比較的少ないＡＬＤ法を用いて導電体１２０ａを成膜することで、絶縁体１３０の結晶構造が過剰に破壊されるのを抑制することができるので、絶縁体１３０の強誘電性を高めることができる。
　例えば、導電体１２０ａをスパッタリング法などにより形成する場合、下地膜、ここでは絶縁体１３０にダメージが入り込む可能性がある。例えば、絶縁体１３０として酸化ハフニウムおよび酸化ジルコニウムを有する材料（ＨｆＺｒＯｘ）を用い、導電体１２０ａをスパッタリング法により形成する場合、スパッタリング法により下地膜であるＨｆＺｒＯｘにダメージが入り、ＨｆＺｒＯｘの結晶構造（代表的には直方晶系などの結晶構造）が崩れる可能性がある。よって、下地に与えるダメージが比較的少ないＡＬＤ法を用いて導電体１２０ａを成膜することが好ましい。
また、スパッタリング法で導電体１２０ａを成膜した後、熱処理を行うことにより、ＨｆＺｒＯｘの結晶構造の損傷を回復させることもできる。
ここで、ＨｆＺｒＯｘ中のダングリングボンド（例えば、Ｏ＊）と、ＨｆＺｒＯｘ中に含まれる水素とが結合し、ＨｆＺｒＯｘの結晶構造中の損傷を回復できない場合がある。ＨｆＺｒＯｘ中のダングリングボンドは、例えば、導電体１２０ａをスパッタリング法で成膜したダメージによって形成される。
　よって、絶縁体１３０、ここではＨｆＺｒＯｘは、水素を含まない、または水素の含有量が極めて少ない材料を用いることが好適である。例えば、絶縁体１３０に含まれる水素の濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましい。
　また、上記のように、絶縁体１３０中の水素濃度を低減するためには、プリカーサとして炭化水素を含まない材料を用いることが好適である。これにより、絶縁体１３０は、主成分として炭化水素を含まない、または炭化水素の含有量が極めて少ない膜になる場合がある。例えば、絶縁体１３０に含まれる炭化水素の濃度は、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下になる。
　また、絶縁体１３０の成膜に、プリカーサとして炭化水素を含まない材料を用いる場合、絶縁体１３０は、主成分として炭素を含まない、または炭素の含有量が極めて少ない膜になる場合がある。例えば、絶縁体１３０に含まれる炭素の濃度は、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３、さらに好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下になる。
　なお、絶縁体１３０としては、水素、炭化水素、および炭素の少なくとも一以上の含有量が極めて少ない材料を用いることが好適であるが、なかでも炭化水素、及び炭素の含有量を極めて低減することが重要である。炭化水素、及び炭素は、水素よりも重い分子または重い原子であるため、あとの工程で取り除くことが困難である。そのため、絶縁体１３０の成膜時に、炭化水素、及び炭素を徹底的に排除することが好適である。
　以上のように、絶縁体１３０に、水素、炭化水素、および炭素の少なくとも一以上を含まない、または水素、炭化水素、および炭素の少なくとも一以上の含有量が極めて少ない材料を用いることで、絶縁体１３０の結晶性を向上させることが可能となり、高い強誘電性を有する構造とすることができる。
　なお、絶縁体１３０中の、塩素の含有量も低減されていることが好ましい。例えば、絶縁体１３０に含まれる塩素の濃度は、５×１０２１ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２１ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０２０ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
　なお、上述のように絶縁体１３０の膜中の不純物、ここでは水素、炭化水素、炭素及び塩素の少なくとも一以上を徹底的に排除することで、高純度真性な強誘電性を有する膜、ここでは高純度真性な容量素子を形成することができる。なお、高純度真性な強誘電性を有する容量素子と、後述する実施の形態に示す高純度真性な酸化物半導体と、製造プロセスの整合性が非常に高い。よって、生産性が高い半導体装置の作製方法を提供することができる。
　以上のように、本発明の一態様においては、例えば、絶縁体１３０として、熱ＡＬＤ法を用いて、炭化水素を用いないプリカーサ（代表的には塩素系プリカーサ）と、酸化剤（代表的にはＯ３）と、を用いて強誘電性材料を形成する。その後、熱ＡＬＤ法による成膜（代表的には４００℃以上の成膜）により、導電体１２０ａを形成することによって、成膜後のアニールなし、別言すると導電体１２０ａ成膜時の温度を利用することで、絶縁体１３０の結晶性、または強誘電性を向上させることができる。なお、導電体１２０ａの成膜後のアニールを行わず、導電体１２０ａの成膜時の温度を利用して絶縁体１３０の結晶性または強誘電性を向上させることを、セルフアニールと呼称する場合がある。
　なお、導電体１２０ｂは、スパッタリング法、ＡＬＤ法またはＣＶＤ法などを用いて成膜すればよい。例えば、メタルＣＶＤ法を用いてタングステンを成膜すればよい。
　以上のようにして、図５Ｃに示す、導電体１１０と導電体１２０の間に絶縁体１３０を有する、容量素子１００を作製することができる。上記のように、本実施の形態に係る容量素子１００は、導電体１２０ａの形成後に高温のベーク処理を行わなくても、絶縁体１３０の強誘電性を高めることができる。これにより、強誘電キャパシタを製造する工程を削減することができるので、強誘電キャパシタおよびそれを含む半導体装置の生産性を向上させることができる。
　なお、上記において、導電体１２０ａの作製後に高温のベーク処理を行わない例について示したが、本発明はこれに限られるものではない。例えば、導電体１２０ａおよび導電体１２０ｂを、基板加熱なしまたは低温の基板加熱とともに形成した場合、導電体１２０の形成後に熱処理を行ってもよい。当該熱処理は、例えば、基板温度を、室温以上、好ましくは３００℃以上、より好ましくは３２５℃以上、さらに好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、５００℃以下、好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を４００℃程度にすればよい。当該熱処理は、酸素ガス、窒素ガス、または不活性ガスを含む雰囲気で行うことができる。
＜ＡＬＤ法による成膜＞
　以下では、図７Ａ、および図７Ｂを用いて、ＡＬＤ法による絶縁体１３０の成膜方法、および当該成膜に用いる成膜装置について、説明する。
　ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。
　ＡＬＤ法は、反応のための第１の原料ガス（プリカーサとも呼ぶ）と第２の原料ガス（酸化性ガスとも呼ぶ）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。また、プリカーサ、または酸化性ガス導入の際、Ｎ２、Ａｒなどをキャリア・パージガスとしてプリカーサ、または酸化性ガスと一緒に反応室に導入してもよい。キャリア・パージガスを用いることで、プリカーサ、または酸化性ガスが配管内部およびバルブ内部に吸着することを抑制し、プリカーサ、または酸化性ガスを反応室に導入することが可能になる（キャリアガスとも呼ぶ）。さらに反応室に残留するプリカーサ、または酸化性ガスを速やかに排気することが可能となる（パージガスとも呼ぶ）。このように導入（キャリア）と、排気（パージ）の２つの役割を有するため、キャリア・パージガスと呼ぶことがある。また、キャリア・パージガスを用いることで、形成される膜の均一性が向上し、好ましい。
　図７ＡにＡＬＤ法を用いた、強誘電性を有しうる材料の膜（以下、強誘電体層と呼ぶ。）の成膜シーケンスを示す。以下では、絶縁体１３０として、酸化ハフニウム、および酸化ジルコニウムを有する強誘電体層の成膜を例として示す。
　プリカーサ４０１としては、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか１または複数を含むプリカーサを用いることができる。また、プリカーサ４０２としては、ジルコニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか１または複数を含むプリカーサを用いることができる。本項目では、ハフニウムを含むプリカーサ４０１として、ＨｆＣｌ４を用い、ジルコニウムを含むプリカーサ４０２として、ＺｒＣｌ４を用いる。
　なお、プリカーサ４０１およびプリカーサ４０２は、液体原料または固体原料を加熱してガス化することによって、形成される。プリカーサ４０１は、ＨｆＣｌ４の固体原料から形成され、プリカーサ４０２は、ＺｒＣｌ４の固体原料から形成される。プリカーサ４０１およびプリカーサ４０２は、不純物が低減されていることが好ましく、これらの固体原料も不純物が低減されていることが好ましい。例えば、当該不純物としては、Ｂａ、Ｃｄ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｇａ、Ｌｉ、Ｍｇ、Ｍｎ、Ｎａ、Ｎｉ、Ｓｒ、Ｖ、Ｚｎなどがあげられる。ＨｆＣｌ４の固体原料、およびＺｒＣｌ４の固体原料において、上記の不純物は、１０００ｗｐｐｂ未満であることが好ましい。ここで、ｗｐｐｂとは、質量で換算した不純物の濃度を十億分率で表した単位である。
　また、酸化性ガス４０３として、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、およびＨ２Ｏ２中から選ばれるいずれか１または複数を用いることができる。本項目では、酸化性ガス４０３としてＨ２Ｏを含むガスを用いる。また、キャリア・パージガス４０４として、Ｎ２、Ｈｅ、Ａｒ、Ｋｒ、およびＸｅの中から選ばれるいずれか１または複数を用いることができる。本項目では、キャリア・パージガス４０４としてＮ２を用いる。
　まず、反応室に酸化性ガス４０３を導入する（ステップＳ０１）。次に、酸化性ガス４０３の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留する酸化性ガス４０３のパージを行う（ステップＳ０２）。次に、反応室内にプリカーサ４０１およびキャリア・パージガス４０４を導入し、反応室内の圧力を一定に保つ（ステップＳ０３）。このようにして、被形成面にプリカーサ４０１を吸着させる。次に、プリカーサ４０１の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留するプリカーサ４０１のパージを行う（ステップＳ０４）。次に、反応室に酸化性ガス４０３を導入する。酸化性ガス４０３を導入することで、プリカーサ４０１を酸化させて酸化ハフニウムを形成する（ステップＳ０５）。次に、酸化性ガス４０３の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留する酸化性ガス４０３のパージを行う（ステップＳ０６）。
　次に、反応室内にプリカーサ４０２およびキャリア・パージガス４０４を導入し、反応室内の圧力を一定に保つ（ステップＳ０７）。このようにして、上記酸化ハフニウムの酸素の層上にプリカーサ４０２を吸着させる。次に、プリカーサ４０２の導入を止めて、キャリア・パージガス４０４のみとし、反応室内に残留するプリカーサ４０２のパージを行う（ステップＳ０８）。次に、ステップＳ０１に戻って、反応室に酸化性ガス４０３を導入する。酸化性ガス４０３を導入することで、プリカーサ４０２を酸化させ、酸化ハフニウム上に酸化ジルコニウムを形成する。
　上述のステップＳ０１乃至ステップＳ０８を１サイクル（ｃｙｃｌｅ）として、所望の膜厚に達するまで当該サイクルを繰り返し行う。なお、ステップＳ０１乃至ステップＳ０８は、それぞれ２５０℃以上４５０℃以下の温度範囲で行えばよく、３５０℃以上４００℃以下の温度範囲で行うことが好ましい。
　以上のように、ＡＬＤ法を用いて成膜することで、図４に示すような、ハフニウムの層、酸素の層、ジルコニウムの層、酸素の層を繰り返す層状の結晶構造を形成することができる。さらに、上記のように、不純物の低減されたプリカーサを用いて成膜することで、成膜中に不純物が混入して、当該層状の結晶構造の形成を妨げることを抑制できる。このように、絶縁体１３０を、結晶性の高い、層状の結晶構造にすることで、絶縁体１３０に高い強誘電性を有せしめることができる。
　ただし、絶縁体１３０は、必ずしも成膜直後に強誘電性を示すものではない。上述の通り、絶縁体１３０は成膜直後ではなく、絶縁体１３０の上に導電体１２０を形成した後で、強誘電性を示す場合がある。
　次に、上記ＡＬＤ法による成膜に用いられる、製造装置について図７Ｂを用いて説明する。図７Ｂは、ＡＬＤ法による製造装置９００の模式図である。
　図７Ｂに示すように製造装置９００は、反応室９０１と、ガス導入口９０３と、反応室入り口９０４と、排気口９０５と、ウエハステージ９０７と、軸９０８と、を有する。図７Ｂでは、ウエハステージ９０７上にウエハ９５０が配置されている。
　反応室９０１は、反応室９０１の内部、プリカーサ４０１、プリカーサ４０２、酸化性ガス４０３、およびキャリア・パージガス４０４を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ９０７は、ウエハ９５０を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ９０７は、軸９０８を回転軸として水平に回転する回転機構を備えていてもよい。また、図示しないが、ガス導入口の手前には、プリカーサ４０１、プリカーサ４０２、酸化性ガス４０３、およびキャリア・パージガス４０４を適切なタイミングで、適切な流量を適切な時間、ガス導入口９０３へ導入するガス供給システムが設置されている。また、図示しないが、排気口９０５の先には、真空ポンプを有する排気システムが設置されている。
　図７Ｂに示す、製造装置９００は、クロスフロー方式と呼ばれるＡＬＤ装置である。クロスフロー方式におけるプリカーサ４０１、プリカーサ４０２、酸化性ガス４０３、およびキャリア・パージガス４０４の流れを以下に説明する。プリカーサ４０１、プリカーサ４０２、酸化性ガス４０３、およびキャリア・パージガス４０４は、ガス導入口９０３から反応室入り口９０４を介して反応室９０１へ流れ、ウエハ９５０に到達し、排気口９０５を通り排気される。図７Ｂに示す矢印は、ガスの流れる方向を模式的示している。
　上述のように、図７Ａに示す、酸化性ガス４０３を反応室９０１に導入するステップＳ０５は、ウエハ９５０上に吸着しているプリカーサ４０１を酸化性ガス４０３によって酸化し、酸化ハフニウムを形成する。クロスフロー方式である製造装置９００の構造上、酸化性ガス４０３が加熱された反応室部材に長く触れてからウエハ９５０に到達する。このため、例えば、酸化性ガス４０３としてＯ３を用いる場合、到達するまでに高温の固体表面と酸化性ガス４０３が反応することで、酸化性ガス４０３が分解し、酸化力が低下する。従って、酸化ハフニウムの成膜速度は、酸化性ガスの、反応室入り口９０４からウエハ９５０への到達距離に依存する。ウエハステージ９０７が軸９０８を中心に水平に回転している場合、ウエハ９５０の周辺部が先に酸化性ガス４０３に到達するので、酸化ハフニウムの膜厚はウエハ９５０の周辺部ほど厚くなり中央部が周辺部より薄くなる。
　そこで、酸化性ガス４０３が分解し、酸化力が低下することを抑制させるため反応室の加熱温度を適切な温度に設定する必要がある。なお、上記においては、プリカーサ４０１の酸化を例に挙げて説明したが、プリカーサ４０２の酸化についても同様である。
　以上により、基板面内の膜厚均一性に優れた強誘電体層を形成することができる。基板面内の均一性としては、好ましくは、±１．５％以下、より好ましくは、±１．０％以下である。また、基板面内の最大膜厚−基板面内の最小膜厚をＲＡＮＧＥと定義し、基板面内の膜厚均一性を±ＰＮＵ（Ｐｅｒｃｅｎｔ　Ｎｏｎ　Ｕｎｉｆｏｒｍｉｔｙ）（％）と定義すると、±ＰＮＵ（％）＝（ＲＡＮＧＥ×１００）／（２×基板面内の膜厚の平均値）で求めることができる。
　また、上記のように、酸化性ガス４０３により均一性に優れた酸素の層が形成されることで、より規則性の高い、層状の結晶構造を形成することができる。このように、絶縁体１３０を、規則性の高い、層状の結晶構造にすることで、絶縁体１３０に高い強誘電性を有せしめることができる。
　以上の方法を用いることにより、強誘電性を有しうる材料からなる絶縁体１３０を形成することができる。このような絶縁体１３０を用いて容量素子１００を形成することで、容量素子１００を強誘電キャパシタにすることができる。
　本発明の一態様により、強誘電性を有しうる材料を含む容量素子を提供することができる。または、本発明の一態様により、上記容量素子を良好な生産性で提供することができる。または、本発明の一態様により、微細化または高集積化が可能な、容量素子を提供することができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、図１１Ａ乃至図１７Ｃを用いて、本発明の一態様に係るトランジスタ２００および容量素子１００を有する半導体装置の一例、およびその作製方法について説明する。ここで、上記半導体装置に用いる容量素子１００は、実施の形態１に示す容量素子１００に係る記載を参酌することができる。
＜半導体装置の構成例＞
　図１１Ａ乃至図１１Ｄは、トランジスタ２００および容量素子１００を有する半導体装置の上面図および断面図である。図１１Ａは、当該半導体装置の上面図である。また、図１１Ｂ乃至図１１Ｄは、当該半導体装置の断面図である。ここで、図１１Ｂは、図１１ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１１Ｃは、図１１ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１１Ｄは、図１１ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００に設けられた絶縁体２７５上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、絶縁体２８３上の絶縁体２７４と、絶縁体２８３上、および絶縁体２７４上の絶縁体２８５と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、および絶縁体２７４は層間膜として機能する。また、絶縁体２８３は、絶縁体２１４の上面の一部、絶縁体２１６の側面、絶縁体２２２の側面、絶縁体２７５の側面、絶縁体２８０の側面、ならびに絶縁体２８２の側面および上面と接する。
　ここで、トランジスタ２００は、半導体層と、第１のゲートと、第２のゲートと、ソースと、ドレインと、を有する。トランジスタ２００のソース、およびドレインの他方は、半導体層よりも上方で、容量素子１００の電極の一方と接する。なお、トランジスタ２００のソース、およびドレインの上に接して、絶縁体２７１（絶縁体２７１ａ、および絶縁体２７１ｂ）が設けられる。
　容量素子１００は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された、トランジスタ２００のソース、およびドレインの一方に達する開口に設けられる。容量素子１００は、当該開口でトランジスタ２００のソース、およびドレインの一方の上面に接する導電体１１０と、導電体１１０および絶縁体２８５の上に配置される絶縁体１３０と、絶縁体１３０の上に配置される導電体１２０（導電体１２０ａ、および導電体１２０ｂ）と、を有する。ここで、導電体１１０は、当該開口の側面および底面に沿って配置されることが好ましい。
　また、導電体１１０と絶縁体２８０の間に絶縁体２４５が設けられることが好ましい。絶縁体２４５は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２４５は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２４５は、絶縁体２８０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。
［トランジスタ２００］
　図１１Ａ乃至図１１Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１４および／または絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の導電体２４２ａと、導電体２４２ａ上の絶縁体２７１ａと、酸化物２３０ｂ上の導電体２４２ｂと、導電体２４２ｂ上の絶縁体２７１ｂと、酸化物２３０ｂ上の絶縁体２５２と、絶縁体２５２上の絶縁体２５０と、絶縁体２５０上の絶縁体２５４と、絶縁体２５４上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７１ａ、および絶縁体２７１ｂ上に配置される絶縁体２７５と、を有する。ここで、図１１Ｂおよび図１１Ｃに示すように、絶縁体２５２は、絶縁体２２２の上面、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面および上面、導電体２４２の側面、絶縁体２７１の側面、絶縁体２７５の側面、絶縁体２８０の側面、および絶縁体２５０の下面と接する。また、導電体２６０の上面は、絶縁体２５４の最上部、絶縁体２５０の最上部、絶縁体２５２の最上部、および絶縁体２８０の上面と高さが概略一致するように配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５２、絶縁体２５０、絶縁体２５４、および絶縁体２８０のそれぞれの上面の少なくとも一部と接する。
　なお、以下において、酸化物２３０ａと酸化物２３０ｂをまとめて酸化物２３０と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、絶縁体２７１ａと絶縁体２７１ｂをまとめて絶縁体２７１と呼ぶ場合がある。
　絶縁体２８０、および絶縁体２７５には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、絶縁体２５２、絶縁体２５０、絶縁体２５４、および導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、絶縁体２７１ａ、および導電体２４２ａと、絶縁体２７１ｂ、および導電体２４２ｂと、の間に導電体２６０、絶縁体２５２、絶縁体２５０、および絶縁体２５４が設けられている。絶縁体２５４は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。
　酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、または３層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、および酸化物２３０ｂのそれぞれが積層構造を有していてもよい。
　導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体２５２、絶縁体２５０および絶縁体２５４は、第１のゲート絶縁体として機能し、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
　ここで、図１１Ｂにおけるチャネル形成領域近傍の拡大図を図１２Ａに示す。酸化物２３０ｂに酸素が供給されることで、導電体２４２ａと導電体２４２ｂの間の領域にチャネル形成領域が形成される。よって、図１２Ａに示すように、酸化物２３０ｂは、トランジスタ２００のチャネル形成領域として機能する領域２３０ｂｃと、領域２３０ｂｃを挟むように設けられ、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂと、を有する。領域２３０ｂｃは、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３０ｂｃは、導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３０ｂａは、導電体２４２ａに重畳して設けられており、領域２３０ｂｂは、導電体２４２ｂに重畳して設けられている。
　チャネル形成領域として機能する領域２３０ｂｃは、領域２３０ｂａおよび領域２３０ｂｂよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域２３０ｂｃは、ｉ型（真性）または実質的にｉ型であるということができる。領域２３０ｂｃは、例えば、酸素を含む雰囲気でマイクロ波処理を行うことで形成しやすくなる。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、３００ＭＨｚ以上３００ＧＨｚ以下の周波数を有する電磁波を指すものとする。
　また、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、酸素欠損が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３０ｂａおよび領域２３０ｂｂは、領域２３０ｂｃと比較して、キャリア濃度が高く、低抵抗なｎ型の領域である。
　ここで、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、領域２３０ｂｃと領域２３０ｂａまたは領域２３０ｂｂとの間に、キャリア濃度が、領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度と同等、またはそれよりも低く、領域２３０ｂｃのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域２３０ｂｃと領域２３０ｂａまたは領域２３０ｂｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域２３０ｂａおよび領域２３０ｂｂの水素濃度と同等、またはそれよりも低く、領域２３０ｂｃの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域２３０ｂａおよび領域２３０ｂｂの酸素欠損と同等、またはそれよりも少なく、領域２３０ｂｃの酸素欠損と同等、またはそれよりも多くなる場合がある。
　なお、図１２Ａでは、領域２３０ｂａ、領域２３０ｂｂ、および領域２３０ｂｃが酸化物２３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されてもよい。
　また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物２３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物を用いてもよい。
　ここで、酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　このように、酸化物２３０ｂの下に酸化物２３０ａを配置することで、酸化物２３０ａよりも下方に形成された構造物からの、酸化物２３０ｂに対する、不純物および酸素の拡散を抑制することができる。
　また、酸化物２３０ａおよび酸化物２３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２３０ａと酸化物２３０ｂの界面における欠陥準位密度を低くすることができる。酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
　酸化物２３０ｂは、結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
　ＣＡＡＣ−ＯＳは、結晶性の高い、緻密な構造を有しており、不純物および欠陥（例えば、酸素欠損（ＶＯなど）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ−ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ−ＯＳの密度をより高めることで、当該ＣＡＡＣ−ＯＳ中の不純物または酸素の拡散をより低減することができる。
　一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
　これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
　よって、酸化物半導体中において、チャネル形成領域として機能する領域２３０ｂｃは、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域２３０ｂｃの酸素欠損、およびＶＯＨを低減し、領域２３０ｂａおよび領域２３０ｂｂには過剰な量の酸素が供給されないようにすることが好ましい。
　そこで、本実施の形態では、酸化物２３０ｂ上に導電体２４２ａおよび導電体２４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域２３０ｂｃの酸素欠損、およびＶＯＨの低減を図る。
　酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３０ｂｃに照射することもできる。プラズマ、マイクロ波などの作用により、領域２３０ｂｃのＶＯＨを分断し、水素Ｈを領域２３０ｂｃから除去し、酸素欠損ＶＯを酸素で補填することができる。つまり、領域２３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３０ｂｃの水素濃度を低減することができる。よって、領域２３０ｂｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。
　また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、導電体２４２ａおよび導電体２４２ｂに遮蔽され、領域２３０ｂａおよび領域２３０ｂｂには及ばない。さらに、酸素プラズマの作用は、酸化物２３０ｂ、および導電体２４２を覆って設けられている、絶縁体２７１、および絶縁体２８０によって、低減することができる。これにより、マイクロ波処理の際に、領域２３０ｂａおよび領域２３０ｂｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
　また、絶縁体２５２となる絶縁膜の成膜後、または絶縁体２５０となる絶縁膜の成膜後に、酸素を含む雰囲気でマイクロ波処理を行うとことが好ましい。このように絶縁体２５２、または絶縁体２５０を介して、酸素を含む雰囲気でマイクロ波処理を行うことで、効率よく領域２３０ｂｃ中へ酸素を注入することができる。また、絶縁体２５２を導電体２４２の側面、および領域２３０ｂｃの表面と接するように配置することで、領域２３０ｂｃへ必要量以上の酸素の注入を抑制し、導電体２４２の側面の酸化を抑制することができる。また、絶縁体２５０となる絶縁膜の成膜時に導電体２４２の側面の酸化を抑制することができる。
　また、領域２３０ｂｃ中に注入される酸素は、酸素原子、酸素分子、酸素ラジカル（Ｏラジカルともいう、不対電子をもつ原子または分子、あるいはイオン）など様々な形態がある。なお、領域２３０ｂｃ中に注入される酸素は、上述の形態のいずれか一または複数であればよく、特に酸素ラジカルであると好適である。また、絶縁体２５２、および絶縁体２５０の膜質を向上させることができるので、トランジスタ２００の信頼性が向上する。
　このようにして、酸化物半導体の領域２３０ｂｃで選択的に酸素欠損、およびＶＯＨを除去して、領域２３０ｂｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂに過剰な酸素が供給されるのを抑制し、ｎ型を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
　また、図１１Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
　上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２と重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５２、絶縁体２５０、絶縁体２５４、および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
　酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　また、酸化物２３０ｂは、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物であることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物および欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　ここで、酸化物２３０ａと酸化物２３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物などを用いてもよい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
　ここで、酸化物２３０ａおよび酸化物２３０ｂは、スパッタリング法を用いて形成することが好ましい。スパッタリングガスとして酸素、または、酸素と貴ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される膜中の酸素を増やすことができる。なお、酸化物２３０ａおよび酸化物２３０ｂの成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
　なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
　酸化物２３０は、ＡＬＤ法を用いて形成してもよい。ここでは、ＡＬＤ法を用いた、酸化物２３０の成膜方法について説明する。なお、ＡＬＤ法を用いた成膜方法については先の実施の形態でも説明しているため、異なる部分について主に説明し、共通する部分については先の実施の形態の説明を参酌することができる。
　酸化物２３０に用いることができる、Ｉｎ−Ｍ−Ｚｎ酸化物は、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造を有する傾向がある。なお、２つのＩｎ層の間に含まれる（Ｍ，Ｚｎ）層の数は、Ｉｎ−Ｍ−Ｚｎ酸化物の組成と相関がある。例えば、組成がＩｎ：Ｍ：Ｚｎ＝１：１：ｍである場合、２つのＩｎ層の間に含まれる（Ｍ，Ｚｎ）層の数は、（ｍ＋１）層となりやすい。
　ＡＬＤ法を用いた酸化物２３０の成膜方法の例として、Ｉｎ−Ｍ−Ｚｎ酸化物の成膜方法について、図７Ｃを用いて説明する。図７Ｃは、プリカーサ４１１乃至プリカーサ４１３、および酸化性ガス４１４を用いて成膜する成膜シーケンスの一例を示す。なお、当該成膜シーケンスは、ステップＳ１１乃至ステップＳ１３を有する。
　プリカーサ４１１としては、インジウムを含むプリカーサを用いることができる。また、プリカーサ４１２としては、元素Ｍを含むプリカーサを用いることができる。また、プリカーサ４１３としては、亜鉛を含むプリカーサを用いることができる。なお、プリカーサ４１１乃至プリカーサ４１３のそれぞれは、無機物で形成されるプリカーサ（無機プリカーサと呼ぶ場合がある。）を用いてもよいし、有機物で形成されるプリカーサ（有機プリカーサと呼ぶ場合がある。）を用いてもよい。酸化性ガス４１４としては、先の実施の形態で説明した酸化性ガス４０３に適用可能なガスを用いることができる。
　はじめに、ステップＳ１１を行う。ステップＳ１１では、プリカーサ４１１を導入し、インジウムを有するプリカーサを被形成面に吸着させる工程、プリカーサ４１１の導入を停止し、チャンバー内の余剰なプリカーサ４１１をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１１を酸化させて、Ｉｎ層を形成する工程、酸化性ガス４１４の導入を停止し、チャンバー内の余剰な酸化性ガス４１４をパージする工程、を順に行う。
　次に、ステップＳ１２を行う。ステップＳ１２では、プリカーサ４１２を導入し、元素Ｍを有するプリカーサをＩｎ層表面に吸着させる工程、プリカーサ４１３の導入を停止し、チャンバー内の余剰なプリカーサ４１２をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１２を酸化させて、Ｍ層を形成する工程、酸化性ガス４１４を停止し、チャンバー内の余剰な酸化性ガスをパージする工程、を順に行う。
　次に、ステップＳ１３を行う。ステップＳ１３では、プリカーサ４１３を導入し、亜鉛を有するプリカーサをＭ層表面に吸着させる工程、プリカーサ４１３の導入を停止し、チャンバー内の余剰なプリカーサ４１３をパージする工程、酸化性ガス４１４を導入し、プリカーサ４１３を酸化させて、Ｚｎ層を形成する工程、酸化性ガス４１４の導入を停止し、チャンバー内の余剰な酸化性ガス４１４をパージする工程、を順に行う。
　ステップＳ１１乃至ステップＳ１３を１サイクルとして、当該サイクルを繰り返すことで、所望の膜厚のＩｎ−Ｍ−Ｚｎ酸化物を形成することができる。なお、成膜途中、または成膜以降の加熱処理により、Ｉｎ層に元素ＭまたはＺｎが混入する場合がある。また、Ｍ層にＩｎまたはＺｎが混入する場合がある。また、Ｚｎ層にＩｎまたはＧａが混入する場合がある。
　なお、１サイクル中のステップＳ１１乃至ステップＳ１３を行う回数は、１回ずつに限られない。１サイクル中のステップＳ１１乃至ステップＳ１３を行う回数は、所望の組成のＩｎ−Ｍ−Ｚｎ酸化物が得られるようにそれぞれ設定されるとよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］のＩｎ−Ｍ−Ｚｎ酸化物を成膜する場合、ステップＳ１１、ステップＳ１３、ステップＳ１２、ステップＳ１３を１サイクルとして、当該サイクルを繰り返すとよい。また、例えば、ステップＳ１１およびステップＳ１２で構成されるサイクルを繰り返すことで、Ｉｎ−Ｚｎ酸化物を成膜することができる。また、ステップＳ１２のプリカーサ４１２を導入する工程において、プリカーサ４１３も導入することで、ステップＳ１２にて（Ｍ，Ｚｎ）層を形成してもよい。また、ステップＳ１１のプリカーサ４１１を導入する工程において、プリカーサ４１２またはプリカーサ４１３も導入することで、ステップＳ１１にて元素ＭまたはＺｎを含むＩｎ層を形成してもよい。これらを適宜組み合わせることで、所望の酸化物２３０を成膜することができる。
　また、ＡＬＤ法による成膜に用いられる製造装置は、先の実施の形態の説明を参酌することができる。酸化物２３０と、強誘電体層とを、ＡＬＤ法を用いて成膜することで、製造装置を共通化することができる。さらに、図１Ｂ２に示す素子を作製する場合、酸化物２３０を成膜した後、プリカーサおよび酸化性ガスを切り替えることで、酸化物２３０上に絶縁体１３０を連続成膜することができる。よって、酸化物２３０と絶縁体１３０とを大気開放せずに成膜することができ、酸化物２３０と絶縁体１３０との界面近傍を清浄に保つことができる。
　また、ＡＬＤ法による成膜に用いられる製造装置の２以上が、マルチチャンバー方式の成膜装置に組み込まれていてもよい。このとき、酸化物２３０と、強誘電体層とを異なる製造装置で成膜するよう設定することで、プリカーサおよび酸化性ガスを切り替えることなく、酸化物２３０と、強誘電体層とを連続成膜することができる。
　また、図１１Ｃなどに示すように、酸化物２３０の上面および側面に接して、酸化アルミニウムなどにより形成される絶縁体２５２を設けることにより、酸化物２３０と絶縁体２５２の界面およびその近傍に、酸化物２３０に含まれるインジウムが偏在する場合がある。これにより、酸化物２３０の表面近傍が、インジウム酸化物に近い原子数比、またはＩｎ−Ｚｎ酸化物に近い原子数比になる。このように酸化物２３０、特に酸化物２３０ｂの表面近傍のインジウムの原子数比が大きくなることで、トランジスタ２００の電界効果移動度を向上させることができる。
　酸化物２３０ａおよび酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、および高い周波数特性を得ることができる。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２１２、絶縁体２７５、および絶縁体２８３として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７１、絶縁体２８２、および絶縁体２８５として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体２８５よりも外側に配置されている層間絶縁膜などから、トランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２などを介してトランジスタ２００より上方に、拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５で取り囲む構造とすることが好ましい。
　ここで、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、トランジスタ２００に含まれる水素、またはトランジスタ２００の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ２００のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
　また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
　絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８５の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ）法、分子線エピタキシー（ＭＢＥ）法、パルスレーザ堆積（ＰＬＤ）法、原子層堆積（ＡＬＤ）法などを適宜用いてもよい。
　また、絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２７５、および絶縁体２８３が、導電体２０５、導電体２４２、導電体２６０、または導電体１１０のチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２７５、および絶縁体２８３の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
　また、絶縁体２１６、絶縁体２７４、絶縁体２８０、および絶縁体２８５は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２７４、絶縁体２８０、および絶縁体２８５として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。ここで、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。また、導電体２０５の一部が絶縁体２１４に埋め込まれる場合がある。
　導電体２０５は、導電体２０５ａ、および導電体２０５ｂを有する。導電体２０５ａは、当該開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと概略一致する。
　ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体２０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２２４等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
　また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
　導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５および絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
　なお、導電体２０５は、図１１Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１１Ｃに示すように、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　なお、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　また、図１１Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
　なお、トランジスタ２００では、導電体２０５は、導電体２０５ａ、および導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
　絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
　絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。または、ハフニウムおよびジルコニウムを含む酸化物、例えばハフニウムジルコニウム酸化物を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出および、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４および、酸化物２３０が有する酸素と反応することを抑制することができる。
　または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、ハフニウムジルコニウム酸化物などの、いわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体２２２として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの誘電率が高い物質を用いることができる場合もある。
　酸化物２３０と接する絶縁体２２４は、例えば、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。
　また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面および絶縁体２２２の上面に接する構成になる。
　導電体２４２ａ、および導電体２４２ｂは酸化物２３０ｂの上面に接して設けられる。導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。
　導電体２４２（導電体２４２ａ、および導電体２４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａまたは導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａおよび導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａまたは導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに吸い取られる場合がある。
　また、導電体２４２の側面と導電体２４２の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体２４２とすることで、図１１Ｄに示すような、チャネル幅方向の断面における、導電体２４２の断面積を大きくすることができる。これにより、導電体２４２の導電率を大きくし、トランジスタ２００のオン電流を大きくすることができる。
　絶縁体２７１ａは、導電体２４２ａの上面に接して設けられており、絶縁体２７１ｂは、導電体２４２ｂの上面に接して設けられている。絶縁体２７１は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７１は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７１は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７１としては、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。
　絶縁体２７５は、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、および絶縁体２７１を覆うように設けられる。絶縁体２７５として、水素を捕獲および水素を固着する機能を有することが好ましい。その場合、絶縁体２７５としては、窒化シリコンまたは、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。また、例えば、絶縁体２７５として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。
　上記のような絶縁体２７１および絶縁体２７５を設けることで、酸素に対するバリア性を有する絶縁体で導電体２４２を包み込むことができる。つまり、絶縁体２２４、および絶縁体２８０に含まれる酸素が、導電体２４２に拡散するのを防ぐことができる。これにより、絶縁体２２４、および絶縁体２８０に含まれる酸素によって、導電体２４２が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
　絶縁体２５２は、ゲート絶縁体の一部として機能する。絶縁体２５２としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体２５２としては、上述の絶縁体２８２に用いることができる絶縁体を用いればよい。絶縁体２５２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体２５２として、酸化アルミニウムを用いる。この場合、絶縁体２５２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。
　図１１Ｃに示すように、絶縁体２５２は、酸化物２３０ｂの上面および側面、酸化物２３０ａの側面、絶縁体２２４の側面、および絶縁体２２２の上面に接して設けられる。つまり、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２２４の導電体２６０と重なる領域は、チャネル幅方向の断面において、絶縁体２５２に覆われている。これにより、熱処理などを行った際に、酸化物２３０ａおよび酸化物２３０ｂで酸素が脱離するのを、酸素に対するバリア性を有する絶縁体２５２でブロックすることができる。よって、酸化物２３０ａおよび酸化物２３０ｂに酸素欠損（Ｖｏ）が形成されるのを低減することができる。これにより、領域２３０ｂｃに形成される、酸素欠損（Ｖｏ）、およびＶＯＨを低減することができる。よって、トランジスタ２００の電気特性を良好にし、信頼性を向上させることができる。
　また、逆に、絶縁体２８０および絶縁体２５０などに過剰な量の酸素が含まれていても、当該酸素が酸化物２３０ａおよび酸化物２３０ｂに過剰に供給されるのを抑制することができる。よって、領域２３０ｂｃを介して、領域２３０ｂａおよび領域２３０ｂｂが過剰に酸化され、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、図１１Ｂに示すように、絶縁体２５２は、導電体２４２、絶縁体２７１、絶縁体２７５、および絶縁体２８０、それぞれの側面に接して設けられる。よって、導電体２４２の側面が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
　また、絶縁体２５２は、絶縁体２５４、絶縁体２５０、および導電体２６０と、ともに、絶縁体２８０などに形成された開口に設ける必要がある。トランジスタ２００の微細化を図るにあたって、絶縁体２５２の膜厚は薄いことが好ましい。絶縁体２５２の膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５２は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５２の膜厚は絶縁体２５０の膜厚より薄いことが好ましい。この場合、絶縁体２５２は、少なくとも一部において、絶縁体２５０より膜厚が薄い領域を有していればよい。
　絶縁体２５２を上記のように膜厚を薄く成膜するには、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
　ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体２５２を絶縁体２８０などに形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。
　なお、ＡＬＤ法で用いるプリカーサには炭素などを含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光法（ＸＰＳ）、またはオージェ電子分光法（ＡＥＳ）を用いて行うことができる。
　絶縁体２５０は、ゲート絶縁体の一部として機能する。絶縁体２５０は、絶縁体２５２の上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。この場合、絶縁体２５０は、少なくとも酸素とシリコンと、を有する絶縁体となる。
　絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、０．５ｎｍ以上１５．０ｎｍ以下とするのがより好ましい。この場合、絶縁体２５０は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　図１１Ａ乃至図１１Ｄなどでは、絶縁体２５０を単層とする構成について示したが、本発明はこれに限られず、２層以上の積層構造としてもよい。例えば図１２Ｂに示すように、絶縁体２５０を、絶縁体２５０ａと、絶縁体２５０ａ上の絶縁体２５０ｂの２層の積層構造にしてもよい。
　図１２Ｂに示すように、絶縁体２５０を２層の積層構造とする場合、下層の絶縁体２５０ａは、酸素を透過しやすい絶縁体を用いて形成し、上層の絶縁体２５０ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０ａに含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０ａは、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０ｂは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体２５０ｂとして、酸化ハフニウムを用いる。この場合、絶縁体２５０ｂは、少なくとも酸素と、ハフニウムと、を有する絶縁体となる。また、絶縁体２５０ｂの膜厚は、０．５ｎｍ以上、５．０ｎｍ以下、好ましくは、１．０ｎｍ以上５．０ｎｍ以下、より好ましくは、１．０ｎｍ以上、３．０ｎｍ以下とする。この場合、絶縁体２５０ｂは、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　なお、絶縁体２５０ａに酸化シリコンまたは酸化窒化シリコンなどを用いる場合、絶縁体２５０ｂは、比誘電率が高いｈｉｇｈ−ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体２５０ａと絶縁体２５０ｂとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、絶縁体２５０の絶縁耐圧を高くすることができる。
　絶縁体２５４は、ゲート絶縁体の一部として機能する。絶縁体２５４としては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体２６０に含まれる水素などの不純物が、絶縁体２５０、および酸化物２３０ｂに拡散するのを防ぐことができる。絶縁体２５４としては、上述の絶縁体２８３に用いることができる絶縁体を用いればよい。例えば、絶縁体２５４としてＰＥＡＬＤ法で成膜した窒化シリコンを用いればよい。この場合、絶縁体２５４は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
　また、絶縁体２５４が、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体２５０に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。
　また、絶縁体２５４は、絶縁体２５２、絶縁体２５０、および導電体２６０と、ともに、絶縁体２８０などに形成された開口に設ける必要がある。トランジスタ２００の微細化を図るにあたって、絶縁体２５４の膜厚は薄いことが好ましい。絶縁体２５４の膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５４は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５４の膜厚は絶縁体２５０の膜厚より薄いことが好ましい。この場合、絶縁体２５４は、少なくとも一部において、絶縁体２５０より膜厚が薄い領域を有していればよい。
　導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図１１Ｂおよび図１１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面と概略一致している。なお、図１１Ｂおよび図１１Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
　また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
　また、図１１Ｃに示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準としたときの、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
　絶縁体２８０は、絶縁体２７５上に設けられ、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
　層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
　絶縁体２８０は、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。過剰酸素を有する絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。絶縁体２８０を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体２８０を形成することができる。また、成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減することができる。また、絶縁体２８０の上面に接する絶縁体２８２を、酸素を含む雰囲気で、スパッタリング法で成膜し、絶縁体２８０に酸素を添加してもよい。絶縁体２８２の成膜で絶縁体２８０に酸素を添加する場合、絶縁体２８０の成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。また、例えば、絶縁体２８０は、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造としてもよい。また、さらに上に窒化シリコンを積層してもよい。
　絶縁体２８２は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。この場合、絶縁体２８２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体２８２として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
　絶縁体２８２は、スパッタリング法を用いて形成することが好ましい。スパッタリング法で絶縁体２８２を成膜することで、絶縁体２８０に酸素を添加することができる。ただし、絶縁体２８２の成膜方法は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
　絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３は、絶縁体２８２の上に配置される。絶縁体２８３としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２８３をスパッタリング法で成膜することで、密度が高い窒化シリコン膜を形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＰＥＡＬＤ法または、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
［容量素子１００］
　容量素子１００は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口の中に配置され、導電体２４２ｂの上面に接する導電体１１０と、導電体１１０および絶縁体２８３上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。なお、導電体１２０は、絶縁体１３０上の導電体１２０ａと、導電体１２０ａ上の導電体１２０ｂの積層構造である。ここで、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口の中に導電体１１０、絶縁体１３０、および導電体１２０の少なくとも一部が配置される。
　導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
　絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。例えば、図１１Ａに示すように、上面視において、容量素子１００が導電体２４２ｂの範囲に収まるように、容量素子１００を設けることが好ましい。この場合、導電体１１０のチャネル幅方向の長さが、導電体２４２ｂのチャネル幅方向の長さより小さくなる。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。ただし、これに限られず、導電体１１０のチャネル幅方向の長さが、導電体２４２ｂのチャネル幅方向の長さより大きくなる構成にすることもできる。
　導電体１１０は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口に沿って配置される。ここで、当該開口の側面と底面は、曲面で接合されている形状であることが好ましい。このような構成にすることで、当該開口において、導電体１１０を被覆性良く成膜することができる。
　また、導電体１１０の上面の一部の高さは、絶縁体２８５の上面の高さと概略一致することが好ましい。また、導電体１１０の下面には、導電体２４２ｂの上面が接する。導電体１１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、先の実施の形態に示す導電体を用いればよい。例えば、導電体１１０として、熱ＡＬＤ法を用いて成膜した窒化チタンを用いることができる。
　絶縁体１３０は、導電体１１０、絶縁体２４５、および絶縁体２８５の一部を覆うように配置される。ここで、絶縁体２８５において、絶縁体１３０と重畳する領域の上面の高さは、絶縁体１３０と重畳しない領域の上面より、高くなる場合がある。絶縁体１３０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましい。絶縁体１３０は、強誘電性を有しうる材料を用いることが好ましい。
　強誘電性を有しうる材料としては、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ（Ｘは０よりも大きい実数とする）、酸化ハフニウムに元素Ｊ１（ここでの元素Ｊ１は、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）など。）を添加した材料、酸化ジルコニウムに元素Ｊ２（ここでの元素Ｊ２は、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）など。）を添加した材料、などが挙げられる。また、強誘電性を有しうる材料として、ＰｂＴｉＯＸ、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ストロンチウム、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）、チタン酸バリウム、などのペロブスカイト構造を有する圧電性セラミックを用いてもよい。また、強誘電性を有しうる材料としては、例えば、上記に列挙した材料から選ばれた複数の材料からなる混合物または化合物を用いることができる。または、絶縁体１３０を、上記に列挙した材料から選ばれた複数の材料からなる積層構造とすることができる。ところで、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ、および酸化ハフニウムに元素Ｊ１を添加した材料などは、成膜条件だけでなく、各種プロセスなどによっても結晶構造（特性）が変わり得る可能性があるため、本明細書等では強誘電性を発現する材料を強誘電体と呼ぶだけでなく、強誘電性を有しうる材料と呼んでいる。
　中でも強誘電性を有しうる材料として、酸化ハフニウム、あるいは酸化ハフニウムおよび酸化ジルコニウムを有する材料は、数ｎｍといった薄膜に加工しても強誘電性を有しうるため、好ましい。ここで、絶縁体１３０の膜厚は、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下にすることができる。薄膜化することができる強誘電体層とすることで、容量素子１００を、微細化されたトランジスタ２００に組み合わせて半導体装置を形成することができる。なお、本明細書等において、強誘電性を有しうる材料を層状にしたものを指して、強誘電体層または金属酸化物膜と呼ぶ場合がある。
　強誘電性を有しうる材料は、絶縁体であって、外部から電場を与えることによって内部に分極が生じ、かつ当該電場をゼロにしても分極が残る性質を有する。このため、当該材料を誘電体として用いた容量素子（以下、強誘電キャパシタと呼ぶ場合がある。）を用いて、不揮発性の記憶素子を形成することができる。強誘電キャパシタを用いた、不揮発性の記憶素子は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、強誘電体メモリなどと呼ばれることがある。例えば、強誘電体メモリは、トランジスタと、強誘電キャパシタを有し、トランジスタのソースおよびドレインの一方が、強誘電キャパシタの一方の端子に電気的に接続された構成にすることができる。よって、本実施の形態に示す、容量素子１００とトランジスタ２００を有する半導体装置は、強誘電体メモリとして機能させることができる。
　なお、絶縁体１３０は、上記の強誘電性を有しうる材料と、絶縁耐力が大きい材料の積層構造にできる場合がある。絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。このような、絶縁耐力が大きい絶縁体を積層して用いることで、絶縁耐力が向上し、容量素子１００のリーク電流を抑制できる場合がある。
　導電体１２０は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口を埋めるように配置される。ここで、導電体１２０は、絶縁体１３０を介して絶縁体２８５と重なる領域を有することが好ましい。このような構成にすることで、導電体１２０は、絶縁体１３０を介して、導電体１１０と絶縁させることができる。また、導電体１２０の絶縁体２８３より上の部分は、引き回して配線状に形成してもよい。
　図１１Ｂに示すように、導電体１２０は、導電体１２０ａと、導電体１２０ａ上の導電体１２０ｂと、を有することが好ましい。この場合、導電体１２０ａは、被覆性の良好な、膜厚の薄い導電膜を絶縁体１３０上に設ければよい。また、導電体１２０ｂは、導電体１２０ａ上の開口を埋め込むように配置すればよい。導電体１２０ａは、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、先の実施の形態に示す導電体を用いればよい。例えば、導電体１２０ａとして、ＡＬＤ法を用いて成膜した窒化チタンを用いることができる。導電体１２０ｂは、ＡＬＤ法、ＣＶＤ法、またはスパッタリング法などを用いて成膜することが好ましく、先の実施の形態に示す導電体を用いればよい。導電体１２０ｂとして、スパッタリング法を用いて成膜したタングステンを用いることができる。ただし、導電体１２０は、２層構造に限られず、単層構造、または３層以上の積層構造にすることもできる。
　また、導電体１２０の上面に接して配線として機能する導電体を配置してもよい。該導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
　また、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口の側面に接して絶縁体２４５が配置されることが好ましい。絶縁体２４５の内側の側面に接して導電体１１０が設けられ、導電体１１０の内側の側面に接して絶縁体１３０が設けられ、絶縁体１３０の内側の側面に接して導電体１２０が設けられる。
　絶縁体２４５としては、絶縁体２７５などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体２４５として、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４５は、絶縁体２８３、絶縁体２８２、絶縁体２７５、および絶縁体２７１に接して設けられるので、絶縁体２８０または絶縁体２８５などに含まれる水、水素などの不純物が、導電体１１０を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体１１０に吸収されるのを防ぐことができる。
　絶縁体２４５を、図１１Ｂに示すように積層構造にする場合、絶縁体２８０などの開口の内壁に接する第１の絶縁体と、その内側の第２の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。例えば、第１の絶縁体として、ＡＬＤ法で成膜された酸化アルミニウムを用い、第２の絶縁体として、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体１１０の酸化を抑制し、さらに、導電体１１０に水素が混入するのを低減することができる。
　なお、絶縁体２４５について、第１の絶縁体および第２の絶縁体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２４５を単層、または３層以上の積層構造として設ける構成にしてもよい。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
　また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
　酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸化窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図１３Ａを用いて説明を行う。図１３Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図１３Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図１３Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」および、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図１３Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図１３Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、本明細書中において、単にＸＲＤスペクトルと記す場合がある。なお、図１３Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１３Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図１３Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図１３Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１３Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図１３Ｃに示す。図１３Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１３Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図１３Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図１３Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンおよび炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜＜その他の半導体材料＞＞
　酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
　ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス力のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
　層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
　酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
＜半導体装置の変形例＞
　以下では、図１４Ａ乃至図１６Ｂを用いて、本発明の一態様である半導体装置の一例について説明する。
　各図Ａは半導体装置の上面図を示す。また、各図Ｂは、各図Ａに示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。各図Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　なお、各図ＡおよびＢに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
＜半導体装置の変形例１＞
　図１４Ａおよび図１４Ｂに示す半導体装置は、図１１Ａ乃至図１１Ｄに示した半導体装置の変形例である。図１４Ａおよび図１４Ｂに示す半導体装置は、図１１Ａ乃至図１１Ｄに示した半導体装置とは、導電体２４０および導電体２４６が設けられている点が異なる。ここで、導電体２４０は、トランジスタ２００のソースおよびドレインの一方に電気的に接続されるプラグとして機能し、導電体２４６は、当該プラグに接続される配線として機能する。
　導電体２４０は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口を埋め込むように設けられる。導電体２４０の下面は、導電体２４２ａの上面に接する。導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料などを用いることが好ましい。また、導電体２４０は、上記開口の側面および底面に沿って設けられる膜厚の薄い第１の導電体と、第１の導電体上の第２の導電体の積層構造にしてもよい。
　導電体２４０を積層構造とする場合、絶縁体２８５および絶縁体２８０の近傍に配置される第１の導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体２８３より上層に含まれる水、水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。なお、第２の導電体としては、上述のタングステン、銅、またはアルミニウムを主成分とする導電性材料などを用いればよい。
　なお、図１４Ｂに示す導電体２４０では、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。
　また、導電体２４６は、導電体２４０の上面に接して配置すればよい。導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４６は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。なお、図１４Ｂに示すように、絶縁体２８５において、導電体２４６と重畳する領域の上面の高さが、導電体２４６と重畳しない領域の上面より、高くなる場合がある。また、導電体２４６は、絶縁体に設けられた開口に埋め込むように形成してもよい。
　また、導電体２４０と絶縁体２８０の間に、バリア絶縁膜として機能する絶縁体２４１が設けられることが好ましい。絶縁体２４５は、絶縁体２７１、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８５に形成された開口の側面に接して配置されることが好ましい。絶縁体２４１は、上述の絶縁体２４５と同様の構造を有することが好ましい。
　本変形例においては、導電体２４６および絶縁体２８５を覆って、絶縁体２８６が設けられる。絶縁体２８６は、絶縁体２８５に用いることができる絶縁性材料を用いて形成すればよい。
　本変形例は、導電体２４０および導電体２４６を形成した後で、容量素子１００を形成する構成である。このため、図１１Ａ乃至図１１Ｄに示す半導体装置とは異なり、絶縁体１３０の下面の一部、および絶縁体２４５の側面の一部が絶縁体２８６に接する。つまり、絶縁体２８６の厚さに対応して、容量素子１００が埋め込まれる開口が深くなっている。これにより、半導体装置の占有面積を増加させずに、容量素子１００の静電容量を大きくすることができる。
＜半導体装置の変形例２＞
　図１５Ａおよび図１５Ｂに示す半導体装置は、図１１Ａ乃至図１１Ｄに示した半導体装置の変形例である。図１５Ａおよび図１５Ｂに示す半導体装置は、図１６Ａおよび図１６Ｂに示す半導体装置と同様に、導電体２４２ａ上に、絶縁体２４１ａ、導電体２４０ａおよび導電体２４６ａを有する。さらに、導電体１２０上に、絶縁体２４１ｂ、導電体２４０ｂおよび導電体２４６ｂを有する。ここで、導電体２４０ｂは、容量素子１００の端子の一方に電気的に接続されるプラグとして機能し、導電体２４６ｂは、当該プラグに接続される配線として機能する。
　なお、絶縁体２４１ａおよび絶縁体２４１ｂは、上述の絶縁体２４１と同様の導電性材料を用いることができる。また、導電体２４０ａおよび導電体２４０ｂは、上述の導電体２４０と同様の導電性材料を用いることができる。また、導電体２４６ａおよび導電体２４６ｂは、上述の導電体２４６と同様の導電性材料を用いることができる。
　ただし、図１５Ａおよび図１５Ｂに示す半導体装置は、図１６Ａおよび図１６Ｂに示す半導体装置と異なり、容量素子１００を形成した後で、導電体２４０ａおよび導電体２４０ｂを形成する構成である。このため、導電体２４６ａおよび導電体２４６ｂの下面が、導電体１２０を覆って成膜された絶縁体２８５の上面に接する。
　なお、図１５Ａおよび図１５Ｂに示す半導体装置は、図１１Ａ乃至図１１Ｄに示す半導体装置と異なり、絶縁体２８３と絶縁体１３０の間に層間絶縁膜が設けられておらず、絶縁体１３０の下面と絶縁体２８３の上面が接する構成になっている。
＜半導体装置の変形例３＞
　図１６Ａおよび図１６Ｂに示す半導体装置は、図１５Ａおよび図１５Ｂに示した半導体装置の変形例である。図１６Ａおよび図１６Ｂに示す半導体装置は、図１５Ａおよび図１５Ｂに示した半導体装置とは、絶縁体２８３が、絶縁体２１２の上面の一部と接する構造となっているところが異なる。従って、トランジスタ２００は、絶縁体２８３、および絶縁体２１２で封止された領域内に配置される。上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制することができる。また、図１６Ａおよび図１６Ｂに示すトランジスタ２００では、絶縁体２１２、および絶縁体２８３を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２１２、および絶縁体２８３のそれぞれを２層以上の積層構造として設ける構成にしてもよい。
＜半導体装置の応用例＞
　以下では、図１７を用いて、本発明の一態様である半導体装置の一例について説明する。
　図１７Ａは半導体装置５００の上面図を示す。図１７Ａに示すｘ軸は、トランジスタ２００のチャネル長方向に平行にとっており、ｙ軸はｘ軸に垂直にとっている。また、図１７Ｂは、図１７Ａに示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。図１７Ｃは、図１７Ａに示すＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、開口領域４００およびその近傍の断面図でもある。なお、図１７Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　なお、図１７Ａ乃至図１７Ｃに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
　図１７Ａ乃至図１７Ｃに示す半導体装置５００は、図１１Ａ乃至図１１Ｄに示した半導体装置の変形例である。図１７Ａ乃至図１７Ｃに示す半導体装置５００は、絶縁体２８２および絶縁体２８０に開口領域４００が形成されている点が、図１１Ａ乃至図１１Ｄに示す半導体装置と異なる。また、複数のトランジスタ２００および容量素子１００を取り囲むように封止部２６５が形成されている点が、図１１Ａ乃至図１１Ｄに示す半導体装置と異なる。
　半導体装置５００は、マトリクス状に配列された、複数のトランジスタ２００、複数の容量素子１００、および複数の開口領域４００を有している。また、トランジスタ２００のゲート電極として機能する、複数の導電体２６０が、ｙ軸方向に延伸して設けられている。開口領域４００は、酸化物２３０、および導電体２６０と重畳しない領域に形成されている。また、複数のトランジスタ２００、複数の容量素子１００、複数の導電体２６０、および複数の開口領域４００を取り囲むように封止部２６５が形成されている。なお、トランジスタ２００、容量素子１００、導電体２６０、および開口領域４００の個数、配置、および大きさは、図１７に示す構造に限られることなく、半導体装置５００の設計に合わせて適宜設定すればよい。
　図１７Ｂおよび図１７Ｃに示すように、封止部２６５は、複数のトランジスタ２００、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、および絶縁体２８２を取り囲むように設けられている。言い換えると、絶縁体２８３は、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、および絶縁体２８２を覆うように設けられている。また、封止部２６５では、絶縁体２８３が絶縁体２１４の上面に接している。また、封止部２６５では、絶縁体２８３と絶縁体２８５の間に絶縁体２７４が設けられている。絶縁体２７４の上面は、絶縁体２８３の最上面と高さが概略一致している。また、絶縁体２７４としては、絶縁体２８０と同様の絶縁体を用いることができる。
　このような構造にすることで、複数のトランジスタ２００を、絶縁体２８３と絶縁体２１４および絶縁体２１２で包み込む（封止する）ことができる。ここで、絶縁体２８３、絶縁体２１４、および絶縁体２１２の一または複数は、水素に対するバリア絶縁膜として機能することが好ましい。これにより、封止部２６５の領域外に含まれる水素が、封止部２６５の領域内に混入することを抑制することができる。このような機能を有する、絶縁体２８３、絶縁体２１４および絶縁体２１２を封止膜と呼ぶ場合がある。
　図１７Ｃに示すように、開口領域４００において、絶縁体２８２は開口部を有する。また、開口領域４００において、絶縁体２８０は、絶縁体２８２の開口部に重なって、溝部を有していてもよい。絶縁体２８０の溝部の深さは、深くとも絶縁体２７５の上面が露出するまでにすればよく、例えば、絶縁体２８０の最大膜厚の１／４以上１／２以下程度にすればよい。
　また、図１７Ｃに示すように、絶縁体２８３は、開口領域４００の内側で、絶縁体２８２の側面、絶縁体２８０の側面、および絶縁体２８０の上面に接する。また、開口領域４００内で、絶縁体２８３に形成された凹部を埋め込むように、絶縁体２７４の一部が形成される場合がある。このとき、開口領域４００内に形成された絶縁体２７４の上面と、絶縁体２８３の最上面の高さが、概略一致する場合がある。
　このような開口領域４００が形成され、絶縁体２８２の開口部から絶縁体２８０が露出した状態で、加熱処理を行うことにより、酸化物２３０に酸素を供給しながら、絶縁体２８０に含まれる酸素の一部を開口領域４００から外方拡散させることができる。これにより、加熱により脱離する酸素を含む絶縁体２８０から、酸化物半導体中の、チャネル形成領域として機能する領域、およびその近傍に、十分な酸素を供給し、かつ過剰な量の酸素が供給されないようにすることができる。
　このとき、絶縁体２８０に含まれる水素を、酸素と結合させて、開口領域４００を介して外部に放出することができる。酸素と結合した水素は、水として放出される。よって、絶縁体２８０に含まれる水素を低減し、絶縁体２８０中に含まれる水素が酸化物２３０に混入するのを低減することができる。
　また、図１７Ａにおいて、開口領域４００の上面視における形状は、略長方形状にしているが、本発明はこれに限られるものではない。例えば、開口領域４００の上面視における形状は、長方形、楕円形、円形、菱形、またはこれらを組み合わせた形状としてもよい。また、開口領域４００の面積、および配置間隔は、トランジスタ２００を含む半導体装置の設計に合わせて適宜設定することができる。例えば、トランジスタ２００の密度が小さい領域では、開口領域４００の面積を広げる、または、開口領域４００の配置間隔を狭めればよい。また、例えば、トランジスタ２００の密度が大きい領域では、開口領域４００の面積を狭める、または開口領域４００の配置間隔を広げればよい。
　本発明の一態様により、新規のトランジスタを提供することができる。または、本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、電界効果移動度が大きい半導体装置を提供することができる。または、本発明の一態様により、周波数特性が良好な半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。
　また、本発明の一態様により、強誘電性を有しうる材料を含む容量素子を提供することができる。または、本発明の一態様により、上記容量素子を良好な生産性で提供することができる。または、本発明の一態様により、上記容量素子とトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な、上記半導体装置を提供することができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、半導体装置の一形態を、図１８を用いて説明する。
［記憶装置の構成例］
　本発明の一態様に係る半導体装置（記憶装置）の一例を図１８に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。また、容量素子１００として、先の実施の形態で説明した容量素子１００を用いることができる。なお、図１８では、図１４に示す容量素子１００およびトランジスタ２００を用いる例について示しているが、本発明はこれに限られることなく、容量素子１００およびトランジスタ２００を適宜選択することができる。
　容量素子１００は、外部から電場を与えることによって内部に分極が生じ、かつ当該電場をゼロにしても分極が残る性質を有する、強誘電性を有しうる材料が用いられている。これにより、容量素子１００を用いて不揮発性の記憶素子を形成することができる。つまり、強誘電キャパシタとして機能する容量素子と、トランジスタ２００を用いて、１トランジスタ１キャパシタ型の強誘電体メモリを形成することができる。
　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、高耐圧であるという特性を有する。よって、トランジスタ２００に酸化物半導体を用いることにより、トランジスタ２００を微細化しても、トランジスタ２００に高電圧を印加することができる。トランジスタ２００を微細化することにより、半導体装置の占有面積を小さくすることができる。
　図１８に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００５は容量素子１００の電極の一方と電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続され、配線１００７はトランジスタ３００のゲートと電気的に接続されている。
　また、図１８に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
　トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　ここで、図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図１８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成または駆動方法に応じて適切なトランジスタを用いればよい。
＜配線層＞
　各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
　また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
　同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
　ここで、上記実施の形態に示す絶縁体２４１と同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
　絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
　絶縁体２１７は、絶縁体２４１と同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
　また、トランジスタ２００の上では、絶縁体２８５および導電体２４０の上に導電体１１２が設けられる。なお、導電体１１２は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。絶縁体２８５および導電体１１２を覆って絶縁体２８６が設けられる。絶縁体２８６および容量素子１００を覆って、絶縁体１５０が設けられる。
　また、絶縁体２８５および導電体１１２を覆って、水素に対するバリア絶縁膜を設ける構成にしてもよい。図１８に示すように、水素に対するバリア絶縁膜として、絶縁体２８５および導電体１１２を覆う絶縁体１５２ａと、絶縁体１５２ａ上の絶縁体１５２ｂと、を設けることが好ましい。絶縁体１５２ａおよび絶縁体１５２ｂとしては、上述の絶縁体２８３などに用いることができるバリア絶縁膜を用いればよい。このような絶縁体１５２ａおよび絶縁体１５２ｂを設けることで、絶縁体２８６などに含まれる水素などの不純物が、導電体１１２および導電体２４０を介して、トランジスタ２００に拡散することを低減できる。
　絶縁体１５２ａの成膜は、スパッタリング法を用いて行えばよい。例えば、絶縁体１５２ａとして、スパッタリング法で成膜した窒化シリコンを用いることができる。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体１５２ａの水素濃度を低減することができる。このように、導電体１１２および絶縁体２８５に接する絶縁体１５２ａの水素濃度が低減されていることで、絶縁体１５２ａから導電体１１２および絶縁体２８５に水素が拡散することを抑制できる。
　絶縁体１５２ｂの成膜は、ＡＬＤ法、特にＰＥＡＬＤ法を用いて成膜することが好ましい。例えば、絶縁体１５２ｂとして、ＰＥＡＬＤ法で成膜した窒化シリコンを用いることができる。これにより、絶縁体１５２ｂを被覆性良く成膜することができるので、下地の凹凸によって絶縁体１５２ａにピンホールまたは段切れなどが形成されたとしても、絶縁体１５２ｂでそれらを覆うことで、水素が導電体１１２および絶縁体２８５に拡散することを低減することができる。
　ただし、絶縁体１５２ａおよび絶縁体１５２ｂの成膜方法は、スパッタリング法およびＡＬＤ法のみに限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法などを適宜用いることもできる。また、上記において、絶縁体１５２ａと絶縁体１５２ｂの２層構造を示したが、本発明はこれに限られるものではなく、単層構造または３層以上の積層構造にしてもよい。
　また、絶縁体２８３および絶縁体２１２も、絶縁体１５２ａおよび絶縁体１５２ｂと同様に、積層構造のバリア絶縁膜にしてもよい。
　また、同様に、絶縁体２８６および容量素子１００を覆って、水素に対するバリア絶縁膜を設ける構成にしてもよい。図１８に示すように、水素に対するバリア絶縁膜として、絶縁体２８６および容量素子１００を覆う絶縁体１５４ａと、絶縁体１５４ａ上の絶縁体１５４ｂと、を設けることが好ましい。ここで、容量素子１００は、絶縁体１５４ａおよび絶縁体１５４ｂに封止されており、絶縁体１５４ａおよび絶縁体１５４ｂは封止膜として機能している。絶縁体１５４ａは絶縁体１５２ａと同様のバリア絶縁膜を、絶縁体１５４ｂは絶縁体１５２ｂと同様のバリア絶縁膜を用いることができる。このような絶縁体１５４ａおよび絶縁体１５４ｂを設けることで、絶縁体１５０などに含まれる水素などの不純物が、容量素子１００を介して、トランジスタ２００に拡散することを低減できる。
　層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。また、上記実施の形態で示したように、容量素子１００は、導電体１２０ａを熱ＡＬＤ法などの基板加熱を伴う方法で成膜することで、形成後に高温のベークを行わなくても、絶縁体１３０の強誘電性を高めることができる。よって、高温のベークを行わずに、半導体装置を作製することができるので、融点の低い銅などの低抵抗導電性材料を用いることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
　なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
　例えば、図１８では、過剰酸素を有する絶縁体２２４および絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２８２、および絶縁体２８３とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
　つまり、絶縁体２４１を設けることで、絶縁体２２４および絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
　なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
　また、上記実施の形態で示したように、トランジスタ２００は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で封止される構成にしてもよい。このような構成とすることで、絶縁体２７４、絶縁体２８５、絶縁体１５０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。このとき、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３は、封止膜として機能する。
　ここで絶縁体２８３、および絶縁体２８２には導電体２４０が、絶縁体２１４、および絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８３、絶縁体２４１、および絶縁体２１７でトランジスタ２００を封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。なお、図１８においては、絶縁体２１２および絶縁体２８３などで封止された領域内に、トランジスタ２００を１個示しているが、これに限られることなく、当該封止された領域内に、複数のトランジスタ２００を設けることができる。
＜ダイシングライン＞
　以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
　ここで、例えば、図１８に示すように、絶縁体２８３と、絶縁体２１４とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、および絶縁体２１６に開口を設ける。
　つまり、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、および絶縁体２１６に設けた開口において、絶縁体２１４と、絶縁体２８３とが接する。
　また、例えば、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設けてもよい。このような構成とすることで、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
　当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
　また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜記憶装置の変形例１＞
　図１８に示す記憶装置は、絶縁体２８５および絶縁体２８０などに埋め込まれるように容量素子１００が形成されていたが、本発明はこれに限られるものではない。図１９に示すように、プレーナ型の容量素子１００が絶縁体２８５の上に設けられる構成にしてもよい。
　容量素子１００は、導電体１１０と、導電体１１０を覆う絶縁体１３０と、絶縁体１３０を覆う導電体１２０（導電体１２０ａ、および導電体１２０ｂ）と、を有する。ここで、絶縁体１３０は、導電体１１０の上面および側面を覆い、導電体１１０と導電体１２０を離隔することが好ましい。導電体１１０、絶縁体１３０、および導電体１２０の詳細は、［記憶装置の構成例］および先の実施の形態の記載を参酌することができる。
　導電体１１０は、導電体１１２と同じ層に形成されており、導電体２４０の上面に接する。導電体１１０は、導電体２４０を介してトランジスタ２００のソースおよびドレインの一方に電気的に接続される。
　また、導電体１２０、絶縁体１３０、および導電体１１２を覆って、絶縁体１５５が設けられることが好ましい。絶縁体１５５は、絶縁体２１４または絶縁体２８２などに用いることができる、水素を捕獲および固着する機能を有する絶縁体を用いることが好ましい。例えば、酸化アルミニウム（ＡｌＯｘ（ｘは０より大きい任意数））などを用いることが好ましい。当該ＡｌＯｘは、アモルファス構造を有することが好ましい。このような、アモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。
　例えば、絶縁体１５５は、ＡＬＤ法で成膜した酸化アルミニウム、またはスパッタリング法で成膜した酸化アルミニウム膜を用いることができる。また、例えば絶縁体１５５は、ＡＬＤ法で成膜した酸化アルミニウムと、その上にスパッタリング法で成膜した酸化アルミニウムの積層膜にしてもよい。
　このような絶縁体１５５を、容量素子１００を覆うように設けることにより、容量素子１００の絶縁体１３０に含まれる水素を捕獲および固着し、絶縁体１３０中の水素濃度を低減することができる。これにより、絶縁体１３０の結晶性を向上し、絶縁体１３０の強誘電性を高めることができる。また、導電体１１０と導電体１２０間のリーク電流を低減することができる。なお、これに限られず、絶縁体１５５を設けない構成にしてもよい。
　また、図１８に示す記憶装置と同様に、導電体１１２および導電体１２０の上に、水素に対するバリア絶縁膜として機能する、絶縁体１５２ａおよび絶縁体１５２ｂを設けることが好ましい。絶縁体１５２ａおよび絶縁体１５２ｂは、絶縁体１５５の上に設けられる。このような絶縁体１５２ａおよび絶縁体１５２ｂを設けることで、絶縁体１５２ｂ上の絶縁体２８６に含まれる水素などの不純物が、容量素子１００、導電体１１２、および導電体２４０を介して、トランジスタ２００に拡散することを低減できる。
　また、図１９に示すように、絶縁体２８５の上に、水素に対するバリア絶縁膜として機能する、絶縁体２８７を設けることが好ましい。絶縁体２８７の上に接して、導電体１１２、導電体１１０、および絶縁体１５５が設けられる。ここで絶縁体２８７は、絶縁体２８３と同様のバリア絶縁膜を用いることができる。
　このような構成にすることで、容量素子１００と重畳しない領域で、絶縁体１５５と絶縁体２８７が接する。つまり、絶縁体１５５、絶縁体１５２ａおよび絶縁体１５２ｂと、絶縁体２８７と、によって、容量素子１００が封止される。ここで、絶縁体１５５、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体２８７は、封止膜として機能する。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内部の水素を捕獲および固着し、容量素子１００の絶縁体１３０水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　なお、絶縁体１５５を用いない場合には、容量素子１００と重畳しない領域において、絶縁体２８７と絶縁体１５２ａが接し、絶縁体１５２ａおよび絶縁体１５２ｂと、絶縁体２８７と、によって、容量素子１００が封止される。
　また、図１９に示すように、トランジスタ２００も、水素に対するバリア絶縁膜として機能する、絶縁体２８３、絶縁体２１４、および絶縁体２１２で封止されている。これにより絶縁体２８３、および絶縁体２１２の外部からトランジスタ２００に水素が拡散することを抑制し、トランジスタ２００が有する酸化物半導体膜の水素濃度を低減することができる。よって、トランジスタ２００の電気特性および信頼性を向上させることができる。
　なお、図１９に示す記憶装置では、トランジスタ２００と容量素子１００が電気的に接続される構成であったが、本発明はこれに限られるものではない。図２０Ａに示すように、トランジスタ２００と容量素子１００が電気的に接続されない構成にしてもよい。ここで、図２０Ａに示す記憶装置は、絶縁体２１２より上のトランジスタ２００および容量素子１００については、図１９に示す記憶装置と同様の構成を有する。絶縁体２１２より下は、図１９に示す記憶装置と同様の構成にしてもよいし、絶縁体２１２の下に接して基板３１１を設けるような構成にしてもよい。
　また、図２０Ａに示すように、絶縁体２８６、絶縁体１５２ｂ、絶縁体１５２ａ、および絶縁体１５５に開口を形成し、当該開口を埋め込むように、導電体２８８、および絶縁体２８９を設けてもよい。導電体２８８は導電体２４０と、絶縁体２８９は絶縁体２４１と同様の構成を有する。ここで、トランジスタ２００のソースおよびドレインの一方は、導電体２８８を介して配線１００３に電気的に接続され、トランジスタ２００のソースおよびドレインの他方は、導電体２８８を介して配線１００８に電気的に接続される。また、容量素子１００の電極の一方（導電体１２０）は、導電体２８８を介して配線１００５に電気的に接続される。また、容量素子１００の電極の他方（導電体１１０）は、導電体２４０、導電体２０５と同じ層の導電体２５５、導電体１１２、および導電体２８８を介して配線１００９と電気的に接続される。
　また、図２０Ａに示すように、トランジスタ２００と容量素子１００は、封止膜に個別に封止される構成にしてもよい。図２０Ａに示す記憶装置では、トランジスタ２００は、絶縁体２８３、絶縁体２１４、および絶縁体２１２によって封止される。また、図２０Ａに示すように、容量素子１００に接続される配線またはプラグとして機能する、導電体２４０および導電体２５５を、トランジスタ２００とは個別に封止する構成にしてもよい。この場合、トランジスタ２００と導電体２４０および導電体２５５との間に、絶縁体２８３と絶縁体２１４が接する領域が形成される。
　また、図２０Ａに示す構成では、トランジスタ２００と容量素子１００の間に絶縁体２８５および絶縁体２８７を設ける構成を示したが、本発明はこれに限られるものではない。例えば、図２０Ｂに示すように、絶縁体２８５および絶縁体２８７を設けず、導電体１１２、導電体１１０、および絶縁体１５５の下面が、絶縁体２８３に接する構成にしてもよい。この場合、容量素子１００は、絶縁体１５２ａ、絶縁体１５２ｂ、絶縁体１５５、および絶縁体２８３で封止されることになる。これにより、絶縁体２８５および絶縁体２８７を設ける必要がなくなるので、記憶装置の生産性を向上させることができる。
　図２０Ａに示す容量素子１００の拡大図を図２１Ａに示す。図２１Ａに示すように、容量素子１００は、図１９に示す容量素子１００と同様に、絶縁体２８７、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体１５５によって封止される。ここで、絶縁体１５５、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体２８７は、封止膜として機能する。これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素が拡散することを抑制し、さらに絶縁体１５２ｂおよび絶縁体２８７の内部の水素を捕獲および固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　また、図２１Ａに示す容量素子１００では、絶縁体１３０が、絶縁体２８７の上面、導電体１１０の上面および側面に接する構成にしたが、本発明はこれに限られるものではない。図２１Ｂに示すように、絶縁体１３０と、絶縁体２８７および導電体１１０との間に、絶縁体１１５ａを設ける構成にしてもよい。つまり、絶縁体１３０が絶縁体１１５ａの上面に接し、絶縁体２８７および導電体１１０が絶縁体１１５ａの下面に接する。ここで、絶縁体１１５ａは、先の実施の形態で、図１Ｃ２などに示す絶縁体１１５ａを用いることができる。また、絶縁体１１５ａの膜厚は、０．２ｎｍ以上２ｎｍ以下、好ましくは０．５ｎｍ以上１ｎｍ以下にすればよい。このような構成にすることで、図２１Ｂに示す容量素子１００は、図１Ｃ１および図１Ｃ２に示す、容量素子とダイオードを接続したＦＴＪとして機能させることができる。
　また、図２１Ａに示す容量素子１００では、絶縁体１３０が、導電体１２０の下面に接する構成にしたが、本発明はこれに限られるものではない。図２１Ｃに示すように、絶縁体１３０と、導電体１２０との間に、絶縁体１１５ｂを設ける構成にしてもよい。つまり、絶縁体１３０が絶縁体１１５ｂの下面に接し、導電体１２０が絶縁体１１５ｂの上面に接する。ここで、絶縁体１１５ｂは、先の実施の形態で、図１Ｃ３などに示す絶縁体１１５ｂを用いることができる。また、絶縁体１１５ｂの膜厚は、０．２ｎｍ以上２ｎｍ以下、好ましくは０．５ｎｍ以上１ｎｍ以下にすればよい。このような構成にすることで、図２１Ｃに示す容量素子１００は、図１Ｃ１および図１Ｃ３に示す、容量素子とダイオードを接続したＦＴＪとして機能させることができる。
　また、図２２Ａに示すように、容量素子１００は、絶縁体１３０中に多結晶領域が形成される場合がある。図２２Ａでは、導電体１１０の側端部の上側に、多結晶領域１３１ａおよび多結晶領域１３１ｂが形成される例を示している。図２２Ａに示す絶縁体１３０は、導電体１１０によって形成される被形成面の段差に沿って成膜されており、当該段差の上部近傍に多結晶領域１３１ａおよび多結晶領域１３１ｂが形成されることがある。多結晶領域１３１ａおよび多結晶領域１３１ｂは、図４Ｂに示したようなグレイン、または結晶粒界が多く形成されている領域である。例えば、絶縁体１３０において、多結晶領域１３１ａおよび多結晶領域１３１ｂは、導電体１１０の平坦性の高い上面に接する領域（多結晶領域１３１ａと多結晶領域１３１ｂに挟まれた領域ということもできる。）より、グレインを多く含む。逆に言えば、絶縁体１３０において、多結晶領域１３１ａと多結晶領域１３１ｂに挟まれた領域は、多結晶領域１３１ａおよび多結晶領域１３１ｂより、図３に示すような単結晶を多く含む。
　なお、図２２Ａに示す容量素子１００では、絶縁体１５２ａの下面に接して絶縁体１５５を設ける構成について示しているが、本発明はこれに限られるものではない。例えば、図２２Ｂに示すように、絶縁体１５５を設けずに、絶縁体１５２ａの下面が、絶縁体２８７の上面、絶縁体１３０の側面、導電体１２０の側面および導電体１２０の上面と、接する構成にしてもよい。
　また、図２２Ａなどでは、絶縁体１３０および導電体１２０が導電体１１０の側面まで覆う構成となっていたが、本発明はこれに限られるものではない。図２２Ｃに示すように、絶縁体１３０の側面および導電体１２０の側面が、導電体１１０の側面より内側に位置する構成にしてもよい。この場合、上面視において、絶縁体１３０および導電体１２０の外周が、導電体１１０の外周より内側に位置することになる。
　上記のような構成にすることで、絶縁体１３０および導電体１２０が、導電体１１０によって形成される被形成面の段差近傍に形成されない構成になるので、図２２Ａで示した多結晶領域１３１ａおよび多結晶領域１３１ｂが、図２２Ｃに示す絶縁体１３０には形成されない。よって、図２２Ｃに示す絶縁体１３０は、全体が、導電体１１０の平坦性の高い上面に接しており、図３に示すような単結晶を多く含んでいる。これにより、図２２Ｃの絶縁体１３０は、図４Ａに示すような、複数の結晶の層がｃ軸方向に積層される構造をとり、分極を大きくすることができる場合がある。このようにして、図２２Ｃに示す絶縁体１３０に良好な強誘電性を有せしめ、容量素子１００を強誘電体デバイスとして機能させることができる。
　また、図２２Ｃに示すように、絶縁体１５５を、その側面が導電体１１０の側面の内側に位置するように形成してもよい。このとき、絶縁体１３０、導電体１２０、および絶縁体１５５の側面が面一であることが好ましい。また、絶縁体１５２ａは、導電体１１０、絶縁体１３０、導電体１２０、および絶縁体１５５を覆って設けられる。絶縁体１５２ｂは、絶縁体１５２ａ上に設けられる。
　また、図２２Ｃでは、図２０Ａと同様に、絶縁体１５２ｂ上に絶縁体２８６が設けられ、絶縁体１５５、絶縁体１５２ａ、絶縁体１５２ｂ、および絶縁体２８６に、導電体１２０に達する開口が形成されている。図２０Ａと同様に、当該開口の中に、導電体２８８および絶縁体２８９が配置されている。
　図２０Ａには示していないが、図２２Ｃでは、導電体２８８上に接して、導電体１６２が設けられ、導電体１６２上に絶縁体１６６が設けられ、導電体１６２および絶縁体１６６を覆って、絶縁体１６８ａが設けられ、絶縁体１６８ａ上に絶縁体１６８ｂが設けられる。なお、図２２Ｃでは、容量素子１００、導電体２８８、および導電体１６２などが同一断面上に図示される構成となっているが、本発明はこれに限られるものでない。容量素子１００と導電体１６２が重畳する場所とは別の場所で、導電体１６２と導電体１２０のコンタクトが形成される場合もある。
　導電体１６２は配線として機能する導電体であり、図２０Ａに示す導電体２８８と同様に、配線１００５に電気的に接続される構成にしてもよい。導電体１６２は、導電体１１２に用いることができる導電性材料を用いればよい。
　絶縁体１６６は絶縁体１５５と同様の絶縁体を用いることができ、絶縁体１６８ａは絶縁体１５２ａと同様の絶縁体を用いることができ、絶縁体１６８ｂは絶縁体１５２ｂと同様の絶縁体を用いることができる。このような構造にすることで、絶縁体２８６、導電体２８８、および導電体１６２を、水素に対するバリア絶縁膜として機能する、絶縁体１６８ａと絶縁体１５２ｂで挟みこむことができる。さらに、絶縁体１６８ａと絶縁体１５２ｂで挟みこまれた領域に、水素を捕獲および固着する機能を有する絶縁体１６６が配置される。これにより、絶縁体１６８ｂおよび絶縁体１５２ａの外部から水素が拡散することを抑制し、さらに絶縁体１６８ｂおよび絶縁体１５２ａの内部の水素を捕獲および固着し、絶縁体２８６、導電体２８８、および導電体１６２などの水素濃度を低減することができる。このように、絶縁体２８６、導電体２８８、および導電体１６２などの水素濃度を低減することで、絶縁体１３０に水素が拡散するのを低減することができるので、絶縁体１３０の強誘電性を高めることができる。
　次に、図２２Ｃに示す構造の作製方法について、図２３Ａ乃至図２３Ｂを用いて説明する。なお、デバイスおよびプロセスの詳細などについては、先の実施の形態の記載などを参酌することができる。
　まず、絶縁体２８７上に導電体１１０を成膜する。導電体１１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電体１１０として窒化チタンを用いることができる。ここで、導電体１１０の上面にＣＭＰ処理などを行って、導電体１１０の平坦性の向上を図ることが好ましい。例えば、導電体１１０の上面の粗さを、算術平均粗さ（Ｒａ）または二乗平均平方粗さ（ＲＭＳ：Ｒｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅ）で、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．８ｎｍ以下、さらに好ましくは０．５ｎｍ以下、さらに好ましくは０．４ｎｍ以下、さらに好ましくは０．２ｎｍ以下にすればよい。このように、導電体１１０の上面の平坦性を向上することで、後の工程で形成する絶縁体１３０の結晶性を向上させることができる。
　次に、フォトリソグラフィ法などを用いて導電体１１０をパターン形成する（図２３Ａ参照。）。ここで、導電体１１０は、導電体２８８を覆うように、パターン形成されることが好ましい。
　次に、導電体１１０を覆って絶縁体１３０を成膜する（図２３Ａ参照。）。絶縁体１３０の成膜は、スパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いて行うことができる。例えば、熱ＡＬＤ法を用いて成膜すればよい。例えば、絶縁体１３０としてＨｆＺｒＯｘを用いることができる。ここで、プリカーサとして炭化水素を含まない材料を用いると好適である。このようなプリカーサを用いることで、絶縁体１３０中の、水素、炭素、炭化水素などを低減することができる。例えば、プリカーサとしては、ＨｆＣｌ４、及び／またはＺｒＣｌ４を用いればよい。また、熱ＡＬＤ法を用いて、絶縁体１３０を成膜する場合、酸化剤はＨ２ＯまたはＯ３などを用いることができる。
　なお、プリカーサに塩素が含まれる場合、絶縁体１３０に含まれる塩素はなるべく低減されることが好ましい。例えば、熱ＡＬＤの際の基板温度を４００℃以上にすることで、絶縁体１３０中に含まれる塩素を低減することができる。また、図７Ａに示す成膜シーケンスに従って成膜を行う場合、酸化剤Ｈ２Ｏの導入時間を長くすることが好ましい。これにより被形成面に結合している塩素を十分分離することができるので、絶縁体１３０に含まれる塩素濃度を十分低減することができる。
　ここで、図２３Ａに示すように、絶縁体１３０において、導電体１１０の側端部の上側に、多結晶領域１３１ａおよび多結晶領域１３１ｂが形成される場合がある。
　次に、絶縁体１３０の上に導電体１２０ａを成膜する（図２３Ａ参照。）。導電体１２０ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電体１１０として、ＡＬＤ法またはスパッタリング法で成膜した窒化チタンを用いることができる。
　次に、導電体１２０ａの上に導電体１２０ｂを成膜する（図２３Ａ参照。）。導電体１２０ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電体１１０として、メタルＣＶＤ法で成膜したタングステンを用いることができる。なお、導電体１２０ｂは必ずしも成膜する必要はなく、例えば、導電体１２０を導電体１２０ａのみの単層構造にしてもよい。
　さらに、導電体１２０の形成後に、熱処理を行うことが好ましい。当該熱処理は、例えば、基板温度を、３００℃以上、好ましくは３２５℃以上、より好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、６００℃以下、好ましくは５００℃以下、より好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を５００℃程度にすればよい。また、熱処理時間は、例えば、３０秒以上１２０秒以下程度行えばよい。当該熱処理は、酸素ガス、窒素ガス、および不活性ガスの少なくとも一以上を含む雰囲気で行うことができる。
　このような熱処理を行うことで、絶縁体１３０の結晶化を促進し、結晶性の向上を図ることができる。言い換えると、絶縁体１３０に含まれる単結晶領域を大きくすることができる。なお、導電体１２０の成膜で、熱ＡＬＤ法などの基板加熱を伴う成膜方法を用いた場合は、上記熱処理を行わなくても、絶縁体１３０を十分結晶化できる場合がある。
　次に、導電体１２０ｂ上に絶縁体１５５を成膜する（図２３Ｂ参照。）。絶縁体１５５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体１５５は、絶縁体２１４または絶縁体２８２などに用いることができる、水素を捕獲および固着する機能を有する絶縁体を用いることが好ましい。例えば、絶縁体１５５として、ＡＬＤ法またはスパッタリング法で成膜した酸化アルミニウムを用いることができる。また、絶縁体１５５の膜厚は、例えば２０ｎｍ以上４０ｎｍ以下程度にすればよい。
　このような絶縁体１５５を、導電体１２０上に設けることにより、容量素子１００の絶縁体１３０に含まれる水素を捕獲および固着し、絶縁体１３０中の水素濃度を低減することができる。これにより、絶縁体１３０の結晶性を向上し、絶縁体１３０の強誘電性を高めることができる。
　次に、フォトリソグラフィ法などを用いて、絶縁体１３０、導電体１２０ａ、導電体１２０ｂ、および絶縁体１５５をパターン形成する（図２３Ｃ参照。）。これにより、絶縁体１３０、導電体１２０ａ、導電体１２０ｂ、および絶縁体１５５の側面は、導電体１１０の側面より内側に位置することになる。これにより、絶縁体１３０に形成されていた多結晶領域１３１ａおよび多結晶領域１３１ｂを除去し、単結晶を多く含み、結晶性の高い絶縁体１３０を形成することができる。
　次に、絶縁体２８７、導電体１１０、絶縁体１３０、導電体１２０、および絶縁体１５５を覆って絶縁体１５２ａを成膜し、絶縁体１５２ａの上に絶縁体１５２ｂを成膜する（図２３Ｄ参照。）。絶縁体１５２ａおよび絶縁体１５２ｂとしては、上述の絶縁体２８３などに用いることができるバリア絶縁膜を用いればよい。このような絶縁体１５２ａおよび絶縁体１５２ｂを設けることで、絶縁体２８６などに含まれる水素などの不純物が、容量素子１００の絶縁体１３０に拡散することを低減できる。ここで、絶縁体１５２ａの膜厚は、例えば、１０ｎｍ以上４０ｎｍ以下程度にすることができる。また、絶縁体１５２ｂの膜厚は、例えば、３ｎｍ以上１０ｎｍ以下程度にすることができる。
　絶縁体１５２ａの成膜は、スパッタリング法を用いて行えばよい。例えば、絶縁体１５２ａとして、スパッタリング法で成膜した窒化シリコンを用いることができる。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体１５２ａの水素濃度を低減することができる。このように、導電体１１２および絶縁体２８５に接する絶縁体１５２ａの水素濃度が低減されていることで、絶縁体１５２ａから導電体１１２および絶縁体２８５に水素が拡散することを抑制できる。
　絶縁体１５２ｂの成膜は、ＡＬＤ法、特にＰＥＡＬＤ法を用いて成膜することが好ましい。例えば、絶縁体１５２ｂとして、ＰＥＡＬＤ法で成膜した窒化シリコンを用いることができる。これにより、絶縁体１５２ｂを被覆性良く成膜することができるので、下地の凹凸によって絶縁体１５２ａにピンホールまたは段切れなどが形成されたとしても、絶縁体１５２ｂでそれらを覆うことで、水素が導電体１１２および絶縁体２８５に拡散することを低減することができる。
　このように、絶縁体１５２ａおよび絶縁体１５２ｂを形成することで、絶縁体１５５、絶縁体１５２ａおよび絶縁体１５２ｂと、絶縁体２８７と、によって、容量素子１００を封止することができる。
　それから、絶縁体１５２ｂ上に絶縁体２８６を成膜する（図２３Ｄ参照。）。絶縁体２８６、絶縁体１５２ｂ、絶縁体１５２ａ、および絶縁体１５５に導電体１２０に達する開口を形成し、当該開口の中に導電体２８８および絶縁体２８９を形成する（図２２Ｃ参照。）。
　次に、導電体１１０と同様の方法で導電体２８８上に導電体１６２を形成し、絶縁体１５５と同様の方法で導電体１６２上に絶縁体１６６を形成する（図２２Ｃ参照。）。絶縁体１５２ａと同様の方法で、絶縁体２８６、導電体１６２、および絶縁体１６６を覆って絶縁体１６８ａを成膜し、絶縁体１５２ｂと同様の方法で絶縁体１６８ａ上に絶縁体１６８ｂを成膜する（図２２Ｃ参照。）。
　絶縁体１６８ｂの成膜後に、熱処理を行うことが好ましい。当該熱処理は、例えば、基板温度を、３００℃以上、好ましくは３２５℃以上、より好ましくは３５０℃以上にして成膜すればよい。また、例えば、基板温度を、６００℃以下、好ましくは５００℃以下、より好ましくは４５０℃以下にして成膜すればよい。例えば、基板温度を４００℃程度にすればよい。また、熱処理時間は、例えば、１時間以上１０時間以下程度行えばよい。当該熱処理は、酸素ガス、窒素ガス、および不活性ガスの少なくとも一以上を含む雰囲気で行うことができる。なお、上記熱処理は、絶縁体１６８ｂの成膜後に限られることなく、絶縁体１５２ｂの成膜後ならば、適宜行うことができる。
　このような熱処理を行うことで、これにより、絶縁体１５２ｂおよび絶縁体２８７の外部から容量素子１００に水素が拡散することを抑制しながら、さらに絶縁体１５２ｂおよび絶縁体２８７の内部の水素を捕獲および固着し、容量素子１００の絶縁体１３０の水素濃度を低減することができる。これにより、絶縁体１３０の強誘電性を高めることができる。
　また、絶縁体１６８ａと絶縁体１５２ｂで挟みこまれた領域に、水素を捕獲および固着する機能を有する絶縁体１６６が配置されている。これにより上記熱処理中に、絶縁体１６８ｂおよび絶縁体１５２ａの外部から水素が拡散することを抑制しながら、さらに絶縁体１６８ｂおよび絶縁体１５２ａの内部の水素を捕獲および固着し、絶縁体２８６、導電体２８８、および導電体１６２などの水素濃度を低減することができる。
　なお、上記において、図２０Ａに示す記憶装置をトランジスタ２００と容量素子１００が電気的に接続されない構成として示したが、本発明はこれに限られるものではない。図２０Ａに示す構成において、トランジスタ２００に電気的に接続される配線１００３、配線１００４、配線１００６、および配線１００８のいずれか一または複数が、容量素子１００に電気的に接続される配線１００５および配線１００９のいずれか一方または両方に電気的に接続される構成にしてもよい。また、上述の、図２０Ａ乃至図２２Ｃに示す記憶装置に係る記載の一部または全部を、図１８、図１９、図２４乃至図２７などに示す装置に用いる構成にしてもよい。
＜記憶装置の変形例２＞
　図１９に示す記憶装置は、トランジスタ２００と容量素子１００が、水素に対するバリア絶縁膜によって、個別に封止されていたが、本発明はこれに限られるものではない。図２４に示すように、トランジスタ２００と容量素子１００を、水素に対するバリア絶縁膜（絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂ）によって、一括して封止する構成にしてもよい。
　図２４に示す記憶装置では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、および絶縁体１５５に絶縁体２１２に達する開口が形成されている。絶縁体１５５上の絶縁体１５２ａおよび絶縁体１５２ｂが、当該開口の側面および底面に沿って形成されている。絶縁体１５２ａは当該開口の底面で絶縁体２１２の上面に接する。
　このような構成にすることで、トランジスタ２００と容量素子１００を、絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂで、一括して封止することができる。これにより、絶縁体２１２、および絶縁体１５２ｂの外部から容量素子１００およびトランジスタ２００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０、およびトランジスタ２００の酸化物半導体膜の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高め、トランジスタ２００の電気特性および信頼性を向上させることができる。
＜記憶装置の変形例３＞
　図２４に示す記憶装置は、トランジスタ２００の上に容量素子１００が設けられていたが、本発明はこれに限られるものではない。図２５に示すように、トランジスタ２００と同じ層に容量素子１００を設ける構成にしてもよい。
　図２５に示すように、容量素子１００の下部電極として機能する導電体１１０は、トランジスタ２００のバックゲートとして機能する導電体２０５と同じ層の導電体で形成されることが好ましい。導電体１１０の上に絶縁体１３０が配置され、絶縁体１３０の上に導電体１２０（導電体１２０ａ、および導電体１２０ｂ）が配置される。ここで、絶縁体１３０は、導電体１１０の上面を覆い、導電体１１０と導電体１２０を離隔することが好ましい。なお、絶縁体１３０、および導電体１２０は、図１９などに示すものと同様の構成にすればよく、詳細は［記憶装置の構成例］および先の実施の形態などの記載を参酌することができる。絶縁体１３０および導電体１２０を覆って、絶縁体２２２が配置される。
　導電体１２０ａの上面に接して導電体２４０が設けられ、当該導電体２４０の上面に接して導電体１１２が設けられている。当該導電体１１２は、トランジスタ２００のソースおよびドレインの一方に電気的に接続された導電体２４０に接している。つまり、図２５に示す容量素子１００の上部電極として機能する導電体１２０は、トランジスタ２００のソースおよびドレインの一方と電気的に接続されている。また、容量素子１００の下部電極として機能する導電体１１０は、配線１００５と電気的に接続される。
　また、図２４に示す記憶装置と同様に、トランジスタ２００と容量素子１００を、絶縁体２１２、絶縁体１５２ａ、および絶縁体１５２ｂで、一括して封止することができる。これにより、絶縁体２１２、および絶縁体１５２ｂの外部から容量素子１００およびトランジスタ２００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０、およびトランジスタ２００の酸化物半導体膜の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高め、トランジスタ２００の電気特性および信頼性を向上させることができる。
＜記憶装置の変形例４＞
　図１９などに示す記憶装置は、トランジスタ３００上にトランジスタ２００を設け、トランジスタ２００に容量素子１００を接続する構成であったが、本発明はこれに限られるものではない。図２６Ａに示すように、トランジスタ２００を設けずに、トランジスタ３００に容量素子１００を接続する構成にしてもよい。
　図２６Ａに示すように、絶縁体３２０、絶縁体３２２および絶縁体２８７に、トランジスタ３００の低抵抗領域３１４ａに達する開口が形成されており、当該開口を埋め込むように導電体３５７が形成されている。導電体３５７は、導電体３２８などと同様の導電体を用いることができる。導電体３５７の上面は、容量素子１００の導電体１１０の下面に接している。このようにして、容量素子１００の下部電極として機能する導電体１１０と、トランジスタ３００のソースおよびドレインの一方として機能する低抵抗領域３１４ａが、導電体３５７を介して接続される。なお、トランジスタ３００、容量素子１００、およびそれらを含む層の構成は、図１９に示す構成と同様であり、図１９に示す構成に係る記載を参酌することができる。
　また、図２６Ａに示す記憶装置では、図１９に示す記憶装置と同様に、容量素子１００を、絶縁体２８７、絶縁体１５２ａ、および絶縁体１５２ｂで封止することができる。これにより、絶縁体２８７、および絶縁体１５２ｂの外部から容量素子１００に水素が拡散することを抑制し、容量素子１００の絶縁体１３０の酸化物半導体膜の水素濃度を低減することができる。よって、絶縁体１３０の強誘電性を高めることができる。
　また、図２６Ａに示す構成では、トランジスタ３００の低抵抗領域３１４ａと、容量素子１００の導電体１１０を導電体３５７で直接接続したが、本発明はこれに限られるものではない。容量素子１００とトランジスタ３００の間に、図１９などで示した複数の配線層が設けられてもよい。例えば、図２６Ｂに示すように、トランジスタ３００上に導電体３２８を形成し、導電体３２８の上に導電体３３０を形成し、導電体３３０の上に導電体３５６を形成し、導電体３５６の上に導電体３５７を形成してもよい。トランジスタ３００の低抵抗領域３１４ａと、容量素子１００の導電体１１０は、導電体３２８、導電体３３０、導電体３５６、および導電体３５７によって、電気的に接続される。なお、導電体３２８、導電体３３０、導電体３５６、およびこれらを含む配線層については、［記憶装置の構成例］の記載を参酌することができる。
＜トランジスタの変形例＞
　図１９などでは、トランジスタ２００が、強誘電性を有しうる材料を含む容量素子１００と接続する構成について示したが、本発明はこれに限られるものではない。例えば、トランジスタ２００、およびその周囲に設けられる絶縁体として、強誘電性を有しうる材料を用いる構成にしてもよい。このような構成のトランジスタについて、図２７Ａ乃至図２７Ｃを用いて説明する。なお、図２７Ａ乃至図２７Ｃに示すトランジスタ２００は、図１１に示すトランジスタ２００において、容量素子１００の代わりに、導電体２４０ａ、導電体２４０ｂ、導電体２４６ａ、導電体２４６ｂ、絶縁体２４１ａ、絶縁体２４１ｂを設けたものである。
　図２７Ａに示すトランジスタ２００は、絶縁体２２２の代わりに、絶縁体１３０ａを用いている。絶縁体１３０ａは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。つまり、図２７Ａに示すトランジスタ２００は、第２のゲート絶縁体に強誘電性を有しうる材料を用いている。
　図２７Ｂに示すトランジスタ２００は、絶縁体２５２、絶縁体２５０、および絶縁体２５４の代わりに、絶縁体１３０ｂを用いている。絶縁体１３０ｂは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。つまり、図２７Ｂに示すトランジスタ２００は、第１のゲート絶縁体に強誘電性を有しうる材料を用いている。このような構成にすることで、図２７Ｂに示すトランジスタ２００は、図１Ｂ１に示す、ＦｅＦＥＴとして機能させることができる。なお、図２７Ｂでは、第１のゲート絶縁体をすべて強誘電性材料にしているが、本発明はこれに限られるものではない。例えば、図１２Ｂに示す、絶縁体２５２、絶縁体２５０ａ、絶縁体２５０ｂ、および絶縁体２５４の一または複数に、強誘電性を有しうる材料を用いる構成にしてもよい。
　図２７Ｃに示すトランジスタ２００は、導電体２６０上に絶縁体１３０ｃが設けられ、絶縁体１３０ｃ上に導電体２６２が設けられる。絶縁体１３０ｃは、絶縁体１３０と同様の強誘電性を有しうる材料を用いることができる。また、導電体２６２は、導電体２６０に用いることができる導電性材料を用いることができる。絶縁体１３０ｃおよび導電体２６２を覆って、絶縁体２８２が設けれる。図２７Ｃに示す半導体装置は、トランジスタ２００のゲート電極に、強誘電キャパシタの一方の端子が設けられている、とみることもできる。
　なお、上記においては、トランジスタ２００の例を示したが、本発明はこれに限られるものではない。例えば、図２６に示すトランジスタ３００においても、図２７Ａ乃至図２７Ｃに示すトランジスタ２００と同様に、強誘電性を有しうる材料を用いることができる。例えば、トランジスタ３００の基板３１１にシリコン基板を用いることで、ＳｉトランジスタをＦｅＦＥＴとして機能させることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、図２８Ａ、および図２８Ｂを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および強誘電キャパシタが適用されている記憶装置について説明する。本実施の形態に係る装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。本実施の形態に係る装置は、強誘電キャパシタを用いた、１トランジスタ１キャパシタ型の強誘電体メモリとして機能する。
＜記憶装置の構成例＞
　図２８Ａに記憶装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
　列回路１４３０は、例えば、列デコーダ、ビット線ドライバ回路、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
　記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
　コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
　なお、図２８Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２８Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
　なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。
＜メモリセルの構成例＞
　図２９Ａに示す回路図に、上述のメモリセルＭＣの構成例を示す。メモリセルＭＣは、トランジスタＴｒと、容量Ｆｅと、を有する。ここで、メモリセルＭＣとして、先の実施の形態に示す、トランジスタ２００および容量素子１００を有する半導体装置などを用いることができる。この場合、トランジスタＴｒはトランジスタ２００に、容量Ｆｅは容量素子１００に対応する。なお、トランジスタＴｒは、ゲートの他、バックゲートを有してもよいし、有していなくてもよい。また、図２９Ａでは、トランジスタＴｒをｎチャネル型トランジスタとしているが、ｐチャネル型トランジスタとしてもよい。
　トランジスタＴｒのソース又はドレインの一方は、配線ＢＬと電気的に接続される。トランジスタＴｒのソース又はドレインの他方は、容量Ｆｅの一方の電極と電気的に接続される。トランジスタＴｒのゲートは、配線ＷＬと電気的に接続される。容量Ｆｅの他方の電極は、配線ＰＬと電気的に接続される。
　配線ＷＬは、ワード線としての機能を有し、配線ＷＬの電位を制御することにより、トランジスタＴｒのオンオフを制御することができる。例えば、配線ＷＬの電位を高電位とすることにより、トランジスタＴｒをオン状態とし、配線ＷＬの電位を低電位とすることにより、トランジスタＴｒをオフ状態とすることができる。配線ＷＬは、行回路１４２０が有するワード線ドライバ回路と電気的に接続され、ワード線ドライバ回路により、配線ＷＬの電位を制御することができる。
　配線ＢＬは、ビット線としての機能を有し、トランジスタＴｒがオン状態である場合において、配線ＢＬの電位に対応する電位が容量Ｆｅの一方の電極に供給される。配線ＢＬは、列回路１４３０のビット線ドライバ回路と電気的に接続される。ビット線ドライバ回路は、メモリセルＭＣへ書き込まれるデータを生成する機能を有する。また、ビット線ドライバ回路は、メモリセルＭＣから出力されたデータを読み出す機能を有する。具体的には、ビット線ドライバ回路にはセンスアンプが設けられ、メモリセルＭＣから出力されたデータを、センスアンプを用いて読み出すことができる。
　配線ＰＬは、プレート線としての機能を有し、配線ＰＬの電位を、容量Ｆｅの他方の電極の電位とすることができる。
　トランジスタＴｒとして、ＯＳトランジスタを適用することが好ましい。ＯＳトランジスタは、高耐圧であるという特性を有する。よって、トランジスタＴｒをＯＳトランジスタとすることにより、トランジスタＴｒを微細化しても、トランジスタＴｒに高電圧を印加することができる。トランジスタＴｒを微細化することにより、メモリセルＭＣの占有面積を小さくすることができる。例えば、図２９Ａに示すメモリセルＭＣの１個あたりの占有面積は、ＳＲＡＭセルの１個あたりの占有面積の１／３乃至１／６とすることができる。よって、メモリセルＭＣを高密度に配置することができる。これにより、本発明の一態様に係る記憶装置を、記憶容量が大きな記憶装置とすることができる。
　容量Ｆｅは、２つの電極の間に、誘電体層として強誘電性を有し得る材料を有する。以下では、容量Ｆｅが有する誘電体層を、強誘電体層と呼ぶ。
　強誘電性を有しうる材料としては、上述の絶縁体１３０に用いることができる材料を用いればよい。中でも強誘電性を有しうる材料として、酸化ハフニウム、あるいは酸化ハフニウム及び酸化ジルコニウムを有する材料は、数ｎｍといった薄膜に加工しても強誘電性を有しうるため、好ましい。薄膜化することができる強誘電体層とすることで、微細化されたトランジスタと組み合わされた記憶装置とすることができる。
　強誘電体層は、ヒステリシス特性を有する。図２９Ｂ１は、当該ヒステリシス特性の一例を示すグラフである。図２９Ｂ１において、横軸は強誘電体層に印加する電圧を示す。当該電圧は、例えば容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極の電位と、の差とすることができる。
　また、図２９Ｂ１において、縦軸は強誘電体層の分極量を示し、正の値の場合は負電荷が容量Ｆｅの一方の電極側に偏り、正電荷が容量Ｆｅの他方の電極側に偏っていることを示す。一方、分極量が負の値の場合は、負電荷が容量Ｆｅの他方の電極側に偏り、正電荷が容量Ｆｅの一方の電極側に偏っていることを示す。
　なお、図２９Ｂ１のグラフの横軸に示す電圧を、容量Ｆｅの他方の電極の電位と、容量Ｆｅの一方の電極の電位と、の差としてもよい。また、図２９Ｂ１のグラフの縦軸に示す分極量（または分極ともいう）を、負電荷が容量Ｆｅの他方の電極側に偏り、正電荷が容量Ｆｅの一方の電極側に偏っている場合に正の値とし、負電荷が容量Ｆｅの一方の電極側に偏り、正電荷が容量Ｆｅの他方の電極側に偏っている場合に負の値としてもよい。
　図２９Ｂ１に示すように、強誘電体層のヒステリシス特性は、曲線５１と、曲線５２と、により表すことができる。曲線５１と曲線５２の交点における電圧を、ＶＳＰ、及び−ＶＳＰとする。ＶＳＰと−ＶＳＰは、極性が異なるということができる。
　強誘電体層に−ＶＳＰ以下の電圧を印加した後に、強誘電体層に印加する電圧を高くしていくと、強誘電体層の分極量は、曲線５１に従って増加する。一方、強誘電体層にＶＳＰ以上の電圧を印加した後に、強誘電体層に印加する電圧を低くしていくと、強誘電体層の分極量は、曲線５２に従って減少する。よって、ＶＳＰ、及び−ＶＳＰは、飽和分極電圧ということができる。なお、例えばＶＳＰを第１の飽和分極電圧と呼び、−ＶＳＰを第２の飽和分極電圧と呼ぶ場合がある。また、図２９Ｂ１では、第１の飽和分極電圧の絶対値と、第２の飽和分極電圧の絶対値と、が等しいとしているが、異なってもよい。
　ここで、強誘電体層の分極量が曲線５１に従って変化する際の、強誘電体層の分極量が０である場合における、強誘電体層に印加される電圧をＶｃとする。また、強誘電体層の分極量が曲線５２に従って変化する際の、強誘電体層の分極量が０である場合における、強誘電体層に印加される電圧を−Ｖｃとする。Ｖｃ、及び−Ｖｃは、抗電圧ということができる。Ｖｃの値、及び−Ｖｃの値は、−ＶＳＰとＶＳＰの間の値であるということができる。なお、例えばＶｃを第１の抗電圧と呼び、−Ｖｃを第２の抗電圧と呼ぶ場合がある。また、図２９Ｂ１では、第１の抗電圧の絶対値と、第２の抗電圧の絶対値と、が等しいとしているが、異なってもよい。
　前述のように、容量Ｆｅが有する強誘電体層に印加される電圧は、容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極の電位と、の差により表すことができる。また、前述のように、容量Ｆｅの他方の電極は、配線ＰＬと電気的に接続される。よって、配線ＰＬの電位を制御することにより、容量Ｆｅが有する強誘電体層に印加される電圧を制御することができる。なお、図２９Ｂ２は、理想的な強誘電体層の分極量を示すヒステリシス特性の一例を示すグラフである。図２９Ｂ２に示す直線５２ｉ、及び直線５１ｉは、理想的な強誘電体層の分極量である。図２９Ｂ２に示すようなヒステリシス特性を得るためには、強誘電体材料の結晶性を向上させる、強誘電体材料、及び当該材料の近傍からのリーク成分をなくす、及び強誘電体材料の不純物濃度を低減させるなどを行えばよい。本発明の一態様の金属酸化物膜は、高純度化されているため、図２９Ｂ２に示す理想的な強誘電体層の分極量を示すヒステリシス特性の一例に近づくことが期待できる。
＜メモリセルの駆動方法の一例＞
　以下では、図２９Ａに示すメモリセルＭＣの駆動方法の一例を説明する。以下の説明において、容量Ｆｅの強誘電体層に印加される電圧とは、容量Ｆｅの一方の電極の電位と、容量Ｆｅの他方の電極（配線ＰＬ）の電位と、の差を示すものとする。また、トランジスタＴｒは、ｎチャネル型トランジスタとする。
　図２９Ｃは、図２９Ａに示すメモリセルＭＣの駆動方法の一例を示すタイミングチャートである。図２９Ｃでは、メモリセルＭＣに２値のデジタルデータを書き込み、読み出す例を示している。具体的には、図２９Ｃでは、時刻Ｔ０１乃至時刻Ｔ０２においてメモリセルＭＣにデータ“１”を書き込み、時刻Ｔ０３乃至時刻Ｔ０５において読み出し及び再書き込みを行い、時刻Ｔ１１乃至時刻Ｔ１３において読み出し、及びメモリセルＭＣへのデータ“０”の書き込みを行い、時刻Ｔ１４乃至時刻Ｔ１６において読み出し及び再書き込みを行い、時刻Ｔ１７乃至時刻Ｔ１９において読み出し、及びメモリセルＭＣへのデータ“１”の書き込みを行う例を示している。
　配線ＢＬと電気的に接続されるセンスアンプには、基準電位としてＶｒｅｆが供給されるものとする。図２９Ｃ等に示す読み出し動作において、配線ＢＬの電位がＶｒｅｆより高い場合は、ビット線ドライバ回路によりデータ“１”が読み出されるものとする。一方、配線ＢＬの電位がＶｒｅｆより低い場合は、ビット線ドライバ回路によりデータ“０”が読み出されるものとする。
　時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＬの電位を高電位とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＢＬの電位をＶｗとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＶｗとなる。さらに、配線ＰＬの電位をＧＮＤとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“Ｖｗ−ＧＮＤ”となる。これにより、メモリセルＭＣにデータ“１”を書き込むことができる。よって、時刻Ｔ０１乃至時刻Ｔ０２は、書き込み動作を行う期間であるということができる。
　ここで、Ｖｗは、ＶＳＰ以上とすることが好ましく、例えばＶＳＰと等しくすることが好ましい。また、ＧＮＤは、例えば接地電位とすることができるが、メモリセルＭＣを本発明の一態様の趣旨を充足するように駆動させることができるのであれば、必ずしも接地電位としなくてもよい。例えば、第１の飽和分極電圧の絶対値と、第２の飽和分極電圧の絶対値と、が異なり、第１の抗電圧の絶対値と、第２の抗電圧の絶対値と、が異なる場合は、ＧＮＤは接地以外の電位とすることができる。
　時刻Ｔ０２乃至時刻Ｔ０３において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。これにより、容量Ｆｅの強誘電体層に印加される電圧は、０Ｖとなる。時刻Ｔ０１乃至時刻Ｔ０２において容量Ｆｅの強誘電体層に印加される電圧“Ｖｗ−ＧＮＤ”はＶＳＰ以上とすることができることから、時刻Ｔ０２乃至時刻Ｔ０３において、容量Ｆｅの強誘電体層の分極量は図２９Ｂに示す曲線５２に従って変化する。以上より、時刻Ｔ０２乃至時刻Ｔ０３では、容量Ｆｅの強誘電体層において分極反転は発生しない。
　配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。これにより、トランジスタＴｒがオフ状態となる。以上により、書き込み動作が完了し、メモリセルＭＣへデータ“１”が保持される。なお、配線ＢＬ、及び配線ＰＬの電位は、容量Ｆｅの強誘電体層において分極反転が発生しない、つまり容量Ｆｅの強誘電体層に印加される電圧が第２の抗電圧である−Ｖｃ以上となるのであれば任意の電位とすることができる。
　時刻Ｔ０３乃至時刻Ｔ０４において、配線ＷＬの電位を高電位とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＰＬの電位をＶｗとする。配線ＰＬの電位をＶｗとすることにより、容量Ｆｅの強誘電体層に印加される電圧が、“ＧＮＤ−Ｖｗ”となる。前述のように、時刻Ｔ０１乃至時刻Ｔ０２において容量Ｆｅの強誘電体層に印加される電圧は“Ｖｗ−ＧＮＤ”である。よって、容量Ｆｅの強誘電体層において分極反転が発生する。分極反転の際に、配線ＢＬに電流が流れ、配線ＢＬの電位はＶｒｅｆより高くなる。よって、ビット線ドライバ回路が、メモリセルＭＣに保持されたデータ“１”を読み出すことができる。したがって、時刻Ｔ０３乃至時刻Ｔ０４は、読み出し動作を行う期間であるということができる。なお、ＶｒｅｆはＧＮＤより高く、Ｖｗより低いものとしているが、例えばＶｗより高くてもよい。
　上記読み出しは、破壊読み出しであるため、メモリセルＭＣに保持されたデータ“１”は失われる。そこで、時刻Ｔ０４乃至時刻Ｔ０５において、配線ＢＬの電位をＶｗとし、配線ＰＬの電位をＧＮＤとする。これにより、メモリセルＭＣにデータ“１”を再書き込みする。よって、時刻Ｔ０４乃至時刻Ｔ０５は、再書き込み動作を行う期間であるということができる。
　時刻Ｔ０５乃至時刻Ｔ１１において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。その後、配線ＷＬの電位を低電位とする。以上により、再書き込み動作が完了し、メモリセルＭＣにデータ“１”が保持される。
　時刻Ｔ１１乃至時刻Ｔ１２において、配線ＷＬの電位を高電位とし、配線ＰＬの電位をＶｗとする。メモリセルＭＣにはデータ“１”が保持されているため、配線ＢＬの電位がＶｒｅｆより高くなり、メモリセルＭＣに保持されているデータ“１”が読み出される。よって、時刻Ｔ１１乃至時刻Ｔ１２は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１２乃至時刻Ｔ１３において、配線ＢＬの電位をＧＮＤとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＧＮＤとなる。また、配線ＰＬの電位をＶｗとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“ＧＮＤ−Ｖｗ”となる。これにより、メモリセルＭＣにデータ“０”を書き込むことができる。よって、時刻Ｔ１２乃至時刻Ｔ１３は、書き込み動作を行う期間であるということができる。
　時刻Ｔ１３乃至時刻Ｔ１４において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。これにより、容量Ｆｅの強誘電体層に印加される電圧は、０Ｖとなる。時刻Ｔ１２乃至時刻Ｔ１３において容量Ｆｅの強誘電体層に印加される電圧“ＧＮＤ−Ｖｗ”は−ＶＳＰ以下とすることができることから、時刻Ｔ１３乃至時刻Ｔ１４において、容量Ｆｅの強誘電体層の分極量は図２９Ｂに示す曲線５１に従って変化する。以上より、時刻Ｔ１３乃至時刻Ｔ１４では、容量Ｆｅの強誘電体層において分極反転は発生しない。
　配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとした後、配線ＷＬの電位を低電位とする。これにより、トランジスタＴｒがオフ状態となる。以上により、書き込み動作が完了し、メモリセルＭＣへデータ“０”が保持される。なお、配線ＢＬ、及び配線ＰＬの電位は、容量Ｆｅの強誘電体層において分極反転が発生しない、つまり容量Ｆｅの強誘電体層に印加される電圧が第１の抗電圧であるＶｃ以下となるのであれば任意の電位とすることができる。
　時刻Ｔ１４乃至時刻Ｔ１５において、配線ＷＬの電位を高電位とする。これにより、トランジスタＴｒがオン状態となる。また、配線ＰＬの電位をＶｗとする。配線ＰＬの電位をＶｗとすることにより、容量Ｆｅの強誘電体層に印加される電圧が、“ＧＮＤ−Ｖｗ”となる。前述のように、時刻Ｔ１２乃至時刻Ｔ１３において容量Ｆｅの強誘電体層に印加される電圧は“ＧＮＤ−Ｖｗ”である。よって、容量Ｆｅの強誘電体層において分極反転が発生しない。よって、配線ＢＬに流れる電流量は、容量Ｆｅの強誘電体層において分極反転が発生する場合より小さい。これにより、配線ＢＬの電位の上昇幅は、容量Ｆｅの強誘電体層において分極反転が発生する場合より小さくなり、具体的には配線ＢＬの電位はＶｒｅｆ以下となる。よって、ビット線ドライバ回路が、メモリセルＭＣに保持されたデータ“０”を読み出すことができる。したがって、時刻Ｔ１４乃至時刻Ｔ１５は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１５乃至時刻Ｔ１６において、配線ＢＬの電位をＧＮＤとし、配線ＰＬの電位をＶｗとする。これにより、メモリセルＭＣにデータ“０”を再書き込みする。よって、時刻Ｔ１５乃至時刻Ｔ１６は、再書き込み動作を行う期間であるということができる。
　時刻Ｔ１６乃至時刻Ｔ１７において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。その後、配線ＷＬの電位を低電位とする。以上により、再書き込み動作が完了し、メモリセルＭＣにデータ“０”が保持される。
　時刻Ｔ１７乃至時刻Ｔ１８において、配線ＷＬの電位を高電位とし、配線ＰＬの電位をＶｗとする。メモリセルＭＣにはデータ“０”が保持されているため、配線ＢＬの電位がＶｒｅｆより低くなり、メモリセルＭＣに保持されているデータ“０”が読み出される。よって、時刻Ｔ１７乃至時刻Ｔ１８は、読み出し動作を行う期間であるということができる。
　時刻Ｔ１８乃至時刻Ｔ１９において、配線ＢＬの電位をＶｗとする。トランジスタＴｒはオン状態であるため、容量Ｆｅの一方の電極の電位はＶｗとなる。また、配線ＰＬの電位をＧＮＤとする。以上より、容量Ｆｅの強誘電体層に印加される電圧は、“Ｖｗ−ＧＮＤ”となる。これにより、メモリセルＭＣにデータ“１”を書き込むことができる。よって、時刻Ｔ１８乃至時刻Ｔ１９は、書き込み動作を行う期間であるということができる。
　時刻Ｔ１９以降において、配線ＢＬの電位、及び配線ＰＬの電位をＧＮＤとする。その後、配線ＷＬの電位を低電位とする。以上により、書き込み動作が完了し、メモリセルＭＣにデータ“１”が保持される。
　以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３０Ａ乃至図３０Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
　図３０ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＵＳＢメモリ１１００の記憶容量をさらに大きくすることができる。
　図３０ＢはＳＤカードの外観の模式図であり、図３０Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＳＤカード１１１０の記憶容量をさらに大きくすることができる。
　図３０ＤはＳＳＤの外観の模式図であり、図３０Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。これにより、ＳＳＤ１１５０の記憶容量をさらに大きくすることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
（実施の形態６）
　本発明の一態様に係る半導体装置は、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることができる。上記実施の形態に示す半導体装置を、ＣＰＵ、ＧＰＵなどのプロセッサ、またはチップに用いることで、これらを小型化し、さらに記憶容量を大きくすることができる。図３１Ａ乃至図３１Ｈに、本発明の一態様に係るＣＰＵ、ＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３１Ａ乃至図３１Ｈに、電子機器の例を示す。
［情報端末］
　図３１Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋、声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図３１Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図３１Ａ、図３１Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図３１Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
　また、図３１Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図３１Ｃ、図３１Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
　図３１Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図３１Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図３１Ｅ、図３１Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図３１Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図３１Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目、レイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図３１Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
　本実施例では、強誘電性を示す絶縁体として酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）を作製し、その絶縁体の電圧−分極特性および疲労特性などの測定結果について説明する。
＜試料構造＞
　図３２Ａは、評価に用いた試料８００の外観を示す光学式顕微鏡写真である。図３２Ｂに、試料８００の断面概略図を示す。
　試料８００は、基板８０１として単結晶シリコンを用いて形成した。具体的には、基板８０１上に絶縁体８０２として厚さ１００ｎｍの熱酸化膜を形成し、絶縁体８０２上に下部電極として機能する導電体８０３（導電体８０３ａおよび導電体８０３ｂ）を形成し、導電体８０３上に絶縁体８０４を形成し、絶縁体８０４上に上部電極として機能する導電体８０５（導電体８０５ａおよび導電体８０５ｂ）を形成した。
　また、導電体８０３、絶縁体８０４、および導電体８０５上に絶縁体８０６を形成した。また、導電体８０３と電気的に接続する導電体８０７と、導電体８０５と電気的に接続する導電体８０８を絶縁体８０６上に形成した。導電体８０７と導電体８０８は、測定信号が入力される電極として機能する。
　なお、導電体８０３、導電体８０５、導電体８０７、および導電体８０８の形成、絶縁体８０６および絶縁体８０４に設けるコンタクトホールの形成などは、既知のフォトリソグラフィ法およびエッチング法を用いて行った。
　試料８００として、上部電極として機能する導電体８０５の形成条件、および上部電極形成後の熱処理条件が異なる３つの試料（試料８００Ａ、試料８００Ｂ、および試料８００Ｃ）を作製した。
　表１に、試料８００Ａ、試料８００Ｂ、および試料８００Ｃのそれぞれが備える、導電体８０３ａ、導電体８０３ｂ、絶縁体８０４、導電体８０５ａ、および導電体８０５ｂの成膜条件を示す。
　なお、表１には記載していないが、絶縁体８０６として厚さ２００ｎｍの酸化窒化シリコンをＰＥＣＶＤ法で成膜した。また、導電体８０７および導電体８０８として、厚さ５０ｎｍのＴｉ、厚さ２００ｎｍのＡｌ、および厚さ５０ｎｍのＴｉの３層積層膜をスパッタリング（ＳＰ）法で成膜した。
　試料８００Ａおよび試料８００Ｂは、導電体８０５ａをスパッタリング法で成膜し、試料８００Ｃは、導電体８０５ａをメタルＣＶＤ（ＭＣＶＤ）法で成膜している。また、試料８００Ｂは試料作製後にＲＴＡ法による熱処理を行なっている。表１に当該熱処理条件も示す。
Figure JPOXMLDOC01-appb-T000001
＜測定・分析＞
　導電体８０７と導電体８０３の間に、電圧振幅３Ｖ、周波数１００Ｈｚの三角波を印加し、絶縁体８０４の自発分極の変化（Ｐ−Ｅ特性）を測定した。図３２Ｃに入力電圧波形を示す。また、試料８００Ａ、試料８００Ｂ、および試料８００Ｃそれぞれの絶縁体８０４に対応するＨｆＺｒＯｘ膜ついて、ＸＲＤ分析法の一種である斜入射Ｘ線回折法（ＧＩＸＤ：Ｇｒａｚｉｎｇ　Ｉｎｃｉｄｅｎｔ　Ｘ−ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）を用いて結晶状態を調査した。
　ここで、三角波を用いたＰ−Ｅ特性の取得方法について説明しておく。まず、測定する試料（容量素子）の２つの電極間に、三角波である入力電圧Ｖを印加し（図３３Ａ）、該電極間に流れる電流（出力電流Ｉ）を測定する（図３３Ｂ）。なお、図３３Ａおよび図３３Ｂの横軸は経過時間ｔである。次に、入力電圧Ｖと出力電流Ｉの関係を示すＩ−Ｖ特性を求める（図３３Ｃ）。
　次に、数式（１）を用いて、出力電流Ｉを分極Ｐに変換することで、Ｐ−Ｅ特性を取得する（図３３Ｄ）。
Figure JPOXMLDOC01-appb-M000002
　数式（１）において、Ａは容量素子の２つの電極が重なる面積である。
　また、Ｑ＝ＣＶより、入力電圧Ｖと容量Ｃの関係を求めることができる（図３３Ｅ）。また、入力電圧Ｖと比誘電率εｒの関係を求めることができる（図３３Ｆ）。
　図３４Ａに試料８００Ａ、試料８００Ｂ、および試料８００ＣのＰ−Ｅ特性測定結果を示す。図３４Ａは、絶縁体８０４に印加される電界強度Ｅと分極Ｐの関係を試料ごとに示している。図３４ＢにＧＩＸＤ測定結果を示す。図３４Ｂは、Ｘ線の回折角度（２θ）と検出された信号強度の関係を試料ごとに示している。
　図３４Ａより、３つの試料（試料８００Ａ、試料８００Ｂ、および試料８００Ｃ）において、ヒステリシス特性が得られており、３つの試料が強誘電体として機能することがわかる。ただし、試料８００Ａは、試料８００Ｂおよび試料８００Ｃよりも分極量（Ｐ−Ｅ特性において電界強度Ｅが０の時の、最大分極と最小分極の差）が小さく、常誘電体に近いことがわかる。
　図３４Ｂより、３つの試料とも、単斜晶（ｍ：ｍｏｎｏｃｌｉｎｉｃ　ｃｒｙｓｔａｌ）が検出される回折角度近傍に信号強度のピークは検出されておらず、直方晶（ｏ：ｏｒｔｈｏｒｈｏｍｂｉｃ　ｃｒｙｓｔａｌ）、正方晶（ｔ：ｔｅｔｒａｇｏｎａｌ　ｃｒｙｓｔａｌ）、または立方晶（ｃ：ｃｕｂｉｃ　ｃｒｙｓｔａｌ）を示す回折角度近傍に信号強度のピークが確認されていることがわかる。図３４Ａに示した測定結果を加味すると、強誘電体として機能する直方晶が検出されていると推測できる。また、図３４Ｂからも、試料８００Ａは、試料８００Ｂおよび試料８００Ｃよりも常誘電体に近いことがわかる。
　また、一般に、強誘電体は分極量（ヒステリシス特性）が大きいほど好ましい。導電体８０５ａをスパッタリング法で成膜した試料８００Ａと試料８００Ｂを比較すると、試料作製後に熱処理をしない試料８００Ａでは大きなヒステリシス特性が得られないことがわかる。一方で、導電体８０５ａをメタルＣＶＤ法で成膜した試料８００Ｃでは、試料作製後に熱処理を行わなくても、熱処理を行なった試料８００Ｂと同等の分極量（ヒステリシス特性）が得られている。導電体８０５ａをメタルＣＶＤ法で成膜することで、試料の作製工程を削減できる。
　以上のように作製した試料８００Ａ乃至試料８００Ｃの絶縁体８０４およびその近傍について、日立ハイテク製「Ｈ−９５００」を用いて、加速電圧を３００ｋＶとして、断面ＴＥＭ像の撮影を行った。図３５Ａに試料８００Ａの断面ＴＥＭ像を、図３６Ａに試料８００Ｂの断面ＴＥＭ像を、図３７Ａに試料８００Ｃの断面ＴＥＭ像を、それぞれ示す。
　さらに、図３５Ａに示すＴＥＭ像の領域Ａ１および領域Ａ２、図３６Ａに示すＴＥＭ像の領域Ｂ１および領域Ｂ２、図３７Ａに示すＴＥＭ像の領域Ｃ１および領域Ｃ２、についてＦＦＴ（Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）解析を行った。ＴＥＭ像にＦＦＴ解析を行うことで、電子線回折パターンと同様の逆格子空間情報を反映したパターンを有する、ＦＦＴ図形を得ることができる。例えば、結晶性を有するＨｆＺｒＯｘ膜の断面ＴＥＭ像の場合、ＦＦＴ図形には強い強度のスポットが見られる場合がある。
　ＦＦＴ解析の結果を図３５Ｂ、図３６Ｂ、および図３７Ｂに示す。図３５Ｂは領域Ａ１のＦＦＴ図形であり、図３５Ｃは領域Ａ２のＦＦＴ図形であり、図３６Ｂは領域Ｂ１のＦＦＴ図形であり、図３６Ｃは領域Ｂ２のＦＦＴ図形であり、図３７Ｂは領域Ｃ１のＦＦＴ図形であり、図３７Ｃは領域Ｃ２のＦＦＴ図形である。
　試料８００Ｂでは、領域Ｂ１および領域Ｂ２で、複数の強いスポットの存在が確認できる。試料８００Ｃでも、同様に、領域Ｃ１および領域Ｃ２で、複数の強いスポットの存在が確認できる。一方、試料８００Ａでは、領域Ａ１ではスポットが確認できるが、領域Ａ２ではスポットが確認できない。つまり、試料８００Ｂおよび試料８００Ｃは、試料８００Ａよりも結晶性が高いことわかった。よって、分極量が大きく、より強誘電性が高い、試料８００Ｂおよび試料８００Ｃは、結晶性が高いことが分かった。
　次に、試料８００Ａ乃至試料８００Ｃにおいて、絶縁体８０４と導電体８０５ａの界面近傍について、日立ハイテク製「Ｈ−９５００」を用いて、加速電圧を３００ｋＶとして、断面ＴＥＭ像の撮影を行った。図３８Ａに試料８００Ａの断面ＴＥＭ像を、図３８Ｂに試料８００Ｂの断面ＴＥＭ像を、図３８Ｃに試料８００Ｃの断面ＴＥＭ像を、それぞれ示す。なお、図３８Ａ乃至図３８Ｃでは、注目した結晶の格子縞について、拡大して、実線を付して、図示している。
　図３８Ａに示すように、試料８００Ａでは、導電体８０５ａにＴｉＮｘの結晶由来の格子縞が見られた。また、図３８Ｂに示すように、試料８００Ｂでは、絶縁体８０４にＨｆＺｒＯｘの結晶由来の格子縞が見られた。また、図３８Ｃに示すように、試料８００Ｃでは、導電体８０５ａにＴｉＮｘの結晶由来の格子縞が見られ、絶縁体８０４にＨｆＺｒＯｘの結晶由来の格子縞が見られた。このように、試料８００Ａ乃至試料８００Ｃの絶縁体８０４と導電体８０５ａの界面近傍で、ＴｉＮｘまたはＨｆＺｒＯｘの結晶由来の格子縞が見られた。一方、図３８Ａ乃至図３８Ｃの断面ＴＥＭ像において、絶縁体８０４と導電体８０５ａの界面近傍で異層（例えば、ＴｉＯｘなど）を確認することはできなかった。よって、絶縁体８０４と導電体８０５ａの界面の異層は、存在しても、膜厚１ｎｍ以下と考えられる。
　次に、試料８００Ａ乃至試料８００Ｃにおいて、絶縁体８０４と導電体８０５ａの界面近傍、および絶縁体８０４と導電体８０３ｂの界面近傍について、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行った。当該ＥＤＸ分析は、上記の界面を縦断する直線上の各点で行った。なお、本明細書等において、このようなＥＤＸ分析をラインＥＤＸ分析と呼ぶ場合がある。なお、ラインＥＤＸ分析は、日立ハイテク製「ＨＤ−２７００」を用いて、加速電圧を２００ｋＶとして、行った。
　本ラインＥＤＸ分析では、酸素原子［ａｔｏｍｉｃ％］とハフニウム原子［ａｔｏｍｉｃ％］の検出を行い、絶縁体８０４と導電体８０５ａの界面近傍、および絶縁体８０４と導電体８０３ｂの界面近傍について、酸素原子［ａｔｏｍｉｃ％］とハフニウム原子［ａｔｏｍｉｃ％］の半値を算出した。絶縁体８０４と導電体８０５ａの界面近傍（または絶縁体８０４と導電体８０３ｂの界面近傍）にＴｉＯｘなどの異層が形成されていない場合、酸素原子［ａｔｏｍｉｃ％］の半値とハフニウム原子［ａｔｏｍｉｃ％］の半値は一致する。しかし、当該界面にＴｉＯｘなどの異層が形成されている場合は、酸素原子［ａｔｏｍｉｃ％］の半値が、導電体８０５ａ（または導電体８０３ｂ）側にずれることになる。つまり、酸素原子［ａｔｏｍｉｃ％］の半値とハフニウム原子［ａｔｏｍｉｃ％］の半値の差がＴｉＯｘの膜厚と推測される。
　ラインＥＤＸ分析の結果を図３９に示す。図３９は、縦軸にＴｉＯｘの膜厚［ｎｍ］をとる。図３９において、各試料の絶縁体８０４と導電体８０５ａの界面近傍を、それぞれ、８００Ａ上部、８００Ｂ上部、８００Ｃ上部としている。また、図３９において、各試料の絶縁体８０４と導電体８０３ｂの界面近傍を、それぞれ、８００Ａ下部、８００Ｂ下部、８００Ｃ下部としている。
　図３９に示すように、試料８００Ｂでは、上部でＴｉＯｘ膜厚が０．２ｎｍであり、下部では、ＴｉＯｘ膜の異層が検出されなかった。試料８００Ｃでも、同様に、上部でＴｉＯｘ膜厚が０．２ｎｍであり、下部では、ＴｉＯｘ膜の異層が検出されなかった。一方、試料８００Ａでは、上部でＴｉＯｘ膜厚が０．４ｎｍであり、下部でＴｉＯｘ膜厚が０．３ｎｍであった。つまり、試料８００Ｂおよび試料８００Ｃは、試料８００ＡよりＴｉＯｘ膜の異層が薄い傾向がみられた。よって、分極量が大きく、より強誘電性が高い、試料８００Ｂおよび試料８００Ｃは、ＴｉＯｘ膜の異層が薄くなる場合があることがわかった。
　次に、試料８００Ｃにおいて、絶縁体８０４の下地となる導電体８０３ｂの表面粗さの評価を行った。
　まず、試料８００Ｃにおいて、断面Ｎ１乃至断面Ｎ６について、日立ハイテク製「ＨＤ−２７００」の暗視野ＳＴＥＭ機能を用いて、Ｚコントラスト像（ＺＣ像：Ｚ　Ｃｏｎｔｒａｓｔ　Ｉｍａｇｅ）を撮影した。断面Ｎ１乃至断面Ｎ６のＺＣ像について、画像解析を行い、それぞれのＺＣ像の絶縁体８０４と導電体８０３ｂの界面のラインを描画した。なお、画像解析には、界面抽出を行う画像処理ソフトとして「ＩｍａｇｅＪ」を用いた。断面Ｎ１乃至断面Ｎ６の上記界面のラインについて、算術平均粗さ（Ｒａ）と、二乗平均平方粗さ（ＲＭＳ：Ｒｏｏｔ　Ｍｅａｎ　Ｓｑｕａｒｅ）を算出した。
　断面Ｎ１乃至断面Ｎ６のＲａ［ｎｍ］を図４０Ａに、断面Ｎ１乃至断面Ｎ６のＲＭＳ［ｎｍ］を図４０Ｂに示す。図４０Ａおよび図４０Ｂに示すように、試料８００Ｃにおける上面の粗さは、断面Ｎ１乃至断面Ｎ６において、ＲａおよびＲＭＳで１ｎｍ以下となっている。さらに、断面Ｎ１乃至断面Ｎ５では、ＲａおよびＲＭＳで０．４ｎｍ以下となっている。よって、絶縁体８０４において、結晶性を向上させ、強誘電性を発現させるには、下地となる導電体８０３ｂの上面の粗さを、ＲａまたはＲＭＳで、２ｎｍ以下、好ましくは１ｎｍ以下、より好ましくは０．８ｎｍ以下、さらに好ましくは０．５ｎｍ以下、さらに好ましくは０．４ｎｍ以下にすればよい。
　続いて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて、試料８００Ａ、試料８００Ｂおよび試料８００Ｃそれぞれの絶縁体８０４中の水素（Ｈ）濃度、炭素（Ｃ）濃度、窒素（Ｎ）濃度、および塩素（Ｃｌ）濃度を測定した。
　ＳＩＭＳ分析は導電体８０５ｂから導電体８０３ａに向かって行った。図４１乃至図４４にＳＩＭＳ分析結果を示す。図４１乃至図４４の横軸は導電体８０５ｂの表面からの深さを示し、図４１の縦軸は絶縁体８０４中の水素濃度を示し、図４２の縦軸は絶縁体８０４中の炭素濃度を示し、図４３の縦軸は絶縁体８０４中の窒素濃度を示し、図４４の縦軸は絶縁体８０４中の塩素濃度を示している。また、図４１乃至図４４では、膜厚およびＳＩＭＳプロファイルから特定した、導電体８０５ｂ、導電体８０５ａ、絶縁体８０４、導電体８０３ｂ、および導電体８０３ａの深さ方向の位置を付記している。
　図４１において、曲線８１１Ａは試料８００ＡのＳＩＭＳ分析結果を示し、曲線８１１Ｂは試料８００ＢのＳＩＭＳ分析結果を示し、曲線８１１Ｃは試料８００ＣのＳＩＭＳ分析結果を示している。絶縁体８０４の水素濃度は、試料８００Ａで約４×１０２０ａｔｏｍｓ／ｃｍ３、試料８００Ｂで約２×１０２０ａｔｏｍｓ／ｃｍ３、試料８００Ｃで約９×１０１９ａｔｏｍｓ／ｃｍ３であった。
　図４２において、曲線８１２Ａは試料８００ＡのＳＩＭＳ分析結果を示し、曲線８１２Ｂは試料８００ＢのＳＩＭＳ分析結果を示し、曲線８１２Ｃは試料８００ＣのＳＩＭＳ分析結果を示している。絶縁体８０４の炭素濃度は、試料８００Ａで約９×１０１８ａｔｏｍｓ／ｃｍ３、試料８００Ｂで約１×１０１９ａｔｏｍｓ／ｃｍ３、試料８００Ｃで約６×１０１８ａｔｏｍｓ／ｃｍ３であった（図４２参照）。
　図４３において、曲線８１３Ａは試料８００ＡのＳＩＭＳ分析結果を示し、曲線８１３Ｂは試料８００ＢのＳＩＭＳ分析結果を示し、曲線８１３Ｃは試料８００ＣのＳＩＭＳ分析結果を示している。試料８００Ａ、試料８００Ｂ、および試料８００Ｃともに、絶縁体８０４の窒素濃度は、約８×１０２０ａｔｏｍｓ／ｃｍ３以下であると考えられる。
　図４４において、曲線８１４Ａは試料８００ＡのＳＩＭＳ分析結果を示し、曲線８１４Ｂは試料８００ＢのＳＩＭＳ分析結果を示し、曲線８１４Ｃは試料８００ＣのＳＩＭＳ分析結果を示している。試料８００Ａ、試料８００Ｂ、および試料８００Ｃともに、絶縁体８０４の塩素濃度は約１×１０２１ａｔｏｍｓ／ｃｍ３であった。
　図４１および図４２より、絶縁体８０４の水素濃度、および絶縁体８０４の炭素濃度ともに、導電体８０５ａを熱ＡＬＤ法で成膜した試料８００Ｃが最も少ないことがわかる。図４３より、絶縁体８０４の窒素濃度は隣接する窒化チタン（ＴｉＮｘ）の影響を受けている可能性があるが、約８×１０２０ａｔｏｍｓ／ｃｍ３以下であることがわかる。図４４および図３４より、絶縁体８０４中に塩素が１×１０２１ａｔｏｍｓ／ｃｍ３程度存在しても、強誘電性発現の阻害要因にならないことがわかる。
　また、絶縁体８０４中の水素濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０２０ａｔｏｍｓ／ｃｍ３以下がより好ましい。また、絶縁体８０４中の炭素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましい。
　本実施例では、実施例１に示した試料８００Ｂおよび試料８００Ｃに対して行った疲労特性測定結果について説明する。疲労特性の測定は、２つの試料８００Ｂ（試料８００Ｂ＿１、試料８００Ｂ＿２）と、３つの試料８００Ｃ（試料８００Ｃ＿１、試料８００Ｃ＿２、試料８００Ｃ＿３）について行った。なお、試料８００Ｂ＿１および試料８００Ｂ＿２は、試料８００Ｂと同し条件で作製された同一基板上の異なる素子である。試料８００Ｃ＿１、試料８００Ｃ＿２、および試料８００Ｃ＿３は、試料８００Ｂと同じ条件で作製された同一基板上の異なる素子である。
　図４５Ａに試料８００Ｂ＿１および試料８００Ｂ＿２の疲労特性の測定結果を示す。図４５Ｂに試料８００Ｃ＿１および試料８００Ｃ＿２の疲労特性の測定結果を示す。図４６Ｂに試料８００Ｃ＿３の疲労特性の測定結果を示す。図４５Ａ、図４５Ｂ、および図４６Ｂにおいて。横軸はサイクル数を示し、縦軸は分極Ｐを示す。
　具体的には、電圧振幅３Ｖ、周波数１００Ｈｚの矩形角波を１周期印加することを１サイクルとし、規定サイクル数毎に実施例１に示した三角波を用いてＰ−Ｅ特性を測定し、電界強度Ｅが０の時の最小分極と最大分極を取得した。
　図４５Ａおよび図４５Ｂでは、規定サイクル数毎に取得した、電界強度Ｅが０の時の最小分極と最大分極の値を示している。
　試料８００Ｂ＿１および試料８００Ｃ＿１は、１×１０８サイクル終了後に測定を中止した。試料８００Ｂ＿２および試料８００Ｃ＿２は、１×１０８サイクル以降も測定を継続した。試料８００Ｂ＿２は、８．６×１０１０サイクルまでの測定結果を示しているが、以降も測定を継続した。また、試料８００Ｃ＿２は、４．６×１０９サイクル終了以降に破壊した。
　試料８００Ｃ＿３では、１×１０１０サイクル終了後に測定を中止した。図４６Ａは試料８００Ｃ＿３における初期Ｐ−Ｅ特性（曲線８２１）と１×１０１０サイクル終了後のＰ−Ｅ特性（曲線８２２）を示している。また、図９（非特許文献２に記載の疲労特性）と比較して、試料８００Ｂ＿１、試料８００Ｂ＿２、試料８００Ｃ＿１、試料８００Ｃ＿２、および試料８００Ｃ＿３は、疲労特性の変化がなだらかであることがわかる。よって、１×１０１５サイクル以上の疲労耐性の実現が期待できる。
　本実施例では、強誘電性を示す絶縁体として酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）を作製し、その絶縁体の電圧−分極特性、疲労特性などを評価した結果について説明する。
＜試料構造＞
　評価に用いた試料８３０の外観、及び断面概略図は、実施例１の試料８００に係る記載を参照できるため、詳細な説明は省略する。
　試料８３０は、基板８０１として単結晶シリコンを用いて形成した。具体的には、基板８０１上に絶縁体８０２として厚さ１００ｎｍの熱酸化膜を形成し、絶縁体８０２上に下部電極として機能する導電体８０３（導電体８０３ａおよび導電体８０３ｂ）を形成し、導電体８０３上に絶縁体８０４を形成し、絶縁体８０４上に上部電極として機能する導電体８０５（導電体８０５ａおよび導電体８０５ｂ）を形成した。
　また、導電体８０３、絶縁体８０４、および導電体８０５上に絶縁体８０６を形成した。また、導電体８０３と電気的に接続する導電体８０７と、導電体８０５と電気的に接続する導電体８０８を絶縁体８０６上に形成した。導電体８０７と導電体８０８は、測定信号が入力される電極として機能する。
　なお、導電体８０３、導電体８０５、導電体８０７、および導電体８０８の形成、絶縁体８０６および絶縁体８０４に設けるコンタクトホールの形成などは、既知のフォトリソグラフィ法およびエッチング法を用いて行った。
　試料８３０として、絶縁体８０４の形成条件及び厚さ、上部電極として機能する導電体８０５の形成条件、並びに上部電極形成後の熱処理条件が異なる１６個の試料（試料８３０Ａ乃至試料８３０Ｐ）を作製した。
＜試料作製条件＞
　表２乃至表５に、試料８３０Ａ乃至試料８３０Ｐのそれぞれが備える、導電体８０３ａ、導電体８０３ｂ、絶縁体８０４、導電体８０５ａ、および導電体８０５ｂの成膜条件を示す。
　なお、表２乃至表５には記載していないが、絶縁体８０６として厚さ２００ｎｍの酸化窒化シリコンをＰＥＣＶＤ法で成膜した。また、導電体８０７および導電体８０８として、厚さ５０ｎｍのＴｉ、厚さ２００ｎｍのＡｌ、および厚さ５０ｎｍのＴｉの３層積層膜をスパッタリング（ＳＰ）法で成膜した。
　試料８３０Ａ乃至試料８３０Ｈは、絶縁体８０４を、無機プリカーサを用いたＡＬＤ法で成膜した。具体的には、試料８３０Ａ乃至試料８３０Ｈは、無機プリカーサとしてＨｆＣｌ４（塩化ハフニウム）、及びＺｒＣｌ４（塩化ジルコニウム）を用い、酸化剤としてＨ２Ｏ（水）を用いた。
　試料８３０Ｉ乃至試料８３０Ｐは、絶縁体８０４を、有機プリカーサを用いたＡＬＤ法で成膜した。具体的には、試料８３０Ｉ乃至試料８３０Ｐは、有機プリカーサとしてＨｆ［Ｎ（ＣＨ３）２］４（ＴＥＭＡＨ：Ｔｅｔｒａｋｉｓ（ｅｔｈｙｌｍｅｔｈｙｌａｍｉｎｏ）ｈａｆｎｉｕｍ）、及びＺｒ（Ｃｐ）［（Ｎ（ＣＨ３）２］３（Ｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌｔｒｉｓ（ｄｉｍｅｔｈｙｌａｍｉｎｏ）ｚｉｒｃｏｎｉｕｍ）を用い、酸化剤としてＯ３（オゾン）を用いた。
　試料８３０Ａ、試料８３０Ｅ、試料８３０Ｉ、及び試料８３０Ｍは、絶縁体８０４の厚さを４ｎｍとした。試料８３０Ｂ、試料８３０Ｆ、試料８３０Ｊ、及び試料８３０Ｎは、絶縁体８０４の厚さを６ｎｍとした。試料８３０Ｃ、試料８３０Ｇ、試料８３０Ｋ、及び試料８３０Ｏは、絶縁体８０４の厚さを８ｎｍとした。試料８３０Ｄ、試料８３０Ｈ、試料８３０Ｌ、及び試料８３０Ｐは、絶縁体８０４の厚さを１０ｎｍとした。
　試料８３０Ａ乃至試料８３０Ｄ、試料８３０Ｉ乃至試料８３０Ｌは、導電体８０５ａをメタルＣＶＤ（ＭＣＶＤ）法で成膜した。試料８３０Ｅ乃至試料８３０Ｈ、試料８３０Ｍ乃至試料８３０Ｐは、導電体８０５ａをスパッタリング法で成膜した。また、試料８３０Ｅ乃至試料８３０Ｈ、試料８３０Ｍ乃至試料８３０Ｐは、試料作製後にＲＴＡ法による熱処理を行なった。表２乃至表５に、当該熱処理条件も示す。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
＜Ｐ−Ｅ特性＞
　導電体８０７と導電体８０３の間に、電圧振幅３Ｖ、周波数１００Ｈｚの三角波を印加し、絶縁体８０４の自発分極の変化（Ｐ−Ｅ特性）を測定した。入力電圧波形、及びＰ−Ｅ特性の取得方法については、実施例１の記載を参照できるため、詳細な説明は省略する。
　図４７に、試料８３０Ａ乃至試料８３０ＨのＰ−Ｅ特性測定結果を示す。図４８に、試料８３０Ｉ乃至試料８３０ＰのＰ−Ｅ特性測定結果を示す。図４７及び図４８はそれぞれ、絶縁体８０４に印加される電界強度Ｅと分極Ｐの関係を試料ごとに示している。
＜Ｉ−Ｖ特性＞
　導電体８０７と導電体８０３の間に電圧を印加し、流れる電流（Ｉ−Ｖ特性）を測定した。
　図４９に、試料８３０Ａ乃至試料８３０ＨのＩ−Ｖ特性測定結果を示す。図５０に、試料８３０Ｉ乃至試料８３０ＰのＩ−Ｖ特性測定結果を示す。図４９及び図５０はそれぞれ、印加電圧と流れる電流の関係を試料ごとに示している。
＜ＧＩＸＤ＞
　試料８３０Ａ乃至試料８３０Ｐそれぞれの絶縁体８０４に対応するＨｆＺｒＯｘ膜について、ＸＲＤ分析法の一種である斜入射Ｘ線回折法（ＧＩＸＤ：Ｇｒａｚｉｎｇ　Ｉｎｃｉｄｅｎｔ　Ｘ−ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）を用いて結晶状態を調査した。
　図５１に、試料８３０Ａ乃至試料８３０ＨのＧＩＸＤ測定結果を示す。図５２に、試料８３０Ｉ乃至試料８３０ＰのＧＩＸＤ測定結果を示す。図５１及び図５２はそれぞれ、Ｘ線の入射角度（２θ）と検出された信号強度の関係を試料ごとに示している。また、図５１及び図５２にはそれぞれ、ＨｆＺｒＯｘの結晶のピーク位置を破線で示し、単斜晶（ｍｏｎｏｃｌｉｎｉｃ　ｃｒｙｓｔａｌ）のピーク位置をｍ、直方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ　ｃｒｙｓｔａｌ）のピーク位置をｏ、正方晶（ｔｅｔｒａｇｏｎａｌ　ｃｒｙｓｔａｌ）のピーク位置をｔ、立方晶（ｃｕｂｉｃ　ｃｒｙｓｔａｌ）のピーク位置をｃと記している。なお、ＸＲＤで、直方晶（ｏ）、正方晶（ｔ）、立方晶（ｃ）を判別するのは困難である。
＜疲労特性＞
　前述の試料８３０Ｈおよび試料８３０Ｐに対して行った疲労特性測定結果について、説明する。
　疲労特性の測定は、電圧振幅３Ｖ、周波数１００Ｈｚの矩形角波を１周期印加することを１サイクルとし、規定サイクル数毎に前述の三角波を用いてＰ−Ｅ特性を測定し、電界強度Ｅが０の時の最小分極と最大分極を取得した。
　図５３に、試料８３０Ｈおよび試料８３０Ｐの疲労特性の測定結果を示す。なお、図５３の１段目は、疲労特性測定の初期、及び終了時のＰ−Ｅ特性を示している。図５３の２段目は、疲労特性の測定結果を示しており、横軸はサイクル数を示し、縦軸は分極Ｐを示す。図５３の３段目は、疲労特性測定の初期の分極Ｐで規格化した値を示している。
　本実施例では、強誘電性を示す絶縁体として酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）を作製し、その絶縁体の電圧−分極特性に対する入力電圧（三角波）の周波数依存性を評価した結果について説明する。
＜試料構造＞
　評価に用いた試料の外観、及び断面概略図は、実施例１の試料８００に係る記載を参照できるため、詳細な説明は省略する。
　試料は、基板８０１として単結晶シリコンを用いて形成した。具体的には、基板８０１上に絶縁体８０２として厚さ１００ｎｍの熱酸化膜を形成し、絶縁体８０２上に下部電極として機能する導電体８０３（導電体８０３ａおよび導電体８０３ｂ）を形成し、導電体８０３上に絶縁体８０４を形成し、絶縁体８０４上に上部電極として機能する導電体８０５（導電体８０５ａおよび導電体８０５ｂ）を形成した。
　導電体８０３ａとして、厚さ３０ｎｍのＷをスパッタリング（ＳＰ）法で成膜した。導電体８０３ｂとして、厚さ２０ｎｍのＴｉＮｘをメタルＣＶＤ（ＭＣＶＤ）法で成膜した。
　絶縁体８０４として、厚さ１０ｎｍの酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）を、無機プリカーサを用いたＡＬＤ法で成膜した。具体的には、無機プリカーサとしてＨｆＣｌ４（塩化ハフニウム）、及びＺｒＣｌ４（塩化ジルコニウム）を用い、酸化剤としてＨ２Ｏ（水）を用いた。酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）の成膜時の基板温度を、３００℃とした。
　導電体８０５ａとして、厚さ１０ｎｍのＴｉＮｘをスパッタリング（ＳＰ）法で成膜した。導電体８０５ｂとして、厚さ２０ｎｍのＷをスパッタリング（ＳＰ）法で成膜した。
　また、導電体８０３、絶縁体８０４、および導電体８０５上に絶縁体８０６を形成した。また、導電体８０３と電気的に接続する導電体８０７と、導電体８０５と電気的に接続する導電体８０８を絶縁体８０６上に形成した。導電体８０７と導電体８０８は、測定信号が入力される電極として機能する。
　なお、導電体８０３、導電体８０５、導電体８０７、および導電体８０８の形成、絶縁体８０６および絶縁体８０４に設けるコンタクトホールの形成などは、既知のフォトリソグラフィ法およびエッチング法を用いて行った。
　また、試料作製後に、ＲＴＡ法による熱処理を行なった。熱処理は、窒素雰囲気で５００℃、６０ｓｅｃとした。
＜Ｐ−Ｅ特性＞
　導電体８０７と導電体８０３の間に、電圧振幅３Ｖの三角波を印加し、絶縁体８０４の自発分極の変化（Ｐ−Ｅ特性）を測定した。三角波の周波数を１ｋＨｚ、１００Ｈｚ、１０Ｈｚと異ならせて評価を行った。なお、入力電圧波形、及びＰ−Ｅ特性の取得方法については、実施例１の記載を参照できるため、詳細な説明は省略する。
　図５４に、Ｐ−Ｅ特性測定結果を示す。図５４は、絶縁体８０４に印加される電界強度Ｅと分極Ｐの関係を示している。図５４において、実線８３１は周波数１０Ｈｚのデータを示し、破線８３２は１００Ｈｚのデータを示し、点線８３３は１ｋＨｚのデータを示す。
　図５５Ａ及び図５５Ｂに、図５４の一点鎖線で示す領域の拡大図を示す。図５５Ｃ及び図５５Ｄに、分極Ｐと、三角波の周波数の関係を示す。図５５Ｃは、電界Ｅが０ＭＶ／ｃｍの時の分極Ｐを示し、図５５Ｄは電界Ｅが３ＭＶ／ｃｍ（電圧３Ｖ）の時の分極Ｐを示している。
　図５４、図５５Ａ乃至図５５Ｄに示すように、三角波の周波数が高いほど、分極Ｐが小さくなる傾向となった。
＜炭素の影響に関する計算＞
　本項では、酸化ハフニウムジルコニウム（ＨｆＺｒＯｘ）に対する炭素の影響について、計算を用いて評価した。
　計算に用いる計算モデルについて説明する。
　はじめに、直方晶系の結晶構造である、酸化ジルコニウムの単結晶モデルを用意した。なお、直方晶系の結晶構造は、空間群がＰｃａ２１（２９）である。また、当該単結晶モデル内の原子数は９６個である。
　次に、上記単結晶モデルに含まれるジルコニウム原子の半分を、ハフニウム原子で置換した。これにより、当該単結晶モデルの組成は、Ｈｆ：Ｚｒ：Ｏ＝１：１：４となる。
　次に、上記単結晶モデル内の１個のハフニウム原子を炭素原子に置き換えた。当該単結晶モデルを、第一原理計算に用いる計算モデルとした。当該計算モデルを図５６Ａに示す。なお、図面を見やすくするため、原子の一部を省略している。
　図５６Ａに示す計算モデルを用いて、計算により、原子配置を最適化した。当該計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ　Ｖｉｅｎｎａ　Ａｂ　ｉｎｉｔｉｏ　ｓｉｍｕｌａｔｉｏｎ）を用いた。計算条件を表６に示す。
Figure JPOXMLDOC01-appb-T000007
　電子状態擬ポテンシャルにはＰｒｏｊｅｃｔｏｒ　Ａｕｇｍｅｎｔｅｄ　Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。なお、計算モデルのサイズ（格子定数および軸間角）は一定とした。
　原子配置を最適化する計算を実施した後の、計算モデルを図５６Ｂに示す。なお、図面を見やすくするため、原子の一部を省略している。
　計算前の計算モデル（図５６Ａ参照。）において、炭素原子に置き換える前のハフニウム原子には７つの酸素原子が配位している。一方、計算後の計算モデル（図５６Ｂ参照。）において、炭素原子には３つの酸素原子（図５６Ｂで、点線で囲まれた領域内の酸素原子）が配位していた。別言すると、計算前の計算モデルにおいて、炭素原子に置き換える前のハフニウム原子に配位していた、他の４つの酸素原子（図５６Ａで、一点鎖線で囲まれた領域内の酸素原子）は、計算後に炭素原子から離れていることが分かった。具体的には、計算後の計算モデルにおいて、炭素原子と、当該炭素原子に配位している３つの酸素原子それぞれとの距離は、いずれも０．１３ｎｍ程度であり、炭素原子と、当該炭素原子から離れた４つの酸素原子それぞれとの距離は、０．３０ｎｍ以上０．３５ｎｍ以下であった。
　以上より、酸化ハフニウムジルコニウムに炭素が混入することで、酸化ハフニウムジルコニウムの構造が乱れ、直方晶系の結晶構造を形成でき難くなることが示唆された。
　計算後に、炭素原子に配位している酸素原子（図５６Ｂで、点線で囲まれた領域内の酸素原子）は、反転対称性を持たない、つまり強誘電性を発現させる酸素原子である。当該酸素原子が炭素原子に強く束縛されることで、電界による変位に影響される可能性がある。
　また、計算後に、炭素原子から離れた酸素原子（図５６Ｂで、一点鎖線で囲まれた領域内の酸素原子）は、ハフニウム原子またはジルコニウム原子との結合数が、酸化ハフニウムジルコニウムの単結晶モデルと比べて減少している。そのため、当該酸素原子は欠損しやすいと推測される。
　以上より、酸化ハフニウムジルコニウム中に炭素が混入することにより、強誘電性に対して悪影響を及ぼす可能性が示唆された。別言すると、酸化ハフニウムジルコニウムが強誘電性を発現するには、酸化ハフニウムジルコニウム中の炭素濃度は低いことが好ましいことが示唆された。
＜リテンション測定＞
　本実施例では、実施例１に示した試料８００Ｂに対して行ったリテンション測定の結果について説明する。
　図５７Ａにリテンション測定の測定系を示す。図５７Ｂにリテンション測定の動作シーケンスを示す。図５８Ａ、図５８Ｂおよび図５８Ｃに、リテンション測定の結果を示す。
　図５７Ａに示すように、リテンション測定の測定系として、パルス生成器と、電流計と、を少なくとも備える。測定は室温で行った。
　リテンション測定では、パルス生成器を用いて、試料に電位を与え、その際に流れる電流を測定する。図５７Ｂに示したリテンション測定の動作シーケンスについて説明する。期間Ｔ１において、試料に負の電位を与え、負電位側の分極状態にする。期間Ｔ２において、０Ｖの電位を経た後、期間Ｔ３において、正電位のパルス（３Ｖ、５ｓｅｃの矩形波）を２回与え、負電位側の分極状態にする。ここで、期間Ｔ３において、２回のパルスを与える理由は、定常リークをキャンセルするためである、続いて、約１０秒の期間Ｔ４において、０Ｖの電位を経た後、期間Ｔ５において、期間Ｔ３と同様の正電位のパルスを２回与える。なお、期間Ｔ４は短く、試料の分極は保持されているため、期間Ｔ５において分極の変位による電流は流れないが、リークによる電流は存在する。次に、期間Ｔ６において、リテンション測定のため１０分間、および１０時間の２条件の保持期間を、０Ｖの電位で保持する。次に、期間Ｔ７において、期間Ｔ３および期間Ｔ５と同様の正電位のパルスを２回与え、試料に流れる電流を比較する。ここで、期間Ｔ５で流れる電流と比較して、期間Ｔ７で流れる電流が大きい場合は、期間Ｔ６において分極が減じている可能性が高いと考えられる。一方、期間Ｔ５で流れる電流と、期間Ｔ７で流れる電流と、が同程度の場合、または期間Ｔ５で流れる電流に対して、期間Ｔ７で流れる電流が小さい場合は、期間Ｔ６において分極が保持されていると考えられる。
　試料８００Ｂに対して行ったリテンション測定の結果として、期間Ｔ５における電流変化を図５８Ａ、期間Ｔ６として１０分間を保持した後の期間Ｔ７における電流変化を図５８Ｂに示す。図５８Ｃには、期間Ｔ６として１０時間を保持した後の期間Ｔ７における電流変化を示す。図５８Ａ、図５８Ｂ、および図５８Ｃを比較すると、１０時間の保持時間を経た後においても、期間Ｔ７における電流が増えていないことから、試料８００Ｂは分極状態を少なくとも１０時間保持できると考えられる。
　本実施例では、１Ｔｒ１Ｃ（１トランジスタ、１キャパシタ）の素子構成を作製し、その電気特性を測定した結果を以下に示す。
　Ｐ−Ｖ特性の取得方法については、前述の実施例１に説明したのでここでは詳細を省略する。１キャパシタの一対の電極間に電圧振幅３Ｖ、周波数１００Ｈｚの三角波を印加し、絶縁体または誘電体の自発分極の変化（Ｐ−Ｖ特性）を測定した。三角波である入力電圧Ｖを横軸とし、数式（１）を用いて、出力電流Ｉを分極Ｐに変換した値を縦軸としている。
　トランジスタは、実施の形態２に示した作製方法により作製すればよく、トランジスタ構造は特に限定されない。図２０Ａに示すようなトランジスタ２００、具体的にはプレーナ型の容量素子１００が絶縁体２８５の上に設けられる構成を用い、比較例、ＣＶＤ−ＴｉＮ、ＳＰ−ＴｉＮのＰ−Ｖ特性測定結果を図５９Ａに、示す。また、図５９Ｂに、Ｉ−Ｖ特性測定結果を示す。
　なお、電極サイズは、１．２６５μｍ×１．０５μｍの３００並列としたため、合計３９８．５μｍ２である。
　比較例は、下部電極をスパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：３０ｎｍ）と、メタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）の積層とし、下部電極上にＡＬＤ法で得られる酸化アルミニウム膜（基板温度２５０℃、膜厚：１４ｎｍ）とＰＥＣＶＤ法で得られる酸化窒化シリコン膜（基板温度３５０℃、膜厚：７ｎｍ）の積層とし、その上に上部電極としてメタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）とスパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：２０ｎｍ）の積層としている。
　ＣＶＤ−ＴｉＮと表記したサンプルは、比較例とは、下部電極と上部電極で挟まれる膜が異なっており、膜厚１０ｎｍのＨｆＺｒＯｘ膜としている。ＨｆＺｒＯｘ膜の成膜条件は実施例１の絶縁体８０４と同じ条件であり、ＡＬＤ法を用い、塩化物系プリカーサを用い、基板温度３００℃、酸化剤としてＨ２Ｏを用いる。ＣＶＤ−ＴｉＮと表記したサンプルの単位面積当たりの残留分極量Ｐｒは、およそ１２．１である。
　また、ＳＰ−ＴｉＮと表記したサンプルは、下部電極と上部電極で挟まれる膜が膜厚１０ｎｍのＨｆＺｒＯｘ膜であり、その上にスパッタ法で得られる窒化チタン膜とスパッタ法で得られるタングステン膜（膜厚：２０ｎｍ）の積層としている。スパッタ法で得られる窒化チタン膜の成膜条件は、基板温度を室温とした。ＳＰ−ＴｉＮと表記したサンプルの単位面積当たりの残留分極量Ｐｒは、およそ１２．８である。
　また、図６０Ａ及び図６０Ｂに比較例、ＣＶＤ−ＴｉＮ、ＳＰ−ＴｉＮのサンプルにそれぞれ用いられているトランジスタのＩＤ−ＶＧ特性の測定結果を示す。図６０Ａ及び図６０Ｂは、横軸にトップゲート電位ＶＧ［Ｖ］、第１の縦軸にドレイン電流ＩＤ［Ａ］、第２の縦軸にＶＤ＝０．１Ｖにおける電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また、ＶＤ＝０．１Ｖのドレイン電流を細い実線で示し、ＶＤ＝１．２Ｖのドレイン電流を太い破線で示し、ＶＤ＝０．１Ｖの電界効果移動度を細い点線で示している。
　また、上記のＩＤ−ＶＧ測定の結果から、トランジスタのシフト電圧Ｖｓｈをそれぞれ算出し、その標準偏差σ（Ｖｓｈ）を求めた。ここで、シフト電圧Ｖｓｈは、トランジスタのＩＤ−ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧで定義される。図６０ＡのＳＰ−ＴｉＮのサンプルの標準偏差σ（Ｖｓｈ）は６４ｍＶと良好な値が得られた。図６０ＡのＳＰ−ＴｉＮのサンプルの電界効果移動度μＦＥは１４ｃｍ２／Ｖｓであった。
　得られたＩＤ−ＶＧカーブから、トランジスタのシフト電圧（Ｖｓｈ）及びサブスレッショルドスイング値（Ｓ値）を算出した。シフト電圧（Ｖｓｈ）とは、トランジスタのＩＤ−ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧと定義する。図６０ＡのＳＰ−ＴｉＮのサンプルのＳ値は１０７ｍＶ／ｄｅｃであった。
　図６０Ｂは、１Ｔｒ１Ｃ（１トランジスタ、１キャパシタ）の素子を密度８．４／μｍ２で配置した測定用の回路のうちの一つのトランジスタの電気特性である。なお、図６０Ａは、測定用の回路の配置のレイアウトを図６０Ｂと異なるレイアウトとした場合の一つのトランジスタの電気特性である。
　本実施例では、３Ｔｒ１Ｃ（３トランジスタ、１キャパシタ）の素子構成を作製し、その書き込み動作と読み出し動作を行い、電気特性を測定した結果を以下に示す。
　図６１Ａにおいて、トランジスタＯＳ１は、ゲート線ＷＷＬ、信号線ＷＢＬ、ノードＳＮと接続されている。また、トランジスタＯＳ２は、ゲートがノードＳＮと接続され、ソース線ＳＬと接続されている。また、トランジスタＯＳ３はゲート線ＲＷＬと、信号線ＲＢＬと接続されている。トランジスタＯＳ２のドレイン電極（またはソース電極）と、トランジスタＯＳ３のソース電極（またはドレイン電極）とは、電気的に接続されている。なお、トランジスタＯＳ１のバックゲート電位ＢＧ１と、トランジスタＯＳ２及びトランジスタＯＳ３のバックゲート電位ＢＧ２は固定電位、具体的には０Ｖとしている。
　図６１Ａでは１Ｃとして容量素子ＭＦＭを用いる例を示している。容量素子ＭＦＭは、下部電極と、膜厚１０ｎｍのＨｆＺｒＯｘ膜と、上部電極とを積層した構造である。容量素子ＭＦＭの面積は、０．２５μｍ２である。容量素子ＭＦＭは、ノードＳＮと信号線Ｃと電気的に接続されている。
　下部電極は、スパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：３０ｎｍ）と、メタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）の積層とし、上部電極は、メタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）とスパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：２０ｎｍ）の積層としている。
　なお、実施例７に示したＣＶＤ−ＴｉＮと表記したサンプルとは、トランジスタ及び容量素子が同じ作製プロセスを用いている。
　次に、容量素子ＭＦＭの残留分極の向きを読み出しトランジスタ（トランジスタＯＳ３）の電流差として確認するための測定を行った。
　測定のためのタイミングチャートの例を図６２Ａに示す。タイミングチャート中のＷＷＬ、ＷＢＬ、Ｃ、ＲＷＬ、ＳＮ、ＲＢＬ等の名称は、タイミングチャートに示す電位が与えられる配線を示している。ソース線ＳＬはタイミングチャートに図示していないが、所定の電位（定電位）を与えた状態とする。
　はじめに、容量素子ＭＦＭの書き込みおよび読み出しについて図６２Ｂ１及び図６２Ｂ２を用いて説明する。なお、図６２Ｂ１に示す等価回路は、図６１Ａと同一であるが、ＢＧ１及びＢＧ２が０Ｖであるため、ＢＧ１及びＢＧ２の記載を省略している。
　まず、ゲート線ＷＷＬの電位を、トランジスタＯＳ１がオン状態となる電位にして、トランジスタＯＳ１をオン状態とする。これにより、信号線ＷＢＬの電位が、トランジスタＯＳ２のゲート電極に与えられる。また、トランジスタＯＳ１がオン状態の間における１０ｍｓの間に信号線Ｃに３Ｖ印加される。この容量素子ＭＦＭに３Ｖ印加する期間をＰｒ＋ｓｅｔ期間と呼ぶ。トランジスタＯＳ２のゲート電極には、所定の電荷が与えられるが、本測定方法においては、図６２Ａのタイミングチャートに示すように信号線ＷＢＬの電位を常時０Ｖとしている。そして、図６２Ｂ２の右半分側に示すように容量素子ＭＦＭにプラスの残留分極（Ｐｒ＋）の向きが与えられる（第１の書き込み）。なお、図６２Ｂ２の右半分側に示す矢印と、図６２Ａ中のＰｒ＋ｓｅｔ期間の矢印が対応している。
　その後、ゲート線ＷＷＬの電位を、トランジスタＯＳ１がオフ状態となる電位にして、トランジスタＯＳ１をオフ状態とする。
　メモリセルとして機能させる場合には、ゲート線ＲＷＬは、読み出しワード線に相当し、ゲート線ＷＷＬは書き込みワード線に相当し、信号線ＷＢＬは書き込みビット線に相当し、信号線ＲＢＬは読み出しビット線に相当する。トランジスタＯＳ１をオフ状態とし、信号線ＷＢＬが０Ｖでなく電位を与えていた場合には、トランジスタＯＳ２のゲート電極に与えられた電荷は保持することができる（保持）。信号線ＷＢＬに電位を与えていた場合には、トランジスタＯＳ１のオフ電流は極めて小さいため、トランジスタＯＳ２のゲート電極の電荷は長時間にわたって保持される。
　また、上記書き込み動作の間は、トランジスタＯＳ３はオフ状態としておく。
　次に、トランジスタＯＳ１をオフ状態とすることで、ノードＳＮをフローティング電位とし、トランジスタＯＳ３をオン状態とし、信号線Ｃに０Ｖから３Ｖまでスイープ（電位掃引）させることで信号線ＲＢＬの電流値ＩＲＢＬを測定し、その時の縦軸を電流値ＩＲＢＬ、横軸を信号線Ｃの電圧ＶＣとした電気特性（Ｐｒ＋）を実線として図６３Ａに示している。
　次に、ゲート線ＷＷＬの電位を、トランジスタＯＳ１がオン状態となる電位にして、トランジスタＯＳ１がオン状態の間における１０ｍｓの間に信号線Ｃに−３Ｖ印加する。この容量素子ＭＦＭに−３Ｖ印加する期間をＰｒ−ｓｅｔ期間と呼ぶ。すなわち、トランジスタＯＳ２のゲート電極には、所定の電荷が与えられ、図６２Ｂ２の左半分側に示すように容量素子ＭＦＭにマイナスの残留分極（Ｐｒ−）の向きが与えられる（第２の書き込み）。なお、図６２Ｂ２の左半分側に示す矢印と、図６２Ａ中のＰｒ−ｓｅｔ期間の矢印が対応している。
　また、上記書き込み動作の間は、トランジスタＯＳ３はオフ状態としておく。
　次に、図６２Ｃ１に示すように、トランジスタＯＳ１をオフ状態とすることでノードＳＮをフローティング電位とし、トランジスタＯＳ３をオン状態とし、信号線Ｃに０Ｖから３Ｖまでスイープさせることで信号線ＲＢＬの電流値ＩＲＢＬを測定し、その時の縦軸を電流値ＩＲＢＬ、横軸を信号線Ｃの電圧ＶＣとした電気特性（Ｐｒ−）を図６３Ａに点線として示す。なお、図６２Ｃ１に示す等価回路は、図６１Ａと同一であるが、ＢＧ１及びＢＧ２が０Ｖであるため、ＢＧ１及びＢＧ２の記載を省略している。
　また、図６３Ａにおいて、容量素子ＭＦＭへの３Ｖ印加後のスイープを２０回と、容量素子ＭＦＭへの−３Ｖ印加後のスイープを２０回の合計４０回重ねて表示している。
　信号線Ｃに３Ｖ印加した後の読み出した電流値ＩＲＢＬと、信号線Ｃに−３Ｖ印加した後の読み出した電流値ＩＲＢＬとの間で電流差が生じている。この電流差は、図６２Ｃ２に示すプラスの容量素子ＭＦＭの残留分極の向きと、図６２Ｃ２に示すマイナスの容量素子ＭＦＭの残留分極の向きと、を読み出しトランジスタ（トランジスタＯＳ３）の電流差とみなすことができる。従って、図６３Ａに示す測定結果により、容量素子ＭＦＭの残留分極の向きを読み出しトランジスタ（トランジスタＯＳ３）の電流差として確認できた。
　なお、図６１Ａに示す３Ｔｒ１Ｃの素子構成では、トランジスタＯＳ１のオフ状態でのリーク電流が非常に小さいため、ノードＳＮの電位が保持可能という特徴を生かすことで、情報の書き込み、保持、読み出しが可能である。
　また、ここでは１つの素子構成のみのメモリセル１つを示しているが、ｎ（行）×ｍ（列）に配列された複数のメモリセルでなるメモリセルアレイを作製することもできる。
　また、同じ測定方法にて、実施例７の比較例と同じ素子構成を用いて行った結果を図６３Ｂに示す。なお、比較例においては、容量素子ＭＦＭへの３Ｖ印加後のスイープを２回と、容量素子への−３Ｖ印加後のスイープを２回の合計４回の測定結果を重ねている。電気特性（Ｐｒ＋）を実線として示し、電気特性（Ｐｒ−）を図６３Ａに点線として示している。
　比較例は、実施例７に示した比較例と同じプロセスである。下部電極をスパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：３０ｎｍ）と、メタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）の積層とし、下部電極上にＡＬＤ法で得られる酸化アルミニウム膜（基板温度２５０℃、膜厚：１４ｎｍ）とＰＥＣＶＤ法で得られる酸化窒化シリコン膜（基板温度３５０℃、膜厚：７ｎｍ）の積層とし、その上に上部電極としてメタルＣＶＤ法で得られる窒化チタン膜（基板温度４００℃、膜厚：１０ｎｍ）とスパッタ法で得られるタングステン膜（基板温度１３０℃、膜厚：２０ｎｍ）の積層としている。
　比較例では、図６３Ｂに示すように、電流差は確認できなかった。
＜ｆ特性の測定＞
　本実施例では、実施例７と同様に作製した試料を用いて、ｆ特性の測定をおこなった結果を示す。
　特性の測定をおこなった試料の構造は、図２０に示すような容量素子１００であり、電極サイズが１．２６５μｍ×１．０５μｍの素子を３００個、配線層を介して接続しており、面積Ａは合計３９８．５μｍ２である。
　図６４Ａにｆ特性の測定系を示す。図６４Ｂに、ｆ特性の測定の動作シーケンスを示す。図６４Ｃおよび図６４Ｄに分極の変化の想定図を示す。図６５に、リテンション測定の結果を示す。
　図６４Ａに示すように、ｆ特性の測定系として、パルス生成器と、電流計と、を少なくとも備える。測定は室温で行った。本実施例では、パルス生成器にＴＥＫＴＲＯＮＩＸ社製のＤＧ２０２０Ａを、電流計としてＫＥＹＳＩＧＨＴ社製の半導体パラメータアナライザＢ１５００Ａを用いた。
　ｆ特性の測定では、パルス生成器を用いて、試料に電位を与え、その際に流れる電流を測定する。図６４Ｂに示したｆ特性の測定の動作シーケンスについて説明する。期間Ｔ１において、試料に負の電位のパルスを与え、負電位側の分極状態にする。次に、期間Ｔ２において、０Ｖの電位で保持した後、期間Ｔ３において、正電位のパルスを与え、試料に流れる電流を測定する。ここで、期間Ｔ３で与える正電位のパルス幅（時間）を、複数の条件において測定することで、分極を反転するために必要な時間を評価することができる。分極を反転するために必要な時間が短いほど、記憶素子として高速での書き換えが可能となり、消費電力も低減できるため、好ましい。本実施例では、期間Ｔ３の条件として、正電位の矩形波パルスの幅を１ｓｅｃとした条件から５ｎｓｅｃとした条件まで、の複数条件で測定をおこなった。矩形波パルスを半周期と考えると、１ｓｅｃの条件は０．５Ｈｚ、５ｎｓｅｃの条件は１００ＭＨｚ、と呼ぶことができる。続いて、期間Ｔ４において、０Ｖの電位で保持した後、期間Ｔ５において、充分な長さの正電位パルスを与え、試料に流れる電流を測定する。ここで充分な長さとは、試料に流れる電流値の変化が、概略なくなるまでの時間のことであり、本実施例では１ｓｅｃとしている。続いて、期間Ｔ６において、期間Ｔ５と同様の正電位のパルスを与え、試料に流れる電流を測定する。ここで、期間Ｔ５で流れた電荷量と、期間Ｔ６で流れた電荷量と、の差分ΔＣを取得することで、期間Ｔ５における分極の反転に由来する電荷量と、リーク成分などの別の要因に由来する電荷量と、を切り分けることができる。差分ΔＣを、面積Ａで除することで、分極の指標であるΔＰｒを得ることができる。ここで、面積Ａは、容量素子の２つの電極が重なる面積である。測定データの解析で得られたΔＰｒの値と、期間Ｔ３のパルス幅（時間）と、をグラフにすることで、どれだけの期間で分極を反転できるか、を知ることができる。なお、本実施例の測定データの解析では用いていないが、期間Ｔ６の後に、期間Ｔ７、及び／又は期間Ｔ８の測定をおこない、差分ΔＣの測定精度の向上を図ってもよい。ｆ特性の測定の動作シーケンスの詳細条件を表７に示す。
Figure JPOXMLDOC01-appb-T000008
　図６４Ｂ、図６４Ｃおよび図６４Ｄを用いて、ｆ特性の測定で分極が反転できた場合と、分極が反転できなかった場合と、を説明する。図６４Ｃは、期間Ｔ３において分極を反転できた場合における、期間Ｔ１から期間Ｔ５の間の、分極の変化の想定図であり、期間Ｔ４において、Ｐ４ａで示すように、正の分極状態を示している。図６４Ｄは、期間Ｔ３において分極を反転できなかった場合における、期間Ｔ１から期間Ｔ５の間の、分極の変化の想定図であり、期間Ｔ４において、Ｐ４ｂで示すように正の分極状態に反転することができない状態を示している。期間Ｔ３において分極を反転できたか否か、は期間Ｔ５で流れる電荷量の多少で判断することができ、分極を保持できた場合は、期間Ｔ５で流れる電荷量が少なく、分極を保持できなかった場合は、期間Ｔ５で流れる電荷量が多くなる。
　ｆ特性の測定結果を図６５に示す。期間Ｔ３の条件として、１ｓｅｃ（０．５Ｈｚ）、１００ｎｓｅｃ（５ＭＨｚ）、１０ｎｓｅｃ（５０ＭＨｚ）、５ｎｓｅｃ（１００ＭＨｚ）の４条件の測定をおこなった。１ｓｅｃ（０．５Ｈｚ）についてはＮ＝２回分の測定結果を示している。また、期間Ｔ３での書き込みをおこなわなかった場合の測定結果についても併せて示している。いずれの測定においても、書き込みをおこなわなかった場合と比較して、ΔＰｒが十分に小さく、期間Ｔ３の書き込みにおいて、分極を反転できている、と判断できる値であった。よって、本実施例の試料は、少なくとも１００ＭＨｚでの書き換え動作が可能であることを示す結果といえる。
＜リテンション測定＞
　本実施例では、実施例１に示した試料８００Ｂに対して行ったリテンション測定の結果について説明する。
　本実施例では、実施例６で示したリテンション測定とは異なる方法で測定を行った。図６６Ａにリテンション測定の測定系を示す。図６６Ｂにリテンション測定の動作シーケンスを示す。図６６Ｃおよび図６６Ｄに分極の変化の想定図を示す。図６７Ａ、に、リテンション測定の結果を示す。
　図６６Ａに示すように、リテンション測定の測定系として、パルス生成器と、電流計と、を少なくとも備える。測定は室温で行った。本実施例では、パルス生成器にＫＥＹＳＩＧＨＴ社製のＭ９１８５Ｂを、電流計としてＫＥＹＳＩＧＨＴ社製の半導体パラメータアナライザＢ１５００Ａを用いた。また、本実施例では、複数の温度条件でリテンション測定をおこなうため、温度調整機能付きステージを備えたプローバーを用いた。
　リテンション測定では、パルス生成器を用いて、試料に電位を与え、その際に流れる電流を測定する。図６６Ｂに示したリテンション測定の動作シーケンスについて説明する。期間Ｔ１において、試料に負の電位のパルスを与え、負電位側の分極状態にする。次に、期間Ｔ２において、リテンション測定のため、後述の保持期間を、０Ｖの電位で保持する。次に、期間Ｔ３において、正電位のパルスを与え、試料に流れる電流を測定する。続いて、期間Ｔ４において、期間Ｔ３と同様の正電位のパルスを与え、試料に流れる電流を測定する。ここで、期間Ｔ３で流れた電荷量と、期間Ｔ４で流れた電荷量と、の差分ΔＣを取得することで、期間Ｔ３における分極の反転に由来する電荷量と、リーク成分などの別の要因に由来する電荷量と、を切り分けることができる。差分ΔＣを、面積Ａで除することで、分極の指標であるΔＰｒを得ることができる。ここで、面積Ａは、容量素子の２つの電極が重なる面積である。測定データの解析で得られたΔＰｒの値と、期間Ｔ２の保持期間の長さと、をグラフにすることで、どれだけの期間で分極を保持できるか、を知ることができる。なお、本実施例の測定データの解析では用いていないが、期間Ｔ４の後に、期間Ｔ５、及び／又は期間Ｔ６の測定をおこない、差分ΔＣの測定精度の向上を図ってもよい。リテンション測定の動作シーケンスの詳細条件を表８に示す。
Figure JPOXMLDOC01-appb-T000009
　図６６Ｂ、図６６Ｃおよび図６６Ｄを用いて、リテンション測定で分極が保持できた場合と、分極が保持できなかった場合と、を説明する。図６６Ｃは、期間Ｔ２において分極を保持できた場合における、期間Ｔ１から期間Ｔ３の間の、分極の変化の想定図であり、期間Ｔ２の終了時であっても、Ｐ２ａで示すように、分極を保持している。図６６Ｄは、期間Ｔ２において分極を保持できなかった場合における、期間Ｔ１から期間Ｔ３の間の、分極の変化の想定図であり、期間Ｔ２の終了時には、Ｐ２ｂで示すように、分極が減じている。期間Ｔ２において分極を保持できたか否か、は期間Ｔ３で流れる電荷量の多少で判断することができ、分極を保持できた場合は、期間Ｔ３で流れる電荷量が多く、分極を保持できなかった場合は、期間Ｔ３で流れる電荷量が少なくなる。
　試料８００Ｂに対して行ったリテンション測定の結果を図６７に示す。温度条件は、８５℃、１５０℃、および２００℃の３条件で実施した。期間Ｔ２の条件として、８５℃では、１ｓｅｃ、１０ｓｅｃ、１００ｓｅｃ、１０００ｓｅｃ、および２５９２００ｓｅｃ（３日間）の５条件の測定をおこない、１５０℃および２００℃では、１ｓｅｃ、１０ｓｅｃ、１００ｓｅｃ、および１０００ｓｅｃの４条件の測定をおこなった。いずれの測定においてもΔＰｒは、分極を保持できている、と判断できる値であった。
５１：曲線、５１ｉ：直線、５２：曲線、５２ｉ：直線、６１：点、６２：点、１００：容量素子、１１０：導電体、１１２：導電体、１１５ａ：絶縁体、１１５ｂ：絶縁体、１２０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１３０：絶縁体、１３０ａ：絶縁体、１３０ｂ：絶縁体、１３０ｃ：絶縁体、１３１ａ：多結晶領域、１３１ｂ：多結晶領域、１３２：ｃ軸、１３４：法線、１３６：グレイン、１３８ａ：層、１３８ｂ：層、１５０：絶縁体、１５２ａ：絶縁体、１５２ｂ：絶縁体、１５４ａ：絶縁体、１５４ｂ：絶縁体、１５５：絶縁体、１６２：導電体、１６６：絶縁体、１６８ａ：絶縁体、１６８ｂ：絶縁体、２００：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１７：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｂａ：領域、２３０ｂｂ：領域、２３０ｂｃ：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４５：絶縁体、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０ａ：絶縁体、２５０ｂ：絶縁体、２５２：絶縁体、２５４：絶縁体、２５５：導電体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２６２：導電体、２６５：封止部、２７１：絶縁体、２７１ａ：絶縁体、２７１ｂ：絶縁体、２７４：絶縁体、２７５：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８５：絶縁体、２８６：絶縁体、２８７：絶縁体、２８８：導電体、２８９：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３５７：導電体、４００：開口領域、４０１：プリカーサ、４０２：プリカーサ、４０３：酸化性ガス、４０４：キャリア・パージガス、４１１：プリカーサ、４１２：プリカーサ、４１３：プリカーサ、４１４：酸化性ガス、５００：半導体装置、８００：試料、８００Ａ：試料、８００Ｂ：試料、８００Ｂ＿１：試料、８００Ｂ＿２：試料、８００Ｃ：試料、８００Ｃ＿１：試料、８００Ｃ＿２：試料、８００Ｃ＿３：試料、８０１：基板、８０２：絶縁体、８０３：導電体、８０３ａ：導電体、８０３ｂ：導電体、８０４：絶縁体、８０５：導電体、８０５ａ：導電体、８０５ｂ：導電体、８０６：絶縁体、８０７：導電体、８０８：導電体、８１１Ａ：曲線、８１１Ｂ：曲線、８１１Ｃ：曲線、８１２Ａ：曲線、８１２Ｂ：曲線、８１２Ｃ：曲線、８１３Ａ：曲線、８１３Ｂ：曲線、８１３Ｃ：曲線、８１４Ａ：曲線、８１４Ｂ：曲線、８１４Ｃ：曲線、８２１：曲線、８２２：曲線、８３０：試料、８３０Ａ：試料、８３０Ｂ：試料、８３０Ｃ：試料、８３０Ｄ：試料、８３０Ｅ：試料、８３０Ｆ：試料、８３０Ｇ：試料、８３０Ｈ：試料、８３０Ｉ：試料、８３０Ｊ：試料、８３０Ｋ：試料、８３０Ｌ：試料、８３０Ｍ：試料、８３０Ｎ：試料、８３０Ｏ：試料、８３０Ｐ：試料、８３１：実線、８３２：破線、８３３：点線、９００：製造装置、９０１：反応室、９０３：ガス導入口、９０４：口、９０５：排気口、９０７：ウエハステージ、９０８：軸、９５０：ウエハ、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１００７：配線、１００８：配線、１００９：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、２０２０Ａ：ＤＧ、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

Claims (22)

  1. 　第１の導電体と、
    　前記第１の導電体上の金属酸化物膜と、
    　前記金属酸化物膜上の第２の導電体と、を有し、
    　前記金属酸化物膜は、強誘電性を有し、
    　前記金属酸化物膜は、結晶構造を有し、
    　前記結晶構造は、第１の層と、第２の層と、を有し、
    　前記第１の層は、第１の酸素と、ハフニウムと、を有し、
    　前記第２の層は、第２の酸素と、ジルコニウムと、を有し、
    　前記ハフニウム、および前記ジルコニウムは、前記第１の酸素を介して互いに結合し、
    　前記第２の酸素は、前記ジルコニウムと、結合する、
    　強誘電体デバイス。
  2. 　第１の導電体と、
    　前記第１の導電体上の金属酸化物膜と、
    　前記金属酸化物膜上の第２の導電体と、
    　前記第２の導電体上の封止膜と、を有し、
    　前記金属酸化物膜は、強誘電性を有し、
    　前記金属酸化物膜は、結晶構造を有し、
    　前記結晶構造は、第１の層と、第２の層と、を有し、
    　前記第１の層は、第１の酸素と、ハフニウムと、を有し、
    　前記第２の層は、第２の酸素と、ジルコニウムと、を有し、
    　前記ハフニウム、および前記ジルコニウムは、前記第１の酸素を介して互いに結合し、
    　前記第２の酸素は、前記ジルコニウムと、結合する、
    　強誘電体デバイス。
  3. 　請求項２において、
    　前記封止膜は、第１の封止膜と、前記第１の封止膜上の第２の封止膜と、を有し、
    　前記第１の封止膜は、酸素と、アルミニウムと、を有し、
    　前記第２の封止膜は、窒素と、シリコンと、を有し、
    　前記第１の封止膜は、水素を吸着または捕獲する機能を有する、
    　強誘電体デバイス。
  4. 　トランジスタと、前記トランジスタに電気的に接続される容量素子と、を有し、
    　前記容量素子は、
    　第１の導電体と、
    　前記第１の導電体上の金属酸化物膜と、
    　前記金属酸化物膜上の第２の導電体と、を有し、
    　前記金属酸化物膜は、強誘電性を有し、
    　前記金属酸化物膜は、結晶構造を有し、
    　前記結晶構造は、第１の層と、第２の層と、を有し、
    　前記第１の層は、第１の酸素と、ハフニウムと、を有し、
    　前記第２の層は、第２の酸素と、ジルコニウムと、を有し、
    　前記ハフニウム、および前記ジルコニウムは、前記第１の酸素を介して互いに結合し、
    　前記第２の酸素は、前記ジルコニウムと、結合する、
    　半導体装置。
  5. 　請求項４において、
    　前記トランジスタは、チャネル形成領域にシリコンを有する、
    　半導体装置。
  6. 　請求項４において、
    　前記トランジスタは、チャネル形成領域に酸化物半導体を有する、
    　半導体装置。
  7. 　請求項４乃至請求項６のいずれか一項において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、５×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  8. 　請求項４乃至請求項６のいずれか一項において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、１×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  9. 　請求項４乃至請求項６のいずれか一項において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、５×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  10. 　請求項４乃至請求項６のいずれか一項において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、１×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  11. 　半導体膜と、
    　前記半導体膜上の金属酸化物膜と、
    　前記金属酸化物膜上の第２の導電体と、を有し、
    　前記金属酸化物膜は、強誘電性を有し、
    　前記金属酸化物膜は、結晶構造を有し、
    　前記結晶構造は、第１の層と、第２の層と、を有し、
    　前記第１の層は、第１の酸素と、ハフニウムと、を有し、
    　前記第２の層は、第２の酸素と、ジルコニウムと、を有し、
    　前記ハフニウム、および前記ジルコニウムは、前記第１の酸素を介して互いに結合し、
    　前記第２の酸素は、前記ジルコニウムと、結合する、
    　半導体装置。
  12. 　請求項１１において、
    　前記半導体膜は、シリコンまたは酸化物半導体を有し、
    　前記半導体膜に電気的に接続される、ソース電極及びドレイン電極を有する、
    　半導体装置。
  13. 　請求項１１または請求項１２において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、５×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  14. 　請求項１１または請求項１２において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、１×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  15. 　請求項１１または請求項１２において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、５×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  16. 　請求項１１または請求項１２において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、１×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  17. 　第１の導電体と、
    　前記第１の導電体上の金属酸化物膜と、
    　前記金属酸化物膜上の第２の導電体と、
    　前記第１の導電体の上面、及び前記第２の導電体の下面のいずれか一方または双方に位置する絶縁体と、を有し、
    　前記金属酸化物膜は、強誘電性を有し、
    　前記金属酸化物膜は、結晶構造を有し、
    　前記結晶構造は、第１の層と、第２の層と、を有し、
    　前記第１の層は、第１の酸素と、ハフニウムと、を有し、
    　前記第２の層は、第２の酸素と、ジルコニウムと、を有し、
    　前記ハフニウム、および前記ジルコニウムは、前記第１の酸素を介して互いに結合し、
    　前記第２の酸素は、前記ジルコニウムと、結合する、
    　半導体装置。
  18. 　請求項１７において、
    　前記絶縁体は、窒素と、シリコンと、を有する、
    　半導体装置。
  19. 　請求項１７または請求項１８において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、５×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  20. 　請求項１７または請求項１８において、
    　前記金属酸化物膜に含まれる、水素及び炭素の少なくとも一以上の濃度は、ＳＩＭＳ分析において、１×１０２０ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  21. 　請求項１７または請求項１８において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、５×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
  22. 　請求項１７または請求項１８において、
    　前記金属酸化物膜に含まれる塩素の濃度は、ＳＩＭＳ分析において、１×１０２１ａｔｏｍｓ／ｃｍ３以下である、
    　半導体装置。
PCT/IB2021/058179 2020-09-22 2021-09-09 強誘電体デバイス、および半導体装置 WO2022064306A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112021005000.1T DE112021005000T5 (de) 2020-09-22 2021-09-09 Ferroelektrische Vorrichtung und Halbleitervorrichtung
KR1020237009129A KR20230069933A (ko) 2020-09-22 2021-09-09 강유전체 디바이스 및 반도체 장치
JP2022551438A JPWO2022064306A1 (ja) 2020-09-22 2021-09-09
US18/245,757 US20230363174A1 (en) 2020-09-22 2021-09-09 Ferroelectric device and semiconductor device
CN202180064527.9A CN116171484A (zh) 2020-09-22 2021-09-09 铁电体器件及半导体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020-158057 2020-09-22
JP2020158057 2020-09-22
JP2020158058 2020-09-22
JP2020-158058 2020-09-22
JP2020-161542 2020-09-26
JP2020161542 2020-09-26

Publications (1)

Publication Number Publication Date
WO2022064306A1 true WO2022064306A1 (ja) 2022-03-31

Family

ID=80846286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/058179 WO2022064306A1 (ja) 2020-09-22 2021-09-09 強誘電体デバイス、および半導体装置

Country Status (7)

Country Link
US (1) US20230363174A1 (ja)
JP (1) JPWO2022064306A1 (ja)
KR (1) KR20230069933A (ja)
CN (1) CN116171484A (ja)
DE (1) DE112021005000T5 (ja)
TW (1) TW202213766A (ja)
WO (1) WO2022064306A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231480A1 (zh) * 2022-05-30 2023-12-07 华为技术有限公司 铁电单元、三维铁电结构和铁电存储器
WO2024134407A1 (ja) * 2022-12-22 2024-06-27 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124478A (ja) * 2009-12-14 2011-06-23 Panasonic Corp 半導体記憶装置及びその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2017518639A (ja) * 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。
JP2020047796A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 記憶装置
JP2020102623A (ja) * 2018-12-21 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124478A (ja) * 2009-12-14 2011-06-23 Panasonic Corp 半導体記憶装置及びその製造方法
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2017518639A (ja) * 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。
JP2020047796A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 記憶装置
JP2020102623A (ja) * 2018-12-21 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231480A1 (zh) * 2022-05-30 2023-12-07 华为技术有限公司 铁电单元、三维铁电结构和铁电存储器
WO2024134407A1 (ja) * 2022-12-22 2024-06-27 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN116171484A (zh) 2023-05-26
US20230363174A1 (en) 2023-11-09
KR20230069933A (ko) 2023-05-19
DE112021005000T5 (de) 2023-07-20
TW202213766A (zh) 2022-04-01
JPWO2022064306A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
WO2022064306A1 (ja) 強誘電体デバイス、および半導体装置
WO2021198836A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022049459A1 (ja) 金属酸化物膜、半導体装置、およびその作製方法
KR20220147634A (ko) 금속 산화물, 금속 산화물의 성막 방법, 및 금속 산화물의 성막 장치
JP2020009960A (ja) 半導体装置、および半導体装置の作製方法
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021009620A1 (ja) 半導体装置、および半導体装置の作製方法
JP2022044110A (ja) 記憶装置、ｃｐｕ、及び電子機器
KR20220039740A (ko) 반도체 장치
WO2022049449A1 (ja) 半導体装置、容量素子、およびその作製方法
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022043825A1 (ja) 半導体装置
WO2022084795A1 (ja) 強誘電体デバイス、および半導体装置
WO2020250079A1 (ja) 金属酸化物、および金属酸化物を有するトランジスタ
WO2022084801A1 (ja) 強誘電体デバイス、半導体装置
WO2022038456A1 (ja) 半導体装置の作製方法
JP7417596B2 (ja) 半導体装置
WO2022064316A1 (ja) 半導体装置
WO2022106956A1 (ja) 半導体装置
WO2022038447A1 (ja) 半導体装置の作製方法
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2024047487A1 (ja) 記憶装置
WO2022043810A1 (ja) 半導体装置およびその作製方法
WO2023047224A1 (ja) 半導体装置
WO2022064304A1 (ja) 半導体装置の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21871750

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022551438

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21871750

Country of ref document: EP

Kind code of ref document: A1