JP2006066621A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2006066621A
JP2006066621A JP2004247143A JP2004247143A JP2006066621A JP 2006066621 A JP2006066621 A JP 2006066621A JP 2004247143 A JP2004247143 A JP 2004247143A JP 2004247143 A JP2004247143 A JP 2004247143A JP 2006066621 A JP2006066621 A JP 2006066621A
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
gas
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004247143A
Other languages
English (en)
Other versions
JP4343798B2 (ja
Inventor
Teru Ogura
輝 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004247143A priority Critical patent/JP4343798B2/ja
Priority to US10/991,498 priority patent/US7416988B2/en
Publication of JP2006066621A publication Critical patent/JP2006066621A/ja
Priority to US12/213,759 priority patent/US20080274607A1/en
Application granted granted Critical
Publication of JP4343798B2 publication Critical patent/JP4343798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 プラズマ処理によりシリコン表面に形成される、ＳｉＣを含む変質層を、シリコン表面の侵食を最小限に抑止しながら除去する。
【解決手段】 前記変質層を、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して改質し、形成された改質層をウェットエッチングにより除去する。
【選択図】 図９

Description

本発明は一般に半導体装置の製造に係り、特に非常に浅い接合を有する半導体装置の製造方法に関する。
今日の非常に微細化された、典型的にはゲート長が９０ｎｍ以下、例えばゲート長が５０ｎｍあるいは４０ｎｍの超高速半導体装置では、微細化に伴い、トランジスタのソース・ドレイン領域を構成する拡散領域も、その接合の深さが非常に浅く、２０ｎｍ程度になっている。
このように非常に浅い接合を有する半導体装置を製造する際には、拡散領域を露出するドライエッチング工程に格別の配慮が必要となる。
ＭＯＳトランジスタの製造において拡散領域を露出するドライエッチングとしては、絶縁膜中にコンタクトホールを形成する場合と、ゲート電極の側壁面に側壁絶縁膜を形成する場合とが考えられる。これらの工程では、絶縁膜をフロロカーボン（ＣＦ）系やハイドロフロロカーボン（ＣＨＦ）系のエッチングガスを使ってドライエッチングすることが一般的に行われている。
絶縁膜をＣＦ系やＣＨＦ系のエッチングガスでドライエッチングする場合には、プラズマ中においてエッチングガスを解離させ、エッチングガスに含まれるフッ素（Ｆ）などの活性なラジカルやイオンを形成し、これらを被処理基板に印加した基板バイアスにより加速して被処理基板に作用させる。またかかるエッチングの際には、膜厚のばらつきやエッチング速度の変動を勘案して、拡散領域を構成するシリコン表面が完全に露出されるように、エッチングを、シリコン基板表面が露出された後も規定時間継続し、いわゆるオーバーエッチングを行うのが一般的である。
一方、このようなオーバーエッチングを行うと、露出されたシリコン表面にエッチングガスが作用し、シリコン表面が多少ともエッチングされるのが避けられない。特にシリコン面はＦによってエッチングされやすい。
そこで最近では、このようなオーバーエッチング時におけるシリコン面のエッチングを抑制し、選択比を向上させるため、ＣＦ系やＣＨＦ系のエッチングガスの中でも、特にＣの割合の高い、例えばＣ4Ｆ8やＣ4Ｆ6などのガスが使われるようになっている。このようなＣの比率の高いエッチングガスを使うことにより、エッチングにより露出されたシリコン面にＣが堆積し、オーバーエッチングの際のシリコン面の望ましくないエッチングが抑制される。
特開平８−７８３５２号公報 特開平９−１２９６０２号公報 K. Hashimi et al., Jpn. J. Appl. Phys. vol.35, (1996), pp.2494
ところが、このようにＣの含有量の大きいＣＦ系あるいはＣＨＦ系エッチングガスを使った場合、シリコン面上に堆積するＣは、基板バイアス電界の効果により、シリコン面上に単に堆積するだけでなく、これに運動エネルギをもって打ち込まれ、その結果、このような露出されたシリコン基板表面には、打ち込まれたＣがシリコン面のＳｉと結合したＳｉＣを含むダメージ層（変質層）が形成される。このようなＳｉＣ層は比抵抗が大きく、前記露出したシリコン面にコンタクトするように形成される金属プラグのコンタクト抵抗を増加させてしまう。このようなコンタクト抵抗の増加は、半導体装置の動作速度を低下させる。
図１（Ａ）〜図２（Ｄ）は、このようなコンタクトホールにおいて生じる変質層形成の例を示す。
図１（Ａ）を参照するに、シリコン基板１１中にはｐ型あるいはｎ型の拡散領域１１ａが形成されており、前記シリコン基板１１の表面にはＳｉＯ2などの絶縁膜１２が形成されている。
図１（Ａ）の工程では、前記絶縁膜１２上に開口部１３Ａを有するレジストパターン１３が形成され、前記レジストパターン１３をマスクに前記絶縁膜１２をＣＦ系あるいはＣＨＦ系のエッチングガスを使ったドライエッチング工程により除去し、前記絶縁膜１２中に前記レジスト開口部１３Ａに対応したコンタクトホール１２Ａを形成する。
図１（Ｂ）は前記ドライエッチングによりシリコン基板１１の表面が露出した直後の状態を示しており、この場合には前記コンタクトホール１２Ａの底部に、エッチングの不均一に起因する絶縁膜の残渣１２ｘが残留している。
そこで図２（Ｃ）の工程で前記ドライエッチングを継続し、オーバーエッチングを行う。これにより、前記絶縁膜残渣１２ｘは完全に除去されるが、この工程においてエッチングガス中のＣがシリコン基板１１中に打ち込まれ、前記コンタクトホール１２Ａの底部においてシリコン基板１１の表面にＣを含んだ変質層１１ｂが形成される。このようなＣを含んだ変質層１１ｂにおいては、打ち込まれたＣはシリコン基板１１のＳｉと結合し、ＳｉＣが形成されているものと考えられる。このような変質層１１ｂの形成は、特に図１（Ｂ）のコンタクトホール形成工程において、シリコン基板に対するエッチング選択性を確保するため、Ｃの含有量の多い、Ｃ4Ｆ8やＣ4Ｆ6などのエッチングガスを使った場合に顕著になる。
さらに図２（Ｄ）の工程において前記コンタクトホール１２ＡをＷなどの金属により充填し、さらに余分な金属膜を化学機械研磨などにより除去することにより、前記ＳｉＣ層１１ｂを介して前記拡散領域１１ａとコンタクトするコンタクトプラグ１４が形成される。図２（Ｄ）においては、前記コンタクトプラグ１４とシリコン基板１１および絶縁膜１２との間にＴａ／ＴａＮなどの密着層／拡散バリア層１４Ａが形成されている。
図３は、このようなＳｉＣを含む変質層１１ｂの形成に伴う拡散領域１１ａのシート抵抗の変化を示す。ただし図３中、縦軸は前記変質層１１ｂが形成された拡散領域１１ａのシート抵抗を、横軸は変質層１１ｂの厚さを示す。
図３を参照するに、シート抵抗、したがってコンタクト抵抗は、このような変質層１１ｂが存在しない場合には０．６Ω／ｓｑ程度であったものが、変質層１１ｂが４ｎｍの厚さに形成された場合には３．６Ω／ｓｑ程度まで増大することがわかる。
同様なＳｉＣ層の形成は、ゲート電極の両側壁面に側壁絶縁膜を形成する場合にも生じる。
図４（Ａ）〜（Ｄ）は、このような側壁絶縁膜の形成工程を含む半導体装置の製造工程を示す。
図４（Ａ）を参照するに、ｐ型あるいはｎ型のシリコン基板２１上にはゲート絶縁膜２２を介してポリシリコンゲート電極２３が形成されており、さらに前記シリコン基板２１上に前記ゲート電極２３を覆うようにＳｉＯ2やＳｉＯＮなどの絶縁膜２４が、ＣＶＤ法などにより、前記ゲート電極２３の形状に沿った形状で形成されている。
次に図４（Ｂ）の工程において図４（Ａ）の絶縁膜２４に対し、前記シリコン基板２１に略垂直方向に作用する異方性エッチングを、ＣＦ系あるいはＣＨＦ系のエッチングガスを使って行い、前記絶縁膜２４を前記ゲート電極２３の表面および前記シリコン基板２１の表面から除去する。ただし図４（Ｂ）は前記絶縁膜２４がこれらの表面から除去された直後の状態を示しており、エッチングの不均一などにより、ゲート電極２３あるいはシリコン基板２１の表面上には前記絶縁膜２４の残渣２４ｘが残っている。なお、ここでも前記絶縁膜２４とシリコン基板２１との間に充分なエッチング選択性を確保するため、前記ＣＦ系あるいはＣＨＦ系エッチングガスとしてはＣ4Ｆ8あるいはＣ4Ｆ6などのＣの含有量の多いガスを使う。
さらに図４（Ｂ）の前記残渣２４ｘを除去するため、図４（Ｃ）の工程において前記ドライバエッチングを継続し、オーバーエッチングを行う。ところが、このオーバーエッチングに伴い、前記ポリシリコンゲート電極２３および前記シリコン基板２１中にはエッチングガス中のＣが打ち込まれ、ＣがＳｉと結合したＳｉＣを含む変質層２５が、前記ポリシリコンゲート電極２３の表面および前記シリコン基板２１の露出表面に形成される。
このような変質層２５は、先に図３で説明したように、コンタクト抵抗を増大させるのみならず、図４（Ｄ）のイオン注入工程において、イオン注入された不純物元素を捕獲あるいはブロックしてしまい、ゲート電極２３およびシリコン基板２１中、その両側に形成される拡散領域の不純物元素濃度を低減させてしまう。
すなわち図４（Ｄ）の工程では、図４（Ｃ）の構造に対してｎ型あるいはｐ型の不純物元素をイオン注入し、前記ポリシリコンゲート電極２３をｎ型あるいはｐ型にドープすると同時に、前記シリコン基板２１中、前記ポリシリコンゲート電極２３の側壁絶縁膜２４Ａ，２４Ｂの外側に同じ導電型の拡散領域２１ａ，２１ｂが形成されるが、これらの領域の表面部分に変質層２５が形成されているため、注入された不純物元素は前記変質層２５により捕獲され、充分な数の不純物原子が前記ゲート電極２３あるいは拡散領域２１ａ，２１ｂに到達しなくなる。このため、前記ゲート電極２３および前記拡散領域２１ａ，２１ｂにおいて不純物元素濃度が所定の濃度に到達しない問題が生じる。
このような問題に対処するため、特開平８−７８３５２号公報では、変質層に対しＯ2ＲＩＥ処理を行い、これをＳｉＯ2層に変換する技術が提案されている。ＳｉＯ2層に変換された変質層は、ＨＦなどのウェットエッチング処理により除去することができる。
図５（Ａ）〜（Ｃ）は、かかる従来の提案による処理を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図５（Ａ）は図４（Ｃ）の状態に対応しており、前記シリコン基板２１の表面および前記ポリシリコンゲート電極２３の表面に変質層２５が形成されている。
そこで図５（Ｂ）の工程において図５（Ａ）の構造中に酸素イオンを使ったＯ2ＲＩＥ処理を行うことにより酸素イオンを注入し、前記変質層２５をＳｉＯ2層２５Ａに変換する。
さらに図５（Ｃ）の工程においてこのようにして形成されたＳｉＯ2層２５Ａをウェットエッチング処理により除去することにより、前記変質層２５の形成部分が除去される。この場合、前記シリコン基板２１中には前記側壁絶縁膜２４Ａ，２４Ｂの外側が除去され、段差部２１Ｇが形成される。
しかし、このような基板バイアスを印加して行うＯ2ＲＩＥ処理では、酸素イオンの注入深さの制御が困難で、図６（Ａ）〜（Ｃ）に矢印示すように酸素イオンは所望の深さを超えてシリコン基板２１あるいはポリシリコンゲート電極２３中に深く侵入し、その結果、ウェットエッチング工程の後に前記シリコン基板２１中に形成される段差部２１Ｇの深さも増大してしまうおそれがある。ただし図６（Ａ）〜（Ｃ）は前記図５（Ａ）〜（Ｃ）にそれぞれ対応している。
そこで、このような深い段差部２１Ｇを有する構造に対して不純物元素のイオン注入を行って半導体素子を形成した場合、図７に示すように前記段差部２１Ｇの段差部において寄生抵抗Ｒが発生し、半導体装置の動作速度が低下してしまう問題が生じる。ただし図７中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。このような問題は、特に最近のゲート長が９０ｎｍ以下の超高速半導体装置において顕著に現れる。
また、このような超高速半導体装置では、図７に示すように側壁絶縁膜２４Ａ，２４Ｂの形成に先立って、ゲート電極直下に短チャネル効果を抑制するため、チャネル不純物元素と同じ導電型の不純物元素が斜めにイオン注入され、ポケット注入領域２１ｐが形成されているが、図６（Ｃ）の工程でのエッチング量が大きいと、前記段差部２１Ｇがポケット領域２１ｐを突き抜けてしまい、ポケット注入領域２１ｐによる短チャネル効果の抑制効果が消失してしまう。
本発明は一の観点において、半導体表面に形成された炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、前記改質層をウェットエッチングにより除去する工程とを含む半導体装置の製造方法であって、前記改質工程は、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して実行されることを特徴とする半導体装置の製造方法を提供する。
本発明は他の観点において、半導体基板と、前記半導体基板の主表面上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側に形成されたソース／ドレイン領域と、前記ゲート電極の両側面上に形成された側壁絶縁膜のさらに両側に形成された段差とを有し、前記段差が５ｎｍ以下であることを特徴とする半導体装置を提供する。
本発明によれば、半導体表面に形成された炭素を含む変質層を、酸素ラジカルに曝露してシリコン酸化膜よりなる改質層に変換する際に、前記酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような、換言するとＳｉ原子に対して優先的に結合するような元素を適量添加することにより、前記変質層の、ウェットエッチングにより除去可能な改質層への変換が、酸素ラジカルのみを使った場合よりも促進される。その際、前記改質工程を、前記変質層にエッチングが生じないように実行することにより、前記改質層をウェットエッチングにより除去した後に生じる段差は、その高さが当初の変質層の厚さを越えることがなく、半導体表面に、半導体装置の動作特性に影響するような段差が形成されるのが抑制される。本発明は特に、イオン注入の際の不純物元素のイオン注入エネルギが小さく、ドライエッチングの際に被処理基板に作用するエッチングガス種のエネルギに近接するような、超微細化高速半導体装置の製造において有用である。
［第１実施例］
図８は、本発明で使われるダウンフロープラズマ処理装置４０の構成を示す。
図８を参照するに、ダウンフロープラズマ処理装置４０は排気ポート４１Ｂにおいて排気されプロセス空間４１Ａを画成する処理容器４１を含み、前記処理容器４１中には被処理基板Ｗを保持する基板保持台４１Ｃが設けられている。
さらに前記処理容器４１には前記被処理基板Ｗに対面するように、シャワーヘッド４３が絶縁構造４１Ｄを介して設けられており、前記シャワーヘッド４３にはＡｒなどの希ガス、ＣＦ4などのフロロカーボンガス、酸素ガス、水素ガス、および窒素ガスをそれぞれ供給するガスライン４４Ａ，４４Ｂ，４４Ｃ、４４Ｄ、４４Ｅが接続されている。また前記シャワーヘッド４３にはマイクロ波源４５よりマイクロ波が、前記基板保持台４１Ｃには高周波が、高周波源４６よりそれぞれ供給される。前記シャワーヘッド４３はステンレススチールなどよりなり、内部に石英シャワーヘッド本体４３Ａが保持されている。
本発明の発明者は、本発明の基礎となる研究において、図８のプラズマ処理装置４０を使って、シリコン基板上に形成されたＳｉＣを含む変質層を改質し、さらにこれをウェットエッチングにより除去する実験を行った。
図９（Ａ）〜（Ｄ）は、かかる実験を説明する。
図９（Ａ）を参照するに、シリコン基板６０が図８のプラズマ処理装置４０の処理容器４１中に導入され、前記基板保持台４１Ｃ上にウェハＷとして載置される。
次に前記処理容器４１を排気し、前記プロセス空間４１Ａのプロセス圧を約１０Ｐａに設定する。
さらに前記ガスライン４４ＡよりＡｒガスを５００ＳＣＣＭの流量で導入し、前記シャワーヘッド４３に前記マイクロ波源４５より２．４５ＧＨｚのマイクロ波を１０００Ｗのパワーで供給することにより、前記プロセス空間４１Ａにマイクロ波プラズマを励起する。
さらに前記基板保持台４１Ｃに前記高周波源４６より周波数が２００ｋＨｚ〜１００ＭＨｚの高周波が供給され、前記被処理基板Ｗに直流バイアスが印加される。
この状態で前記ガスライン４４Ｂより前記プロセス空間４１Ａに、炭素含有量の多いＣ4Ｆ8などのＣＦガスやＣＨＦガスを導入することにより、前記シリコン基板６０の表面に、図２（Ｃ）のオーバーエッチング工程に対応した工程を行い、ＳｉＣを含む変質層６１を５ｎｍの厚さに形成する。
次に図９（Ｂ）の工程において前記高周波電源４６を停止し、前記プロセス空間４１Ａを前記ライン４３ＤからのＡｒガスによりパージした後、前記プロセス空間４１Ａを５００Ｐａのプロセス圧に維持し、前記前記ガスライン４４ＡよりＡｒガスを、前記ガスライン４４ＢよりＣＦ4ガスを、前記ガスライン４４Ｃより酸素ガスを、前記ガスライン４４Ｄより水素ガスを、また前記ガスライン４４Ｅより窒素ガスを、前記プロセス空間４１Ａにそれぞれ供給し、前記変質層６１の改質工程を行う。
図９（Ｂ）の工程では前記非処理基板Ｗに基板バイアスが印加されていないため、プラズマ中のイオンが加速されて被処理基板Ｗに衝突することがなく、前記変質層６１は、酸素ガスより形成された酸素ラジカルＯ*、水素ガスより形成された水素ラジカルＨ*、ＣＦ4ガスより形成されたフッ素ラジカルＦ*および窒素ガスより形成された窒素ラジカルＮ*に曝され、化学的な改質作用を受け、その一部あるいは全部が、ＳｉＯ2を主成分とする改質層６１Ａに変換される。
さらに図９（Ｃ）の工程において、このようにして改質層６１Ａを有するシリコン基板６０はＨＦによるウェットエッチング処理を施され、前記改質層６１Ａが、シリコン基板６０に対して選択的に除去される。図９（Ｃ）の例では、前記シリコン基板６０上には改質されなかった変質層６１が残っているのが示されている。
図１０は、前記図９（Ｂ）の工程において供給されるガスの組み合わせを様々に変化させた場合の、改質層６１Ａの膜厚と、さらに図９（Ｃ）のウェットエッチング工程までを行った場合の前記改質層６１Ａの膜厚減とを示す。図中、縦軸は前記シリコン基板６０上の改質層６１Ａの膜厚を、横軸はガスの組み合わせを示す。また図中、黒は図９（Ｂ）の状態での改質層６１Ａの膜厚を、白は図９（Ｃ）の状態での改質層６１Ａの膜厚を、灰色は図９（Ｃ）においてさらにウェットエッチング時間を延長した場合の改質層６１Ａの膜厚を示している。
さらに図１０中の実験（Ｉ）は、図９（Ｂ）の改質工程を、ガスライン４４Ｃからの酸素ガスのみを１０００ＳＣＣＭの流量で供給することで行った場合の結果を、実験（II）は、図９（Ｂ）の改質工程を、前記ガスライン４４Ｃから流量１０００ＳＣＣＭで供給される酸素ガスに加えて、前記ガスライン４４ＢからＣＦ4ガスを１０ＳＣＣＭの流量で供給し、前記ガスライン４４Ｄから水素ガスを１０ＳＣＣＭの流量で供給し、前記ガスライン４４Ｅから窒素ガスを５００ＳＣＣＭの流量で供給することで行った場合の結果を、実験（III）は、図９（Ｂ）の改質工程を、前記ガスライン４４Ｃから流量１０００ＳＣＣＭで供給される酸素ガスに加えて、前記ガスライン４４ＢからＣＦ4ガスをより大きな５０ＳＣＣＭの流量で供給し、前記ガスライン４４Ｄから水素ガスを１０ＳＣＣＭの流量で供給し、前記ガスライン４４Ｅから窒素ガスを５００ＳＣＣＭの流量で供給することで行った場合の結果を、実験（IV）は、図９（Ｂ）の改質工程を、前記ガスライン４４Ｃから流量１０００ＳＣＣＭで供給される酸素ガスに加えて、前記ガスライン４４Ｄから水素ガスを１０ＳＣＣＭの流量で供給し、前記ガスライン４４Ｅから窒素ガスを５００ＳＣＣＭの流量で供給することで行った場合の結果を、示す。これに対し、図１０の実験（V）は、図９（Ｂ）の改質工程を、前記ガスライン４４Ｃから流量１０００ＳＣＣＭで供給される酸素ガスに加えて、前記ガスライン４４ＢからＣＦ4ガスのみを１０ＳＣＣＭの流量（酸素ガスとＣＦ4ガスの比率が１００：１）で供給することで行った場合の結果を示している。
全ての実験において前記改質工程は先に説明したように５００Ｐａのプロセス圧で、前記シャワーヘッドに１０００Ｗのマイクロ波パワーを供給することにより行われている。また先にも説明したように、図９（Ｂ）の改質工程では基板バイアスは印加していない。
図１０を参照するに、実験（Ｉ）〜（IV）では、前記変質層６１の膜厚は図９（Ｂ）の改質工程を行っても、当初の５ｎｍから変化しておらず、改質工程に伴う膜厚減は生じていないのがわかる。これに対し実験（V）では改質工程により当初の膜厚５ｎｍが２ｎｍ程度まで減少しており、改質条件しだいでは、シリコン表面を侵食してしまう恐れがあるのがわかる。
また前記実験（I）では、図９（Ｂ）の改質工程の後、図９（Ｃ）のウェットエッチングを行っても３ｎｍ程度の厚さの改質層６１Ａが残っており、これは実際には改質反応が充分に進まず、図９（Ａ）の変質層が実際には３ｎｍ程度の厚さで残っていることを示している。
これに対し、実験（II）では、前記酸素ガスにさらに窒素ガスと水素ガスとＣＦ4ガスとを添加することにより、ウェットエッチング後にシリコン基板６０上に残留する改質層６１Ａの膜厚が実験（I）の場合に比べて減少しており、改質反応がより効率的に進行していることがわかる。さらに実験（III）に示すように添加されるＣＦ4ガスの割合を増大させることにより、さらに改質反応の効率を向上させることが可能になる。実験（II）では、酸素ガス、窒素ガス、水素ガスおよびＣＦ4ガスの比率が１００：５０：１：１になっている（酸素ガスとＣＦ4ガスの比率では１００：１）のに対し、実験（III）では、酸素ガス、窒素ガス、水素ガスおよびＣＦ4ガスの比率が１００：５０：１：５（酸素ガスとＣＦ4ガスの比率では２０：１）になっている。
さらに、実験（IV）に示すように、前記酸素ガスに窒素ガスと水素ガスのみを添加した場合でも、改質反応の効率は実験（I）の場合に比べて改善されるのがわかる。
このような、酸素ラジカルにさらなるガス、例えば水素やＣＦ系のガスを添加した場合、これら添加ガスのプラズマ励起により前記プロセス空間４１Ａには、酸素ラジカルに加えて水素ラジカルやＦラジカルが形成されるが、これらは図９（Ａ）の変質層６１中のＣを酸素ラジカルと共に速やかに置換し、ＳｉＣを主成分とする変質層６１をＨＦに可溶なＳｉＯＨあるいはＳｉＯＦに変換するものと考えられる。すなわち、Ｓｉとの反応性が高く、従ってＳｉ原子と酸素原子の間の二重結合形成を阻害するような水素ラジカルやＦラジカルを、図９（Ｂ）の改質工程において酸素ラジカルに適量添加することにより、前記変質層６１の表面に、変質層６１内部の改質を妨げる安定なＳｉＯ2膜が形成されるのが抑制され、図９（Ｂ）の改質反応が変質層６１の深くまで及ぶものと考えられる。
特に実験（III）よりわかるように、Ｆラジカルの割合を増加させると、膜内部まで改質反応が進むため、ＣＦ系ガスの添加量を増大させるのが好ましいと考えられるが、一方、実験（V）よりわかるようにＦラジカルの割合が多すぎると、図９（Ｂ）の改質工程においてシリコン基板がエッチングされてしまい、好ましくない段差が形成される恐れがある。

［第２実施例］
図１１（Ａ）〜１５（Ｊ）は、本発明の第２実施例による半導体装置８０の製造工程を、ｐチャネルＭＯＳトランジスタを形成する場合を例に示す図である。
図１１（Ａ）を参照するに、前記半導体装置８０はシリコン基板８１中にＳＴＩ型の素子分離領域８１Ｂにより画成されたｎ型素子領域８１Ａ上に形成されており、図１１（Ａ）の状態では、前記素子領域８１Ａ中には前記シリコン基板上に厚さが１ｎｍのＳｉＯＮゲート絶縁膜８２を介して、ゲート長が９０ｎｍ以下、例えば４０ｎｍのポリシリコンゲート電極８３が形成されている。
次に図１１（Ｂ）の工程において、前記シリコン基板８１中に、前記ポリシリコンゲート電極８３をマスクにＰ+（Ａｓ+やＳｂ+でもよい）を３０ｋｅＶの加速電圧下、１×１０13ｃｍ-2程度のドーズ量で斜めイオン注入し、前記ゲート電極８３の両側にｎ型ポケット注入領域８１ｐを、前記ポケット注入領域８１ｐの先端部が前記ゲート電極８３直下のチャネル領域の下部に侵入するように形成する。
さらに図１１（Ｂ）の工程では、前記ポリシリコンゲート電極８３をマスクにＢ+を１ｋｅＶの加速電圧下、１×１０15ｃｍ-2程度のドーズ量でイオン注入し、前記素子領域８１Ａ中、前記ゲート電極８３の両側にｐ型のソースエクステンション領域８１ａ，ドレインエクステンション領域８１ｂを形成する。
次に、図１２（Ｃ）の工程において図１１（Ｂ）の構造上にシリコン酸化膜８４をCVD法により、前記シリコン基板８１の表面および前記ゲート電極８３を覆うように堆積し、さらに図１２（Ｄ）の工程で前記シリコン酸化膜８４を、ＣＦ系あるいはＣＨＦ系ガス、例えばＣ4Ｆ8を使ったドライエッチングによりエッチバックし、前記ポリシリコンゲート電極８３の両側壁面上に側壁絶縁膜８４Ａ，８４Ｂを形成する。この図１２（Ｃ）のエッチバック工程は、例えば図８のダウンフロープラズマ型のプラズマ処理装置を使い、前記被処理基板Ｗに基板バイアスを印加しながら行うことができる。
かかるプラズマエッチングの結果、図１２（Ｄ）の工程においては前記側壁絶縁膜８４Ａ，８４Ｂの外側にシリコン基板８１の表面が、また前記ポリシリコンゲート電極８３の表面が露出される。その際、かかるシリコン表面にはエッチングガス中の炭素が基板バイアス電界により打ち込まれ、ＳｉＣを含む変質層８５が数ナノメートルの厚さに形成される。
そこで、本実施例では図１３（Ｅ）の工程において図１２（Ｄ）の構造に対し、図８のダウンフロープラズマ処理装置２０を使い、ただし基板バイアスを印加することなく、前記プロセス空間４１Ａに酸素ガスとともに窒素ガス、水素ガスおよびＣＦやＣＨＦガスを供給し、前記ＳｉＣを主とする変質層８５を、ＨＦに可溶なＳｉＯ2を主成分とし、ＳｉＯＦあるいはＳｉＯＨをさらに含む改質層８５Ａに変換する改質処理を行う。この図１３（Ｅ）の改質処理は、先に説明した図９（B）の改質処理のうち、特に実験（II）〜実験（IV）と同様な条件で行うことができる。
次に、図１３（Ｆ）の工程で、図１３（Ｅ）の構造をＨＦ中においてウェットエッチングし、前記改質層８５Ａを除去する。
図１３（Ｆ）の工程では、前記改質層８５Ａのウェットエッチングに伴い、前記シリコン基板８１の表面には段差部８１Ｇが形成されるが、本実施例では図１３（Ｅ）の改質工程の際に前記変質層８５がエッチングされることがなく、このため形成される段差部８１Ｇの高さは、前記変質層８５の当初の厚さを超えることはない。図１３（Ｆ）の例では、ＨＦによるウェットエッチング工程の後でも、わずかな未反応変質層８５が、残留改質層８５Ａとして残留している。
前記残留改質層８５Ａの厚さは、図１３（Ｅ）の改質工程を最適化することにより、最小化、あるいはゼロにすることができる。すなわち、前記変質層８５をエッチングすることなく、図１３（Ｆ）のウェットエッチング処理後の残留改質層８５Ａの膜厚をほぼゼロにすることができる。この場合、残留改質層８５Ａの下のシリコン面がエッチングされることはない。
ついで図１４（Ｇ）の工程において、前記ゲート電極８５および側壁絶縁膜８４Ａ，８４Ｂをマスクに、前記シリコン基板８１中にＢ+を、０．５ｋｅＶ以下の加速電圧下、５．０×１０15ｃｍ-2程度の高濃度でイオン注入し、前記側壁絶縁膜８４Ａ，８４Ｂの外側にソース・ドレインとなる拡散領域８１ｃ、８１ｄを、前記ソースエクステンション領域８１ａ、ドレインエクステンション領域８１ｂとそれぞれ重畳するように形成すると同時に、前記ポリシリコンゲート電極８３をＢ+により高濃度にドープする。
図１４（Ｇ）の工程では、前記シリコン基板８１の露出部分、すなわちソース拡散領域８１ｃあるいはドレイン拡散領域８１ｄが形成される部分、およびゲート電極８３の露出部分に形成される変質層２５が、このように図１３（Ｆ）の改質工程により除去、あるいは部分的に除去されているため、イオン注入は効率的になされ、注入される不純物元素が変質層２５により捕獲される問題が最小限に抑制される。このため、前記ソース・ドレイン拡散領域８１ｃ，８１ｄは高濃度にドープされ、ソース抵抗が低減されると同時に、ゲート電極８３も高濃度にドープされるため、このような超高速半導体装置において生じやすいゲート空乏化の問題が軽減される。
さらに、図１４（Ｈ）の工程で、前記拡散領域８１ｃ，８１ｄの表面およびポリシリコンゲート電極８３の表面にサリサイド工程によりコバルトシリサイドあるいはニッケルシリサイドよりなるシリサイド層８６が形成され、図１５（Ｉ）の工程において図１４（Ｈ）の構造上に層間絶縁膜８７が堆積され、前記拡散領域８１ｃ，８１ｄに対応したコンタクトホール８７Ａ，８７Ｂが、それぞれのシリサイド層８６を露出するように形成される。
さらに図１５（Ｊ）の工程において前記コンタクトホール８７Ａ，８７ＢをＷなどの導体プラグ８８Ａ，８８Ｂにより充填する。
このようにして形成されたＭＯＳトランジスタは、ソース領域８１ａ，ドレイン領域８１ｂおよびポリシリコンゲート電極８３が高濃度にドープされる好ましい特徴以外にも、図１３（Ｆ）のウェットエッチング工程で形成される段差が小さいため、かかる段差部がポケット注入領域８１ｐあるいはソース・ドレインエクステンション領域８１ａ，８１ｂの下端に近接したり、これを突き抜けたりすることがなく、ゲート長の短縮に伴うしきい値特性の変動や、リーク電流の増大などの問題が抑制される好ましい特徴を有している。さらに図１４（Ｈ）のシリサイド形成工程においても、シリサイド層８６が形成される面における変質層８５の膜厚が減少するため、シリサイド層８６中の欠陥が減少する。
また図示は省略するが、同様な工程によりｎチャネルＭＯＳトランジスタを製造することが可能である。
なお、理想的には、図１３（Ｅ）の工程で前記変質層８５はその膜厚全体にわたり改質層８５Ａに改質され、図１３（Ｆ）の工程で、図１６に示すように改質層８５Ａは全て除去されるのが好ましい。図１６は図１３（Ｆ）に対応し、さらなる説明は省略する。
また、以上の説明では、図１３（Ｅ）の改質工程においてプラズマ処理装置として、図８のダウンフロープラズマ処理装置４０を使ったが、本発明はかかる特定のプラズマ処理装置に限定されるものではなく、平行平板型、ＥＣＲ型、ＩＣＰ型、トロイダル型を含む、その他のプラズマ処理装置を使うことができる。
図１７は、前記図１３（Ｆ）のウェットエッチング工程において形成される段差部８１Ｇが、前記変質層８５の下、約３ｎｍの深さに到達した場合（図中、白丸で表記）、および前記段差部８１Ｇの深さが、それよりもさらに１ｎｍ程度大きい約４ｎｍの深さに到達した場合（図中黒丸で表記）の、ＭＯＳトランジスタのしきい値Ｖthとゲート長Ｌｇとの関係を示す。ただし図１７は、ｐチャネルＭＯＳトランジスタについての結果である。
図１７を参照するに、しきい値のばらつきは、シリコン基板面の段差部８１Ｇが約３ｎｍの場合、ゲート長が５０〜９０ｎｍの範囲では極めて小さいのに対し、シリコン基板面の段差部８１Ｇが約４ｎｍの場合、しきい値のばらつきが、ゲート長Ｌｇが７０ｎｍを切ったあたりから急増しているのがわかる。これは、前記段差部８１Ｇの深さの増大に伴い、シリコン基板８１の表面が前記ポケット注入領域８１ｐの下端に近接し、ポケット注入領域８１ｐによる短チャネルの抑制が不十分になっている事情を反映しているものと考えられる。
図１８は、このようにして得られたＭＯＳトランジスタのオン電流ロールＩonとゲート長Ｌｇとの関係を示す。ただし図１８のＭＯＳトランジスタはｎチャネルＭＯＳトランジスタであり、図１８中、白丸は、前記段差部８１Ｇが、前記変質層８５の下、約３ｎｍの深さに到達している試料についての結果を、黒丸は、前記段差部８１Ｇが前記変質層８５の下、約４ｎｍの深さに到達している試料についての結果を示す。
図１８を参照するに、前記変質層８５の下の侵食量（Ｓｉロス）が小さい場合にはゲート長の減少によるオン電流の減少は比較的小さいのに対し、前記Ｓｉロスが大きい場合にはオン電流が著しく減少しているのがわかる。いずれに場合にも、シート抵抗の変化は見られないため、図１８の結果は、前記段差部８１Ｇの高さの増大に伴う寄生抵抗の増大に対応しているものと考えられる。
これに対し、本実施例では図１３（Ｆ）のウェットエッチング工程で、エッチングが前記変質層８５の下にまで及ぶことがなく、過剰なＳｉの侵食を抑制することで、短チャネル効果を最小限に抑制することができ、ゲート長が仮に４０ｎｍ以下になったとしても、安定なしきい値特性と充分なオン電流を確保することが可能になる。

［第３実施例］
図１９（Ａ）〜図２０（Ｄ）は、本発明の第３実施例によるコンタクトホールの形成工程を示す。
図１９（Ａ）を参照するに、シリコン基板１０１中にはｐ型あるいはｎ型の拡散領域１０１ａが形成されており、前記シリコン基板１０１の表面にはＳｉＯ2などの絶縁膜１０２が形成されている。特に図１９（Ａ）の拡散領域１０１ａは、ゲート長が９０ｎｍ以下の超高速半導体装置を念頭に、拡散領域下端の深さが基板表面から２０ｎｍ以下となるように形成されている。
図１９（Ａ）の工程では、前記絶縁膜１０２上に開口部１０３Ａを有するレジストパターン１０３が形成され、前記レジストパターン１０３をマスクに前記絶縁膜１０２をＣＦあるいはＣＦＨ系のエッチングガスを使ったドライエッチング工程により除去し、前記絶縁膜１０２中に前記レジスト開口部１０３Ａに対応したコンタクトホール１２Ａを形成する。
図１９（Ｂ）は前記ドライエッチングによりシリコン基板１０１の表面が露出した直後の状態を示しており、この場合には前記コンタクトホール１０２Ａの底部に、エッチングの不均一に起因する絶縁膜の残渣１０２ｘが残留している。
そこで図２０（Ｃ）の工程で前記ドライエッチングを継続し、オーバーエッチングを行う。これにより、前記絶縁膜残渣１０２ｘは完全に除去されるが、この工程においてエッチングガス中のＣがシリコン基板１０１中に打ち込まれ、前記コンタクトホール１０２Ａの底部においてシリコン基板１０１の表面にＳｉＣを含んだ変質層１０１ｂが形成される。
そこで本実施例では図２０（Ｄ）の工程において、前記変質層１０１ｂに対し、酸素ラジカルと水素ラジカル、およびフッ素ラジカルによる改質処理を、先の図１３（Ｅ）の工程と同様にして、前記変質層１０１ｂのエッチングが生じないように実行し、前記変質層１０１ｂの少なくとも一部を、ＳｉＯ2を主成分とし、さらにＳｉＯＦあるいはＳｉＯＨを含む改質層１０１ｃに変換する。
さらに図２１（Ｅ）の工程において図２０（Ｄ）の構造を希フッ酸水溶液中においてウェットエッチング処理し、前記改質層１０１ｃを除去する。
さらに図２１（Ｆ）の工程において前記コンタクトホール１２Ａの内壁面を、Ｔａ／ＴａＮなどの密着層／拡散バリア層１０４Ａにより覆い、さらにＷなどの金属をより充填してコンタクトプラグ１０４を形成する。
本実施例においても、前記コンタクトホール１２Ａ底部において改質層除去工程により生じる侵食が最小限となり、コンタクト抵抗の低いコンタクトを、浅い拡散領域１０１ａに生じる影響を最小限に抑制しつつ、形成することが可能になる。これにより、このような超微細化高速半導体装置における配線抵抗を最小化することが可能になる。
以上、本発明をゲート長が９０ｎｍ以下の超高速半導体装置における側壁絶縁膜の形成および微細なコンタクトホールの形成を例に説明したが、本発明は微細なコンタクトホールを有するＤＲＡＭの製造をはじめ、様々な半導体装置の製造に適用可能である。
また本発明の改質工程においては、フッ素ラジカル源として、フロロカーボンガスのほかに、ＳＦ6ガスなど、他のＦ含有ガスを使うことも可能である。
（付記１）
半導体表面に形成された炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、
前記改質層をウェットエッチングにより除去する工程と
を含む半導体装置の製造方法であって、
前記改質工程は、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して実行されることを特徴とする半導体装置の製造方法。
（付記２）
前記半導体表面はＳｉ原子を含み、前記変質層は、ＳｉＣを含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記半導体表面は、シリコン基板表面であることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）
前記半導体表面は、ポリシリコン膜表面であることを特徴とする付記１または２記載の半導体装置の製造方法。
（付記５）
前記改質工程は、前記変質層のエッチングが実質的に生じないような条件で実行されることを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記６）
前記元素は、水素およびハロゲンよりなる群から選択されることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置の製造方法。
（付記７）
前記元素は、水素またはフッ素よりなることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置の製造方法。
（付記８）
前記酸素ラジカルは、酸素ガスをプラズマにより励起することで形成され、
前記フッ素の活性種は、フロロカーボンガスまたはＳＦ6ガスを前記プラズマにより励起することにより供給されることを特徴とする付記７記載の半導体装置の製造方法。
（付記９）
前記フロロカーボンガスは、ＣＦ4を含むことを特徴とする付記９記載の半導体装置の製造方法。
（付記１０）
前記改質工程は、前記半導体表面を有する半導体基板に、基板バイアスを印加することなく実行されることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置の製造方法。
（付記１１）
絶縁膜を、フルオロカーボンガスをエッチングガスとして使うドライエッチング法により除去することにより、前記絶縁膜が覆っている半導体表面を露出する工程と、
前記半導体表面に、前記ドライエッチング工程により形成された炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、
前記改質層をウェットエッチングにより除去する工程と
を含む半導体装置の製造方法であって、
前記改質工程は付記１〜１０のうち、いずれか一項に記載の方法により実行されることを特徴とする半導体装置の製造方法。
（付記１２）
半導体表面上に形成されたポリシリコンゲート電極を覆うように前記半導体表面上に絶縁膜を形成する工程と、
前記絶縁膜を、前記半導体表面が露出するように、また前記ポリシリコンゲート電極の上面が露出するように、フルオロカーボンガスをエッチングガスとして使うドライエッチング法によりエッチバックし、前記ポリシリコンゲート電極の両側壁面に側壁絶縁膜を形成する工程と、
前記半導体表面に前記エッチバック工程の際に形成された、炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、
前記改質層をウェットエッチングにより除去する工程と
を含む半導体装置の製造方法であって、
前記改質工程は付記１〜１０のうち、いずれか一項に記載の方法により実行されることを特徴とする半導体装置の製造方法。
（付記１３）
前記ゲート電極は、９０ｎｍ以下のゲート長を有することを特徴とする付記１２記載の半導体装置の製造方法。
（付記１４）
前記ウェットエッチング工程の後、前記半導体表面に不純物元素をイオン注入する工程を特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
（付記１５）
前記ウェットエッチング工程の後、前記半導体表面にシリサイド層を形成する工程を有することを特徴とする付記１〜１４のうち、いずれか一項記載の半導体装置の製造方法。
（付記１６）
半導体基板と、
前記半導体基板の主表面上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側に形成されたソース／ドレイン領域と、
前記ゲート電極の両側面上に形成された側壁絶縁膜のさらに両側に形成された段差とを有し、
前記段差が５ｎｍ以下であることを特徴とする半導体装置。
（付記１７）
さらに、前記ソース／ドレイン領域および前記ゲート電極上にシリサイド層を有し、
前記段差は、前記シリサイド層の下にＳｉＣを含まない深さまでエッチングしてなることを特徴とする請求項１６記載の半導体装置。
（付記１８）
前記段差は、ウェットエッチングにより形成されてなることを特徴とする請求項１６または１７記載の半導体装置。
（付記１９）
前記ゲート電極は、９０ｎｍ以下のゲート長を有することを特徴とする請求項１６〜１８記載の半導体装置。
（Ａ），（Ｂ）は、本発明の関連技術によるコンタクトプラグの形成工程を説明する図（その１）である。 （Ｃ），（Ｄ）は、本発明の関連技術によるコンタクトプラグの形成工程を説明する図（その２）である。 前記本発明関連技術の課題を説明する図である。 （Ａ）〜（Ｄ）は、本発明の他の関連技術による半導体装置の製造工程を説明する図である。 （Ａ）〜（Ｄ）は、本発明のさらに他の関連技術を説明する図である。 （Ａ）〜（Ｄ）は、図５（Ａ）〜（Ｄ）の関連技術の問題点を説明する図である。 図５（Ａ）〜（Ｄ）の関連技術の問題点を説明する別の図である。 本発明で使われるプラズマ処理装置の構成を示す図である。 （Ａ）〜（Ｃ）は、本発明の第１実施例による基板処理方法を説明する図である。 図９（Ａ）〜（Ｃ）の基板処理方法の評価を説明する図である。 （Ａ），（Ｂ）は、本発明の第２実施例による半導体装置の製造方法を説明する図（その１）である。 （Ｃ），（Ｄ）は、本発明の第２実施例による半導体装置の製造方法を説明する図（その２）である。 （Ｅ），（Ｆ）は、本発明の第２実施例による半導体装置の製造方法を説明する図（その３）である。 （Ｇ），（Ｈ）は、本発明の第２実施例による半導体装置の製造方法を説明する図（その４）である。 （Ｉ），（Ｊ）は、本発明の第２実施例による半導体装置の製造方法を説明する図（その５）である。 本発明第２実施例の一変形例を示す図である。 本発明第２実施例による半導体装置の特性を示す図である。 本発明第２実施例による半導体装置の特性を示す別の図である。 （Ａ），（Ｂ）は、本発明の第３実施例による半導体装置の製造方法を説明する図（その１）である。 （Ｃ），（Ｄ）は、本発明の第３実施例による半導体装置の製造方法を説明する図（その２）である。 （Ｅ），（Ｆ）は、本発明の第３実施例による半導体装置の製造方法を説明する図（その３）である。
符号の説明
１１，１０１ 基板
１１ａ，１０１ａ 拡散領域
１１ｂ，１０１ｂ 変質層
１０１ｃ 改質層
１２，１０２ 層間絶縁膜
１２Ａ，１０２Ａ コンタクトホール
１２ｘ，１０２ｘ 絶縁膜残渣
１３，１０３ レジスト膜
１３Ａ，１０３Ａ レジスト開口部
１４，１０４ コンタクトプラグ
１４Ａ，１０４Ａ 密着／拡散防止膜
２１ シリコン基板
２１Ｇ 段差部
２１ａ，２１ｂ 拡散領域
２２ ゲート絶縁膜
２３ ポリシリコンゲート電極
２４ 絶縁膜
２４Ａ，２４Ｂ 側壁絶縁膜
２４ｘ 絶縁膜残渣
２５ 変質層
４０ プラズマ処理装置
４１ 処理容器
４１Ａ 基板保持台
４１Ｂ，４１Ｃ 排気ポート
４１Ｄ 絶縁部
４３ シャワーヘッド
４３Ａ 石英シャワーヘッド本体
４４Ａ〜４４Ｅ ガスライン
４５ マイクロ波源
４６ 高周波源
６０ シリコン基板
６１ 変質層
６１Ａ 改質層
８１ シリコン基板
８１Ａ 素子領域
８１Ｂ 素子分離絶縁膜
８１Ｇ 段差部
８１ａ，８１ｂ ソース・ドレインエクステンション拡散領域
８１ｃ，８１ｄ ソース・ドレイン拡散領域
８１ｐ ポケット注入領域
８２ ゲート絶縁膜
８３ ポリシリコンゲート電極
８４ 絶縁膜
８４Ａ，８４Ｂ 側壁絶縁膜
８５ 変質層
８５Ａ 改質層
８６ シリサイド層
８７ 層間絶縁膜
８７Ａ，８７Ｂ コンタクトホール
８８Ａ，８８Ｂ コンタクトプラグ

Claims (10)

  1. 半導体表面に形成された炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、
    前記改質層をウェットエッチングにより除去する工程と
    を含む半導体装置の製造方法であって、
    前記改質工程は、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して実行されることを特徴とする半導体装置の製造方法。
  2. 前記半導体表面はＳｉ原子を含み、前記変質層は、ＳｉＣを含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記元素は、水素およびハロゲンよりなる群から選択されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記元素は、水素またはフッ素よりなることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
  5. 前記酸素ラジカルは、酸素ガスをプラズマにより励起することで形成され、
    前記フッ素の活性種は、フロロカーボンガスまたはＳＦ6を前記プラズマにより励起することにより供給されることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 半導体表面上に形成されたポリシリコンゲート電極を覆うように前記半導体表面上に絶縁膜を形成する工程と、
    前記絶縁膜を、前記半導体表面が露出するように、また前記ポリシリコンゲート電極の上面が露出するように、フルオロカーボンガスをエッチングガスとして使うドライエッチング法によりエッチバックし、前記ポリシリコンゲート電極の両側壁面に側壁絶縁膜を形成する工程と、
    前記半導体表面に前記エッチバック工程の際に形成された、炭素を含む変質層を、酸素ラジカルに曝露することにより改質し、改質層を形成する工程と、
    前記改質層をウェットエッチングにより除去する工程と
    を含む半導体装置の製造方法であって、
    前記改質工程は請求項１〜５のうち、いずれか一項に記載の方法により実行されることを特徴とする半導体装置の製造方法。
  7. 半導体基板と、
    前記半導体基板の主表面上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の両側に形成されたソース／ドレイン領域と、
    前記ゲート電極の両側面上に形成された側壁絶縁膜のさらに両側に形成された段差とを有し、
    前記段差が５ｎｍ以下であることを特徴とする半導体装置。
  8. さらに、前記ソース／ドレイン領域および前記ゲート電極上にシリサイド層を有し、
    前記段差は、前記シリサイド層の下にＳｉＣを含まない深さまでエッチングしてなることを特徴とする請求項７記載の半導体装置。
  9. 前記段差は、ウェットエッチングにより形成されてなることを特徴とする請求項７または８記載の半導体装置。
  10. 前記ゲート電極は、９０ｎｍ以下のゲート長を有することを特徴とする請求項７〜１０記載の半導体装置。
JP2004247143A 2004-08-26 2004-08-26 半導体装置の製造方法 Expired - Fee Related JP4343798B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004247143A JP4343798B2 (ja) 2004-08-26 2004-08-26 半導体装置の製造方法
US10/991,498 US7416988B2 (en) 2004-08-26 2004-11-19 Semiconductor device and fabrication process thereof
US12/213,759 US20080274607A1 (en) 2004-08-26 2008-06-24 Semiconductor device and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004247143A JP4343798B2 (ja) 2004-08-26 2004-08-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006066621A true JP2006066621A (ja) 2006-03-09
JP4343798B2 JP4343798B2 (ja) 2009-10-14

Family

ID=35943917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247143A Expired - Fee Related JP4343798B2 (ja) 2004-08-26 2004-08-26 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7416988B2 (ja)
JP (1) JP4343798B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032036A (ja) * 2014-07-29 2016-03-07 富士通セミコンダクター株式会社 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975099B2 (ja) * 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
US5383984A (en) * 1992-06-17 1995-01-24 Tokyo Electron Limited Plasma processing apparatus etching tunnel-type
JPH06151395A (ja) * 1992-11-10 1994-05-31 Matsushita Electric Ind Co Ltd Ｓｉ清浄表面形成方法
KR0130376B1 (ko) * 1994-02-01 1998-04-06 문정환 반도체소자 제조방법
JP3384622B2 (ja) 1994-09-06 2003-03-10 三洋電機株式会社 基板の処理方法
US5762813A (en) * 1995-03-14 1998-06-09 Nippon Steel Corporation Method for fabricating semiconductor device
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3422148B2 (ja) 1995-10-31 2003-06-30 ソニー株式会社 半導体装置の製造方法
TW376551B (en) * 1996-08-07 1999-12-11 Matsushita Electric Ind Co Ltd Aftertreatment method of dry etching and process of manufacturing semiconductor device
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US6231775B1 (en) * 1998-01-28 2001-05-15 Anon, Inc. Process for ashing organic materials from substrates
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6232219B1 (en) * 1998-05-20 2001-05-15 Micron Technology, Inc. Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures
JP3251245B2 (ja) * 1998-06-10 2002-01-28 松下電器産業株式会社 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JP2000100749A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6214736B1 (en) * 1998-10-15 2001-04-10 Texas Instruments Incorporated Silicon processing method
US6033952A (en) * 1998-11-30 2000-03-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US6242350B1 (en) * 1999-03-18 2001-06-05 Taiwan Semiconductor Manufacturing Company Post gate etch cleaning process for self-aligned gate mosfets
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
JP2001085392A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6303482B1 (en) * 2000-06-19 2001-10-16 United Microelectronics Corp. Method for cleaning the surface of a semiconductor wafer
JP2002184716A (ja) * 2000-12-11 2002-06-28 Sharp Corp 半導体装置の製造方法
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6455333B1 (en) * 2001-02-28 2002-09-24 Advanced Micro Devices, Inc. Method of achieving stable deep ultraviolet (DUV) resist etch rate for gate critical dimension (CD)
TW518688B (en) * 2001-04-26 2003-01-21 Silicon Integrated Sys Corp Etching process of dielectric layer
US6834656B2 (en) * 2001-05-23 2004-12-28 Axcelis Technology, Inc. Plasma process for removing polymer and residues from substrates
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
US6528423B1 (en) * 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US7094613B2 (en) * 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032036A (ja) * 2014-07-29 2016-03-07 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7416988B2 (en) 2008-08-26
JP4343798B2 (ja) 2009-10-14
US20060046493A1 (en) 2006-03-02
US20080274607A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
TWI779063B (zh) 半導體結構與其形成方法
US6667246B2 (en) Wet-etching method and method for manufacturing semiconductor device
US7220635B2 (en) Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
US7256137B2 (en) Method of forming contact plug on silicide structure
JP4282616B2 (ja) 半導体装置の製造方法
US20070040227A1 (en) Reducing gate dielectric material to form a metal gate electrode extension
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
CN111834291A (zh) 半导体装置的制造方法
US20070170588A1 (en) Connection structure and fabrication method for the same
JP4377721B2 (ja) 半導体装置の製造方法
JP3727299B2 (ja) 半導体装置の製造方法
JP4343798B2 (ja) 半導体装置の製造方法
JP2011187498A (ja) 半導体装置の製造方法
JP2010056574A (ja) 半導体装置の製造方法
JP2006165189A (ja) 半導体装置の製造方法
KR20070018223A (ko) 반도체 소자의 제조방법
KR100567530B1 (ko) 반도체 소자의 산화막 형성 방법
JP2007184420A (ja) 半導体装置の製造方法
JP2006203109A (ja) 半導体装置およびその製造方法
KR100603510B1 (ko) 반도체 소자의 제조 방법
JP2005136097A (ja) 半導体装置の製造方法
TW200529326A (en) Offset spacer manufacturing for critical dimension precision
JP4380414B2 (ja) 半導体装置の製造方法
JP2005277285A (ja) 半導体装置の製造方法
KR100408862B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4343798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees