KR101209827B1 - 선택적인 식각 방법 - Google Patents

선택적인 식각 방법 Download PDF

Info

Publication number
KR101209827B1
KR101209827B1 KR1020067018098A KR20067018098A KR101209827B1 KR 101209827 B1 KR101209827 B1 KR 101209827B1 KR 1020067018098 A KR1020067018098 A KR 1020067018098A KR 20067018098 A KR20067018098 A KR 20067018098A KR 101209827 B1 KR101209827 B1 KR 101209827B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid etchant
liquid
fluoride ions
etchant
Prior art date
Application number
KR1020067018098A
Other languages
English (en)
Other versions
KR20070005612A (ko
Inventor
하랄드 크라우스
마틴 클래스
Original Assignee
램 리서치 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 아게 filed Critical 램 리서치 아게
Publication of KR20070005612A publication Critical patent/KR20070005612A/ko
Application granted granted Critical
Publication of KR101209827B1 publication Critical patent/KR101209827B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

기판의 표면에 평행한 최소의 평균 속도(v)를 발생시키기에 충분히 빠른 흐름으로 상기 기판의 표면에 걸쳐서 액체 에천트를 흐르게 함으로써, 제 2 물질에 대해 높은 선택도를 가지고 기판 위의 제 1 물질을 선택적으로 식각하는 방법이 개시된다.
식각 선택도, 유전 상수, 액체 에천트, 식각액, 선택 식각, 반도체 공정

Description

선택적인 식각 방법{METHOD FOR SELECTIVE ETCHING}
본 발명은 제 2 물질에 대해 높은 선택도를 가지고 기판 위의 제 1 물질을 선택적으로 식각하는 방법에 관한 것이다.
이러한 선택적인 식각은 반도체 디바이스 제조 공정, 또는 예를 들어 평판 디스플레이를 제조하는 데에 이용될 수 있다. 따라서, 상기 기판은 반도체 웨이퍼 또는 평판 디스플레이가 될 수 있다.
이러한 공정은 높은 유전 상수를 갖는 유전 물질(높은 k값 유전체)을 포함하는 게이트 스택들을 성공적으로 통합시키는 데에 이용될 수 있다. US2003/0109106A1에 개시된 바와 같이, 높은 k값 유전체의 예는 실리케이트(silicate), 알루민산염(aluminate), 티탄산염(titanate) 및 금속 산화물을 포함한다. 실리케이트의 높은 k값 유전체의 예는, (예를 들어, Zr 및 Hf로) 금속 도핑된 실리콘 산화물 및 실리콘 옥시나이트라이드를 비롯하여, Ta, Al, Ti, Zr, Y, La 및 Hf의 실리케이트를 포함한다. 알루민산염의 예는 Zr 화합물 및 Hf 화합물 등의 내화성(refractory) 금속 알루민산염 및 La, Lu, Eu, Pr, Nd, Gd 및 Dy 등의 란탄 계열 금속들의 알루민산염을 포함한다. 타탄산염의 높은 k값 유전체의 예는 BaTiO3, SrTiO3 및 PdZrTiO3를 포함한다. 금속 산화물의 높은 k값 유전체의 예는 Zr 및 Hf 등의 내화성 금속의 산화물 및 La, Lu, Eu, Pr, Nd, Gd 및 Dy 등의 란탄 계열 금속들의 산화물을 포함한다. 금속 산화물의 높은 k값 유전체의 부가적인 예는 Al2O3, TiO2, Ta2O5, Nb2O5 및 Y2O3를 포함한다.
높은 k값 유전체는 일반적으로 산화물 절연물의 섬(island)을 갖는 기판 위에 층으로 형성된다. 높은 k 유전층은 스핀 코팅, 화학 기상 증착(예를 들어, 원자층 증착=ALD), 물리 기상 증착, 분자 빔 에피택시 또는 액적 증착(mist deposition) 등의 임의의 적절한 공정에 의해 형성된다. 일반적으로, 식각 전에, 높은 k값 유전체는 기판 위에 연속층을 형성한다. 일 실시예에서, 이 층은 약 1nm 내지 약 100nm의 두께를 갖는다. 다른 실시예에서, 이 층은 3nm 내지 약 50nm의 두께를 갖는다. 또 다른 실시예에서, 이 층은 약 2nm 내지 약 30nm의 두께를 갖는다.
예를 들어, 하프늄 산화물(HfO2)은 원자층 화학 기상 증착(ALCVD=원자층 증착=ALD)을 통해 기판 위에 증착될 수 있다(US2003/0230549A1). 상기 하프늄 산화물의 단순 결정 구조(merely crystalline structure)를 달성하기 위해, 기판은 (예를 들어, 550℃에서 1분 동안) 열처리 된다. 이러한 열처리는 포스트 증착 어닐(PDA)이라 불린다.
US2003/0230549A1에서 제안된 바와 같이, 플라즈마 기반의 이온 충격에 의한 전처리를 통해 높은 k값 유전체의 습식 식각 선택도를 높일 수 있다. 이는 단지, 각 유전 물질이 고도의 결정체인 경우, 이러한 유전 물질을 액체 에천트(etchant)로 식각하는 것은 거의 불가능하기 때문이다. 따라서, 결정 구조의 손상이 제안된다.
이러한 전처리된 유전체의 습식 식각은, 2003년 10월 플로리다주 올랜도에서 개최된 ECS Fall Meeting에서 M.Claes 등에 의해 제출된 "Hf 기반 층들의 선택적인 습식 식각(Selective Wet Etching of Hf-based Layers)", IMEC-UCP-IIAP 3장에 개시되어 있다. 식각액을 최적화하여 선택도를 증가시키기 위한 많은 노력이 이루어졌다. 제안된 에천트는 불화 수소산 및 낮은 pH(<3)를 얻기 위한 산 그리고/또는 낮은 유전 상수를 얻기 위한 알코올(alcohol)을 포함한다. 바람직한 에천트는 불화 수소산과, 산 및 알코올 모두를 포함한다.
본 발명의 목적은 제 2 물질(예를 들어, 실리콘 이산화물(예를 들어, TEOS(테트라 에톡시시레인), ThOx(열 산화물), 실리콘(예를 들어, 벌크 실리콘, 다결정 실리콘))에 대해 높은 선택도를 가지고 기판 위의 제 1 물질(예를 들어, 높은 k값 유전체)을 식각하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 다른 모든 물질들, 특히 열적으로 생성되는 실리콘 산화물(약어 THOX인 열 산화물) 및 다결정 실리콘(폴리실리콘)과 같은 절연 물질들에 대해 선택도를 제공하는 것이다.
본 발명은 선택적인 식각 방법을 제공함으로써 이러한 목적들을 달성하는 바, 이러한 선택적인 식각 방법은:
ㆍ 기판 위에 그룹 A로부터 선택되는 제 1 물질을 제공하는 단계와;
ㆍ 기판 위에 그룹 B로부터 선택되는 제 2 물질을 제공하는 단계와; 그리고
ㆍ 기판의 표면에 평행한 최소 0.1 미터/초의 평균 속도(v)를 발생시키기에 충분히 빠른 흐름으로 상기 기판의 표면에 걸쳐서 흐르는 액체 에천트에 의해, 상기 제 2 물질에 대해 적어도 2:1의 선택도를 가지고 상기 제 1 물질을 선택적으로 식각하는 단계를 포함한다. 바람직한 속도는 0.5 미터/초 이상이다.
제 1 물질은, 화학 조성 또는 결정 구조에 있어서, 또는 양쪽 모두에 있어서 제 2 물질과 다르다.
최소 속도는 아래와 같은 폐쇄 흐름, 즉:
ㆍ 기판(웨이퍼)과 실질적으로 평행한 판을 제공함으로써, 상기 기판과 상기 판 사이에 갭을 발생시키고(이때, 갭 간격(d)을 갖는다),
ㆍ 상기 액체 에천트를 갭 내에 유입시킴으로써, (판을 향하는) 기판의 표면과 (기판을 향하는) 판의 표면을 적시고,
ㆍ 상기 액체 에천트를 갭 내에 속도(v)로 유입시킴으로써 달성될 수 있다.
상기 갭의 소정의 단면 영역(들)에 대해, 필요한 체적 흐름(Q)은 최소 속도를 달성하도록 선택될 수 있다. 이를 테면, 0.2 m 기판 직경(예를 들어, 200 mm 웨이퍼) 및 갭 간격(d = 1mm)이 2×10-5 m3/s(= 1.2 리터/분)의 최소 체적 흐름을 유발한다.
웨이퍼에 걸쳐서 최소의 속도를 갖는 흐름을 발생시키기 위한 다른 가능성은 이러한 최소의 속도에서 에천트를 프리빔(free beam)으로 기판 위에 분사하는 것이다. 이는, 프리빔으로서 분사되는 액체는 실질적으로 어떠한 속도 감소도 없이 기판의 표면에 평행한 방향으로 안내되기 때문이다. 노즐로부터 속도(vo)로 프리빔으로서 분사되는 액체는, 그 액체가 다음의 방정식에 따라 기판의 표면에 위로부터 분사되느냐 아니면 아래로부터 분사되느냐에 의존하여 더욱 가속되거나 또는 감속되는 바, 여기서 va는 웨이퍼와 접촉할 때의 액체의 속도이다.
위로부터 분사되는 액체:
va 2 = vo 2 +2gl
아래로부터 분사되는 액체:
va 2 = vo 2 - 2gl
va : 웨이퍼와 접촉할 때의 액체의 속도
vo : 분사 노즐을 떠날 때의 액체의 속도
g : 중력으로 인한 가속도
l : 노즐과 기판 표면 간의 높이 차이
프리빔으로서 기판 위에 분사되는 액체는, 기판의 표면에 걸쳐서 흐를 때 분사 상태(shooting state)의 흐름을 갖는다. 이것은 1 보다 큰 프루드 수(Froude number)(Fr = v2/(g*h)(여기서 v는 기판을 횡단하여 흐르는 액체의 속도이고, g는 중력으로 인한 가속도이며, 그리고 h는 기판을 횡단하여 흐르는 액체막의 높이이다)에 의해 설명된다.
놀랍게도, 기판들이 식각액 내에 침지되는 종래의 선택적인 식각 공정들과 비교하여, 본 발명의 방법을 이용하여 식각 공정의 선택도를 상당히 증가시킬 수 있다는 것을 발견하였다. 이론에 얽매이지 않으면서, 높은 속도에 의해 선택도가 상당히 증가하는 이유는 매우 얇은 확산층 그리고/또는 반응 장소로부터의 반응물 그리고/또는 부산물의 빠른 이송에 기인된 것으로 여겨지고 있다.
바람직한 실시예에서, 액체는 기판 위에 연속적인 흐름으로 분사되어, 기판의 표면에 도포된다. 이러한 연속적인 흐름은 상기 액체를 프리빔으로서 분사하는 미디어 노즐(media nozzle)을 통해 달성될 수 있다.
다른 실시예는, 액체 흐름의 충돌점(impact point)이 시간 경과에 따라 기판의 표면 상에서 이동하는 방법을 이용한다. 이러한 충돌점은 기판의 표면과 액체의 프리빔의 축 간의 교점으로서 정의된다. 기판이 회전하고 액체가 미디어 암(arm) 위의 노즐을 통해 분사되는 경우에는, 기판을 횡단하는 미디어 암을 이동시킴으로써 상기 충돌점을 이동시킨다. 이렇게 충돌점을 이동시키게 되면, 균일성이 보다 양호해진다.
비록 속도가 체적 흐름에 주로 의존하는 것은 아니지만, 기판 위에 액체가 분사될 때 그 기판을 균일하게 덮기 위해서는 최소 체적 흐름을 사용하는 것이 유용하다. 적어도 0.05 리터/분(특히, 적어도 0.5 리터/분)의 체적 흐름이 바람직하다.
상기 액체 에천트에 노출되는 동안 상기 기판을 회전시키게 되면, 기판 위에서의 액체의 필요한 최소 속도를 유지하는 데 도움이 된다. 이것은, 액적을 기판 위에 낙하시키는 경우에 필요하다. 상기 기판을 회전시킴으로써 얻을 수 있는 다른 장점은 기판으로부터 비산 제거한다는 것이다. 이에 따라, 액체는 주위의 용기에 의해 수집되어 재순환된다. 100 rpm 이상, 특히 300 rpm 이상의 스핀 속도로 기판을 회전시키는 것이 바람직하다.
바람직한 방법에서, 상기 설명한 그룹 A는, 예를 들어, 금속 산화물(예를 들어, 하프늄 산화물, 지르코늄 산화물, ZrzHfyOx) 또는 실리케이트(예를 들어, ZrzSiyOx, HfzSiyOx) 또는 알루민산염(예를 들어, HfzAlyOx 및 ZrzAlyOx) 또는 상기 설명한 다른 물질들과 같은, 높은 유전 상수를 갖는 물질(높은 k값 물질)을 포함한다.
그룹 B는 바람직하게는 실리콘 이산화물(예를 들어, TEOS, ThOx), 실리콘(예를 들어, 벌크 실리콘, 다결정 실리콘)을 포함한다. 본 발명에 따른 방법은, 특히 불화물 이온들을 포함하는 액체 에천트가 이용될 때 실리콘 이산화물에 대해 제 1 물질을 선택적으로 식각하는 데에 특히 유용하다.
선택도를 더욱 증가시키기 위해, 제 1 물질은 전처리되어 물질의 구조를 손상시킨다. 이것은, 물질이 사전의 어닐링 단계에 의해 단순 결정 구조를 갖는 경우에 필요하다.
이러한 전처리는 고에너지 입자 충격(예를 들어 Si, Ge, B, P, Sb, As, O, N, Ar, BF3 등의 종(species)에 의한 이온 충격)이 될 수 있다.
상기 방법의 또 다른 바람직한 실시예는 하기의 그룹으로부터 선택되는 액체 에천트를 사용한다:
ㆍ 불화물 이온들 및 유전 상수를 낮추기 위한 첨가물, 예를 들어 알코올을 포함하는 용액,
ㆍ 불화물 이온들을 포함하는 산성 수용액, 및
ㆍ 불화물 이온들 및 유전 상수를 낮추기 위한 첨가물, 예를 들어 알코올을 포함하는 산성 수용액.
상기 액체 에천트는 불화물 이온들을 포함할 수 있고, 3 미만의 pH 값을 갖는다. 2 미만의 pH 값이 바람직하다. 이러한 pH 값을 달성하기 위해, 염산, 황산, 인산 또는 질산과 같은 강한 무기산이 본 기술 분야에 잘 알려져 있다. 이것은 HF2 - 음이온의 생성을 억제하기 위한 것이다.
바람직한 액체 에천트는 불화물 이온들을 0.1 몰/리터 미만(F-로서 계산되는 분석 농도) 포함한다.
본 발명의 추가의 상세한 사항들 및 장점들은 바람직한 실시예의 상세한 설명 및 도면으로부터 이해될 수 있다.
도 1은 본 발명의 방법이 적용될 수 있는 기판의 개략도이다.
도 2 및 도 3은 서로 다른 방법들을 비교하는 서로 다른 물질들에 대한 식각 속도의 그래프를 나타낸다.
본 발명의 방법의 바람직한 실시예는 FET의 소스 영역 및 드레인 영역으로부터 높은 k값 물질을 선택적으로 제거하는 것에 대해 설명된다. 도 1은 높은 k값 물질을 이용하여 FET를 제조하는 동안의 기판의 개략도이다. FET(1)는, 필드 산화물 섬(7)(예를 들어, ThOx)을 갖는 벌크 실리콘(2) 위에 제조되며, 벌크 실리콘(2)과 필드 산화물 섬 위에는 높은 k값 물질(예를 들어, HfO2)(4)이 증착되고, 높은 k값 물질 위에는 폴리실리콘층(3)이 형성된다. 폴리실리콘층은 패터닝되어 소스 영역(5) 및 드레인 영역(6)을 위한 갭들을 제공한다. 높은 k값 물질은 폴리실리콘층(3) 또는 필드 산화물 섬(7)에 영향을 주지 않으면서 소스 영역(5) 및 드레인 영역(6)으로부터 그리고 필드 산화물 섬(7) 위로부터 제거되어야 한다.
서로 다른 식각 기술을 이용하는 서로 다른 물질들의 식각 속도를 비교하기 위한 연구가 이루어졌다. 도 2는 서로 다른 물질들, 즉 (1) 증착된 HfO2, (2) 포스트 증착 어닐(PDA) 처리되고, 식각(이온 충격) 전에 전처리되는 HfO2, 및 (3) 열 산화물에 대한 식각 속도의 그래프를 나타낸다. 서로 다른 방법들, 즉 기판을 식각 배쓰(etch bath) 내에 액침하는 방법 및 스핀 처리기 내에서 회전하고 있는 기판(900rpm) 위에 에천트를 연속 흐름(프리빔)으로 분사하는 방법을 비교하였다. 에천트는 알코올, HCl 및 HF를 포함하는 혼합물이다. 모든 실험에 대해, 55℃의 온도가 이용되었다.
도 2의 그래프로부터 알 수 있는 바와 같이, 기판을 횡단하는 속도를 높게 하면 HfO2 및 ThOx의 식각 속도는 감소한다. 어닐되고 전처리된 HfO2의 식각 속도는 단지 1.3 배(factor) 만큼 감소한 반면, ThOx의 식각 속도는 9 배 만큼 감소한다. 증착되어 평평한 HfO2의 식각 속도는 단지 3.5 배 만큼 감소된다. 이에 따라, ThOx에 대한 (어닐 및 전처리된) HfO2의 식각 선택도는 12:1에서 88:1로 증가한다. 온도 및 에천트의 조성을 변경하지 않은 채로 유지할 때, 이와 같이 선택도가 7배 만큼 개선되는 것은 놀랄만한 것이다.
다른 실시예에서는, 55℃에서, 물, HCl(2.4 몰/리터) 및 HF(0.05 몰/리터)의 혼합물이 이용되었다. 도 3의 그래프 역시 기판을 횡단하는 흐름 속도를 높게 하면 HfO2 및 ThOx의 식각 속도가 감소함을 보여준다. ThOx에 대한 (어닐 및 전처리된) HfO2의 식각 선택도는 18:1(식각 배쓰에 침지하는 경우)에서 93:1(스핀 처리기에서 기판을 횡단하는 흐름 속도를 높게 하는 경우)로 증가한다.

Claims (15)

  1. 입자 충격을 이용하여 전처리된 HfO2 또는 ZrO2인 제 1 물질을 제공하는 단계와;
    기판 위에 제 2 물질로서 이산화규소를 제공하는 단계와; 그리고
    상기 기판의 표면에 평행한 최소 0.1 미터/초의 평균 속도(v)를 발생시키는 유속으로 상기 기판의 표면에 걸쳐서 흐르는 액체 에천트에 의해, 상기 제 2 물질에 대해 적어도 2:1의 선택도를 가지고 상기 제 1 물질을 선택적으로 식각하는 단계를 포함하고,
    상기 액체 에천트는 상기 기판의 표면 상에 연속적인 흐름으로 분사되어 도포되고,
    상기 액체 에천트는 적어도 0.5 리터/min의 유량으로 분배되고,
    상기 기판은 상기 액체 에천트에 노출되는 동안에 회전되고,
    상기 액체 에천트는
    - 상기 용액의 유전 상수를 낮추기 위한 첨가제와 불화물 이온을 가지는 용액과,
    - 불화물 이온을 가지는 산성이며 수성인 용액과,
    - 유전 상수를 낮추기 위한 첨가제, 즉 알콜과 불화물 이온을 가진 산성이고 수성인 용액으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 선택적인 식각 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 액체 흐름의 충돌점이 시간 경과에 따라 상기 기판의 표면 상에서 이동하는 것을 특징으로 하는 선택적인 식각 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 액체 에천트는 불화물 이온들을 포함하는 것을 특징으로 하는 선택적인 식각 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항에 있어서,
    상기 액체 에천트는 불화물 이온들을 0.01 몰/리터 미만의 분석 농도로 포함하고, 상기 분석 농도는 F-로서 계산되는 것을 특징으로 하는 선택적인 식각 방법.
  13. 제 1 항에 있어서,
    상기 액체 에천트는 불화물 이온들을 포함하고, 3 미만의 pH 값을 갖는 것을 특징으로 하는 선택적인 식각 방법.
  14. 삭제
  15. 삭제
KR1020067018098A 2004-02-11 2006-09-05 선택적인 식각 방법 KR101209827B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AT2122004 2004-02-11
ATA212/2004 2004-02-11
PCT/EP2005/050510 WO2005078783A1 (en) 2004-02-11 2005-02-07 Method for selective etching

Publications (2)

Publication Number Publication Date
KR20070005612A KR20070005612A (ko) 2007-01-10
KR101209827B1 true KR101209827B1 (ko) 2012-12-07

Family

ID=34842242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018098A KR101209827B1 (ko) 2004-02-11 2006-09-05 선택적인 식각 방법

Country Status (7)

Country Link
US (1) US20070158307A1 (ko)
EP (1) EP1716589A1 (ko)
JP (1) JP4953198B2 (ko)
KR (1) KR101209827B1 (ko)
CN (1) CN1918699B (ko)
TW (1) TWI306625B (ko)
WO (1) WO2005078783A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
US20060054595A1 (en) * 2004-09-10 2006-03-16 Honeywell International Inc. Selective hafnium oxide etchant
EP1944801A1 (en) * 2007-01-10 2008-07-16 Interuniversitair Microelektronica Centrum Methods for manufacturing a CMOS device with dual work function
CN105428253B (zh) * 2015-12-23 2018-09-28 通富微电子股份有限公司 半导体封装中控制凸点蚀刻底切的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) * 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20030230549A1 (en) * 2002-06-13 2003-12-18 International Business Machines Corporation Method for etching chemically inert metal oxides
US20030235985A1 (en) * 2002-06-14 2003-12-25 Christenson Kurt K. Method for etching high-k films in solutions comprising dilute fluoride species

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103687B2 (ja) * 1988-08-12 1994-12-14 大日本スクリーン製造株式会社 回転式表面処理方法および回転式表面処理における処理終点検出方法、ならびに回転式表面処理装置
WO2000052747A1 (en) * 1999-03-03 2000-09-08 Fsi International, Inc. Method and system to uniformly etch substrates using an etching composition comprising a fluoride ion source and a hydrogen ion source
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
JP3795867B2 (ja) * 2003-01-30 2006-07-12 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
JP2005032914A (ja) * 2003-07-10 2005-02-03 Dainippon Screen Mfg Co Ltd 酸化ハフニウムのエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) * 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20030230549A1 (en) * 2002-06-13 2003-12-18 International Business Machines Corporation Method for etching chemically inert metal oxides
US20030235985A1 (en) * 2002-06-14 2003-12-25 Christenson Kurt K. Method for etching high-k films in solutions comprising dilute fluoride species

Also Published As

Publication number Publication date
TW200536012A (en) 2005-11-01
JP2007522663A (ja) 2007-08-09
EP1716589A1 (en) 2006-11-02
KR20070005612A (ko) 2007-01-10
WO2005078783A1 (en) 2005-08-25
TWI306625B (en) 2009-02-21
US20070158307A1 (en) 2007-07-12
CN1918699B (zh) 2010-12-08
CN1918699A (zh) 2007-02-21
JP4953198B2 (ja) 2012-06-13

Similar Documents

Publication Publication Date Title
US6656852B2 (en) Method for the selective removal of high-k dielectrics
US6921702B2 (en) Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
CN100592472C (zh) 用于除去薄膜层的预蚀刻注入损伤
US6709911B1 (en) Method for making a semiconductor device having a high-k gate dielectric
KR20070057161A (ko) 선택 에칭방법
KR101209827B1 (ko) 선택적인 식각 방법
US20040188385A1 (en) Etching agent composition for thin films having high permittivity and process for etching
KR20050108407A (ko) 높은 k 값의 게이트 유전체를 갖는 반도체 장치를제조하는 방법
US20080087970A1 (en) Wet chemical treatment to form a thin oxide for high k gate dielectrics
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US20060194450A1 (en) Semiconductor device and fabrication process of semiconductor device
JP2008283001A (ja) 多結晶シリコン薄膜上の酸化膜の形成方法及びその酸化膜を備えた半導体装置
KR100705175B1 (ko) Mos 구조 형성 방법
US7192890B2 (en) Depositing an oxide
US20030082909A1 (en) High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6905971B1 (en) Treatment of dielectric material to enhance etch rate
Kang et al. Selectivity investigation of HfO/sub 2/to oxide using wet etching
US7267996B2 (en) Iridium etching for FeRAM applications
JP5373853B2 (ja) 半導体装置の製造方法
Nam et al. Improvement of quality and electrical properties of sputtered Pb (Zr, Ti) O3 films by wet-oxidation process
Balasubramanian et al. Wet etching of heat treated atomic layer chemical vapor deposited zirconium oxide in HF based solutions
KR100789894B1 (ko) 난에칭재의 에칭방법 및 그것을 사용한 반도체제조방법 및장치
JP3824517B2 (ja) 半導体基材上への金属酸化物薄膜の形成方法
Lee et al. Studies of High-k Gate Dielectrics Deposited by the Liquid Source Misted Chemical Deposition Method
CN1505107A (zh) 双闸极介电层及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee