JPS6189646A - 半導体構造体の処理方法 - Google Patents

半導体構造体の処理方法

Info

Publication number
JPS6189646A
JPS6189646A JP60104126A JP10412685A JPS6189646A JP S6189646 A JPS6189646 A JP S6189646A JP 60104126 A JP60104126 A JP 60104126A JP 10412685 A JP10412685 A JP 10412685A JP S6189646 A JPS6189646 A JP S6189646A
Authority
JP
Japan
Prior art keywords
semiconductor structure
layer
trench
processing
polymeric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60104126A
Other languages
English (en)
Other versions
JPH0478179B2 (ja
Inventor
コンスタンス・ジヨーン・アラプス
スチーヴン・エム・カンデツク
エレン・ルイス・カツトナー
アーク・アンソニー・タカクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6189646A publication Critical patent/JPS6189646A/ja
Publication of JPH0478179B2 publication Critical patent/JPH0478179B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ、産業上の利用分野 Ｂ、開示の概要 Ｃ１従来技術 り０発明が解決しようとする問題点 Ｅ１問題点を解決するための手段 Ｆ、実施例 Ｇ１発明の効果 Ａ、産業上の利用分野 この発明に、中゛合体（ポリマ）肪市物質を利用する半
導体Ｇ’；造文びデバイスの処理方法に関するものであ
る。！１￥（でこの方法は、導電パターンまた（は接続
℃（をもち、ポリイミドなどのポリマ誘電物質を利用す
る半導体構造の製造を可能ならしめるものである。
Ｂ、　　開示の概要 この発明によって開示されるのは、セグメントを分４ｊ
４するために重合体誘電物質により充填さｎたトレンチ
（溝堀領域）を利用する半導体構造の処理力１去である
。構造的なセグメントを処理する間のポリマ感心物質の
汚染は、構造上への導電パターンの形成を通じてトレン
チを使い捨て用の重合体で充填することにより防止され
、そのあと使い捨て用のポリマは除去されて所望のポリ
マ誘電体物質でｌ値き換えられる。
Ｃ１従来技術 半導体デバイスの製造方法は、多くの場合、さまざ贅な
物質の層が半導体構造に付治さ九る一連の工程を含んで
いる。こ扛らの層のうちのあるものは製造処理の最終時
点でデバイスの一部とじて残され、またあ、ろ１韓は後
で付Ｒ”マされるｊ・、４のためのマスクとして利用さ
れ、製造が完了するＭに除去される。多くのｊん旨予、
マスク物質の除去はそのマスク物質は溶かすが周囲の物
四は残すような溶剤を用いて達成さオ］１、この残され
ろ物′ｄは半導体物質の永久的な部分として、処理され
外いようにｖ）図される。
しかし、半導体デバイスの永久的な部分にガると意図さ
ｎている物′ａがマスク物質とかなり類似する化学的性
質を有することがあり、この場合には、その永久的な部
分が、マスク物質を除去するために使用さ八る溶剤によ
って影響を受けることになる。このことは特にポリマ物
質が永久的な・嫡能素子及びマスク物質の両方に利用さ
れている場合にあてはまる。その結果、半導体デバイス
の永久的な機能部分として意図されているポリマカ行が
、ポリマ・マスク物質を除去するために使用で扛る溶剤
により汚染さｊｌ、意図したようには機能しなくなる。
その上、マスク物質を除去するために使用される７容剤
は多くの場合揮発性であるため、その溶剤はある期間に
亘って蒸発を行い、このためデバイス内のポリマ物質の
機能、すなわちデバイス白シの機能がある期間に亘って
変化することになる。
多を一物質の付着、及び後で除去されるマスク層を利用
した処理の例は、米国特許第４２５６８１６号及び同第
４２２４３６１号に示さｎている。
半導体デバイスにおける従来の無機誘雷物質、例えばデ
バイス誘電分離層、トレンチ誘電層及び中間バ′／ベー
ノヨン層をボ１）マ物質で置きかえることの利点は、製
造が容易になることと、ポリマ物質が利ＩＦＩされると
きに得られる熱的及び温度的性’ｆｔが潜在的にすぐｊ
、でいることから重要である。
この利点は、電子素子中に絶縁またはバシペー／ヨン物
質としてポリイミド、ポリイミド・ポリアミドまたばそ
れに頌イ以する物質を１史用することを開示する米１ヌ
１特許第３７００４９７号、第３８４６１６６号、第３
．１８６９３４号、第３５１５５８５号、１．’Ｊ！　
３９８５５９７号及び第４３（５７１１９号において述
べら几でいる。
ポリイミドのよう：ダボリマ物質を半導体デバイス中の
肪電物質とし７て使用するためには、製造処理で使用さ
れる溶剤によるポリマ物質の汚染を防止するための方法
を与えることが必要である。
Ｄ１発明が解決しようとする問題点 この発明の目的は、上記した溶剤によるポリマ物質の汚
染を防止するための半導体デバイスの処理方法を提供す
ることにある。
Ｅ９問題点を解決するだめの手段 この発明によ７１ば、セグメントが、半ｍ体構造中の誘
電体を充填したトレンチによって互いに分離さｆてなる
構造中に心電パターン及び接続勝を形成するだめの方法
が与えられる。トレンチを充填するための誘、ＩＬ物質
及び、その彷市物質とトレンチ而の間の界面は、ある処
理工程の間Ｖこ、：凍１ｂｊを埋める置換ポリマ物質に
よって汚染から保護さ扛る。この置換物７’＋は恢で除
去き才ｔて、所室のポリマ誘電物質で１１ｔｈ１′きｉ
１２！えらｎる。
この発明の方法＋ｄ、次のような工程を含む：（ａ）半
導体ｔＳ造を除去可能なポリマ下層で充填し、（ｂ’）
　　半導体構造上に中間処理工程を行い、（ｃ）　　半
導体構造のトレンチからポリマ下層を除去し、 ｃｄ）　　）レンチを永久的彦ポリマ誘電物質で再充填
する。
好ましい実施例においては、４電パターンの付腐が行な
わわ、る間に隙間を埋める置換ポリマが使用さｎる。こ
の実施例の方法は次のような工程を含む： （ａ）　　除去可能なリフト・オフ・ポリマ下層を用い
て半４体構造を被膜するとともに、それと同時にトレン
チを充填し、 （ｂ）　　そのポリマ下層上に障壁層１ｉ１’Ｊを形成
し、（ｃ＞　　その篩壁被膜上に、所望の４市パターン
を画定する開ロバターンをもつマスク／影像化層を形成
し、 （ｄ）その後マスクの（ｊＨ口を介して、障壁＊膜とポ
リマ下層を半導体、構造の表面までドライ・エツチング
し、 （ｅ）残りのマスク層と障壁層１１５ｊ層と半導体構造
の沼田面上に導電物質のブランケット層を付着し、（ｎ
　　半導体とトレンチからポリマ下層を除去するのと同
時にポリマ下層上に配置された障壁被ｌｌσ層とマスク
層を完全に除去し、 （ｇ）誘電体化合物により、トレンチを充填すると同時
に半導体構造を被覆する。
このとき、マスクの開口のパターン化された領域中で半
導体構造からポリマ下層及び障壁層を除去する好適な方
法（上記工程（ｃｌ）　）Ｈ、ドライ・エツチングであ
る。
この構造を平面化し、トレンチ誘電体を雰囲気条件から
密閉するためにさらに幾つかの処理工程を利用してもよ
く、それ−次のよう外工程である：（ｈ）トレンチの周
囲の半導体構造と等しいレベルになるように誘電体物質
を平面化させると同時に、半導体構造の別の部分上の導
電パターンを沼田させ、 （１）窒化シリコン破ｊｊｆ′ｉ′によシ、上面に沼田
された導電、パターンをもつ半導体構造をブランケット
被覆し、 Ｃｊ）　　ａ電パターンよりも上のレベルまで２酸化シ
ーツコン誘電体層を用いて窒化シリコン被膜にブランケ
ット被覆を行い、 ［１＜）　　上記２酸化シリコン層と窒化シリコン被膜
をドライエツチングによって導電パターンの上部面が沼
田するレベルまでドライ・エツチングする。
この発明の方法によれば、ポリマ誘電物質を反応性の強
いリフト・オフ溶剤に曝すという有害な工程を経ること
なく、ポリマ・トレンチ分離誘電物質によってトレンチ
の充填（さらにもし望むなら後の封止をも）行うことが
可能となる。こうしてポリマ分離誘電物質の完全な状態
が保持され、処理さｎた基板を利用する半導体デバイス
の性能が汚染により悪影響を受けることがない。
Ｆ、実施例 トレンチ（溝堀領域）を利用する半導体１−１造の処理
にはトレンチ分配ｕ　’ｌ’ｊ、ｖｌＪ質を便用するこ
とが必要である。この分離誘電物質としてポリイミドが
使用さｎそれなりに成果を収めているけれども、ポリイ
ミドの付着のあとに有機溶剤を利用する処理工程が続く
ならば、ポリイミドがその溶剤によって汚染される虞れ
がある。そのようなポリイミド誘電物質の汚染を防止す
るために、本発明の処理方法によれば、ある処理工程の
間に隙間を埋め込み、あるいは表面を保護するための物
質として除去可能なリフト・オフ下層物質が利用され、
このリフト・オフ下層物質は後でポリイミド誘電物質と
置きかえら几る。
第１図を参照すると、処理すべき半導体構造にはリフト
・オフ下層物質１２が付着され、これによシ分離トレン
チ１４が充填され、構造１０上には平面化された面が得
られる。このリフト・オフ下層物質は、ポリスルフォン
、ＰＭＭＡ（ポリメチル・メタクリレート）、ＰＭＳ（
ポリ−α−メチルスチレン）及びジアゾキノン・ノボラ
ック組成物などの物質からなる。下層物質の付着のあと
、その下層物質１２の表面にはドライ・エッチ障壁層１
６が付着さね、る。この障壁物質（寸、有機珪化ガラス
、プラズマＩ−１人ＩＤＳ　（ヘクサノチル・ン／ラザ
ン）、及びプラズマ［）〜゛Ｓ（ジビニルスチレン）か
らなる。次に影像化用フォトレジスト層１８が障壁層１
６の表面上に形成さｊ、る。
次に、フォトレジスト１８によって保護さねていない領
域中の障壁層１６と有機下１１４物質を除去するために
反応性イオン・エツチングが使用される。このエツチン
グ工程の間に、はとんどすべてのフォトレジスト層１８
が除去される。次に導電金属層がこの構造の全面に何者
さ几て、第２図に示すような複合構造が形成される。第
２図において導電１層２０はアルミニウムー銅合金を下
層とするクロムなどの物質の徂み合わせから成っていて
もよい。
残さ九た下層物質１２と５ｆｔ　”４層１６と下層物質
に重なる導電層は第３図に示す構造を形成するために除
去さｎる。第３図においては、構造１０と誘電物質２０
の一部のみが残っている。有機下層物質１２及びその物
質１２により支持さｎた他の層の除去１ｄ、　　入＼Ｉ
＋）（へ・−メチル−２−ピロリド′ン）４斉１１を用
いて／アソ゛キノンーノボラック刊１−７゜物寸たはポ
リスルホンを、ｑ鴇イするか、あるい７．、＋Ｐ＼１＼
ＩＡ才たばＰ＼ＩＳを約り００℃捷でちゎ臥して、二重
合させ、そ・グ）あと／グリムを用いイエいてトルエン
を用いて屏市合したＰ　Ｍ　Ｍ　Ａまた（寸Ｉ）λＩｓ
を溶解し、あるいはその下層物質に・・１鳴した同様の
方・去を用いて実行される。
第３図に示す（Ｉｋ造が得られると、ｌ・レンチ］、４
には誘電物’ｉ！ｔ　＝−１０が充填さｊｌ、この、誘
電物質４０の充填は第４図に示すように構造１０の上方
に工面化された面が得らｎるよう；て行なわれる。この
誘電物質４０は、例えばポリイミドであり、ポリアミド
酸のような・Ｆ合可能なオリゴマ、それに対応するアミ
ド・エステル、それに対応するイ、／イミド、それに対
応するイミド、及びそれらに↓工ｉ似する物質、捷だ（
σｔそれらの混合物の硬化状態として得られるか、また
は溶液から１１′看される。これに関しては、本出願人
に係る特５．：旧ｉｇ　５９　１．４９８１６号に述べ
らｆＬでいる。”ｙ５１ｈ＋物質４０の表口の平面化は
、使用さ汎る誘電物質に応じて１８０℃から４００℃ま
での温度範囲で最終的な硬化の前に１回以上誘電物質を
付着させることにより達成することができる。
誘電物質の平面化と最終的な硬化に続いて、酸素による
反応性エツチングのような方法によって誘電物質が第５
図に示すようにトレンチ表面５０ｉｆエツチングされ、
これにより導電２金属ハターン２Ｑが福山される。次に
、ポリイミドから周囲の湿分を除去するために約３００
℃のベークを行ってもよい。
次に、誘電トレンチ物質を周囲の条件から密閉するため
に追加的な処理工程を行うことができる。
第６図は、第５図に示す構造の誘電物質を含む表面上に
窒化層６０をプラズマ付肴することにより得られた複合
構造をあられす図である。窒化層６０のプラズマ付着の
後は、窒化層６０の平面上（（平面状にスパッタされた
酸化物６２が付層″される。
スパッタさｎた酸化層６２のそのあとのエツチングによ
り第７図に示すように導電層パターン２０が福山され、
ｒ俊化層６２の平面化が行なわ八るっこうして、誘電物
質は、トレンチ分り、よ物質として密閉され、有害なリ
フト・オフ溶剤に曝さね、ることなく誘電物質の保全が
行なわれる。
次に述べるのは、周囲の条件から密閉された６電トレン
チ絶縁物質を含む半導体・−大造の処理のだめの詳細な
具体例である。
具体例 ８２μｍのンリコン・ウェーハが処理され、これにより
所望の表面の＠郭が与えらするととも：こ、接点領域に
はプラチナ珪化物が形成さ１．た。そして、基板中の約
Ｉ　Ｇ　ｌｉｍの深さの分離輪郭（トレンチ）を充填し
半導体基板の表面上全体に約２〜３μｍ厚の粗い平面の
薄１草を形成するため；て、ポリ（メチルメタクリレー
ト）（Ｐλ巳］！〜）の下層物質の層が付着された。こ
の下層物質は漂鵡的う：容液彼＋ｉ　（ｓｏｌｕｔｉｏ
ｎ−ｃｏａｔｉｎｇ　）技術を７）ｊいて”Ｊ’　”ｌ
’；された。次シζ、Ｐ＼１λＩＡ溶液からなる第１の
層つスピン被↑゛堕によりｆ−１着され、そのあと溶剤
を呼シするため（て約２００℃でオープン・ベークが行
なわれた。次に第２の層が同様にして付着され、そのち
と第２のオープン・ベークが行なわれた。
そのあと、ＨＭＤＳからなる約０．２μｍのドライ・エ
ッチ障壁がＰ　Ａ、ＩへＩＡ上にプラズマ付着された。
次にそのＨＭ　Ｄ　Ｓ上には標準的なフォトＩＪソゲラ
フイック技術を用いてＡＺ（ジアゾキノンーノボラソク
）ポジ型レジストからなる光影像化層が付着された。
こうして出来上がった構造は第１図に示すものであり、
この図においては、トレンチ１４を含むシリコン（ｌｑ
造工０の一部がＰ　Ｍ　Ｍ　Ａ下層物質１２でｎｌ覆さ
れ、これによりトレンチが充填され、シリコン基板の上
面全体に被覆が行なわれた。Ｐ　ＭλＩＡの表面にはＨ
Ｍ　Ｄ　Ｓからなるドライ・エッチ障壁層が付着さｎ、
現象されたＡ　Ｚフォトレジストが後の処理操作に対す
るマスクの役割を果たした。
枳ｉりさｎたＡＺフォト・レジストが一旦Ｈ，ＭＤＳ虐
上に配置さ几ると、ＨＭ　Ｄ　Ｓ層とＰ　ＭλＩＡ下層
物質をそれぞｊ、除去するためにＣＦ４　による反応性
イオン・エツチングに続いて、酸素によるイオン・エツ
チングが行なわｆた（これと同時に保護用のＡＺフォト
レジスト層のほとんどすべてが除去さｎた）。
次に、Ｃｒ／Ａｎ／Ｃｕからなる１、４μｍ厚の層２０
が付着され、そのあとリフト・オフ構造が除去された。
リフト・オフを実行するべ（ＰＭＭＡ下層物質の解重合
を助長するために、この構造は約３００℃まで加熱され
た。解重合の後には、残留物を除去するためにアセトン
のリンスが行なわれた。リフトオフ後に出来上がった構
造は第３図に示されておシ、この場合には、導電Ｃｒ　
／Ａ　ｆｌ／Ｃｕパターンがシリコン基板１０上に正し
く配置され、トレンチ１４により構造１０の他の領域か
ら分離さ庇た。　　　　　　　　、。
半導体基板上にはアミノシラン結合剤が塗布さｎｌその
あとトレンチ１４は、スカイボンド（５ｋｙｂｏｎｄ　
）　７０３ポリイミドの２溶液被覆付着技術を用いて充
填さ几た。スカイボンド７０３は、５：３の希釈溶液を
与えるようにＮλｌ中で溶解さｎた。各溶液被覆の付着
後、８８℃のホット・プレート上で１０分間のベークが
行なわれ、そのあと２００℃のオープン上で１０分間の
ベークが行なわれた。その第２の付着層に対しても、ポ
リイミドの硬化と平面化を行うために、窒素を追出した
オープン中で、３００℃、３０分間のベークに硯いて４
００℃、３０分間のベークが行なわれた。
第４図には竺理後の複合構造が図示されており、この図
においては、ポリイミド４０がシリコン構造１０のトレ
ンチ１４を充填しＣｒ／Ａ４／Ｃｕ導電パターン２０を
被覆している。
ボ＋）４ミドの最終的な硬化の後、酸素ＲＩＥ（反応性
イオン・エツチング）を用いてポリイミド４０がトレン
チ５０の表面までエツチングされ、こ几により第５図に
示すように導電パターンが沼田された。そして、ポリイ
ミドから湿分を取り除くために、第５図に示す複合（１
ｉ；造の３００℃のベークが行なわれた。
次に、トレンチ物質を外気から密閉し、ポリイミドが湿
気を吸収するのを防止するために、第６０．３μｍ厚範
囲のプラズヤ窒化物゛６０の付着が行　　　゛なわれた
。次に、プラズマ窒化物付着層６０上には平面状にスパ
ッタされた２酸化シリコン６２が　　　。
付着され、そのあと、第７図に示すように４′εＣｒ・
／ＡＱ”／Ｃｕ　パターン２０を繰出するためにＣＦ。
ＲＩＥが行なわｎ、複合構造の面を研磨し平面化スルた
めにアルゴン・スパッタリングが行なわれた。
Ｇ１発明の効果 ポリマ誘電物質を充填する前に、予めトレンチにポリマ
物質からなる下層を付着し、反応性イオイエッチング、
金１４蒸着などの中間的な処理の後でポリマ下層物質を
除去してトレンチをポリマ日壺物質で再充填するように
したので、上記中間的な処理によりトレンチ及びポリマ
誘電物質が汚染さすることがなくなり、出来」二かった
デバイス・の性能を向上できるという効果が得ら汎る。
【図面の簡単な説明】
第１図は、本発明に基づきトレンチに下層物質を充填し
た構造の図、 第２図は、第１図の構造に反応性イオン・エツチングと
導電パターンの付着を施した図、第３図は、第２図の構
造に下層物質の除去を施した図、 第４図は、第３図の構造にポリマ誘′δ物質の付着を行
った図、 第５図は、第４図の構造にポリマ誘電物質の除去を施し
た図、 第６図は、第５図の構造に窒化層、酸化層に付着した図
、 第７図は、第６図の構造に酸化層のエツチングを施した
図である。 １０・・・基板、１２　・・ポリマ下層物質、２０・・
・・導電層、４０・・・・ポリマ防電物質。 １４−１−レレテ 下Ｈ物質の付着 第１図 ２〇−導電層 第２図 下履物質１）フトオフ 第３図 ビリイミ［ 誘電物首の０着 第４図 誘電物２資／）１／千ンク ラ５図 頁の続き ５　明　者　　エレンΦルイス・カッ　　アユリカ合衆
国二２−ヨトナ」　　　　　　　　　アール・アール２
番地５　明　者　　アーク・アンソニー・　　アメリカ
合衆国ニューヨタカクス　　　　　　　　ト・ドライブ
１０エイ番地−り州ポーカツク、ボックス６６、

Claims (3)

    【特許請求の範囲】
  1. （１）導電パターンのセグメントをポリマ誘電物質を充
    填したトレンチにより分離してなる半導体構造の処理方
    法において、 （ａ）上記半導体構造の上記トレンチを除去可能なポリ
    マ下層物質で充填し、 （ｂ）上記半導体構造に中間的な処理工程を実行し、 （ｃ）上記ポリマ下層物質を上記トレンチから除去し、 （ｄ）上記トレンチを永久的なポリマ誘電物質で充填す
    る工程を含む半導体構造の処理方法。
  2. （２）上記ポリマ下層物質が、ポリスルフォン、ポリメ
    チル・メタクリレート、ポリ（α−メチルスチレン）及
    びジアゾキノン−ノボラックのグループから選択された
    物質を含んでなる特許請求の範囲第（１）項に記載の半
    導体構造の処理方法。
  3. （３）上記ポリマ誘電物質がポリイミドと重合可能なオ
    リゴマのグループから選択された物質を含み、該オリゴ
    マは、ポリアミド酸、アミド・エステル、イソイミド、
    イミド及びそれらの混合物からなるグループから選択さ
    れてなる特許請求の範囲第（２）項に記載の半導体構造
    の処理方法。
JP60104126A 1984-10-03 1985-05-17 半導体構造体の処理方法 Granted JPS6189646A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US657277 1984-10-03
US06/657,277 US4599136A (en) 1984-10-03 1984-10-03 Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials

Publications (2)

Publication Number Publication Date
JPS6189646A true JPS6189646A (ja) 1986-05-07
JPH0478179B2 JPH0478179B2 (ja) 1992-12-10

Family

ID=24636534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60104126A Granted JPS6189646A (ja) 1984-10-03 1985-05-17 半導体構造体の処理方法

Country Status (4)

Country Link
US (1) US4599136A (ja)
EP (1) EP0176977B1 (ja)
JP (1) JPS6189646A (ja)
DE (1) DE3582845D1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3430075A1 (de) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum herstellen einer messsonde zur verwendung bei der messung der temperatur oder masse eines stroemenden mediums
JPS61102742A (ja) * 1984-10-25 1986-05-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 誘導体分離用の溝の充填方法
US4922318A (en) * 1985-09-18 1990-05-01 Advanced Micro Devices, Inc. Bipolar and MOS devices fabricated on same integrated circuit substrate
US4929992A (en) * 1985-09-18 1990-05-29 Advanced Micro Devices, Inc. MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
US5736424A (en) * 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
US5092957A (en) * 1989-11-24 1992-03-03 The United States Of America As Represented By The United States Department Of Energy Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching
US5236551A (en) * 1990-05-10 1993-08-17 Microelectronics And Computer Technology Corporation Rework of polymeric dielectric electrical interconnect by laser photoablation
KR100234416B1 (ko) * 1996-12-20 1999-12-15 윤종용 반도체장치의 소자분리방법
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US7335965B2 (en) 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US7276788B1 (en) 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US6413827B2 (en) 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
US6677209B2 (en) * 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP4907014B2 (ja) * 2001-06-22 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
US20050137882A1 (en) * 2003-12-17 2005-06-23 Cameron Don T. Method for authenticating goods
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20090136785A1 (en) * 2007-01-03 2009-05-28 Nanosys, Inc. Methods for nanopatterning and production of magnetic nanostructures
WO2008085813A2 (en) * 2007-01-03 2008-07-17 Nanosys, Inc, Et Al. Methods for nanopatterning and production of nanostructures
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
KR20110074724A (ko) * 2007-12-14 2011-07-01 나노시스, 인크. 기판 요소들의 형성 방법
US8540889B1 (en) 2008-11-19 2013-09-24 Nanosys, Inc. Methods of generating liquidphobic surfaces
US8815752B2 (en) 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
US9291907B2 (en) * 2012-05-18 2016-03-22 Micron Technology, Inc. Methods for forming resist features and arrays of aligned, elongate resist features

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146194A (en) * 1975-05-28 1976-12-15 Hitachi Ltd Diode device fabrication method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1230421A (ja) * 1967-09-15 1971-05-05
US3515585A (en) * 1968-04-24 1970-06-02 Ibm Gelation coating method for electronic circuit panels
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS58165341A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 半導体装置の製造方法
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS60120723A (ja) * 1983-11-30 1985-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146194A (en) * 1975-05-28 1976-12-15 Hitachi Ltd Diode device fabrication method

Also Published As

Publication number Publication date
DE3582845D1 (de) 1991-06-20
US4599136A (en) 1986-07-08
EP0176977B1 (en) 1991-05-15
EP0176977A2 (en) 1986-04-09
EP0176977A3 (en) 1988-09-21
JPH0478179B2 (ja) 1992-12-10

Similar Documents

Publication Publication Date Title
JPS6189646A (ja) 半導体構造体の処理方法
JP2661652B2 (ja) 通気性耐エッチング層を有する集積回路装置及び製造方法
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
JPS62185325A (ja) リフト・オフ法
JPS63304644A (ja) ヴアイア・ホール形成方法
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
JPH0445974B2 (ja)
JPH0225024A (ja) 半導体装置の製造方法
JPH0435047A (ja) 半導体装置の多層配線形成方法
JPS583232A (ja) パタ−ン形成方法
JPH038581B2 (ja)
JPH02142162A (ja) 半導体装置およびその製造方法
JPS5816545A (ja) 半導体装置の製造方法
JPH0461360A (ja) 半導体装置の多層配線形成方法
JPS6336547A (ja) 半導体装置の製造方法
JPH03149826A (ja) 半導体装置の製造方法
JPS62261153A (ja) 半導体装置の製造方法
JPS6032350B2 (ja) 半導体装置の製造方法
JPS6030101B2 (ja) パタ−ン形成方法
JPS6074532A (ja) 微細パタ−ン形成方法
JPS59175124A (ja) 半導体装置の製造方法
JPS5946419B2 (ja) 半導体装置におけるポリイミド膜の形成方法
JPS63220548A (ja) 半導体装置の製造方法
JPS6321851A (ja) 半導体装置の製造方法
JPS61174637A (ja) 電極金属配線パタ−ンの形成方法