JP4907014B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP4907014B2 JP4907014B2 JP2001190397A JP2001190397A JP4907014B2 JP 4907014 B2 JP4907014 B2 JP 4907014B2 JP 2001190397 A JP2001190397 A JP 2001190397A JP 2001190397 A JP2001190397 A JP 2001190397A JP 4907014 B2 JP4907014 B2 JP 4907014B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- element isolation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 238000002955 isolation Methods 0.000 claims description 159
- 238000005530 etching Methods 0.000 claims description 151
- 239000010410 layer Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 91
- 238000007689 inspection Methods 0.000 claims description 83
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 39
- 229910021332 silicide Inorganic materials 0.000 claims description 32
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 description 524
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 59
- 229910052721 tungsten Inorganic materials 0.000 description 59
- 239000010937 tungsten Substances 0.000 description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 229920005591 polysilicon Polymers 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 230000004888 barrier function Effects 0.000 description 34
- 238000010586 diagram Methods 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000004075 alteration Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に係り、特に素子分離技術に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化、高集積化および高速化が進んでいる。そして、高いアスペクト比で形成されたコンタクトホールの低抵抗化、および素子分離絶縁膜におけるリーク電流の低減が非常に重要になってきている。
【０００３】
以下、従来の半導体装置について説明する。
図４３は、従来の半導体装置の回路部を説明するための断面図である。また、図４４は従来の半導体装置のマーク部を説明するための図である。
図４３は、コンタクトホールが活性領域を踏み外して開口された場合の半導体装置の回路部を示している。
図４３において、１０１はシリコン基板、１０２は素子分離絶縁膜、１０３はゲート絶縁膜、１０４は第１配線層（ゲート電極）、１０４ａはポリシリコン膜、１０４ｂはタングステン膜、１０５は絶縁膜、１０６は低濃度拡散層（ｎ−低濃度層）、１０７はサイドウォール、１０８は高濃度拡散層（ｎ＋高濃度層）、１０９は層間絶縁膜、１２０はコンタクトホール、１２１はコンタクト（コンタクトプラグ）、１２１ａはバリアメタル、１２１ｂはタングステンプラグ、１２２は第２配線層、１２２ａはバリアメタル、１２２ｂはタングステン膜を示している。
【０００４】
また、図４４は、ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成した後の、半導体装置のマーク部を示している。ここで、マーク部とは、パターンを露光する直前にフォトマスクの位置合わせを行うための位置合わせ検査マークが形成される領域、又は露光パターン（レジストパターン）と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークが形成される領域をいう。図４４において、図４３と同一の参照符号は同様の部分を示すため、その説明を簡略化ないし省略する。また、図４４の参照符号１２３は、レジストパターンを示している。
従来、マーク部に形成された素子分離絶縁膜１０２を、レジストパターン１２３の重ね合わせ検査マークとして用いていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置には、次のような問題があった。
第１の問題として、図４３に示すように、コンタクトホール１２０が活性領域を踏み外して開口された場合、コンタクトホール１２０は素子分離絶縁膜１０２にかかってしまう。ここで、層間絶縁膜１０９と素子分離絶縁膜１０２は、ともにシリコン酸化膜である。このため、層間絶縁膜１０９をドライエッチングしてコンタクトホール１２０を開口する際、素子分離絶縁膜１０２に対するエッチング選択比が十分に確保できなかった。従って、素子分離領域と活性領域の境界、すなわち素子分離絶縁膜１０２と高濃度拡散層１０８の境界で、当該素子分離絶縁膜１０２がスリット状にエッチングされてしまう問題があった（図４３参照）。
この場合、素子分離絶縁膜１０２と高濃度拡散層１０８の境界に、ドライエッチング時のプラズマダメージが残存してしまい、リーク電流が増大するという問題があった。さらに、素子分離絶縁膜１０２が高濃度拡散層１０８よりも深くスリット状にエッチングされた場合には、リーク電流が一層増大するという問題があった。
また、上述のように形成されたコンタクトホール１２０内に、バリアメタル１２１ａをスパッタ法により成膜しても、バリアメタル１２１ａを均一に形成することができなかった。さらに、バリアメタル１２１ａ上にタングステンプラグ１２１ｂをカバレージよく形成できず、素子分離絶縁膜１０２と高濃度拡散層１０８の境界にシームＡが形成される問題があった。この場合、コンタクト抵抗が増大し、またプラグの信頼性が低下してしまう問題があった。
【０００６】
また、第２の問題として、上記重ね合わせ検査マークとして用いられる素子分離絶縁膜１０２は半透明のシリコン酸化膜であり、十分なコントラストが得られないため、重ね合わせ検査マーク（素子分離絶縁膜１０２）の位置を精度良く測定することができなかった。すなわち、重ね合わせ検査マークの位置を誤測定してしまう問題があった。従って、重ね合わせ検査を精度良く行うことができなかった。
上述のように、素子分離絶縁膜１０２の位置を誤測定してしまうと、回路要素を精度良く形成することができないという問題があった。例えば、図４４に示す場合には、ポリシリコン膜１０４ａ内にＮ型ドーパントを正確に注入できないという問題があった。ポリシリコン膜１０４ａ内にＰ型ドーパントを注入する場合も同様である。従って、ポリシリコン膜１０４ａの所定部分に、Ｎ型ドーパントとＰ型ドーパントが両方注入されたり、あるいは何れのドーパントも注入されなかったりする問題があった。これにより、ゲート電極１０４の抵抗が増大し、デバイス不良が発生する可能性があった。
【０００７】
本発明は、上記従来の課題を解決するためになされたもので、信頼性の高いコンタクトを形成することを目的とする。また、検査マークを精度良く測定することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る半導体装置の製造方法は、活性領域を分離する素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置の製造方法であって、該素子分離領域および該マーク部に、素子分離溝を形成する工程と、該素子分離溝内に素子分離絶縁膜を形成する工程と、該素子分離絶縁膜の少なくともエッジ部分を覆うようにシリコン窒化膜を含むエッチングストッパー膜を形成する工程と、該マーク部に形成された該エッチングストッパー膜を検査マークとして用いて、該回路部に回路要素を形成する工程と、該回路要素を覆うように該基板全面に層間絶縁膜を形成する工程と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールを形成する工程と、該コンタクトホール内にコンタクトプラグを形成する工程と、を含むことを特徴とするものである。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の回路部を説明するための断面図である。図２は、本実施の形態１による半導体装置のマーク部を説明するための断面図である。
【００３０】
図１において、参照符号１０１は基板であり、例えば比抵抗が10Ω・cmのＰ型シリコンウェハ（半導体基板）である。基板１０１は、活性領域と当該活性領域を分離するための素子分離領域とを含む回路部と、後述する検査マークが形成されるマーク部とを有している。１０１ａは基板１０１内に形成された素子分離溝である。１０２は素子分離溝１０１ａ内に形成された素子分離絶縁膜であり、例えば膜厚300nmのプラズマシリコン酸化膜である。プラズマシリコン酸化膜としては、例えばＨＤＰＣＶＤ（High Density Plasma Chemical Vapor Deposition）法により形成されたシリコン酸化膜（以下、「ＨＤＰ酸化膜」と称する）が挙げられる。１０３はゲート絶縁膜であり、例えば膜厚が3nmのシリコン酸窒化膜（SiON）又はシリコン酸化膜である。
【００３１】
１０４は第１配線層としてのゲート電極であり、例えばポリシリコン膜１０４ａとタングステン膜１０４ｂとが積層されたものである。ここで、ポリシリコン膜１０４ａは、例えばノンドープトポリシリコン膜内に、Ｎ型領域ではＮ型ドーパントとして例えばリン（P＋）が10keV、5E15cm-2で注入され、Ｐ型領域ではＰ型ドーパントとして例えばボロン（BF2 ＋）が3keV、5E15cm-2で注入されたものである。
１０５はハードマスクとしての絶縁膜であり、例えば膜厚が100nmのシリコン窒化膜である。１０６はエクステンションの低濃度拡散層（n-低濃度層）であり、例えば砒素が30keV、1E14cm-2、45度で基板１０１内に注入されたものである。１０７はサイドウォールであり、例えば膜厚が50nmのシリコン窒化膜である。１０８は高濃度拡散層（ｎ＋高濃度層）であり、例えば砒素が50keV、5E15cm-2、7度で基板１０１内に注入されたものである。１０９は層間絶縁膜であり、例えば膜厚が700nmのＨＤＰ酸化膜である。
【００３２】
１１０は素子分離絶縁膜１０２の表面の少なくとも一部を覆うように形成されたエッチングストッパー膜であり、例えば膜厚が30nmのシリコン窒化膜である。また、エッチングストッパー膜１１０は、活性領域の高濃度拡散層１０８と、素子分離絶縁膜１０２の境界を覆うように、素子分離絶縁膜１０２上だけでなく高濃度拡散層１０８上にまでオーバーサイズして形成されている。
１２０は例えばボトム径が0.1μmのコンタクトホールであり、１２１はコンタクトホール１２０内に形成されたコンタクト（コンタクトプラグ）である。コンタクト１２１は、TiN／Ti＝20nm／20nmからなるバリアメタル１２１ａと、タングステンプラグ１２１ｂとを有する。１２２は第２配線層である。第２配線層１２２は、TiN/Ti＝20／20nmからなるバリアメタル１２２ａと、膜厚が100nmのタングステン膜１２２ｂとが積層されたものである。
【００３３】
図２において、図１と同一の符号は同様の部分を示している。また、参照符号１２３はレジストパターンを示している。図２は、ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成した後の、半導体装置のマーク部を示している。ここで、マーク部とは、パターンを露光する直前にフォトマスクの位置合わせを行うための位置合わせ検査マークが形成される領域、又は露光パターン（レジストパターン）と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークが形成される領域をいう。図２に示すマーク部に形成されたエッチングストッパー膜１１０は、レジストパターン１２３と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークとして用いられている。また、マーク部において、アウターマークとしてのエッチングストッパー膜１１０は、例えば20〜30μｍ角および0.2〜0.4μｍ幅で形成されたものであり、インナーマークとしてのレジストパターン１２３は、例えば10〜15μｍ角で形成されたものである。
【００３４】
次に、本実施の形態１による半導体装置の製造方法を説明する。図３〜図８は、本実施の形態１による半導体装置の製造方法を説明するための図である。
先ず、図３に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。
次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、トレンチ分離段差を低減するため、素子分離絶縁膜１０２を例えば膜厚150nmだけウェットエッチングする。
【００３５】
次に、図４に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面と素子分離絶縁膜１０２表面が同じ高さとなる。次に、エッチングストッパー膜１１０としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー膜１１０上にレジストパターン１３３を形成する。ここで、レジストパターン１３３は、少なくとも素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００３６】
次に、図５に示すように、レジストパターン１３３をマスクとして、エッチングストッパー膜１１０をウェットエッチングする。また、これと同時に、マーク部のエッチングストッパー膜１１０もパターニングする（図６参照）。
次に、レジストパターン１３３を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上にレジスト膜を形成し、このレジスト膜に対してパターン露光を行う。これにより、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３が形成される。
また、図６に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
【００３７】
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１０を重ね合わせ検査マークとして、回路部のレジストパターン１２３と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１０）の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、露光装置（図示省略）におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００３８】
次に、図示しないが、レジストパターン１２３をマスクとして、Ｎ型領域のポリシリコン膜１０４ａ内に、Ｎ型ドーパントとして例えばリン（P＋）を10keV、5E15cm-2で注入する。
これと同様にして、Ｐ型領域のポリシリコン膜１０４ａ内に、Ｐ型ドーパントとして例えばボロン（BF2 ＋）を3keV、5E15cm-2で注入する。
【００３９】
次に、図７に示すように、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。そして、タングステン膜１０４ｂ上に、絶縁膜１０５を膜厚100nmで形成する。次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１０に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー膜１１０表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー膜１１０に対して高い選択比を有する条件、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングするため、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、エッチングストッパー膜１１０を、素子分離絶縁膜１０２および基板１０１に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、膜厚が比較的薄く且つ均一なエッチングストッパー膜１１０は短時間で除去できるため、基板１０１に与えるエッチングダメージを低減することができる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー膜１１０を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００４０】
最後に、図８に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ（Chemical Vapor Deposition）法により膜厚200nmで形成し、ＣＭＰ（Chemical Mechanical Polishing）法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００４１】
以上のように、本実施の形態１では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１０としてのシリコン窒化膜を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００４２】
また、本実施の形態１では、回路部だけでなくマーク部にもエッチングストッパー膜１１０を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１０を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１０はコントラストが良いため、エッチングストッパー膜１１０すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（例えば、図５に示すレジストパターン１２３）と、下地レイヤの重ね合わせ検査を精度良く行うことができる。
【００４３】
なお、本実施の形態１では、マーク部のエッチングストッパー膜１１０を重ね合わせ検査マークとして利用した場合について説明したが、位置合わせ検査マークとしても利用することができる。すなわち、エッチングストッパー膜１１０を位置合わせ検査マークとして、フォトマスクの位置合わせ検査（ラフ位置合わせ検査、ファイン位置合わせ検査）を行うことができる。この場合も重ね合わせ検査マークと同様に、位置合わせ検査マークの位置を精度よく計測することができる。
従って、フォトマスクの位置合わせ検査を精度良く行うことができる。このため、レジストパターンを精度良く形成することができる（後述する実施の形態２〜５についても同様）。よって、例えばレジストパターン１２３を精度良く形成することができ、ポリシリコン膜１０４ａにおけるＮ型領域とＰ型領域の重なりや、注入位置のズレを防止することができる。
【００４４】
また、本実施の形態１では、Ｎ型ドーパントを注入するためのレジストパターン１２３の重ね合わせ検査について説明した。これに限らず、ゲート電極のパターニング、デュアルゲート酸化膜を作り分ける際のパターニング、あるいはアナログ回路部の容量形成のためのパターニングで形成されるレジストパターンの重ね合わせ検査を行う際にも適用することができる。
【００４５】
また、本実施の形態１では、エッチングストッパー膜１１０が活性領域の高濃度拡散層１０８上にまでオーバーサイジングした場合について述べたが、少なくともコンタクトホール１２０の底部にエッチングストッパー膜１１０が形成されていればよい。すなわち、コンタクトホール１２０の口径に応じて、エッチングストッパー膜１１０の形成領域を適宜変更すればよい。
【００４６】
また、本実施の形態１では、エッチングストッパー膜１１０をシリコン窒化膜単層で形成したが、シリコン窒化膜を含む多層膜であってもよい。例えば、シリコン酸化膜（ノンドープシリコン酸化膜）を形成し、このシリコン酸化膜上にシリコン窒化膜を積層することにより、積層絶縁膜からなるエッチングストッパー膜１１０を形成してもよい。この場合、素子分離絶縁膜１０２のエッジ部分の応力を緩和することができる（後述する実施の形態２〜５についても同様）。
【００４７】
また、ハードマスクとしての絶縁膜１０５は、シリコン窒化膜に限られず、シリコン酸化膜であってもよく、シリコン酸化膜とシリコン窒化膜の積層膜であってもよい。また、絶縁膜１０５の代わりに、通常のレジストパターンを用いてもよい（後述する実施の形態２〜５についても同様）。
【００４８】
また、高濃度拡散層１０８表面をシリサイド化（コバルトシリサイド、チタンシリサイド等）して低抵抗化してもよい。この場合も、エッチングストッパー膜１１０を検査マークとして利用可能である。（後述の実施の形態２，４についても同様）。
【００４９】
実施の形態２．
上述の実施の形態１では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。
本実施の形態２では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。
【００５０】
図９は、本発明の実施の形態２による半導体装置の回路部を説明するための断面図である。図１０は、本発明の実施の形態２による半導体装置のマーク部を説明するための図である。
図９及び図１０において、図１又は図２と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００５１】
図９に示すように、素子分離絶縁膜１０２を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも低くなるように形成した。また、エッチングストッパー膜１１１としてのシリコン窒化膜を、素子分離絶縁膜１０２の少なくともエッジ部分を覆うように形成した。また、素子分離絶縁膜１０２上、すなわち素子分離絶縁膜１０２が埋め込まれていない部分の素子分離溝１０１ａ側壁は、エッチングストッパー膜１１１により覆われている。
また、図１０に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１１を形成した。マーク部に形成されたエッチングストッパー膜１１１は、回路部のレジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００５２】
次に、本実施の形態２による半導体装置の製造方法について説明する。図１１〜図１６は、本実施の形態２による半導体装置の製造方法を説明するための図である。
先ず、図１１に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。
次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、素子分離絶縁膜１０２を例えば膜厚200nmだけウェットエッチングする。
【００５３】
次に、図１２に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が低くなるように、素子分離絶縁膜１０２が形成される。次に、エッチングストッパー１１１としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー１１１上にレジストパターン１３５を形成する。ここで、レジストパターン１３５は、素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００５４】
次に、図１３に示すように、レジストパターン１３５をマスクとして、エッチングストッパー１１１をウェットエッチングする。また同時に、マーク部のエッチングストッパー１１１もパターニングする（図１４参照）。
次に、レジストパターン１３５を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成する。
また、図１４に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
【００５５】
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１１を重ね合わせ検査マークとして、回路部のレジストパターン１２３と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１１）の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、露光装置におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００５６】
次に、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
【００５７】
次に、図１５に示すように、ポリシリコン膜１０４ａ上にタングステン膜１０４ｂを膜厚100nmで形成する。そして、タングステン膜１０４ｂ上に、絶縁膜１０５を膜厚100nmで形成する。
続いて、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
【００５８】
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１１に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー１１１表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー１１１に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、基板１０１ａ上のエッチングストッパー１１１を、素子分離絶縁膜１０２および基板１０１（高濃度拡散層１０８）に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜１１１は、短時間で除去できる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー１１１を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００５９】
最後に、図１６に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００６０】
以上のように、本実施の形態２では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１１を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００６１】
また、本実施の形態２では、回路部だけでなくマーク部にもエッチングストッパー膜１１１を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１１を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１１はコントラストが良いため、エッチングストッパー膜１１１すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。
【００６２】
また、本実施の形態２では、素子分離絶縁膜１０２の表面を、活性領域の表面よりも落ち込ませている。これにより、素子分離絶縁膜１０２と活性領域との境界部分、すなわち素子分離絶縁膜１０２のエッジ部分に形成されたエッチングストッパー膜１１１の膜厚が実効的に増加する。従って、コンタクトホール１２０形成時に基板１０１に与えるエッチングダメージを、実施の形態１よりも更に低減することができる。また、素子分離絶縁膜１０２の表面を落ち込ませることにより、トランジスタの電流駆動能力を向上させることができ、例えばｅＤＲＡＭ（embeded DRAM）のロジック部での高速化に有効である（後述の実施の形態３についても同様）。
【００６３】
実施の形態３．
上述の実施の形態２では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜をパターニングにより形成した。
本実施の形態３では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にのみエッチングストッパー膜を自己整合的に形成した。さらに、本実施の形態３では、高濃度拡散層の上層に、シリサイド層を形成した。
【００６４】
図１７は、本発明の実施の形態３による半導体装置の回路部を説明するための断面図である。図１８は、本発明の実施の形態３による半導体装置のマーク部を説明するための図である。
図１７及び図１８において、図９又は図１０と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００６５】
図１７に示すように、素子分離絶縁膜１０２を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも低くなるように形成した。また、エッチングストッパー膜１１２としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分に自己整合的に形成した。また、素子分離絶縁膜１０２上、すなわち素子分離絶縁膜１０２が埋め込まれていない素子分離溝１０１ａ側壁は、エッチングストッパー膜１１２で覆われている。また、高濃度拡散層１０８の上層に、シリサイド層を形成した。
また、図１８に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１２を形成した。マーク部に形成されたエッチングストッパー膜１１２は、レジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
これにより、実施の形態２と同様の効果が得られる。
【００６６】
次に、本実施の形態３による半導体装置の製造方法について説明する。図１９〜図２４は、本実施の形態３による半導体装置の製造方法を説明するための図である。
先ず、図１９に示す工程を行う。図１９に示す工程は、実施の形態２における図１１に示す工程と同一であるため、説明を省略する。
【００６７】
次に、図２０に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が低くなるように、素子分離絶縁膜１０２が形成される。
そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。次に、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
そして、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
次に、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。さらに、タングステン膜１０４ｂ上に、絶縁膜（シリコン窒化膜）１０５を膜厚100nmで形成する。
次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとしてタングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。続いて、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより、低濃度拡散層（n−低濃度層）１０６を形成する。
そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成されるとともに、素子分離絶縁膜１０２のエッジ部分を覆うエッチングストッパー膜１１２が自己整合的に形成される。
【００６８】
次に、図２１に示すように、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
そして、基板全面に、シリコン酸化膜からなるシリサイドプロテクション膜１３６を形成する。
次に、シリサイドプロテクション膜１３６上に、当該シリサイドプロテクション膜１３６をパターニングするためのマスクであるレジストパターン（１２４）を形成する。ここで、レジストパターン（１２４）は、シリサイドを形成する部分が開口されたものである。
また、図２２に示すように、レジストパターン１２４は、マーク部にも同時に形成される。
上記レジストパターン１２４を形成した後、マーク部のエッチングストッパー膜１１２を重ね合わせ検査マークとして、レジストパターン１２４と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１２）の位置を精度良く計測することができる。従って、レジストパターン１２４の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２４は、回路部に形成されたレジストパターン（１２４）の最小ルールに近い寸法、例えば最小寸法〜最小寸法の２倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００６９】
次に、図２３に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理（シリサイド化）を行う。これにより、シリサイドプロテクション膜１３６で覆われていない部分、すなわち、高濃度拡散層１０８の上層にシリサイド層１２５が形成される。その後、シリサイドプロテクション膜１３６をウェット除去する。
そして、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。さらに、レジストパターン１３４をマスクとして、活性領域１０８およびエッチングストッパー膜１１２に対して高い選択比を有するエッチング条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面から基板１０１表面まで達するコンタクトホール１２０が形成される。
【００７０】
最後に、図２４に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００７１】
以上のように、本実施の形態３では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１２を自己整合的に形成した。これにより、コンタクトホール１２０を形成する際に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００７２】
また、本実施の形態３では、回路部だけでなくマーク部にもエッチングストッパー膜１１２を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１２を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１２はコントラストが良いため、エッチングストッパー膜１１２すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。
【００７３】
また、本実施の形態３では、エッチングストッパー膜１１２を自己整合的に形成するため、実施の形態２よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。
【００７４】
次に、本実施の形態３による半導体装置の変形例について説明する。
図２５は、実施の形態３による半導体装置の変形例を説明するための断面図である。
本実施の形態３による半導体装置との相違点は、シリサイド層１２５を形成した後に、基板全面にシリコン窒化膜１２６を例えば膜厚300nmで形成したことである。
本変形例のように、シリコン窒化膜１２６を形成することによって、コンタクトホール１２０の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール１２０の形状がスリット状にならず、良好なコンタクトホール１２０を形成することができる。
【００７５】
実施の形態４．
上述の実施の形態１では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。
本実施の形態４では、回路部およびマーク部における素子分離絶縁膜の表面が活性領域の基板よりも高くなるようにして、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。
【００７６】
図２６は、本発明の実施の形態４による半導体装置の回路部を説明するための断面図である。図２７は、本発明の実施の形態４による半導体装置のマーク部を説明するための図である。
図２６及び図２７において、図１又は図２と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００７７】
図２６に示すように、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも高くなるように形成した。また、エッチングストッパー膜１１３としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分を覆うように形成した。
また、図２７に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１３を形成した。マーク部に形成されたエッチングストッパー膜１１３は、レジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００７８】
次に、本実施の形態４による半導体装置の製造方法について説明する。図２８〜図３３は、本実施の形態４による半導体装置の製造方法を説明するための図である。
【００７９】
先ず、図２８に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、素子分離絶縁膜１０２を例えば膜厚50nmだけウェットエッチングする。
【００８０】
次に、図２９に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が高くなるように、素子分離絶縁膜１０２が形成される。次に、エッチングストッパー１１３としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー１１３上にレジストパターン１３７を形成する。ここで、レジストパターン１３７は、素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００８１】
次に、図３０に示すように、レジストパターン１３７をマスクとして、エッチングストッパー１１３をウェットエッチングする。また同時に、マーク部のエッチングストッパー１１３もパターニングする（図３１参照）。
次に、レジストパターン１３７を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成する。
また、図３１に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１３を重ね合わせ検査マークとして、レジストパターン１２３と下地レイヤの重ね合わせ検査が行われる。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜１１３の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、レンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００８２】
次に、実施の形態１と同様にして、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
【００８３】
次に、図３２に示すように、ポリシリコン膜１０４ａ上にタングステン膜１０４ｂを膜厚100nmで形成する。そして、絶縁膜１０５を膜厚100nmで形成する。次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を膜厚300nmだけＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
【００８４】
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１３に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー１１３表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー１１３に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、エッチングストッパー１１３を、素子分離絶縁膜１０２および基板１０１に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜１１３は、短時間で除去できる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー１１３を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００８５】
最後に、図３３に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００８６】
以上のように、本実施の形態４では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１３としてのシリコン窒化膜を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００８７】
また、本実施の形態４では、回路部だけでなくマーク部にもエッチングストッパー膜１１３を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１３を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１３はコントラストが良いため、エッチングストッパー膜１１３すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（例えば、図３０に示すレジストパターン１２３）と、下地レイヤ（下層パターン）の重ね合わせ検査を精度良く行うことができる。
【００８８】
また、本実施の形態４では、素子分離絶縁膜１０２の表面が、活性領域の表面よりも高くなるように、素子分離絶縁膜１０２を形成している。このような構造にすることによって、ｅＤＲＡＭのＤＲＡＭ部で逆ナローを抑えることができ、リーク電流を抑えることができる（後述する実施の形態５についても同様）。
【００８９】
なお、本実施の形態４では、素子分離絶縁膜１０２のウェットエッチング量を調整することにより、素子分離絶縁膜１０２表面を基板１０１表面よりも高くしたが、素子分離絶縁膜１０２をウェットエッチングしなくてもよい。
また、これ以外に、素子分離絶縁膜１０２近傍にＣＭＰダミーパターンを密に配置することによっても、素子分離絶縁膜１０２を出っ張らせることができる。
【００９０】
実施の形態５．
上述の実施の形態４では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にパターニングによりエッチングストッパー膜を形成した。
本実施の形態５では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にのみ自己整合的にエッチングストッパー膜を形成した。さらに、本実施の形態５では、高濃度拡散層の上層に、シリサイド層を形成した。
【００９１】
図３４は、本発明の実施の形態５による半導体装置の回路部を説明するための断面図である。図３５は、本発明の実施の形態５による半導体装置のマーク部を説明するための図である。
図３４及び図３５において、図２６又は図２７と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００９２】
図３４に示すように、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも高くなるように形成した。また、エッチングストッパー膜１１４としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分を覆うように自己整合的に形成した。
また、図３５に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１４を形成した。マーク部に形成されたエッチングストッパー膜１１４は、レジストパターン１２４と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００９３】
次に、本実施の形態５による半導体装置の製造方法について説明する。図３６〜図４１は、本実施の形態５による半導体装置の製造方法を説明するための図である。
先ず、図３６に示す工程を行う。図３６に示す工程は、実施の形態４における図２８に示す工程と同一であるため、説明を省略する。
【００９４】
次に、図３７に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が高くなるように、素子分離絶縁膜１０２が形成される。
そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。次に、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。そして、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。次に、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。さらに、タングステン膜１０４ｂ上に、絶縁膜（シリコン窒化膜）１０５を膜厚100nmで形成する。
次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとしてタングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。続いて、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより、低濃度拡散層（n−低濃度層）１０６を形成する。
そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成されるとともに、素子分離絶縁膜１０２のエッジ部分を覆うエッチングストッパー膜１１４が自己整合的に形成される。
【００９５】
次に、図３８に示すように、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
そして、基板１０１全面に、シリコン酸化膜からなるシリサイドプロテクション膜１３６を形成する。
次に、シリサイドプロテクション膜１３６上に、当該シリサイドプロテクション膜１３６をパターニングするためのマスクであるレジストパターン（１２４）を形成する。ここで、レジストパターン（１２４）は、シリサイドを形成する部分が開口されたものである。
また、図３９に示すように、レジストパターン１２４は、マーク部にも同時に形成される。
上記レジストパターン１２４を形成した後、マーク部のエッチングストッパー膜１１４を重ね合わせ検査マークとして、レジストパターン１２４と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜１１２の位置を精度良く計測することができる。従って、レジストパターン１２４の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２４は、回路部に形成されたレジストパターン（１２４）の最小ルールに近い寸法、例えば最小寸法〜最小寸法の２倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００９６】
次に、図４０に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理（シリサイド化）を行う。これにより、シリサイドプロテクション膜１３６で覆われていない部分、すなわち、高濃度拡散層１０８の上層にシリサイド層１２５が形成される。その後、シリサイドプロテクション膜１３６をウェット除去する。
そして、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。さらに、レジストパターン１３４をマスクとして、活性領域１０８およびエッチングストッパー膜１１４に対して高い選択比を有するエッチング条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面から基板１０１表面まで達するコンタクトホール１２０が形成される。
【００９７】
最後に、図４１に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００９８】
以上のように、本実施の形態５では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１４を自己整合的に形成した。これにより、コンタクトホール１２０を形成する際に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００９９】
また、本実施の形態５では、回路部だけでなくマーク部にもエッチングストッパー膜１１４を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１４を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１４はコントラストが良いため、エッチングストッパー膜１１４すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（１２４）と下地レイヤの重ね合わせ検査を精度良く行うことができる。
【０１００】
また、本実施の形態５では、エッチングストッパー膜１１４を自己整合的に形成するため、実施の形態４よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。
【０１０１】
次に、本実施の形態５による半導体装置の変形例について説明する。
図４２は、実施の形態５による半導体装置の変形例を説明するための断面図である。
本実施の形態５による半導体装置との相違点は、シリサイド層１２５を形成した後に、基板全面にシリコン窒化膜１２６を例えば膜厚300nmで形成したことである。
本変形例のように、シリコン窒化膜１２６を形成することによって、コンタクトホール１２０の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール１２０の形状がスリット状にならず、良好なコンタクトホール１２０を形成することができる。
【０１０２】
【発明の効果】
本発明によれば、素子分離絶縁膜のエッジ部分を覆うエッチングストッパー膜により、コンタクトホール形成時に素子分離絶縁膜がエッチングされない。これにより、信頼性の高いコンタクトプラグを形成することができる。
また、マーク部の素子分離絶縁膜上にエッチングストッパー膜を形成し、当該エッチングストッパー膜を検査マークとして用いた。従って、検査マークを精度良く形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体装置の回路部を説明するための断面図である。
【図２】 本発明の実施の形態１による半導体装置のマーク部を説明するための断面図である。
【図３】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その１）。
【図４】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その２）。
【図５】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その３）。
【図６】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その４）。
【図７】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その５）。
【図８】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その６）。
【図９】 本発明の実施の形態２による半導体装置の回路部を説明するための断面図である。
【図１０】 本発明の実施の形態２による半導体装置のマーク部を説明するための図である。
【図１１】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その１）。
【図１２】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その２）。
【図１３】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その３）。
【図１４】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その４）。
【図１５】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その５）。
【図１６】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その６）。
【図１７】 本発明の実施の形態３による半導体装置の回路部を説明するための断面図である。
【図１８】 本発明の実施の形態３による半導体装置のマーク部を説明するための図である。
【図１９】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その１）。
【図２０】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その２）。
【図２１】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その３）。
【図２２】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その４）。
【図２３】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その５）。
【図２４】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その６）。
【図２５】 本発明の実施の形態３による半導体装置の変形例を説明するための断面図である。
【図２６】 本発明の実施の形態４による半導体装置の回路部を説明するための断面図である。
【図２７】 本発明の実施の形態４による半導体装置のマーク部を説明するための図である。
【図２８】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その１）。
【図２９】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その２）。
【図３０】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その３）。
【図３１】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その４）。
【図３２】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その５）。
【図３３】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その６）。
【図３４】 本発明の実施の形態５による半導体装置の回路部を説明するための断面図である。
【図３５】 本発明の実施の形態５による半導体装置のマーク部を説明するための図である。
【図３６】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その１）。
【図３７】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その２）。
【図３８】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その３）。
【図３９】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その４）。
【図４０】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その５）。
【図４１】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その６）。
【図４２】 本発明の実施の形態５による半導体装置の変形例を説明するための断面図である。
【図４３】 従来の半導体装置の回路部を説明するための断面図である。
【図４４】 従来の半導体装置のマーク部を説明するための図である。
【符号の説明】
１０１ 基板（半導体基板）、 １０１ａ 素子分離溝、 １０２ 素子分離絶縁膜（ＨＤＰ酸化膜）、 １０３ ゲート絶縁膜（シリコン酸化膜）、 １０４ ゲート電極、 １０４ａ ポリシリコン膜、 １０４ｂ タングステン膜、１０５ 絶縁膜、 １０６ 低濃度拡散層（ｎ−低濃度層）、 １０７ サイドウォール（シリコン窒化膜）、 １０８ 高濃度拡散層（ｎ＋高濃度層）、 １０９ 層間絶縁膜（ＨＤＰ酸化膜）、 １１０，１１１，１１２，１１３，１１４ エッチングストッパー膜（シリコン窒化膜）、 １２０ コンタクトホール、 １２１ コンタクト（コンタクトプラグ）、 １２１ａ バリアメタル、１２１ｂ タングステンプラグ、 １２２ 第２配線層、 １２２ａ バリアメタル、 １２２ｂ タングステン膜、 １２３ レジストパターン、 １２４レジストパターン、 １２５ シリサイド層、 １２６ シリコン窒化膜、 １３１ 熱酸化膜、 １３２ シリコン窒化膜、 １３３，１３４，１３５，１３７ レジストパターン、 １３６ シリサイドプロテクション膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に係り、特に素子分離技術に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化、高集積化および高速化が進んでいる。そして、高いアスペクト比で形成されたコンタクトホールの低抵抗化、および素子分離絶縁膜におけるリーク電流の低減が非常に重要になってきている。
【０００３】
以下、従来の半導体装置について説明する。
図４３は、従来の半導体装置の回路部を説明するための断面図である。また、図４４は従来の半導体装置のマーク部を説明するための図である。
図４３は、コンタクトホールが活性領域を踏み外して開口された場合の半導体装置の回路部を示している。
図４３において、１０１はシリコン基板、１０２は素子分離絶縁膜、１０３はゲート絶縁膜、１０４は第１配線層（ゲート電極）、１０４ａはポリシリコン膜、１０４ｂはタングステン膜、１０５は絶縁膜、１０６は低濃度拡散層（ｎ−低濃度層）、１０７はサイドウォール、１０８は高濃度拡散層（ｎ＋高濃度層）、１０９は層間絶縁膜、１２０はコンタクトホール、１２１はコンタクト（コンタクトプラグ）、１２１ａはバリアメタル、１２１ｂはタングステンプラグ、１２２は第２配線層、１２２ａはバリアメタル、１２２ｂはタングステン膜を示している。
【０００４】
また、図４４は、ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成した後の、半導体装置のマーク部を示している。ここで、マーク部とは、パターンを露光する直前にフォトマスクの位置合わせを行うための位置合わせ検査マークが形成される領域、又は露光パターン（レジストパターン）と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークが形成される領域をいう。図４４において、図４３と同一の参照符号は同様の部分を示すため、その説明を簡略化ないし省略する。また、図４４の参照符号１２３は、レジストパターンを示している。
従来、マーク部に形成された素子分離絶縁膜１０２を、レジストパターン１２３の重ね合わせ検査マークとして用いていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置には、次のような問題があった。
第１の問題として、図４３に示すように、コンタクトホール１２０が活性領域を踏み外して開口された場合、コンタクトホール１２０は素子分離絶縁膜１０２にかかってしまう。ここで、層間絶縁膜１０９と素子分離絶縁膜１０２は、ともにシリコン酸化膜である。このため、層間絶縁膜１０９をドライエッチングしてコンタクトホール１２０を開口する際、素子分離絶縁膜１０２に対するエッチング選択比が十分に確保できなかった。従って、素子分離領域と活性領域の境界、すなわち素子分離絶縁膜１０２と高濃度拡散層１０８の境界で、当該素子分離絶縁膜１０２がスリット状にエッチングされてしまう問題があった（図４３参照）。
この場合、素子分離絶縁膜１０２と高濃度拡散層１０８の境界に、ドライエッチング時のプラズマダメージが残存してしまい、リーク電流が増大するという問題があった。さらに、素子分離絶縁膜１０２が高濃度拡散層１０８よりも深くスリット状にエッチングされた場合には、リーク電流が一層増大するという問題があった。
また、上述のように形成されたコンタクトホール１２０内に、バリアメタル１２１ａをスパッタ法により成膜しても、バリアメタル１２１ａを均一に形成することができなかった。さらに、バリアメタル１２１ａ上にタングステンプラグ１２１ｂをカバレージよく形成できず、素子分離絶縁膜１０２と高濃度拡散層１０８の境界にシームＡが形成される問題があった。この場合、コンタクト抵抗が増大し、またプラグの信頼性が低下してしまう問題があった。
【０００６】
また、第２の問題として、上記重ね合わせ検査マークとして用いられる素子分離絶縁膜１０２は半透明のシリコン酸化膜であり、十分なコントラストが得られないため、重ね合わせ検査マーク（素子分離絶縁膜１０２）の位置を精度良く測定することができなかった。すなわち、重ね合わせ検査マークの位置を誤測定してしまう問題があった。従って、重ね合わせ検査を精度良く行うことができなかった。
上述のように、素子分離絶縁膜１０２の位置を誤測定してしまうと、回路要素を精度良く形成することができないという問題があった。例えば、図４４に示す場合には、ポリシリコン膜１０４ａ内にＮ型ドーパントを正確に注入できないという問題があった。ポリシリコン膜１０４ａ内にＰ型ドーパントを注入する場合も同様である。従って、ポリシリコン膜１０４ａの所定部分に、Ｎ型ドーパントとＰ型ドーパントが両方注入されたり、あるいは何れのドーパントも注入されなかったりする問題があった。これにより、ゲート電極１０４の抵抗が増大し、デバイス不良が発生する可能性があった。
【０００７】
本発明は、上記従来の課題を解決するためになされたもので、信頼性の高いコンタクトを形成することを目的とする。また、検査マークを精度良く測定することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る半導体装置の製造方法は、活性領域を分離する素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置の製造方法であって、該素子分離領域および該マーク部に、素子分離溝を形成する工程と、該素子分離溝内に素子分離絶縁膜を形成する工程と、該素子分離絶縁膜の少なくともエッジ部分を覆うようにシリコン窒化膜を含むエッチングストッパー膜を形成する工程と、該マーク部に形成された該エッチングストッパー膜を検査マークとして用いて、該回路部に回路要素を形成する工程と、該回路要素を覆うように該基板全面に層間絶縁膜を形成する工程と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールを形成する工程と、該コンタクトホール内にコンタクトプラグを形成する工程と、を含むことを特徴とするものである。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の回路部を説明するための断面図である。図２は、本実施の形態１による半導体装置のマーク部を説明するための断面図である。
【００３０】
図１において、参照符号１０１は基板であり、例えば比抵抗が10Ω・cmのＰ型シリコンウェハ（半導体基板）である。基板１０１は、活性領域と当該活性領域を分離するための素子分離領域とを含む回路部と、後述する検査マークが形成されるマーク部とを有している。１０１ａは基板１０１内に形成された素子分離溝である。１０２は素子分離溝１０１ａ内に形成された素子分離絶縁膜であり、例えば膜厚300nmのプラズマシリコン酸化膜である。プラズマシリコン酸化膜としては、例えばＨＤＰＣＶＤ（High Density Plasma Chemical Vapor Deposition）法により形成されたシリコン酸化膜（以下、「ＨＤＰ酸化膜」と称する）が挙げられる。１０３はゲート絶縁膜であり、例えば膜厚が3nmのシリコン酸窒化膜（SiON）又はシリコン酸化膜である。
【００３１】
１０４は第１配線層としてのゲート電極であり、例えばポリシリコン膜１０４ａとタングステン膜１０４ｂとが積層されたものである。ここで、ポリシリコン膜１０４ａは、例えばノンドープトポリシリコン膜内に、Ｎ型領域ではＮ型ドーパントとして例えばリン（P＋）が10keV、5E15cm-2で注入され、Ｐ型領域ではＰ型ドーパントとして例えばボロン（BF2 ＋）が3keV、5E15cm-2で注入されたものである。
１０５はハードマスクとしての絶縁膜であり、例えば膜厚が100nmのシリコン窒化膜である。１０６はエクステンションの低濃度拡散層（n-低濃度層）であり、例えば砒素が30keV、1E14cm-2、45度で基板１０１内に注入されたものである。１０７はサイドウォールであり、例えば膜厚が50nmのシリコン窒化膜である。１０８は高濃度拡散層（ｎ＋高濃度層）であり、例えば砒素が50keV、5E15cm-2、7度で基板１０１内に注入されたものである。１０９は層間絶縁膜であり、例えば膜厚が700nmのＨＤＰ酸化膜である。
【００３２】
１１０は素子分離絶縁膜１０２の表面の少なくとも一部を覆うように形成されたエッチングストッパー膜であり、例えば膜厚が30nmのシリコン窒化膜である。また、エッチングストッパー膜１１０は、活性領域の高濃度拡散層１０８と、素子分離絶縁膜１０２の境界を覆うように、素子分離絶縁膜１０２上だけでなく高濃度拡散層１０８上にまでオーバーサイズして形成されている。
１２０は例えばボトム径が0.1μmのコンタクトホールであり、１２１はコンタクトホール１２０内に形成されたコンタクト（コンタクトプラグ）である。コンタクト１２１は、TiN／Ti＝20nm／20nmからなるバリアメタル１２１ａと、タングステンプラグ１２１ｂとを有する。１２２は第２配線層である。第２配線層１２２は、TiN/Ti＝20／20nmからなるバリアメタル１２２ａと、膜厚が100nmのタングステン膜１２２ｂとが積層されたものである。
【００３３】
図２において、図１と同一の符号は同様の部分を示している。また、参照符号１２３はレジストパターンを示している。図２は、ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成した後の、半導体装置のマーク部を示している。ここで、マーク部とは、パターンを露光する直前にフォトマスクの位置合わせを行うための位置合わせ検査マークが形成される領域、又は露光パターン（レジストパターン）と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークが形成される領域をいう。図２に示すマーク部に形成されたエッチングストッパー膜１１０は、レジストパターン１２３と下地レイヤとの重ね合わせを検査するための重ね合わせ検査マークとして用いられている。また、マーク部において、アウターマークとしてのエッチングストッパー膜１１０は、例えば20〜30μｍ角および0.2〜0.4μｍ幅で形成されたものであり、インナーマークとしてのレジストパターン１２３は、例えば10〜15μｍ角で形成されたものである。
【００３４】
次に、本実施の形態１による半導体装置の製造方法を説明する。図３〜図８は、本実施の形態１による半導体装置の製造方法を説明するための図である。
先ず、図３に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。
次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、トレンチ分離段差を低減するため、素子分離絶縁膜１０２を例えば膜厚150nmだけウェットエッチングする。
【００３５】
次に、図４に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面と素子分離絶縁膜１０２表面が同じ高さとなる。次に、エッチングストッパー膜１１０としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー膜１１０上にレジストパターン１３３を形成する。ここで、レジストパターン１３３は、少なくとも素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００３６】
次に、図５に示すように、レジストパターン１３３をマスクとして、エッチングストッパー膜１１０をウェットエッチングする。また、これと同時に、マーク部のエッチングストッパー膜１１０もパターニングする（図６参照）。
次に、レジストパターン１３３を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上にレジスト膜を形成し、このレジスト膜に対してパターン露光を行う。これにより、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３が形成される。
また、図６に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
【００３７】
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１０を重ね合わせ検査マークとして、回路部のレジストパターン１２３と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１０）の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、露光装置（図示省略）におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００３８】
次に、図示しないが、レジストパターン１２３をマスクとして、Ｎ型領域のポリシリコン膜１０４ａ内に、Ｎ型ドーパントとして例えばリン（P＋）を10keV、5E15cm-2で注入する。
これと同様にして、Ｐ型領域のポリシリコン膜１０４ａ内に、Ｐ型ドーパントとして例えばボロン（BF2 ＋）を3keV、5E15cm-2で注入する。
【００３９】
次に、図７に示すように、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。そして、タングステン膜１０４ｂ上に、絶縁膜１０５を膜厚100nmで形成する。次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１０に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー膜１１０表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー膜１１０に対して高い選択比を有する条件、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングするため、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、エッチングストッパー膜１１０を、素子分離絶縁膜１０２および基板１０１に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、膜厚が比較的薄く且つ均一なエッチングストッパー膜１１０は短時間で除去できるため、基板１０１に与えるエッチングダメージを低減することができる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー膜１１０を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００４０】
最後に、図８に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ（Chemical Vapor Deposition）法により膜厚200nmで形成し、ＣＭＰ（Chemical Mechanical Polishing）法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００４１】
以上のように、本実施の形態１では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１０としてのシリコン窒化膜を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００４２】
また、本実施の形態１では、回路部だけでなくマーク部にもエッチングストッパー膜１１０を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１０を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１０はコントラストが良いため、エッチングストッパー膜１１０すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（例えば、図５に示すレジストパターン１２３）と、下地レイヤの重ね合わせ検査を精度良く行うことができる。
【００４３】
なお、本実施の形態１では、マーク部のエッチングストッパー膜１１０を重ね合わせ検査マークとして利用した場合について説明したが、位置合わせ検査マークとしても利用することができる。すなわち、エッチングストッパー膜１１０を位置合わせ検査マークとして、フォトマスクの位置合わせ検査（ラフ位置合わせ検査、ファイン位置合わせ検査）を行うことができる。この場合も重ね合わせ検査マークと同様に、位置合わせ検査マークの位置を精度よく計測することができる。
従って、フォトマスクの位置合わせ検査を精度良く行うことができる。このため、レジストパターンを精度良く形成することができる（後述する実施の形態２〜５についても同様）。よって、例えばレジストパターン１２３を精度良く形成することができ、ポリシリコン膜１０４ａにおけるＮ型領域とＰ型領域の重なりや、注入位置のズレを防止することができる。
【００４４】
また、本実施の形態１では、Ｎ型ドーパントを注入するためのレジストパターン１２３の重ね合わせ検査について説明した。これに限らず、ゲート電極のパターニング、デュアルゲート酸化膜を作り分ける際のパターニング、あるいはアナログ回路部の容量形成のためのパターニングで形成されるレジストパターンの重ね合わせ検査を行う際にも適用することができる。
【００４５】
また、本実施の形態１では、エッチングストッパー膜１１０が活性領域の高濃度拡散層１０８上にまでオーバーサイジングした場合について述べたが、少なくともコンタクトホール１２０の底部にエッチングストッパー膜１１０が形成されていればよい。すなわち、コンタクトホール１２０の口径に応じて、エッチングストッパー膜１１０の形成領域を適宜変更すればよい。
【００４６】
また、本実施の形態１では、エッチングストッパー膜１１０をシリコン窒化膜単層で形成したが、シリコン窒化膜を含む多層膜であってもよい。例えば、シリコン酸化膜（ノンドープシリコン酸化膜）を形成し、このシリコン酸化膜上にシリコン窒化膜を積層することにより、積層絶縁膜からなるエッチングストッパー膜１１０を形成してもよい。この場合、素子分離絶縁膜１０２のエッジ部分の応力を緩和することができる（後述する実施の形態２〜５についても同様）。
【００４７】
また、ハードマスクとしての絶縁膜１０５は、シリコン窒化膜に限られず、シリコン酸化膜であってもよく、シリコン酸化膜とシリコン窒化膜の積層膜であってもよい。また、絶縁膜１０５の代わりに、通常のレジストパターンを用いてもよい（後述する実施の形態２〜５についても同様）。
【００４８】
また、高濃度拡散層１０８表面をシリサイド化（コバルトシリサイド、チタンシリサイド等）して低抵抗化してもよい。この場合も、エッチングストッパー膜１１０を検査マークとして利用可能である。（後述の実施の形態２，４についても同様）。
【００４９】
実施の形態２．
上述の実施の形態１では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。
本実施の形態２では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。
【００５０】
図９は、本発明の実施の形態２による半導体装置の回路部を説明するための断面図である。図１０は、本発明の実施の形態２による半導体装置のマーク部を説明するための図である。
図９及び図１０において、図１又は図２と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００５１】
図９に示すように、素子分離絶縁膜１０２を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも低くなるように形成した。また、エッチングストッパー膜１１１としてのシリコン窒化膜を、素子分離絶縁膜１０２の少なくともエッジ部分を覆うように形成した。また、素子分離絶縁膜１０２上、すなわち素子分離絶縁膜１０２が埋め込まれていない部分の素子分離溝１０１ａ側壁は、エッチングストッパー膜１１１により覆われている。
また、図１０に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１１を形成した。マーク部に形成されたエッチングストッパー膜１１１は、回路部のレジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００５２】
次に、本実施の形態２による半導体装置の製造方法について説明する。図１１〜図１６は、本実施の形態２による半導体装置の製造方法を説明するための図である。
先ず、図１１に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。
次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、素子分離絶縁膜１０２を例えば膜厚200nmだけウェットエッチングする。
【００５３】
次に、図１２に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が低くなるように、素子分離絶縁膜１０２が形成される。次に、エッチングストッパー１１１としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー１１１上にレジストパターン１３５を形成する。ここで、レジストパターン１３５は、素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００５４】
次に、図１３に示すように、レジストパターン１３５をマスクとして、エッチングストッパー１１１をウェットエッチングする。また同時に、マーク部のエッチングストッパー１１１もパターニングする（図１４参照）。
次に、レジストパターン１３５を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成する。
また、図１４に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
【００５５】
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１１を重ね合わせ検査マークとして、回路部のレジストパターン１２３と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１１）の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、露光装置におけるレンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００５６】
次に、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
【００５７】
次に、図１５に示すように、ポリシリコン膜１０４ａ上にタングステン膜１０４ｂを膜厚100nmで形成する。そして、タングステン膜１０４ｂ上に、絶縁膜１０５を膜厚100nmで形成する。
続いて、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
【００５８】
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１１に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー１１１表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー１１１に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、基板１０１ａ上のエッチングストッパー１１１を、素子分離絶縁膜１０２および基板１０１（高濃度拡散層１０８）に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜１１１は、短時間で除去できる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー１１１を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００５９】
最後に、図１６に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００６０】
以上のように、本実施の形態２では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１１を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００６１】
また、本実施の形態２では、回路部だけでなくマーク部にもエッチングストッパー膜１１１を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１１を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１１はコントラストが良いため、エッチングストッパー膜１１１すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。
【００６２】
また、本実施の形態２では、素子分離絶縁膜１０２の表面を、活性領域の表面よりも落ち込ませている。これにより、素子分離絶縁膜１０２と活性領域との境界部分、すなわち素子分離絶縁膜１０２のエッジ部分に形成されたエッチングストッパー膜１１１の膜厚が実効的に増加する。従って、コンタクトホール１２０形成時に基板１０１に与えるエッチングダメージを、実施の形態１よりも更に低減することができる。また、素子分離絶縁膜１０２の表面を落ち込ませることにより、トランジスタの電流駆動能力を向上させることができ、例えばｅＤＲＡＭ（embeded DRAM）のロジック部での高速化に有効である（後述の実施の形態３についても同様）。
【００６３】
実施の形態３．
上述の実施の形態２では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜をパターニングにより形成した。
本実施の形態３では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域よりも落ち込ませて、その素子分離絶縁膜表面のエッジ部分にのみエッチングストッパー膜を自己整合的に形成した。さらに、本実施の形態３では、高濃度拡散層の上層に、シリサイド層を形成した。
【００６４】
図１７は、本発明の実施の形態３による半導体装置の回路部を説明するための断面図である。図１８は、本発明の実施の形態３による半導体装置のマーク部を説明するための図である。
図１７及び図１８において、図９又は図１０と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００６５】
図１７に示すように、素子分離絶縁膜１０２を素子分離溝内に膜厚250nmで埋め込むことによって、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも低くなるように形成した。また、エッチングストッパー膜１１２としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分に自己整合的に形成した。また、素子分離絶縁膜１０２上、すなわち素子分離絶縁膜１０２が埋め込まれていない素子分離溝１０１ａ側壁は、エッチングストッパー膜１１２で覆われている。また、高濃度拡散層１０８の上層に、シリサイド層を形成した。
また、図１８に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１２を形成した。マーク部に形成されたエッチングストッパー膜１１２は、レジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
これにより、実施の形態２と同様の効果が得られる。
【００６６】
次に、本実施の形態３による半導体装置の製造方法について説明する。図１９〜図２４は、本実施の形態３による半導体装置の製造方法を説明するための図である。
先ず、図１９に示す工程を行う。図１９に示す工程は、実施の形態２における図１１に示す工程と同一であるため、説明を省略する。
【００６７】
次に、図２０に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が低くなるように、素子分離絶縁膜１０２が形成される。
そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。次に、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
そして、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
次に、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。さらに、タングステン膜１０４ｂ上に、絶縁膜（シリコン窒化膜）１０５を膜厚100nmで形成する。
次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとしてタングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。続いて、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより、低濃度拡散層（n−低濃度層）１０６を形成する。
そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成されるとともに、素子分離絶縁膜１０２のエッジ部分を覆うエッチングストッパー膜１１２が自己整合的に形成される。
【００６８】
次に、図２１に示すように、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
そして、基板全面に、シリコン酸化膜からなるシリサイドプロテクション膜１３６を形成する。
次に、シリサイドプロテクション膜１３６上に、当該シリサイドプロテクション膜１３６をパターニングするためのマスクであるレジストパターン（１２４）を形成する。ここで、レジストパターン（１２４）は、シリサイドを形成する部分が開口されたものである。
また、図２２に示すように、レジストパターン１２４は、マーク部にも同時に形成される。
上記レジストパターン１２４を形成した後、マーク部のエッチングストッパー膜１１２を重ね合わせ検査マークとして、レジストパターン１２４と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マーク（エッチングストッパー膜１１２）の位置を精度良く計測することができる。従って、レジストパターン１２４の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２４は、回路部に形成されたレジストパターン（１２４）の最小ルールに近い寸法、例えば最小寸法〜最小寸法の２倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００６９】
次に、図２３に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理（シリサイド化）を行う。これにより、シリサイドプロテクション膜１３６で覆われていない部分、すなわち、高濃度拡散層１０８の上層にシリサイド層１２５が形成される。その後、シリサイドプロテクション膜１３６をウェット除去する。
そして、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。さらに、レジストパターン１３４をマスクとして、活性領域１０８およびエッチングストッパー膜１１２に対して高い選択比を有するエッチング条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面から基板１０１表面まで達するコンタクトホール１２０が形成される。
【００７０】
最後に、図２４に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００７１】
以上のように、本実施の形態３では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１２を自己整合的に形成した。これにより、コンタクトホール１２０を形成する際に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００７２】
また、本実施の形態３では、回路部だけでなくマーク部にもエッチングストッパー膜１１２を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１２を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１２はコントラストが良いため、エッチングストッパー膜１１２すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、重ね合わせ検査を精度良く行うことができる。
【００７３】
また、本実施の形態３では、エッチングストッパー膜１１２を自己整合的に形成するため、実施の形態２よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。
【００７４】
次に、本実施の形態３による半導体装置の変形例について説明する。
図２５は、実施の形態３による半導体装置の変形例を説明するための断面図である。
本実施の形態３による半導体装置との相違点は、シリサイド層１２５を形成した後に、基板全面にシリコン窒化膜１２６を例えば膜厚300nmで形成したことである。
本変形例のように、シリコン窒化膜１２６を形成することによって、コンタクトホール１２０の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール１２０の形状がスリット状にならず、良好なコンタクトホール１２０を形成することができる。
【００７５】
実施の形態４．
上述の実施の形態１では、活性領域の基板の表面と、素子分離絶縁膜の表面とが同じ高さとなるように素子分離絶縁膜を形成し、その素子分離絶縁膜表面のエッジ部分を覆うようにエッチングストッパー膜を形成した。
本実施の形態４では、回路部およびマーク部における素子分離絶縁膜の表面が活性領域の基板よりも高くなるようにして、その素子分離絶縁膜表面のエッジ部分にエッチングストッパー膜を形成した。
【００７６】
図２６は、本発明の実施の形態４による半導体装置の回路部を説明するための断面図である。図２７は、本発明の実施の形態４による半導体装置のマーク部を説明するための図である。
図２６及び図２７において、図１又は図２と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００７７】
図２６に示すように、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも高くなるように形成した。また、エッチングストッパー膜１１３としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分を覆うように形成した。
また、図２７に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１３を形成した。マーク部に形成されたエッチングストッパー膜１１３は、レジストパターン１２３と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００７８】
次に、本実施の形態４による半導体装置の製造方法について説明する。図２８〜図３３は、本実施の形態４による半導体装置の製造方法を説明するための図である。
【００７９】
先ず、図２８に示すように、基板１０１に熱酸化膜１３１を例えば膜厚30nmで形成する。次に、熱酸化膜１３１上にシリコン窒化膜１３２を例えば膜厚150nmで形成する。そして、活性領域を覆うレジストパターン（図示省略）をシリコン窒化膜１３２上に形成し、この形成されたレジストパターンをマスクとして、シリコン窒化膜１３２および熱酸化膜１３１をドライエッチングする。さらに、エッチングされたシリコン窒化膜１３２および熱酸化膜１３１をマスクとして、基板１０１をドライエッチングする。これにより、基板１０１内に、例えば深さ300nmの素子分離溝１０１ａが形成される。次に、素子分離溝１０１ａ内に、素子分離絶縁膜１０２として例えばＨＤＰ酸化膜を膜厚500nmで堆積して、ＣＭＰ研磨を行う。
そして、素子分離絶縁膜１０２を例えば膜厚50nmだけウェットエッチングする。
【００８０】
次に、図２９に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が高くなるように、素子分離絶縁膜１０２が形成される。次に、エッチングストッパー１１３としてのシリコン窒化膜を膜厚30nmで基板全面に形成する。そして、エッチングストッパー１１３上にレジストパターン１３７を形成する。ここで、レジストパターン１３７は、素子分離絶縁膜１０２のエッジ部分を覆うように形成されている。
【００８１】
次に、図３０に示すように、レジストパターン１３７をマスクとして、エッチングストッパー１１３をウェットエッチングする。また同時に、マーク部のエッチングストッパー１１３もパターニングする（図３１参照）。
次に、レジストパターン１３７を除去する。そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。さらに、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。
次に、ポリシリコン膜１０４ａ上に、当該ポリシリコン膜１０４ａ内にＮ型ドーパントを注入するためのマスクであるレジストパターン１２３を形成する。
また、図３１に示すように、レジストパターン１２３は、マーク部にも同時に形成される。
上記レジストパターン１２３を形成した後、マーク部のエッチングストッパー膜１１３を重ね合わせ検査マークとして、レジストパターン１２３と下地レイヤの重ね合わせ検査が行われる。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜１１３の位置を精度良く計測することができる。従って、レジストパターン１２３の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２３は、回路部に形成されたレジストパターン１２３の最小ルールに近い寸法でパターニングする。これにより、レンズの収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００８２】
次に、実施の形態１と同様にして、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。
【００８３】
次に、図３２に示すように、ポリシリコン膜１０４ａ上にタングステン膜１０４ｂを膜厚100nmで形成する。そして、絶縁膜１０５を膜厚100nmで形成する。次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとして、タングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。これにより、ゲート電極１０４が形成される。
続いて、低濃度拡散層（n−低濃度層）１０６を、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより形成する。そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成される。さらに、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
次に、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を膜厚300nmだけＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。
【００８４】
続いて、レジストパターン１３４をマスクとして、エッチングストッパー膜１１３に対して高い選択比を有するエッチング（メインエッチング）条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面からエッチングストッパー１１３表面まで達するコンタクトホール１２０が形成される。ここで、エッチングストッパー１１３に対して高い選択比、すなわちシリコン窒化膜に対して高い選択比を有する条件でエッチングすることにより、深さが異なる複数のコンタクトホールを同時に形成する場合でも、基板１０１の活性領域にエッチングダメージを与えない。
さらに、エッチングストッパー１１３を、素子分離絶縁膜１０２および基板１０１に対して高い選択比を有するエッチング（オーバーエッチング）条件でエッチングする。これにより、層間絶縁膜１０９表面から基板１０１表面まで達するコンタクトホール１２０が形成される。ここで、均一で膜厚が比較的薄いエッチングストッパー膜１１３は、短時間で除去できる。すなわち、２ステップでコンタクトホール１２０を形成することにより、基板１０１および素子分離絶縁膜１０２へのエッチングダメージを低減することができる。また、高濃度拡散層１０８と素子分離絶縁膜１０２の境界部にエッチングストッパー１１３を形成することにより、素子分離絶縁膜１０２のエッジ部分がエッチングされることを防止することができる。
【００８５】
最後に、図３３に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００８６】
以上のように、本実施の形態４では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１３としてのシリコン窒化膜を形成した。これにより、コンタクトホール１２０を形成する際（特に、オーバーエッチング時）に基板１０１に与えるエッチングダメージを低減することができる。従って、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００８７】
また、本実施の形態４では、回路部だけでなくマーク部にもエッチングストッパー膜１１３を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１３を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１３はコントラストが良いため、エッチングストッパー膜１１３すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（例えば、図３０に示すレジストパターン１２３）と、下地レイヤ（下層パターン）の重ね合わせ検査を精度良く行うことができる。
【００８８】
また、本実施の形態４では、素子分離絶縁膜１０２の表面が、活性領域の表面よりも高くなるように、素子分離絶縁膜１０２を形成している。このような構造にすることによって、ｅＤＲＡＭのＤＲＡＭ部で逆ナローを抑えることができ、リーク電流を抑えることができる（後述する実施の形態５についても同様）。
【００８９】
なお、本実施の形態４では、素子分離絶縁膜１０２のウェットエッチング量を調整することにより、素子分離絶縁膜１０２表面を基板１０１表面よりも高くしたが、素子分離絶縁膜１０２をウェットエッチングしなくてもよい。
また、これ以外に、素子分離絶縁膜１０２近傍にＣＭＰダミーパターンを密に配置することによっても、素子分離絶縁膜１０２を出っ張らせることができる。
【００９０】
実施の形態５．
上述の実施の形態４では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にパターニングによりエッチングストッパー膜を形成した。
本実施の形態５では、回路部およびマーク部における素子分離絶縁膜の表面を活性領域の基板よりも高くなるように形成して、その素子分離絶縁膜表面のエッジ部分にのみ自己整合的にエッチングストッパー膜を形成した。さらに、本実施の形態５では、高濃度拡散層の上層に、シリサイド層を形成した。
【００９１】
図３４は、本発明の実施の形態５による半導体装置の回路部を説明するための断面図である。図３５は、本発明の実施の形態５による半導体装置のマーク部を説明するための図である。
図３４及び図３５において、図２６又は図２７と同一の符号は同様の部分を示しているため、その説明を簡略化ないし省略する。
【００９２】
図３４に示すように、素子分離絶縁膜１０２を、その表面が基板１０１表面よりも高くなるように形成した。また、エッチングストッパー膜１１４としてのシリコン窒化膜を、素子分離絶縁膜１０２のエッジ部分を覆うように自己整合的に形成した。
また、図３５に示すように、回路部と同様に、マーク部においても素子分離絶縁膜１０２のエッジ部分を覆うようにエッチングストッパー膜１１４を形成した。マーク部に形成されたエッチングストッパー膜１１４は、レジストパターン１２４と下地レイヤの重ね合わせを検査するための重ね合わせ検査マークとして用いられる（後述）。
【００９３】
次に、本実施の形態５による半導体装置の製造方法について説明する。図３６〜図４１は、本実施の形態５による半導体装置の製造方法を説明するための図である。
先ず、図３６に示す工程を行う。図３６に示す工程は、実施の形態４における図２８に示す工程と同一であるため、説明を省略する。
【００９４】
次に、図３７に示すように、シリコン窒化膜１３２およびシリコン酸化膜１３１をウェットエッチングする。これにより、基板１０１表面よりも素子分離絶縁膜１０２表面が高くなるように、素子分離絶縁膜１０２が形成される。
そして、ゲート絶縁膜１０３として、例えばシリコン酸窒化膜（SiON）を膜厚3nmで形成する。次に、ゲート絶縁膜１０３上に、ノンドープトポリシリコン膜１０４ａを膜厚100nmで形成する。そして、実施の形態１と同様の方法で、ポリシリコン膜１０４ａ内に、Ｎ型およびＰ型ドーパントを注入する。次に、ポリシリコン膜１０４ａ上に、タングステン膜１０４ｂを膜厚100nmで形成する。さらに、タングステン膜１０４ｂ上に、絶縁膜（シリコン窒化膜）１０５を膜厚100nmで形成する。
次に、絶縁膜１０５をパターニングして、パターニングされた絶縁膜１０５をマスクとしてタングステン膜１０４ｂおよびポリシリコン膜１０４ａをドライエッチングする。続いて、例えば砒素（As＋）を30keV、1E14cm-2、45度で基板１０１内に注入することにより、低濃度拡散層（n−低濃度層）１０６を形成する。
そして、例えばシリコン窒化膜を膜厚50nmで基板全面に形成し、エッチバックする。これにより、ゲート電極１０４の側面にサイドウォール１０７が形成されるとともに、素子分離絶縁膜１０２のエッジ部分を覆うエッチングストッパー膜１１４が自己整合的に形成される。
【００９５】
次に、図３８に示すように、サイドウォール１０７をマスクとして例えば砒素を50keV、5E15cm-2で基板１０１内に注入することにより、低濃度拡散層１０６よりも不純物濃度が高い高濃度拡散層（n＋高濃度層）１０８を形成する。
そして、基板１０１全面に、シリコン酸化膜からなるシリサイドプロテクション膜１３６を形成する。
次に、シリサイドプロテクション膜１３６上に、当該シリサイドプロテクション膜１３６をパターニングするためのマスクであるレジストパターン（１２４）を形成する。ここで、レジストパターン（１２４）は、シリサイドを形成する部分が開口されたものである。
また、図３９に示すように、レジストパターン１２４は、マーク部にも同時に形成される。
上記レジストパターン１２４を形成した後、マーク部のエッチングストッパー膜１１４を重ね合わせ検査マークとして、レジストパターン１２４と下地レイヤの重ね合わせ検査を行う。この重ね合わせ検査において、検査マークとしてのエッチングストッパー膜１１２の位置を精度良く計測することができる。従って、レジストパターン１２４の重ね合わせ検査を精度良く行うことができる。
なお、マーク部のレジストパターン１２４は、回路部に形成されたレジストパターン（１２４）の最小ルールに近い寸法、例えば最小寸法〜最小寸法の２倍程度の寸法、でパターニングする。これにより、レンズの収差、すなわち露光装置間差による収差の影響を抑えることができ、重ね合わせ検査の精度を向上させることができる。
【００９６】
次に、図４０に示すように、基板全面に例えばコバルト等の金属膜を形成し、熱処理（シリサイド化）を行う。これにより、シリサイドプロテクション膜１３６で覆われていない部分、すなわち、高濃度拡散層１０８の上層にシリサイド層１２５が形成される。その後、シリサイドプロテクション膜１３６をウェット除去する。
そして、層間絶縁膜１０９として例えばＨＤＰ酸化膜を膜厚1000nmで形成して、層間絶縁膜１０９を300nmＣＭＰ研磨する。そして、層間絶縁膜１０９上に、レジストパターン１３４を形成する。さらに、レジストパターン１３４をマスクとして、活性領域１０８およびエッチングストッパー膜１１４に対して高い選択比を有するエッチング条件で、層間絶縁膜１０９をドライエッチングする。これにより、層間絶縁膜１０９の表面における口径が0.2μmであり、当該表面から基板１０１表面まで達するコンタクトホール１２０が形成される。
【００９７】
最後に、図４１に示すように、コンタクトホール１２０内に、例えばTiN／Tiからなるバリアメタル１２１ａを膜厚20nm／20nmでそれぞれ形成し、さらにタングステン１２１ｂをＣＶＤ法により膜厚200nmで形成し、ＣＭＰ法を用いて不要なタングステンを除去する。これにより、タングステンプラグ１２１ｂが形成される。すなわち、コンタクトホール１２０内に、バリアメタル１２１ａとタングステンプラグ１２１ｂからなるコンタクト１２１が形成される。さらに、コンタクト１２１上に、バリアメタル１２２ａとして例えばTiN/Tiを膜厚20／20nmで形成し、タングステン膜１２２ｂを膜厚100nmで形成する。そして、バリアメタル１２２ａおよびタングステン膜１２２ｂをパターニングする。これにより、コンタクト１２１上に、第２配線層１２２が形成される。
【００９８】
以上のように、本実施の形態５では、活性領域と素子分離領域の境界、すなわち高濃度拡散層１０８と素子分離絶縁膜１０２の境界にエッチングストッパー膜１１４を自己整合的に形成した。これにより、コンタクトホール１２０を形成する際に基板１０１に与えるエッチングダメージを低減することができる。また、リーク電流の少ない良好なコンタクト接合を形成することができる。
また、コンタクトホール１２０を形成する際に、上記境界部分の素子分離絶縁膜１０２、すなわち素子分離絶縁膜１０２のエッジ部分をスリット状にエッチングすることがないため、コンタクトホール１２０の底部の形状を改善することができる。従って、コンタクトホール１２０内にバリアメタル１２１ａおよびタングステン１２１ｂをカバレッジ良く成膜することができ、信頼性の高い良好なコンタクト１２１を形成することができる。
【００９９】
また、本実施の形態５では、回路部だけでなくマーク部にもエッチングストッパー膜１１４を同時に形成した。そして、マーク部に形成されたエッチングストッパー膜１１４を、重ね合わせ検査マークとして用いた。エッチングストッパー膜１１４はコントラストが良いため、エッチングストッパー膜１１４すなわち重ね合わせ検査マークの位置を容易に且つ精度良く測定することができる。従って、レジストパターン（１２４）と下地レイヤの重ね合わせ検査を精度良く行うことができる。
【０１００】
また、本実施の形態５では、エッチングストッパー膜１１４を自己整合的に形成するため、実施の形態４よりも工程数を減らすことができる。従って、半導体装置の製造コストを抑えることができる。
【０１０１】
次に、本実施の形態５による半導体装置の変形例について説明する。
図４２は、実施の形態５による半導体装置の変形例を説明するための断面図である。
本実施の形態５による半導体装置との相違点は、シリサイド層１２５を形成した後に、基板全面にシリコン窒化膜１２６を例えば膜厚300nmで形成したことである。
本変形例のように、シリコン窒化膜１２６を形成することによって、コンタクトホール１２０の重ね合わせがサイドウォール幅よりも大きくずれた場合でも、コンタクトホール１２０の形状がスリット状にならず、良好なコンタクトホール１２０を形成することができる。
【０１０２】
【発明の効果】
本発明によれば、素子分離絶縁膜のエッジ部分を覆うエッチングストッパー膜により、コンタクトホール形成時に素子分離絶縁膜がエッチングされない。これにより、信頼性の高いコンタクトプラグを形成することができる。
また、マーク部の素子分離絶縁膜上にエッチングストッパー膜を形成し、当該エッチングストッパー膜を検査マークとして用いた。従って、検査マークを精度良く形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体装置の回路部を説明するための断面図である。
【図２】 本発明の実施の形態１による半導体装置のマーク部を説明するための断面図である。
【図３】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その１）。
【図４】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その２）。
【図５】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その３）。
【図６】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その４）。
【図７】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その５）。
【図８】 本発明の実施の形態１による半導体装置の製造方法を説明するための図である（その６）。
【図９】 本発明の実施の形態２による半導体装置の回路部を説明するための断面図である。
【図１０】 本発明の実施の形態２による半導体装置のマーク部を説明するための図である。
【図１１】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その１）。
【図１２】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その２）。
【図１３】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その３）。
【図１４】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その４）。
【図１５】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その５）。
【図１６】 本発明の実施の形態２による半導体装置の製造方法を説明するための図である（その６）。
【図１７】 本発明の実施の形態３による半導体装置の回路部を説明するための断面図である。
【図１８】 本発明の実施の形態３による半導体装置のマーク部を説明するための図である。
【図１９】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その１）。
【図２０】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その２）。
【図２１】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その３）。
【図２２】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その４）。
【図２３】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その５）。
【図２４】 本発明の実施の形態３による半導体装置の製造方法を説明するための図である（その６）。
【図２５】 本発明の実施の形態３による半導体装置の変形例を説明するための断面図である。
【図２６】 本発明の実施の形態４による半導体装置の回路部を説明するための断面図である。
【図２７】 本発明の実施の形態４による半導体装置のマーク部を説明するための図である。
【図２８】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その１）。
【図２９】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その２）。
【図３０】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その３）。
【図３１】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その４）。
【図３２】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その５）。
【図３３】 本発明の実施の形態４による半導体装置の製造方法を説明するための図である（その６）。
【図３４】 本発明の実施の形態５による半導体装置の回路部を説明するための断面図である。
【図３５】 本発明の実施の形態５による半導体装置のマーク部を説明するための図である。
【図３６】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その１）。
【図３７】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その２）。
【図３８】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その３）。
【図３９】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その４）。
【図４０】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その５）。
【図４１】 本発明の実施の形態５による半導体装置の製造方法を説明するための図である（その６）。
【図４２】 本発明の実施の形態５による半導体装置の変形例を説明するための断面図である。
【図４３】 従来の半導体装置の回路部を説明するための断面図である。
【図４４】 従来の半導体装置のマーク部を説明するための図である。
【符号の説明】
１０１ 基板（半導体基板）、 １０１ａ 素子分離溝、 １０２ 素子分離絶縁膜（ＨＤＰ酸化膜）、 １０３ ゲート絶縁膜（シリコン酸化膜）、 １０４ ゲート電極、 １０４ａ ポリシリコン膜、 １０４ｂ タングステン膜、１０５ 絶縁膜、 １０６ 低濃度拡散層（ｎ−低濃度層）、 １０７ サイドウォール（シリコン窒化膜）、 １０８ 高濃度拡散層（ｎ＋高濃度層）、 １０９ 層間絶縁膜（ＨＤＰ酸化膜）、 １１０，１１１，１１２，１１３，１１４ エッチングストッパー膜（シリコン窒化膜）、 １２０ コンタクトホール、 １２１ コンタクト（コンタクトプラグ）、 １２１ａ バリアメタル、１２１ｂ タングステンプラグ、 １２２ 第２配線層、 １２２ａ バリアメタル、 １２２ｂ タングステン膜、 １２３ レジストパターン、 １２４レジストパターン、 １２５ シリサイド層、 １２６ シリコン窒化膜、 １３１ 熱酸化膜、 １３２ シリコン窒化膜、 １３３，１３４，１３５，１３７ レジストパターン、 １３６ シリサイドプロテクション膜。
Claims (12)
- 活性領域を分離する素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置の製造方法であって、
前記素子分離領域および前記マーク部に、素子分離溝を形成する工程と、
前記素子分離溝内に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜の少なくともエッジ部分を覆うようにシリコン窒化膜を含むエッチングストッパー膜を形成する工程と、
前記マーク部に形成された前記エッチングストッパー膜を検査マークとして用いて、前記回路部に回路要素を形成する工程と、
前記回路要素を覆うように前記基板全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面から前記基板の表面まで達するコンタクトホールを形成する工程と、
前記コンタクトホール内にコンタクトプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記回路要素を形成する工程は、
前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に導電膜を形成する工程と、
前記導電膜上に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして、前記導電膜内に不純物を注入する工程と、を含み、
前記第１レジストパターンを形成する工程で、前記マーク部に形成された前記エッチングストッパー膜を検査マークとして用いることを特徴とする半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記回路要素を形成する工程は、
前記基板上にシリサイドプロテクション膜を形成する工程と、
前記シリサイドプロテクション膜上に第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとして、前記シリサイドプロテクション膜をパターニングする工程と、
パターニングされた前記シリサイドプロテクション膜をマスクとして、前記基板の上層にシリサイド層を形成する工程と、を含み、
前記第２レジストパターンを形成する工程で、前記マーク部に形成された前記エッチングストッパー膜を検査マークとして用いることを特徴とする半導体装置の製造方法。 - 活性領域を分離する素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置の製造方法であって、
前記素子分離領域および前記マーク部に、素子分離溝を形成する工程と、
前記素子分離溝内に素子分離絶縁膜を形成する工程と、
前記活性領域にゲート電極を形成する工程と、
前記ゲート電極に隣接する前記基板内に不純物拡散層を形成する工程と、
前記不純物拡散層を形成した後、前記基板の全面に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックして、前記素子分離絶縁膜のエッジ部分を覆う、シリコン窒化膜を含むエッチングストッパー膜を形成する工程と、
前記マーク部に形成された前記エッチングストッパー膜を検査マークとして用いて、前記回路部に回路要素を形成する工程と、
前記回路要素を覆うように前記基板全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面から前記基板の表面まで達するコンタクトホールを形成する工程と、
前記コンタクトホール内にコンタクトプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項４に記載の製造方法において、
前記エッチングストッパー膜を形成するとともに、前記ゲート電極の側面にサイドウォールを形成することを特徴とする半導体装置の製造方法。 - 請求項４又は５に記載の製造方法において、
前記回路要素を形成する工程は、
前記基板上にシリサイドプロテクション膜を形成する工程と、
前記シリサイドプロテクション膜上に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして、前記シリサイドプロテクション膜をパターニングする工程と、
パターニングされた前記シリサイドプロテクション膜をマスクとして、前記基板の上層にシリサイド層を形成する工程と、を含み、
前記第１レジストパターンを形成する工程で、前記マーク部に形成された前記エッチングストッパー膜を検査マークとして用いることを特徴とする半導体装置の製造方法。 - 請求項４から６の何れかに記載の製造方法において、
前記エッチングストッパー膜が自己整合的に形成されることを特徴とする半導体装置の製造方法。 - 請求項１から７の何れかに記載の製造方法において、
前記検査マークは、位置合わせ検査マークおよび重ね合わせ検査マークであることを特徴とする半導体装置の製造方法。 - 請求項１から８の何れかに記載の製造方法において、
前記エッチングストッパー膜は、前記シリコン窒化膜の下層にシリコン酸化膜を更に含むことを特徴とする半導体装置の製造方法。 - 請求項１から９の何れかに記載の製造方法において、
前記素子分離絶縁膜は、その表面が前記基板の表面より低くなるように前記素子分離溝内に形成されたことを特徴とする半導体装置の製造方法。 - 請求項１から９の何れかに記載の製造方法において、
前記素子分離絶縁膜は、その表面が前記基板の表面より高くなるように前記素子分離溝内に形成されたことを特徴とする半導体装置の製造方法。 - 請求項１から１１の何れかに記載の製造方法を用いて製造されることを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190397A JP4907014B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置の製造方法および半導体装置 |
| TW090132308A TW517274B (en) | 2001-06-22 | 2001-12-26 | Method of manufacturing semiconductor device and semiconductor device |
| KR10-2002-0017645A KR100439552B1 (ko) | 2001-06-22 | 2002-03-30 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US10/119,065 US6806549B2 (en) | 2001-06-22 | 2002-04-10 | Method of manufacturing semiconductor device including a step of forming element isolation trench and semiconductor device |
| DE10222589A DE10222589A1 (de) | 2001-06-22 | 2002-05-22 | Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190397A JP4907014B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置の製造方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011177515A Division JP5434987B2 (ja) | 2011-08-15 | 2011-08-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007815A JP2003007815A (ja) | 2003-01-10 |
| JP4907014B2 true JP4907014B2 (ja) | 2012-03-28 |
Family
ID=19029173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190397A Expired - Fee Related JP4907014B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置の製造方法および半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6806549B2 (ja) |
| JP (1) | JP4907014B2 (ja) |
| KR (1) | KR100439552B1 (ja) |
| DE (1) | DE10222589A1 (ja) |
| TW (1) | TW517274B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480636B1 (ko) * | 2002-11-22 | 2005-03-31 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR100615593B1 (ko) * | 2004-05-06 | 2006-08-25 | 주식회사 하이닉스반도체 | 리세스채널을 구비한 반도체소자의 제조 방법 |
| KR100685735B1 (ko) * | 2005-08-11 | 2007-02-26 | 삼성전자주식회사 | 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법 |
| JP2008041895A (ja) * | 2006-08-04 | 2008-02-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010135346A (ja) * | 2007-03-15 | 2010-06-17 | Nec Corp | 半導体装置及びその製造方法 |
| CN101806998B (zh) * | 2010-03-15 | 2012-05-09 | 彩虹集团公司 | 硅基电润湿微显示器件下基板的制作方法 |
| JP2012059959A (ja) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | 半導体メモリおよびその製造方法 |
| US9461143B2 (en) * | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
| CN104752403B (zh) * | 2013-12-26 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构及其制造方法 |
| DE102022212501A1 (de) | 2022-11-23 | 2024-05-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verbesserte Endpunkt-Erkennung eines Halbleiterätzvorgangs |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599136A (en) * | 1984-10-03 | 1986-07-08 | International Business Machines Corporation | Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials |
| JPH09134954A (ja) | 1995-11-08 | 1997-05-20 | Toshiba Microelectron Corp | 半導体装置およびその製造方法 |
| US6197481B1 (en) * | 1998-09-17 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Wafer alignment marks protected by photoresist |
| JP2000100928A (ja) | 1998-09-21 | 2000-04-07 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| US6239476B1 (en) * | 1998-10-21 | 2001-05-29 | Advanced Micro Devices, Inc. | Integrated circuit isolation structure employing a protective layer and method for making same |
| JP2000150633A (ja) * | 1998-11-12 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000294490A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000340644A (ja) * | 1999-05-27 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6159822A (en) * | 1999-06-02 | 2000-12-12 | Vanguard International Semiconductor Corporation | Self-planarized shallow trench isolation |
| JP4666700B2 (ja) * | 1999-08-30 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2001077189A (ja) * | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
| US6432797B1 (en) * | 2001-01-25 | 2002-08-13 | Chartered Semiconductor Manufacturing Ltd. | Simplified method to reduce or eliminate STI oxide divots |
-
2001
- 2001-06-22 JP JP2001190397A patent/JP4907014B2/ja not_active Expired - Fee Related
- 2001-12-26 TW TW090132308A patent/TW517274B/zh not_active IP Right Cessation
-
2002
- 2002-03-30 KR KR10-2002-0017645A patent/KR100439552B1/ko not_active IP Right Cessation
- 2002-04-10 US US10/119,065 patent/US6806549B2/en not_active Expired - Fee Related
- 2002-05-22 DE DE10222589A patent/DE10222589A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| TW517274B (en) | 2003-01-11 |
| KR100439552B1 (ko) | 2004-07-12 |
| JP2003007815A (ja) | 2003-01-10 |
| DE10222589A1 (de) | 2003-01-09 |
| US20020197819A1 (en) | 2002-12-26 |
| KR20030001232A (ko) | 2003-01-06 |
| US6806549B2 (en) | 2004-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294236B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| KR100403009B1 (ko) | 반도체장치및그제조방법 | |
| WO2011111133A1 (ja) | 半導体装置及びその製造方法 | |
| JP3757143B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4907014B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20000040447A (ko) | 반도체장치의 콘택 형성방법 | |
| JP2002134701A (ja) | 半導体装置の製造方法 | |
| US20050255641A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5521541B2 (ja) | 半導体装置の製造方法 | |
| JPH11284138A (ja) | 半導体記憶装置の製造方法 | |
| US6664162B2 (en) | Method of manufacturing capacitor | |
| US6232640B1 (en) | Semiconductor device provided with a field-effect transistor and method of manufacturing the same | |
| JP5434987B2 (ja) | 半導体装置 | |
| JPH11330381A (ja) | 半導体装置の製造方法 | |
| US7655524B2 (en) | Method for manufacturing isolation layer having barrier layer formed thereon | |
| JP3209639B2 (ja) | 半導体装置の製造方法 | |
| KR100945870B1 (ko) | 반도체 소자의 다층 배선 형성 방법 | |
| JP4294298B2 (ja) | 半導体装置の製造方法 | |
| JP2012043868A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3116889B2 (ja) | 半導体装置の製造方法 | |
| JPH1041505A (ja) | 半導体装置の製造方法 | |
| JP2006147768A (ja) | 半導体装置およびその製造方法 | |
| JP3180904B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009158779A (ja) | 半導体装置及び同装置の製造方法 | |
| KR19990088283A (ko) | 반도체장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |